JP5747759B2 - 磁気センサ - Google Patents

磁気センサ Download PDF

Info

Publication number
JP5747759B2
JP5747759B2 JP2011203967A JP2011203967A JP5747759B2 JP 5747759 B2 JP5747759 B2 JP 5747759B2 JP 2011203967 A JP2011203967 A JP 2011203967A JP 2011203967 A JP2011203967 A JP 2011203967A JP 5747759 B2 JP5747759 B2 JP 5747759B2
Authority
JP
Japan
Prior art keywords
substrate
sensing unit
pads
magnetic sensor
detection units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011203967A
Other languages
English (en)
Other versions
JP2013065738A (ja
Inventor
貴士 石川
貴士 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011203967A priority Critical patent/JP5747759B2/ja
Priority to PCT/JP2012/005817 priority patent/WO2013042336A1/ja
Publication of JP2013065738A publication Critical patent/JP2013065738A/ja
Application granted granted Critical
Publication of JP5747759B2 publication Critical patent/JP5747759B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/093Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、印加される磁界に応じた電気的信号を出力するセンシング部と、このセンシング部と電気的に接続される複数のパッドとを備えた磁気センサに関するものである。
従来より、例えば、特許文献1には、磁気抵抗素子(MRE)を有するセンシング部と、このセンシング部と電気的に接続される複数のパッドとを備えた磁気センサが提案されている。
具体的には、このような磁気センサでは、センシング部は、平面レイアウトが二等辺三角形であって頂角が45°とされている第1〜第8検出ユニットを有し、これら第1〜第8検出ユニットにおける各頂角の頂点が一致するように組み合わされて構成されている。つまり、センシング部は、全体の平面レイアウトが正八角形とされている。そして、第1〜第8検出ユニットの4つが電気的に接続されてブリッジ回路を有する第1検出部を構成し、残りの4つが電気的に接続されてブリッジ回路を構成すると共に第1検出部と45°ずれている第2検出部を構成している。また、第1〜第8検出ユニットには、それぞれ所定方向に延設された磁気抵抗素子が折れ線状に形成されている。
複数のパッドは、センシング部の周囲に配置されてセンシング部と電気的に接続されている。すなわち、センシング部は、パッドに挟まれるように形成されている。
このような磁気センサは、例えば、被実装部材上に信号処理を行う回路チップと隣接して搭載され、各パッドと回路チップとがワイヤを介して電気的に接続されて用いられる。そして、磁気センサに磁界が印加されると、第1、第2検出部から磁気抵抗素子の延設方向と印加される磁界との角度の倍角に応じた電気的信号がパッドを介して回路チップに出力される。このとき、第1検出部のブリッジ回路と第2検出部のブリッジ回路とが45°ずれて配置されているため、第1検出部から出力される電気的信号と第2検出部から出力される電気的信号とが90°の位相差を有する信号となる。したがって、回路チップでは、第1、第2検出部から出力された信号を演算することにより、印加される磁界に応じた直線性を有する信号(演算値)を得ることができる。
特開昭59−41882号公報
しかしながら、上記磁気センサでは、センシング部の周囲にパッドが配置されているため、パッドと回路チップとをワイヤで電気的に接続した際に、ワイヤ同士が接触してショートしてしまうことがあるという問題がある。
本発明は上記点に鑑みて、被実装部材上に回路チップと隣接して搭載される磁気センサにおいて、回路チップとパッドとを電気的に接続するワイヤ同士の接触を抑制することができる磁気センサを提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面およびこの一面の端部に一辺(10a)を有する基板(10)と、基板(10)の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子(23a)を有するセンシング部(20)と、基板(10)の一面上に形成され、センシング部(20)と電気的に接続される複数のパッド(31〜36)と、を備え、被実装部材上に一辺(10a)が回路チップと隣接して搭載され、パッド(31〜36)と回路チップとがワイヤを介して電気的に接続される磁気センサであって、複数のパッド(31〜36)は、一辺(10a)側に配置され、一辺(10a)と垂直方向において互いに完全にオフセットした状態で配置されており、基板(10)は、平面形状が一辺(10a)を有する正方形状とされ、センシング部(20)は、平面レイアウトが二等辺三角形であって頂角が45°とされている第1〜第8検出ユニット(21a〜21h)を有し、第1〜第8検出ユニット(21a〜21h)における頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされ、かつ相対する頂点を結ぶ対角線の1つが一辺(10a)と平行となる平面レイアウトとされており、基板(10)の一辺(10a)に最も近接する頂点がパッド(31〜36)のうち一辺(10a)側と反対側の部分より一辺(10a)側に位置していることを特徴としている。
このような磁気センサでは、複数のパッド(31〜36)が一辺(10a)と垂直方向において互いに完全にオフセットした状態で配置されているため、被実装部材上に一辺(10a)が回路チップと隣接するように磁気センサを搭載し、パッド(31〜36)と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。また、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、基板(10)の一辺(10a)を含む各辺から各検出ユニット(21a〜21h)に印加される応力の大きさがばらつくことを抑制することができる
また、請求項に記載の発明のように、複数のパッド(31〜36)は、それぞれ矩形状とされ、一辺(10a)と平行な方向の長さをパッド長としたとき、基板(10)の一辺(10a)に対するパッド長の比率が9.5%以上であって10.5%未満とされているものとすることができる(図3参照)。
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、センシング部(20)の最大平面レイアウト比を大きくすることができる。なお、最大平面レイアウト比とは、センシング部(20)の平面レイアウトにおいて相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板(10)の一辺(10a)に対するセンシング部長が取り得る比率のことである。
具体的には、請求項に記載の発明のように、センシング部(20)は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板(10)の一辺(10a)に対するセンシング部長の比率が97%以上とされているものとすることができる(図3参照)。
これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、平面レイアウトを大きくすることができる。このため、センシング部(20)を構成する磁気抵抗素子(23a)を多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。
さらに、請求項に記載の発明のように、第1〜第8検出ユニット(21a〜21h)は、それぞれ所定方向に延設された複数の磁気抵抗素子(23a)を有し、各磁気抵抗素子(23a)が磁界に対して抵抗値が不変である配線(23b)で接続されるものとすることができる。
これによれば、第1〜第8検出ユニット(21a〜21h)に磁気抵抗素子(23a)を折れ線状に形成した場合と比較して、誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。
そして、請求項に記載の発明のように、複数のパッド(31〜36)を一辺(10a)と平行な方向に一列に配置することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における磁気センサの平面模式図である。 (a)は第1検出部の回路構成を示す図、(b)は第2検出部の回路構成を示す図である。 パッド比と最大平面レイアウト比との関係を示す図である。 第1〜第8検出ユニットの抵抗値を説明するための図である。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。図1は、本実施形態における磁気センサの平面模式図である。なお、本実施形態の磁気センサは、被実装部材上に回路チップと隣接して搭載されるものである。
図1に示されるように、本実施形態の磁気センサは、正方板状であって第1〜第4辺10a〜10dを有する基板10と、この基板10の表面に形成され、印加される磁界に応じた電気的信号を出力するセンシング部20と、センシング部20と電気的に接続される複数のパッド31〜36とを備えている。なお、本実施形態では、第1辺10aが本発明の一辺に相当し、表面が本発明の一面に相当している。
センシング部20は、平面レイアウトが二等辺三角形であって頂角が45°とされている第1〜第8検出ユニット21a〜21hを有し、第1〜第8検出ユニット21a〜21hは、各頂角の頂点が一致するように形成されている。すなわち、センシング部20における全体の平面レイアウトは正八角形とされている。また、第1〜第8検出ユニット21a〜21hは、第1、第3、第5、第7検出ユニット21a、21c、21e、21gが接続されて第1検出部を構成し、第2、第4、第6、第8検出ユニット21b、21d、21f、21hが接続されて第2検出部を構成している。
図2(a)は第1検出部の回路構成を示す図、図2(b)は第2検出部の回路構成を示す図である。図2(a)に示されるように、第1検出部22aは、図1中に図示していないが、基板10の表面に形成された配線パターンを介して第1検出ユニット21aと第3、第7検出ユニット21c、21gとが接続され、第5検出ユニット21eと第3、第7検出ユニット21c、21gとが接続されてなるブリッジ回路を有している。また、図2(b)に示されるように、第2検出部22bは、図1中に図示していないが、基板10の表面に形成された配線パターンを介して第2検出ユニット21bと第4、第8検出ユニット21d、21hとが接続され、第6検出ユニット21fと第4、第8検出ユニット21d、21hとが接続されてなるブリッジ回路を有している。
そして、図1に示されるように、第1〜第8検出ユニット21a〜21hには、それぞれ各検出ユニット21a〜21hの平面レイアウトの底辺と平行な方向に延設された複数の磁気抵抗素子(MRE)23aが形成されている。つまり、第1〜第8検出ユニット21a〜21hに形成された磁気抵抗素子23aの延設方向は、隣接する他の検出ユニットに形成された磁気抵抗素子23aの延設方向と45°ずれている。すなわち、第2検出部22bのブリッジ回路と、第1検出部22aのブリッジ回路とは45°ずれている。なお、第1〜第8検出ユニット21a〜21hに形成されている複数の磁気抵抗素子23aは、頂角の頂点側に形成される磁気抵抗素子23aほど延設方向の長さが短くされている。
そして、第1〜第8検出ユニット21a〜21hに形成されている各磁気抵抗素子23aは、磁界に対して不変の抵抗値を有するアルミニウム等で構成される配線23bで接続されている。すなわち、第1〜第8検出ユニット21a〜21hそれぞれには、複数の磁気抵抗素子23aと、各磁気抵抗素子23aを接続する配線23bとで構成される折れ線形状の検出素子が形成されている。
なお、第1〜第8検出ユニット21a〜21hに形成されている各磁気抵抗素子23aは、ニッケル−鉄等の合金にて構成されており、延設方向と印加される磁界との成す角度の倍角に応じて抵抗値が変化する。このため、第1検出部22aから出力される電気的信号と第2検出部22bから出力される電気的信号とは90°の位相差を有する信号となる。また、第1〜第8検出ユニット21a〜21hには、平面レイアウトの底辺と接するように延設方向の長さが最も長い磁気抵抗素子23aが形成されている。言い換えると、第1〜第8検出ユニット21a〜21hの平面レイアウトは、底辺が各検出ユニット21a〜21hに形成された磁気抵抗素子23aのうちの最も長いものを通過する直線とされている。すなわち、センシング部20の平面レイアウトは、各検出ユニット21a〜21hに形成された磁気抵抗素子23aのうち延設方向の長さが最も長くなる磁気抵抗素子23aの外側と接する直線を結んで構成される正八角形とされている。
パッド31〜36は、図1に示されるように、平面形状が正方形状とされており、基板10のうち、被実装部材上に回路チップと共に搭載された際に、回路チップに最も近接して配置される第1辺10a側に配置されている。具体的には、第1辺10aのうちの一端(第2辺10b)側にパッド31〜33が配置され、他端(第4辺10d)側にパッド34〜36が配置されており、各パッド31〜36は基板10の第1辺10aに沿って一列に配置されている。
図2に示されるように、パッド31は、第1、第3検出ユニット21a、21cの中点に接続されていると共に第2、第8検出ユニット21b、21hの中点に接続されており、これらの中点に電源電圧を印加するものである。パッド32は第1、第7検出ユニット21a、21gの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド33は第3、第5検出ユニット21c、21eの中点に接続されており、第3、第5検出ユニット21c、21eの中点の電圧を回路チップに出力するものである。
パッド34は、第5、第7検出ユニット21e、21gの中点に接続されていると共に第4、第6検出ユニット21d、21fの中点に接続されており、これらの中点をグランドに接続するものである。パッド35は第2、第4検出ユニット21b、21dの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド36は第6、第8検出ユニット21f、21hの中点に接続されており、この中点の電圧を回路チップに出力するものである。すなわち、本実施形態では、第1、第2検出部22a、22bの電源パッドおよびグランドパッドが共通化されている。
また、図1に示されるように、各パッド31〜36は、基板10の第1辺10aと垂直方向(図1中紙面上下方向)において互いに完全にオフセットした状態で配置されている。言い換えると、各パッド31〜36は、この垂直方向において互いに重ならないように配置されている。つまり。各パッド31〜36は、この垂直方向において非重合とされており、各パッド31〜36の間には所定の隙間が形成されている。
さらに、本実施形態では、パッド31〜36のうち基板10の第1辺10aと平行な方向の長さをパッド長としたとき、基板10の第1辺10aに対するパッド幅が9.5%以上であって10.5%未満とされている。これは、一般的な磁気センサにおける基板10の第1辺10aに対するパッド長の比率である。そして、センシング部20は、平面レイアウト比が以下のように形成されている。
図3は、パッド比と最大平面レイアウト比との関係を示す図である。なお、パッド比とは基板10の第1辺10aに対するパッド長の比率のことである。また、最大平面レイアウト比とは、センシング部20の平面レイアウトにおいて相対する頂点を結ぶ対角線(以下、単に対角線という)の長さをセンシング部長としたとき、基板10の第1辺10aに対するセンシング部長が取り得る比率のことである。図3では、平面レイアウトの外形輪郭線の辺の1つと第1辺10aとが平行である場合を黒丸、対角線の1つと第1辺10aとが平行の場合を黒四角として、パッド比に対する最大平面レイアウト比をプロットしている。なお、上記のようにセンシング部20の平面レイアウトは正八角形である。
図3に示されるように、パッド比が9.5%以上であって10.5%未満である場合には、対角線の1つと第1辺10aとが平行になる平面レイアウトとなるようにセンシング部20を形成する方が、平面レイアウトの外形輪郭線の辺の1つと第1辺10aとが平行になるようにセンシング部20を形成する場合より最大平面レイアウト比を大きくすることができる。
このため、本実施形態では、図1に示されるように、対角線の1つと第1辺10aとが平行になる平面レイアウトとなるようにセンシング部20が形成されている。そして、平面レイアウトを大きくするために、基板10の第1辺10aに最も近接する頂点がパッド31〜36のうち第1辺10a側と反対側の他辺より基板10の第1辺10a側に位置するように形成されている。なお、図1では、第3、第4検出ユニット21c、21dと第7、第8検出ユニット21g、21hとの境界線が、基板10の第1辺10aと平行である相対する頂点を結ぶ対角線の1つとなる。
このように、対角線の1つと第1辺10aとが平行になるようにセンシング部20を形成することにより、最大平面レイアウト比を大きくすることができる。具体的には、図3に示されるように、対角線の1つと第1辺10aとが平行になるようにセンシング部20を形成する場合には、センシング部20の平面レイアウト比を97%以上にすることにより、平面レイアウトの外形輪郭線の辺の1つと第1辺10aとが平行になるようにセンシング部20を形成する場合と比較して、平面レイアウト比を大きくすることができる。すなわち、センシング部20の面積を大きくすることができる。そして、このようにセンシング部20を形成することにより、センシング部20に形成される磁気抵抗素子23aを多くすることができる。これにより、センシング部20の抵抗値を大きくすることができ、消費電流を低減することができる。
図4は、第1〜第8検出ユニット21a〜21hの抵抗値を説明するための図である。図4に示されるように、第1〜第8検出ユニット21a〜21hのうち延設方向の長さが最も短い磁気抵抗素子23aの抵抗値をR1とし、隣接する磁気抵抗素子23aとの抵抗値との差をRdとする。また、R1=2Rdとする。そして、延設方向の長さが2番目に長い磁気抵抗素子23aの抵抗値をRn、延設方向の長さが最も長い磁気抵抗素子23aの抵抗値をRn+1とする。また、延設方向の長さが最も短い磁気抵抗素子23aから延設方向の長さが2番目に長い磁気抵抗素子23aまでの抵抗値の合計をSnとしたとき、Snは次式で示される。
(数1)Sn={n(n+3)/2}×Rd
また、延設方向の長さが最も短い磁気抵抗素子23aから延設方向の長さが最も長い磁気抵抗素子23aまでの抵抗値の合計をSn+1としたとき、Sn+1は次式で示される。
(数2)Sn+1={(n+1)(n+4)/2}×Rd
したがって、最外部に磁気抵抗素子23aを1本追加したときの抵抗値の変化率Eは次式で示される。
(数3)E=Sn+1/Sn={(n+1)(n+4)}/{n(n+3)}
このように、第1〜第8検出ユニット21a〜21hに形成する磁気抵抗素子23aを増やすことにより、全体の抵抗値を大きくすることができる。例えば、各検出ユニット21a〜21hに19本の磁気抵抗素子23aを形成する場合と20本の磁気抵抗素子23aを形成する場合とを考えると、E=1.10となり、各検出ユニット21a〜21hの抵抗値を10%高くすることができる。
以上説明したように、本実施形態では、パッド31〜36を第1辺10aと垂直方向において互いに完全にオフセットした状態で配置している。このため、被実装部材上に磁気センサの第1辺10aを回路チップと隣接するように搭載し、パッド31〜36と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。
また、本実施形態では、パッド比が9.5%以上であって10.5%未満とされているため、対角線の1つと第1辺10aとが平行になる平面レイアウトとなるようにセンシング部20を形成している。したがって、第1辺10aと平行となる外形輪郭線を有する平面レイアウトになるようにセンシング部20を形成する場合と比較して、最大平面レイアウト比を大きくすることができる。具体的には、センシング部20の平面レイアウト比を97%以上にすることにより、センシング部20の面積を大きくすることができる。このため、センシング部20に形成される磁気抵抗素子23aを多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。
さらに、本実施形態では、センシング部20は、対角線の1つが基板10の第1辺10aと平行となる平面レイアウトとされている。このため、センシング部20が第1辺10aと平行となる外形輪郭線を有する平面レイアウトとされている場合と比較して、基板10の各辺10a〜10dから各検出ユニット21a〜21hに印加される応力の大きさがばらつくことを抑制することができる。したがって、第1〜第8検出ユニット21a〜21hに磁気抵抗素子23aを形成した際に、磁気抵抗素子23aの出来栄えが第1〜第8検出ユニット21a〜21hの間でばらつくことを抑制することができ、検出感度がばらつくことを抑制することができる。
また、本実施形態では、各検出ユニット21a〜21hに形成されている各磁気抵抗素子23aは、磁界に対して抵抗値が不変な材料にて構成される配線23bにて接続されている。このため、各検出ユニット21a〜21hに磁気抵抗素子23aのみで折れ線状の検出素子を形成した場合と比較して、センシング部20から出力される信号に誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。
(他の実施形態)
上記第1実施形態では、基板10にパッド31〜36が形成され、第1、第2検出部22a、22bの電源を共通化すると共にグランドを共通化したものを説明したが、第1、第2検出部22a、22bに印加する電源を別にしてもよいし、グランドを別にしてもよい。すなわち、基板10に8個のパッドを備えるようにしてもよい。また、パッド31〜36は、例えば、平面形状が矩形状とされていてもよい。
10 基板
20 センシング部
21a〜21h 第1〜第8検出ユニット
22a、22b 第1、第2検出部
23a 磁気抵抗素子
23b 配線
31〜36 パッド

Claims (5)

  1. 一面および前記一面の端部に一辺(10a)を有する基板(10)と、
    前記基板(10)の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子(23a)を有するセンシング部(20)と、
    前記基板(10)の一面上に形成され、前記センシング部(20)と電気的に接続される複数のパッド(31〜36)と、を備え、
    被実装部材上に前記一辺(10a)が回路チップと隣接して搭載され、前記パッド(31〜36)と前記回路チップとがワイヤを介して電気的に接続される磁気センサであって、
    前記複数のパッド(31〜36)は、前記一辺(10a)側に配置され、前記一辺(10a)と垂直方向において互いに完全にオフセットした状態で配置されており、
    前記基板(10)は、平面形状が前記一辺(10a)を有する正方形状とされ、
    前記センシング部(20)は、平面レイアウトが二等辺三角形であって頂角が45°とされている第1〜第8検出ユニット(21a〜21h)を有し、前記第1〜第8検出ユニット(21a〜21h)における前記頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされ、かつ相対する頂点を結ぶ対角線の1つが前記一辺(10a)と平行となる平面レイアウトとされており、前記基板(10)の前記一辺(10a)に最も近接する頂点が前記パッド(31〜36)のうち前記一辺(10a)側と反対側の部分より前記一辺(10a)側に位置していることを特徴とする磁気センサ。
  2. 前記複数のパッド(31〜36)は、それぞれ矩形状とされ、前記一辺(10a)と平行な方向の長さをパッド長としたとき、前記基板(10)の一辺(10a)に対する前記パッド長の比率が9.5%以上であって10.5%未満とされていることを特徴とする請求項に記載の磁気センサ。
  3. 前記センシング部(20)は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、前記基板(10)の一辺(10a)に対する前記センシング部長の比率が97%以上とされていることを特徴とする請求項に記載の磁気センサ。
  4. 前記第1〜第8検出ユニット(21a〜21h)は、それぞれ所定方向に延設された複数の前記磁気抵抗素子(23a)を有し、各磁気抵抗素子(23a)が磁界に対して抵抗値が不変である配線(23b)で接続されていることを特徴とする請求項ないしのいずれか1つに記載の磁気センサ。
  5. 前記複数のパッド(31〜36)は、前記一辺(10a)と平行な方向に一列に配置されていることを特徴とする請求項1ないしのいずれか1つに記載の磁気センサ。
JP2011203967A 2011-09-19 2011-09-19 磁気センサ Expired - Fee Related JP5747759B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011203967A JP5747759B2 (ja) 2011-09-19 2011-09-19 磁気センサ
PCT/JP2012/005817 WO2013042336A1 (ja) 2011-09-19 2012-09-13 磁気センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011203967A JP5747759B2 (ja) 2011-09-19 2011-09-19 磁気センサ

Publications (2)

Publication Number Publication Date
JP2013065738A JP2013065738A (ja) 2013-04-11
JP5747759B2 true JP5747759B2 (ja) 2015-07-15

Family

ID=47914125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011203967A Expired - Fee Related JP5747759B2 (ja) 2011-09-19 2011-09-19 磁気センサ

Country Status (2)

Country Link
JP (1) JP5747759B2 (ja)
WO (1) WO2013042336A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019131816A1 (ja) * 2017-12-27 2020-12-17 旭化成エレクトロニクス株式会社 磁気センサモジュール
CN109752675A (zh) * 2019-01-10 2019-05-14 东南大学 一种正八边形薄膜磁阻传感器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5941882A (ja) * 1982-09-01 1984-03-08 Sony Corp 感磁素子
JPH06177454A (ja) * 1992-12-04 1994-06-24 Fujitsu Ltd 強磁性薄膜磁気抵抗素子とそれを用いた磁気センサ
JP2003298140A (ja) * 2002-03-29 2003-10-17 Tokai Rika Co Ltd 磁気抵抗素子
US7312609B2 (en) * 2002-07-26 2007-12-25 Robert Bosch Gmbh GMR sensor element and its use
JP5161433B2 (ja) * 2006-05-16 2013-03-13 株式会社東海理化電機製作所 センサ装置
JP5249156B2 (ja) * 2009-08-21 2013-07-31 株式会社東海理化電機製作所 多重系磁気センサのセンサパターン配置構造及びその製造方法

Also Published As

Publication number Publication date
JP2013065738A (ja) 2013-04-11
WO2013042336A1 (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
CN102483443B (zh) 磁场传感器
JP5165963B2 (ja) 磁気センサ及びその製造方法
US9297635B2 (en) Magnetic sensor system including two detection circuits
JP6019373B2 (ja) 電流センサ
JP2007010338A (ja) 面圧分布センサ
JP5854920B2 (ja) 磁気センサ
JP6035480B2 (ja) 電流センサ
JP6115501B2 (ja) 電流センサ
JP5747759B2 (ja) 磁気センサ
JP5237943B2 (ja) 磁気検出装置及びその製造方法、ならびに前記磁気検出装置を用いた角度検出装置、位置検出装置及び磁気スイッチ
JP2013250182A (ja) 磁気センサ
JP5249156B2 (ja) 多重系磁気センサのセンサパターン配置構造及びその製造方法
JP6720295B2 (ja) 電流センサ
JP2007309694A (ja) センサ装置
JP2004077374A (ja) 磁気センサの配置構造
JP5187598B2 (ja) 電流検出回路
JP5057245B2 (ja) 電流センサ
JP5504483B2 (ja) 電流センサ
WO2015107948A1 (ja) 磁気センサ
JP5602682B2 (ja) 磁気センサ、及び磁気センサ用パターン
US20170123018A1 (en) Magnetic sensor
JP4914502B2 (ja) 磁気センサ及び磁気エンコーダ
JP7097671B2 (ja) Ic化磁気センサおよびそれに使用するリードフレーム
JP2016206006A (ja) 磁気センサ
CN112051523B (zh) 磁场感测装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R151 Written notification of patent or utility model registration

Ref document number: 5747759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees