JP4914502B2 - 磁気センサ及び磁気エンコーダ - Google Patents

Description

本発明は、特に、磁気抵抗効果素子と電気的に接続される端子の配置を改良し小型化を実現できる磁気センサ及び磁気エンコーダに関する。

巨大磁気抵抗効果（ＧＭＲ効果）を利用した磁気抵抗効果素子（ＧＭＲ素子）は、磁気エンコーダに使用できる。

図１０は、従来における磁気エンコーダを構成する磁気センサ９０の平面図である。磁気抵抗効果素子９１〜９８は、８個設けられ、４個ずつ磁気抵抗効果素子を組み合わせてＡ相のブリッジ回路とＢ相のブリッジ回路を構成している。

図１０に示す磁気センサ９０では、入力端子９９及びグランド端子１００は夫々１個ずつ設けられている。入力端子９９及びグランド端子１００は、Ａ相のブリッジ回路及びＢ相のブリッジ回路に対する共通端子である。

またＡ相のブリッジ回路を構成する２個の出力端子１０１，１０２と、Ｂ相のブリッジ回路を構成する２個の出力端子１０３，１０４が設けられる。

入力端子９９、グランド端子１００、及び出力端子１０１〜１０４は、磁気センサ９０の相対移動方向（Ｘ方向）に対して直交する縦方向（Ｙ方向）であって磁気抵抗効果素子９１〜９８から離れた一端部側に相対移動方向（Ｘ方向）に向けて一列に配列されている。

そして各磁気抵抗効果素子９１〜９８と各端子９９〜１０４とがＡｌ等で形成された配線層１０５を介して電気的に接続されており、Ａ相のブリッジ回路及びＢ相のブリッジ回路を構成している。図１０では配線層１０５を斜線で示している。
US2001/0020847A1 US006020738 特開平１１−５１６９４号公報 特開平１１−５１６９５号公報

しかしながら、図１０に示す従来の磁気エンコーダを構成する磁気センサ９０の構造では以下に示すように小型化が困難であった。

すなわち各端子９９〜１０４が磁気抵抗効果素子９１〜９８から縦方向（Ｙ方向）に離れた一端部側に片寄って設けられているため、磁気センサ９０の縦寸法Ｗ１が大きくなった。

また、各端子９９〜１０４と各磁気抵抗効果素子９１〜９８間の配線層１０５の長さ寸法が引き回しの関係上、大きく異なってしまうため、Ａ相のブリッジ回路、及びＢのブリッジ回路の夫々に設けられた出力端子１０１〜１０４から中点電位を得るために配線層１０５のアスペクト比の調整が必要であった。このとき図１０に示すように、磁気抵抗効果素子９１〜９８が形成されている領域内では、配線層１０５の幅寸法を大きく変えることができないため、どうしても磁気抵抗効果素子９１〜９８の形成領域外で配線層１０５の幅の一部を非常に広くして配線層１０５の抵抗値を大幅に下げる箇所を設けないと、抵抗値の合わせ込みが難しかった。また、図１０に示す磁気センサ９０では、相対移動方向（Ｘ方向）の両端にある磁気抵抗効果素子９１，９４，９５，９８よりもさらに外側に幅の広い配線層１０５が延出形成されている。これにより、磁気センサ９０の縦寸法Ｗ１のみならず相対移動方向への横寸法Ｌ１も大きくなった。

また、図１０の従来の配置構成では、配線層１０５の引き回しの関係上、縦方向（Ｙ方向）に並設された磁気抵抗効果素子９１〜９８間に３本以上の配線層１０５を介在させる箇所が出てしまうため、縦方向（Ｙ方向）に並設された磁気抵抗効果素子９１〜９８間の間隔Ｔ１を広くしないといけなかった。
以上の理由により、従来の配置では磁気センサ９０の小型化が困難であった。

また磁気センサ９０の小型化を促進できないため、磁気センサ９０と間隔を空けて対向配置される磁石も縦方向に広い形状としなければならず製造コストが上昇する問題があった。

上記に挙げた各特許文献では、Ａ相とＢ相の２つのブリッジ回路を持つ磁気エンコーダにおける上記の課題認識はなく、それを解決する手段も当然のことながら示されていない。

そこで本発明は上記従来の課題を解決するためのものであり、特に、磁気抵抗効果素子と電気的に接続される端子の配置を改良し小型化を実現できる磁気センサ及び磁気エンコーダを提供することを目的とする。

本発明における磁気センサは、相対移動方向に交互にＮ極とＳ極が着磁された着磁面を有する磁界発生部材の前記着磁面から離れた位置に配置され、基板表面に外部磁界に対して電気抵抗値が変化する磁気抵抗効果を利用した複数個の磁気抵抗効果素子を有しており、
複数のブリッジ回路を構成する数の前記磁気抵抗効果素子が前記基板表面に設けられており、前記磁気抵抗効果素子は、前記相対移動方向、及び前記相対移動方向と直交する縦方向に、マトリクス状に配置されており、
入力端子及びグランド端子のうちいずれか一方の端子が１個だけ設けられ、他方の端子が複数設けられており、
前記入力端子、前記グランド端子、及び出力端子が、夫々、前記相対移動方向に間隔を空けて並設された各磁気抵抗効果素子の間の領域に配置され、各端子と各磁気抵抗効果素子とが配線層で電気的に接続されて複数の前記ブリッジ回路を構成していることを特徴とするものである。

上記したように、各端子が、相対移動方向に間隔を空けて並設された各磁気抵抗効果素子の間の領域内に配置されている。また、入力端子及びグランド端子のうちいずれか一方の端子が１個だけ設けられ、他方の端子が複数設けられる。これにより、相対移動方向に直交する方向の磁気センサの縦寸法を従来に比べて効果的に小さくできる。しかも、端子と磁気抵抗効果素子間の配線層の引き回しの自由度が高くなり、端子と磁気抵抗効果素子間の配線層の長さのばらつきを従来よりも小さくできる。したがって、中点電位を合わせるべく極端に配線層の幅を変える必要もない。以上により、本発明によれば従来に比べて磁気センサの縦寸法及び横寸法の双方を効果的に小さくでき、磁気センサの小型化を実現できる。

本発明では、前記入力端子及び前記グランド端子のうち１個だけ設けられたほうの端子が磁気抵抗効果素子形成領域の略中心位置に配置される中心端子であり、複数設けられる他方の端子、及び前記出力端子は、夫々、前記中心端子を中心として略点対称の位置に設けられることが好ましい。これにより、より効果的に、端子と磁気抵抗効果素子間の配線層の長さのばらつきを従来よりも小さくでき、磁気センサの更なる小型化に寄与できる。

また本発明では、前記中心端子は入力端子で、他方の端子がグランド端子であることが好ましい。これにより磁気センサの各端子と電気的に接続される外部回路の端子間の配線を適切且つ容易にできる。

また本発明では、第１の磁気抵抗効果素子、第２の磁気抵抗効果素子、第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子がＡ相のブリッジ回路を構成し、前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子とがＡ相第１出力端子Ｖａ１を介して直列接続されるとともに、前記第３の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とがＡ相第２出力端子Ｖａ２を介して直列接続されており、
前記第１の磁気抵抗効果素子と前記第３の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第２の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子、及び第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子が、夫々、前記相対移動方向に、所定の中心間距離を空けて配置されているとともに、
前記第１の磁気抵抗効果素子と前記第４の磁気抵抗効果素子、及び第２の磁気抵抗効果素子と前記第３の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されており、
第５の磁気抵抗効果素子、第６の磁気抵抗効果素子、第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子がＢ相のブリッジ回路を構成し、前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子とがＢ相第１出力端子Ｖｂ１を介して直列接続されるとともに、前記第７の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とがＢ相第２出力端子Ｖｂ２を介して直列接続されており、
前記第５の磁気抵抗効果素子と前記第７の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第６の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子、及び第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子が、夫々、前記相対移動方向に距離を空けて配置されているとともに、前記Ａ相のブリッジ回路を構成する各磁気抵抗効果素子間の中心間距離の半分だけ前記相対移動方向にずれた位置に配置され、さらに、
前記第５の磁気抵抗効果素子と前記第８の磁気抵抗効果素子、及び前記第６の磁気抵抗効果素子と前記第７の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されており、
前記入力端子及び前記グランド端子のうち１個だけ設けられたほうの端子が前記Ａ相のブリッジ回路及び前記Ｂ相のブリッジ回路に対する共通端子であり、他方の端子は２個設けられており、前記他方の端子のうち第１の端子は、Ａ相のブリッジ回路を構成する一方の直列回路、及びＢ相のブリッジ回路を構成する一方の直列回路の共通端子であり、前記他方の端子のうち第２の端子は、Ａ相のブリッジ回路を構成する他方の直列回路、及びＢ相のブリッジ回路を構成する他方の直列回路の共通端子であることが好ましい。本発明を、Ａ相のブリッジ回路及びＢ相のブリッジ回路を構成する磁気抵抗効果素子が上記した配置からなる磁気センサに適用することで、磁気センサの小型化を効果的に促進できる。

また本発明では、前記Ａ相のブリッジ回路を構成する各磁気抵抗効果素子に対する前記Ｂ相のブリッジ回路を構成する各磁気抵抗効果素子のずれ方向に向けて、各磁気抵抗効果素子の間の前記相対移動方向への領域が、第１の領域、第２の領域及び第３の領域の順に並設されており、
前記Ａ相第１出力端子Ｖａ１と前記Ａ相第２出力端子Ｖａ２が共に前記第１の領域に設けられ、前記Ｂ相第１出力端子Ｖｂ１及び前記Ｂ相第２出力端子Ｖｂ２が共に前記第３の領域に配置されることが好ましい。

これにより、より効果的に、端子と磁気抵抗効果素子間の配線層の長さのばらつきを従来よりも小さくでき、磁気センサの更なる小型化に寄与できる。

また本発明では、前記入力端子及び前記グランド端子のうち１個だけ設けられたほうの端子が前記第２の領域内に配置される中心端子であり、前記Ａ相第１出力端子Ｖａ１と、前記Ｂ相第１出力端子Ｖｂ１とが前記中心端子を中心として略点対称の位置に配置され、前記Ａ相第２出力端子Ｖａ２と、前記Ｂ相第２出力端子Ｖｂ２とが前記中心端子を中心として略点対称の位置に配置されていることが好ましい。これにより、より効果的に、端子と磁気抵抗効果素子間の配線層の長さのばらつきを従来よりも小さくでき、磁気センサの更なる小型化に寄与できる。

また本発明では、前記縦方向に並設された各磁気抵抗効果素子の間には、２本以下の前記配線層が配置される構成にできる。これにより、磁気センサの幅寸法をより効果的に小さくできる。

また本発明における磁気エンコーダは、上記のいずれかに記載された磁気センサと、前記磁界発生部材とを有してなることを特徴とするものである。本発明では、磁気エンコーダの小型化を促進できる。また磁界発生部材の幅寸法を小さくできるので、製造コストを低減することが出来る。

また本発明では、前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、直列接続される一対の前記磁気抵抗効果素子は、前記相対移動方向に、λの中心間距離を空けて配置されていることが好ましい。

本発明は、Ｎ極とＳ極間の中心間距離をλとした磁気エンコーダに効果的に適用できる。

本発明によれば、従来に比べて、磁気センサ及び磁気エンコーダの小型化を実現できる。

図１は、本実施形態の磁気エンコーダの斜視図、図２は、図１の磁気エンコーダを構成する磁気センサの平面図（配線層を斜線で示した）、図３は磁気センサを構成する磁気抵抗効果素子の拡大平面図、図４、図５は、図２に示す磁気センサの構成部材の一部を抜粋して示した平面図、図６は、図２とは異なる端子配置を説明するための磁気センサの部分平面図、図７は、磁気抵抗効果素子の積層構造を説明するための断面図、図８は、磁気センサの回路図、図９は、図１とは異なる本実施形態の磁気エンコーダの模式図、である。

各図におけるＸ１−Ｘ２方向、Ｙ１−Ｙ２方向、及びＺ１−Ｚ２方向の各方向は残り２つの方向に対して直交した関係となっている。Ｘ１−Ｘ２方向は、磁石２１及び磁気センサ２２の相対移動方向である。この実施形態において特に断らない限り「相対移動方向」とは磁気センサの相対移動方向を指す。そしてこの実施形態では、磁気センサ２２の相対移動方向はＸ１方向である。よって、磁石２１が固定で磁気センサ２２が移動する場合は、磁気センサ２２はＸ１方向に動き、磁気センサ２２が固定で磁石２１が移動する場合は、磁石２１がＸ２方向に動いている。なお磁石２１及び磁気センサ２２の双方が動く形態でもよい。Ｙ１−Ｙ２方向は、相対移動方向に対して直交する磁気センサ２２の縦方向である。Ｚ１−Ｚ２方向は磁石２１と磁気センサ２２とが所定の間隔を空けて対向する高さ方向である。

図１に示すように磁気エンコーダ２０は、磁石（磁界発生部材）２１と磁気センサ２２を有して構成される。

磁石２１は図示Ｘ１−Ｘ２方向に延びる棒形状であり、磁気センサ２２との対向面が図示Ｘ１−Ｘ２方向に所定幅にてＮ極とＳ極とが交互に着磁された着磁面である。Ｎ極とＳ極との中心間距離（ピッチ）はλである。例えば、λは、０．５〜４．０ｍｍである。

図１に示すように磁気センサ２２は、基板２３と、共通の基板２３の表面（磁石２１との対向面）２３ａに設けられた複数の磁気抵抗効果素子２４ａ〜２４ｈとを有して構成される。

図１及び図２に示すように、８個の磁気抵抗効果素子２４ａ〜２４ｈは、Ｘ１−Ｘ２方向に４個ずつ、Ｙ１−Ｙ２方向に２個ずつマトリクス状に配列している。図１に示すようにＸ１−Ｘ２方向にて隣り合う各磁気抵抗効果素子の中心間の間隔はλ／２となっている。

図３に示すように、各磁気抵抗効果素子２４ａ〜２４ｈは、素子幅Ｗ２に比べて素子長さＬ２が長い細長形状の素子部１２を備える。例えば素子幅Ｗ２は、２〜２０μｍで、素子長さＬ２は０．０５〜１０ｍｍである。素子部１２は、その素子長さ方向が図示Ｙ１−Ｙ２方向を向き、複数の素子部１２が図示Ｘ１−Ｘ２方向に所定間隔を空けて配置される。素子部１２の素子長さ方向の両端部同士が接続部１３により接続されて磁気抵抗効果素子２４ａ〜２４ｈはミアンダ形状で形成される。接続部１３は非磁性のＡｌ等の良導体で形成された電極であっても、ＣｏＰｔ等の永久磁石で形成されてもよい。

各磁気抵抗効果素子２４ａ〜２４ｈを構成する素子部１２は、図７に示すように、下から反強磁性層７、固定磁性層８、非磁性層９、フリー磁性層１０及び保護層１１の順で積層された構造で形成される。ただし、図７の積層構造は一例である。例えば反強磁性層７はＩｒＭｎ、固定磁性層８はＣｏＦｅ、非磁性層９はＣｕ、フリー磁性層１０はＮｉＦｅ、保護層１１はＴａで形成される。

素子部１２は、少なくとも固定磁性層８とフリー磁性層１０が非磁性層９を介して積層された積層部分を備える。反強磁性層７と固定磁性層８との間には交換結合磁界（Ｈｅｘ）が生じて固定磁性層８の磁化は一方向に固定されている。

一方、フリー磁性層１０の磁化方向は固定されておらず外部磁界Ｈによって磁化変動する。

本実施形態では、素子部１２を構成するフリー磁性層１０と非磁性層９との間の界面は、磁石２１の着磁面２１ａと平行な面方向（Ｘ−Ｙ面方向）を向いている。

上記の構成では非磁性層９がＣｕで形成された巨大磁気抵抗効果素子（ＧＭＲ素子）の構成であるが、例えば非磁性層９がＡｌ₂Ｏ₃、ＭｇＯ等の絶縁材料で形成されるとき、トンネル型磁気抵抗効果素子（ＴＭＲ素子）として構成される。磁気抵抗効果素子２４ａ〜２４ｈは異方性磁気抵抗効果素子（ＡＭＲ素子）であってもよい。

図３に示すように各素子部１２の固定磁性層８の固定磁化方向（Ｐ方向）は、相対移動方向（Ｘ１方向）である。固定磁性層８の固定磁化方向（Ｐ方向）はＸ２方向でもよい。

次に以下では、磁気抵抗効果素子２４ａを第４の磁気抵抗効果素子２４ａ、磁気抵抗効果素子２４ｂを第６の磁気抵抗効果素子２４ｂ、磁気抵抗効果素子２４ｃを第３の磁気抵抗効果素子２４ｃ、磁気抵抗効果素子２４ｄを第５の磁気抵抗効果素子２４ｄ、磁気抵抗効果素子２４ｅを第１の磁気抵抗効果素子２４ｅ、磁気抵抗効果素子２４ｆを第７の磁気抵抗効果素子２４ｆ、磁気抵抗効果素子２４ｇを第２の磁気抵抗効果素子２４ｇ、磁気抵抗効果素子２４ｈを第８の磁気抵抗効果素子２４ｈと称することとする。

図８に示すように、第１の磁気抵抗効果素子２４ｅ、第２の磁気抵抗効果素子２４ｇ、第３の磁気抵抗効果素子２４ｃ及び第４の磁気抵抗効果素子２４ａによりＡ相のブリッジ回路が構成されている。第１の磁気抵抗効果素子２４ｅと第２の磁気抵抗効果素子２４ｇとがＡ相第１出力端子（Ｖａ１）５０を介して直列接続されている。また、第３の磁気抵抗効果素子２４ｃと第４の磁気抵抗効果素子２４ａとがＡ相第２出力端子（Ｖａ２）５１を介して直列接続される。また、第１の磁気抵抗効果素子２４ｅと第３の磁気抵抗効果素子２４ｃとが入力端子５２を介して、及び第２の磁気抵抗効果素子２４ｇと第４の磁気抵抗効果素子２４ａとが夫々、グランド端子６６，６７を介して接続されている。

図８に示すようにＡ相第１出力端子（Ｖａ１）５０とＡ相第２出力端子（Ｖａ２）５１は、第１の差動増幅器５８の入力部側に接続され、第１の差動増幅器５８から差動出力が得られるようになっている。

また本実施形態ではもう一つＢ相のブリッジ回路が、第５の磁気抵抗効果素子２４ｄ、第６の磁気抵抗効果素子２４ｂ、第７の磁気抵抗効果素子２４ｆ、及び第８の磁気抵抗効果素子２４ｈにより構成されている。第５の磁気抵抗効果素子２４ｄと第６の磁気抵抗効果素子２４ｂとが、Ｂ相第１出力端子（Ｖｂ１）５４を介して直列接続され、第７の磁気抵抗効果素子２４ｆと第８の磁気抵抗効果素子２４ｈがＢ相第２出力端子（Ｖｂ２）５５を介して直列接続されている。また、図８に示すように第５の磁気抵抗効果素子２４ｄと第７の磁気抵抗効果素子２４ｆとが入力端子５２を介して、及び第６の磁気抵抗効果素子２４ｂと第８の磁気抵抗効果素子２４ｈとが、夫々グランド端子６６，６７を介して接続されている。

図８に示すようにＢ相第１出力端子（Ｖｂ１）５４とＢ相第２出力端子（Ｖｂ２）５５は、第２の差動増幅器６０の入力部側に接続され、第２の差動増幅器６０から差動出力が得られる。

図１に示すように、図８に示すブリッジ回路にて直列接続される磁気抵抗効果素子どうしの中心間の間隔はλとなっている。

磁気センサ２２が磁石２１に対してＸ１方向に相対移動すると、各磁気抵抗効果素子２４ａ〜２４ｈには、磁石２１の着磁面２１ａから外部磁界Ｈ１，Ｈ２が進入する。図１に示すように外部磁界Ｈ１と外部磁界Ｈ２の方向は異なり、またちょうど磁気抵抗効果素子が磁極上に位置すると、磁気抵抗効果素子に対して磁場成分は垂直磁場が支配的となり、外部磁場がゼロの状態（無磁場状態）となる。

ここで代表して、Ａ相のブリッジ回路を構成し直列接続される第１の磁気抵抗効果素子２４ｅと第２の磁気抵抗効果素子２４ｇに対する外部磁界の進入状態について説明する。

第１の磁気抵抗効果素子２４ｅと第２の磁気抵抗効果素子２４ｇは相対移動方向（Ｘ１方向）にλ離れているため、第１の磁気抵抗効果素子２４ｅに外部磁界Ｈ１が進入すると、第２の磁気抵抗効果素子２４ｇには、外部磁界Ｈ２が進入する。このとき固定磁性層８の固定磁化方向（Ｐ方向）はＸ１方向であるから、外部磁界Ｈ１の進入により、第１の磁気抵抗効果素子２４ｅの抵抗値は増大し、一方、外部磁界Ｈ２の進入により、第２の磁気抵抗効果素子２４ｇの抵抗値は減少する。また、磁気センサ２２がＸ１方向にλ／２だけ相対移動すると、第１の磁気抵抗効果素子２４ｅ及び第２の磁気抵抗効果素子２４ｇには垂直磁場が進入するため第１の磁気抵抗効果素子２４ｅ及び第２の磁気抵抗効果素子２４ｇの抵抗値は変化しない。さらに、磁気センサ２２がＸ１方向にλ／２だけ相対移動すると、第１の磁気抵抗効果素子２４ｅには外部磁界Ｈ２が進入し、第２の磁気抵抗効果素子２４ｇには外部磁界Ｈ１が進入するため、第１の磁気抵抗効果素子２４ｅの抵抗値は減少し、第２の磁気抵抗効果素子２４ｇの抵抗値は増大する。

図８に示すＡ相のブリッジ回路からは略三角波（あるいは略ｓｉｎ波、略矩形波でもよい）の出力波形が得られる。同じくＢ相のブリッジ回路からも略三角波（あるいは略ｓｉｎ波、略矩形波でもよい）の出力波形が得られるが、位相がλ／２分ずれている。出力波形に基づき、磁気センサ２２あるいは磁石２１の移動速度や移動距離を検出できる。また、Ａ相とＢ相の２系統にすることで、Ａ相のブリッジ回路からの出力波形に対するＢ相のブリッジ回路からの出力波形の位相のずれ方向がどちら方向であるかを検知することで、移動方向を知ることが可能となる。

磁気抵抗効果素子２４ａ〜２４ｈの配置について説明する。図２を用いて説明する。
Ａ相のブリッジ回路において、直列接続される第１の磁気抵抗効果素子２４ｅと第２の磁気抵抗効果素子２４ｇ、及び第３の磁気抵抗効果素子２４ｃ及び第４の磁気抵抗効果素子２４ａは夫々、相対移動方向（Ｘ１方向）にλの間隔を空けて配置される。

また、第１の磁気抵抗効果素子２４ｅと第４の磁気抵抗効果素子２４ａ、及び第２の磁気抵抗効果素子２４ｇと第３の磁気抵抗効果素子２４ｃは、縦方向（Ｙ１−Ｙ２方向）に並設されている。

図２の実施形態では、第１の磁気抵抗効果素子２４ｅがＸ２方向のＹ２側に、第２の磁気抵抗効果素子２４ｇがＸ１方向のＹ２側に、第３の磁気抵抗効果素子２４ｃがＸ１方向のＹ１側に、第４の磁気抵抗効果素子２４ａがＸ２方向のＹ１側に夫々配置される。

続いて、Ｂ相のブリッジ回路において、直列接続される第５の磁気抵抗効果素子２４ｄと第６の磁気抵抗効果素子２４ｂ、及び第７の磁気抵抗効果素子２４ｆと第８の磁気抵抗効果素子２４ｈは、夫々、相対移動方向（Ｘ１方向）にλの間隔を空けて配置されるとともに、Ａ相のブリッジ回路を構成する各磁気抵抗効果素子に対してλ／２だけ相対移動方向（Ｘ１方向）にずれた位置に配置される。

また、第５の磁気抵抗効果素子２４ｄと第８の磁気抵抗効果素子２４ｈ、及び第６の磁気抵抗効果素子２４ｂと第７の磁気抵抗効果素子２４ｆは、縦方向（Ｙ１−Ｙ２方向）に並設されている。

図２の実施形態では、第５の磁気抵抗効果素子２４ｄが第３の磁気抵抗効果素子２４ｃよりもＸ１側に、第６の磁気抵抗効果素子２４ｂが、第３の磁気抵抗効果素子２４ｃと第４の磁気抵抗効果素子２４ａの間に、第７の磁気抵抗効果素子２４ｆが第１の磁気抵抗効果素子２４ｅと第２の磁気抵抗効果素子２４ｇの間に、第８の磁気抵抗効果素子２４ｈが第２の磁気抵抗効果素子２４ｇよりもＸ１側に夫々、配置される。

次に、入力端子５２とグランド端子６６，６７の配置、並びに、入力端子５２及びグラ
ンド端子６６，６７と磁気抵抗効果素子間を電気的に接続する配線層について説明する。図２及び図４を用いて説明する。

以下では、「磁気抵抗効果素子形成領域」、「第１の領域」、「第２の領域」、「第３の領域」という用語を使用する。

「磁気抵抗効果素子形成領域」は、全ての磁気抵抗効果素子２４ａ〜２４ｈが含まれる領域であり、各磁気抵抗効果素子の外側縁部（隣り合う磁気抵抗効果素子との間で対向しない縁部）を直線で結んだ図２の点線の領域７５を指す。

また「第１の領域」、「第２の領域」、「第３の領域」とは、相対移動方向（図示Ｘ１方向）に間隔を空けて並設された各磁気抵抗効果素子間の領域を指し、Ａ相のブリッジ回路を構成する各磁気抵抗効果素子に対するＢ相のブリッジ回路を構成する各磁気抵抗効果素子のずれ方向（この実施形態では、磁気センサの相対移動方向と同じ図示Ｘ１方向である）に向けて第１の領域７０、第２の領域７１、第３の領域７２の順に並設されている。すなわち第１の領域７０は、第１の磁気抵抗効果素子２４ｅ、第４の磁気抵抗効果素子２４ａ、第６の磁気抵抗効果素子２４ｂ及び第７の磁気抵抗効果素子２４ｆで囲まれた領域を指す。また第２の領域７１は、第２の磁気抵抗効果素子２４ｇ、第３の磁気抵抗効果素子２４ｃ、第６の磁気抵抗効果素子２４ｂ、第７の磁気抵抗効果素子２４で囲まれた領域を指す。さらに第３の領域７２は、第２の磁気抵抗効果素子２４ｇ、第３の磁気抵抗効果素子２４ｃ、第５の磁気抵抗効果素子２４ｄ及び第８の磁気抵抗効果素子２４ｈで囲まれた領域を指す。

図２，図４に示すように入力端子５２は、第２の領域７１内にあり、磁気抵抗効果素子形成領域７５の横方向（Ｘ１−Ｘ２方向）及び縦方向（Ｙ１−Ｙ２方向）の略中央位置に形成される。ここで「略中央位置」とは、中央位置から０〜２０μｍ程度のずれ量を含むと定義される。なお中央位置には製造誤差も含まれる。

入力端子５２は１個だけ設けられ、Ａ相のブリッジ回路及びＢ相のブリッジ回路の共通端子として機能している。

一方、グランド端子６６，６７は２個設けられる。グランド端子６６は第３の領域７２に、グランド端子６７は第１の領域７０に設けられる。グランド端子６６は第３の領域７２の横方向（Ｘ１−Ｘ２方向）の略中央位置に形成され、また入力端子５２から見てＹ２側に形成される。一方、グランド端子６７は第１の領域７０の横方向（Ｘ１−Ｘ２方向）の略中央位置に形成され、また入力端子５２から見てＹ１側に形成される。グランド端子６６，６７は入力端子５２を中心として略点対称の位置に形成されている。「略点対称の位置」とは、点対称位置から０〜２０μｍ程度のずれ量を含むと定義される。グランド端子６６には、Ａ相のブリッジ回路を構成する第２の磁気抵抗効果素子２４ｇと、Ｂ相のブリッジ回路を構成する第８の磁気抵抗効果素子２４ｈとが電気的に接続されている。一方、グランド端子６７には、Ａ相のブリッジ回路を構成する第４の磁気抵抗効果素子２４ａと、Ｂ相のブリッジ回路を構成する第６の磁気抵抗効果素子２４ｂとが電気的に接続される。

図４に示すように入力端子５２から図示左右方向に入力配線層７７，７８が延出して形成されている。入力配線層７７は図示左方向（Ｘ２方向）に直線で延び、途中で分岐してＡ相のブリッジ回路を構成する第１の磁気抵抗効果素子２４ｅとＢ相のブリッジ回路を構成する第７の磁気抵抗効果素子２４ｆとに接続されている。一方、入力配線層７８は、図示右方向（Ｘ１方向）に直線で延び、途中で分岐してＡ相のブリッジ回路を構成する第３の磁気抵抗効果素子２４ｃとＢ相のブリッジ回路を構成する第５の磁気抵抗効果素子２４ｄとに接続されている。

一方、図４に示すように、グランド端子６６からグランド配線層７９が延出して形成されており、第２の磁気抵抗効果素子２４ｇ及び第８の磁気抵抗効果素子２４ｈと電気的に接続される。またグランド端子６７からグランド配線層８０が延出して形成されており、第４の磁気抵抗効果素子２４ａ及び第６の磁気抵抗効果素子２４ｂと電気的に接続されている。この実施形態では、グランド配線層７９，８０の引き回し形状は略矩形波の形状である。

次に、出力端子５０，５１，５４，５５の配置、並びに、出力端子５０，５１，５４，５５と磁気抵抗効果素子間を電気的に接続する配線層について説明する。図２及び図５を用いて説明する。

図２，図５に示すように、Ａ相第１出力端子（Ｖａ１）５０及びＡ相第２出力端子（Ｖａ２）５１は共に、第１の領域７０に形成される。Ａ相第１出力端子（Ｖａ１）５０とＡ相第２出力端子（Ｖａ２）５１は第１の領域７０の横方向（Ｘ１−Ｘ２方向）の略中央位置に形成される。またＢ相第１出力端子（Ｖｂ１）５４及びＢ相第２出力端子（Ｖｂ２）は共に、第３の領域７２に形成される。Ｂ相第１出力端子（Ｖｂ１）５４及びＢ相第２出力端子（Ｖｂ２）は第３の領域７２の横方向（Ｘ１−Ｘ２方向）の略中央位置に形成される。

図５に示すように、Ａ相第１出力端子（Ｖａ１）５０から第１の出力配線層８１が延出して形成されており、Ａ相のブリッジ回路を構成する第１の磁気抵抗効果素子２４ｅ及び第２の磁気抵抗効果素子２４ｇと電気的に接続されている。またＡ相第２出力端子（Ｖａ２）５１から第２の出力配線層８２が延出して形成されており、Ａ相のブリッジ回路を構成する第３の磁気抵抗効果素子２４ｃ及び第４の磁気抵抗効果素子２４ａと電気的に接続されている。

また、Ｂ相第１出力端子（Ｖｂ１）５４から第３の出力配線層８３が延出して形成されており、Ｂ相のブリッジ回路を構成する第５の磁気抵抗効果素子２４ｄ及び第６の磁気抵抗効果素子２４ｂと電気的に接続されている。またＢ相第２出力端子（Ｖｂ２）５５から第４の出力配線層８４が延出して形成されており、Ｂ相のブリッジ回路を構成する第７の磁気抵抗効果素子２４ｆ及び第８の磁気抵抗効果素子２４ｈと電気的に接続されている。

上記した各配線層７７〜８４は基板２３の表面２３ａに図示しない絶縁層を介して平面的に形成されている。すなわち配線層同士が絶縁層を介して積層形成された構成ではない。なお配線層７７〜８４の形成面が、磁気抵抗効果素子２４ａ〜２４ｈの形成面と異なっていてもよい。配線層７７〜８４はＡｌ等の良導体で形成される。

本実施形態の磁気センサ２２の特徴的部分は以下の通りである。
（１） 磁気センサ２２には、Ａ相のブリッジ回路とＢ相のブリッジ回路を構成する複数の磁気抵抗効果素子２４ａ〜２４ｈを備える（図１、図８参照）。

（２） 入力端子５２、グランド端子６６，６７及び出力端子５０，５１，５４，５５は、相対移動方向（Ｘ１方向）に間隔を空けて並設された各磁気抵抗効果素子２４ａ〜２４ｈの間の領域（第１の領域７０，第２の領域７１，第３の領域７２）に形成される（図２、図４、図５参照）。

（３） 入力端子５２が１個だけ設けられ、グランド端子６６，６７が２個設けられる（図２、図４、図８参照）。

上記（２）により、従来に比べて、磁気センサ２２の縦寸法Ｗ３を効果的に小さくできる。また上記（３）により、配線層の引き回しの自由度を向上できる。すなわち本実施形態と違って入力端子５２と同様にグランド端子も１個であると、１個のグランド端子に、第２の磁気抵抗効果素子２４ｇ、第４の磁気抵抗効果素子２４ａ、第６の磁気抵抗効果素子２４ｂ及び第８の磁気抵抗効果素子２４ｈの全てを接続しないといけないため、配線層の引き回しの自由度が低下し、また各磁気抵抗効果素子とグランド端子間の配線層の長さ寸法のばらつきが非常に大きくなる。本実施形態では上記従来の問題を解消でき、配線層の引き回しの自由度を向上でき、各端子と各磁気抵抗効果素子間の配線層の長さのばらつきを従来よりも小さくできる。よって各出力端子５０、５１、５４、５５から中点電位を得るべく従来のように極端に配線層の幅寸法を変える必要もなく、図２、図４、図５に示すように、各配線層をほぼ磁気抵抗効果素子形成領域７５内に収めることが出来る。以上により磁気センサ２２の横寸法Ｌ３及び縦寸法Ｗ３を従来よりも小さくでき磁気センサ２２の小型化を促進できる。したがって磁気エンコーダ２０の小型化を促進でき、また磁石２１の縦寸法を小さくできるため、製造コストの低減を図ることが可能である。

本実施形態では、磁気センサ２２の横寸法Ｌ３を６００〜４０００μｍの範囲内にでき、磁気センサ２２の縦寸法Ｗ３を５００〜１０００μｍの範囲内にできる。

例えば磁気抵抗効果素子２４ａ〜２４ｈの各基準抵抗値（外部磁界が作用していないときの抵抗値）を調整して中点電位を得る手法もあるが、磁気抵抗効果素子２４ａ〜２４ｈの磁気感度が夫々異なってしまうため、各磁気抵抗効果素子２４ａ〜２４ｈの各基準抵抗値は同じとなるように調整する。本実施形態では、その上で、磁気抵抗効果素子２４ａ〜２４ｈに電気的に接続される各端子の配置を改良することで、出力特性を劣化させることなく、従来に比べて磁気センサ２２及び磁気エンコーダ２０の小型化を実現することが出来る。

上記（３）については、グランド端子が１個で、入力端子が２個でもよい。ただし、グランド端子は接地すればよいだけなので、入力端子５２を１個としグランド端子６６，６７を２個としたほうが、外部回路に設けられたパッドとの電気的接続を簡単に行いやすく好適である。

以下、好ましい本実施形態の特徴的部分を説明する。
（４） 入力端子５２は磁気抵抗効果素子形成領域７５の略中央位置（第２の領域７１）に形成される中心端子である。またグランド端子６６，６７は、夫々、第１の領域７０と第３の領域７２に形成され、入力端子５２を中心として略点対称の位置に形成される。入力端子５２はＡ相のブリッジ回路及びＢ相のブリッジ回路の共通端子である。一方、２個設けられたグランド端子６６，６７のうち、一方のグランド端子６６は、Ａ相のブリッジ回路を構成する一方の直列回路、及びＢ相のブリッジ回路を構成する一方の直列回路の共通端子であり、他方のグランド端子６７は、Ａ相のブリッジ回路を構成する他方の直列回路、及びＢ相のブリッジ回路を構成する他方の直列回路の共通端子である（図２，図４，図８参照）。

図４に示すように、入力端子５２を磁気抵抗効果素子形成領域７５の略中央位置に設けたため、入力端子５２から第１の磁気抵抗効果素子２４ｅ、第３の磁気抵抗効果素子２４ｃ、第５の磁気抵抗効果素子２４ｄ及び第７の磁気抵抗効果素子２４ｆまでの入力配線層７７，７８の長さ寸法がほぼ同じになるように調整しやすい。また、図４に示すように、グランド端子６６，６７を第１の領域７０と第３の領域７２に夫々設け、しかも各グランド端子６６，６７に近い位置にありグランド端子に接続が必要なＡ相側の磁気抵抗効果素子と、Ｂ相側の磁気抵抗効果素子とを、夫々のグランド端子６６，６７にグランド配線層７９，８０を介して電気的に接続している。よって、グランド端子６６，６７から各磁気抵抗効果素子までのグランド配線層７９，８０の長さ寸法がほぼ同じになるように調整しやすい。

（５）Ｂ相のブリッジ回路を構成する第５の磁気抵抗効果素子２４ｄ、第６の磁気抵抗効果素子２４ｂ、第７の磁気抵抗効果素子２４ｆ及び第８の磁気抵抗効果素子２４ｈは、Ａ相を構成する各磁気抵抗効果素子に対してＸ１方向に向けてλ／２だけずれて配置される（図１，図２参照）。このずれ方向（Ｘ１方向）に向けて、各磁気抵抗効果素子の間の相対移動方向における領域を、第１の領域７０、第２の領域７１、第３の領域７２と定めたとき、Ａ相第１出力端子（Ｖａ１）５０及びＡ相第２出力端子（Ｖａ２）５１は第１の領域７０に設けられ、Ｂ相第１出力端子（Ｖｂ１）５４及びＢ相第２出力端子（Ｖｂ２）５５は夫々、第３の領域７２に設けられる（図５参照）。

（６）Ａ相第１出力端子（Ｖａ１）５０とＢ相第１出力端子（Ｖｂ１）５４、及びＡ相第２出力端子（Ｖａ２）５１とＢ相第２出力端子（Ｖｂ２）５５とが入力端子５２を中心として、略点対称の位置に配置されている（図５参照）。

図４に示す入力端子５２やグランド端子６６、６７の配置より劣るものの、上記（５）（６）により、各出力端子と各磁気抵抗効果素子との間の出力配線層８１〜８４の長さ寸法のばらつきが小さくなるように調整しやすい。

なお図５では、Ａ相第１出力端子５０及びＡ相第２出力端子５１が共に第１の領域７０の横方向の略中央位置に設けられるが、配線層の長さのばらつきをより小さくするには、図６に示すように、Ａ相第１出力端子５０及びＡ相第２出力端子５１を、第１の領域７０の横方向の略中央位置からＸ１寄りに形成したほうがよい。同様に、Ｂ相第１出力端子５４及びＢ相第２出力端子５５を、第３の領域７２の横方向の略中央位置からＸ２寄りに形成したほうがよい。

また図２では、グランド端子、出力端子を第１の領域７０及び第３の領域７２の夫々において縦方向（Ｙ１−Ｙ２方向）に一列に配列していたが、図６のように各端子を横方向（Ｘ１−Ｘ２方向）に少しずつずらして配置すると、外部回路のパッドが磁気センサ２２から見て例えば図示Ｙ２側にのみ設けられている場合、磁気センサ２２側のグランド端子及び出力端子と外部回路側のパッド間をワイヤボンディングしやすいといった効果もある。

また本実施形態では、図４，図５に示す各端子の配置と配線層の引き回しの構成とすることで、入力端子５２と各磁気抵抗効果素子間の入力配線層７７，７８の長さ寸法、グランド端子６６，６７と各磁気抵抗効果素子間のグランド配線層７９，８０の長さ寸法、及び出力端子と各磁気抵抗効果素子間の出力配線層８１〜８４の長さ寸法のばらつきを概ねλ／２未満にでき、従来に比べて飛躍的に、各磁気抵抗効果素子と各端子間の配線層の長さ寸法のばらつきを小さくできる。したがって図２、図４及び図５に示すように、極端に配線層の幅寸法を広げる箇所を設けなくてもよくなり、磁気センサ２２の更なる小型化を促進することが可能になる。

（７）縦方向（Ｙ１−Ｙ２方向）に並設された各磁気抵抗効果素子の間には２本以下の配線層が配置される（図２参照）。本実施形態の各端子の配置と各配線層の引き回しの構成によれば、縦方向（Ｙ１−Ｙ２方向）に並設された各磁気抵抗効果素子の間に２本以下の配線層を配置するだけでよく成り、その結果、磁気センサ２２の縦寸法Ｗ３をより小さくでき、磁気センサ２２の更なる小型化を促進できる。

本実施形態では、磁気抵抗効果素子形成領域７５から配線層や端子が一部はみ出す構成を除外するものでない。実際、図２の実施形態では一部の配線層が磁気抵抗効果素子形成領域７５からはみ出している。しかし、このはみ出し量は従来に比べて十分に小さい。また本実施形態では磁気抵抗効果素子形成領域７５内に配線層及び端子が全て収まるように配置することも可能である。

本実施形態の磁気エンコーダ２０は、図１に示すように磁気センサ２２が磁石２１に対して直線的に相対移動するものであったが、図９に示すように、例えば表面８９ａにＮ極とＳ極とが交互に着磁された回転ドラム８９と磁気センサ２２とを有し、回転ドラム８９の回転によって得られた出力により、回転速度や回転数、回転方向を検知できる回転型の磁気エンコーダであってもよい。

図９の拡大図に示すように、図１に示す直線移動の磁気エンコーダと同様に、Ｎ極とＳ極の中心間距離（ピッチ）をλとしたとき、直列接続される各磁気抵抗効果素子どうしの中心間距離はλに制御されている。図９では代表して直列接続される第３の磁気抵抗効果素子２４ｃと第４の磁気抵抗効果素子２４ａが図示されている。

図９に示すように、各磁気抵抗効果素子２４ａ〜２４ｈの固定磁性層８の固定磁化方向（Ｐ方向）は、磁気センサ２２の基板２３の中心を、磁気センサ２２の相対回転方向上の接点としたときの接線方向（磁気センサ２２の相対移動方向）と平行な方向に固定されている。

本実施形態の磁気エンコーダの斜視図、 図１の磁気エンコーダを構成する磁気センサの平面図（配線層を斜線で示した）、 磁気センサを構成する磁気抵抗効果素子の拡大平面図、 図２に示す磁気センサの構成部材の一部を抜粋して示した平面図、 図２に示す磁気センサの構成部材の一部を抜粋して示した平面図、 図２とは異なる端子配置を説明するための磁気センサの部分平面図、 磁気抵抗効果素子の積層構造を説明するための断面図、 磁気センサの回路図、 図１とは異なる本実施形態の磁気エンコーダの模式図、 従来における磁気エンコーダを構成する磁気センサの平面図、

符号の説明

７ 反強磁性層
８ 固定磁性層
９ 非磁性層
１０ フリー磁性層
１１ 保護層
１２ 素子部
１３ 接続部
２０ 磁気エンコーダ
２１ 磁石
２２ 磁気センサ
２３ 基板
２４ａ〜２４ｈ 磁気抵抗効果素子
５０ Ａ相第１出力端子（Ｖａ１）
５１ Ａ相第２出力端子（Ｖａ２）
５２ 入力端子（Ｖｄｄ）
５４ Ｂ相第１出力端子（Ｖｂ１）
５５ Ｂ相第２出力端子（Ｖｂ２）
６６、６７ グランド端子（ＧＮＤ）
５８、６０ 差動増幅器
７７、７８ 入力配線層
７９、８０ グランド配線層
８１、８２、８３、８４ 出力配線層
８９ 回転ドラム

Claims (9)

1. 相対移動方向に交互にＮ極とＳ極が着磁された着磁面を有する磁界発生部材の前記着磁面から離れた位置に配置され、基板表面に外部磁界に対して電気抵抗値が変化する磁気抵抗効果を利用した複数個の磁気抵抗効果素子を有しており、
   複数のブリッジ回路を構成する数の前記磁気抵抗効果素子が前記基板表面に設けられており、前記磁気抵抗効果素子は、前記相対移動方向、及び前記相対移動方向と直交する縦方向に、マトリクス状に配置されており、
   入力端子及びグランド端子のうちいずれか一方の端子が１個だけ設けられ、他方の端子が複数設けられており、
   前記入力端子、前記グランド端子、及び出力端子が、夫々、前記相対移動方向に間隔を空けて並設された各磁気抵抗効果素子の間の領域に配置され、各端子と各磁気抵抗効果素子とが配線層で電気的に接続されて複数の前記ブリッジ回路を構成していることを特徴とする磁気センサ。
2. 前記入力端子及び前記グランド端子のうち１個だけ設けられたほうの端子が磁気抵抗効果素子形成領域の略中心位置に配置される中心端子であり、複数設けられる他方の端子、及び前記出力端子は、夫々、前記中心端子を中心として略点対称の位置に設けられる請求項１記載の磁気センサ。
3. 前記中心端子は入力端子で、他方の端子がグランド端子である請求項１記載の磁気センサ。
4. 第１の磁気抵抗効果素子、第２の磁気抵抗効果素子、第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子がＡ相のブリッジ回路を構成し、前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子とがＡ相第１出力端子Ｖａ１を介して直列接続されるとともに、前記第３の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とがＡ相第２出力端子Ｖａ２を介して直列接続されており、
   前記第１の磁気抵抗効果素子と前記第３の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第２の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
   前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子、及び第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子が、夫々、前記相対移動方向に、所定の中心間距離を空けて配置されているとともに、
   前記第１の磁気抵抗効果素子と前記第４の磁気抵抗効果素子、及び第２の磁気抵抗効果素子と前記第３の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されており、
   第５の磁気抵抗効果素子、第６の磁気抵抗効果素子、第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子がＢ相のブリッジ回路を構成し、前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子とがＢ相第１出力端子Ｖｂ１を介して直列接続されるとともに、前記第７の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とがＢ相第２出力端子Ｖｂ２を介して直列接続されており、
   前記第５の磁気抵抗効果素子と前記第７の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第６の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
   前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子、及び第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子が、夫々、前記相対移動方向に距離を空けて配置されているとともに、前記Ａ相のブリッジ回路を構成する各磁気抵抗効果素子間の中心間距離の半分だけ前記相対移動方向にずれた位置に配置され、さらに、
   前記第５の磁気抵抗効果素子と前記第８の磁気抵抗効果素子、及び前記第６の磁気抵抗効果素子と前記第７の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されており、
   前記入力端子及び前記グランド端子のうち１個だけ設けられたほうの端子が前記Ａ相のブリッジ回路及び前記Ｂ相のブリッジ回路に対する共通端子であり、他方の端子は２個設けられており、前記他方の端子のうち第１の端子は、Ａ相のブリッジ回路を構成する一方の直列回路、及びＢ相のブリッジ回路を構成する一方の直列回路の共通端子であり、前記他方の端子のうち第２の端子は、Ａ相のブリッジ回路を構成する他方の直列回路、及びＢ相のブリッジ回路を構成する他方の直列回路の共通端子である請求項１ないし３のいずれかに記載の磁気センサ。
5. 前記Ａ相のブリッジ回路を構成する各磁気抵抗効果素子に対する前記Ｂ相のブリッジ回路を構成する各磁気抵抗効果素子のずれ方向に向けて、各磁気抵抗効果素子の間の前記相対移動方向への領域が、第１の領域、第２の領域及び第３の領域の順に並設されており、
   前記Ａ相第１出力端子Ｖａ１と前記Ａ相第２出力端子Ｖａ２が共に前記第１の領域に設けられ、前記Ｂ相第１出力端子Ｖｂ１及び前記Ｂ相第２出力端子Ｖｂ２が共に前記第３の領域に配置される請求項４記載の磁気センサ。
6. 前記入力端子及び前記グランド端子のうち１個だけ設けられたほうの端子が前記第２の領域内に配置される中心端子であり、前記Ａ相第１出力端子Ｖａ１と、前記Ｂ相第１出力端子Ｖｂ１とが前記中心端子を中心として略点対称の位置に配置され、前記Ａ相第２出力端子Ｖａ２と、前記Ｂ相第２出力端子Ｖｂ２とが前記中心端子を中心として略点対称の位置に配置されている請求項５記載の磁気センサ。
7. 前記縦方向に並設された各磁気抵抗効果素子の間には、２本以下の前記配線層が配置される請求項１ないし６のいずれかに記載の磁気センサ。
8. 請求項１ないし７のいずれかに記載された磁気センサと、前記磁界発生部材とを有してなることを特徴とする磁気エンコーダ。
9. 前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、直列接続される一対の前記磁気抵抗効果素子は、前記相対移動方向に、λの中心間距離を空けて配置されている請求項８記載の磁気エンコーダ。

Images