JP5744709B2 - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP5744709B2 JP5744709B2 JP2011266393A JP2011266393A JP5744709B2 JP 5744709 B2 JP5744709 B2 JP 5744709B2 JP 2011266393 A JP2011266393 A JP 2011266393A JP 2011266393 A JP2011266393 A JP 2011266393A JP 5744709 B2 JP5744709 B2 JP 5744709B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- circuit
- weak inversion
- class
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 239000010752 BS 2869 Class D Substances 0.000 claims 2
- 238000011084 recovery Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000001172 regenerating effect Effects 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 1
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 1
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 1
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 1
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
請求項2にかかる発明は、請求項1に記載のD級増幅器において、前記温度検出手段は、前記入力端子の信号を温度に比例した第1の時間だけ遅延させるの遅延回路であり、前記ハイサイド出力回路は、前記入力端子の信号が前記第1の論理になると前記ハイサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過すると前記ハイサイド駆動回路により駆動され、前記ロウサイド出力回路は、前記入力端子の信号が前記第2の論理になると前記ロウサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過する前記ロウサイド駆動回路により駆動される、ことを特徴とする。
請求項3にかかる発明は、請求項1又は2に記載のD級増幅器において、前記ハイサイド出力回路が前記ハイサイド弱反転駆動回路で弱反転駆動を開始されてから前記ハイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間、および前記ロウサイド出力回路が前記ロウサイド弱反転駆動回路で弱反転駆動を開始されてから前記ロウイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間は、前記ハイサイド出力回路および前記ロウサイド出力回路が駆動を停止されるようにしたことを特徴とする。
請求項4にかかる発明は、請求項1乃至3のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路は、第1の電流源と、前記入力端子の信号が第1の論理のときに前記ハイサイド出力回路に前記第1の電流源の電流に対応したバイアス電圧を印加するハイサイドスイッチ手段とを備え、前記ロウサイド弱反転駆動回路は、第2の電流源と、前記入力端子の信号が第2の論理のときに前記ロウサイド出力回路に前記第2の電流源の電流に対応したバイアス電圧を印加するロウサイドスイッチ手段とを備える、ことを特徴とする。
請求項5にかかる発明は、請求項4に記載のD級増幅器において、前記第1および第2の電流源の電流を、前記入力端子に入力する信号の低域通過信号に応じた電流としたことを特徴とする。
請求項6にかかる発明は、請求項1乃至5のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、共通のイネーブル信号が無効になると前記弱反転駆動を停止することを特徴とする。
請求項7にかかる発明は、請求項1乃至5のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、前記共通のイネーブル信号が有効の場合に、ハイサイド用、ロウサイド用の個別のイネーブル信号が無効になると、無効になった個別のイネーブル信号に対応する前記ハイサイド弱反転駆動回路又は前記ロウサイド弱反転駆動回路が動作停止されるようにしたことを特徴とする。
図1に本発明の第1の実施例のD級増幅器を示す。入力端子INにはインバータINV1が接続され、このインバータINV1の出力ノードN1にインバータINV2,INV3で構成され、温度が高いほど遅延時間T1が長くなる遅延回路DL1が接続されている。
図3に第2の実施例のD級増幅器の回路を示す。図1で説明した第1の実施例では、入力端子INの信号の論理が反転した後の時間T1の間は、弱反転駆動回路40A,40Bが動作するため、若干電流が流れる。
図4に第3の実施例のD級増幅器の回路を示す。本実施例では、共通イネーブル端子ENの他に、個別イネーブル端子EN_H,EH_Lを設けて、共通イネーブル端子ENがHレベルのときに動作可能する弱反転駆動回路40A,40Bを、個別イネーブル端子EN_H,EH_LをLレベルにすることによって、それぞれ独立して停止できるようにしたものである。これによって、出力回路50A,50Bの緊急停止時等に、CPUから弱反転駆動回路40A,40Bを個別的直接的に制御できる。
なお、弱反転駆動回路40A,40Bの電流源I1,I2の電流としては、入力端子INに入力する信号の低域通過信号(つまり本D級増幅器によって最終的に得ようとしているアナログ信号の成分)から生成した電流を用いることができる。これによれば、電流源I1,I2の電流を必要最小限に抑え、弱反転駆動時に流れる電流を、動的に必要最小限に抑えることができる。
20A:ハイサイデッドタイム生成回路、20B:ロウサイデッドタイム生成回路
30A:ハイサイド駆動回路、30B:ロウサイド駆動回路
40A:ハイサイド弱反転駆動回路、40B:ロウサイド弱反転駆動回路
50A:ハイサイド出力回路、50B:ロウサイド出力回路
IN:入力端子
OUT:出力端子
EN:共通イネーブル端子
EN_H、EN_L:個別イネーブル端子
Claims (7)
- 出力端子と高電位電源端子との間に接続されたハイサイド出力回路と、
前記出力端子と低電位電源端子との間に接続されたロウサイド出力回路と、
入力端子の信号が第1の論理になることに応じて前記ハイサイド出力回路を駆動するハイサイド駆動回路と、
前記入力端子の信号が前記第1の論理を反転した第2の論理になることに応じて前記ロウサイド出力回路を駆動するロウサイド駆動回路と、
前記ハイサイド出力回路が前記ハイサイド駆動回路によって駆動を開始されるタイミングよりも、温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ハイサイド出力回路を弱反転駆動するハイサイド弱反転駆動回路と、
前記ロウサイド出力回路が前記ロウサイド駆動回路によって駆動を開始されるタイミングよりも、前記温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ロウサイド出力回路を弱反転駆動するロウサイド弱反転駆動回路と、
を備えることを特徴とするD級増幅器。 - 請求項1に記載のD級増幅器において、
前記温度検出手段は、前記入力端子の信号を温度に比例した第1の時間だけ遅延させるの遅延回路であり、
前記ハイサイド出力回路は、前記入力端子の信号が前記第1の論理になると前記ハイサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過すると前記ハイサイド駆動回路により駆動され、
前記ロウサイド出力回路は、前記入力端子の信号が前記第2の論理になると前記ロウサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過する前記ロウサイド駆動回路により駆動される、
ことを特徴とするD級増幅器。 - 請求項1又は2に記載のD級増幅器において、
前記ハイサイド出力回路が前記ハイサイド弱反転駆動回路で弱反転駆動を開始されてから前記ハイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間、および前記ロウサイド出力回路が前記ロウサイド弱反転駆動回路で弱反転駆動を開始されてから前記ロウイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間は、前記ハイサイド出力回路および前記ロウサイド出力回路が駆動を停止されるようにしたことを特徴とするD級増幅器。 - 請求項1乃至3のいずれか1つに記載のD級増幅器において、
前記ハイサイド弱反転駆動回路は、第1の電流源と、前記入力端子の信号が第1の論理のときに前記ハイサイド出力回路に前記第1の電流源の電流に対応したバイアス電圧を印加するハイサイドスイッチ手段とを備え、
前記ロウサイド弱反転駆動回路は、第2の電流源と、前記入力端子の信号が第2の論理のときに前記ロウサイド出力回路に前記第2の電流源の電流に対応したバイアス電圧を印加するロウサイドスイッチ手段とを備える、
ことを特徴とするD級増幅器。 - 請求項4に記載のD級増幅器において、
前記第1および第2の電流源の電流を、前記入力端子に入力する信号の低域通過信号に応じた電流としたことを特徴とするD級増幅器。 - 請求項1乃至5のいずれか1つに記載のD級増幅器において、
前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、共通のイネーブル信号が無効になると前記弱反転駆動を停止することを特徴とするD級増幅器。 - 請求項1乃至5のいずれか1つに記載のD級増幅器において、
前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、前記共通のイネーブル信号が有効の場合に、ハイサイド用、ロウサイド用の個別のイネーブル信号が無効になると、無効になった個別のイネーブル信号に対応する前記ハイサイド弱反転駆動回路又は前記ロウサイド弱反転駆動回路が動作停止されるようにしたことを特徴とするD級増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266393A JP5744709B2 (ja) | 2011-12-06 | 2011-12-06 | D級増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266393A JP5744709B2 (ja) | 2011-12-06 | 2011-12-06 | D級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013120947A JP2013120947A (ja) | 2013-06-17 |
JP5744709B2 true JP5744709B2 (ja) | 2015-07-08 |
Family
ID=48773422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011266393A Active JP5744709B2 (ja) | 2011-12-06 | 2011-12-06 | D級増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5744709B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI663832B (zh) * | 2014-04-02 | 2019-06-21 | 南洋理工大學 | 用於切換電路和切換放大器的停滯時間電路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2576779B2 (ja) * | 1993-12-16 | 1997-01-29 | 日本電気株式会社 | 信号出力回路 |
US6107844A (en) * | 1998-09-28 | 2000-08-22 | Tripath Technology, Inc. | Methods and apparatus for reducing MOSFET body diode conduction in a half-bridge configuration |
-
2011
- 2011-12-06 JP JP2011266393A patent/JP5744709B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013120947A (ja) | 2013-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5654951B2 (ja) | 容量性結合を用いる低電圧から高電圧へのレベル変換 | |
CN108242886B (zh) | 一种防直通保护自适应死区电路及包含该电路的驱动电路 | |
CN108768363B (zh) | 一种三态过零比较电路及电源管理芯片 | |
KR100933651B1 (ko) | 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템 | |
JP5326927B2 (ja) | レベルシフト回路 | |
US20140218070A1 (en) | Voltage translator | |
CN107204762B (zh) | 一种高压nmos驱动器死区时间控制电路 | |
JP6094032B2 (ja) | レベルシフト回路 | |
JP6259782B2 (ja) | レベルシフト回路 | |
CN113241933B (zh) | 一种适用于GaN半桥栅驱动系统的死区时间控制电路 | |
KR101420538B1 (ko) | 게이트 드라이버 | |
JP5744709B2 (ja) | D級増幅器 | |
JP2008098920A (ja) | ドライバ回路 | |
TW201633706A (zh) | 弛緩振盪器 | |
JPWO2016185802A1 (ja) | 駆動回路 | |
CN114337619B (zh) | 一种消除误翻转的反流比较器 | |
JP5565252B2 (ja) | 半導体集積回路 | |
US10979052B2 (en) | Level shifter circuit generating bipolar clock signals | |
JP4535028B2 (ja) | D級増幅器およびその過電流保護方法 | |
JP2020182321A (ja) | ゲート駆動回路 | |
JP7136622B2 (ja) | レベル変換回路 | |
WO2022057513A1 (zh) | 具有预充电和提前复位输出级的比较器电路 | |
KR101052968B1 (ko) | 데드 타임 버퍼 | |
CN114977762B (zh) | 一种基于斜率检测的死区时间产生电路 | |
US9263988B1 (en) | Crystal oscillation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5744709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |