JP5740339B2 - 面実装マルチフェーズインダクタ及びその製造方法 - Google Patents

面実装マルチフェーズインダクタ及びその製造方法 Download PDF

Info

Publication number
JP5740339B2
JP5740339B2 JP2012079240A JP2012079240A JP5740339B2 JP 5740339 B2 JP5740339 B2 JP 5740339B2 JP 2012079240 A JP2012079240 A JP 2012079240A JP 2012079240 A JP2012079240 A JP 2012079240A JP 5740339 B2 JP5740339 B2 JP 5740339B2
Authority
JP
Japan
Prior art keywords
core
air
tablet
coil
coils
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012079240A
Other languages
English (en)
Other versions
JP2013211331A (ja
Inventor
齋藤 公一
公一 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP2012079240A priority Critical patent/JP5740339B2/ja
Priority to TW102107999A priority patent/TWI555043B/zh
Priority to KR1020130028486A priority patent/KR102009696B1/ko
Priority to CN201310108783.0A priority patent/CN103366946B/zh
Publication of JP2013211331A publication Critical patent/JP2013211331A/ja
Application granted granted Critical
Publication of JP5740339B2 publication Critical patent/JP5740339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2847Sheets; Strips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2847Sheets; Strips
    • H01F2027/2857Coil formed from wound foil conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は面実装マルチフェーズインダクタ及びその製造方法に関する。
近年、デジタル機器等の小型・薄型化に伴う高密度実装化が進んでおり、電子部品の小型化や低背化への要求が強まっている。そこで出願人は、先に出願した特許文献1や特許文献2において、平角導線をその端部の両方が外周に引き出されるように渦巻き状に巻回したコイルと予備成形されたタブレットを用いた小型の面実装インダクタとその製造方法を提案した。
特開2010−245473 特願2011−017581 特開2000−036414
回路基板上に同特性のインダクタが複数個並列に実装できるような回路パターンになっている場合、単品を複数個実装するよりも複数個が1パッケージに内設される方が実装効率を高めることができる。そのため、複数個のインダクタが1パッケージ化された面実装マルチフェーズインダクタが求められている。
面実装マルチフェーズインダクタの従来の技術としては、たとえば特許文献3に示されるような磁性シート上に巻芯に導体を巻回したコイルを複数並べ、さらに湿式プレス用の磁性セラミックスラリーを金型に充填して成型して、複数のコイルを封止する技術などがある。この方法の場合、1つの磁性シート上に複数のコイルを並べ上に流動性の高い磁性セラミックスラリーを充填して封止するため、コイルの位置ズレや端部の位置ズレが懸念される。そしてこの方法の場合、コイルを同方向に並列させた配列構造でのみ実現が可能であり、コイルの数が増えれば増えるほど、特に4つ以上のコイルを用いて面実装マルチフェーズインダクタを作成すると、アスペクト比の大きいチップ部品となってしまう。チップ部品において、アスペクト比の大きい形状であると、回路基板上への実装スペースが問題となる可能性や、たわみ応力に対して製品強度が問題となる懸念がある。
そこで本発明では、実装性に優れた製品強度の高い面実装マルチフェーズインダクタとその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の面実装マルチフェーズインダクタは、導線を巻回し、両端部が扁平な形状の複数のコイルを有する。そして、主として磁性粉末と結合材とからなる複数のコイルを内包するコアを有する。コアの1つの表面に形成された外部電極とを有する。コイルの導線の端部の両方がの最外周となるようにする。コイルの巻軸が外部電極の形成されるコアの表面に対して平行となるように複数のコイルをコアに内包することを特徴とする。
本発明の面実装マルチフェーズインダクタでは、外部電極をコアの1つの表面に形成するため、底面電極構造となり面実装マルチフェーズインダクタの低背化が可能となる。そして、複数のコイルを1パッケージ化しているので実装効率を高めることができる。
本発明の面実装マルチフェーズインダクタの製造方法では、タブレットを用いてそれぞれのコイルおよびその端部の位置だしが容易となる。そのため、コイルおよびその端部の位置ズレを防止する。そして、コイルとそれに対応するタブレットを複数用いることによって、コイルの個数、配置などの設計変更に柔軟に対応することができる。
本発明の面実装マルチフェーズインダクタの製造方法は、容易にコア部の1つの表面にコイルの端部を露出させることが出来るため、容易に底面電極構造を有する面実装マルチフェーズインダクタを作成することができる。コア部の1つの表面にコイルの端部が露出しているため、コイルを形成する導線の絶縁皮膜の除去作業や外部電極形成が煩雑化せずに製造コストの低減が見込める。
本発明の第1の実施例で用いるコイルとタブレットの斜視図。 本発明の第1の実施例のコイルとタブレットを組み合わせた状態を説明する斜視図。 本発明の第1の実施例で用いる成型金型を説明する斜視図。 本発明の第1の実施例のコイルとタブレットの成型金型での配置を示す上面図。 本発明の第1の実施例の面実装マルチフェーズインダクタの製造工程の一部を説明する図4のA−A断面に対応する断面図。 本発明の第1の実施例の面実装マルチフェーズインダクタの製造工程の一部を説明する図4のA−A断面に対応する断面図。 本発明の第1の実施例のコア部の斜視図。 本発明の第1の実施例の面実装マルチフェーズインダクタの斜視図。 本発明の第2の実施例で用いるコイルとタブレットの斜視図。 本発明の第2の実施例で用いる成型金型を説明する斜視図。 本発明の第2の実施例のコイルとタブレットの成型金型での配置を示す上面図。 本発明の第2の実施例の面実装マルチフェーズインダクタの製造工程の一部を説明する図11のA−B−C−D組合せ断面に対応する断面図。 本発明の第2の実施例の面実装マルチフェーズインダクタの製造工程の一部を説明する図11のA−B−C−D組合せ断面に対応する断面図。 本発明の第2の実施例のコア部の斜視図。 本発明の第2の実施例の面実装マルチフェーズインダクタの斜視図。
以下に、図面を参照しながら本発明の面実装マルチフェーズインダクタとその製造方法について説明する。
(第1の実施例)
図1〜図9を参照しながら、本発明の第1の実施例の面実装マルチフェーズインダクタの製造方法について説明する。まず、本発明の実施例で用いるコイルとタブレットについて説明する。図1に本発明の実施例で用いるコイルとタブレットの斜視図を示す。図1に示すように、断面が楕円の巻き芯を用いて平角線を両端部1bが最外周となるように2段の外外巻きに巻回して巻回部1aを形成してコイル1を得る。このとき、コイル1の両端部1bが同じ側面側に引き出されるようにする。
次に、本発明の実施例で用いるタブレットについて説明する。本実施例では封止材として、鉄系金属磁性粉末とエポキシ樹脂とを混合して粉末状に造粒したものを用いる。本実施例では封止材の透磁率が25となるように鉄系金属磁性粉末の充填量を調整した。この封止材を用いてタブレットを作成する。図1に示すようにタブレット2と板状タブレット3は加圧成型で作成する。本実施例ではタブレット2の強度を高めるために、さらに熱処理をして封止材を半硬化状態とした。図1に示すように、タブレット2はコイル1を囲うように平面部の周縁に2つの柱状凸部2aとコイル1の空芯に対応する楕円状の位置だし用の凸部2bを有する形状に形成する。図2に示すように、コイル1をタブレット2と板状タブレット3に挟むように組み合わせる。このとき、コイル1の両端部1bは柱状凸部2aの外側側面に沿うように配置する。
次に、第1の実施例で用いる成型金型と成型金型におけるコイルとタブレットの配置にについて説明する。図3に第1の実施例で用いる成型金型を説明する斜視図を示し、図4にコイルとタブレットの成型金型での配置を説明する上面図を示す。図3、図4に示すように、割型4aと割型4bとからなる上型4と下型5とパンチ6を有する成型金型を用いる。上型4と下型5を組み合わせることによってキャビティ7が形成される。キャビティ7に図2に示したコイル1とタブレット2と板状タブレット3を組み合わせたものを6つ装填した。このとき、すべてのコイルの端部1bが成型金型の開口部側となるように配置する。
次に、コア部の形成について説明する。図5、図6に第1の実施例の面実装マルチフェーズインダクタの製造工程の一部を説明する図4のA−A断面に対応する断面図を示す。図5に示すように、パンチ6をセットして成型金型を予熱する。このとき、コイル1の端部1bはタブレット2の柱状凸部2aとパンチ6との間に挟まれる状態にする。本実施例では成型金型を封止材の軟化温度以上に予熱しており、タブレット2と板状タブレット3は軟化状態となるようにした。
図6に示すように、パンチ7を用いて加圧して6つのタブレット2と6つの板状タブレット3を一体化させ、封止材を硬化させる。このとき、タブレット2と板状タブレット3は軟化状態であり、容易に6つのコイル1を封止するように一体化する。そして、コイル1の両端部1bは位置ズレすることなく、少なくともその一部が封止材中に埋没した状態で封止される。そして封止材を硬化させて得たコア部7を成型金型から取り出す。図7に示すようにコア部8の1つの表面にコイル1のすべての端部1bの平面が露出した状態となる。
次に、サンドブラスト処理を行いバリ取りしと露出する両端部1bの表面の皮膜を除去し、コア部8のコイルの端部1bが露出する表面に導電性ペーストを印刷法で塗布し硬化させる。これにより導電性ペーストと内部のコイル1は導通する。最後に、めっき処理を行い導電性ペーストの表面上に外部電極9を形成し、図8に示すような面実装マルチフェーズインダクタを得る。なお、めっき処理によって形成される電極は、Ni、Sn、Cu、Au、Pdなどから1つもしくは複数を適宜選択して形成すれば良い。
(第2の実施例)
図9〜図15を参照しながら、本発明の面実装マルチフェーズインダクタの第2実施例を説明する。第2の実施例では、第1の実施例と同一組成の封止材と、同様の成形金型を用いてコイルを3つ内包した面実装マルチフェーズインダクタを作成する。なお、第1実施例と重複する部分の説明は割愛する。
まず、第2の実施例で用いるコイルとタブレットについて説明する。図9に本発明の実施例で用いるコイルとタブレットの斜視図を示す。図9に示すように、断面が楕円の巻き芯を用いて平角線を両端部11bが最外周となるように2段の外外巻きに巻回して巻回部11aを形成してコイル11を得る。このとき、コイル11の両端部11bは巻回部12aを挟んで対向するように1度引き出され、さらに同じ側面側に引き出されるように折り曲げ加工する。
次に、第1の実施例で用いた同一組成の封止材を用いてタブレットを作成する。第1のタブレット12と第2のタブレット13は加圧成型で作成する。本実施例では第1のタブレット12と第2のタブレット13の強度を高めるために、さらに熱処理をして封止材を半硬化状態とした。図9に示すように、第1のタブレット12はコイル11を囲うように平面部の周縁に2つの柱状凸部12aを有する形状に形成する。コイル11の両端部11bは柱状凸部2aの外側側面に沿うように配置する。第2のタブレット13はコイル11の空芯に対応する楕円状の位置だし用の凸部13aを有する形状に形成する。コイル11を第1のタブレット12と第2のタブレット13に挟むように組み合わせる。
次に、第2の実施例で用いる成型金型とコア部の形成について説明する。図10に第2の実施例で用いる成型金型を説明する斜視図を示す。図11にコイルとタブレットの成型金型での配置を説明する上面図を示す。図12、図13に第2の実施例の面実装マルチフェーズインダクタの製造工程の一部を説明する図11のA−B−C−D断面に対応する断面図を示す。図14は第2の実施例のコア部を説明する斜視図である。図10、図11に示すように、割型14aと割型14bとからなる上型14と下型15とパンチ16を有する成型金型を用いる。上型14と下型15を組み合わせることによってキャビティ17が形成される。図11、図12に示すように、キャビティ17にコイル11と第1のタブレット12と第2のタブレット13を組み合わせたものを3つ装填した。このようにコイル11と第1のタブレット12と第2のタブレット13を配置すれば、コイル11の端部11bは、第1のタブレット12の柱状凸部12aと割型ダイ14bの内壁面で挟まれた状態となり、コイル11の両端部11bが適正な位置で固定される。そして、図13に示すように、パンチ16を用いて圧粉成形法で第1のタブレットと第2のタブレットの界面がなくなるように加圧して一体化してコア部18を形成する。このとき、第2のタブレット13の位置だし用凸部13aがコイル11の空芯にあるため、圧粉成形法のような大きな成形加圧をかけてもコイル11が変形することなくコア部18を成形することができる。そして、コア部18を熱硬化して図14に示すコア部18を得た。
次に、サンドブラスト処理を行いバリ取りと露出する両端部11bの表面の皮膜を除去し、コア部18のコイルの端部11bが露出する表面に導電性ペーストを印刷法で塗布し硬化させる。これにより導電性ペーストと内部のコイル11は導通する。最後に、めっき処理を行い導電性ペーストの表面上に外部電極19を形成し、図15に示すような面実装マルチフェーズインダクタを得る。
上記実施例では、封止材として磁性粉末に鉄系金属磁性粉末、樹脂にエポキシ樹脂を混合し、透磁率が25となるように調製したものを用いた。しかしながら、これに限らず例えば、磁性粉末としてフェライト系磁性粉末などや、絶縁皮膜形成や表面酸化などの表面改質を行った磁性粉末を用いても良い。また、ガラス粉末などの無機物を加えても良い。そして、樹脂としてポリイミド樹脂やフェノール樹脂などの熱硬化性樹脂やポリエチレン樹脂やポリアミド樹脂などの熱可塑性樹脂を用いても良い。
上記実施例では、コイルとして楕円形状に2段の渦巻き状に巻回したものを用いたが、これに限らず例えば、段数が多いものや、例えば円形、矩形、扇形、半円状、台形や多角形状、若しくはそれらを組み合わせた形状のコイルを用いてもよい。コイルの形状は、成形時におけるコイルの回転防止の観点でみれば定幅図形を除く形状が好ましい。
上記実施例では、外部電極形成法として導電性ペーストの塗布とめっき処理を用いたが、これに限らず例えば、はんだ等を用いても良い。導電性ペーストの塗布方法についても、ポッティング法などの方法でも良い。
上記実施例では、コイルの端部表面の皮膜を剥離する方法としてサンドブラスト処理を用いたが、これに限らず機械剥離等の剥離方法を用いても可能である。また、コア部を形成する前に予め端部の皮膜を剥離してもよい。
上記の実施例において、タブレットとしてE型コアと板状コアの組み合わせ、U型コアとT型コアの組み合わせを例示したが、これに限らず2つのE型コアを組み合わせるなどの組み合わせでも良い。また、未硬化状態ではなく半硬化状態でも良い。そして、その成形方法も加圧成形法やシート状成形物から切り出すなど用途に合わせて適宜選択すれば良い。
1:コイル(1a:巻回部、1b:端部)
2:タブレット(2a:柱状凸部、2b:位置だし用の凸部)
3:板状タブレット
4:上型(4a、4b:割型)
5:下型
6:パンチ
7:キャビティ
8:コア部
9:外部電極
11:コイル(11a:巻回部、11b:端部)
12:第1のタブレット(12a:柱状凸部)
13:第2のタブレット(13a:位置だし用の凸部)
14:上型(14a、14b:割型)
15:下型
16:パンチ
17:キャビティ
18:コア部
19:外部電極

Claims (3)

  1. 成型金型を用いて主に樹脂と磁性粉末とからなる封止材で複数のコイルを封止した面実装マルチフェーズインダクタの製造方法において、
    両端部が扁平な形状の導線を該両端部が最外周に位置する様に巻回して定幅図形を除く形状に形成し、該両端部が交差して互いに反対方向に引き出された空芯コイルを、該封止材を平板形状の周縁部に柱状凸部を有する形状に予備成形して形成されたタブレットに載置し、該空芯コイルの引き出し端部を該タブレットの柱状凸部の同一側面に沿わせる工程と、
    該タブレットに該空芯コイルを載置し、該空芯コイルの引き出し端部を該タブレットの柱状凸部の同一側面に沿わせたものを該成型金型内の1つのキャビティに対して複数、該空芯コイルの引き出し端部が該成型金型のキャビティの開口部側に露出する様にそれぞれ配置する工程と、
    該空芯コイルの引き出し端部が該タブレットの柱状凸部と、該成型金型のパンチとの間に挟まれた状態で、複数の空芯コイルと該封止材を樹脂成形法もしくは圧粉成形法を用いて一体化させて複数の空芯コイルを内蔵するコアを形成する工程と、
    該コア部の表面に該空芯コイルの引き出し端部が露出する部分と接続する外部電極を形成する工程を有し、
    該複数の空芯コイルは、引き出し端部が該コアの同じ表面上に露出し、且つ、該引き出し端部が露出する該コアの表面に対して該空芯コイルの巻軸が平行となるように該コアに内包されることを特徴とする面実装マルチフェーズインダクタの製造方法。
  2. 成型金型を用いて主に樹脂と磁性粉末とからなる封止材で複数のコイルを封止した面実装マルチフェーズインダクタの製造方法において、
    両端部が扁平な形状の導線を該両端部が最外周に位置する様に巻回して定幅図形を除く形状に形成し、該両端部が該巻回された部分を挟んで対向する様に1度引き出され、さらに同じ側面に引き出される様に折り曲げ加工された空芯コイルを、該封止材を平板形状の周縁部に柱状凸部を有する形状に予備成形して形成されたタブレットに載置し、該空芯コイルの引き出し端部を該タブレットの柱状凸部の外側側面に沿わせる工程と、
    該タブレットに該空芯コイルを載置し、該空芯コイルの引き出し端部を該タブレットの柱状凸部の外側側面に沿わせたものを該成型金型内の1つのキャビティに対して複数、該空芯コイルの両方の引き出し端部が位置している該タブレットの側面が該成型金型のキャビティの同じ内壁側に位置する様に配置する工程と、
    該空芯コイルの引き出し端部が該タブレットの柱状凸部と、該成型金型の内壁との間に挟まれた状態で、複数の空芯コイルと該封止材を樹脂成形法もしくは圧粉成形法を用いて一体化させて複数の空芯コイルを内蔵するコアを形成する工程と、
    該空芯コイルの両方の引き出し端部の少なくとも一部が露出する部分と接続する外部電極を該コア部の表面に形成する工程を有し、
    該複数の空芯コイルは、該コアの同じ表面上に両方の引き出し端部が露出し、且つ、該両方の引き出し端部が露出する該コアの表面に対して該空芯コイルの巻軸が平行となるように該コアに内包されることを特徴とする面実装マルチフェーズインダクタの製造方法。
  3. 前記タブレットがさらに前記コイルの位置だし用の凸部を有する形状に成形された請求項または請求項に記載の面実装マルチフェーズインダクタの製造方法。
JP2012079240A 2012-03-30 2012-03-30 面実装マルチフェーズインダクタ及びその製造方法 Active JP5740339B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012079240A JP5740339B2 (ja) 2012-03-30 2012-03-30 面実装マルチフェーズインダクタ及びその製造方法
TW102107999A TWI555043B (zh) 2012-03-30 2013-03-07 表面安裝多相電感器的製造方法
KR1020130028486A KR102009696B1 (ko) 2012-03-30 2013-03-18 면실장 다중 위상 인덕터 및 그 제조 방법
CN201310108783.0A CN103366946B (zh) 2012-03-30 2013-03-29 面安装多相电感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012079240A JP5740339B2 (ja) 2012-03-30 2012-03-30 面実装マルチフェーズインダクタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013211331A JP2013211331A (ja) 2013-10-10
JP5740339B2 true JP5740339B2 (ja) 2015-06-24

Family

ID=49368085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012079240A Active JP5740339B2 (ja) 2012-03-30 2012-03-30 面実装マルチフェーズインダクタ及びその製造方法

Country Status (4)

Country Link
JP (1) JP5740339B2 (ja)
KR (1) KR102009696B1 (ja)
CN (1) CN103366946B (ja)
TW (1) TWI555043B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6409332B2 (ja) * 2014-05-16 2018-10-24 Tdk株式会社 コイル装置
JP6387697B2 (ja) * 2014-06-13 2018-09-12 Tdk株式会社 磁性体コアおよびコイル装置
JP6468412B2 (ja) * 2014-06-13 2019-02-13 Tdk株式会社 磁性体コアおよびコイル装置
JP6112078B2 (ja) 2014-07-18 2017-04-12 株式会社村田製作所 表面実装インダクタの製造方法
JP6365242B2 (ja) * 2014-10-31 2018-08-01 株式会社村田製作所 表面実装インダクタの製造方法
JP6287762B2 (ja) * 2014-10-31 2018-03-07 株式会社村田製作所 表面実装インダクタの製造方法
JP6287820B2 (ja) * 2014-12-26 2018-03-07 株式会社村田製作所 表面実装インダクタ及びその製造方法
JP6172214B2 (ja) * 2015-05-30 2017-08-02 株式会社村田製作所 表面実装インダクタの製造方法
JP6623928B2 (ja) * 2016-05-20 2019-12-25 株式会社村田製作所 コモンモードフィルタ
JP6623929B2 (ja) * 2016-05-20 2019-12-25 株式会社村田製作所 コモンモードフィルタ
JP6822132B2 (ja) * 2016-12-22 2021-01-27 株式会社村田製作所 電子部品及びその製造方法
JP7027843B2 (ja) * 2017-11-29 2022-03-02 Tdk株式会社 インダクタ素子の製造方法
JP6784269B2 (ja) * 2018-03-01 2020-11-11 株式会社村田製作所 表面実装インダクタ
JP6897619B2 (ja) * 2018-03-30 2021-06-30 株式会社村田製作所 表面実装インダクタおよびその製造方法
JP6784275B2 (ja) * 2018-04-03 2020-11-11 株式会社村田製作所 表面実装インダクタおよびその製造方法
JP7078004B2 (ja) * 2019-03-28 2022-05-31 株式会社村田製作所 インダクタとその製造方法
US20210035730A1 (en) * 2019-07-31 2021-02-04 Murata Manufacturing Co., Ltd. Inductor
CN111192743A (zh) * 2020-01-21 2020-05-22 益仕敦电子(珠海)有限公司 多相电感器
JP7247942B2 (ja) * 2020-04-14 2023-03-29 株式会社村田製作所 インダクタおよびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257208A (ja) * 1991-02-12 1992-09-11 Murata Mfg Co Ltd コイルユニット部品
JP3403861B2 (ja) * 1995-04-28 2003-05-06 太陽誘電株式会社 チップ状インダクタ及びインダクタ・アレイの製造方法
JP3554780B2 (ja) * 1998-03-27 2004-08-18 株式会社村田製作所 積層型電子部品
JP3351738B2 (ja) * 1998-05-01 2002-12-03 太陽誘電株式会社 積層インダクタ及びその製造方法
JP3752848B2 (ja) 1998-05-12 2006-03-08 株式会社村田製作所 インダクタ
WO2004019352A1 (ja) * 2002-08-26 2004-03-04 Matsushita Electric Industrial Co., Ltd. マルチフェーズ用磁性素子とその製造方法
JP2004186550A (ja) * 2002-12-05 2004-07-02 Sumitomo Special Metals Co Ltd インダクタ
JP4378956B2 (ja) * 2003-01-17 2009-12-09 パナソニック株式会社 チョークコイルおよびそれを用いた電子機器
JP2005064321A (ja) * 2003-08-18 2005-03-10 Matsushita Electric Ind Co Ltd コイル部品およびそれを搭載した電子機器
JP2006100738A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 面実装コイル部品
JP5329202B2 (ja) * 2008-12-19 2013-10-30 東光株式会社 モールドコイルの製造方法
US20090250836A1 (en) * 2008-04-04 2009-10-08 Toko, Inc. Production Method for Molded Coil
JP4714779B2 (ja) * 2009-04-10 2011-06-29 東光株式会社 表面実装インダクタの製造方法とその表面実装インダクタ
JP5282686B2 (ja) 2009-07-08 2013-09-04 セイコーエプソン株式会社 振動ジャイロ素子、振動ジャイロ素子の支持構造及びジャイロセンサー

Also Published As

Publication number Publication date
JP2013211331A (ja) 2013-10-10
CN103366946B (zh) 2017-03-01
KR20130111311A (ko) 2013-10-10
KR102009696B1 (ko) 2019-08-12
TWI555043B (zh) 2016-10-21
TW201346948A (zh) 2013-11-16
CN103366946A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5740339B2 (ja) 面実装マルチフェーズインダクタ及びその製造方法
JP5689091B2 (ja) 面実装マルチフェーズインダクタの製造方法
JP4714779B2 (ja) 表面実装インダクタの製造方法とその表面実装インダクタ
KR101981515B1 (ko) 면실장 인덕터의 제조 방법
WO2012105489A1 (ja) 面実装インダクタと面実装インダクタの製造方法
TWI564918B (zh) 面接裝電感器及其製造方法
JP5450565B2 (ja) 面実装インダクタ
JP2013110184A (ja) 面実装インダクタの製造方法とその面実装インダクタ
JP6197829B2 (ja) 表面実装インダクタ
CN105684111B (zh) 电子元件的制造方法和电子元件
JP5450566B2 (ja) 面実装インダクタの製造方法
JP5944373B2 (ja) 電子部品の製造方法、電子部品
JP2019179881A (ja) 表面実装インダクタおよびその製造方法
JP6172214B2 (ja) 表面実装インダクタの製造方法
JP6503975B2 (ja) 表面実装インダクタの製造方法
JP6086113B2 (ja) 表面実装インダクタおよびその製造方法
JP2011054811A (ja) コイル部品およびその製造方法
JP2021177518A (ja) コイル構造体及びその製造方法、リードフレーム、インダクタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R150 Certificate of patent or registration of utility model

Ref document number: 5740339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350