JP5739657B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5739657B2 JP5739657B2 JP2010287899A JP2010287899A JP5739657B2 JP 5739657 B2 JP5739657 B2 JP 5739657B2 JP 2010287899 A JP2010287899 A JP 2010287899A JP 2010287899 A JP2010287899 A JP 2010287899A JP 5739657 B2 JP5739657 B2 JP 5739657B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- conductivity type
- semiconductor device
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1は、本発明の半導体装置100を説明するために示す図である。図1(a)は半導体装置100の要部断面図であり、図1(b)は半導体装置100のDMOS部の断面図であり、図1(c)は半導体装置100のDMOS部の平面図である。なお、図1中、符号122はゲート絶縁層を示し、符号126は保護絶縁層を示し、符号130は絶縁膜を示し、符号142はアルミニウム電極層を示す。また、図1(b)においては、電極等の構造は図示を省略してあり、図1(c)においては、ドリフト層112、ボディ領域118及び第1埋め込み領域(本発明の低抵抗領域)144aのみを示してある。なお、図1(a)及び図1(b)中、符号144bは第2埋め込み領域を示し、符号144cは第3埋め込み領域を示し、符号144は埋め込み領域を示す。
図8は、変形例1に係る半導体装置100aを説明するために示す図である。図8(a)は半導体装置100aの要部平面図であり、図8(b)は半導体装置100aのDMOS部のA−A’断面図であり、図8(c)は半導体装置100aのDMOS部のB−B’断面図であり、図8(d)は半導体装置100aのDMOS部のC−C’断面図である。図9は、変形例2に係る半導体装置100bを説明するために示す図である。
図10は、変形例3に係る半導体装置100cを説明するために示す図である。図11は、変形例4に係る半導体装置100dを説明するために示す図である。
図12は、変形例5に係る半導体装置100eを説明するために示す図である。
。図13は、変形例6に係る半導体装置200を説明するために示す図である。図14は、変形例7に係る半導体装置200aを説明するために示す図である。
図15は、変形例8に係る半導体装置300を説明するために示す図である。
Claims (3)
- DMOS部を有する半導体装置であって、
第1導電型の第1半導体層と、
前記第1半導体層の上に位置し、前記第1半導体層よりも低濃度の第1導電型不純物を含有する第1導電型の第2半導体層と、
前記第2半導体層の表面に形成した、拡散深さが深いボディ部分と、拡散深さが浅いチャネル部分とからなる第2導電型のボディ領域と、
前記ボディ領域の表面に形成しソース電極に接続された第1導電型のソース領域と、
前記チャネル部分の上にゲート絶縁層を介して形成したゲート電極とを備え、
前記第1半導体層は、第2導電型の第3半導体層の上に位置し、ドレイン導出領域を介して前記第2半導体層の表面側に位置するドレイン電極に接続された半導体装置を製造するための半導体装置の製造方法であって、
前記DMOS部における前記第3半導体層の表面に第1の第1導電型不純物が導入された第1の第1導電型不純物導入領域を形成するとともに、平面的に見て前記ボディ領域と重ならない領域における前記第3半導体層の表面に前記第1の第1導電型不純物よりも拡散係数の大きい第2の第1導電型不純物が導入された第2の第1導電型不純物導入領域を形成した後、熱処理を施して拡散及び活性化を行い、さらにその後、前記第3半導体層上に第1導電型の半導体層をエピタキシャル成長させることにより、
前記第3半導体層の上に前記第1半導体層及び前記第2半導体層を形成し、かつ、
平面的に見て前記ボディ領域と重ならない領域に位置する前記第2半導体層には、前記第2半導体層由来の第1導電型不純物と、前記第2の第1導電型不純物とを含有することにより、前記第2半導体層よりも高濃度の第1導電型不純物を含有する第1導電型の低抵抗領域を前記第1半導体層と接するように形成し、かつ、
平面的に見て前記ボディ領域と重ならない領域に位置する前記第1半導体層には、前記第1の第1導電型不純物と前記第2の第1導電型不純物とを含有する第1導電型の第2埋め込み領域を前記低抵抗領域と接するように形成し、かつ、
平面的に見て前記ボディ領域と重ならない領域に位置する前記第3半導体層には、前記第2の第1導電型不純物を含有する第1導電型の第3埋め込み領域を前記第2埋め込み領域と接するように形成し、
さらにその後、前記第2半導体層の表面から前記ドレイン導出領域を形成した後、前記第2半導体層の表面に、前記ボディ部分、前記ゲート絶縁膜及び前記ゲート電極、前記チャネル部分及び前記ソース領域、並びに、前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1半導体層は、平面的に見て前記ボディ部分と重なる領域に、前記第1半導体層が部分的に除去された欠損部を有しない構造を有することを特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記低抵抗領域における第1導電型不純物の濃度は、前記第1半導体層における第1導電型不純物の濃度以下であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010287899A JP5739657B2 (ja) | 2010-12-24 | 2010-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010287899A JP5739657B2 (ja) | 2010-12-24 | 2010-12-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012138396A JP2012138396A (ja) | 2012-07-19 |
JP5739657B2 true JP5739657B2 (ja) | 2015-06-24 |
Family
ID=46675603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010287899A Active JP5739657B2 (ja) | 2010-12-24 | 2010-12-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5739657B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03201485A (ja) * | 1989-12-28 | 1991-09-03 | New Japan Radio Co Ltd | 縦形二重拡散mosトランジスタの製造方法 |
IT1244239B (it) * | 1990-05-31 | 1994-07-08 | Sgs Thomson Microelectronics | Terminazione dello stadio di potenza di un dispositivo monolitico a semicondutture e relativo processo di fabbricazione |
JP3301271B2 (ja) * | 1995-05-26 | 2002-07-15 | 日産自動車株式会社 | 横型パワーmosfet |
JPH0955501A (ja) * | 1995-08-11 | 1997-02-25 | Matsushita Electric Works Ltd | 縦型半導体装置 |
JP5074671B2 (ja) * | 2005-04-28 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5386120B2 (ja) * | 2008-07-15 | 2014-01-15 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2010
- 2010-12-24 JP JP2010287899A patent/JP5739657B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012138396A (ja) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5444608B2 (ja) | 半導体装置 | |
JP5136674B2 (ja) | 半導体装置およびその製造方法 | |
JP5554417B2 (ja) | トレンチゲートパワー半導体装置及びその製造方法 | |
JP2011124464A (ja) | 半導体装置及びその製造方法 | |
JP2013062344A (ja) | 半導体装置およびその製造方法 | |
US7986004B2 (en) | Semiconductor device and method of manufacture thereof | |
JP2009295641A (ja) | 電界効果半導体装置及びその製造方法 | |
WO2015098167A1 (ja) | 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置 | |
JP2009105374A (ja) | 半導体装置 | |
CN103531450A (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
JP5432751B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002246597A (ja) | 半導体装置 | |
JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5834200B2 (ja) | 半導体装置 | |
US20110068390A1 (en) | Semiconductor device and method for manufacturing same | |
JP2014187200A (ja) | 半導体装置の製造方法 | |
JP5399650B2 (ja) | 半導体装置 | |
JP2005191247A (ja) | 半導体基板及びそれを用いた半導体装置 | |
JP5791870B2 (ja) | 半導体装置を製造するための方法 | |
JP2009038214A (ja) | 半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
JP5542623B2 (ja) | 半導体装置及びその製造方法 | |
JP5739657B2 (ja) | 半導体装置の製造方法 | |
JP6092680B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5739657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |