JP5734435B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5734435B2
JP5734435B2 JP2013527943A JP2013527943A JP5734435B2 JP 5734435 B2 JP5734435 B2 JP 5734435B2 JP 2013527943 A JP2013527943 A JP 2013527943A JP 2013527943 A JP2013527943 A JP 2013527943A JP 5734435 B2 JP5734435 B2 JP 5734435B2
Authority
JP
Japan
Prior art keywords
thin film
nanoparticle
silicon carbide
forming
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013527943A
Other languages
English (en)
Other versions
JPWO2013021786A1 (ja
Inventor
博明 岡部
博明 岡部
洋介 中西
洋介 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013527943A priority Critical patent/JP5734435B2/ja
Publication of JPWO2013021786A1 publication Critical patent/JPWO2013021786A1/ja
Application granted granted Critical
Publication of JP5734435B2 publication Critical patent/JP5734435B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関し、より詳細には、炭化珪素（ＳｉＣ）半導体を用いた半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）半導体を用いると、珪素（Ｓｉ）半導体を用いる場合に比べて、オン抵抗が低い半導体装置を製作することが可能である。したがって、ＳｉＣ半導体を用いた半導体装置は、次世代の高電力用半導体装置として期待されている。
半導体装置のオン抵抗は、電流が流れる経路の抵抗値の総和によって決定される。半導体装置のオン抵抗には、半導体と各種配線とを連結する役割を担うオーミック電極で生じる抵抗が含まれる。したがって、炭化珪素基板およびドリフト層などの抵抗と比べて充分に低い抵抗のオーミック電極を形成することが求められる。
ＳｉＣにオーミック電極を形成する方法として、ＳｉＣ基板に、オーミック電極となる金属薄膜を堆積し、堆積した金属薄膜にレーザ光を照射する方法がある（たとえば、特許文献１〜３参照）。ＳｉＣ基板に金属薄膜を堆積し、堆積した金属薄膜にレーザ光を照射すると、金属薄膜がレーザ光のエネルギーを吸収して、吸収されたエネルギーが熱に変わる。この熱によって、金属薄膜とＳｉＣとが合金化する。これによって、金属薄膜とＳｉＣとの接触がオーミックコンタクトとなるので、低抵抗のオーミック電極を得ることができる。
たとえば、特許文献１に開示される半導体装置製造方法では、第１導電型の炭化珪素基板上に第２導電型の不純物ドープ層を形成し、形成した不純物ドープ層上に金属薄膜を設け、金属薄膜の上面からレーザ光を照射してオーミック電極を形成している。
特許文献２に開示される半導体装置の製造方法では、単結晶炭化珪素から成る半導体基板の裏面を研磨して裏面に凹凸を形成した後、半導体基板の裏面上に金属薄膜を形成し、形成した金属薄膜にレーザ光を照射することによって、オーミック電極を形成している。
特許文献３に開示される炭化珪素半導体装置の製造方法では、炭化珪素基板の裏面をイオンプラズマなどで表面処理した後、裏面上に金属薄膜を形成し、形成した金属薄膜にレーザ光を照射することによって、オーミック電極を形成している。
特開２００４−１５８７０２号公報 特開２００８−１３５６１１号公報 特開２０１１−９１１００号公報
前述の特許文献１〜３に開示されるように金属薄膜にレーザ光を照射してオーミック電極を形成する場合、低抵抗のオーミック電極を得るために必要なエネルギー密度のレーザ光を、金属薄膜上で走査する必要がある。したがって、金属薄膜にレーザ光を照射してオーミック電極を形成する処理は、基板を１枚ずつ処理する枚葉処理で行われるので、処理時間が長くなるという問題がある。基板が大口径化して、レーザ光を照射すべき面積が大きくなると、処理時間の問題はさらに顕著になる。
レーザ光の照射によるオーミック電極の形成に要する処理時間を短縮するためには、オーミック電極の形成に必要なエネルギー密度を保持したまま、レーザ光のビーム径を大きくする必要がある。具体的には、レーザ光照射装置のレーザ素子の出力を大きくする必要がある。しかし、出力が大きくなると、レーザ素子の製造コストが高くなるので、レーザ光照射装置の製造コストが増大してしまう。また、レーザ素子が消耗しやすくなり、交換の頻度が増加するので、レーザ光照射装置のランニングコストも増大する。
オーミック電極の形成に要する処理時間を短縮するための他の方法としては、低抵抗のオーミック電極を得るために必要なレーザ光のエネルギー密度を小さくすることが考えられる。低抵抗のオーミック電極を得るために必要なレーザ光のエネルギー密度を小さくすることができれば、その分、レーザ光のビーム径を大きくすることができるので、レーザ光照射装置による処理時間を短縮することができる。
炭化珪素基板に堆積された金属薄膜にレーザ光を照射するとき、照射されるレーザ光の一部は金属薄膜の表面で反射し、その他のレーザ光は金属薄膜中に侵入して吸収され、熱エネルギーに変わる。オーミック電極の形成に寄与するレーザ光は、照射されるレーザ光のうち、金属薄膜中に侵入して吸収され、熱エネルギーに変わる成分である。金属表面の表面で反射するレーザ光の成分は、オーミック電極の形成には寄与せず、無駄なエネルギーとなってしまう。
金属薄膜の表面で、レーザ光がどの程度反射するかは、レーザ光に対する金属薄膜の反射率に依る。金属薄膜のレーザ光に対する反射率は比較的大きく、照射されるレーザ光のエネルギーのうち、反射して無駄になるエネルギーは比較的大きい。
金属薄膜の表面での反射率が低いと、その分金属薄膜中に侵入して吸収されて熱に変わるレーザ光のエネルギーは大きくなる。したがって、比較的小さいエネルギー密度のレーザ光の照射によって、効率良く低抵抗のオーミック電極を形成することができる。換言すれば、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくすることができるので、その分レーザ光のビーム径を大きくして、レーザ光照射装置による処理時間を短縮することができる。
レーザ光の反射率は、金属薄膜の表面の形状によって変化する。金属薄膜の表面に凹凸があると、レーザ光の反射率は低下する。たとえば、前述の特許文献２に開示される技術のように、半導体基板の裏面に凹凸を形成すると、金属薄膜の表面に凹凸が形成されるので、レーザ光の反射率を低下させることが可能である。
しかし、特許文献２に開示される技術のように研磨加工によって凹凸を形成すると、炭化珪素基板に歪層（以下「加工歪層」という場合がある）が形成される。加工歪層が形成されると、基板に反りが発生してしまう。凹凸を大きくするためには、砥粒の粗い砥石を使用しなければならないが、砥粒が粗いほど、炭化珪素基板に加工歪層が深く形成されるので、基板の反りも大きくなってしまう。
基板に発生した反りは、その後のプロセスにおいて、基板の吸着チャックエラーおよび基板の割れを引起こし、円滑な基板搬送を妨げ、半導体製造システムの自動化の妨げとなる。また加工歪層は、デバイスの信頼性にも悪影響を及ぼすおそれがある。
また、特許文献３に開示される技術では、炭化珪素基板の表面を、レーザ光の波長において（１００％−反射率−透過率）が８０％以上になるようにイオンプラズマなどで加工した後、金属薄膜を堆積してレーザ光を照射する。金属薄膜の膜厚がレーザ光の侵入長以上に厚い場合、金属薄膜のみでレーザ光を吸収するので、特許文献３に開示される技術では、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくする効果は得られない。たとえば、金属薄膜がニッケルの場合、波長が１００ｎｍ〜１５００ｎｍの光の侵入長は１０ｎｍ〜２０ｎｍ程度である。したがって、これ以上の膜厚の金属薄膜では、炭化珪素基板の表面をイオンプラズマなどで加工しても、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度は変わらない。
本発明の目的は、信頼性を損なうことなく、可及的に小さいエネルギー密度のレーザ光の照射によって低抵抗のオーミック電極を形成することができる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、円板状のウエハである炭化珪素基板の厚み方向の一表面を研削することによって、前記炭化珪素基板を薄板化して、前記炭化珪素基板の板厚を２００μｍ以下とする薄板化工程と、前記薄板化工程で研削された面上に、粒径が１ｎｍ以上１００ｎｍ以下で材料がニッケル（Ｎｉ）の金属ナノ粒子を含む溶媒を塗布し、塗布された前記金属ナノ粒子を１００℃〜３００℃の温度で熱処理することによって、凹凸のあるナノ粒子薄膜を形成するナノ薄膜形成工程と、前記ナノ薄膜形成工程で形成された前記ナノ粒子薄膜にレーザ光を照射することによってオーミック電極を形成する電極形成工程とを備え、前記ナノ粒子薄膜の膜厚をｙ（ｎｍ）とし、前記炭化珪素基板の板厚をｘ（μｍ）としたとき、以下の関係式：ｙ≦（０．０３４７ｘ ２ −０．８２１２ｘ＋２１．２８６）を満足することを特徴とする。
また本発明の半導体装置の製造方法は、炭化珪素基板の厚み方向の一表面を研削することによって、前記炭化珪素基板を薄板化する薄板化工程と、前記薄板化工程で研削された面上に、金属ナノ粒子を含む溶媒を塗布し、塗布された前記金属ナノ粒子を熱処理することによって、凹凸のあるナノ粒子薄膜を形成するナノ薄膜形成工程と、前記ナノ薄膜形成工程で形成された前記ナノ粒子薄膜にレーザ光を照射することによってオーミック電極を形成する電極形成工程とを備え、前記金属ナノ粒子は、粒径分布のピークを２つ以上有し、前記粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在することを特徴とする。
また本発明の半導体装置の製造方法は、炭化珪素基板の厚み方向の一表面を研削することによって、前記炭化珪素基板を薄板化する薄板化工程と、前記薄板化工程で研削された面上に、金属ナノ粒子を含む溶媒を塗布し、塗布された前記金属ナノ粒子を熱処理することによって、凹凸のあるナノ粒子薄膜を形成するナノ薄膜形成工程と、前記ナノ薄膜形成工程で形成された前記ナノ粒子薄膜にレーザ光を照射することによってオーミック電極を形成する電極形成工程とを備え、前記薄板化工程と前記ナノ薄膜形成工程との間に、前記炭化珪素基板の厚み方向の一表面であって前記薄板化工程で研削された面に、前記ナノ粒子薄膜の下地となる金属薄膜である下地金属薄膜を、スパッタまたは蒸着によって成膜する成膜工程を備え、前記ナノ薄膜形成工程では、前記成膜工程で成膜された前記下地金属薄膜の厚み方向の一表面上に、前記ナノ粒子薄膜を形成することを特徴とする。
本発明の半導体装置の製造方法によれば、薄板化工程において、円板状のウエハである炭化珪素基板の厚み方向の一表面が研削されることによって、炭化珪素基板が薄板化されて、炭化珪素基板の板厚が２００μｍ以下となる。この薄板化工程で研削された面上に、ナノ薄膜形成工程において、粒径が１ｎｍ以上１００ｎｍ以下で材料がニッケル（Ｎｉ）の金属ナノ粒子を含む溶媒が塗布され、塗布された金属ナノ粒子が１００℃〜３００℃の温度で熱処理されることによって、凹凸のあるナノ粒子薄膜が形成される。このナノ薄膜形成工程で形成されたナノ粒子薄膜に、電極形成工程においてレーザ光が照射されることによって、オーミック電極が形成される。ナノ粒子薄膜の膜厚をｙ（ｎｍ）とし、炭化珪素基板の板厚をｘ（μｍ）としたとき、ｙ≦（０．０３４７ｘ ２ −０．８２１２ｘ＋２１．２８６）の関係式が満足される。
金属ナノ粒子によって、金属薄膜としてナノ粒子薄膜を形成することによって、金属薄膜の反射率を低下させることができる。この反射率が低下された金属薄膜であるナノ粒子薄膜に、電極形成工程でレーザ光が照射されて、オーミック電極が形成されるので、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を低減することができる。また炭化珪素基板の反りを抑制することができるので、半導体装置の信頼性が損なわれることを防ぐことができる。したがって、半導体装置の信頼性を損なうことなく、可及的に小さいエネルギー密度のレーザ光の照射によって、低抵抗のオーミック電極を形成することができる。
また前述の関係式を満足するようにナノ粒子薄膜の膜厚ｙを選択することによって、炭化珪素基板の割れ、および炭化珪素基板の反りを抑制することができる。これによって、炭化珪素基板の反りを増加させることなく、レーザ光が照射される金属薄膜であるナノ粒子薄膜の表面の反射率を低くすることができる。したがって、炭化珪素基板の反りを増加させることなく、金属薄膜の表面の反射率を低下させて、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくすることができる。
また本発明の半導体装置の製造方法によれば、薄板化工程において、炭化珪素基板の厚み方向の一表面が研削されることによって、炭化珪素基板が薄板化される。この薄板化工程で研削された面上に、ナノ薄膜形成工程において、金属ナノ粒子を含む溶媒が塗布され、塗布された金属ナノ粒子が熱処理されることによって、凹凸のあるナノ粒子薄膜が形成される。このナノ薄膜形成工程で形成されたナノ粒子薄膜に、電極形成工程においてレーザ光が照射されることによって、オーミック電極が形成される。金属ナノ粒子は、粒径分布のピークを２つ以上有し、粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在する。
金属ナノ粒子によって、金属薄膜としてナノ粒子薄膜を形成することによって、金属薄膜の反射率を低下させることができる。この反射率が低下された金属薄膜であるナノ粒子薄膜に、電極形成工程でレーザ光が照射されて、オーミック電極が形成されるので、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を低減することができる。また炭化珪素基板の反りを抑制することができるので、半導体装置の信頼性が損なわれることを防ぐことができる。したがって、半導体装置の信頼性を損なうことなく、可及的に小さいエネルギー密度のレーザ光の照射によって、低抵抗のオーミック電極を形成することができる。
また粒径分布のピークを２つ以上有し、粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在する金属ナノ粒子が用いられる。これによって、レーザ光が照射される金属薄膜であるナノ粒子薄膜の表面の反射率を低くすることができ、かつピンホールの無い均一なナノ粒子薄膜を形成することができる。したがって、炭化珪素基板の反りを増加させることなく、金属薄膜であるナノ粒子薄膜の表面の反射率を低下させて、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくすることができる。また、レーザ光を照射した後に得られるシリサイド層も均一になるので、均一で安定した低コンタクト抵抗を有し、高い信頼性を有する半導体装置を、高い生産性で得ることができる。
また本発明の半導体装置の製造方法によれば、薄板化工程において、炭化珪素基板の厚み方向の一表面が研削されることによって、炭化珪素基板が薄板化される。この炭化珪素基板の厚み方向の一表面であって薄板化工程で研削された面に、成膜工程において、ナノ粒子薄膜の下地となる金属薄膜である下地金属薄膜が、スパッタまたは蒸着によって成膜される。成膜工程で成膜された下地金属薄膜の厚み方向の一表面上に、ナノ薄膜形成工程において、金属ナノ粒子を含む溶媒が塗布され、塗布された金属ナノ粒子が熱処理されることによって、凹凸のあるナノ粒子薄膜が形成される。このナノ薄膜形成工程で形成されたナノ粒子薄膜に、電極形成工程においてレーザ光が照射されることによって、オーミック電極が形成される。
金属ナノ粒子によって、金属薄膜としてナノ粒子薄膜を形成することによって、金属薄膜の反射率を低下させることができる。この反射率が低下された金属薄膜であるナノ粒子薄膜に、電極形成工程でレーザ光が照射されて、オーミック電極が形成されるので、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を低減することができる。また炭化珪素基板の反りを抑制することができるので、半導体装置の信頼性が損なわれることを防ぐことができる。したがって、半導体装置の信頼性を損なうことなく、可及的に小さいエネルギー密度のレーザ光の照射によって、低抵抗のオーミック電極を形成することができる。
またスパッタまたは蒸着で形成した下地金属薄膜の表面上に、金属ナノ粒子によって金属薄膜としてナノ粒子薄膜を形成することによって、蒸着などの他の方法によって金属薄膜を形成する場合に比べて、金属薄膜の反射率を低くすることができる。また、均一に炭化珪素との合金層を形成することができるので、均一で安定した低コンタクト抵抗、および高い信頼性を有する半導体装置を、高い生産性で得ることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
参考形態における半導体装置１００の構成を示す断面図である。 参考形態の半導体装置１００の製造方法におけるシリサイド層形成工程の手順を示すフローチャートである。 ナノ粒子薄膜２２を形成した状態を示す断面図である。 ナノ粒子薄膜２２にレーザ光を照射する様子を示す断面図である。 シリサイド層１７の形成が終了した段階の状態を示す断面図である。 本発明の第１の実施の形態の半導体装置の製造方法における裏面加工工程の手順を示すフローチャートである。 荷重と応力との関係を説明するための図である。 ＳｉＣ基板１１に割れが生じるときのＳｉＣ基板１１の厚みとＮｉ膜の厚みとの関係を示すグラフである。 ピンホール４２が形成されたナノ粒子薄膜２２を示す断面図である。 本発明の第２の実施の形態で用いられる金属ナノ粒子２１を模式的に示す断面図である。 本発明の第３の実施の形態の半導体装置の製造方法における裏面加工工程の手順を示すフローチャートである。 本発明の第３の実施の形態においてシリサイド層形成工程が終了した段階の状態を示す断面図である。
＜参考形態＞
図１は、参考形態における半導体装置１００の構成を示す断面図である。半導体装置１００は、参考形態の半導体装置の製造方法によって製造される。半導体装置１００は、炭化珪素半導体素子（以下、単に「半導体素子」という場合がある）１を備える。本参考形態では、半導体素子１は、炭化珪素（ＳｉＣ）を用いたショットキバリアダイオード（Schottky Barrier Diode；略称：ＳＢＤ）である。ＳＢＤでは、金属と半導体との接触が大きな役割を果たす。
半導体素子１は、炭化珪素（ＳｉＣ）基板１１、炭化珪素（ＳｉＣ）エピタキシャル層１２、イオン注入領域１３、ジャンクション終端拡張（Junction Termination Extension；略称：ＪＴＥ）領域１４、ショットキ電極１５、配線電極１６およびシリサイド層１７を備えて構成される。イオン注入領域１３はＳｉＣエピタキシャル層１２に形成される。
ＳｉＣ基板１１は、ｎ型の導電性を有する。ＳｉＣ基板１１は、本参考形態では、厚み方向一方側の表面の面方位が＜０００１＞シリコン面から４°または８°オフした、すなわち４°または８°傾斜した４Ｈ型のポリタイプを有するｎ型低抵抗基板である。
ドリフト層であるＳｉＣエピタキシャル層１２は、ＳｉＣ基板１１の厚み方向一方側の表面上に設けられている。以下の説明では、ＳｉＣ基板の厚み方向一方側の表面を、単に「ＳｉＣ基板の表面」という場合がある。ＳｉＣエピタキシャル層１２は、ｎ型不純物を含有しており、ｎ型の導電型を有している。
ＳｉＣエピタキシャル層１２におけるｎ型不純物の濃度は、想定する耐圧によって異なるが、たとえば、５×１０１５個ｃｍ−３〜５×１０１６個ｃｍ−３である。ＳｉＣエピタキシャル層１２の厚み（以下「膜厚」という場合がある）は、想定する耐圧によって異なるが、たとえば５μｍ〜１５μｍである。以下の説明では、ＳｉＣ基板１１とＳｉＣエピタキシャル層１２とを合わせて、「ＳｉＣ基体１０」という場合がある。
イオン注入領域１３は、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面近傍部に形成されている。「表面近傍部」は、表面とその近傍の部分とを含む。イオン注入領域１３は、厚み方向一方側から見た平面形状が環状、より詳細には略矩形の環状に形成されている。
イオン注入領域１３は、ｐ型の活性化領域であり、ｐ型不純物を含有する。イオン注入領域１３は、たとえばアルミニウム（Ａｌ）をｐ型不純物として含有する。イオン注入領域１３は、Ａｌイオンなどのｐ型不純物イオンをイオン注入することによって形成される。イオン注入領域１３におけるＡｌイオンなどのｐ型不純物イオンの注入量は、たとえば、１×１０１７個ｃｍ−３〜１×１０１８個ｃｍ−３である。
ＪＴＥ領域１４は、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面近傍部に形成されている。ＪＴＥ領域１４は、厚み方向一方側から見て、イオン注入領域１３に隣接して形成されている。ＪＴＥ領域１４は、厚み方向一方側から見た平面形状が環状、より詳細には略矩形の環状に形成される。より詳細には、ＪＴＥ領域１４は、厚み方向一方側から見て、イオン注入領域１３を囲繞するように形成されている。
ＪＴＥ領域１４は、耐圧を上げるために設けられる。ＪＴＥ領域１４を、半導体素子１の周辺部であるイオン注入領域１３の外側の部分に設けることによって、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面における電界強度を緩和することができる。
イオン注入領域１３およびＪＴＥ領域１４は、ｐ型終端構造を構成する。ＳｉＣエピタキシャル層１２の厚み方向一方側の表面近傍部のうち、イオン注入領域１３に囲まれた領域を、ショットキ領域１８という。
ショットキ電極１５は、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面上、より詳細にはショットキ領域１８の表面上およびイオン注入領域１３の一部の表面上に設けられている。ショットキ電極１５の材料としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）およびクロム（Ｃｒ）などが挙げられる。これらの材料から選ばれる１種または２種以上によってショットキ電極１５が形成される。
配線電極１６は、ショットキ電極１５の厚み方向一方側の表面上に設けられている。配線電極１６の材料としては、Ａｌなどが挙げられる。
シリサイド層１７は、ＳｉＣ基板１１の厚み方向一方側の表面とは反対側の表面、すなわちＳｉＣ基板１１の厚み方向他方側の表面上に設けられている。本参考形態では、ＳｉＣ基板１１の厚み方向他方側の表面が、金属薄膜が形成されるＳｉＣ基板の厚み方向の一表面に相当する。以下の説明では、ＳｉＣ基板の厚み方向他方側の表面を、「ＳｉＣ基板の裏面」という場合がある。
シリサイド層１７は、コンタクト電極膜とＳｉＣとが反応したものであり、ＳｉＣ基板１１とオーミックコンタクトしている。コンタクト電極膜の材料としては、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。これらの材料から選ばれる１種または２種以上によってコンタクト電極膜が形成される。
本参考形態では、ＳＢＤである半導体素子１において、ＳｉＣ基板１１の厚み方向他方側の表面に形成されるオーミック電極を例に説明する。本参考形態では、半導体素子１の一例としてＳＢＤを挙げたが、これに限らず、半導体素子１は、金属−酸化膜−半導体電界効果型トランジスタ（Metal Oxide Semiconductor Field Effect Transistor；略称：ＭＯＳＦＥＴ）であってもよい。
次に、図１に示す半導体素子１であるＳｉＣショットキバリアダイオードを備える半導体装置１００の製造方法について説明する。本参考形態の半導体装置の製造方法は、準備工程と、表面加工工程と、裏面加工工程とを備える。
はじめに、準備工程において、ＳｉＣ基板１１などの半導体装置１００の製造に必要な材料および装置を準備する。本参考形態では、ＳｉＣ基板１１として、ｎ型の導電性を有するＳｉＣ基板１１、具体的には、厚み方向一方側の表面の面方位が＜０００１＞シリコン面から４°または８°オフした４Ｈ型のポリタイプのｎ型低抵抗ＳｉＣ基板１１を準備する。ＳｉＣ基板１１などの半導体装置１００の製造に必要な材料および装置を準備すると、表面加工工程に移行する。
表面加工工程では、まず、ＳｉＣ基板１１の厚み方向一方側の表面上に、ＳｉＣエピタキシャル層１２を成長させる。これによって、ＳｉＣ基体１０が得られる。ＳｉＣエピタキシャル層１２は、ｎ型不純物のドーピング濃度が、５×１０１５個ｃｍ−３〜５×１０１６個ｃｍ−３になるように形成される。ＳｉＣエピタキシャル層１２は、膜厚が、５μｍ〜１５μｍになるように形成される。ＳｉＣエピタキシャル層１２を成長させた後は、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面上に、犠牲酸化によって、酸化膜を形成する。
次に、ｐ型終端構造を形成する処理を行う。具体的には、まず、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面上に形成した酸化膜上に、イオン注入のためのマスク（以下「イオン注入マスク」という）を形成する。このイオン注入マスクの厚み方向一方側から、ｐ型不純物、たとえばアルミニウムをイオン注入することによって、ｐ型不純物をＳｉＣエピタキシャル層１２の予め定める領域に選択的にイオン注入し、イオン注入領域１３を形成する。
イオン注入領域１３は、たとえば、注入量が１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３となり、注入深さが０．５μｍ〜１．０μｍとなるように、室温たとえば２５℃で、注入角度を０°として、４０ｋｅＶ〜７００ｋｅＶのエネルギーでｐ型不純物イオン、たとえばアルミニウムイオンを注入することによって形成される。
次に、イオン注入マスクを除去し、酸化膜上に、ＪＴＥ領域１４を形成するためのＪＴＥ用マスクを形成する。ＪＴＥ用マスクの厚み方向一方側から、ｐ型不純物、たとえばアルミニウムをイオン注入することによって、ｐ型不純物をＳｉＣエピタキシャル層１２の予め定める領域に選択的にイオン注入し、ＪＴＥ領域１４を形成する。
ＪＴＥ用領域１４は、イオン注入領域１３と同様に、たとえば、注入量が１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３となり、注入深さが０．５μｍ〜１．０μｍとなるように、室温たとえば２５℃で、注入角度を０°として、４０ｋｅＶ〜７００ｋｅＶのエネルギーでｐ型不純物イオン、たとえばアルミニウムイオンを注入することによって形成される。
ＪＴＥ用マスクおよび酸化膜を除去した後、注入したアルミニウムイオンなどのｐ型不純物イオンを活性化させるために、熱処理を行う。具体的には、アルゴン雰囲気中で、１５００℃〜２０００℃の温度で、１分〜３０分間熱処理を行う。この熱処理工程によって、注入されたイオンが活性化されて、ｐ型終端構造が形成される。
次に、イオン注入領域１３に囲まれたショットキ領域１８に、ショットキ電極１５を、その周縁部がイオン注入領域１３にはみ出すように形成する。ショットキ電極１５の材料としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）およびクロム（Ｃｒ）などが挙げられる。これらの材料から選ばれる１種または２種以上によってショットキ電極１５が形成される。次に、ショットキ電極１５の厚み方向一方側の表面上に、配線電極１６を形成する。配線電極１６の材料としては、Ａｌなどが挙げられる。
以上のようにして、表面加工工程において、ＳｉＣ基板１１の表面、すなわちＳｉＣ基板１１の厚み方向一方側の表面に、図１に示すイオン注入領域１３およびＪＴＥ領域１４を含むＳｉＣエピタキシャル層１２と、ショットキ電極１５と、配線電極１６とを含むデバイス部を形成する。後述する図３〜図５では、デバイス部を、参照符号「２０」を付して、「デバイス部２０」として示している。
以上のようにしてＳｉＣ基板１１の表面にデバイス部を形成すると、裏面加工工程に移行する。本参考形態では、裏面加工工程は、シリサイド層形成工程である。シリサイド層形成工程では、ＳｉＣ基板１１の裏面、すなわちＳｉＣ基板１１の厚み方向他方側の表面に、オーミック電極であるシリサイド層１７を形成する。シリサイド層形成工程は、具体的には、以下のようにして行われる。
図２は、参考形態の半導体装置の製造方法におけるシリサイド層形成工程の手順を示すフローチャートである。図２に示すように、シリサイド層形成工程は、ステップａ１のナノ薄膜形成工程と、ステップａ２の電極形成工程とを備える。前述のようにしてデバイス部を形成すると、図２に示すフローチャートの処理が開始され、ステップａ１のナノ薄膜形成工程に移行する。ナノ薄膜形成工程は、ステップａ１１の塗布段階と、ステップａ１２の焼結段階とを備える。
図３〜図５は、シリサイド層形成工程を説明するための図である。図３〜図５では、前述の図１に示すイオン注入領域１３およびＪＴＥ領域１４を含むＳｉＣエピタキシャル層１２、ショットキ電極１５、ならびに配線電極１６をまとめて、デバイス部２０として示している。
図３は、ナノ粒子薄膜２２を形成した状態を示す断面図である。図２のステップａ１のナノ薄膜形成工程では、図３に示すように、ナノ粒子薄膜２２を形成する。具体的には、まず、ステップａ１１の塗布段階において、ＳｉＣ基板１１の厚み方向の一表面である厚み方向他方側の表面に、金属ナノ粒子２１を含む溶媒（以下「ナノ粒子塗布液」という場合がある）を塗布する。ナノ粒子塗布液は、たとえばスピンコートによって塗布される。本参考形態では、金属ナノ粒子２１として、ニッケルナノ粒子を用いる。本参考形態では、金属ナノ粒子２１の粒径は、１ｎｍ以上１００ｎｍ以下である。ナノ粒子塗布液を塗布すると、図２のステップａ１２の焼結段階に移行する。
ステップａ１２の焼結段階では、塗布したナノ粒子塗布液を１００℃〜３００℃程度の温度で熱処理することによって、ナノ粒子塗布液中の金属ナノ粒子２１を焼結させる。すなわち、塗布した金属ナノ粒子２１を、溶媒とともに１００℃〜３００℃程度の温度で熱処理することによって、焼結させる。これによって、金属ナノ粒子２１から成る金属薄膜であるナノ粒子薄膜２２を形成する。ナノ粒子薄膜２２は、コンタクト電極となるコンタクト電極膜である。本参考形態では、焼結後のナノ粒子薄膜２２の膜厚は、１０ｎｍ以上５００ｎｍ以下である。
以上のようにして、金属ナノ粒子２１によって、金属薄膜であるナノ粒子薄膜２２を形成する。これによって、たとえば蒸着などの他の方法によって金属薄膜を形成する場合に比べて、金属薄膜の反射率を低くすることができる。ナノ粒子薄膜２２を形成すると、図２のステップａ２の電極形成工程に移行する。
図４は、ナノ粒子薄膜２２にレーザ光を照射する様子を示す断面図である。図５は、シリサイド層１７の形成が終了した段階の状態を示す断面図である。以上のようにしてナノ粒子薄膜２２を形成した後、図２のステップａ２の電極形成工程を行う。電極形成工程では、まず、図４に示すように、ナノ粒子薄膜２２に、オーミックコンタクトの形成に必要なエネルギー密度でレーザ光を照射することによって、レーザ光によるアニール処理（以下「レーザアニール処理」という場合がある）を行う。
ナノ粒子薄膜２２に照射するレーザ光は、ナノ粒子薄膜２２が吸収する波長のものであればよい。本参考形態のようにナノ粒子薄膜２２が、ニッケル（Ｎｉ）ナノ粒子によるＮｉ薄膜である場合には、レーザ光として、たとえば、以下の（Ａ）〜（Ｇ）のいずれか１種または２種以上を用いることができる。
（Ａ）ＹＡＧレーザ素子の波長が１０６４ｎｍであるレーザ光。
（Ｂ）ＹＬＦレーザ素子のレーザ光。
（Ｃ）ＹＶＯ４レーザ素子のレーザ光のうち、（ａ）波長が１０６４ｎｍである基本波、（ｂ）波長が５３２ｎｍである２倍波、（ｃ）波長が３５５ｎｍである３倍波、（ｄ）波長が２６６ｎｍである４倍波。
（Ｄ）ＡｒＦエキシマレーザ素子の波長が１９３ｎｍであるレーザ光。
（Ｅ）ＫｒＦエキシマレーザ素子の波長が２４８ｎｍであるレーザ光。
（Ｆ）ＸｅＣｌエキシマレーザ素子の波長が３０８ｎｍであるレーザ光。
（Ｇ）ＸｅＦエキシマレーザ素子の波長が３５１ｎｍであるレーザ光。
レーザ光としては、前記（Ａ）〜（Ｇ）以外の各種半導体レーザ素子のレーザ光を用いることもできる。これらのレーザ光の中でも、４００ｎｍ以下の波長のレーザ光を用いることが望ましい。この理由について、以下に説明する。
たとえば、ナノ粒子薄膜２２に、後述する図９に示すピンホール４２などの膜欠陥がある場合、またはナノ粒子薄膜２２の膜厚が所望の膜厚よりも薄くなってしまうようなプロセスエラーが発生した場合、照射されたレーザ光は、ナノ粒子薄膜２２で吸収されず、ＳｉＣ基板１１に侵入する。このとき、照射されたレーザ光の波長が、ＳｉＣ基板１１を構成する炭化珪素に吸収されない波長であると、照射されたレーザ光は、ＳｉＣ基板１１を透過する。
ＳｉＣ基板１１を透過したレーザ光は、ＳｉＣ基板１１のレーザ光が照射されない面であるレーザ光非照射面、具体的にはＳｉＣ基板１１の厚み方向一方側の表面に到達する。レーザ光非照射面に到達したレーザ光は、レーザ光非照射面に形成されているショットキ電極１５および配線電極１６に吸収される。これによって、デバイス部２０が破壊されてしまう。デバイス部２０の破壊を避けるために、レーザ光としては、炭化珪素に吸収される波長のレーザ光を用いることが望ましく、具体的には、前述のように４００ｎｍ以下の波長のレーザ光を用いることが望ましい。
また、レーザ光の照射時には、ニッケル薄膜などのナノ粒子薄膜２２でレーザ光が吸収されることによって発生した熱が、ＴｉおよびＡｌなどが配置されたデバイス部２０に伝わって、デバイス部２０が高温になってしまうことがある。デバイス部２０が高温になってしまうと、Ａｌの融解およびショットキ界面の劣化などが発生してしまう。
デバイス部２０への熱伝導を防ぐためには、たとえば１ｎｓ〜１０００ｎｓ程度と短いパルスで、たとえば１ｋＨｚ〜１０００ｋＨｚ程度と低い繰り返し周波数で、レーザ光を照射することが有効である。具体的には、パルス幅が１ｎｓ〜１０００ｎｓであり、繰り返し周波数が１ｋＨｚ〜１０００ｋＨｚであるパルスレーザ光をスキャンさせて照射することが好ましい。
ナノ粒子薄膜２２を構成する金属、本参考形態ではニッケル（Ｎｉ）が自然酸化されることを防ぐために、ナノ粒子薄膜２２を形成した後は、速やかにレーザアニール処理を行うことが好ましい。レーザアニール処理におけるレーザ光の照射は、電極となるナノ粒子薄膜２２の酸化を防ぐために、アルゴンまたは窒素などの不活性ガス雰囲気で行うことが好ましい。
レーザアニール処理を行うことによって、ナノ粒子薄膜２２を構成する金属とＳｉＣとの反応層、本参考形態ではＮｉとＳｉＣとの反応層として、シリサイド層１７が形成される。これによって、反応層であるシリサイド層１７から成るオーミック電極と、ＳｉＣ層であるＳｉＣ基板１１との間で、低抵抗のオーミックコンタクトが得られる。このようにしてレーザ光を照射してオーミック電極を形成する工程は、電極形成工程に相当する。
以上のように本参考形態によれば、ナノ薄膜形成工程において、ＳｉＣ基板１１の厚み方向の他方側の表面上に、金属ナノ粒子２１によって、金属薄膜であるナノ粒子薄膜２２が形成される。このナノ薄膜形成工程で形成された金属薄膜であるナノ粒子薄膜２２に、電極形成工程においてレーザ光が照射されることによって、オーミック電極が形成される。
金属ナノ粒子２１は、粒径を制御することができる。金属ナノ粒子２１の粒径を制御することによって、金属薄膜であるナノ粒子薄膜２２に凹凸を形成することができるので、金属薄膜の反射率を低下させることができる。また金属ナノ粒子２１で金属薄膜を形成することによって、表面プラズモンを共鳴的に励起することができる。このように表面プラズモンが励起可能な状況では、照射されたレーザ光のエネルギーが表面プラズモンの励起によって奪われるので、金属薄膜の反射率が低下する。したがって、前述のように金属ナノ粒子２１によって、金属薄膜としてナノ粒子薄膜２２を形成することによって、金属薄膜の反射率を低下させることができる。
このように本参考形態では、従来技術とは異なり、ＳｉＣ基板１１に研磨加工を施すことなく、金属薄膜の反射率を低下させることができる。このようにして反射率が低下された金属薄膜であるナノ粒子薄膜２２に、電極形成工程でレーザ光を照射するので、照射されたレーザ光のうち、金属薄膜中に侵入して吸収されて熱エネルギーに変わる割合を大きくすることができる。これによって、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を低減することができる。
すなわち、本参考形態によれば、金属ナノ粒子２１によって金属薄膜であるナノ粒子薄膜２２を形成することによって、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を、スパッタ、蒸着などの他の方法で金属薄膜を形成する場合に比べて低減することができる。これによって、レーザ光の照射に要する処理時間を短縮することができる。
また本参考形態では、ＳｉＣ基板１１には研磨加工が施されないので、本参考形態の方法によって形成されたオーミック電極は、ＳｉＣ基板１１との界面に加工歪層を有さず、ＳｉＣ基板１１の反りが増加することがない。換言すれば、研磨加工によるＳｉＣ基板１１への加工歪層の発生を防いで、ＳｉＣ基板１１の反りの増加を防ぐことができる。つまり、本参考形態では、ＳｉＣ基板１１の反りを増加させることなく、金属薄膜の表面の反射率を低下させて、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくすることができる。
具体的には、ＳｉＣ基板１１として、円板状のウエハを用いて、ウエハの厚みをｔμｍとするとき、ウエハの直径が３インチの場合には、ＳｉＣ基板１１の反りを、１００×（２００／ｔ）２μｍ以下にすることができる。またウエハの直径が４インチの場合には、ＳｉＣ基板１１の反りを、２５０×（２００／ｔ）２μｍ以下にすることができる。
このようにＳｉＣ基板１１の反りの増加が抑えられることによって、ＳｉＣ基板１１の反りによる半導体装置１００の信頼性の低下を防ぐことができる。また前述のようにＳｉＣ基板１１に加工歪層が形成されないようにすることによって、加工歪層による悪影響を抑えて、半導体装置１００の信頼性が損なわれることを防ぐことができる。
したがって、本参考形態では、半導体装置１００の信頼性を損なうことなく、可及的に小さいエネルギー密度のレーザ光の照射によって、低抵抗のオーミック電極を形成することができる。
以上に述べた本参考形態では、ナノ粒子薄膜２２を構成する金属ナノ粒子２１の材料として、ニッケル（Ｎｉ）を用いているが、これに限定されず、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などを用いてもよい。これらの材料を用いても、Ｎｉを用いる場合と同様の効果を得ることができる。
すなわち、金属ナノ粒子２１の材料は、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）から選ばれる１種または２種以上を含むことが好ましい。このような材料を用いることによって、他の材料を用いる場合に比べて、より低抵抗のオーミック電極として、シリサイド層１７を形成することができる。
本参考形態では、金属ナノ粒子２１の粒径は、１ｎｍ以上１００ｎｍ以下である。金属ナノ粒子２１の粒径は、これに限定されないが、本参考形態のように１ｎｍ以上１００ｎｍ以下であることが好ましい。金属ナノ粒子２１の粒径が１ｎｍ未満であると、金属薄膜であるナノ粒子薄膜２２に形成される凹凸が小さいので、金属薄膜の反射率を低下させる効果が充分に得られないおそれがある。金属ナノ粒子２１の粒径が１００ｎｍを超えると、焼結後のナノ粒子薄膜２２が均質になりにくく、レーザ光の照射後に得られるシリサイド層１７も均質になりにくいので、均質なオーミック電極が得られないおそれがある。したがって、金属ナノ粒子２１の粒径は、１ｎｍ以上１００ｎｍ以下であることが好ましい。
金属ナノ粒子２１の粒径は、照射するレーザ光の波長をλとし、その波長λでの金属ナノ粒子２１の屈折率をｎとしたとき、λ／４ｎであることが特に好ましい。金属ナノ粒子２１の粒径をλ／４ｎとすることによって、形成されるナノ粒子薄膜２２の反射率を充分に抑制することができる。
たとえば、金属ナノ粒子２１としてニッケル（Ｎｉ）ナノ粒子を用いて、波長λが３５５ｎｍのレーザ光をＮｉナノ粒子に照射する場合、このレーザ光の波長３５５ｎｍに対するＮｉの屈折率ｎは１．６３であり、λ／４ｎ＝３５５ｎｍ／（４×１．６３）＝５４．４４…ｎｍである。したがって、Ｎｉナノ粒子の粒径は、５４．４ｎｍにするとよい。
またナノ粒子薄膜２２の膜厚、具体的には、塗布した金属ナノ粒子２１の焼結後のナノ粒子薄膜２２の膜厚は、本参考形態では、１０ｎｍ以上５００ｎｍ以下である。ナノ粒子薄膜２２の膜厚は、これに限定されないが、本参考形態のように１０ｎｍ以上５００ｎｍ以下であることが好ましい。
ナノ粒子薄膜２２の膜厚が１０ｎｍ未満であると、レーザ光の照射後に得られるシリサイド層１７が均質になりにくく、均質なオーミック電極が得られないおそれがある。ナノ粒子薄膜２２の膜厚が５００ｎｍを超えると、照射されたレーザ光が、ナノ粒子薄膜２２とＳｉＣ基板１１との界面まで到達できないおそれがある。照射されたレーザ光が、ナノ粒子薄膜２２とＳｉＣ基板１１との界面まで到達できないと、ナノ粒子薄膜２２を構成する金属と、ＳｉＣ基板１１を構成するＳｉＣとの反応が進行せず、シリサイド層１７が形成されず、低抵抗のオーミック電極が得られないおそれがある。したがって、ナノ粒子薄膜２２の膜厚は、１０ｎｍ以上５００ｎｍ以下であることが好ましい。
また本参考形態では、ナノ粒子薄膜２２は、図２のステップａ１１の塗布段階で、ＳｉＣ基板１１の厚み方向他方側の表面上に、金属ナノ粒子２１を含む溶媒を塗布し、塗布した金属ナノ粒子２１を焼結段階で焼結することによって形成される。このようにすることによって、金属ナノ粒子２１による金属薄膜であるナノ粒子薄膜２２を容易に形成することができる。
＜第１の実施の形態＞
次に、本発明の第１の実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法によって製造される半導体装置の構成は、ＳｉＣ基板１１の厚みが異なること以外は、前述の図１に示す参考形態の半導体装置１００と同一であるので、対応する部分には同一の参照符を付して、図示および説明を省略する。
図１に示す半導体装置１００では、半導体素子１の動作時にキャリアがＳｉＣ基板１１を通過して、図１の紙面に向かって縦方向、具体的にはＳｉＣ基板１１の厚み方向に走行する。したがって、電流経路であるＳｉＣ基板１１の厚みを薄くすることによって、半導体素子１の抵抗を低減することができる。本実施の形態では、半導体素子１の抵抗を低減するために、ＳｉＣ基板１１の厚みを薄くする場合の半導体装置の製造方法について説明する。本実施の形態においても、半導体素子１は、ＳｉＣショットキバリアダイオード（ＳＢＤ）である。
本実施の形態の半導体装置の製造方法は、裏面加工工程の前までは、参考形態と同じである。具体的には、はじめに、準備工程において、ＳｉＣ基板１１などの半導体装置１００の製造に必要な材料および装置を準備する。ＳｉＣ基板１１としては、ｎ型のＳｉＣ基板１１を準備する。ＳｉＣ基板１１などの半導体装置１００の製造に必要な材料および装置を準備すると、表面加工工程に移行する。
表面加工工程では、まず、ＳｉＣ基板１１の表面上に、ＳｉＣエピタキシャル層１２を成長させる。ＳｉＣエピタキシャル層１２におけるｎ型不純物のドーピング濃度は、たとえば５×１０１５個ｃｍ−３〜５×１０１６個ｃｍ−３である。ＳｉＣエピタキシャル層１２の膜厚は、たとえば５μｍ〜１５μｍである。ＳｉＣエピタキシャル層１２の厚み方向一方側の表面上に、犠牲酸化によって、酸化膜を形成する。
次に、ｐ型終端構造を形成する処理を行う。具体的には、まず、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面上に形成した酸化膜上に、イオン注入マスクを形成する。このイオン注入マスクの厚み方向一方側から、ｐ型不純物、たとえばアルミニウムをイオン注入することによって、ｐ型不純物をＳｉＣエピタキシャル層１２の予め定める領域に選択的にイオン注入し、イオン注入領域１３を形成する。イオン注入領域１３は、たとえば、注入量が１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３となり、注入深さが０．５μｍ〜１．０μｍとなるように、室温たとえば２５℃で、注入角度を０°として、４０ｋｅＶ〜７００ｋｅＶのエネルギーでｐ型不純物イオン、たとえばアルミニウムイオンを注入することによって形成される。
次に、イオン注入マスクを除去し、参考形態と同様にしてＪＴＥ領域１４を形成し、ＪＴＥ領域１４の形成に用いたＪＴＥ用マスクと酸化膜とを除去する。その後、注入したアルミニウムイオンなどのｐ型不純物イオンを活性化させるために、たとえばアルゴン雰囲気中で、１５００℃〜２０００℃の温度で、１分〜３０分間熱処理を行う。この熱処理工程によって、注入されたイオンが活性化されて、ｐ型終端構造が形成される。
次に、イオン注入領域１３に囲まれたショットキ領域１８に、ショットキ電極１５を、その周縁部がイオン注入領域１３にはみ出すように形成する。ショットキ電極１５の材料としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）およびクロム（Ｃｒ）などが挙げられる。次に、ショットキ電極１５の厚み方向一方側の表面上に、配線電極１６を形成する。配線電極１６の材料としては、Ａｌなどが挙げられる。以上のようにしてＳｉＣ基板１１の表面にデバイス部を形成すると、裏面加工工程に移行する。
図６は、本発明の第１の実施の形態の半導体装置の製造方法における裏面加工工程の手順を示すフローチャートである。本実施の形態では、裏面加工工程は、シリサイド層形成工程の前、具体的にはステップａ１のナノ薄膜形成工程の前に、ステップｂ１の薄板化工程を備える。すなわち、裏面加工工程は、ステップｂ１の薄板化工程と、ステップａ１のナノ薄膜形成工程と、ステップａ２の電極形成工程とを備える。ステップａ１のナノ薄膜形成工程およびステップａ２の電極形成工程は、シリサイド層形成工程を構成する。
ステップｂ１の薄板化工程では、ＳｉＣ基板１１を薄板化する。具体的には、ＳｉＣ基板１１の裏面、すなわち厚み方向他方側の表面を研削することによって、ＳｉＣ基板１１の厚み（以下「板厚」という場合がある）を薄くする。たとえば、板厚が４００μｍのＳｉＣ基板１１を用いて半導体装置１００を作製する場合、ＳｉＣ基板１１の裏面全体を研削することによって、ＳｉＣ基板１１を、板厚が２００μｍ以下になるように薄板化する。
この薄板化工程における研削によって、ＳｉＣ基板１１の裏面には、加工歪層が形成される。研削後のＳｉＣ基板１１に存在する加工歪層を可能な限り少なくするために、仕上げ研削では、ＳｉＣ基板１１の裏面を、ＪＩＳ Ｂ ０６０１に規定される算術平均粗さＲａが１０ｎｍ以下になるように研削することが好ましい。具体的には、ＳｉＣ基板１１の裏面を、平均砥粒径が２０μｍ以下である１０００番以上の目の細かい砥石で研削することによって、ＳｉＣ基板１１の裏面の算術平均粗さＲａを１０ｎｍ以下にすることが好ましい。このように目の細かい砥石で加工表面が平坦になるように研削を行うことによって、加工歪層が形成される深さを浅くすることができるので、ＳｉＣ基板１１の反りを抑制することができる。
このように本実施の形態では、ステップａ１のナノ薄膜形成工程の前に、ステップｂ１の薄板化工程を設けて、電流経路であるＳｉＣ基板１１の厚みを薄くしている。具体的には、ＳｉＣ基板１１を、板厚が２００μｍ以下になるように薄板化している。これによって、半導体素子１の抵抗を低減することができる。
次に、ステップａ２の電極形成工程において、ＳｉＣ基板１１の裏面に、参考形態と同様にして、オーミック電極であるシリサイド層１７を形成する。具体的には、まず、ＳｉＣ基板１１の裏面、すなわち厚み方向他方側の表面に、粒径が１ｎｍ以上１００ｎｍ以下であるニッケルナノ粒子などの金属ナノ粒子２１を含む溶媒を塗布、たとえばスピンコートする。
次に、塗布したニッケルナノ粒子などの金属ナノ粒子２１を、１００℃〜３００℃程度の温度の熱処理によって焼結させて、金属ナノ粒子２１によるナノ粒子薄膜２２を形成する。
ここで、金属ナノ粒子で形成したナノ粒子薄膜２２の厚みが大きいと、ナノ粒子薄膜２２にレーザ光を照射してシリサイド化することによって形成される合金層であるシリサイド層１７の膜厚も厚くなり、この合金層に生じる応力が増大してしまう。したがって、薄板化したＳｉＣ基板１１に厚いナノ粒子薄膜２２を形成すると、ＳｉＣ基板１１が大きく反ってしまう。最悪の場合、薄板化して強度が低下したＳｉＣ基板１１が、応力に耐えられず、割れてしまう。
実際に、１００μｍまで薄板化した３インチのＳｉＣ基板１１に、ニッケルナノ粒子によって厚みが３００ｎｍのナノ粒子薄膜２２を形成してレーザ光を照射すると、合金層であるシリサイド層１７の厚みが大きくなり、大きな応力が発生し、それによってＳｉＣ基板１１が割れてしまった。膜の応力は、その厚みに比例するので、合金層の応力は、成膜するナノ粒子薄膜２２の厚みに比例する。
図７は、荷重と応力との関係を説明するための図である。前述のＳｉＣ基板１１の反りおよび割れについて検討する。理解を容易にするために、図７に示すように、ＳｉＣ基板１１として，円板状のウエハを想定し、ウエハの中心に荷重Ｐがかかったものとして考え、このときのウエハの反りと、ウエハにかかる最大応力とを計算する。ウエハにかかる最大応力σｍａｘは、以下の式（１）によって求められる。また、ウエハの反りｗｍａｘは、以下の式（２）および式（３）によって求められる。
Figure 0005734435
Figure 0005734435
Figure 0005734435
式（１）〜式（３）において、ｔはウエハの厚みを表し、νはポアソン比を表す。また式（２）および式（３）において、Ｄはウエハの単位面積当たりの剛性を表し、式（３）において、Ｅは縦弾性係数を表す。
図８は、ＳｉＣ基板１１に割れが生じるときのＳｉＣ基板１１の厚みとＮｉ膜の厚みとの関係を示すグラフである。図８において、横軸はＳｉＣ基板１１の厚み［μｍ］を表し、縦軸はニッケルナノ粒子で形成されたナノ粒子薄膜２２であるＮｉ膜の厚み［ｎｍ］を表す。
ＳｉＣ基板１１の反りは、ＳｉＣ基板１１の厚みの２乗に反比例し、また膜応力、およびナノ粒子薄膜２２の厚みに比例する。実際のＳｉＣ基板１１の反りとナノ粒子薄膜２２の厚みとから、ＳｉＣ基板１１に生じる応力を計算する。ＳｉＣ基板１１が割れてしまうときのナノ粒子薄膜２２の厚みを、各厚みのＳｉＣ基板１１に対して計算すると、図８に示すようになる。すなわち、ナノ粒子薄膜２２の厚みをｙ、ＳｉＣ基板１１の厚みをｘとしたとき、ＳｉＣ基板１１が割れるときのＳｉＣ基板１１の厚みとナノ粒子薄膜２２の厚みとの関係は、以下の式（４）を満たす二次関数の曲線で表される。
ｙ＝０．０３４７ｘ２−０．８２１２ｘ＋２１．２８６ …（４）
ナノ粒子薄膜２２は、薄板化されたＳｉＣ基板１１に対しては、式（４）で示される厚みｙの値よりも薄くなくてはならない。すなわち、ナノ粒子薄膜２２の厚みｙは、ＳｉＣ基板１１の厚みｘに対して、以下の式（５）を満足する必要がある。
ｙ≦０．０３４７ｘ２−０．８２１２ｘ＋２１．２８６ …（５）
式（５）を満足するようにナノ粒子薄膜２２の厚みｙを選択することによって、ＳｉＣ基板１１の割れ、およびＳｉＣ基板１１の反りを抑制することができる。
これによって、ＳｉＣ基板１１の反りを増加させることなく、レーザ光が照射される金属薄膜であるナノ粒子薄膜２２の表面の反射率を低くすることができる。したがって、本実施の形態においても、ＳｉＣ基板１１の反りを増加させることなく、金属薄膜の表面の反射率を低下させて、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくすることができる。
具体的には、ＳｉＣ基板１１として、円板状のウエハを用いて、ウエハの厚みをｔμｍとするとき、ウエハの直径が３インチの場合には、ＳｉＣ基板１１の反りを、１００×（２００／ｔ）２μｍ以下にすることができる。またウエハの直径が４インチの場合には、ＳｉＣ基板１１の反りを、２５０×（２００／ｔ）２μｍ以下にすることができる。
金属ナノ粒子２１による金属薄膜であるナノ粒子薄膜２２を形成した後は、前述の参考形態と同様にして、ナノ粒子薄膜２２にレーザ光を照射することによって、オーミック電極を形成する。
以上のように本実施の形態によれば、ナノ薄膜形成工程の前に薄板化工程を設けて、電流経路であるＳｉＣ基板１１を薄板化、具体的には、板厚が２００μｍ以下になるように薄板化することによって、半導体素子１の抵抗を低減している。ＳｉＣ基板１１の薄板化にあたっては、ＳｉＣ基板１１の裏面、すなわち厚み方向他方側の表面を研削している。
本実施の形態では、前述の参考形態と同様に、ＳｉＣ基板１１の裏面に形成する金属薄膜を、金属ナノ粒子２１によってナノ粒子薄膜２２として形成するので、金属薄膜に凹凸を形成するためにＳｉＣ基板１１の裏面を研削する必要はない。したがって、ＳｉＣ基板１１の裏面を研削するときには、前述のように目の細かい砥石で加工表面が平坦になるように研削を行うことができる。これによって、加工歪層が形成される深さを浅くすることができるので、ＳｉＣ基板１１の反りを抑制することができる。
また本実施の形態では、前述の参考形態と同様に、金属ナノ粒子２１によって金属薄膜としてナノ粒子薄膜２２を形成することによって、レーザ光が照射される金属薄膜の表面の反射率を低下させることができる。これによって、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を、スパッタ、蒸着などで金属膜を形成する場合に比べて低減することができるので、レーザ光の照射による処理時間を短縮することができる。
したがって、本実施の形態では、半導体装置１００の信頼性を損なうことなく、可及的に小さいエネルギー密度のレーザ光の照射によって低抵抗のオーミック電極を形成することができるとともに、半導体素子１の抵抗を低減することができる。
本実施の形態では、薄板化工程では、ＳｉＣ基板１１の裏面を、算術平均粗さＲａが１０ｎｍ以下になるように研削している。研削後のＳｉＣ基板１１の裏面の算術平均粗さＲａが１０ｎｍを超えると、ＳｉＣ基板１１の裏面から深い位置まで加工歪層が形成されるおそれがあり、ＳｉＣ基板１１に過大な反りが発生するおそれがある。したがって、ＳｉＣ基板１１の裏面を研削するときには、本実施の形態のように算術平均粗さＲａが１０ｎｍ以下になるように研削することが好ましい。
ＳｉＣ基板１１の裏面を、算術平均粗さＲａが１０ｎｍ以下になるように研削することによって、研削加工後の加工表面であるＳｉＣ基板１１の裏面に形成される加工歪層の深さを、可及的に浅くすることができるので、ＳｉＣ基板１１の反りを、より確実に抑制することができる。したがって、より信頼性の高い半導体装置１００を得ることができる。
このようにＳｉＣ基板１１の裏面を算術平均粗さＲａが１０ｎｍ以下になるように研削する方法として、本実施の形態では、ＳｉＣ基板１１の裏面を、平均砥粒径が２０μｍ以下である砥石で研削している。砥石の平均砥粒径が２０μｍを超えると、研削後のＳｉＣ基板１１の裏面の算術平均粗さＲａを１０ｎｍ以下にすることが困難になる。したがって、砥石の平均砥粒径は、２０μｍ以下であることが好ましい。平均砥粒径が２０μｍ以下である砥石で研削することによって、ＳｉＣ基板１１の裏面の算術平均粗さＲａを、容易に１０ｎｍ以下にすることができる。
＜第２の実施の形態＞
前述の第１の実施の形態では、薄板化したＳｉＣ基板１１について、図１に示すような半導体装置の製造方法について説明した。前述のように、金属ナノ粒子２１によって形成されるナノ粒子薄膜２２が厚いと、レーザ光を照射した後に形成される合金層の厚みが大きくなり、合金層の応力が大きくなる。これによって、ＳｉＣ基板１１の反りが増大する。また、ＳｉＣ基板１１として円板状のウエハを用いた場合、ウエハの割れが発生することがある。
他方、ナノ粒子薄膜２２が薄くなると、金属薄膜として、均一なナノ粒子薄膜２２を形成することが難しくなる。また、形成したナノ粒子薄膜２２に、ピンホールが形成されやすくなる。したがって、レーザ光を照射した後に得られるシリサイド層１７が均質になりにくく、均質なオーミック電極が得られないおそれがあり、コンタクト抵抗の増加、および半導体素子１の信頼性の低下が生じてしまう。
ここで、金属ナノ粒子の粒径について述べる。ナノ粒子薄膜２２は、それを構成する金属ナノ粒子の粒径が大きいほど、凹凸が大きくなり、レーザ光に対する反射率が小さくなる。しかし、金属ナノ粒子の粒径が大きいと、薄い金属薄膜を形成するときに、金属薄膜として、均一なナノ粒子薄膜２２を形成することが難しくなる。
図９は、ピンホール４２が形成されたナノ粒子薄膜２２を示す断面図である。図９では、薄板化されたＳｉＣ基板を、参照符号「４１」で示している。前述のように金属ナノ粒子の粒径が大きいと、均一なナノ粒子薄膜２２を形成することが難しくなるだけでなく、図９に示すように、形成されたナノ粒子薄膜２２にピンホール４２が形成されやすくなる。したがって、レーザ光を照射した後に得られるシリサイド層１７が均質になりにくく、均質なオーミック電極が得られないおそれがあり、コンタクト抵抗の増加、および半導体素子１の信頼性の低下が生じてしまう。
他方、金属ナノ粒子２１の粒径が小さいと、薄く均一なナノ粒子薄膜２２を形成しやすい。したがって、薄く均一な合金層を形成しやすく、安定して低コンタクト抵抗が得られ、高い素子信頼性を得ることができる。しかし、ナノ粒子薄膜２２の凹凸が小さくなり、レーザ光に対する反射率が大きくなるので、低コンタクト抵抗を得るために必要なレーザ光のエネルギーが大きくなってしまう。したがって、スループットおよび生産性が低下してしまう。
そこで、本実施の形態では、薄板化したＳｉＣ基板４１にナノ粒子薄膜２２を形成して、レーザ光を照射し、オーミック電極を形成するときに、以下のようにしている。これによって、後述するように、ＳｉＣ基板４１の反りの増大、およびＳｉＣ基板４１の割れがなく、均一で安定した低コンタクト抵抗を有する高い信頼性を有する半導体素子１を備える半導体装置１００を高い生産性で得ることができる。
ナノ粒子薄膜２２を形成する工程以外は、前述の第１の実施の形態と同一であるので、ナノ粒子薄膜２２を形成する工程に重点をおいて説明する。
はじめに、準備工程において、ＳｉＣ基板１１、具体的にはｎ型のＳｉＣ基板１１を準備する。次に表面加工工程において、ＳｉＣ基板１１の表面上に、ＳｉＣエピタキシャル層１２を成長させる。ＳｉＣエピタキシャル層１２におけるｎ型不純物のドーピング濃度は、たとえば５×１０１５個ｃｍ−３〜５×１０１６個ｃｍ−３である。ＳｉＣエピタキシャル層１２の膜厚は、たとえば５μｍ〜１５μｍである。ＳｉＣエピタキシャル層１２の厚み方向一方側の表面上に、犠牲酸化によって、酸化膜を形成する。
次に、ｐ型終端構造を形成する処理を行う。具体的には、まず、ＳｉＣエピタキシャル層１２の厚み方向一方側の表面上に形成した酸化膜上に、イオン注入マスクを形成する。
このイオン注入マスクの厚み方向一方側から、ｐ型不純物、たとえばアルミニウムをイオン注入することによって、ｐ型不純物をＳｉＣエピタキシャル層１２の予め定める領域に選択的にイオン注入し、イオン注入領域１３を形成する。イオン注入領域１３は、たとえば、注入量が１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３となり、注入深さが０．５μｍ〜１．０μｍとなるように、室温たとえば２５℃で、注入角度を０°として、４０ｋｅＶ〜７００ｋｅＶのエネルギーでｐ型不純物イオン、たとえばアルミニウムイオンを注入することによって形成される。
次に、イオン注入マスクを除去し、参考形態と同様にしてＪＴＥ領域１４を形成し、ＪＴＥ領域１４の形成に用いたＪＴＥ用マスクと酸化膜とを除去する。その後、注入したアルミニウムイオンなどのｐ型不純物イオンを活性化させるために、たとえばアルゴン雰囲気中で、１５００℃〜２０００℃の温度で、１分〜３０分間熱処理を行う。この熱処理工程によって、注入されたイオンが活性化されて、ｐ型終端構造が形成される。
次に、イオン注入領域１３に囲まれたショットキ領域１８に、ショットキ電極１５を、その周縁部がイオン注入領域１３にはみ出すように形成する。ショットキ電極１５の材料としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）およびクロム（Ｃｒ）などが挙げられる。次に、ショットキ電極１５の厚み方向一方側の表面上に、配線電極１６を形成する。配線電極１６の材料としては、Ａｌなどが挙げられる。
次に、裏面加工工程の薄板化工程において、ＳｉＣ基板１１の裏面、すなわち厚み方向他方側の表面を研削することによって、ＳｉＣ基板１１の厚みを薄くする。たとえば、板厚が４００μｍのＳｉＣ基板１１を用いて半導体装置１００を作製する場合、ＳｉＣ基板１１の裏面全体を研削することによって、ＳｉＣ基板１１を、板厚が２００μｍ以下になるように薄板化する。この際に形成される加工歪層の深さを浅くしてＳｉＣ基板１１の反りを抑制するために、ＳｉＣ基板１１の裏面を平均砥粒径が２０μｍ以下である１０００番以上の目の細かい砥石で研削し、ＳｉＣ基板１１の裏面の算術平均粗さＲａを１０ｎｍ以下になるように研削する。
次に、ナノ薄膜形成工程において、ＳｉＣ基板１１の裏面にナノ粒子薄膜２２を形成する。ナノ粒子薄膜２２は、金属ナノ粒子の粒径が大きいほど、凹凸が大きくなり、レーザ光に対する反射率が小さくなる。しかし、金属ナノ粒子２１の粒径が過度に大きいと、均一なナノ粒子薄膜２２を形成することが難しく、また、形成したナノ粒子薄膜２２にピンホール４２が形成されやすくなる。
他方、金属ナノ粒子２１の粒径が小さいと、薄く均一なナノ粒子薄膜２２を形成しやすい。しかし、金属ナノ粒子２１の粒径が小さいと、ナノ粒子薄膜２２の凹凸が小さくなり、レーザ光に対する反射率が大きくなる。本実施の形態では、反射率が小さいナノ粒子薄膜２２を均一に形成するために、金属ナノ粒子２１として、粒径分布のピークを２つ以上有する金属ナノ粒子を用いる。
図１０は、本発明の第２の実施の形態で用いられる金属ナノ粒子２１を模式的に示す断面図である。本実施の形態では、金属ナノ粒子２１として、粒径が１ｎｍ以上５０ｎｍ以下である比較的小さい金属ナノ粒子（以下「小粒径ナノ粒子」という場合がある）５２と、粒径が５０ｎｍを超えて１００ｎｍ以下である比較的大きい金属ナノ粒子（以下「大粒径ナノ粒子」という場合がある）５１とを含む金属ナノ粒子２１を用いる。すなわち、金属ナノ粒子２１としては、粒径分布のピークを２つ以上有し、粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在する金属ナノ粒子２１を用いる。
このような金属ナノ粒子２１を塗布した後、前述の実施の形態と同様に焼結させる。本実施の形態では、金属ナノ粒子２１は、大粒径ナノ粒子５１と小粒径ナノ粒子５２とを含むので、図１０に示すように、大粒径ナノ粒子５１によって、比較的大きい凹凸をナノ粒子薄膜２２に形成することができる。これによって、ナノ粒子薄膜２２の反射率を小さくすることができる。また小粒径ナノ粒子５２によって、ピンホール４２を閉塞することができるので、均一なナノ粒子薄膜２２を形成することができる。
以上のようにして金属ナノ粒子２１によって、金属薄膜としてナノ粒子薄膜２２を形成する。その後は、前述の実施の形態と同様にして、ナノ粒子薄膜２２にレーザ光を照射することによって、オーミック電極を形成する。
本実施の形態によれば、粒径分布のピークを２つ以上有し、粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在する金属ナノ粒子２１が用いられる。これによって、レーザ光が照射される金属薄膜であるナノ粒子薄膜２２の表面の反射率を低くすることができ、かつピンホール４２の無い均一なナノ粒子薄膜２２を形成することができる。したがって、ＳｉＣ基板４１の反りを増加させることなく、金属薄膜であるナノ粒子薄膜２２の表面の反射率を低下させて、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくすることができる。また、レーザ光を照射した後に得られるシリサイド層１７も均一になるので、均一で安定した低コンタクト抵抗を有し、高い信頼性を有する半導体素子１を備える半導体装置を、高い生産性で得ることができる。
＜第３の実施の形態＞
図１１は、本発明の第３の実施の形態の半導体装置の製造方法における裏面加工工程の手順を示すフローチャートである。本実施の形態の半導体装置の製造方法は、図１１に示す裏面加工工程を備えること以外は、前述の第１の実施の形態と同様であるので、同様の工程については説明を省略する。
本実施の形態における裏面加工工程は、ステップｂ１の薄板化工程とステップａ１のナノ薄膜形成工程との間にステップｃ１の成膜工程を備えること以外は、前述の図６に示す第１の実施の形態における裏面加工工程と同一である。すなわち、本実施の形態における裏面加工工程は、ステップｂ１の薄板化工程と、ステップｃ１の成膜工程と、ステップａ１のナノ薄膜形成工程と、ステップａ２の電極形成工程とを備える。ステップａ１のナノ薄膜形成工程と、ステップａ２の電極形成工程とは、シリサイド層形成工程を構成する。
図１２は、本発明の第３の実施の形態においてシリサイド層形成工程が終了した段階の状態を示す断面図である。本実施の形態では、ステップａ１のナノ薄膜形成工程でナノ粒子薄膜２２を形成する前に、ステップｃ１の成膜工程において、図１２に示すように、スパッタまたは蒸着によって、ナノ粒子薄膜２２の下地となる下地金属薄膜６１を形成する。その後は、第１の実施の形態と同様にして、ステップａ１のナノ薄膜形成工程においてナノ粒子薄膜２２を形成した後、ステップａ２の電極形成工程でシリサイド層１７を形成する。
スパッタまたは蒸着によって成膜することによって、ピンホールの無い均一な下地金属薄膜６１を形成しやすい。この下地金属薄膜６１の表面上に、表面の反射率を低くすることができるナノ粒子薄膜２２を形成することによって、均一で反射率の低い金属薄膜を形成することができる。また、レーザ光を照射した後に得られるシリサイド層１７も均一になる。
下地金属薄膜６１の材料としては、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などから選ばれる１種または２種以上を用いることができる。
下地金属薄膜６１は応力が大きいので、下地金属薄膜６１の厚みが過度に大きくなると、ＳｉＣ基板１１の反りが大きくなり、最悪の場合には、ＳｉＣ基板１１が割れてしまう。これを防ぐために、下地金属薄膜６１の厚みは、１ｎｍ以上５０ｎｍ以下にすることが望ましい。
下地金属薄膜６１上に形成するナノ粒子薄膜２１の材料としては、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などから選ばれる１種または２種以上を用いることができる。ナノ粒子薄膜２２の材料は、下地金属薄膜６１の材料と同じであってもよいし、異なっていてもよい。
また、前述のように、ナノ粒子薄膜２２の膜厚が厚いと、レーザ光の照射後に形成される炭化珪素との合金層の厚みも大きくなり、この膜の応力が大きくなり、ＳｉＣ基板４１の反りが大きくなり、最悪の場合にはＳｉＣ基板４１が割れてしまう。したがって、下地金属薄膜６１とナノ粒子薄膜２２と炭化珪素とが反応して形成される合金層の応力で、ＳｉＣ基板１１の割れが生じない厚みにしなければならない。
たとえば、下地金属薄膜６１の材料としてニッケルを用い、ナノ粒子薄膜２２の材料にもニッケルを用いた場合、下地金属薄膜６１とナノ粒子薄膜２２との合計の厚みは、ＳｉＣ基板１１の厚みに対して、前述の式（４）に示す値以下にならなければならない。
また、金属ナノ粒子の粒径は、１ｎｍ〜１００ｎｍが好ましい。特に、前述の第２の実施の形態のように、粒径分布のピークを２つ以上有し、粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在する金属ナノ粒子２１を用いることが好ましい。
以上のようにして、スパッタまたは蒸着で形成した下地金属薄膜６１の表面上に、金属ナノ粒子によって金属薄膜としてナノ粒子薄膜２２を形成することによって、蒸着などの他の方法によって金属薄膜を形成する場合に比べて、金属薄膜の反射率を低くすることができる。また、均一に炭化珪素との合金層を形成することができるので、均一で安定した低コンタクト抵抗、および高い信頼性を有する半導体素子を備える半導体装置を、高い生産性で得ることができる。
特に、前述の第２の実施の形態のように、粒径分布のピークを２つ以上有し、粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在する金属ナノ粒子２１を用いることによって、より均一なナノ粒子薄膜２２を形成することができる。
下地金属薄膜６１の膜厚は、１ｎｍ以上５０ｎｍ以下であることが好ましい。またナノ粒子薄膜２２の膜厚と下地金属薄膜６１の膜厚との合計をｚ（ｎｍ）とし、ＳｉＣ基板４１の板厚をｘ（μｍ）としたとき、以下の式（６）を満足することが好ましい。
ｚ≦（０．０３４７ｘ２−０．８２１２ｘ＋２１．２８６） …（６）
これによって、ＳｉＣ基板４１の割れ、およびＳｉＣ基板４１の反りを抑制することができるので、ＳｉＣ基板４１の反りを増加させることなく、レーザ光が照射される金属薄膜であるナノ粒子薄膜２２の表面の反射率を低くすることができる。したがって、本実施の形態においても、ＳｉＣ基板４１の反りを増加させることなく、金属薄膜であるナノ粒子薄膜２２の表面の反射率を低下させて、低抵抗のオーミック電極の形成に必要なレーザ光のエネルギー密度を小さくすることができる。
以上に述べた各実施の形態では、半導体素子１として、ＳｉＣを用いたＳＢＤを挙げたが、半導体素子１は、これに限定されず、たとえばＭＯＳＦＥＴであってもよい。半導体素子１がＭＯＳＦＥＴである場合でも、本実施の形態と同様の方法によって、低抵抗のオーミック電極を形成することができる。
また以上に述べた各実施の形態では、オーミック電極形成工程に用いる金属薄膜としては、ニッケル（Ｎｉ）膜を成膜した場合を例に挙げて説明したが、金属薄膜は、Ｎｉ膜に限らない。ＳｉＣとシリサイド化する金属膜であれば、金属薄膜として使用可能であり、本実施の形態と同様に実施可能である。ＳｉＣとシリサイド化する金属としては、たとえば、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）が挙げられる。
本発明は、その発明の範囲内において、前述の各実施の形態を自由に組み合わせることが可能であり、また各実施の形態の任意の構成要素を適宜、変形または省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ 窒化物半導体素子、１０ ＳｉＣ基体、１１，４１ ＳｉＣ基板、１２ ＳｉＣエピタキシャル層、１３ イオン注入領域、１４ ＪＴＥ領域、１５ ショットキ電極、１６ 配線電極、１７ シリサイド層、１８ ショットキ領域、２０ デバイス部、２１ 金属ナノ粒子、２２ ナノ粒子薄膜、５１ 大粒径ナノ粒子、５２ 小粒径ナノ粒子、６１ 下地金属薄膜、１００ 半導体装置。

Claims (6)

  1. 円板状のウエハである炭化珪素基板（１１，４１）の厚み方向の一表面を研削することによって、前記炭化珪素基板（１１，４１）を薄板化して、前記炭化珪素基板（１１，４１）の板厚を２００μｍ以下とする薄板化工程と、
    前記薄板化工程で研削された面上に、粒径が１ｎｍ以上１００ｎｍ以下で材料がニッケル（Ｎｉ）の金属ナノ粒子（２１）を含む溶媒を塗布し、塗布された前記金属ナノ粒子（２１）を１００℃〜３００℃の温度で熱処理することによって、凹凸のあるナノ粒子薄膜（２２）を形成するナノ薄膜形成工程と、
    前記ナノ薄膜形成工程で形成された前記ナノ粒子薄膜（２２）にレーザ光を照射することによってオーミック電極を形成する電極形成工程とを備え、
    前記ナノ粒子薄膜（２２）の膜厚をｙ（ｎｍ）とし、前記炭化珪素基板（１１，４１）の板厚をｘ（μｍ）としたとき、以下の関係式：
    ｙ≦（０．０３４７ｘ ２ −０．８２１２ｘ＋２１．２８６）
    を満足することを特徴とする半導体装置の製造方法。
  2. 前記薄板化工程では、前記炭化珪素基板（１１，４１）の厚み方向の一表面を、算術平均粗さＲａが１０ｎｍ以下になるように研削することによって、前記炭化珪素基板（１１，４１）を薄板化することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記薄板化工程では、
    前記炭化珪素基板（１１，４１）の厚み方向の一表面を、平均砥粒径が２０μｍ以下である砥石で研削することによって、前記算術平均粗さＲａが１０ｎｍ以下になるように研削することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 炭化珪素基板（１１，４１）の厚み方向の一表面を研削することによって、前記炭化珪素基板（１１，４１）を薄板化する薄板化工程と、
    前記薄板化工程で研削された面上に、金属ナノ粒子（２１）を含む溶媒を塗布し、塗布された前記金属ナノ粒子（２１）を熱処理することによって、凹凸のあるナノ粒子薄膜（２２）を形成するナノ薄膜形成工程と、
    前記ナノ薄膜形成工程で形成された前記ナノ粒子薄膜（２２）にレーザ光を照射することによってオーミック電極を形成する電極形成工程とを備え、
    前記金属ナノ粒子（２１）は、粒径分布のピークを２つ以上有し、前記粒径分布のピークのうち、少なくとも１つは、１ｎｍ以上５０ｎｍ未満の粒径の範囲内に存在し、かつ他の少なくとも１つは、５０ｎｍ以上１００ｎｍ未満の粒径の範囲内に存在することを特徴とする半導体装置の製造方法。
  5. 炭化珪素基板（１１，４１）の厚み方向の一表面を研削することによって、前記炭化珪素基板（１１，４１）を薄板化する薄板化工程と、
    前記薄板化工程で研削された面上に、金属ナノ粒子（２１）を含む溶媒を塗布し、塗布された前記金属ナノ粒子（２１）を熱処理することによって、凹凸のあるナノ粒子薄膜（２２）を形成するナノ薄膜形成工程と、
    前記ナノ薄膜形成工程で形成された前記ナノ粒子薄膜（２２）にレーザ光を照射することによってオーミック電極を形成する電極形成工程とを備え、
    前記薄板化工程と前記ナノ薄膜形成工程との間に、前記炭化珪素基板（４１）の厚み方向の一表面であって前記薄板化工程で研削された面に、前記ナノ粒子薄膜（２２）の下地となる金属薄膜である下地金属薄膜（６１）を、スパッタまたは蒸着によって成膜する成膜工程を備え、
    前記ナノ薄膜形成工程では、前記成膜工程で成膜された前記下地金属薄膜（６１）の厚み方向の一表面上に、前記ナノ粒子薄膜（２２）を形成することを特徴とする半導体装置の製造方法。
  6. 前記下地金属薄膜（６１）の膜厚は、１ｎｍ以上５０ｎｍ以下であり、
    前記ナノ粒子薄膜（２２）の膜厚と前記下地金属薄膜（６１）の膜厚との合計をｚ（ｎｍ）とし、前記炭化珪素基板（４１）の板厚をｘ（μｍ）としたとき、以下の関係式：
    ｚ≦（０．０３４７ｘ ２ −０．８２１２ｘ＋２１．２８６）
    を満足することを特徴とする請求項５に記載の半導体装置の製造方法。
JP2013527943A 2011-08-10 2012-07-17 半導体装置の製造方法 Expired - Fee Related JP5734435B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013527943A JP5734435B2 (ja) 2011-08-10 2012-07-17 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011174689 2011-08-10
JP2011174689 2011-08-10
PCT/JP2012/068059 WO2013021786A1 (ja) 2011-08-10 2012-07-17 半導体装置の製造方法
JP2013527943A JP5734435B2 (ja) 2011-08-10 2012-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013021786A1 JPWO2013021786A1 (ja) 2015-03-05
JP5734435B2 true JP5734435B2 (ja) 2015-06-17

Family

ID=47668303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527943A Expired - Fee Related JP5734435B2 (ja) 2011-08-10 2012-07-17 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP5734435B2 (ja)
WO (1) WO2013021786A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125030A1 (de) 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
JP7434908B2 (ja) 2020-01-09 2024-02-21 富士電機株式会社 炭化珪素半導体装置
FR3139410A1 (fr) * 2022-09-07 2024-03-08 Soitec Procédé d’amincissement d’une structure composite portée par un substrat support SiC polycristallin, à gondolement réduit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031933A (ja) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
JP2007281416A (ja) * 2006-03-17 2007-10-25 Seiko Epson Corp 金属配線形成方法及びアクティブマトリクス基板の製造方法
JP5599547B2 (ja) * 2006-12-01 2014-10-01 Ｍｉｐｏｘ株式会社 硬質結晶基板研磨方法及び油性研磨スラリー
US8048488B2 (en) * 2008-01-14 2011-11-01 Xerox Corporation Methods for removing a stabilizer from a metal nanoparticle using a destabilizer
JP2010056437A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置

Also Published As

Publication number Publication date
WO2013021786A1 (ja) 2013-02-14
JPWO2013021786A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
US8679882B2 (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
US9892919B2 (en) Semiconductor device manufacturing method
WO2010119792A1 (ja) 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
US9779968B2 (en) Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
US20170170280A1 (en) Method and apparatus for manufacturing semiconductor element, and semiconductor element
JP2011171551A (ja) 半導体装置の製造方法
CN104303269B (zh) 碳化硅半导体装置的制造方法
WO2014038281A1 (ja) ワイドギャップ半導体装置およびその製造方法
US20150076520A1 (en) Silicon carbide semiconductor element and fabrication method thereof
JP5460975B2 (ja) 半導体装置の製造方法
JP5734435B2 (ja) 半導体装置の製造方法
WO2019103893A1 (en) Method and assembly for ohmic contact in thinned silicon carbide devices
JP2006041248A (ja) 半導体装置および半導体装置の製造方法
CN109427563B (zh) 碳化硅器件和用于制造碳化硅器件的方法
JP6425457B2 (ja) 半導体素子の製造方法
EP3336879B1 (en) Method of manufacturing silicon carbide semiconductor device
JP7179696B2 (ja) 半導体素子およびその製造方法
CN113517183A (zh) 一种基于薄片碳化硅晶圆的器件制备方法
WO2021010380A1 (ja) 半導体チップ及び半導体チップの製造方法
JP2004335815A (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP6737987B2 (ja) 半導体装置の製造方法
EP4160655A1 (en) Process for manufacturing a vertical conduction silicon carbide electronic device and vertical conduction silicon carbide electronic device having improved mechanical stability
JP2022139453A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5734435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees