JP5733864B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5733864B2 JP5733864B2 JP2013212147A JP2013212147A JP5733864B2 JP 5733864 B2 JP5733864 B2 JP 5733864B2 JP 2013212147 A JP2013212147 A JP 2013212147A JP 2013212147 A JP2013212147 A JP 2013212147A JP 5733864 B2 JP5733864 B2 JP 5733864B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- dummy
- conductive portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
そこで、従来の半導体記憶装置では、メモリセルアレイ部の外部にダミーワードラインやダミービットライン、ダミーコンタクトを配置していた。これにより、実際に使用するワードラインやビットライン、メモリセルアレイ部外部でのコンタクトの寸法や形状を、メモリセルアレイ部の内部と同一にしていた。
互いに平行に配列されて前記第1の領域上に形成された複数のワードラインと、
前記第2の領域上に、前記複数のワードラインの全てと離間し且つ平行に形成された第1のダミーワードラインと、
前記複数のワードライン及び前記第1のダミーワードラインを覆って形成された第1の絶縁膜と、
前記第1の絶縁膜を貫通して前記ワードラインに沿って設けられた第1のコンタクトプラグと、
前記第1の絶縁膜を貫通して前記第1の領域からの距離が前記第1のダミーワードラインよりも遠い位置にて前記第1のダミーワードラインに沿って形成された第1のダミーコンタクトプラグと、
前記第1の絶縁膜と前記第1のダミーコンタクトとを覆って形成された第2の絶縁膜と、
前記第2の絶縁膜を貫通して前記第1のコンタクトプラグに接続された第2のコンタクトプラグと、
前記第2のコンタクトプラグに接続されるとともに前記第1のダミーコンタクトプラグ上まで延在して前記第2の絶縁膜上に形成されたビットラインと、
を有することを特徴とする。
4 ゲート電極
5 ゲート酸化膜
8 マスクシリコン酸化膜
9 電荷蓄積窒化膜
10 トップシリコン酸化膜
11 シリコン窒化膜
14 中間絶縁膜
31 シリサイド膜
32 ハードマスク窒化膜
33 ストッパシリコン窒化膜
CT コンタクト
DCT ダミーコンタクト
MCA メモリセルアレイ部
EMCA メモリセルアレイ部外側
WL ワードライン
BL ビットライン
MC メモリセル
AC アクティブ領域
STI 素子分離酸化膜
MOR 最外周領域
CT1 第1コンタクト部
CT2 第2コンタクト部
DCT1 ダミー第1コンタクト部
CH1 1段目のコンタクトホール
CH2 2段目のコンタクトホール
Claims (13)
- 半導体基板と、
前記半導体基板上にて互いに平行に形成された複数のワードラインと、
前記複数のワードラインを覆って前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜を貫通し、各々が前記ワードラインの伸長方向に沿って配列された複数の第1の導電部からなる導電部群と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたビットラインが互いに平行に複数配列されるとともに前記複数のワードラインと交差するように構成されたビットライン群と、
前記第2の絶縁膜によって前記ビットラインとは絶縁され、前記導電部群の分布領域の最外部に配列された複数の前記第1の導電部からなる最外領域導電部群と、
前記最外領域導電部群上の前記第2の絶縁膜を避けて、前記第2の絶縁膜を貫通して前記最外領域導電部群を除く前記複数の第1の導電部の各々に接続された複数の第2の導電部と、
を有し、
前記ビットラインは、前記第2の導電部と接続され且つ前記第2の導電部から前記最外領域導電部群の前記第1の導電部および前記最外部における前記複数のワードライン上に達するまで延在して前記第2の絶縁膜上に形成されている
ことを特徴とする半導体装置。 - 前記第1の導電部は、半導体基板上の少なくとも2つのアクティブ領域と、前記2つのアクティブ領域間に存在するフィールド領域との上に連続して形成されることを特徴とする請求項1に記載の半導体装置。
- 前記第1の導電部の平面形状は、長方形状又は楕円形状であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1の導電部は、互いに対向して設けられた前記ビットラインの各々の下方の領域に跨って形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記最外領域導電部群の前記第1の導電部は、前記半導体基板に接続されて形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記最外領域導電部群は、前記ワードラインの間に挟まれて形成されていることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 表面上に、第1の領域と、前記第1の領域に隣接する第2の領域と、を備えたメモリセルアレイ領域を備えた半導体基板と、
互いに平行に配列されて前記第1の領域上に形成された複数のワードラインと、
前記第2の領域上に、前記複数のワードラインの全てと離間し且つ平行に形成された第1のダミーワードラインと、
前記複数のワードライン及び前記第1のダミーワードラインを覆って形成された第1の絶縁膜と、
前記第1の絶縁膜を貫通して前記ワードラインに沿って設けられた第1のコンタクトプラグと、
前記第1の絶縁膜を貫通して前記第1の領域からの距離が前記第1のダミーワードラインよりも遠い位置にて前記第1のダミーワードラインに沿って形成された第1のダミーコンタクトプラグと、
前記第1の絶縁膜と前記第1のダミーコンタクトプラグとを覆って形成された第2の絶縁膜と、
前記第2の絶縁膜を貫通して前記第1のコンタクトプラグに接続された第2のコンタクトプラグと、
前記第2のコンタクトプラグに接続されるとともに前記第1のダミーコンタクトプラグ上まで延在して前記第2の絶縁膜上に形成されたビットラインと、
を有することを特徴とする半導体装置。 - 前記第1のダミーコンタクトプラグは、前記第1のダミーワードラインに沿って複数形成されていることを特徴とする請求項7に記載の半導体装置。
- 前記第1のダミーコンタクトプラグは、前記第1のダミーワードラインと、前記第1のダミーワードラインに平行な第2のダミーワードラインに挟まれて形成されていることを特徴とする請求項7又は8に記載の半導体装置。
- 前記第1のコンタクトプラグは、半導体基板上の少なくとも2つのアクティブ領域と、前記2つのアクティブ領域間に存在するフィールド領域との上に連続して形成されることを特徴とする請求項7に記載の半導体装置。
- 前記第1のコンタクトプラグの平面形状は、長方形状又は楕円形状であることを特徴とする請求項7又は10に記載の半導体装置。
- 前記第1のコンタクトプラグは、互いに対向して設けられた前記ビットラインの各々の下方の領域に跨って形成されていることを特徴とする請求項7乃至11のいずれか1項に記載の半導体装置。
- 前記第1のコンタクトプラグは、前記半導体基板に接続されて形成されていることを特徴とする請求項7乃至12のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212147A JP5733864B2 (ja) | 2013-10-09 | 2013-10-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212147A JP5733864B2 (ja) | 2013-10-09 | 2013-10-09 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011014591A Division JP2011124593A (ja) | 2011-01-26 | 2011-01-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007428A JP2014007428A (ja) | 2014-01-16 |
JP5733864B2 true JP5733864B2 (ja) | 2015-06-10 |
Family
ID=50104837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013212147A Active JP5733864B2 (ja) | 2013-10-09 | 2013-10-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5733864B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3575988B2 (ja) * | 1998-05-28 | 2004-10-13 | 沖電気工業株式会社 | 半導体記憶装置 |
JP4667551B2 (ja) * | 1999-10-19 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2004221546A (ja) * | 2002-12-27 | 2004-08-05 | Sharp Corp | 半導体記憶装置及び携帯電子機器 |
JP4574136B2 (ja) * | 2003-07-29 | 2010-11-04 | 株式会社日立製作所 | 半導体集積回路装置 |
KR100640620B1 (ko) * | 2004-12-27 | 2006-11-02 | 삼성전자주식회사 | 트윈비트 셀 구조의 nor형 플래쉬 메모리 소자 및 그제조 방법 |
-
2013
- 2013-10-09 JP JP2013212147A patent/JP5733864B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014007428A (ja) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100399363B1 (ko) | 반도체 장치 및 그 형성 방법 | |
KR101610831B1 (ko) | 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법 | |
JP2011040467A (ja) | 半導体装置 | |
US10784265B2 (en) | Semiconductor device | |
JP2011187533A (ja) | 半導体記憶装置及びその製造方法 | |
US10181473B2 (en) | Semiconductor device | |
JP4901898B2 (ja) | 半導体装置の製造方法 | |
US20160099248A1 (en) | Semiconductor memory device with improved active area/word line layout | |
US10475806B2 (en) | Semiconductor memory device including stacked body with conductivity and insulating members and method for manufacturing the same | |
US8969935B2 (en) | Semiconductor memory device having plural cell capacitors stacked on one another and manufacturing method thereof | |
US9343467B2 (en) | Semiconductor device | |
JP2009135223A (ja) | 半導体装置およびその製造方法 | |
TWI512729B (zh) | 改善位元線電容之半導體結構 | |
US8779487B2 (en) | Semiconductor devices including storage node landing pads separated from bit line contact plugs | |
JP5275283B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US20130228892A1 (en) | Semiconductor device and method of manufacturing the same | |
KR101093246B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP5733864B2 (ja) | 半導体装置 | |
JP2011124593A (ja) | 半導体装置 | |
JP2021150591A (ja) | 半導体装置 | |
JP2012015355A (ja) | 半導体装置及びその製造方法 | |
KR20120121174A (ko) | 반도체 소자 및 이의 제조 방법 | |
US20110049602A1 (en) | Non-volatile memory semiconductor device and manufacturing method thereof | |
KR101455255B1 (ko) | 반도체 소자의 제조방법 | |
TW202220111A (zh) | 半導體結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5733864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |