TW202220111A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW202220111A
TW202220111A TW110135095A TW110135095A TW202220111A TW 202220111 A TW202220111 A TW 202220111A TW 110135095 A TW110135095 A TW 110135095A TW 110135095 A TW110135095 A TW 110135095A TW 202220111 A TW202220111 A TW 202220111A
Authority
TW
Taiwan
Prior art keywords
active
layer
regions
openings
width
Prior art date
Application number
TW110135095A
Other languages
English (en)
Other versions
TWI802997B (zh
Inventor
施江林
林育廷
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202220111A publication Critical patent/TW202220111A/zh
Application granted granted Critical
Publication of TWI802997B publication Critical patent/TWI802997B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

一種半導體結構包括基板與第一位元線。基板具有多個主動區位元線隔離區。每個隔離區位於緊鄰的兩個主動區之間以將主動區彼此隔離。第一位元線形成在主動區中的第一主動區上。第一位元線的底部延伸至在第一主動區內。第一位元線延伸的底部被第一主動區圍繞。

Description

半導體結構及其製造方法
本揭露有關於半導體結構以及半導體結構的製造方法。
傳統的動態隨機存取記憶體(Dynamic Random Access Memory，簡稱DRAM)單元包括電晶體與位元線電晶體耦合的電容器。當DRAM的密度增加時，傳統平面電晶體的通道長度會減少，從而導致短通道效應，短通道效應包括汲極感應位障降低（Drain-Induced Barrier Lowering，簡稱DIBL）等等。
元件尺寸的縮小，減小了字元線與位元線之間的距離，並最終導致在這樣字元線與位元線之間會有更高風險存在寄生電容或產生非預期的電性連接。例如，將位元線蝕刻後，底部可能會出現導電材料殘留風險，導致位元線產生非預期的連接。
本揭露之一態樣有關於一種半導體結構。
根據本揭露之一實施方式，一種半導體結構包括基板以及第一位元線。基板具有複數個主動區與複數個隔離區。每一隔離區位於主動區中最相鄰的二者之間，以將主動區彼此隔絕。第一位元線形成在主動區的第一主動區上。第一位元線的底部延伸至第一主動區內，並且延伸至第主動區內的底部被第一主動區圍繞。
在一或多個實施方式中，第一位元線的底部在第一主動區之頂面的位置上具有第一寬度。底部在第一主動區內的一端具有第二寬度。第一寬度大於第二寬度。
在一或多個實施方式中，第一位元線包括導電結構以及絕緣層。導電結構位於第一位元線的底部。導電結構延伸至第一主動區。絕緣層位於導電結構與第一主動區之間。絕緣層圍繞導電結構，並且導電結構從第一位元線的底部的一端暴露，以連接至第一主動區。
在一或多個實施方式中，前述的半導體結構進一步包括氧化層以及氮化層。氧化層形成於基板上。氮化層形成於氧化層上。第一位元線穿過氧化層與氮化層延伸至第一主動區。
在一些實施方式中，前述的半導體結構進一步包括第二位元線。第二位元線形成於氮化層上並且對準隔離區中的第一隔離區。隔離區的第二隔離區位於第一隔離區以及第一主動區之間。
本揭露之一態樣有關於一種製造半導體結構的方法。
根據本揭露之一實施方式，一種製造半導體結構的方法包括以下流程。提供具有複數個主動區的基板。在基板上形成犧牲層。形成分別對準主動區的複數個第一開口。每一第一開口具有寬度，每一第一開口的寬度小於主動區中相應之一者的寬度。延伸第一開口的底部至主動區內，以形成複數個溝槽。在溝槽內形成複數個第一位元線。每一第一位元線是連接至主動區中相應的一者。移除犧牲層。
在一或多個實施方式中，基板進一步具有複數個隔離區，並且每一隔離區是位於主動區中最鄰近的二者之間，以將主動區彼此隔絕。
在一些實施方式中，製造半導體結構的方法進一步包括以下流程。在犧牲層內形成複數個第二開口。每一第二開口位於第一開口中之最鄰近二者之間並對準隔離區中相應的一者。在第二開口中形成複數個第二位元線。
在一些實施方式中，在形成第一開口與第二開口之前，製造半導體結構的方法進一步包括以下流程。在犧牲層上形成複數個遮罩。反向蝕刻掩膜遮罩與犧牲層，使得犧牲層對應遮罩的複數個部分被移除，以形成第一開口與第二開口。
在一些實施方式中，製造半導體結構的方法進一步包括以下流程。在形成溝槽之前，在第二開口形成複數個保護硬遮罩。在形成溝槽後，移除保護硬遮罩。
在一些實施方式中，製造半導體結構的方法進一步包括以下流程。在移除犧牲層後，形成覆蓋第一位元線的間隔物。
綜上所述，能夠通過前述的方法實現自對準的製造流程。犧牲層能夠使形成的位元線與相應的主動區或隔離區對齊。犧牲層進一步避免了相應於主動區或隔離區的導電材料殘留的風險。在形成的半導體結構中，形成的位元線的寬度小於相應主動區與隔離區的寬度，從而可以減少非預期的電性連接。
前述內容相當寬泛地概述了本揭露的特徵位元線技術優點，以便可以更好地理解以下公開的詳細描述。本揭露的附加特徵位元線技術優點將在下文中描述，並且形成本揭露的要求保護的主題。本領域技術人員應當理解，所公開的概念位元線具體實施方式，可以用作修改或設計其他結構或工藝的基礎，以實現本揭露的目的。本領域技術人員還應該理解到，而這樣的等效構造不脫離本揭露所闡述的精神或範圍。
應當理解，前述的一般描述位元線以下的詳細描述，都是旨在通過示例，提供對本揭露的進一步解釋。
現在將詳細參考本揭露的當前實施方式，其示例在所附圖式中繪示。 在可能的情況下，在所附圖式與描述中使用相同或相似的圖式標號來指代相同或相似的部件。
參照所附圖式，層與區的所示厚度可能示意地增加，以利於解釋。當第一層被稱為在「第二層上」或「在基板上」時，這可能意味著第一層直接形成在第二層上直接形成在或基板上，或者也可能意味著可以有第三層存在於第一層與第二層或基材之間。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區、層或部分，但是這些元件、部件、區、層或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區」、「層」或「部分」也可以被稱為第二元件、部件、區、層或部分而不脫離本揭露的教導。
這裡使用的術語僅用於描述特定實施方式的目的，並不旨在限制本揭露公開的概念。如本文所用，除非上下文另有明確指示，單數形式「一」、「一個」與「該」也旨在包括複數形式。 應進一步理解，術語「包含」與「包括」在本揭露中使用時，是指出存在所述特徵、整數、步驟、操作、元件或組件，但不排除存在或添加一個或多個其他特徵、整數、步驟、操作、元件、組件或它們的組合。
如本文所使用，在本揭露中使用術語「圖案化」與「被圖案化」來描述在表面上形成預定圖案的操作。圖案化操作包括各種步驟與工藝，並根據不同的實施方式而變化。在一些實施方式中，採用構圖工藝對現有的膜或層進行構圖。圖案化工藝包括在現有的膜或層上形成掩模並用蝕刻或其他去除工藝，來去除未掩蔽的膜或層。掩模可以是光刻膠或硬掩模。在一些實施方式中，採用圖案化工藝直接在表面形成構圖層。圖案化工藝包括在表面形成感光膜、進行光刻工藝與顯影工藝。 剩餘的感光膜被保留並集成到半導體裝置中。
請參照第1圖。第1圖根據本揭露之一實施方式繪示一半導體結構100的一剖面視圖。
如第1圖所示，在本實施方式中，半導體結構100包括基板110、第一位元線130與第二位元線150。第一位元線130與第二位元線150形成在基板110上並且在電性上彼此斷開。
在本實施方式中，基板110包括主動區113位元線隔離區116。在第1圖中，每一個隔離區116位於緊鄰的兩個主動區113之間，從而將兩個緊鄰的主動區113彼此隔離。第一位元線130分別形成於主動區113上。為避免所形成的第一位元線130有非預期地電性連接，每一個隔離區116都設置位於緊鄰的兩個主動區113之間，以使主動區113彼此隔絕。
在一些實施方式中，主動區113包括多個主動元件，例如包括電晶體或控制電路。具體而言，在一些實施方式中，每個主動區113具有一個記憶單元，記憶單元包含但不限於由一個電晶體與一個電容器形成的1T1C記憶單元。形成於主動區113上的第一位元線130可用於加載主動區113中的記憶單元所儲存的數據。每條第二位元線150對準並形成於對應的隔離區116上。第二位元線150與主動區113是斷開的。在一些實施方式中，第二位元線150可以連接到主動區113之外的其他主動元件，並且配置在兩條第一位元線130之間的第二位元線150可以節省在形成有第一位元線130與第二位元線150的基板110上佔用的面積。
在本實施方式中，每一個位第一位元線130的底部延伸至對應的一個主動區113內。第一位元線130的每一個延伸至對應主動區113的底部將被對應的主動區113圍繞。在第1圖中，第一位元線130的其中一個底部在第一主動區113頂部的位置上具有寬度W2。換言之，在本實施方式中，於第一主動區113頂部的一水平面上，第一位元線130具有寬度W2。第一位元線130的底部從主動區113的頂部進一步延伸至主動區113內。因此，每個第一位元線130的底部在主動區113內具有寬度W1的一端，並且寬度W2大於寬度W1。
在本實施方式中，每個第一位元線130包括絕緣層132、導電結構134、導電結構136、導電結構138以及氮化層140。對於每個第一位元線130來說，導電結構134是位於第一位元線130的底部，並且導電結構134是延伸至主動區113內。絕緣層132是位於導電結構134與主動區113之間。導電結構134暴露於絕緣層132，以接觸主動區113。導電結構136與導電結構138依序堆疊在導電結構134上。
在一些實施方式中，導電結構134的材料包括多晶矽(poly-silicon)。
在一些實施方式中，導電結構136的材料包括氮化鈦(TiN)。在一些實施方式中，導電結構138的材料包括鎢(W)。如此，導電結構136與導電結構138可以增強第一位元線130整體的結構強度。
如第1圖所示，在本實施方式中，每一個第一位元線130包括圍繞絕緣層132的間隔層165與間隔層170、導電結構134、導電結構136、導電結構138以及氮化層140。氮化層140覆蓋並保護導電結構134、導電結構136與導電結構138。在本實施方式中，每一個第一位元線130的氮化層140從間隔層165與間隔層170暴露，並且氮化層140避免導電結構134、導電結構136與導電結構138被暴露。在一些實施方式中，間隔層165與間隔層170的材料是不導電的，以避免來自第一位元線130的非預期電流洩漏。
在第1圖中，第二位元線150分別形成於隔離區116上，並且位於每一個第二位元線150分別位於第一位元線130中緊鄰的二者之間。如前所述，在本實施方式中，第一位元線130與第二位元線150是集成在一起，以節省所佔用面積。在一些實施方式中，第二位元線150可以連接到基板110上主動區113以外的其他主動元件。
在本實施方式中，沒有形成第一位元線130與第二位元線150的隔離區116中的至少一者是位於兩個緊鄰的第一位元線130與第二位元線150之間，從而避免因為主動區113與隔離區116之間非預期的連接導致電流洩漏發生在兩個緊鄰的第一位元線130與第二位元線150之間。
如第1圖所示，基板110上的一些區域上設置有氧化層120與氮化層125。在本實施方式中，每一個第二位元線150都位於氧化層120與氮化層125上方，並且第二位元線150的底部相較於第一位元線130的底部，具有不同的高度。即使第二位元線150延伸超出隔離區116，氧化層120與氮化層125仍能夠避免主動區113與第二位元線150之間非預期的電性連接。
如第1圖所示，在本實施方式中，每一個第二位元線150包括絕緣層152、導電結構156、導電結構158與氮化層160。相似地，每一個第二位元線150的氮化層160是從間隔層165與間隔層170暴露，並且氮化層160能夠防止導電結構156與導電結構158暴露。在一些實施方式中，導電結構156的材料包括氮化鈦(TiN)。在一些實施方式中，導電結構158的材料包括鎢(W)。如此，導電結構156與導電結構158可以增強第二位元線150整體的結構強度。
在本實施方式中，半導體結構100還包括間隔材料175。間隔材料175形成於基板110上，並且位於相鄰的第一位元線130與第二位元線150之間，從而能夠隔絕第一位元線130與第二位元線150。在一些實施方式中，間隔材料175是不導電的。
請參照第2A圖至第2G圖。第2A圖至第2G圖根據本揭露之一實施方式繪示一製造半導體結構的方法的不同流程中的剖面視圖。
如第2A圖所示，提供了具有多個主動區113形成的基板110。在本實施方式中，基板110還具有多個隔離區116。主動區113與隔離區116在基板110上交錯設置。每一個隔離區116位於緊鄰的兩個主動區113之間，以將主動區113彼此隔絕。
在本實施方式中，氧化層120與氮化層125形成在基板110上。如前所述，氧化層120與氮化層125能夠通過設置來避免意外連接。詳情請參照以下的討論。
隨後，犧牲層210形成在基板110上。在本實施方式中，可以在基板110上方之氮化層125上沉積犧牲層210。在一些實施方式中，犧牲層210的材料包括氧化物。在第2A圖中，在犧牲層210上進一步形成多個第一硬遮罩220。每一個第一硬遮罩220將對準多個主動區113或多個隔離區116中相應的一個。
在一些實施方式中，第一硬遮罩220由碳來製成。碳的第一硬遮罩220可用於反向蝕刻，從而在後續流程中，於可犧牲層210內形成與第一硬遮罩220相對應的多個開口。
進入到第2B圖，形成分別與主動區113對準的多個第一開口211，並且形成分別與隔離區116對準的多個第二開口212。每一個第二開口212位於兩個緊鄰的第一開口211之間，並相應的一個隔離區116對準。如前所述，氧化層120與氮化層125形成在基板110上，並且第一開口211與第二開口212延伸至氮化層125的頂面。
如第2B圖所示，在本實施方式中，第一硬遮罩220與犧牲層210被反向蝕刻，使得犧牲層210相應於第一硬遮罩220的部分被移除，以形成第一開口211以及第二開口212。
具體而言，在一些實施方式中，在第2A圖與第2A圖所繪示的反向蝕刻工藝，能夠通過以下的步驟來執行。在形成第一硬遮罩220之後，於犧牲層210上形成犧牲材料215，並且犧牲材料215填充在第一硬遮罩220之間的間隙。然後，移除第一硬遮罩220，以暴露部分犧牲層210的表面，隨後犧牲層210的暴露部分被蝕刻，以形成多個第一開口211與多個第二開口212。在一些實施方式中，犧牲材料215包括氮化物。
在反向蝕刻之後，如第2B圖所示，一些犧牲材料215保留在犧牲層210上。
在本實施方式中，每一個第一開口211的寬度小於對應的主動區113的寬度，並且每一個第二開口212的寬度小於對應的隔離區116的寬度。如此，能夠避免後續形成在第一開口211或第二開口212的結構延伸超出相應的主動區113或隔離區116導致非預期的損壞與漏電。
延續第2B圖，在第2C圖中，延伸第一開口211的底部至主動區113內，在以形成多個溝槽114。在本實施方式中，多個溝槽114延伸穿過基板110上氮化層125與氧化層120，多個溝槽114延伸至基板110內的多個主動區113。溝槽114可視作是主動區113的位元接點(Bit contacts，簡稱BC)，而主動區113的位元接點是形成以在後續的流程連接形成的第一位元線130。
在本實施方式中，於形成溝槽114之前，能夠在第二開口212中形成多個第二硬遮罩230來進行保護。在形成第二硬遮罩230之後，僅蝕刻到與第一開口211對準的主動區113，以從第一開口211的底部形成溝槽114。在本實施方式中，每個第二硬遮罩230包括底層(under-layer)233、矽層236以及氧化層239。
在第2D圖中，用於保護的第二硬遮罩230在形成溝槽114之後被移除/剝離。第二開口212的底部暴露氮化層125的頂部。
在第2E圖中，於第一開口211與溝槽114中形成多個第一位元線130，並於第二開口212中形成多個第二位元線150。
詳細而言，在一些實施方式中，首先分別在第一開口211與第二開口212中沉積絕緣層132與絕緣層152。絕緣層132的部分延伸至溝槽114，但仍有部分的主動區113從絕緣層132的間隙暴露。絕緣層152則延伸至氮化層125的頂部。隨後，在溝槽114與第一開口211內依次形成導電結構134、136、導電結構138以及氮化層160，並同時在第二開口212形成導電結構156、導電結構158以及氮化層160。在一些實施方式中，導電結構134、導電結構136與導電結構138依序沉積在絕緣層132的間隙中，並且導電結構156與導電結構158依序沉積在絕緣層152的間隙中。在本實施方式中，導電結構134於溝槽114處從第一位元線130的末端暴露，使得第一位元線130分別直接連接接觸到相應的主動區113。
應留意到，由於第一開口211的寬度小於對應的主動區113的寬度，所以每一個第一位元線130的寬度都小於對應的主動區113的寬度。主動區113圍繞位於第一位元線130底部的導電結構134。相似地，每一個第二位元線150的寬度小於相應隔離區116的寬度。
在本實施方式中，每一個第二位元線150位於氧化層120與氮化層125之上，並且第二位元線150的底部相對於第一位元線130的底部具有不同的高度。而若第二位元線150延伸超出隔離區116，則氧化層120及氮化層125將能夠避免了主動區113與第二位元線150之間非預期的電性連接。
進入到第2F圖，移除犧牲層210，隨後形成間隔層165與間隔層170來覆蓋第一位元線130與第二位元線150。
延續第2F圖，在第2G圖中，基板110上的位元線(包括第一位元線130與第二位元線150)之間的部分被進一步移除，間隔層165與間隔層170的頂部也被移除，隨後在第一位元線130與第二位元線150中的任意兩個緊鄰的位元線之間形成間隔材料175，以避免電流洩漏。在一些實施方式中，間隔材料175是不導電的。第一位元線130的氮化層140能夠在要再移除基板110的部分時保護到導電結構134、導電結構136與導電結構138。相似地，第二位元線150的氮化層160能夠在要再移除基板110的部分時保護到導電結構156與導電結構158。
綜上所述，通過前述方法，能夠實現自對準的製造流程。 犧牲層的使用，能夠使形成的位元線與對應的主動區或隔離區對準，並避免了導電材料殘留在相應的主動區或隔離區以外區域的風險。前述的方法不需要額外的對準工藝，並且前述方法減輕了形成之位元線之接腳的壓力。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神位元線範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
對本領域技術人員來說顯而易見的是，在不脫離本發明的範圍或精神的情況下，可以對本揭露的結構進行各種修改位元線變化。綜上所述，本揭露旨在涵蓋本揭露的修改位元線變化，只要這些修改位元線變化落入所本揭露要求保護的範圍內。
100:半導體結構 110:基板 113:主動區 116:隔離區 120:氧化層 125:氮化層 130:第一位元線 132:絕緣層 134,136,138:導電結構 140:氮化層 150:第二位元線 152:絕緣層 156,158:導電結構 160:氮化層 165,170:間隔層 175:間隔材料 210:犧牲層 211:第一開口 212:第二開口 215:犧牲材料 220:硬遮罩 230:硬遮罩 233:底層 236:矽層 239:氧化層 W1:寬度 W2:寬度
通過閱讀以下實施方式的詳細描述，並結合附圖，可以更全面地理解本揭露： 第1圖根據本揭露之一實施方式繪示一半導體結構的一剖面視圖；以及 第2A圖至第2G圖根據本揭露之一實施方式繪示一製造半導體結構的方法的不同流程中的剖面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體結構
110:基板
113:主動區
116:隔離區
120:氧化層
125:氮化層
130:第一位元線
132:絕緣層
134,136,138:導電結構
140:氮化層
150:絕緣層
152:絕緣層
156,158:導電結構
160:氮化層
165,170:間隔層
175:間隔材料
W1:寬度
W2:寬度

Claims (11)

  1. 一種半導體結構，包括： 一基板，具有複數個主動區與複數個隔離區，其中每一該隔離區位於該些主動區中緊鄰的二者之間，以將該些主動區彼此隔絕；以及 一第一位元線，形成在該些主動區的一第一主動區上，其中該第一位元線的一底部延伸至該第一主動區內，並且延伸至該第一主動區內的該底部被該第一主動區圍繞。
  2. 如請求項1所述之半導體結構，其中該第一位元線的該底部在該第一主動區之一頂面的一位置上具有一第一寬度，該底部在該第一主動區內的一端具有一第二寬度，該第一寬度大於該第二寬度。
  3. 如請求項1所述之半導體結構，其中該第一位元線包括： 一導電結構，位於該第一位元線的該底部，其中該導電結構延伸至該第一主動區；以及 一絕緣層，位於該導電結構與該第一主動區之間，其中該絕緣層圍繞該導電結構，並且該導電結構從該底部的一端暴露，以連接至該第一主動區。
  4. 如請求項1所述之半導體結構，進一步包括： 一氧化層，形成於該基板上；以及 一氮化層，形成於該氧化層上，其中該第一位元線穿過該氧化層與該氮化層延伸於該第一主動區內。
  5. 如請求項4所述之半導體結構，進一步包括： 一第二位元線，形成於該氮化層上並且對準該些隔離區中的一第一隔離區，其中該些隔離區的一第二隔離區位於該第一隔離區以及該第一主動區之間。
  6. 一種製造半導體結構的方法，包括： 提供一基板，其中該基板具有複數個主動區； 在該基板上形成一犧牲層； 形成分別對準該些主動區的複數個第一開口，其中每一該第一開口具有一寬度，每一該第一開口的該寬度小於該些主動區中相應之一者的一寬度； 延伸該些第一開口的複數底部至該些主動區內，以形成複數個溝槽； 在該些溝槽內形成複數個第一位元線，其中每一該第一位元線是連接至該些主動區中相應的該者；以及 移除該犧牲層。
  7. 如請求項6所述之方法，其中該基板進一步具有複數個隔離區，並且每一該隔離區是位於該些主動區中最鄰近的二者之間，以將該些主動區彼此隔絕。
  8. 如請求項7所述之方法，進一步包括： 在該犧牲層內形成複數個第二開口，其中每一該第二開口位於該些第一開口中之最鄰近二者之間並對準該些隔離區中相應的一者；以及 在該些第二開口中形成複數個第二位元線。
  9. 如請求項8所述之方法，其中在形成該第一開口與該第二開口之前，該方法進一步包括： 在該犧牲層上形成複數個遮罩；以及 反向蝕刻掩膜該些遮罩與該犧牲層，使得該犧牲層對應該些遮罩之複數個部分被移除，以形成該些第一開口與該些第二開口。
  10. 如請求項9所述之方法，其中進一步包括： 在形成該些溝槽之前，在該些第二開口形成複數個保護硬遮罩；以及 在形成該些溝槽後，移除該些保護硬遮罩。
  11. 如請求項6所述之方法，進一步包括： 在移除該犧牲層後，形成覆蓋該些第一位元線的一間隔物。
TW110135095A 2020-11-09 2021-09-22 半導體結構及其製造方法 TWI802997B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/092,349 US11289492B1 (en) 2020-11-09 2020-11-09 Semiconductor structure and method of manufacturing thereof
US17/092,349 2020-11-09

Publications (2)

Publication Number Publication Date
TW202220111A true TW202220111A (zh) 2022-05-16
TWI802997B TWI802997B (zh) 2023-05-21

Family

ID=80855407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135095A TWI802997B (zh) 2020-11-09 2021-09-22 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US11289492B1 (zh)
CN (1) CN114464620A (zh)
TW (1) TWI802997B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307084A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR101910129B1 (ko) * 2012-05-30 2018-10-23 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
JP2015012230A (ja) * 2013-07-01 2015-01-19 マイクロン テクノロジー， インク． 半導体装置の製造方法、及び半導体装置
KR102057073B1 (ko) * 2013-07-26 2019-12-18 에스케이하이닉스 주식회사 트렌치 내부에 배치되는 비트라인 구조물을 구비하는 반도체 소자, 이를 포함하는 패키지, 모듈 및 시스템
KR102335266B1 (ko) * 2017-06-01 2021-12-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US10825823B1 (en) * 2019-04-29 2020-11-03 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US10818592B1 (en) * 2019-04-29 2020-10-27 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US11063051B2 (en) * 2019-08-07 2021-07-13 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US10937791B1 (en) * 2019-08-27 2021-03-02 Nanya Technology Corporation Method for fabricating and semiconductor device having the second bit line contact higher than the top surface of the first bit line
US10978459B2 (en) * 2019-09-05 2021-04-13 Nanya Technology Corporation Semiconductor device with bit lines at different levels and method for fabricating the same
US11114334B2 (en) * 2019-09-05 2021-09-07 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same
US11094632B2 (en) * 2019-09-27 2021-08-17 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same
US11217527B2 (en) * 2019-12-10 2022-01-04 Winbond Electronics Corp. Semiconductor device and manufacturing method of the same
US11114441B1 (en) * 2020-10-15 2021-09-07 Nanya Technology Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US11289492B1 (en) 2022-03-29
TWI802997B (zh) 2023-05-21
CN114464620A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
KR100308622B1 (ko) 디램 셀 캐패시터 및 제조 방법
USRE44473E1 (en) Method for fabricating semiconductor device with vertical channel transistor
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US8164119B2 (en) Semiconductor device including conductive lines with fine line width and method of fabricating the same
US8592978B2 (en) Method of fabricating semiconductor device and the semiconductor device
US20190189621A1 (en) Semiconductor device
JP2005079576A (ja) 半導体装置及びこれの製造方法
TW200816326A (en) Method for manufacturing recess gate in a semiconductor device
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
US6927127B2 (en) Method of manufacturing a semiconductor memory device
JP2002280462A (ja) Ｄｒａｍセル及びその製造方法
KR101400061B1 (ko) 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법
JP2003023108A (ja) 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法
US6352896B1 (en) Method of manufacturing DRAM capacitor
JP2006024705A (ja) 不揮発性半導体記憶装置の製造方法、及び不揮発性半導体記憶装置
US11785765B2 (en) Semiconductor memory device with guard pillar and manufacturing method thereof
US7429527B2 (en) Method of manufacturing self-aligned contact openings
TWI802997B (zh) 半導體結構及其製造方法
KR20140028906A (ko) 반도체 소자 및 그 제조방법
US10985262B2 (en) Semiconductor structure and manufacturing method thereof
KR920009748B1 (ko) 적층형 캐패시터셀의 구조 및 제조방법
KR100906646B1 (ko) 반도체 메모리 소자 및 그 제조방법
US9349813B2 (en) Method for fabricating semiconductor device
EP4220685A1 (en) Manufacturing method for semiconductor structure, and semiconductor structure
KR950002033B1 (ko) 반도체 메모리 장치 및 그 제조방법