JP5724806B2 - セラミック多層基板及びその製造方法 - Google Patents
セラミック多層基板及びその製造方法 Download PDFInfo
- Publication number
- JP5724806B2 JP5724806B2 JP2011216692A JP2011216692A JP5724806B2 JP 5724806 B2 JP5724806 B2 JP 5724806B2 JP 2011216692 A JP2011216692 A JP 2011216692A JP 2011216692 A JP2011216692 A JP 2011216692A JP 5724806 B2 JP5724806 B2 JP 5724806B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laminated
- base material
- constraining
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
|(Ti/Di)−(T0/D0)|≦0.2×K
である。
|(Ti/Di)−(T0/D0)|≦0.2×K
となるようにする。
SiO2:51.9重量%、BaCO3:36.7重量%、Al2O3:10.9重量%、ZrO2:0.5重量%の混合粉末に、バインダ、可塑剤、溶剤を加えたスラリーを用い、ドクターブレード法によりシート成型することにより、第1及び第2の基材層を形成するための基材層用セラミックグリーンシート(以下、「第1のシート層」という。)を作製した。
|(T2/D2)−(T1/D1)|≦0.2×K・・・(式1)
とすれば、基板の反りを所望範囲内に抑制することができる。
|(Ti/Di)−(T0/D0)|≦0.2×K・・・(式2)
となるようすれば、基板の反りを所望範囲に抑制することができる。
11a 第1の積層部
11b 第2の積層部
11p 上面
11q 下面
11s 主面
11t 主面
11x 第1の積層要素
11y 第2の積層要素
12a-12j 第1の基材層
14a-14j 第1の拘束層
16a-16e 第2の基材層
18a-18e 第2の拘束層
Claims (2)
- セラミック材料が焼結した、厚みが互いに異なる基材層と、
未焼結の無機材料粉末が、溶融後に固化したガラス材料を介して固着された、厚みが互いに異なる拘束層と、
を備え、
互いに積層された各1層の前記基材層及び前記拘束層からなる複数の積層要素が互いに積層され、
互いに積層されたすべての前記積層要素について、前記積層要素のうち最も厚みの薄い基材層を含む前記積層要素の前記基材層及び前記拘束層の厚みをT0、D0とし、他の前記積層要素の前記基材層及び前記拘束層の厚みをTi、Diとし、(T0/D0)と(Ti/Di)のうち小さい方をKとすると、
|(Ti/Di)−(T0/D0)|≦0.2×K
であることを特徴とする、セラミック多層基板。 - 未焼結のセラミック材料粉末を含み、厚みが互いに異なる未焼成の基材層と、前記セラミック材料粉末の焼結温度では焼結しない無機材料粉末と前記セラミック材料粉末の焼結温度で溶融するガラス材料粉末とを含み、厚みが互いに異なる未焼成の拘束層とを準備し、互いに積層された各1層の前記基材層及び前記拘束層からなる複数の積層要素が互いに積層された積層体を形成する第1の工程と、
未焼成の前記積層体を、前記基材層中の前記セラミック材料粉末は焼結するが、前記拘束層中の前記無機材料粉末は焼結しない条件下で焼成する第2の工程と、
を備え、
前記第2の工程で焼成された後に、互いに積層されたすべての前記積層要素について、最も厚みの薄い基材層を含む前記積層要素の焼成後の前記基材層及び前記拘束層の厚みをT0、D0とし、他の前記積層要素の焼成後の前記基材層及び前記拘束層の厚みをTi、Diとし、(T0/D0)と(Ti/Di)のうち小さい方をKとすると、
|(Ti/Di)−(T0/D0)|≦0.2×K
となるようにすることを特徴とする、セラミック多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216692A JP5724806B2 (ja) | 2011-09-30 | 2011-09-30 | セラミック多層基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216692A JP5724806B2 (ja) | 2011-09-30 | 2011-09-30 | セラミック多層基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013077697A JP2013077697A (ja) | 2013-04-25 |
JP5724806B2 true JP5724806B2 (ja) | 2015-05-27 |
Family
ID=48480955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011216692A Active JP5724806B2 (ja) | 2011-09-30 | 2011-09-30 | セラミック多層基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5724806B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3633435B2 (ja) * | 2000-04-10 | 2005-03-30 | 株式会社村田製作所 | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 |
JP2002368421A (ja) * | 2001-06-08 | 2002-12-20 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法および多層セラミック基板 |
US6776861B2 (en) * | 2002-06-04 | 2004-08-17 | E. I. Du Pont De Nemours And Company | Tape composition and process for internally constrained sintering of low temperature co-fired ceramic |
JP4029163B2 (ja) * | 2002-07-18 | 2008-01-09 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
KR101101489B1 (ko) * | 2008-10-23 | 2012-01-03 | 삼성전기주식회사 | 세라믹 적층체 및 세라믹 소결체의 제조방법 |
-
2011
- 2011-09-30 JP JP2011216692A patent/JP5724806B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013077697A (ja) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5772808B2 (ja) | 積層セラミック電子部品 | |
JPWO2016121745A1 (ja) | コンデンサおよびモジュール | |
JPWO2009069398A1 (ja) | セラミック複合多層基板及びその製造方法並びに電子部品 | |
JPWO2012077585A1 (ja) | 積層セラミック電子部品 | |
JP2015026760A (ja) | 積層コイル | |
JPWO2012121141A1 (ja) | セラミック多層基板およびその製造方法 | |
WO2017002434A1 (ja) | 多層セラミック基板および多層セラミック基板の製造方法 | |
JP4788544B2 (ja) | 多層セラミック基板およびその製造方法 | |
KR100922079B1 (ko) | 다층 세라믹 기판 | |
JPWO2008108172A1 (ja) | 多層配線基板 | |
JPWO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
JP5880780B2 (ja) | 絶縁性セラミックペースト、セラミック電子部品およびその製造方法 | |
US9380699B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
JP2006108529A (ja) | セラミックス多層基板およびその製造方法 | |
JP5724806B2 (ja) | セラミック多層基板及びその製造方法 | |
JP4696443B2 (ja) | 多層セラミック基板の製造方法 | |
JP2014216641A (ja) | 積層セラミック電子部品及びその実装基板 | |
JP5648682B2 (ja) | 金属ベース基板 | |
JP2009111239A (ja) | 積層セラミック基板および積層セラミック基板の製造方法 | |
JP2011171651A (ja) | セラミック電子部品 | |
JP2009087965A (ja) | 多層配線基板 | |
JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP5209563B2 (ja) | 多層セラミック基板の製造方法 | |
JP2009266993A (ja) | 多層配線基板およびその製造方法 | |
JP2020025044A (ja) | セラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5724806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |