JP5712903B2 - はんだ付け装置 - Google Patents

はんだ付け装置 Download PDF

Info

Publication number
JP5712903B2
JP5712903B2 JP2011247774A JP2011247774A JP5712903B2 JP 5712903 B2 JP5712903 B2 JP 5712903B2 JP 2011247774 A JP2011247774 A JP 2011247774A JP 2011247774 A JP2011247774 A JP 2011247774A JP 5712903 B2 JP5712903 B2 JP 5712903B2
Authority
JP
Japan
Prior art keywords
weight
semiconductor element
solder
substrate
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011247774A
Other languages
English (en)
Other versions
JP2013105848A (ja
Inventor
元 舟橋
元 舟橋
隆行 冨永
隆行 冨永
靖秀 園田
靖秀 園田
光 佐野
光 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011247774A priority Critical patent/JP5712903B2/ja
Publication of JP2013105848A publication Critical patent/JP2013105848A/ja
Application granted granted Critical
Publication of JP5712903B2 publication Critical patent/JP5712903B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体素子を基板側に向かって加圧しつつリフローはんだ付けを行うはんだ付け装置に関するものである。
従来、半導体素子と基板を接合する装置として、半導体素子の上に重りを載せて半導体素子を基板側に向かって加圧しつつ、リフローはんだ付けを行うものが提案されている(例えば、特許文献1〜4参照)。
特開2002−184791号公報 特開2008−159878号公報 特許第3614079号明細書 特開平7−297209号公報
しかしながら、半導体素子におけるワイヤボンディングが実施される面に重りが接触するため、リフローはんだ付け工程でワイヤボンディング実施面に傷が付き、ワイヤボンディングの接合強度が低下する虞があった。
本発明は上記点に鑑みて、半導体素子を基板側に向かって加圧しつつリフローはんだ付けを行うはんだ付け装置において、ワイヤボンディングの接合強度の低下を防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基板(1)と半導体素子(2)との間にはんだ(3)を介在させ、重り(12)により半導体素子(2)を基板(1)側に向かって加圧しつつリフローはんだ付けを行うはんだ付け装置であって、重り(12)における半導体素子(2)に接触する加圧接触面(121a)は、鏡面仕上げされていることを特徴とする。
これによると、リフローはんだ付け工程で半導体素子(2)におけるワイヤボンディング実施面(2a)に傷が付くことを防止することができ、ひいてはワイヤボンディングの接合強度の低下を防止することができる。
請求項2に記載の発明では、請求項1に記載のはんだ付け装置において、加圧接触面(121a)の中心線平均粗さは、0.2μm以下であることを特徴とする。
これによると、リフローはんだ付け工程で半導体素子(2)におけるワイヤボンディング実施面(2a)に傷が付くことを確実に防止することができる。
また、請求項に記載の発明では、加圧接触面(121a)は、フッ素樹脂にて覆われていることを特徴とする。
これによると、加圧接触面(121a)への異物(ダスト、油分等)の付着が防止されるため、加圧接触面(121a)に付着していた異物がリフローはんだ付け工程で半導体素子(2)におけるワイヤボンディング実施面(2a)に付着することを防止することができ、ひいてはワイヤボンディングの接合強度の低下を防止することができる。
なお、請求項1に記載の発明において、重り(12)は、フッ素樹脂を含浸させたアルミニウムにて形成することができる。
請求項に記載の発明では、請求項1または2に記載のはんだ付け装置において、重り(12)は、アルマイト処理されたアルミニウムよりなることを特徴とする。
これによると、重り(12)の耐食性や耐摩耗性を向上させて、リフローはんだ付け工程で半導体素子(2)におけるワイヤボンディング実施面(2a)に傷が付くことを継続して防止することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態に係るはんだ付け装置を示す断面図である。 図1のはんだ付け装置によるはんだ付け工程を示す図である。 本発明の第2実施形態に係るはんだ付け装置を示す断面図である。 本発明の第3実施形態に係るはんだ付け装置を示す断面図である。 本発明の第4実施形態に係るはんだ付け装置を示す断面図である。 本発明の第5実施形態に係るはんだ付け装置を示す断面図である。 本発明の第6実施形態に係るはんだ付け装置におけるはんだ溶融前の状態を示す断面図である。 図7の装置におけるはんだ溶融後の状態を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。図1は第1実施形態に係るはんだ付け装置を示す断面図、図2はそのはんだ付け装置によるはんだ付け工程を示す図である。
図1に示すように、本実施形態に係るはんだ付け装置10は、基板1と半導体素子2との間にはんだ3を介在させ、リフローはんだ付けにより基板1と半導体素子2との接合を行うものである。なお、基板1は、ガラスエポキシまたはセラミックからなる板状の部材、もしくはアルミニウムからなるリードフレームである。
はんだ付け装置10は、半導体素子2を位置決めするガイド治具11と、半導体素子2を基板1側に向かって加圧するアルミニウム製の重り12と、重り12を摺動自在に支持する支持治具13とを備えている。なお、ガイド治具11および支持治具13は、耐熱性を考慮してカーボン製としている。
ガイド治具11は、直方体であり、天地方向(鉛直方向)に貫通した収容空間110を備え、この収容空間110に半導体素子2が挿入される。ガイド治具11を天地方向に沿って見たとき、収容空間110と半導体素子2は相似形状(具体的には矩形)であり、かつ、半導体素子2を位置決めするために収容空間110の壁面と半導体素子2の外周側面との隙間は小さく設定されている。
ガイド治具11は、下端面に下端切り欠き111を備え、上端面に上端切り欠き112を備えている。そして、下端切り欠き111に基板1を挿入してガイド治具11と基板1との位置決めを行い、上端切り欠き112に支持治具13を挿入してガイド治具11と支持治具13との位置決めを行うようになっている。
重り12は、支持治具13の摺動孔130に摺動自在に支持される軸部120と、この軸部120の下端に設けられて半導体素子2に接触する下端板部121と、軸部120が摺動孔130に挿入された後に軸部120の上端側に圧入等にて固定される上端板部122とを備えている。そして、支持治具13の摺動孔130は天地方向に貫通しており、したがって、重り12は天地方向に移動可能である。
重り12は、下端板部121の下端面121aが半導体素子2の上端面2aに接触するようになっている。なお、半導体素子2の上端面2aは、リフローはんだ付け後にワイヤボンディングが実施される面であり、以下、半導体素子2の上端面2aを、ワイヤボンディング実施面2aという。また、ワイヤボンディング実施面2aに接触する下端板部121の下端面121aを、以下、加圧接触面121aという。
この加圧接触面121aは、マシニングセンタ等を用いて切削加工のみで鏡面仕上げされている。切削加工のみのため、重り12を多数用いる場合も対応が容易である。また、重り12は、フッ素樹脂を含浸させ且つアルマイト処理されたアルミニウムよりなる。したがって、加圧接触面121aは、フッ素樹脂にて覆われている。
次に、はんだ付け装置10によるはんだ付け工程について、図2に基づいて説明する。まず、図2(a)に示すように、基板1にペースト状のはんだ3をスクリーン印刷する。なお、以降の工程で基板1にガイド治具11をセットした際に、はんだ3がガイド治具11の収容空間110に臨むように、基板1の所定位置にはんだ3が印刷される。
続いて、図2(b)に示すように、基板1の上にガイド治具11をセットする。このとき、ガイド治具11の下端切り欠き111に基板1を挿入してガイド治具11と基板1との位置決めを行う。
続いて、図2(c)に示すように、半導体素子2をガイド治具11の収容空間110に挿入し、半導体素子2をはんだ3の上に載せる。
続いて、図2(d)に示すように、ガイド治具11の収容空間110に重り12を挿入してガイド治具11の上に支持治具13をセットする。このとき、ガイド治具11の上端切り欠き112に支持治具13を挿入してガイド治具11と支持治具13との位置決めを行う。この位置決めにより、重り12と半導体素子2との相対位置が決められる。
続いて、図2(d)に示す状態のワークをリフロー炉に入れ、はんだ3を溶かして基板1と半導体素子2のはんだ付けを行う。このはんだ付けを行っている間、重り12の加圧接触面121aが半導体素子2のワイヤボンディング実施面2aに接触し、重り12により半導体素子2が基板1側に向かって加圧されるため、図2(e)に示すようにはんだ3が押しつぶされ、これにより、表面張力の大きい鉛フリーはんだを使用してもボイド率が低減され、冷却時のはんだ引けが少なくなる。
なお、はんだ付けの際にはんだ3が押しつぶされて重り12が下降しても、重り12の上端板部122は支持治具13に当接しないようになっている。したがって、重り12の重量により、リフローはんだ付け後のはんだ3の厚みを制御することができる。
続いて、ガイド治具11、重り12、および支持治具13を取り外すことにより、基板1と半導体素子2とを接合した半導体組付体が完成する(図2(f)参照)。
本実施形態では、重り12の加圧接触面121aを鏡面仕上げしているため、はんだ付け工程において加圧接触面121aが半導体素子2のワイヤボンディング実施面2aに接触しても、ワイヤボンディング実施面2aに傷が付くことを防止することができ、ひいてはワイヤボンディングの接合強度の低下を防止することができる。ここで、加圧接触面121aの中心線平均粗さを0.2μm以下にした場合、リフローはんだ付け工程でワイヤボンディング実施面2aに傷が付くことを確実に防止することができる。
また、加圧接触面121aはフッ素樹脂にて覆われているため、加圧接触面121aへの異物の付着が防止される。したがって、加圧接触面121aに付着していた異物がはんだ付け工程でワイヤボンディング実施面2aに付着することを防止することができ、ひいてはワイヤボンディングの接合強度の低下を防止することができる。
さらに、重り12はアルマイト処理されているため、重り12の耐食性や耐摩耗性を向上させて、はんだ付け工程でワイヤボンディング実施面2aに傷が付くことを継続して防止することができる。
(第2実施形態)
本発明の第2実施形態について説明する。図3は第2実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
本実施形態のはんだ付け装置は、基板1が複数に分かれている場合に用いられるもので、図3に示すように、はんだ付け装置10は、基板1が収容される収容孔140が複数個形成されたカーボン製のセット治具14を備えている。
そして、複数の基板1をセット治具14の収容孔140に挿入して位置決めし、複数の半導体素子2をガイド治具11により位置決めし、重り12および支持治具13をセットした後、その状態のワークをリフロー炉に入れ、はんだ3を溶かして基板1と半導体素子2のはんだ付けを行う。
本実施形態では、半導体素子2および基板1の位置は、ガイド治具11の壁の厚みやセット治具14の収容孔140の位置を変えることで調整される。また、はんだ3の厚みは重り12の重量で決定されるため、半導体素子2および基板1の形状は問わない。
(第3実施形態)
本発明の第3実施形態について説明する。図4は第3実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
図4に示すように、支持治具13は、リフロー炉内と収容空間110とを連通させる複数の連通孔131を備えている。これにより、リフロー炉内雰囲気を連通孔131を介して収容空間110内に取り込むことができるため、収容空間110の温度を上げやすく、はんだ付けを短時間で行うことができる。
(第4実施形態)
本発明の第4実施形態について説明する。図5は第4実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
図5に示すように、支持治具13の摺動孔130は、下方に向かって径が小さくなるテーパになっている。
重り12は、上端板部122が廃止され、重り12の軸部120は、下方に向かって径が小さくなるテーパになっている。また、軸部120が摺動孔130に挿入された後に軸部120の下端側に下端板部121が圧入等にて固定される。
そして、はんだ付けの際に重り12の重量によりはんだ3が押しつぶされて重り12が所定位置まで下降すると、軸部120が摺動孔130に当接し、重り12はその位置で停止する。したがって、重り12の停止位置を調整することにより、リフローはんだ付け後のはんだ3の厚みを制御することができる。
(第5実施形態)
本発明の第5実施形態について説明する。図6は第5実施形態に係るはんだ付け装置を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
図6に示すように、はんだ付けの際にはんだ3が押しつぶされて重り12が下降すると、重り12の上端板部122が支持治具13に当接し、重り12はその位置で停止するようになっている。したがって、重り12の停止位置を調整することにより、リフローはんだ付け後のはんだ3の厚みを制御することができる。
(第6実施形態)
本発明の第6実施形態について説明する。図7は第6実施形態に係るはんだ付け装置におけるはんだ溶融前の状態を示す断面図、図8は図7の装置におけるはんだ溶融後の状態を示す断面図である。以下、第1実施形態と異なる部分についてのみ説明する。
本実施形態では、重り12の線膨張係数が支持治具13の線膨張係数よりも大である。そして、図7に示すように、はんだ3の溶融温度未満の温度域では、軸部120と摺動孔130との間に隙間があって、重り12は天地方向に移動可能である。また、図8に示すように、はんだ3の溶融温度に達すると、軸部120と摺動孔130との間の隙間がなくなって重り12は移動不可能になり、はんだ3はそれ以上押しつぶされなくなる。
(他の実施形態)
上記各実施形態では、ペースト状のはんだ3を用いたが、固形状のはんだ3を用いてもよい。具体的には、基板1の上にガイド治具11をセットした後、基板1の上に固形状のはんだ3を載せ、さらにそのはんだ3の上に半導体素子2を載せる(図2(c)の状態)。以下、第1実施形態と同様に、図2(d)以降の工程を実行する。
また、ペースト状のはんだ3または固形状のはんだ3を基板1の上に載せた状態、すなわち、はんだ3の上に半導体素子2を載せる前の状態(図2(a)の状態)で、はんだ3を一度溶融させてもよい。そして、はんだ3が固まった後に目視等にて検査し、ボイドが多いワークは廃却するようにしてもよい。
なお、上記各実施形態は、実施可能な範囲で任意に組み合わせが可能である。
1 基板
2 半導体素子
3 はんだ
12 重り
121a 加圧接触面

Claims (3)

  1. 基板(1)と半導体素子(2)との間にはんだ(3)を介在させ、重り(12)により前記半導体素子(2)を前記基板(1)側に向かって加圧しつつリフローはんだ付けを行うはんだ付け装置であって、
    前記重り(12)における前記半導体素子(2)に接触する加圧接触面(121a)は、鏡面仕上げされており、
    前記重り(12)は、フッ素樹脂を含浸させたアルミニウムよりなり、前記加圧接触面(121a)は、フッ素樹脂にて覆われていることを特徴とするはんだ付け装置。
  2. 前記加圧接触面(121a)の中心線平均粗さは、0.2μm以下であることを特徴とする請求項1に記載のはんだ付け装置。
  3. 前記重り(12)は、アルマイト処理されたアルミニウムよりなることを特徴とする請求項1または2に記載のはんだ付け装置。
JP2011247774A 2011-11-11 2011-11-11 はんだ付け装置 Expired - Fee Related JP5712903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011247774A JP5712903B2 (ja) 2011-11-11 2011-11-11 はんだ付け装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011247774A JP5712903B2 (ja) 2011-11-11 2011-11-11 はんだ付け装置

Publications (2)

Publication Number Publication Date
JP2013105848A JP2013105848A (ja) 2013-05-30
JP5712903B2 true JP5712903B2 (ja) 2015-05-07

Family

ID=48625194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011247774A Expired - Fee Related JP5712903B2 (ja) 2011-11-11 2011-11-11 はんだ付け装置

Country Status (1)

Country Link
JP (1) JP5712903B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002166423A (ja) * 2000-11-30 2002-06-11 Chisso Corp 透明性と剛性に優れたポリプロピレン樹脂成形体およびその製造方法
JP2002184791A (ja) * 2000-12-14 2002-06-28 Yamaha Motor Co Ltd 半導体デバイス
JP4541807B2 (ja) * 2004-09-03 2010-09-08 Okiセミコンダクタ株式会社 半導体素子保持装置および半導体素子の搬送方法
JP2008112955A (ja) * 2006-10-06 2008-05-15 Toyota Industries Corp 半導体装置、金属接合材料、半田付け方法及び電子機器の製造方法
JP4896776B2 (ja) * 2007-03-09 2012-03-14 オムロン株式会社 リフロー装置

Also Published As

Publication number Publication date
JP2013105848A (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
KR102220852B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
US10438730B2 (en) Current sensing resistor and fabrication method thereof
JPH04328840A (ja) はんだ接合を作成する方法
KR101555228B1 (ko) 표면실장용 pcb 커버 및 이를 포함하는 지그 유닛
JP2013131735A (ja) 接合方法および半導体装置の製造方法
CN107006126B (zh) 利用按压接触三明治模块技术的特别是用于机动车传动装置控制设备的电子装置模块
JP2013157377A (ja) 半導体装置の半田付け方法および半田付け治具
EP3163984A1 (en) Pre-tin shaping system and method
US20210268593A1 (en) Method for producing a high-temperature resistant lead free solder joint, and high-temperature-resistant lead-free solder joint
JP5712903B2 (ja) はんだ付け装置
JP2007194434A (ja) 実装材整列基板、実装装置、実装方法及び回路基板製造方法
JPWO2012161218A1 (ja) 配線板および配線板の製造方法
JP4682889B2 (ja) パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
JP2015115481A (ja) 半導体部品および半導体部品の製造方法
JP5245276B2 (ja) 電子部品の実装構造及びその実装方法
JP4882596B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
JP5889160B2 (ja) 電子機器の製造方法
JP2008210825A (ja) 電子部品の実装構造及びその実装方法
JP6400318B2 (ja) チップ部品及びその製造方法
KR102363709B1 (ko) 구리/티탄/알루미늄 접합체, 절연 회로 기판, 히트싱크가 부착된 절연 회로 기판, 파워 모듈, led 모듈, 열전 모듈
JP2013098213A (ja) 両面実装基板の製造方法
JP2018179207A (ja) ナット及び接合構造
KR200354564Y1 (ko) 인쇄회로기판용 지그 조립체
JP2015201530A (ja) プリント基板および電子機器
TWI391048B (zh) 線路板以及表面接合元件與線路板的組裝方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

LAPS Cancellation because of no payment of annual fees