JP5710768B2

JP5710768B2 - 複数のディスプレイに対する画像の同期

Info

Publication number: JP5710768B2
Application number: JP2013531777A
Authority: JP
Inventors: ポアビグハラツ、ファリボルツ; キム、サムソン・セ−ユン; ヤン、イバン・ウォン・イン
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2010-09-29
Filing date: 2011-09-28
Publication date: 2015-04-30
Anticipated expiration: 2031-09-28
Also published as: KR101467714B1; US20120075334A1; CN103119547A; WO2012044703A1; CN103119547B; EP2622454B1; KR20130093634A; JP2013546042A; EP2622454A1; US8704732B2

Description

本開示は、複数のディスプレイユニットに分けて表示される１つまたは複数の画像を制御することに関する。

一般に、１つまたは複数の画像を表示するように構成されるディスプレイユニットは、スマートディスプレイおよびダムディスプレイという２つのカテゴリに分類され得る。ダムディスプレイはホストコントローラからの画像データの他にタイミング情報および同期情報を受け取るものであるが、スマートディスプレイはこのようなタイミング情報および同期情報を必要としない。いくつかの例では、スマートディスプレイは、１つまたは複数のフレームバッファを含み得る。いくつかの例では、スマートディスプレイがまた、あるいは代わりに、画像を表示するように動作するためにスマートディスプレイによって使用される内部のクロック基準を含み得る。

本開示は、複数のディスプレイデバイスにわたって、すなわちこれらディスプレイデバイス間で分かれて表示された１つまたは複数の画像の表示を制御するための複数の技法を意図する。これら技法によれば、いくつかの例で、ホストコントローラが、画像の第１の部分を表示するための第１のディスプレイの状態を示す第１のディスプレイ状態を受け取ることができる。ホストコントローラはまた、画像の第２の部分を表示するための第２のディスプレイの状態を示す第２のディスプレイ状態を受け取ることができる。いくつかの例では、第１のディスプレイ状態および第２のディスプレイ状態が、水平同期（ｈｓｙｎｃ）信号または垂直同期（ｖｓｙｎｃ）信号と呼ばれ得る。ホストコントローラは、第１のディスプレイ状態と第２のディスプレイ状態とを比較して、画像の第１の部分と第２の部分とをそれぞれ表示するための第１のディスプレイと第２のディスプレイの状態の差を示すオフセットを求めることができる。例えば、このオフセットは、第１のディスプレイによって表示される第１の画像部分の副部分（例えば線）の数と、第２のディスプレイによって表示される第２の画像部分の副部分の数との差を示すことができる。求められたオフセットに応じ、ホストコントローラは第１のディスプレイと第２のディスプレイの少なくとも１つにディスプレイ調整を伝えることができる。このディスプレイ調整は、画像の第１の部分または第２の部分の表示を調整することを第１のディスプレイまたは第２のディスプレイに行わせることができる。例えば、ディスプレイ調整は、画像の第１の部分および第２の部分の１つまたは複数の少なくとも１つの副部分（例えば線）の表示を、少なくとも１つの副部分の表示時間を調整することなどによって調整することを第１のディスプレイまたは第２のディスプレイに行わせることができる。

一例によれば、方法が本明細書で説明される。この方法は、第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を第１のディスプレイから受け取ることを含む。この方法はさらに、第２のディスプレイによる画像の第２の部分の表示の状態を示す第２のディスプレイ状態を第２のディスプレイから受け取ることを含む。この方法はさらに、第１のディスプレイによる画像の第１の部分の表示の状態と第２のディスプレイによる画像の第２の部分の表示の状態との差を求めることを含む。この方法はさらに、求められた差に基づいて第１のディスプレイによる画像の第１の部分の表示、および第２のディスプレイによる画像の第２の部分の表示の少なくとも１つを調整することを含む。

別の例によれば、デバイスが本明細書で説明される。このデバイスは、第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態と第２のディスプレイによる画像の第２の部分の表示の状態を示す第２のディスプレイ状態とを受け取るように構成されるディスプレイ状態モジュールを含む。このデバイスはさらに、第１のディスプレイ状態と第２のディスプレイ状態とに基づいて第１のディスプレイによる画像の第１の部分の表示の状態と第２のディスプレイによる画像の第２の部分の表示の状態との差を求めるように構成されるオフセット測定モジュールを含む。このデバイスはさらに、第１のディスプレイによる画像の第１の部分の表示、および第２のディスプレイによる画像の第２の部分の表示の少なくとも１つを調整するように構成されるディスプレイ調整を第１のディスプレイと第２のディスプレイの少なくとも１つに伝えるように構成されるディスプレイ調整モジュールを含む。

別の例によれば、デバイスが本明細書で説明される。このデバイスは、第１のディスプレイによる画像の第１の部分の表示の状態を第１のディスプレイから受け取るための手段を含む。このデバイスはさらに、第２のディスプレイによる画像の第２の部分の表示の状態を示す第２のディスプレイ状態を第２のディスプレイから受け取るための手段を含む。このデバイスはさらに、少なくとも１つの画像の第１の部分を出力するための第１のディスプレイの状態と少なくとも１つの画像の第２の部分を出力するための第２のディスプレイの状態との差を求めるための手段を含む。このデバイスはさらに、求められた差に基づいて第１のディスプレイによる画像の第１の部分の表示、および第２のディスプレイによる画像の第２の部分の表示の少なくとも１つを調整するための手段を含む。

別の例によれば、複数の命令を備えるコンピュータ可読記憶媒体が本明細書で説明される。これら命令は、コンピューティングデバイスによって実行されることに伴い、第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を第１のディスプレイから受け取ることをコンピューティングデバイスに行わせるように構成される。これら命令はさらに、第２のディスプレイによる画像の第２の部分の表示の状態を示す第２のディスプレイ状態を第２のディスプレイから受け取ることをコンピューティングデバイスに行わせるように構成される。これら命令はさらに、第１のディスプレイによる画像の第１の部分の表示の状態と第２のディスプレイによる画像の第２の部分の表示の状態との差を求めることをコンピューティングデバイスに行わせるように構成される。これら命令はさらに、求められた差に基づいて、第１のディスプレイによる画像の第１の部分の表示、および第２のディスプレイによる画像の第２の部分の表示の少なくとも１つを調整することをコンピューティングデバイスに行わせるように構成される。

本開示の技法に合致し複数のディスプレイに分かれた画像の表示を制御するように動作可能なホストコントローラの例を示す概念図。本開示の技法に合致し複数のディスプレイに分かれた画像の表示を制御するように動作可能な、ホストコントローラの例を示すブロック図。本開示の技法に合致し複数のディスプレイデバイスの例を示すブロック図。本開示の技法に合致し複数のディスプレイに分かれた画像の表示を制御するように構成されるホストコントローラの例を示すブロック図。本開示の技法に合致しホストコントローラを含むディスプレイの例を示すブロック図。本開示の技法に合致し複数のディスプレイを制御する方法の例を示す流れ図。

図１は、本開示の技法に合致し複数のディスプレイデバイス１１０Ａ、１１０Ｂ（以後ディスプレイ１１０Ａ、１１０Ｂ）に分かれた画像１１６の表示を制御するように構成されるホストコントローラ１１５の例を示す概念図である。図１の例に示されるように、ホストコントローラ１１５は、画像１１６（犬）の第１の部分１１６Ａを画面１１２Ａを介して表示するように第１のディスプレイ１１０Ａを制御し、画像の第２の部分１１６Ｂを画面１１２Ｂを介して表示するように第２のディスプレイ１１０Ｂを制御する。画像１１６は、ディスプレイ１１０Ａ、１１０Ｂに分かれた静止画像またはビデオ（すなわち複数の画像）を含み得る。画像１１６はさらに、視聴者には実質的に２次元（２Ｄ）または３次元（３Ｄ）に見えるように構成されたビデオまたは静止画像を含み得る。

ディスプレイ１１０Ａ、１１０Ｂの各々は、テレビ（例えば、ＬＣＤまたはプラズマディスプレイパネル、リアプロジェクションテレビ、プロジェクタ、陰極線管（ＣＲＴ）テレビまたは他のディスプレイデバイス）のような、単独型のディスプレイデバイスであってよい。他の例では、１つまたは複数のディスプレイが、ディスプレイを含むコンピューティングデバイスを備えてよい。例えば、ディスプレイ１１０Ａ、１１０Ｂの１つまたは複数は、デスクトップコンピュータ、ラップトップコンピュータ、スマートフォン、タブレットコンピュータ、ゲーム機器、または、ディスプレイを含むかディスプレイに通信可能に結合される任意のコンピューティングデバイスを備えてよい。例えば、ディスプレイ１１０Ａ、１１０Ｂの１つまたは複数は、ホストコントローラ１１５を含むコンピューティングデバイスに組み込まれてよく、または、ホストコントローラとは別個に設けられてよい。

例えば、複数のディスプレイが利用可能であり、より大きなフォーマットによる画像１１６のより大きな表示が望まれる場合、ホストコントローラ１１５が出力画像１１６を複数のディスプレイ１１０Ａ、１１０Ｂに分ける方式で画像１１６を出力し、図１に示されるように異なる部分１１６Ａ、１１６Ｂが該当ディスプレイ１１０Ａ、１１０Ｂによって表示されるようにすることが好ましい。例えば、画像１１６を比較的多数の視聴者に表示することが望まれる場合、または、１人または複数の視聴者がディスプレイ１１０Ａから離れて位置している場合に、より大きなフォーマットが有用であり得る。

図１は、画像１１６を２つのディスプレイ１１０Ａ、１１０Ｂに分けるように動作可能なホストコントローラ１１５を示す。示さない他の例では、ホストコントローラ１１５が、本開示の技法に合致し任意数のディスプレイを含む３つ以上のディスプレイに画像１１６を分けることができる。

図１に示されるディスプレイ１１０Ａ、１１０Ｂは、「スマート」ディスプレイであり得る。「スマートディスプレイ」という用語は、画像を表示するための基準として使われる少なくとも１つのクロック源を含むディスプレイを指し得る。いくつかの例では、スマートディスプレイが、このスマートディスプレイを介して１つまたは複数の画像を表示するために使われ得る内部のタイミング基準を含み得る。例えば、スマートディスプレイは、このスマートディスプレイの動作のための基準クロックを生成するように構成される水晶発振器または他のコンポーネントのような内部のクロック基準を含み得る。いくつかの例では、このようなスマートディスプレイが、ホストコントローラから画像データを受け取り、受け取られた画像をこうした内部のクロック基準に合致させて表示するように構成され得る。画像データは、例えば、画像の複数の画素と関連付けられる複数の値を示す画素情報と一緒に、このディスプレイの画面を介して画像を表示するためにディスプレイによって使われ得る他の情報を含み得る。

他の例では、このようなスマートディスプレイが、さらに、または代わりに、複数の画像の表示のための複数のグラフィクス命令および関連するデータ（以後「グラフィクス命令」）を処理するように構成され得る。このような例によれば、「スマート」ディスプレイは、ディスプレイを制御して画像１１６を表示させるために複数のグラフィクス命令を処理するように構成される１つまたは複数のハードウェアおよび／またはソフトウェアコンポーネント（例えば、グラフィクス処理ユニット（ＧＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）および／または中央演算処理装置（ＣＰＵ））を含み得る。このような例によれば、スマートディスプレイ（例えばスマートディスプレイのＧＰＵ）は、複数のグラフィクス命令を処理して画像データを生成できる。１つの非限定的な例によれば、複数のグラフィクス命令は、ある特定の幾何学的な形状およびこの形状の特質を描くための複数の命令を含み得る。一方、画像データは、位置Ｘ、Ｙ、Ｚにおける画素が、ある特定の色または他の記述的なパラメータを有することを示すデータを含み得る。本明細書で説明されるような複数のグラフィクス命令／データの、１つの具体的かつ非限定的な例は、ＳｉｌｉｃｏｎＧｒａｐｈｉｃｓ社によって開発されたＯｐｅｎＧＬ（登録商標）グラフィカルレンダリングプロトコルに従って生成された１つまたは複数の命令である。

いくつかの例では、本明細書で説明されるようなスマートディスプレイが、複数のグラフィクス命令および／または画像データを受け取り処理し、このスマートディスプレイの画面を介して１つまたは複数の画面を表示するために受け取られた命令および／または画像データを使用するように構成され得る。このスマートディスプレイは、内部のクロック基準に基づいて複数の命令またはデータを処理して複数の画像を表示できる。例えば、スマートディスプレイは、画像データを受け取り、内部のクロック基準に合致させて受け取られた画像データを表示できる。他の例では、スマートディスプレイが、複数のグラフィクス命令を受け取り、これらグラフィクス命令を処理し、かつ／または、内部のクロック基準に合致させこれら命令に基づいて１つまたは複数の画像を表示できる。

いくつかの例では、ダムディスプレイを使わずに、スマートディスプレイ１１０Ａ、１１０Ｂを使って画像１１６を表示する方が有利であることがある。例えば、内部のフレームバッファを使うことで、スマートディスプレイの消費電力をダムディスプレイよりも少なくできる。それは、ダムディスプレイと比べて、より少ない量の情報（例えば、タイミング情報、さらに、例えば６０ｆｐｓではなく３０ｆｐｓでリフレッシュされるより少量の画像データ）がホストコントローラとスマートディスプレイとの間で通信され得るからである。

加えて、いくつかの例では、スマートディスプレイが、上で説明されたような複数のグラフィクス命令を処理するように構成され得る。いくつかの例では、このような複数のグラフィクス命令が、すでに処理された画像データよりも少ない量のデータ（例えばより少数のビットの情報）を用いて表現され得る。従って、一部の状況では、ホストコントローラ１１５が、ダムディスプレイではなく、スマートディスプレイ１１０Ａ、１１０Ｂを使って画像１１６を表示することが好ましいことがある。例えば、ホストコントローラ１１５がディスプレイ１１０Ａ、１１０Ｂと通信するのに利用可能な帯域が限られている場合には、スマートディスプレイ１１０Ａ、１１０Ｂにわたって画像１１６を分けることが好ましいことがある。

スマートディスプレイは、処理および／または画像表示動作のために、基準クロックを使うことができる。例えば、スマートディスプレイは、このような基準クロック信号を提供するクロック源（例えば、水晶発振器および／または他のクロック生成コンポーネント）を含み得る。スマートディスプレイは、このディスプレイのクロック源によって生成される基準クロックに従って画像データ（例えばスマートディスプレイのフレームバッファに記憶される画像データ）を受け取り、かつ／または表示するように構成され得る。このような画像データは処理されたグラフィクス命令に基づいて生成されてよく、または、スマートディスプレイによって受け取られてよい（例えば、ホストコントローラ１１５から受け取られてよい）。いくつかの例では、ディスプレイ１１０Ａ、１１０Ｂのクロック源が、ディスプレイ１１０Ａ、１１０Ｂに対して該当の基準クロック信号を生成するために互いに独立に動作し得る。従って、ディスプレイ１１０Ａ、１１０Ｂが画像１１６の第１の部分１１６Ａおよび第２の部分１１６Ｂそれぞれを互いに厳密に同期して表示していないことがある。いくつかの例では、画像１１６がディスプレイ１１０Ａおよび１１０Ｂに分かれて表示される場合に、ディスプレイ１１０Ａ、１１０Ｂの該当クロック源間の差が視聴者に対して望ましくない影響を生じさせ得る。例えば、ディスプレイ１１０Ａ、１１０Ｂの該当クロック源間のこのような差が視聴者に対してティアリングまたは他の望ましくない可視の影響を生じさせ得る。いくつかの例では、ディスプレイ１１０Ａ、１１０Ｂが互いに同一（例えば、同じ製造業者、モデル／パート番号）であったとしても、画像がディスプレイ１１０Ａ、１１０Ｂに分かれている場合には、このような望ましくない影響が生じ得る。これらの例によれば、該当ディスプレイの該当内部のクロック源によって生成されたクロック基準周波数間の小さな差は、やがて、ディスプレイ１１０Ａ、１１０Ｂに分かれた画像を見ている視聴者にティアリングのような１つまたは複数の可視のアーティファクトを気付かせることになる。

いくつかの例では、１つまたは複数の技法が、ディスプレイ１１０Ａおよび１１０Ｂの該当クロック源を直接同期させるために使用できる。例えば、ホストコントローラ１１５は、位相ロックループ（ＰＬＬ）、遅延ロックループ（ＤＬＬ）、または、実質的に同様のタイミングを有するように、ディスプレイ１１０Ａおよび１１０Ｂの該当クロック源を直接同期させるように構成される、他のハードウェアもしくはソフトウェアコンポーネントのような、クロック同期コンポーネントを含み得る。このような技法は、複雑な回路および／またはソフトウェアを必要とすることがあり、コスト、使用される帯域幅、処理能力、および／または処理の複雑さのうちの１つまたは複数の観点で、実装が高価であり得るので、望ましくないことがある。

本開示の技法は、複数のディスプレイ１１０Ａ、１１０Ｂに分かれた画像１１６の該当部分１１６Ａ、１１６Ｂを表示するように動作する複数のディスプレイ１１０Ａ、１１０Ｂのディスプレイ出力を同期させることを意図する。これらの技法によれば、ホストコントローラ１１５は、ディスプレイ１１６Ａおよび１１６Ｂの各々のディスプレイ出力の進行状況を示すディスプレイ状態を受け取ることができる。このようなディスプレイ状態は、例えば、第１のディスプレイ１１０Ａによって出力された画像１１６の第１の部分１１６Ａの副部分の数と、第２のディスプレイ１１０Ｂによって出力された画像１１６の第２の部分１１６Ｂの副部分の数とのインジケーションを備え得る。例えば、ホストコントローラ１１５は、第１のディスプレイ１１０Ａによって出力されていた（またはまだ出力されている）第１の部分１１６Ａの線（または画素）の数と、第２のディスプレイ１１０Ｂによって出力されていた（またはまだ出力されている）第２の部分１１６Ｂの線（または画素）の数とを示すディスプレイ状態を受け取ることができる。いくつかの例では、ディスプレイ状態が、水平同期（ｈｓｙｎｃ）信号または垂直同期（ｖｓｙｎｃ）信号と呼ばれ得る。

これらの技法によれば、ホストコントローラ１１５は、第１のディスプレイ１１０Ａと第２のディスプレイ１１０Ｂからの該当のディスプレイ状態を互いに比較できる。例えば、ホストコントローラ１１５は、表示されていた、またはまだ表示されている、画像１１６の該当する第１の部分１１６Ａおよび第２の部分１１６Ｂの副部分（例えば線）の数の差を求めることができる。

この比較に応じて、ホストコントローラ１１５は、ディスプレイ調整信号を、第１のディスプレイ１１０Ａと第２のディスプレイ１１０Ｂの少なくとも１つに対して伝えることができる。このディスプレイ調整は、ディスプレイ１１０Ａ、１１０Ｂの少なくとも１つに、第１の部分１１６Ａまたは第２の部分１１６Ｂの１つまたは複数の副部分（例えば線）の表示を調整させることができる。例えば、ディスプレイ調整信号は、１つまたは複数の副部分が、該当する第１のディスプレイ１１０Ａまたは第２のディスプレイ１１０Ｂを介していつ表示されるかということに対する調整を示すことができる。一例として、ディスプレイ調整信号は、画像（すなわちフレーム）の線および／または画素がディスプレイを介して表示されるときを、画像の少なくとも１つの前に表示されていたフレームの表示に対して調整するために、ディスプレイ１１０Ａ、１１０Ｂによって使われ得る。例えば、ディスプレイ調整信号に基づいて、本明細書で説明されるようなディスプレイ１１０Ａ、１１０Ｂは、画像１１６の第１の部分１１６Ａおよび／または第２の部分１１６Ｂ（例えばフレーム）の、順次表示されるフレームのアクティブな副部分（例えば線、画素）の表示の期間を修正できる。

いくつかの例では、本明細書で説明されるスマートディスプレイ１１０Ａ、１１０Ｂのようなディスプレイデバイスが、フレームの表示が完了すると（例えば、ディスプレイの走査構成に従ってフレームの最後の線（または画素）を表示すると）、次フレームの画像の最初の線（または画素）を表示する前に何らかの時間だけ遅延させるように構成され得る。いくつかの例では、このようなディスプレイデバイスが、ディスプレイを介して線（すなわち垂直方向の遅延期間）および／または画素（すなわち水平方向の遅延期間）を表示する時間の長さによって定義される期間に基づいて、このような遅延期間を定義できる。例えば、遅延期間が垂直方向の遅延期間を備える場合、ディスプレイは、フレームの１つまたは複数のアクティブな線の表示を遅らせる時間の長さを定義する、フレームと関連付けられる「ブランキング線」の数に基づいて、画像の線の表示を遅らせるように構成され得る。別の例によれば、遅延期間が水平方向の遅延期間を備える場合、ディスプレイは、フレームと関連付けられる「ブランキング画素」の数に基づいて、画像の画素の表示を遅らせるように構成され得る。このようなブランキング線および／またはブランキング画素のインジケーションは、ディスプレイのメモリまたはレジスタに記憶されても記憶されなくてもよい。例えば、ディスプレイは、ブランキング線および／またはブランキング画素の数を定義するように、事前にプログラムされてよく、またはこのようにプログラム可能であってよく、ディスプレイは、このブランキング線および／またはブランキング画素の数を使って、画像の連続するフレームの表示を遅らせる期間を定義できる。他の例では、このようなブランキング線および／またはブランキング画素のインジケーションが、ディスプレイによって生成されてよく、メモリ位置に記憶され、ディスプレイによって使用されて、画像のフレームのアクティブな線または画素の表示を、画像の前のフレームの表示に対して遅らせることができる。

本明細書で説明される技法によれば、図１に示されるディスプレイデデバイス１１０Ａ、１１０Ｂは、連続するフレームの表示の間の遅延時間を修正することによって、第１の画像部分と第２の画像部分の少なくとも１つの副部分の表示を調整するように構成され得る。例えば、ディスプレイデバイス１１０Ａ、１１０Ｂは、フレームと関連付けられたある数の垂直方向のブランキング線および／または水平方向のブランキング画素を、挿入または削除し、フレームの少なくとも１つの副部分（例えば線または画素）の表示時間が調整されるようにするように構成され得る。いくつかの例では、ディスプレイデバイス１１０Ａ、１１０Ｂが、調整されたブランキング線および／またはブランキング画素と共にフレームを出力するように動作すると、ディスプレイデバイスは、ディスプレイ１１０Ａ、１１０Ｂによって表示されることになる次フレームの画像の部分に対する、以前に使われた遅延（例えば、以前に使われた数の、垂直方向のブランキング線および／または水平方向のブランキング画素）に戻ることができる。このようにしてブランキング線および／またはブランキング画素を追加または削除することによって、画像部分の少なくとも１つのフレーム（例えばフレームの少なくとも１つの副部分）の表示時間を調整することで、ホストコントローラ１１５は、ディスプレイ１１０Ａ、１１０Ｂの動作を同期させて画像１１６の該当する第１の部分１１６Ａ、第２の部分１１６Ｂを表示するように構成され得る。これらの技法によれば、ホストコントローラ１１５は、ディスプレイ１１０Ａ、１１０Ｂの内部のクロック基準を同期させるためのより複雑な技法を使うことなく、ディスプレイ１１０Ａ、１１０Ｂに分かれる画像１１６の表示を同期させるように動作できる。また、本明細書で説明される技法によれば、単一の命令をディスプレイ１１０Ａ、１１０Ｂの１つまたは複数へ出して１つまたは複数のブランキング線および／またはブランキング画素を追加または削除するホストコントローラ１１５の代わりに、ホストコントローラ１１５は、複数のディスプレイ１１０Ａ、１１０Ｂを徐々に同期させて該当画像部分１１６Ａ、１１６Ｂを表示させるために、表示される画像部分１１６Ａ、１１６Ｂの１つまたは複数の異なるフレームと関連付けられた連続した複数の命令を発行できる。

これらの例によれば、本明細書で説明されるように、画像１１６の第１の部分１１６Ａまたは第２の部分１１６Ｂの少なくとも１つの副部分の表示時間を調整するために、ホストコントローラ１１５は、該当ディスプレイ１１０Ａ、１１０Ｂからｈｓｙｎｃｈ信号およびｖｓｙｎｃｈ信号の１つまたは複数を受け取り、１つまたは複数のブランキング線および／またはブランキング画素を挿入または削除するために該当ディスプレイ１１０Ａ、１１０Ｂによって使われ得るディスプレイ調整信号をディスプレイ１１０Ａ、１１０Ｂの１つまたは複数に送り、これにより少なくとも１つの副部分の表示への調整（例えば、前に表示されたフレームに対する）をさせることができる。

本明細書で説明する技法は、いくつかの理由で有利であり得る。例えば、ホストコントローラ１１５は、追加の回路またはソフトウェア（例えば、ＰＬＬ、ＤＬＬ、他のクロック同期コンポーネント）を伴わずに、画像１１６の該当する第１の部分１１６Ａおよび第２の部分１１６Ｂを出力して、上で説明されたように第１のディスプレイ１１０Ａおよび第２のディスプレイ１１０Ｂの１つまたは複数のクロック源を直接同期させるようにディスプレイ１１０Ａおよび１１０Ｂを制御できる。

図２は、本開示の技法に合致し第１のディスプレイ２１０Ａおよび第２のディスプレイ２１０Ｂに分かれる画像の表示（図２には示されない）を制御するように構成されるホストコントローラ２１５の一例を示すブロック図である。図２に示されるように、各々のディスプレイ２１０Ａ、２１０Ｂは該当処理エンジン２１４Ａ、２１４Ｂを含み得る。各々のディスプレイ２１０Ａ、２１０Ｂは、上で説明されたように、スマートディスプレイと呼ばれ得る。処理エンジン２１４Ａ、２１４Ｂは、ホストコントローラ２１５から複数の命令および／またはデータを受け取り、受け取られた命令および／またはデータを処理して、該当ディスプレイ２１０Ａ、２１０Ｂの画面２１２Ａ、２１２Ｂを介して表示されることになる画像データ２４０Ａ、２４０Ｂを生成するように構成されるハードウェアまたはソフトウェアの任意の組合せを備え得る。

図２に示されるように、ディスプレイ２１０Ａ、２１０Ｂの各々は、ディスプレイ制御モジュール（ＤＣＭ）２３９Ａ、２３９Ｂを含む。ディスプレイ制御モジュール２３９Ａ、２３９Ｂは、処理された画像データ２４０Ａ、２４０Ｂを（例えば図２には示されないフレームバッファを介して）受け取り、画像を表示するように該当する画面２１２Ａ、２１２Ｂを制御できる。いくつかの例では、画像データ２４０Ａ、２４０Ｂが、ホストコントローラ２１５から受け取られ得る。他の例では、画像データ２４０Ａ、２４０Ｂが、ディスプレイ２１０Ａ、２１０Ｂによって受け取られる複数のグラフィクス命令に基づいて該当の処理エンジン２１４Ａ、２１４Ｂによって生成される画像データを備え得る。各々の場合において、画像データ２４０Ａ、２４０Ｂは、ディスプレイ２１０Ａ、２１０Ｂによって表示されることになる画像の少なくともある部分を定義する画素データであってよい。

図２にも示されるように、各々のディスプレイ２１０Ａ、２１０Ｂは進行状況特定モジュール（ＰＩＭ）２５０Ａ、２５０Ｂを含む。ＰＩＭ２５０Ａ、２５０Ｂは、該当ディスプレイ２１０Ａ、２１０Ｂの状態を各々求め、画像の該当部分（例えば、図１に示されるような、第１の部分１１６Ａ、第２の部分１１６Ｂ）を表示できる。例えば、各ＰＩＭ２５０Ａ、２５０Ｂは、該当ディスプレイ２１０Ａ、２１０Ｂを介して表示されている画像の該当する第１の部分および第２の部分の副部分（例えば線、画素）の数を求めることができる。各ＰＩＭ２５０Ａ、２５０Ｂは、該当ディスプレイ２１０Ａ、２１０Ｂの状態を示すディスプレイ状態２１８Ａ、２１８Ｂをホストコントローラ２１５に伝えて、画像の該当する第１の部分と第２の部分とを表示できる。

ホストコントローラ２１５は、少なくとも２つのディスプレイ２１０Ａ、２１０Ｂから少なくとも第１のディスプレイ状態２１８Ａおよび第２のディスプレイ状態２１８Ｂを受け取ることができる。ホストコントローラ２１５は、受け取られたディスプレイ状態２１８Ａ、２１８Ｂを互いに比較し、この比較に基づいて第１のディスプレイ２１０Ａと第２のディスプレイ２１０Ｂとの差を求めて、該当する画像の部分を表示できる。いくつかの例では、受け取られたディスプレイ状態２１８Ａ、２１８Ｂに差が存在する場合、ホストコントローラ２１５が画像の該当部分の表示を調整するようにディスプレイ２１０Ａ、２１０Ｂの少なくとも１つを制御するディスプレイ調整２１９をディスプレイ２１０Ａ、２１０Ｂの少なくとも１つへ伝えることができる。例えば、ディスプレイ調整２１９は、ディスプレイ２１０Ａ、２１０Ｂの少なくとも１つに画像の該当する部分の少なくとも１つの副部分（例えば線または画素）の表示を調整させることができる。例えば、ディスプレイ調整２１９は、少なくとも１つの副部分の表示とその前に表示される画像フレームとの間の期間をディスプレイ２１０Ａ、２１０Ｂに調整させるように構成され得る。

図３は、本開示の技法と合致し複数のディスプレイに分かれて画像を表示するように構成される複数のディスプレイ３１０Ａ、３１０Ｂの１つの非限定的な例を示す。該当する構成が、ディスプレイ３１０Ａ、３１０Ｂおよびグラフィクス処理エンジン３１４Ａ、３１４Ｂのような該当するＡおよびＢの識別子と共に図３に示される。本明細書では、図３のこれら該当する構成が、該当する「Ａ」および「Ｂ」で指定された構成間で共有される態様を説明する際に、図３に示された該当するＡおよびＢの識別子を伴わずに集合的に参照される。例えば、ディスプレイ３１０Ａ、３１０Ｂは、「ディスプレイ３１０」として集合的に参照される。別の例として、グラフィクス処理エンジン３１４Ａ、３１４Ｂは、「グラフィクス処理エンジン３１４」として集合的に参照される。別の例として、画像データ３４０Ａ、３４０Ｂは、「画像データ３４０」として集合的に参照される。

一般的に言うと、グラフィクス処理エンジンは、ディスプレイ３１０によって（例えば、図１に示されるホストコントローラ１１５から）受け取られた画像データおよび／または複数のグラフィクス命令を処理して、画像データ３４０を出力するように構成され得る。

図３に示されるように、グラフィクス処理エンジン３１４はフレームバッファ３３８も含む。フレームバッファ３３８は表示のために画像データ３４０（例えば画素情報）を一時的または恒久的に記憶するように構成される任意のコンピュータ可読記憶媒体を備え得る。例えば、フレームバッファ３３８はランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、磁気ハードディスクメモリ、または、画像データ３４０のようなデータを記憶するように構成された任意の他の種類のコンポーネントなどの任意タイプの記憶コンポーネントを備え得る。いくつかの例では、グラフィクス処理エンジン３１４が、複数のグラフィクス命令を処理して、処理された画像データ３４０をフレームバッファ３３８に出力できる。

ディスプレイ制御モジュール３３９はフレームバッファ３３８に記憶された画像データ３４０をアクセスし、この画像データ３４０に基づいて画像を表示するためにディスプレイ３１０を制御するように構成され得る。いくつかの実装形態では、ディスプレイ制御モジュールが、グラフィクス処理エンジン３１４の一部であってよい。いくつかの例では、グラフィクス処理エンジンがまた、グラフィクス処理ユニット（ＧＰＵ）を含み得る。

ディスプレイ３１０は、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、リアプロジェクションディスプレイ、プロジェクタディスプレイ、陰極線管ディスプレイ、または任意の他の種類のディスプレイを備え得る。例えば、液晶ディスプレイまたはプラズマディスプレイは、ディスプレイの画面上にある（図３には示されない）複数のディスプレイ素子を含み得る。各ディスプレイ素子は、光を発し（または発しない）ように、かつ／または異なる色もしくは他の特性の光を発するように構成され得る。ディスプレイ制御モジュール３３９は、画像データ３４０に基づいてこのようなディスプレイ素子を制御できる。例えば、ディスプレイ制御モジュール３３９は、画像のある特定の画素が赤色であることを示す画素データ３４０に基づいて、このような画素を表す１つまたは複数のディスプレイ素子に、赤色の光を放出させることができる。

図３にも示されるように、ディスプレイ３１０はクロック源３３２を含む。クロック源３３２は、基準クロック３３５を生成するように構成される水晶発振器または他のハードウェアおよび／もしくはソフトウェアコンポーネントのようなものであって、基準クロック３３５を生成するように構成される１つまたは複数のコンポーネントを含み得る。ディスプレイ３１０の１つまたは複数の他のコンポーネント、すなわちグラフィクス処理エンジン３１４、フレームバッファ３３８、およびまたはディスプレイ制御モジュール３３９などは生成された基準クロック３３５に基づいて動作できる。例えば、ディスプレイ制御モジュール３３９はクロック源３３２によって生成された基準クロックに基づいて画像の該当副部分（例えば線）を表示するようにディスプレイ３１０を制御できる。

いくつかの例によれば、ディスプレイ制御モジュール３３９は、ディスプレイ画面３１２を介する表示のために、基準クロック３３５に基づいてフレームバッファ３３８に記憶された画像データ３４０を読み取ることができる。例えば、ディスプレイ制御モジュール３３９は、基準クロック３３５に基づいて定義される間隔でフレームバッファ３３８に記憶された画像データ３４０の副部分（例えば線）を読み取ることができる。画像データ３４０のこのような副部分は、画像の表示部分の１つまたは複数の副部分（例えば、画像の第１または第２の部分の線）に対応し得る。

図３のディスプレイ３１０Ａに関して示されるように、フレームバッファ３３８Ａは、画面３１２Ａを介して表示される画像の第１の部分の線（図１に示されるような第１の画像部分１１６Ａに対応する）に対応する副部分３４１〜３４６を含む画像データ３４０Ａを有する。副部分３４１〜３４６は、１フレームの画像（例えば、ビデオシーケンスのような複数のフレームのシーケンスのうちのあるフレーム）に対応し得る。図３に示されるように、第１の部分の副部分３４５および３４６は、フレームバッファ３３８Ａから読み取られており、画面３１２Ａを介して表示されている。図３にも示されるように、第１の部分の副部分３４１〜３４４は、フレームバッファ３３９Ａからまだ読み取られておらず、画面３１２Ａを介して表示されていない。図３はまた、副部分３４５および３４６よりも前に画面３１２Ａを介して表示されているいくつかの副部分（図３ではラベル付けされていない）も示す。このような副部分は、例えば、画像部分の同じフレームまたは別のフレーム（例えば、ディスプレイ制御モジュール３３９Ａによってフレームバッファから以前に読み取られたフレーム）の副部分を備え得る。

図３のディスプレイ３１０Ｂに関して示されるように、フレームバッファ３３８Ｂは、画面３１２Ｂを介して表示される画像の第２の部分（図１に示されるような第２の部分１１６Ｂ）の線に対応する副部分３６１〜３６６を含む画像データ３４０Ｂを有する。副部分３６１〜３６６は、１フレームの画像部分（例えば、ビデオシーケンスのような複数のフレームのシーケンスのうちのあるフレーム）に対応し得る。図３に示されるように、第２の部分の副部分３６３〜３６６は、フレームバッファ３３８Ｂから読み取られており、画面３１２Ｂを介して表示されている。図３にも示されるように、第２の部分の副部分３６１〜３６２は、フレームバッファ３３９Ｂからまだ読み取られておらず、画面３１２Ｂを介して表示されていない。図３はまた、副部分３６３〜３６６よりも前に画面３１２Ｂを介して表示されている、（図３では標識されない）いくつかの副部分も示す。このような副部分は、例えば、画像部分の同じフレームまたは別のフレーム（例えば、ディスプレイ制御モジュール３３９Ｂによってフレームバッファから以前に読み取られたフレーム）の副部分を備え得る。

図３に示されるディスプレイ３１０Ａ、３１０Ｂの各フレームバッファ３３９Ａ、３３９Ｂは、全部で６本の線（例えば、線３４１〜３４６、線３６１〜３６６をそれぞれ含む）を各々含む該当画像部分を有する。図３の例は、本開示の技法を説明する目的で与えられる。いくつかの例では、本明細書で説明されるように表示されることになる画像または画像部分が、図３に示されたものよりも、画像データ３４０および対応する画面出力の線を多く含み得る。例えば、高解像度のディスプレイによって表示されるように構成される画像は、画像データ３４０の、７２０本または１０８０本の線、または任意の他の数の線を含み得る。

図３の例によれば、ディスプレイ３１０Ａは、画像の第１の部分（例えば図１に示される第１の部分１１６Ａ）の２本の線３４５〜３４６を表示しているが、ディスプレイ３１０Ｂは、第２の部分３１６Ｂ（例えば図１に示される第２の部分１１６Ｂ）の４本の線３６３〜３６６を表示している。従って、第１の部分３１６Ａおよび第２の部分３１６Ｂそれぞれを出力するディスプレイ３１０Ａおよび３１０Ｂの動作は同期していない。いくつかの例では、図２に示されるような、ディスプレイ３１０Ａおよび３１０Ｂの動作間における同期の欠如が、ディスプレイ３１０Ａおよび３１０Ｂの該当クロック源３３２Ａ、３３２Ｂからのクロック信号３３５Ａ、３３５Ｂの差によって引き起こされ得る。

図３に示されるように、本開示の技法によれば、ディスプレイ３１０Ａ、３１０Ｂの各々は、進行状況特定モジュールＰＩＭ３５０Ａ、３５０Ｂ（まとめてＰＩＭ３５０）を含む。ＰＩＭ３５０は、ディスプレイ３１０の状態を判定して画像の部分を出力できる。例えば、ＰＩＭ３５０は、ディスプレイ制御モジュール３３９および／またはフレームバッファ３３８の動作を監視し、画像の部分を出力するためにディスプレイ３１０の状態を判定できる。

ＰＩＭ３５０は、画像部分の１つまたは複数の副部分（例えば線または画素）を表示するためにディスプレイ３１０の進行状況を判定できる。例えば、ＰＩＭ３５０は、ディスプレイ制御モジュール３３９の動作を監視し、ディスプレイ制御モジュール３３９によってフレームバッファから読み取られ表示されている画像の部分のある数の線または画素のような画像部分の副部分を表示できる。例えば、ディスプレイ３１０ＡのＰＩＭ３５０Ａは、ディスプレイ制御モジュール３３９Ａを監視し、２本の線３４５〜３４６がフレームバッファ３３８によって読み取られ画面３１２Ａを介して表示されているかどうかを判定できる。ディスプレイ３１０ＢのＰＩＭ３５０Ｂは、ディスプレイ制御モジュール３３９Ｂを監視し、４本の線３６３〜３６６がフレームバッファ３３９によって読み取られ画面３１２Ｂを介して表示されているかどうかを判定できる。

他の例によれば、ＰＩＭ３５０は、ディスプレイ制御モジュール３３９の動作を直接監視しなくてもよい。これらの例によれば、ＰＩＭ３５０は、ディスプレイ３１０の状態を判定して、フレームバッファ３３８の利用可能な空間および／または使われている空間の量を求めたことに基づいて画像の１つまたは複数の副部分を出力できる。例えば、ＰＩＭ３５０は、フレームバッファ３３８から読み取られ画面３１２を介して表示されるべき現在フレームの位置を示すポインタまたは他の参照マーカーの場所を求めることができる。

別の例として、フレームバッファ３３８の利用可能な記憶サイズが、表示されるべき画像の線または画素の具体的な数（例えば１０８０本の線）を表し得る。この例によれば、ＰＩＭ３５０は、フレームバッファ３３８に記憶された画像データ３４０によって使われる利用可能な記憶空間の量を求め、それによって、画像の副部分（例えばある数の線または画素）の表示に関するディスプレイ３１０の進行状況を求めることができる。例えば、図３に示されるように、ディスプレイ３１０ＡのＰＩＭ３５０Ａは、フレームバッファ３３８Ａを監視し、画像の第１の部分の２本の線３４５〜３４６がフレームバッファ３３８Ａから読み取られ画面３１２Ａを介して表示されていると判定できる。ディスプレイ３１０ＢのＰＩＭ３５０Ｂは、フレームバッファ３３８Ｂを監視し、画像の第２の部分の４本の線３６３〜３６６がフレームバッファ３３９から読み取られ画面３１２Ｂを介して表示されていると判定できる。

いくつかの例では、ディスプレイ３１０を監視することに基づいて、画像部分の副部分（例えば線）の表示に関するディスプレイ３１０の進行状況を求めて、ＰＩＭ３５０が画像部分の１つまたは複数の副部分の表示に関するディスプレイ３１０の進行状況をホストコントローラ（例えば、図２に示されるホストコントローラ２１５）へ示すディスプレイ状態（例えば、図２に示されるようなディスプレイ状態２１８Ａ、２１８Ｂ）を生成できる。例えば、ＰＩＭ３５０は、画像部分のフレームの出力に関するディスプレイ３１０の進行状況（例えば、ディスプレイ画面３１２を介して表示されている画像部分の線および／または画素の数）を示すディスプレイ状態（図３には示されない）を生成できる。ＰＩＭ３５０は、ディスプレイ状態を継続的に（例えば、フレームバッファ３３９に記憶される新規フレームの画像部分である画像データの副部分をフレームバッファ３３９へ記憶する／フレームバッファ３３９から読み取ることに関する基準クロック３３５の各々のクロック周期で）かつ／または１つまたは複数の所定の間隔に基づいて生成および／または通信できる。

いくつかの例では、ＰＩＭ３５０が、上で説明されたようなｖｓｙｎｃｈ信号および／またはｈｓｙｎｃｈ信号を備えるディスプレイ状態を生成できる。例えば、本明細書で説明されたようなディスプレイ３１０は、フレームバッファ３３８に記憶される画像のアクティブな副部分の表示を、画像の前のフレームの表示の後にある期間、遅らせるように構成され得る。このような期間は、垂直方向のブランキング線および／または水平方向のブランキング画素の数を含む、フレームの１つまたは複数のブランキング領域に基づき得る。いくつかの例では、水平方向のブランキング領域がｈｓｙｎｃｈ領域（すなわちｈｓｙｎｃｈ信号）を含んでよく、ｈｓｙｎｃｈ領域が画像部分のその前に表示されるフレームに対してディスプレイがフレームの画素の表示を遅らせる期間の少なくとも一部を示し得る。垂直方向のブランキング領域はｖｓｙｎｃｈ領域（すなわちｖｓｙｎｃｈ信号）を含んでよく、ｖｓｙｎｃｈ領域は画像部分のその前に表示されるフレームに対してディスプレイがフレームの線の表示を遅らせる期間の少なくとも一部を示し得る。これらの例によれば、ＰＩＭ３５０は、上で説明されたようなｖｓｙｎｃｈ信号、ｈｓｙｎｃｈ信号、またはｖｓｙｎｃ信号とｈｓｙｎｃｈ信号の両方を備えるディスプレイ状態２１８Ａ、２１８Ｂを生成できる。

いくつかの例では、ＰＩＭ３５０が、例えば、基準クロック３３５Ａの各クロック周期ごとに、または、フレームバッファ３３８に記憶されもしくはフレームバッファ３３８から読み取られる画像データ３４０の各副部分ごとに、画像部分の副部分（例えば線および／または画素）の出力に関するディスプレイ３１０の進行状況のインジケーションを継続的に出力できる。他の例では、新規の画像部分（例えばビデオシーケンスの新たなフレーム）がフレームバッファ３３８に記憶される（またはフレームバッファ３３８から読み取られる）度に、ＰＩＭ３５０は副部分の出力に関するディスプレイ３１０の進行状況のインジケーションを出力するように動作できる。さらに他の例では、ＰＩＭ３５０が所定の間隔に従ってディスプレイ３１０の進行状況のインジケーションを出力できる。例えば、ＰＩＭ３５０は、フレームバッファ３３８に記憶されまたはフレームバッファ３３８から読み取られる画像データ３４０の５個の副部分ごとに、または、基準クロック３３５Ａの２０回のクロック周期ごとに、ディスプレイ３１０の進行状況を求めるように動作できる。いくつかの例では、ＰＩＭ３５０がディスプレイ３１０の状態を計数して画像データを表示するように構成されるカウンタ（図３には示されない）を含み得る。例えば、このようなカウンタは、画像データ３４０の副部分がフレームバッファ３３８に記憶される（またはフレームバッファ３３８から読み取られる）度に更新され得る。

図２に戻ると、ホストコントローラ２１５は、複数のディスプレイ２１０Ａ、２１０Ｂに分かれた画像を表示するために複数のディスプレイ２１０Ａ、２１０Ｂを制御できる。本開示の技法によれば、ディスプレイ２１０Ａ、２１０Ｂの各々は、図３に示されるＰＩＭ３５０Ａ、３５０Ｂに関して上で説明されたような進行状況特定モジュール（ＰＩＭ）２５０Ａ、２５０Ｂを含む。ＰＩＭ２５０Ａ、２５０Ｂは各々該当するディスプレイ２１０Ａ、２１０Ｂについて、該当する第１の画像部分２１６Ａ、第２の画像部分２１６Ｂの１つまたは複数の副部分の出力に関する該当ディスプレイの進行状況を求め、第１の画像部分２１６Ａ、第２の画像部分２１６Ｂの該当する副部分の表示に関する該当ディスプレイの進行状況を示すディスプレイ状態信号２１８Ａ、２１８Ｂ（例えば、ｖｓｙｎｃｈおよび／またはｈｓｙｎｃｈ信号）を伝えることができる。本開示の技法によれば、ホストコントローラ２１５は、ディスプレイ状態信号２１８Ａ、２１８Ｂを受け取り、それに応答して、少なくとも１つのディスプレイ状態信号２１９を生成することができ、ディスプレイ状態信号２１９は該当するディスプレイ２１０Ａ、２１０Ｂによって表示されるべき第１の画像部分および／または第２の画像部分（例えば、図１に示されるような第１の画像部分１１６Ａ、第２の画像部分１１６Ｂ）の少なくとも１つの副部分（例えば、少なくとも１つの線および／または画素）の表示を調整することを第１および第２のディスプレイ２１０Ａ、２１０Ｂのうちの１つまたは複数に行わせるように構成される。

図４は、ホストコントローラ４１５の一例を示すブロック図である。ホストコントローラ４１５は、複数のディスプレイ（例えば、図２に示されるディスプレイ２１０Ａ、２１０Ｂ）を同時に制御するように構成される任意のデバイスを備え得る。例えば、ホストコントローラ４１５は、少なくとも２つのディスプレイへ通信可能に結合されて、かつ複数のディスプレイに分かれた少なくとも１つの画像を表示するために複数のディスプレイを制御するように構成される任意のデバイスを備え得る。いくつかの例では、ホストコントローラ４１５が、デスクトップコンピュータ、ゲームコンソール、ラップトップコンピュータ、スマートフォン、フィーチャーフォン、またはタブレットコンピュータ、デジタルメディアプレーヤ、または、複数のディスプレイを制御してこれらディスプレイに分かれた画像を表示させるように構成される任意の他のデバイスなどのコンピューティングデバイスを備え得る。

図４に示されるように、ホストコントローラ４１５は、少なくとも１つのプロセッサ４７５を含み得る。プロセッサ４７５は、複数のプログラム命令を処理するように構成される任意のコンポーネントを含み得る。例えば、プロセッサ４７５は１つまたは複数の中央演算処理装置（ＣＰＵ）、グラフィクス処理ユニット（ＧＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または命令を処理するように構成される任意の他のコンポーネントを含み得る。プロセッサ４７５は、複数のプログラム命令を実行して、本明細書で説明された技法に合致して動作することをホストコントローラ４１５に行わせることができる。

図４にも示されるように、ホストコントローラ４１５は通信モジュール４７６を含む。通信モジュール４７６は、ホストコントローラ４７５が複数のディスプレイ（例えば、図２に示されるディスプレイ２１０Ａ、２１０Ｂ）および／または他のコンピューティングデバイスと通信することを可能にできる。例えば、通信モジュール４７６は、ホストコントローラ５７５と複数のディスプレイおよび／または他のコンピューティングデバイスとの間において有線通信（例えば、イーサネット（登録商標）、ｄｉｇｉｔａｌｖｉｄｅｏｉｎｐｕｔ（ＤＶＩ（登録商標））、ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎｍｕｌｔｉｍｅｄｉａｉｎｔｅｒｆａｃｅＨＤＭＩ（登録商標））、またはワイヤレス通信（Ｗｉ−Ｆｉ（登録商標）、セルラーネットワーク、Ｂｌｕｅｔｏｏｔｈ（登録商標））を可能にするように構成され得る。

図４にも示されるように、ホストコントローラ４１５は、少なくとも１つの記憶コンポーネント４７８をさらに含む。記憶コンポーネント４７８は、データおよび／または複数の実行可能命令、例えば、本開示の技法に合致して動作することをホストコントローラに行わせるためのもので、プロセッサ４７５によって実行可能な複数の命令を記憶するように構成される任意のコンポーネントを備え得る。例えば、記憶コンポーネント４７８は、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、磁気ハードディスクメモリ、光学メモリ、または、データもしくは複数の命令を一時的にもしくは長期的に記憶するように構成される任意の他の種類のコンポーネントを含む、任意の種類の記憶コンポーネントを備え得る。

図４に示されるように、ホストコントローラ４１５はグラフィクス制御モジュール４７７も含む。いくつかの例では、グラフィクス制御モジュール４７７が表示される画像に関連する複数の命令および／またはデータ、例えば、複数のディスプレイ（例えば、図３に示されるディスプレイ３１０Ａ、３１０Ｂ）の該当するグラフィクス処理モジュール（例えば、図３に示されるグラフィクス処理エンジン３１４Ａ、３１４Ｂ）が解釈可能な画像データおよび／または複数のグラフィクス命令を伝えることができる。本明細書で説明されるように、いくつかの例では、第１のディスプレイに伝えられる画像データおよび／または複数のグラフィクス命令４１７Ａが、第２のディスプレイに伝えられる画像データおよび／または複数のグラフィクス命令４１７Ｂとは異なり得る。しかし、他の例では、画像データおよび／または複数のグラフィクス命令の少なくとも一部が画像データおよび／または複数のグラフィクス命令の少なくとも一部と同じであってよい。

いくつかの例では、グラフィクス制御モジュール４７７が、プロセッサ４７５によって実行可能な複数の命令、例えば、複数の命令および／またはデータを生成して複数のディスプレイへ伝えるもので、かつプロセッサ４７５上で実行されるアプリケーションを備え得る。例えば、このようなアプリケーションは、ユーザの入力、または、別のコンピューティングデバイス（図４には示されない）から受け取られた入力に応答して、画像データおよび／または複数のグラフィクス命令を生成し伝えることができる。別の例によれば、グラフィクス制御モジュール４７７は、ホストコントローラ４１５のメモリコンポーネントに記憶された、または、ホストコントローラ４１５に通信可能に結合される別のコンピューティングデバイスから受け取られた画像データおよび／または複数のグラフィクス命令（例えば、流された画像データ）を伝えるように構成されるホストコントローラ４１５のソフトウェアおよび／またはハードウェアを備え得る。

図４に示されるように、ホストコントローラ４１５はオフセット測定モジュール（ＯＤＭ）４８０を含む。図４に示されるように、ＯＤＭ４８０は複数のディスプレイの各々のディスプレイ状態４１８Ａ、４１８Ｂを、ホストコントローラ４７５に通信可能に結合された第１のディスプレイおよび第２のディスプレイ（例えば、図２に示されるディスプレイ２１０Ａ、２１０Ｂ）から受け取る（例えば、図４に示される通信モジュール４７６を介して）ことができる。受け取られたディスプレイ状態４１８Ａ、４１８Ｂは各々、上で説明されたように、画像の該当部分の表示に関し該当する第１のディスプレイおよび第２のディスプレイの進行状況を示すことができる。例えば、ディスプレイ状態４１８Ａ、４１８Ｂは、画像の該当部分の出力のタイミングを示すことができる。別の例によれば、ディスプレイ状態は、複数のディスプレイに分かれ該当ディスプレイによって出力されている画像の該当する第１の部分および第２の部分（例えば、図１に示されるような、画像１１６の第１の部分１１６Ａ、第２の部分１１６Ｂ）の副部分の数（例えば、線および／または画素の数）を示すことができる。いくつかの例では、図３を参照して上で説明されたように、ディスプレイ状態４１８Ａ、４１８Ｂが画像１１６の第１の部分１１６Ａまたは第２の部分１１６Ｂの少なくとも１つのフレームと関連付けられるｖｓｙｎｃｈ信号および／またはｈｓｙｎｃｈ信号を含み得る。

いくつかの例では、ＯＤＭ４８０が、受け取られた第１のディスプレイ状態４１８Ａおよび第２のディスプレイ状態４１８Ｂを互いに比較して、第１のディスプレイおよび第２のディスプレイ間のオフセット４５５を求めることができる。例えば、第１のディスプレイ状態４１８Ａ、第２のディスプレイ状態４１８Ｂに基づき、ＯＤＭ４８０は、第１のディスプレイによって表示される線の数と、第２のディスプレイによって表示される線の数とを比較でき、これにより例えば第１のディスプレイおよび第２のディスプレイが互いにどの程度同期から外れているかの測定値となる差を求めることができる。例えば、ＯＤＭ４８０は、本明細書で説明されたようなｈｓｙｎｃｈ信号および／またはｖｓｙｎｃｈ信号のうちの１つまたは複数を備えるディスプレイ状態４１８Ａ、４１８Ｂに基づき、該当する第１の画像部分および第２の画像部分を表示する際の、該当する第１のディスプレイおよび第２のディスプレイの表示と関連付けられる遅延を求めることができ、これによりディスプレイ状態４１８Ａ、４１８Ｂに基づいて画像の第１の部分および第２の部分を表示するための該当ディスプレイの動作の差を求めることができる。ディスプレイ状態４１８Ａ、４１８Ｂに基づき、ＯＤＭ４８０はこうして求められた差を示すオフセット４５５を生成し得る。

図４にも示されるように、ホストコントローラ４１５は調整制御モジュール４８２をさらに含む。調整制御モジュール４８２は求められたオフセット４５５をＯＤＭ４８０から受け取ることができる。求められたオフセット４５５に基づき、調整制御モジュール４８２は複数のディスプレイの少なくとも１つにディスプレイ調整４１９を伝えても伝えなくてもよい。

一例によれば、調整制御モジュール４８２は、オフセット４５５が複数のディスプレイの間で求められたかどうかに基づいて複数のディスプレイの少なくとも１つへディスプレイ調整４１９を伝えることができる。他の例では、調整制御モジュール４８２が、求められたオフセット４５５と所定の閾値との比較に基づいてディスプレイ調整４１９を伝えるように構成され得る。このような所定の閾値は、例えば、画像の該当する部分を表示するための複数のディスプレイの動作の時間差、または、複数のディスプレイによって表示される画像の該当する部分の１つまたは複数の副部分を表示するための複数のディスプレイの動作における線の数の差を示すことができる。このような所定の閾値は、いくつかの例では、複数のディスプレイ間での同期の欠如が、画像の第１の部分および第２の部分の表示において望ましくない影響を引き起こし得る期間および／または副部分の数に基づき得る。１つのそうした例として、このような所定の閾値は、５本の線という差を示し得る。この例によれば、調整制御モジュール４８２は、求められたオフセット４５５が５本の線以上である場合に複数のディスプレイの少なくとも１つへディスプレイ調整４１９を伝えることができる。

他の例では、調整制御モジュール４８２が、求められたオフセット４５５に基づいてリセットを伝えるようにさらに構成され得る。例えば、調整制御モジュール４８２は、受け取られたオフセット４５５をリセット閾値と比較することができ、リセット閾値は、画像部分の１つまたは複数の副部分の表示の調整が複数のディスプレイに分けて画像を表示する複数のディスプレイを同期させるうえで不十分であり得る副部分（例えば線）の数のオフセットを示す。例えば、調整制御モジュール４８２は、該当ディスプレイの１つまたは複数のクロック生成コンポーネントを初期状態にリセットすることを複数のディスプレイに行わせるように構成されるリセットを伝えることができる。他の例によれば、リセットモジュールは、共通の時間においてフレームバッファをクリアし、該当する画像部分の表示を開始することを複数のディスプレイの１つまたは複数に行わせることができる。具体的には、２つのディスプレイがある場合、調整制御モジュール４８２は、両方のディスプレイが同時に表示を再び開始するように、各ディスプレイに自身のフレームバッファのリセットとクリアとを行わせることができる。例えば、ディスプレイ調整モジュール４８２は、現在フレームをディスプレイの該当するフレームバッファへリロードすることを該当ディスプレイに行わせたり、現在フレームをクリアし、ビデオシーケンスの次フレームに対応する画像データをロードすることを該当ディスプレイに行わせたりするように構成されるリセットを伝えることができる。

上の表１は、求められたオフセット４５５に応じ、調整制御モジュール４８２によって伝えられ得るディスプレイ調整４１９の１つの非限定的な例を示す。表１の例によれば、ディスプレイ調整４１９の命令は、８ビットのデータを含む。第１のビットＤ０は、複数のフレーム（ビデオシーケンスを備える画像１１６の第１の部分１１６Ａの）のうちのどのフレームにシフトを適用すべきか（例えば、ブランキング線の数を調整すべきか）を示す。この例によれば、０という値は、ディスプレイがディスプレイ調整４１９を次フレームの画像の部分に適用すべきであることを示し得る。また、この例によれば、１という値は、ディスプレイがディスプレイ調整４１９を次フレームの画像の部分の後のフレームに適用すべきであることを示し得る。これらの例によれば、ホストコントローラ４１５の調整制御モジュール４８２は、次フレームの画像の部分またはさらにこの後のフレームに対してディスプレイ調整を適用すべきかどうかを現在フレームの出力に関するディスプレイの状態に基づいて判定できる。例えば、ディスプレイがディスプレイ調整を処理し、次フレームに対してディスプレイ調整を適用するのに十分な時間がある場合には、調整制御モジュール４８２がディスプレイ調整を次フレームに適用すべきかどうかを判定できる。しかし、次フレームにディスプレイ調整を適用するのに十分な時間がない場合には、調整制御モジュール４８２が次フレームの後のさらなるフレームにディスプレイ調整を適用できる。

表１の例によれば、ディスプレイ調整４１９の第２のビットＤ１から第６のビットＤ５は、追加または削除すべき画像データのフレームと関連付けられるブランキング線および／またはブランキング画素の数を示す。この例によれば、ディスプレイ調整４１９は、追加または削除すべき１〜３２本のブランキング線を示し得る。また、表１の例によれば、ディスプレイ調整４１９の第７のビットＤ６は指示を備える。この指示は、ビットＤ１〜Ｄ５によって示された数のブランキング線および／またはブランキング画素を、追加する（フレームのアクティブな線を表示する際の遅延を大きくする）か、または削除する（フレーム線のアクティブな線を表示する際の遅延を小さくする）かどうかを示すことができる。表１の例によれば、ビットＤ６が値１を割り当てられる場合、ディスプレイはビットＤ１〜Ｄ５によって示される数のブランキング線を追加できる。ビットＤ６が値０を割り当てられる場合、ディスプレイがビットＤ１〜Ｄ５によって示される数のブランキング線を削除できる。

いくつかの例において、ホストコントローラ３１５は、上の表１に示されるようなディスプレイ調整を伝え、画像データの複数の異なるフレームに対するアクティブな線および／または画素のデータの表示を調整するように構成され得る。例えば、ホストコントローラは、例えば３２本の線またはそれよりも少ない所定の閾値未満のディスプレイ調整を伝えるように構成され得る。これらの例によれば、ホストコントローラ３１５が画像データの複数のフレームと関連付けられる複数のディスプレイ調整信号を伝え、本明細書で説明されるように複数のディスプレイを徐々に同期させることができる。

また、表１の例によれば、ディスプレイ調整４１９の第８のビットＤ７がリセットを示す。リセットは、ディスプレイの１つまたは複数のクロック生成コンポーネントをリセットするようにディスプレイに指示できる。例えばビットＤ７が値１を有する場合には、ディスプレイが現在フレームまたは今後のフレームにおいて画像の表示をリセットできる。しかし、ビットＤ７が値０を有する場合には、ディスプレイがビットＤ０〜Ｄ６によって示される線の数、指示、および／またはフレームに従って画像の少なくとも１つのフレームと関連付けられる数のブランキング線および／またはブランキング画素を追加または削除するように動作できる。

図３の例に戻ると、第１のディスプレイ３１０Ａは画面３１０Ａを介して線３４５〜３４６を表示するように動作しており、第２のディスプレイ３１０Ｂは画面３１２Ｂを介して線３６３〜３６６を表示するように動作している。この例によれば、ホストコントローラ４１５（例えばＯＤＭ４８０）は複数のディスプレイの各々から（例えば、図３に示されるディスプレイ３１０Ａ、３１０ＢのＰＩＭ３５０Ａ、３５０Ｂから）ディスプレイ状態４１８Ａ、４１８Ｂを受け取ることができる。ＯＤＭ４８２は、受け取られたディスプレイ状態４１８Ａおよび４１８Ｂを互いに比較し、該当ディスプレイの動作間のオフセット４５５を求めることができる。図３の例によれば、ディスプレイ３１０Ｂは、ディスプレイ３１０Ａが第１の画像について表示した線よりも２本多くの線を第２の画像について表示しているので、ＯＤＭ４８０は、ディスプレイ３１０Ａおよび３１０Ｂの動作の間に２本の線のオフセットがあると判定できる。

ディスプレイ調整制御モジュール４８２は、ディスプレイ調整４１９を第２のディスプレイ３１０Ｂに伝えることができる。一例において、調整制御モジュール４８２は、求められたオフセット４５５が存在する（例えばオフセット４５５が０より大きい）かどうかに基づいてディスプレイ調整４１９を伝えることができる。他の例において、調整制御モジュール４８２は、求められたオフセット４５５を所定の閾値と比較して、ディスプレイ調整４１９を伝えるかどうかを判定できる。図３の例によれば、求められたオフセット４５５が２本の線である場合に、所定の閾値が１本の線であれば、調整制御モジュール４８２が２本の線という求められたオフセットに基づいてディスプレイ調整４１９を伝えることができる。しかし、所定の閾値が３本以上の線である場合において、調整制御モジュール４８２は２本の線という求められたオフセット４５５に基づいて遅延を伝えなくてよい。

一例において、ディスプレイ調整４１９は、画像の第２の部分（例えば図１の第２の部分１１０Ｂ）のさらなる線の出力を遅延させることを第２のディスプレイ３１０Ｂに行わせることができる。例えば、図３の例によれば、ディスプレイ調整４１９によって、フレームバッファ３３９Ｂ（すなわち次フレームと関連付けられる）に記憶されるデータと関連付けられる１本または複数のブランキング線を追加できるので、例えば、フレームバッファ３３９Ｂに記憶される画像データの線および／または画素は、現在フレームおよび次フレームの表示の間でより長く遅延させられる。この例によれば、ディスプレイ調整によって、該当する画像部分の線および／または画素を実質的に同時に表示することができ、これによってディスプレイ１１０Ａ、１１０Ｂに分かれた画像の該当部分の表示に関して、ディスプレイ１１０Ａ、１１０Ｂの動作を同期させる。いくつかの例では、ディスプレイ調整（すなわち、追加の／削除されたブランキング線）が各ディスプレイ調整４１９を出した後、１回だけ実行する（すなわち、例えば１つの連続するフレームにのみ適用する）ことができ、この後、ディスプレイのタイミングは、標準の数のブランキング線および／またはブランキング画素を使って動作するように戻る。

別の例では、ディスプレイ調整４１９が、画像の第１の部分（例えば図１の第１の部分１１０Ａ）の少なくとも１つの前のフレームに対する画像の第１の部分の線および／または画素の遅延を低減させることを第２のディスプレイ３１０Ａに行わせることができる。例えば、図３の例でも、ディスプレイ調整４１９によって、フレームと関連付けられるブランキングデータの１つまたは複数の線および／または画素を削除できるので、例えば、画像の第２の部分の線の表示の遅延は少なくとも１つの前のフレームに対する遅延よりも短い。この例によれば、ディスプレイ調整４１９によって、少なくとも１つのこの後のフレームの線３４２および３６２を実質的に同時に表示することができ、これによって、ディスプレイ１１０Ａ、１１０Ｂに分かれた画像の該当部分を表示するためにディスプレイ１１０Ａ、１１０Ｂの動作を同期させる。

さらに別の例において、調整制御モジュール４８２は複数のディスプレイ調整を伝えるように構成され得る。例えば、図３の例によれば、調整制御モジュール４１８は、ディスプレイ１１０Ａに１つのブランキング線および／またはブランキング画素を削除させる第１のディスプレイ調整と、ディスプレイ１１０Ｂに１つのブランキング線および／またはブランキング画素を追加させる第２のディスプレイ調整とを伝えることができる。この例によれば、少なくとも１つのこの後のフレームに対する線３４２の表示は時間的に先へと延ばされ、従って、遅れている線３６２と同期する。この例によれば、ディスプレイ調整４１９によって、線３４２と３６２とを実質的に同時に表示することができ、これによって、ディスプレイ１１０Ａ、１１０Ｂに分かれた画像の該当部分を表示するためにディスプレイ１１０Ａ、１１０Ｂの動作を同期させる。

複数のディスプレイに分かれた画像を表示するために本明細書で説明される技法は、いくつかの理由で有利であり得る。例えば、本開示の技法は、基準クロック３３５Ａおよび３３５Ｂを互いに同期させることなく、ディスプレイ３１０Ａ、３１０Ｂに分かれた第１の画像部分および第２の画像部分の同期を実現する。従って、これらの技法によれば、画像の該当する部分は実装が複雑で、高価で、かつ／または難しい、クロック同期コンポーネントまたは技法を使わずに、複数のディスプレイに分かれ得る。

上で説明された図３の例は、画像（例えば画像１１６）の該当する部分（例えば、図１に示された第１の部分１１６Ａ、第２の部分１１６Ｂ）を表示するように動作可能な２つのディスプレイ３１０Ａ、３１０Ｂを含む。他の例では、ホストコントローラ４１５が、３つ以上のディスプレイに分かれた画像の表示を制御するように動作可能であってよい。ホストコントローラは、３つのディスプレイに分かれた画像の表示を制御するように動作可能である一例によれば、ＯＤＭ４８０が、図４に示されるように、２つのディスプレイ状態（４１８Ａ、４１８Ｂ）の代わりに、３つのディスプレイ状態４１８を受け取ることができる。この例によれば、ＯＤＭ４８０は、受け取られたディスプレイ状態４１８の各々を互いに比較できる。ＯＤＭ４８０は、３つのディスプレイのうちの１つを、基準として指定できる。ＯＤＭ４８０は、基準のディスプレイに対する、各々の他のディスプレイのオフセット４５５を求めることができる。この例によれば、調整制御モジュール４８２は、２つ以上のディスプレイ調整４１９を伝えて、上で説明されたようにディスプレイの１つまたは複数の動作を調整できる。この例によれば、ホストコントローラ２１５は、３つ以上のディスプレイに分かれた画像を同期させて表示するように動作できる。

上で論じられ、図１、図２に示される例では、ホストコントローラ２１５、４１５が、ディスプレイ１１０Ａ、１１０Ｂ、２１０Ａ、２１０Ｂとは別個のデバイスとして示される。他の例では、ディスプレイの１つまたは複数自体が、上で説明されたようなホストコントローラとして動作するように構成され得る。

図５は、本開示の技法に合致し複数のディスプレイ５１０Ａ、５１０Ｂにわたってディスプレイの表示を制御するように動作可能なホストコントローラ５１５の一例を示すブロック図であり、複数のディスプレイの少なくとも１つはホストコントローラ５１５を含む。図５の例では、ディスプレイ５１０Ａがホストコントローラ５１５を含む。図５に示されたホストコントローラ５１５は、ディスプレイ５１０Ａおよび／または１つもしくは複数の他のハードウェアコンポーネントの１つまたは複数のプロセッサ（例えば、図５には示されないＧＰＵ、ＣＰＵ）によって実行可能な複数のソフトウェア命令を備え得る。図２に示されるホストコントローラ２１５と同様に、第１のディスプレイ５１０Ａのホストコントローラ５１５は上で説明されたような画像データおよび／または複数のグラフィクス命令を出力し、画面５１２Ａ、５１２Ｂを介した、ディスプレイ５１０Ａ、５１０Ｂに分かれた画像の表示を制御するように構成され得る。

図５に示されるように、ホストコントローラ５１５は、ディスプレイ５１８Ａ、５１８Ｂの該当するＰＩＭ５５０Ａ、５５０Ｂから、ディスプレイ状態５５０Ａ、５５０Ｂを受け取るように構成される。ホストコントローラ５１５Ａは、（例えば、図５には示されない、第１のディスプレイ５１０Ａの通信モジュールを介して）第１のディスプレイ５１０の内部からディスプレイ状態５１８Ａを受け取り、ディスプレイ５１０Ｂからディスプレイ状態５１８Ｂを受け取ることができる。

受け取られたディスプレイ状態５１８Ａ、５１８Ｂは各々該当ディスプレイ５１０Ａ、５１０Ｂの状態を示し、ディスプレイ５１０Ａ、５１０Ｂにわたって表示される画像の該当する第１の部分および第２の部分の１つまたは複数の副部分（例えば線）を出力できる。ホストコントローラ５１５は、受け取られた状態５１８Ａ、５１８Ｂを互いにかつ／または上で説明されたような所定の閾値と比較できる。この比較に応じて、ホストコントローラ５１５は、少なくとも１つのディスプレイ調整５１９を第１のディスプレイ５１０Ａと第２のディスプレイ５１０Ｂの１つまたは複数に対して伝えることができる。例えば、ディスプレイ５１０Ａが第１の画像部分について表示している副部分が、ディスプレイ５１０Ｂが第２の画像部分について表示している副部分よりも少ないことを上記の比較が示す場合、ホストコントローラ５１５がディスプレイ調整をディスプレイ５１０Ａの内部（例えば、ディスプレイ５１０Ａの調整制御モジュール４８２）に伝えて、少なくとも１つのその前に表示されるフレームに対する、第１の画像部分のフレームの少なくとも１つの副部分の表示の遅延をディスプレイ５１０Ａに低減させることができる。別の例によれば、ホストコントローラ５１５は、ディスプレイ調整をディスプレイ５１０Ｂ（例えば、ディスプレイ５１０Ｂの調整制御モジュール４８２）に伝えて、少なくとも１つのその前に表示されるフレームに対する、第２の画像部分のフレームの少なくとも１つの副部分の表示の遅延をディスプレイ５１０Ｂに拡大させることができる。このようにして、ディスプレイ５１０Ａのホストコントローラ５１５は、第１のディスプレイ５１０Ａ、第２のディスプレイ５１０Ｂの動作を同期させ、ディスプレイ５１０Ａ、５１０Ｂに分かれた画像の該当する第１の部分および第２の部分を表示できる。

いくつかの例では、複数のディスプレイの２つ以上が、複数のディスプレイに分かれた画像を制御するように構成されるホストコントローラ５１５として動作するように構成され得る。これらの例によれば、複数のディスプレイは、複数のディスプレイのうちのどのディスプレイがホストコントローラ５１５として動作するのに最も適しているかを判定するために互いに通信するように構成されてもよい。例えば、複数のディスプレイの１つまたは複数は、複数のディスプレイの各々が利用可能なコンピューティングリソース、メモリリソース、通信リソース、および／または電力リソースの量を求め、複数のディスプレイのうちの１つに大半の利用可能なリソースを割り当てて、本明細書で説明されたようなホストコントローラ５１５として動作させることができる。

図６は、本開示の技法に合致し少なくとも１つの画像の表示を複数のディスプレイに分けるように複数のディスプレイを制御する方法の一例を示す流れ図である。図１に示されるように、コンピューティングデバイスのホストコントローラ１１５、２１５、４１５、５１５は、第１のディスプレイ状態１１８Ａ、２１８Ａ、５１８Ａを受け取ることができる（６０１）。第１のディスプレイ状態は、画像１１６の第１の部分１１６Ａの少なくとも１つの副部分（例えば線３４１〜３４６の少なくとも１つ）の表示に関する第１のディスプレイ１１０Ａ、２１０Ａ、３１０Ａ、５１０Ａの進行状況を示すことができる。図１にも示されるように、ホストコントローラは、第２のディスプレイ状態１１８Ｂ、２１８Ｂ、５１８Ｂを受け取ることができる（６０２）。第２のディスプレイ状態は、画像１１６の第２の部分１１６Ｂの少なくとも１つの副部分（例えば少なくとも１つの線３６１〜３６６）の表示に関する第２のディスプレイ１１０Ｂ、２１０Ｂ、３１０Ｂ、５１０Ｂの進行状況を示すことができる。

図６にも示されるように、ホストコントローラは、第１のディスプレイ状態および第２のディスプレイ状態（６０３）に基づいてオフセット４５５を求めることができる。オフセットは、画像の第１の部分を出力するための第１のディスプレイの状態と、画像の第２の部分を出力するための第２のディスプレイの状態との差を示す。ホストコントローラはさらに、求められたオフセットに基づいて、画像の第１の部分を表示するための第１のディスプレイと、画像の第２の部分を表示するための第２のディスプレイとの少なくとも１つを遅らせることができる（６０４）。例えば、ホストコントローラは、第１のディスプレイおよび第２のディスプレイの少なくとも１つに対して画像の第１の部分または第２の部分の少なくとも１つの副部分（例えば、線および／または画素）の表示時間を修正するように指示するディスプレイ調整を伝えることができる。いくつかの例では、ディスプレイ調整を用いてタイミング調整が実行された後、画像の該当する第１の部分および第２の部分を表示するための第１のディスプレイの動作および第２のディスプレイの動作の間で求められたオフセットが閾値よりも大きくなる次の時まで、ディスプレイが通常のブランキングパラメータ（例えば、標準の数のブランキング線および／またはブランキング画素）で動作できる。いくつかの例では、複数のディスプレイの動作を同期するために、単一のディスプレイ調整がホストコントローラによって使われ得る。他の例では、画像部分の２つ以上の表示されるフレームの進行を通じて、複数のディスプレイの動作を同期させるために、複数のディスプレイ調整信号がホストコントローラによって使われ得る。

本明細書で説明された技術は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。また、モジュールまたは構成要素として説明される特徴は、集積論理デバイスに一緒に、またはディスクリートであるが同時使用可能な論理デバイスとして別々に実装され得る。ソフトウェアで実装された場合、本技法は、実行されたときに、上記で説明された方法の１つまたは複数を実行する複数の命令を備える有形コンピュータ可読記憶媒体によって少なくとも部分的に実現され得る。有形コンピュータ可読データ記憶媒体は、パッケージング材料を含むことがあるコンピュータプログラム製品の一部を形成し得る。

有形コンピュータ可読記憶媒体は、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、電気消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気または光学データ記憶媒体などを備え得る。本技法は、さらに、または代替として、複数の命令またはデータ構造の形式でコードを搬送または伝達し、コンピュータによってアクセス、読み取り、および／または実行され得るコンピュータ可読通信媒体によって、少なくとも部分的に実現され得る。

これら命令は、１つまたは複数のデジタル信号プロセッサ（ＤＳＰ）のような１つまたは複数のプロセッサ、汎用マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルロジックアレイ（ＦＰＧＡ）、または他の等価な集積回路または個別論理回路によって実行され得る。本明細書で使用される「プロセッサ」という用語は、前述の構造、または本明細書で説明した技法の実装に好適な他の構造のいずれかを指し得る。さらに、いくつかの態様において、本明細書で説明された機能は、本明細書で説明されたように構成される、専用のソフトウェアモジュールまたはハードウェアモジュール内に設けられ得る。また、本技法は、１つまたは複数の回路または論理素子において完全に実装されてもよい。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を前記第１のディスプレイから受け取ることと、
第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態を前記第２のディスプレイから受け取ることと、
前記第１のディスプレイによる画像の前記第１の部分の表示の前記状態と、前記第２のディスプレイによる画像の前記第２の部分の表示の前記状態との差を求めることと、
前記求められた差に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整することと
を備える、方法。
[Ｃ２]
前記第１のディスプレイ状態および前記第２のディスプレイ状態がｖｓｙｎｃｈ信号および／またはｈｓｙｎｃｈ信号のうちの１つまたは複数を備える、Ｃ１に記載の方法。
[Ｃ３]
前記求められた差に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整することが、線の数のインジケーションを伝えて、前記画像の前記第１の部分または前記第２の部分の表示を調整することを備える、Ｃ１に記載の方法。
[Ｃ４]
前記求められた差に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整することが、
少なくとも１つの前のフレームの表示に対する、現在フレームの少なくとも１つの副部分の表示の遅延を前記第１のディスプレイおよび前記第２のディスプレイの少なくとも１つに修正させること
を備える、Ｃ１に記載の方法。
[Ｃ５]
少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の遅延を前記第１のディスプレイおよび前記第２のディスプレイの１つに修正させることが、前記第１のディスプレイおよび前記第２のディスプレイの１つまたは複数に前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング間隔を修正させることを備える、Ｃ４に記載の方法。
[Ｃ６]
前記少なくとも１つのブランキング間隔が、複数のブランキング画素を備える水平方向のブランキング間隔を備え、前記少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を修正することが、前記第１のディスプレイまたは前記第２のディスプレイの１つまたは複数に前記複数のブランキング画素の１つまたは複数を追加または削除させることを備える、Ｃ５に記載の方法。
[Ｃ７]
前記少なくとも１つのブランキング間隔が、複数のブランキング線を備える垂直方向のブランキング間隔を備え、前記少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を修正することが、前記第１のディスプレイまたは前記第２のディスプレイの１つまたは複数に前記複数のブランキング線の１つまたは複数を追加または削除させることを備える、Ｃ５に記載の方法。
[Ｃ８]
少なくとも１つの前のフレームの表示に対する少なくとも１つの副部分の表示の遅延を前記第１のディスプレイおよび前記第２のディスプレイの１つに修正させることが、前記第１のディスプレイまたは前記第２のディスプレイに、
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を追加させて、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を拡大させること
を備える、Ｃ７に記載の方法。
[Ｃ９]
少なくとも１つの前のフレームの表示に対する少なくとも１つの副部分の表示の遅延を前記第１のディスプレイと前記第２のディスプレイの１つに修正させることが、前記第１のディスプレイまたは前記第２のディスプレイに、
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を削除させて、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を低減させること
を備える、Ｃ７に記載の方法。
[Ｃ１０]
前記求められた差に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整することが、前記第１のディスプレイによって調整することを備える、Ｃ１に記載の方法。
[Ｃ１１]
第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態と、第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態とを受け取るように構成されるディスプレイ状態モジュールと、
前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる画像の前記第１の部分の表示の前記状態と、前記第２のディスプレイによる画像の前記第２の部分の表示の前記状態との差を求めるように構成されるオフセット測定モジュールと、
前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するように構成されるディスプレイ調整を前記第１のディスプレイおよび前記第２のディスプレイの少なくとも１つに伝えるように構成されるディスプレイ調整モジュールと
を備える、デバイス。
[Ｃ１２]
前記第１のディスプレイ状態および前記第２のディスプレイ状態がｖｓｙｎｃｈ信号および／またはｈｓｙｎｃｈ信号のうちの１つまたは複数を備える、Ｃ１１に記載のデバイス。
[Ｃ１３]
前記第１のディスプレイ状態が前記第１のディスプレイによる前記画像の前記第１の部分の副部分の数という表示の状態を示し、前記第２のディスプレイ状態が前記第２のディスプレイによる前記画像の前記第２の部分の副部分の数という表示の状態を示す、Ｃ１１に記載のデバイス。
[Ｃ１４]
前記画像の前記第１の部分の副部分の前記数が前記画像の前記第１の部分の線の数を備え、前記画像の前記第２の部分の副部分の前記数が前記画像の前記第２の部分の線の数を備える、Ｃ１３に記載のデバイス。
[Ｃ１５]
前記オフセット測定モジュールが前記第１のディスプレイによって表示される前記画像の前記第１の部分の線の数と、前記第２のディスプレイによって表示される前記画像の前記第２の部分の線の数との差を求めることに基づいて前記差を求めるように構成される、Ｃ１３に記載のデバイス。
[Ｃ１６]
前記ディスプレイ調整モジュールが、線の数のインジケーションを伝えて、前記画像の前記第１の部分または前記第２の部分の表示を調整することによって、前記求められた差に基づいて前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するように構成される、Ｃ１１に記載のデバイス。
[Ｃ１７]
前記ディスプレイ調整モジュールがさらに、前記第１のディスプレイおよび前記第２のディスプレイの１つまたは複数に、
少なくとも１つの前のフレームの表示に対する現在フレームの少なくとも１つの副部分の表示の遅延を修正させるように構成される、Ｃ１１に記載のデバイス。
[Ｃ１８]
前記ディスプレイ調整モジュールがさらに、前記第１のディスプレイおよび前記第２のディスプレイの１つまたは複数に、
前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させるように構成される、Ｃ１７に記載のデバイス。
[Ｃ１９]
前記ディスプレイ調整モジュールがさらに、前記第１のディスプレイまたは前記第２のディスプレイに、
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を追加させて、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を拡大させるように構成される、Ｃ１８に記載のデバイス。
[Ｃ２０]
前記ディスプレイ調整モジュールがさらに、前記第１のディスプレイまたは前記第２のディスプレイに、
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を削除させて、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を低減させるように構成される、Ｃ１８に記載のデバイス。
[Ｃ２１]
前記第１のディスプレイが前記ディスプレイ調整モジュールを含む、Ｃ１１に記載のデバイス。
[Ｃ２２]
前記第１のディスプレイによる画像の第１の部分の表示の状態を第１のディスプレイから受け取るための手段と、
第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態を前記第２のディスプレイから受け取るための手段と、
前記少なくとも１つの画像の前記第１の部分を出力するための前記第１のディスプレイの前記状態と、前記少なくとも１つの画像の前記第２の部分を出力するための前記第２のディスプレイの状態との差を求めるための手段と、
前記求められた差に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するための手段と
を備える、デバイス。
[Ｃ２３]
前記第１のディスプレイ状態および前記第２のディスプレイ状態がｖｓｙｎｃｈ信号および／またはｈｓｙｎｃｈ信号のうちの１つまたは複数を備える、Ｃ２２に記載のデバイス。
[Ｃ２４]
前記第１のディスプレイ状態が前記第１のディスプレイによる前記画像の前記第１の部分の副部分の数という表示の状態を示し、前記第２のディスプレイ状態が前記第２のディスプレイによる前記画像の前記第２の部分の副部分の数という表示の状態を示す、Ｃ２２に記載のデバイス。
[Ｃ２５]
前記画像の前記第１の部分の副部分の前記数が前記画像の前記第１の部分の線の数を備え、前記画像の前記第２の部分の副部分の前記数が前記画像の前記第２の部分の線の数を備える、Ｃ２４に記載のデバイス。
[Ｃ２６]
前記第１のディスプレイによって表示される前記画像の前記第１の部分の線の数と、前記第２のディスプレイによって表示される前記画像の前記第２の部分の線の数との差に基づいて、前記差を求めるための手段をさらに備える、Ｃ２４に記載のデバイス。
[Ｃ２７]
線の数のインジケーションを伝えて、前記画像の前記第１の部分または前記第２の部分の表示を調整するための手段
をさらに備える、Ｃ２４に記載のデバイス。
[Ｃ２８]
少なくとも１つの前のフレームに対する現在フレームの少なくとも１つの副部分の表示の遅延を修正するための手段
をさらに備える、Ｃ２４に記載のデバイス。
[Ｃ２９]
前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正するための手段
をさらに備える、Ｃ２８に記載のデバイス。
[Ｃ３０]
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を追加して、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を拡大するための手段
をさらに備える、Ｃ２０に記載のデバイス。
[Ｃ３１]
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を削除して、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を低減するための手段
をさらに備える、Ｃ２９に記載のデバイス。
[Ｃ３２]
前記第１のディスプレイが、前記求められた差に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するための手段を含む、Ｃ２２に記載のデバイス。
[Ｃ３３]
コンピューティングデバイスによって実行されると、前記コンピューティングデバイスに、
第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を、前記第１のディスプレイから受け取らせ、
第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態を、前記第２のディスプレイから受け取らせ、
前記第１のディスプレイによる画像の前記第１の部分の表示の前記状態と、前記第２のディスプレイによる画像の前記第２の部分の表示の前記状態との差を求めさせ、
前記求められた差に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示、または前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを、調整させる
ように構成される命令を備える、コンピュータ可読記憶媒体。
[Ｃ３４]
前記第１のディスプレイ状態および前記第２のディスプレイ状態がｖｓｙｎｃｈ信号および／またはｈｓｙｎｃｈ信号のうちの１つまたは複数を備える、Ｃ３３に記載のコンピュータ可読記憶媒体。
[Ｃ３５]
前記第１のディスプレイ状態が前記第１のディスプレイによる前記画像の前記第１の部分の副部分の数という表示の状態を示し、前記第２のディスプレイ状態が前記第２のディスプレイによる前記画像の前記第２の部分の副部分の数という表示の状態を示す、Ｃ３３に記載のコンピュータ可読記憶媒体。
[Ｃ３６]
前記画像の前記第１の部分の副部分の前記数が前記画像の前記第１の部分の線の数を備え、前記画像の前記第２の部分の副部分の前記数が前記画像の前記第２の部分の線の数を備える、Ｃ３５に記載のコンピュータ可読記憶媒体。
[Ｃ３７]
前記命令がさらに、前記コンピューティングデバイスに、
前記第１のディスプレイによって表示される前記画像の前記第１の部分の線の数と、前記第２のディスプレイによって表示される前記画像の前記第２の部分の線の数との差に基づいて、前記差を求めさせる、Ｃ３５に記載のコンピュータ可読記憶媒体。
[Ｃ３８]
前記命令がさらに、前記コンピューティングデバイスに、
線の数のインジケーションを伝えさせて、前記画像の前記第１の部分または前記第２の部分の表示を調整させる、Ｃ３５に記載のコンピュータ可読記憶媒体。
[Ｃ３９]
前記命令がさらに、前記コンピューティングデバイスに、
少なくとも１つの前のフレームの表示に対する現在フレームの少なくとも１つの副部分の表示の遅延を修正させる、Ｃ３５に記載のコンピュータ可読記憶媒体。
[Ｃ４０]
前記命令がさらに、前記コンピューティングデバイスに、
前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させる、Ｃ３９に記載のコンピュータ可読記憶媒体。
[Ｃ４１]
前記命令がさらに、前記コンピューティングデバイスに、
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を追加させて、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を拡大させる、Ｃ３９に記載のコンピュータ可読記憶媒体。
[Ｃ４２]
前記命令がさらに、前記コンピューティングデバイスに、
前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング線を削除させて、少なくとも１つの前のフレームの表示に対する前記少なくとも１つの副部分の表示の前記遅延を低減させる、Ｃ３９に記載のコンピュータ可読記憶媒体。
[Ｃ４３]
前記第１のディスプレイが、前記コンピュータ可読記憶媒体を含む、Ｃ３３に記載のコンピュータ可読記憶媒体。

Claims

第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を前記第１のディスプレイから受け取ることと、ここにおいて前記第１のディスプレイは１つまたは複数の基準クロック信号を発生するように構成される内部クロック源を備え、前記第１のディスプレイは前記１つまたは複数の基準クロック信号に基づきかつ１セットのグラフィクス命令および画像データのうちの少なくとも１つに基づいて前記画像の前記第１の部分を表示し、前記第１のディスプレイは制限された帯域の通信で前記セットのグラフィクス命令および前記画像データのうちの前記少なくとも１つを同期情報なしに受け取る、
第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態を前記第２のディスプレイから受け取ることと、
前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示の前記状態と前記第２のディスプレイによる前記画像の前記第２の部分の表示の前記状態との差を求めることと、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するように構成された調整信号を前記求められた差に基づいて生成することと、
前記第１のディスプレイおよび前記第２のディスプレイの少なくとも１つに前記調整信号を伝えることと
を備える、方法。
前記第１のディスプレイ状態および前記第２のディスプレイ状態の各々は１つまたは複数のｖｓｙｎｃｈ信号およびｈｓｙｎｃｈ信号を備える、請求項１に記載の方法。
前記調整信号は、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するための線の数のインジケーションを備える、請求項１に記載の方法。
前記調整信号を前記第１のディスプレイおよび前記第２のディスプレイの少なくとも１つに伝えることは、
少なくとも１つの前のフレームの表示に対する、現在フレームの少なくとも１つの副部分の表示の遅延を前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数に修正させることを備える、請求項１に記載の方法。
前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の遅延を前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数に修正させることは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に前記現在フレームの前記少なくとも１つの副部分と関連付けられる少なくとも１つのブランキング間隔を修正させることを備える、請求項４に記載の方法。
前記現在フレームの前記少なくとも１つの副部分と関連付けられる前記少なくとも１つのブランキング間隔は複数のブランキング画素を備える水平方向のブランキング間隔を備え、前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に前記水平方向のブランキング間隔を修正させることは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に前記複数のブランキング画素の１つまたは複数を追加または削除させることを備える、請求項５に記載の方法。
前記現在フレームの前記少なくとも１つの副部分と関連付けられる前記少なくとも１つのブランキング間隔は、複数のブランキング線を備える垂直方向のブランキング間隔を備え、前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に前記垂直方向のブランキング間隔を修正させることは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に前記複数のブランキング線の１つまたは複数を追加または削除させることを備える、請求項５に記載の方法。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に前記複数のブランキング線の前記１つまたは複数を追加または削除させることは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、少なくとも１つのブランキング線を前記複数のブランキング線に追加させて、少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を拡大させることを備える、請求項７に記載の方法。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に前記複数のブランキング線の前記１つまたは複数を追加または削除させることは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記複数のブランキング線の少なくとも１つのブランキング線を削除させて、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を低減させることを備える、請求項７に記載の方法。
前記調整信号を前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つに伝えることは、
前記第１のディスプレイに前記調整信号を伝えることを備える、請求項１に記載の方法。
前記調整信号は、
前記調整信号が適用される複数のフレームのうちの１つまたは複数のフレームのインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において追加または削除されるブランキング線または画素の数のインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において前記数のブランキング線または画素が追加または削除されるかどうかのインジケーションと、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数による前記複数のフレームのうちの１つまたは複数のフレームの表示がリセットされるかどうかのインジケーションのうちの１つまたは複数を備える、請求項１に記載の方法。
第１のディスプレイから、前記第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を受け取り、第２のディスプレイから前記第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態を受け取るように構成されるディスプレイ状態モジュールと、ここにおいて前記第１のディスプレイは１つまたは複数の基準クロック信号を発生するように構成される内部クロック源を備え、前記第１のディスプレイは前記１つまたは複数の基準クロック信号に基づきかつ１セットのグラフィクス命令および画像データのうちの少なくとも１つに基づいて前記画像の前記第１の部分を表示し、前記第１のディスプレイは制限された帯域の通信で前記セットのグラフィクス命令および前記画像データのうちの前記少なくとも１つを同期情報なしに受け取る、
前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示の前記状態と前記第２のディスプレイによる前記画像の前記第２の部分の表示の前記状態との差を求めるように構成されるオフセット測定モジュールと、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するように構成された調整信号を前記求められた差に基づいて生成し、前記第１のディスプレイおよび前記第２のディスプレイの少なくとも１つに前記調整信号を伝えるように構成されるディスプレイ調整モジュールと
を備える、デバイス。
前記第１のディスプレイ状態および前記第２のディスプレイ状態の各々は１つまたは複数のｖｓｙｎｃｈ信号およびｈｓｙｎｃｈ信号を備える、請求項１２に記載のデバイス。
前記第１のディスプレイ状態は前記第１のディスプレイによる前記画像の前記第１の部分の副部分の数の表示の状態を示し、前記第２のディスプレイ状態は前記第２のディスプレイによる前記画像の前記第２の部分の副部分の数の表示の状態を示す、請求項１２に記載のデバイス。
前記画像の前記第１の部分の副部分の前記数は前記画像の前記第１の部分の線の数を備え、前記画像の前記第２の部分の副部分の前記数は前記画像の前記第２の部分の線の数を備える、請求項１４に記載のデバイス。
前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示の前記状態と前記第２のディスプレイによる前記画像の前記第２の部分の表示の前記状態との差を求めるために、前記オフセット測定モジュールは前記第１のディスプレイによって表示される前記画像の前記第１の部分の線の数と前記第２のディスプレイによって表示される前記画像の前記第２の部分の線の数との差を求めるように構成される、請求項１４に記載のデバイス。
前記調整信号は、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するための線の数のインジケーションを備える、請求項１２に記載のデバイス。
前記ディスプレイ調整モジュールはさらに、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数に、少なくとも１つの前のフレームの表示に対する現在フレームの少なくとも１つの副部分の表示の遅延を修正させるように構成される、請求項１２に記載のデバイス。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を修正させるために、前記ディスプレイ調整モジュールは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させるように構成される、請求項１８に記載のデバイス。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させるために、前記ディスプレイ調整モジュールは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数に少なくとも１つのブランキング線を追加させて、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を拡大させるように構成される、請求項１９に記載のデバイス。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させるために、前記ディスプレイ調整モジュールは、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数のうちの少なくとも１つのブランキング線を削除させて、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を低減させるように構成される、請求項１９に記載のデバイス。
前記第１のディスプレイは前記ディスプレイ調整モジュールを含む、請求項１２に記載のデバイス。
前記調整信号は、以下の
前記調整信号が適用される複数のフレームのうちの１つまたは複数のフレームのインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において追加または削除されるブランキング線または画素の数のインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において前記数のブランキング線または画素が追加または削除されるかどうかのインジケーションと、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数による前記複数のフレームのうちの１つまたは複数のフレームの表示がリセットされるかどうかのインジケーションと
のうちの１つまたは複数を備える、請求項１２に記載のデバイス。
第１のディスプレイから、前記第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を受け取るための手段と、ここにおいて前記第１のディスプレイは１つまたは複数の基準クロック信号を発生するように構成される内部クロック源を備え、前記第１のディスプレイは前記１つまたは複数の基準クロック信号に基づきかつ１セットのグラフィクス命令および画像データのうちの少なくとも１つに基づいて前記画像の前記第１の部分を表示し、前記第１のディスプレイは制限された帯域の通信で前記セットのグラフィクス命令および前記画像データのうちの前記少なくとも１つを同期情報なしに受け取る、
第２のディスプレイから、前記第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態を受け取るための手段と、
前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示の前記状態と前記第２のディスプレイによる前記画像の前記第２の部分の表示の状態との差を求めるための手段と、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するように構成された調整信号を前記求められた差に基づいて生成するための手段と、
前記第１のディスプレイおよび前記第２のディスプレイの少なくとも１つに前記調整信号を伝えるための手段と
を備える、デバイス。
前記第１のディスプレイ状態および前記第２のディスプレイ状態の各々は１つまたは複数のｖｓｙｎｃｈ信号およびｈｓｙｎｃｈ信号を備える、請求項２４に記載のデバイス。
前記第１のディスプレイ状態は前記第１のディスプレイによる前記画像の前記第１の部分の副部分の数の表示の状態を示し、前記第２のディスプレイ状態は前記第２のディスプレイによる前記画像の前記第２の部分の副部分の数の表示の状態を示す、請求項２４に記載のデバイス。
前記画像の前記第１の部分の副部分の前記数は前記画像の前記第１の部分の線の数を備え、前記画像の前記第２の部分の副部分の前記数は前記画像の前記第２の部分の線の数を備える、請求項２６に記載のデバイス。
前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示の前記状態と前記第２のディスプレイによる前記画像の前記第２の部分の表示の状態との差を求めるための手段は、
前記第１のディスプレイによって表示される前記画像の前記第１の部分の線の数と前記第２のディスプレイによって表示される前記画像の前記第２の部分の線の数との差を求めるための手段を備える、請求項２６に記載のデバイス。
前記調整信号は、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するための線の数のインジケーションを備える、請求項２４に記載のデバイス。
前記調整信号を生成するための手段および前記調整信号を伝えるための手段は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数に、少なくとも１つの前のフレームの表示に対する現在フレームの少なくとも１つの副部分の表示の遅延を修正させるための手段を備える、請求項２４に記載のデバイス。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数に、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の遅延を修正させるための手段は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させるための手段を備える、請求項３０に記載のデバイス。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させるための手段は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数に少なくとも１つのブランキング線を追加させて、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を拡大するための手段を備える、請求項３１に記載のデバイス。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させるための手段は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数のうちの少なくとも１つのブランキング線を削除させて、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を低減するための手段を備える、請求項３１に記載のデバイス。
前記第１のディスプレイは、前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の前記少なくとも１つを調整するように構成された調整信号を前記求められた差に基づいて生成するための手段を含む、請求項２４に記載のデバイス。
前記調整信号は、以下の
前記調整信号が適用される複数のフレームのうちの１つまたは複数のフレームのインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において追加または削除されるブランキング線または画素の数のインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において前記数のブランキング線または画素が追加または削除されるかどうかのインジケーションと、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数による前記複数のフレームのうちの１つまたは複数のフレームの表示がリセットされるかどうかのインジケーションと
のうちの１つまたは複数を備える、請求項２４に記載のデバイス。
コンピューティングデバイスによる実行に伴って、前記コンピューティングデバイスに、
第１のディスプレイから、前記第１のディスプレイによる画像の第１の部分の表示の状態を示す第１のディスプレイ状態を受け取らせ、ここにおいて前記第１のディスプレイは１つまたは複数の基準クロック信号を発生するように構成される内部クロック源を備え、前記第１のディスプレイは前記１つまたは複数の基準クロック信号に基づきかつ１セットのグラフィクス命令および画像データのうちの少なくとも１つに基づいて前記画像の前記第１の部分を表示し、前記第１のディスプレイは制限された帯域の通信で前記セットのグラフィクス命令および前記画像データのうちの前記少なくとも１つを同期情報なしに受け取る、
第２のディスプレイから、前記第２のディスプレイによる前記画像の第２の部分の表示の状態を示す第２のディスプレイ状態を受け取らせ、
前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示の前記状態と前記第２のディスプレイによる前記画像の前記第２の部分の表示の前記状態との差を求めさせ、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するように構成された調整信号を前記求められた差に基づいて生成させ、
前記第１のディスプレイおよび前記第２のディスプレイの少なくとも１つに前記調整信号を伝えさせる
ように構成される複数の命令を備える、コンピュータ可読記憶媒体。
前記第１のディスプレイ状態および前記第２のディスプレイ状態の各々は１つまたは複数のｖｓｙｎｃｈ信号およびｈｓｙｎｃｈ信号を備える、請求項３６に記載のコンピュータ可読記憶媒体。
前記第１のディスプレイ状態は前記第１のディスプレイによる前記画像の前記第１の部分の副部分の数の表示の状態を示し、前記第２のディスプレイ状態は前記第２のディスプレイによる前記画像の前記第２の部分の副部分の数の表示の状態を示す、請求項３６に記載のコンピュータ可読記憶媒体。
前記画像の前記第１の部分の副部分の前記数は前記画像の前記第１の部分の線の数を備え、前記画像の前記第２の部分の副部分の前記数は前記画像の前記第２の部分の線の数を備える、請求項３８に記載のコンピュータ可読記憶媒体。
前記コンピューティングデバイスに、前記第１のディスプレイ状態および前記第２のディスプレイ状態に基づいて、前記第１のディスプレイによる前記画像の前記第１の部分の表示の前記状態と前記第２のディスプレイによる前記画像の前記第２の部分の表示の前記状態との差を求めさせる前記複数の命令は、
前記第１のディスプレイによって表示される前記画像の前記第１の部分の線の数と前記第２のディスプレイによって表示される前記画像の前記第２の部分の線の数との差を前記コンピューティングデバイスに求めさせる複数の命令を備える、請求項３８に記載のコンピュータ可読記憶媒体。
前記調整信号は、
前記第１のディスプレイによる前記画像の前記第１の部分の表示および前記第２のディスプレイによる前記画像の前記第２の部分の表示の少なくとも１つを調整するための線の数のインジケーションを備える、請求項３６に記載のコンピュータ可読記憶媒体。
前記コンピューティングデバイスに、前記調整信号を生成させ前記調整信号を伝えさせる複数の命令は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、少なくとも１つの前のフレームの表示に対する現在フレームの少なくとも１つの副部分の表示の遅延を修正させることを前記コンピューティングデバイスに行わせる複数の命令を備える、請求項３６に記載のコンピュータ可読記憶媒体。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の遅延を修正させることを前記コンピューティングデバイスにさせる複数の命令は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させることを前記コンピューティングデバイスにさせる複数の命令を備える、請求項４２に記載のコンピュータ可読記憶媒体。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させることを前記コンピューティングデバイスにさせる複数の命令は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数に少なくとも１つのブランキング線を追加させて、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を拡大させることを前記コンピューティングデバイスにさせる複数の命令を備える、請求項４３に記載のコンピュータ可読記憶媒体。
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数を修正させることを前記コンピューティングデバイスにさせる複数の命令は、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの前記１つまたは複数に、前記現在フレームの前記少なくとも１つの副部分と関連付けられるブランキング線の数のうちの少なくとも１つのブランキング線を削除させて、前記少なくとも１つの前のフレームの表示に対する前記現在フレームの前記少なくとも１つの副部分の表示の前記遅延を低減させることを前記コンピューティングデバイスにさせる複数の命令を備える、請求項４３に記載のコンピュータ可読記憶媒体。
前記第１のディスプレイは、前記コンピュータ可読記憶媒体を含む、請求項３６に記載のコンピュータ可読記憶媒体。
前記調整信号は、以下の
前記調整信号が適用される複数のフレームのうちの１つまたは複数のフレームのインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において追加または削除されるブランキング線または画素の数のインジケーションと、
前記調整信号が適用される前記１つまたは複数のフレーム内において前記数のブランキング線または画素が追加または削除されるかどうかのインジケーションと、
前記第１のディスプレイおよび前記第２のディスプレイの前記少なくとも１つの１つまたは複数による前記複数のフレームのうちの１つまたは複数のフレームの表示がリセットされるかどうかのインジケーションとのうちの１つまたは複数を備える、請求項３６に記載のコンピュータ可読記憶媒体。