JP5708648B2 - サポート基板 - Google Patents

サポート基板 Download PDF

Info

Publication number
JP5708648B2
JP5708648B2 JP2012527739A JP2012527739A JP5708648B2 JP 5708648 B2 JP5708648 B2 JP 5708648B2 JP 2012527739 A JP2012527739 A JP 2012527739A JP 2012527739 A JP2012527739 A JP 2012527739A JP 5708648 B2 JP5708648 B2 JP 5708648B2
Authority
JP
Japan
Prior art keywords
support substrate
substrate
conductive film
film
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012527739A
Other languages
English (en)
Other versions
JPWO2012018013A1 (ja
Inventor
一也 古川
一也 古川
西原 芳幸
芳幸 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2012527739A priority Critical patent/JP5708648B2/ja
Publication of JPWO2012018013A1 publication Critical patent/JPWO2012018013A1/ja
Application granted granted Critical
Publication of JP5708648B2 publication Critical patent/JP5708648B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/23Sheet including cover or casing
    • Y10T428/239Complete cover or casing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777Edge feature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/25Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体ウェハ等の基板を支持するサポート基板に係り、特に静電吸着による固定を可能としたサポート基板に関する。
近年、携帯電話、デジタルAV機器およびICカードなどの高機能化にともない、搭載される半導体(シリコン)チップの小型化、薄型化、及び高集積化への要求が高まっている。
このため、半導体基板では、厚みをより薄くすることが求められており、電子回路が形成された半導体基板の裏面をグラインダーを用いて研削する裏面研削(バックグラインド)が行われている。また、この半導体基板に酸化膜等の薄膜を形成し、フォトレジストを塗布してパターンを露光後、プラズマ処理などのドライエッチングにより不要な薄膜の除去も行われている。
半導体基板の研削工程やドライエッチング工程では、研削に伴う摩擦熱や、プラズマ照射等により基板の温度が過度に上昇するため、基板上に形成されたデバイス(電子回路)が損傷を受けるおそれがある。
このため、基板の研削工程等の際には、冷却性能に優れた基板支持台に固定して行うことが求められる。前記基板支持台への固定方法として、基板に電圧をかけて可動イオンを移動させることにより、静電的に基板を吸着する、いわゆる静電チャック法が挙げられる。
静電チャック法は、具体的には、例えば図10で示すように、セラミックスのような絶縁体21内に設けた電極22、23に、直流電源25、26からなる吸着電源24より電圧を印加して、吸着物である基板Pと上記電極22、23との間に正、負の電荷を生じさせ、この間に働く静電力(例えばクーロン力)によって基板Pを保持台(以下、静電チャックとも示す。)20に吸着保持するものである(例えば、特許文献1参照。)。
これらの工程(基板研削工程、ドライエッチング工程)では、研削、エッチング等される基板に対し、ガラス、硬質プラスチック等のサポート基板を貼り合せて、基板の強度を保持することが行われている。これにより、研削される半導体基板にクラックや反りが生じるのを防止できる。
しかしながら、ガラス基板等の絶縁基板では、基板中に存在する可動イオンが少ないため、静電チャック法によっては十分に固定できないことがある。このため、絶縁基板からなるサポート基板の一面に、(1)電界印加によって電界分極を生じる膜、又は(2)導電性を有する膜等を設けることが提案されている(例えば、特許文献2参照。)。
日本国特開平6−334024号公報 日本国特開2000−208594号公報
導電性を有する膜として、例えばスズドープ酸化インジウムからなる導電膜(以下、ITO膜と示す。)が用いられている。しかしながら、ITO膜は、薬品等に対する耐久性が低く、膜の劣化が生じ易い。膜の劣化が進行すると、サポート基板本体の周縁部がエッチングされてサポート基板本体と膜との間に隙間が生じ、半導体基板を安定して支持できなくなるおそれがある。
また、サポート基板を再利用する際に、表面洗浄に用いる薬品により膜の劣化が生じると、サポート基板本体に膜を再度形成することが必要となり、効率的なリサイクルの妨げとなるおそれがある。
本発明は、上記課題を解決するためになされたものであって、静電チャックによる吸着保持を可能として、研削等される被支持基板の熱による損傷を抑制でき、また耐久性に優れたサポート基板の提供を目的とする。
すなわち、本発明のサポート基板は、被支持基板に貼着されて該被支持基板を支持するサポート基板であって、前記被支持基板に貼着される貼着面を有するサポート基板本体と、前記サポート基板本体の表面のうち少なくとも貼着面と反対側の面上に形成された、フッ素ドープ酸化スズを主体とする導電膜と、を有する。
また、前記サポート基板は、前記サポート基板本体の全面が、前記導電膜で被覆されていることが好ましい。また、前記導電膜の厚みは、5nm〜2μmであることが好ましい。また、前記サポート基板本体の端面の曲率半径Rは50〜800μmであることが好ましい。また、前記導電膜のシート抵抗は、100kΩ/□以下であることが好ましい。
本発明によれば、サポート基板本体の表面に、フッ素ドープ酸化スズを主体とする導電膜を設けることで、研削機械等への静電チャックによる吸着保持が可能となり、研削、エッチング等される被支持基板の熱による損傷を抑制でき、また、耐久性に優れたサポート基板とできる。
図1は、本発明のサポート基板の一例を示す断面図である。 図2は、本発明のサポート基板と、このサポート基板によって支持される半導体ウェハとを貼り合わせた状態を示す断面図である。 図3は、本発明のサポート基板に適用されるサポート基板本体の一例を示す断面図である。 図4は、本発明のサポート基板の一例を示す斜視図である。 図5は、本発明のサポート基板の一例を示す断面図である。 図6は、本発明のサポート基板に支持される半導体ウェハの一例を示す斜視図である。 図7は、サポート基板本体に半導体ウェハが貼着されるときの状態を示す斜視図である。 図8は、サポート基板本体に半導体ウェハが貼着された状態を示す斜視図である。 図9は、本発明のサポート基板に支持された半導体ウェハの研削加工工程に用いる研削装置の一例を示す斜視図である。 図10は、基板を吸着保持する方法の一例を示す図である。
以下、本発明について詳細に説明する。
本発明は、被支持基板に貼着されてこの被支持基板を支持するサポート基板であって、前記被支持基板に貼着される貼着面を有するサポート基板本体と、前記サポート基板本体の表面のうち少なくとも貼着面の反対面上に形成された、フッ素ドープ酸化スズ(以下、FTOと示す。)を主体とする導電膜と、を有する。
本発明によれば、前記サポート基板本体の表面のうち少なくとも貼着面の反対面上に、FTOを主体とする導電膜を形成することにより、研削機械等に対し静電チャックによる吸着保持が可能となる。このため、研削処理、ドライエッチング処理等に伴って生じる熱による、被支持基板の損傷を抑制できる。また、FTOを主体とする導電膜を形成することで、耐久性が高められ、リサイクル性能が向上できる。
図1は、本発明のサポート基板の一例を示す断面図であり、図2は、本発明のサポート基板と、このサポート基板によって支持される半導体ウェハとを貼り合わせた状態を示す断面図である。
サポート基板1は、略平板状のサポート基板本体2を有している。サポート基板本体2は、一方の主面が、半導体ウェハ等の被支持基板(以下、半導体ウェハと示す。)4に貼着される貼着面2aとされている。また、貼着面2aの他方の主面は、研削工程等において、基板支持台11(図9参照。)に保持される保持面2bとされており、この保持面2b一帯を被覆するように、導電膜3が設けられている。
サポート基板1は、例えば図2で示すように、貼着面2a上に、接着剤6を用いて、半導体ウェハ4のデバイス形成面4aを貼着することで、半導体ウェハ4を支持するようにされている。
導電膜3は、サポート基板1の静電チャックによる吸着支持を可能とするためのものであり、FTOを主体として構成されている。
なお、導電膜3は、FTO単独で形成されるものに限定されず、例えばFTOからなる膜とサポート基板1との密着性を向上させるための中間層又は中間膜等に相当するものを含んでいてもよい。
導電膜3の厚みは5nm以上が好ましく、50nm以上がより好ましく、100nm以上がさらに好ましい。2μm以下が好ましく、1μm以下が特に好ましい。
導電膜3の厚みが5nm未満であると、静電吸着の効果を十分に得られないおそれがあり、また、十分な耐久性を得られないおそれがある。一方、導電膜3の厚みが2μmを超えると、膜形成に要する時間が増大し、生産性が低下するおそれがある。
導電膜3のシート抵抗は、100kΩ/□以下が好ましい。10kΩ/□以下がより好ましい。1000Ω/□以下であることがもっとも好ましい。
導電膜3のシート抵抗が100kΩ/□を超えると、静電吸着の効果を十分に得られず、静電チャックによって吸着保持されないおそれがある。
サポート基板本体2の材質としては、研削、エッチング等される半導体ウェハ4を支持できる強度を有するものであれば特に限定されないが、例えばガラス、金属、セラミックス、シリコン等を使用できる。この中でも、特に光透過性の観点から、ガラスが好適に用いられる。
また、サポート基板本体2は、例えば図3に示すように、その周縁部の端面2Sが円弧上に形成されていることがよく、この端面2Sの曲率半径Rが50〜800μmであることが好ましい。サポート基板本体2の周縁部の端面2Sの曲率半径Rが50μm未満であると、例えば導電膜3を、サポート基板本体2の保持面2bと併せて側面2c、2d等にも設ける場合、導電膜3を均一な厚みに形成できないおそれがある。一方、サポート基板本体2の周縁部の端面2Sの曲率半径Rが800μmを超えると、周縁部の機械的強度が低下するおそれがある。
サポート基板本体2の厚みは、特に限定されないが、半導体ウェハ4を安定して支持する観点からは、300〜1000μmであることが好ましい。
サポート基板本体2の厚みが300μm未満であると、ハンドリング性に劣り、耐久性の低下などにより、サポート基板としての歩留まりが低下するおそれがある。一方、サポート基板本体2の厚みが1000μmを超えたときは、生産コストが過度に高くなり、原価面で不利となるおそれがある。
サポート基板1は、半導体ウェハ4を支持できるものであれば、円盤形、正方形などの矩形、又は多角形など、その形状は特に限定されないが、半導体ウェハ4の全面を安定して支持する観点からは、半導体ウェハ4と同一の形状であることが好ましい。半導体ウェハ4は、通常円盤形に形成されるため、例えば図4で示すように、サポート基板1の形状も、円盤形が好ましい。
サポート基板1の大きさは特に限定されないが、半導体ウェハ4を安定して保持する観点からは、半導体ウェハ4と同一の大きさであるか、または半導体ウェハ4の外形より0.1〜0.5mm程度大きいことが好ましい。
図1では、導電膜3を、サポート基板本体2の表面のうち、保持面2bのみに形成したサポート基板1を示したが、導電膜3は、保持面2bだけでなく、サポート基板本体2の側面2c、2d又は貼着面2aにも形成されていることが好ましく、サポート基板1の耐久性を向上させる観点からは、サポート基板本体2の全面(図5参照。)に導電膜3が形成されていることがよい。
導電膜3を構成するFTOは、耐酸性に優れるため、サポート基板本体2が例えばガラスを主体として構成されている場合でも、FTOを主体とする導電膜3でサポート基板本体2の全面を被覆することにより(図5参照。)、フッ化水素等の強酸性の薬剤による腐食の進行を抑制でき、サポート基板1の耐久性を向上できる。
以上、本発明のサポート基板1について一例を挙げて説明したが、本発明の趣旨に反しない限度において、また、必要に応じて適宜変更できる。
本発明のサポート基板1は、導電膜3の原料物質を、例えばスプレー熱分解法(SPD法)、化学的気相成長法(CVD法)、Dip法、スパッタリング法、ゾルゲル法、パイロゾル法等により、上述したサポート基板本体2の保持面2bに成膜できる。この中でもSPD法は、均一な厚みを有する導電膜3を、低いコストで形成できるため好ましい。
SPD法は、出発原料溶液を加熱された基材上に噴霧し、基材上で熱分解反応を起こして生成される酸化物を基材表面に成長させる薄膜形成方法の一種であり、減圧雰囲気が不要であり、装置構成が簡易なため、製造コストを抑制できる。
導電膜3の形成にSPD法を用いる場合には、出発原料としての塩化スズ水和物のエタノール溶液とフッ化アンモニウム水溶液とを混合した混合溶液を、噴霧器によってサポート基板本体2の貼着面2aに噴霧することで導電膜3を形成できる。
SPD法により導電膜3を形成する場合、例えば原料溶液濃度、原料溶液の噴霧圧力、噴霧時の流速、サポート基板本体の温度等の条件は、適宜選択できる。
このようにして得られたサポート基板1は、例えば図7、8に示すように、半導体ウェハ4のデバイス形成面4a(図6参照。)と、サポート基板本体2の貼着面2aとを対面させ、貼着面2aとデバイス形成面4aとを接着剤等によって貼着し、一体化して使用できる。
サポート基板1と一体化された半導体ウェハ4は、例えば図9で示すように、サポート基板1の導電膜3を、研削装置10の基板支持台11で保持して設置できる。これにより、デバイス形成面4aと反対側の露出面4bが、研削砥石12と対峙して研削される。
なお、接着剤としては、アクリル系、エステル系、ウレタン系、エポキシ系、シリコーン系等の樹脂材料を使用できる。
本発明のサポート基板1は、FTOを主体とする導電膜3を、保持面2b上に設けているため、例えば図10に示すような静電チャック(保持台)20によって吸着支持できる。
具体的には、吸着電源24から、電極22、23に対して吸着用の電圧を印加して、絶縁体21上の導電膜3と電極22、23との間に正、負の電荷を生じさせ、この間に働く静電力によって、サポート基板1が絶縁体21上に吸着保持される。
本発明のサポート基板によれば、導電膜3により、静電チャックによる吸着保持が可能となり、絶縁体21と支持基板が密着することにより、装置本来の冷却機能を十分に発揮させることができる。それにより、研削処理やドライエッチング処理される被支持基板4の過度な温度上昇を抑制できるため、被支持基板4の熱による損傷を抑制できる。
また、導電膜3を、FTOを主体とする膜で形成することで、導電膜3の耐久性が高められるため、導電膜3を設けたまま表面洗浄を行っても、薬剤による腐食の進行が少なく、リサイクル性能が向上されたサポート基板ができる。
なお、上述したサポート基板1の製造方法では、各部の形成順序等についても、サポート基板1の製造が可能な限度において適宜変更できる。
以下、本発明を実施例によりさらに詳細に説明する。
(実施例1)
まず、FTOからなる導電膜(以下、FTO膜と示す。)用原料溶液を調製した。すなわち、塩化スズ(IV)五水和物をエタノールに溶解させ、この溶液にフッ化アンモニウム飽和水溶液を加えた混合物を、超音波洗浄機にかけて完全に溶解させて、FTO膜用原料溶液を得た。
ガラス基板(直径150mm、厚み0.7mm)の一方の主面を液体洗浄し、乾燥させた後、このガラス基板を噴霧器内に設置し、ヒーターにより500℃になるまで加熱した。このガラス基板の液体洗浄した面に対し、FTO膜用原料溶液を噴霧器のノズルから所定時間噴霧して、ガラス基板の一方の主面上に、厚さ200nmのFTO膜を形成し、サポート基板1を製造した。
(実施例2)
FTO膜用原料溶液をガラス基板の全面に噴霧してFTO膜を形成したこと以外は、実施例1と同様にして、サポート基板1を製造した。
(比較例1)
サポート基板本体1の表面に、FTO膜を形成しなかったこと以外は、実施例1と同様にして、サポート基板1を製造した。
(比較例2)
FTO膜用原料溶液の代わりに、ITOからなる導電膜(以下、ITO膜と示す。)用原料溶液を用いたこと以外は、実施例1と同様にしてサポート基板1を製造した。
なお、ITO膜用原料溶液は、塩化インジウム(III)四水和物と塩化スズ(II)二水和物とをエタノールに溶解させることで調製した。
次に、各実施例及び比較例のサポート基板1を、図10に示す絶縁体21上に設置し、吸着電源24に電圧DC500Vを印加した。このサポート基板1を、プッシュブルゲージによる測定強度が4.9N(500gf)となるまで、円周方向に引っ張った。このとき、サポート基板1と絶縁体21とが剥離しなかったものを○、剥離したものを×として、表1に表記した。
なお、絶縁体21との接触面は、実施例1ではFTO膜、比較例2ではITO膜とし、実施例2及び比較例1では、サポート基板1の任意の面とした。
このサポート基板1の全面を、10質量%のフッ化水素酸(HF)溶液に24時間浸漬し、FTO膜又はITO膜の減少量、及びガラス基板の減少量を、ICP−MS(ICP質量分析(Inductive Coupled Plasma−Mass Spectrometry))を用いて測定し、耐久性を評価した。
各実施例及び比較例のサポート基板1について、静電チャックによる吸着の有無及び耐久性についての評価結果を表1に示す。なお、表1において、FTO膜又はITO膜の減少量(表1中、膜減少量と示す。)、及びガラス基板の減少量(表1中、ガラス減少量と示す。)は、それぞれ厚さに換算して評価した。
Figure 0005708648
表1から明らかなように、FTO膜を設けていない比較例1のサポート基板1は、静電チャックによる吸着保持ができなかった。また、比較例2のサポート基板では、静電チャックによって吸着保持できたものの、耐久性に劣っており、薬品洗浄後における導電膜3の劣化が認められた。
一方、ガラス基板の一面にFTO膜を形成した実施例1のサポート基板では、静電チャックによる吸着保持が可能であり、また、薬品洗浄後におけるFTO膜の減少量も低いことが認められた。また、ガラス基板の全面にFTO膜を形成した実施例2のサポート基板では、薬品洗浄後における、FTO膜およびガラス基板の減少量が極めて少なく、優れた耐久性を得られることが認められた。
本発明を詳細に、また特定の実施態様を参照して説明したが、本発明の範囲と精神を逸脱することなく、様々な修正や変更を加えることができることは、当業者にとって明らかである。
本出願は、2010年8月6日出願の日本特許出願2010−177746に基づくものであり、その内容はここに参照として取り込まれる。
1…サポート基板、2…サポート基板本体、2a…貼着面、2b…保持面、3…導電膜、4…被支持基板(半導体ウェハ)、4a…デバイス形成面、5…デバイス(回路)、6…接着剤、10…研削装置、11…基板支持台、12…研削砥石、13…ターンテーブル、20…保持台(静電チャック)、21…絶縁体、22、23…電極、24…吸着電源、25、26…直流電源

Claims (5)

  1. 被支持基板に貼着されて該被支持基板を支持するサポート基板であって、
    前記被支持基板に貼着される貼着面を有するサポート基板本体と、
    前記サポート基板本体の表面のうち少なくとも貼着面の反対側の面上に形成された、フッ素ドープ酸化スズを主体とする導電膜と、を有する
    サポート基板。
  2. 前記サポート基板本体の全面が、前記導電膜で被覆されている
    請求項1記載のサポート基板。
  3. 前記導電膜の厚みは、5nm〜2μmである
    請求項1又は2記載のサポート基板。
  4. 前記サポート基板本体の端面の曲率半径Rは50〜800μmである
    請求項1ないし3のいずれか1項記載のサポート基板。
  5. 前記導電膜のシート抵抗は、100kΩ/□以下である
    請求項1ないし4のいずれか1項記載のサポート基板。
JP2012527739A 2010-08-06 2011-08-02 サポート基板 Expired - Fee Related JP5708648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012527739A JP5708648B2 (ja) 2010-08-06 2011-08-02 サポート基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010177746 2010-08-06
JP2010177746 2010-08-06
PCT/JP2011/067679 WO2012018013A1 (ja) 2010-08-06 2011-08-02 サポート基板
JP2012527739A JP5708648B2 (ja) 2010-08-06 2011-08-02 サポート基板

Publications (2)

Publication Number Publication Date
JPWO2012018013A1 JPWO2012018013A1 (ja) 2013-10-03
JP5708648B2 true JP5708648B2 (ja) 2015-04-30

Family

ID=45559510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527739A Expired - Fee Related JP5708648B2 (ja) 2010-08-06 2011-08-02 サポート基板

Country Status (7)

Country Link
US (1) US20130149485A1 (ja)
EP (1) EP2602816A1 (ja)
JP (1) JP5708648B2 (ja)
KR (1) KR20130136431A (ja)
CN (1) CN103081085A (ja)
TW (1) TW201220425A (ja)
WO (1) WO2012018013A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9338884B2 (en) * 2011-08-10 2016-05-10 Nippon Soda Co., Ltd. Laminated body and manufacturing process therefor
JP2013201240A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置の製造方法および半導体基板支持用ガラス基板
US20160318190A1 (en) * 2013-12-20 2016-11-03 Grabit, Inc. Modular electroadhesive gripping system
JP6955320B2 (ja) * 2014-04-07 2021-10-27 日本電気硝子株式会社 積層体及び半導体パッケージの製造方法
WO2015156075A1 (ja) * 2014-04-07 2015-10-15 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
WO2015164264A1 (en) 2014-04-21 2015-10-29 Grabit, Inc. Automated item handling with reconfigurable totes
JP2016174102A (ja) 2015-03-17 2016-09-29 株式会社東芝 半導体製造方法および積層体
EP3402636B8 (en) 2016-01-12 2023-01-04 Grabit, LLC Methods and systems for combined negative pressure and electroadhesion-based manipulation in manufacturing
US20210079519A1 (en) * 2018-02-03 2021-03-18 Asml Netherlands B.V. Method and apparatus for forming a patterned layer of material

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208594A (ja) * 1999-01-08 2000-07-28 Nissin Electric Co Ltd ガラス基板の吸着保持方法
US6184056B1 (en) * 1998-05-19 2001-02-06 Sharp Kabushiki Kaisha Process for producing solar cells and solar cells produced thereby
JP2002146536A (ja) * 2000-11-08 2002-05-22 Japan Science & Technology Corp 酸化スズ薄膜の低温形成方法
US20030031934A1 (en) * 2001-08-01 2003-02-13 Infineon Technologies North America Corp. Electrostatic damage (ESD) protected photomask
JP2003234260A (ja) * 2002-02-07 2003-08-22 Tokyo Electron Ltd 半導体ウエハの補強プレート
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
US20060240335A1 (en) * 2005-03-24 2006-10-26 Soichiro Mitsui Mask blank and process for producing and process for using the same, and mask and process for producing and process for using the same
US20070279752A1 (en) * 2002-09-20 2007-12-06 Donnelly Corporation Electro-optic mirror cell
US20080123241A1 (en) * 2006-11-24 2008-05-29 Dieter Bollmann Mobile electrostatic carrier wafer with electrically isolated charge storage
US20100178774A1 (en) * 2005-06-20 2010-07-15 Lam Research Corporation Plasma confinement rings including rf absorbing material for reducing polymer deposition
US20110139347A1 (en) * 2008-05-14 2011-06-16 Lg Chem Ltd. Adhesive composition, adhesive sheet, and back grinding method for semiconductor wafer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064497B2 (ja) * 1985-08-05 1994-01-19 日本板硝子株式会社 酸化錫膜の形成方法
DE3735627A1 (de) * 1987-10-21 1989-05-03 Goldschmidt Ag Th Fluessige zubereitung zur herstellung elektrisch leitfaehiger und infrarot reflektierender fluordotierter zinnoxidschichten auf glas- oder glaskeramikoberflaechen sowie verfahren zur herstellung derartiger schichten unter verwendung dieser zubereitungen
JPH06334024A (ja) 1993-05-24 1994-12-02 Nissin Electric Co Ltd 基板保持装置
TWI234885B (en) * 2002-03-26 2005-06-21 Fujikura Ltd Electroconductive glass and photovoltaic cell using the same
KR100689229B1 (ko) * 2002-10-03 2007-03-02 가부시키가이샤후지쿠라 전극 기판, 광전변환 소자, 도전성 글래스 기판 및 그 제조방법, 및 색소증감 태양전지
JP2005354846A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 電極基板の製造方法、ならびに、電極基板、静電アクチュエータ、液滴吐出ヘッド、および液滴吐出装置
TWI271815B (en) * 2004-11-30 2007-01-21 Sanyo Electric Co Method for processing stuck object and electrostatic sticking method
DE102006013516A1 (de) * 2006-03-23 2007-10-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur elektrostatischen Fixierung von Substraten mit leitfähiger Schicht
JP2010177746A (ja) 2009-01-27 2010-08-12 Ricoh Co Ltd 画像読取装置及びそのゴミ付着判定方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184056B1 (en) * 1998-05-19 2001-02-06 Sharp Kabushiki Kaisha Process for producing solar cells and solar cells produced thereby
JP2000208594A (ja) * 1999-01-08 2000-07-28 Nissin Electric Co Ltd ガラス基板の吸着保持方法
JP2002146536A (ja) * 2000-11-08 2002-05-22 Japan Science & Technology Corp 酸化スズ薄膜の低温形成方法
US20030031934A1 (en) * 2001-08-01 2003-02-13 Infineon Technologies North America Corp. Electrostatic damage (ESD) protected photomask
JP2003234260A (ja) * 2002-02-07 2003-08-22 Tokyo Electron Ltd 半導体ウエハの補強プレート
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
US20070279752A1 (en) * 2002-09-20 2007-12-06 Donnelly Corporation Electro-optic mirror cell
US20060240335A1 (en) * 2005-03-24 2006-10-26 Soichiro Mitsui Mask blank and process for producing and process for using the same, and mask and process for producing and process for using the same
US20100178774A1 (en) * 2005-06-20 2010-07-15 Lam Research Corporation Plasma confinement rings including rf absorbing material for reducing polymer deposition
US20080123241A1 (en) * 2006-11-24 2008-05-29 Dieter Bollmann Mobile electrostatic carrier wafer with electrically isolated charge storage
US20110139347A1 (en) * 2008-05-14 2011-06-16 Lg Chem Ltd. Adhesive composition, adhesive sheet, and back grinding method for semiconductor wafer

Also Published As

Publication number Publication date
CN103081085A (zh) 2013-05-01
US20130149485A1 (en) 2013-06-13
EP2602816A1 (en) 2013-06-12
JPWO2012018013A1 (ja) 2013-10-03
WO2012018013A1 (ja) 2012-02-09
TW201220425A (en) 2012-05-16
KR20130136431A (ko) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5708648B2 (ja) サポート基板
JP5887946B2 (ja) 電子デバイスの製造方法、およびガラス積層体の製造方法
JP5521034B2 (ja) フレキシブル半導体デバイスを高温で提供する方法およびそのフレキシブル半導体デバイス
JP5796449B2 (ja) 電子デバイスの製造方法、樹脂層付きキャリア基板の製造方法
EP3012717B1 (en) Transparent composite substrate, preparation method thereof and touch panel
TWI665170B (zh) 半導體用支撐玻璃基板及用其的積層基板
TW200414949A (en) Detachably connected compound comprising an extremely thin substrate and a support substrate
CN106663640B (zh) 提供电子器件的方法及其电子器件
KR20120098640A (ko) 유리 적층체 및 그의 제조 방법, 및 표시 패널의 제조 방법 및 그 제조 방법에 의해 얻어지는 표시 패널
SG183797A1 (en) Method for finishing a substrate of the semiconductor-on-insulator type
JP2009117441A (ja) ワーク保持装置
KR20100051499A (ko) 플렉시블 표시장치 제조방법
CN109982834B (zh) 层叠基板和电子器件的制造方法
JP2016127257A (ja) 柔軟基板の製造方法
JP2005255478A (ja) ガラス基板
JP6246346B2 (ja) 支持基板上の薄いガラスの結合物品、その製造方法およびその使用
JP6136910B2 (ja) ガラス積層体の製造方法、電子デバイスの製造方法
TWI766037B (zh) 靜電吸盤板的製造方法
TWI517294B (zh) A method of forming a resin bump layer on a substrate mounting surface, and a resin protrusion layer transfer member
KR102358365B1 (ko) Ito를 포함하는 투명 정전척 및 그 제조방법
JP2004241443A (ja) 半導体装置の製造方法
JP2020199767A (ja) 積層基板、電子デバイスの製造方法、および積層基板の製造方法
JP2017024947A (ja) 積層体及びその製造方法並びに電子デバイス及びその製造方法
JP2008277545A (ja) 静電チャック
TWI656967B (zh) 玻璃積層體及其製造方法、電子裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5708648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees