JP2008277545A - 静電チャック - Google Patents

Abstract

【課題】低い印加電圧で安定にガラス基板を吸着することが可能な静電チャックを提供する。
【解決手段】互いに入り組んで対をなす電極が、セラミック材料に埋設されてなる静電チャックであって、前記セラミック材料の体積抵抗率が１×１０^８乃至１×１０^１４Ωｃｍであり、かつ、前記電極を覆う前記セラミック材料の吸着面側の厚さが１００乃至２００μｍであり、かつ、前記電極のパターンの幅が０．５乃至１ｍｍであり、かつ、対をなす前記電極の、隣接する前記パターンの距離が０．５乃至１ｍｍであり、かつ、吸着する対象物がガラス基板であることを特徴とする静電チャック。
【選択図】図１

Description

本発明は、互いに対をなす電極を有する静電チャックに関する。

近年、液晶表示装置に代表されるフラットパネルディスプレイ（ＦＰＤ）は大型化が進んでおり、ＦＰＤの製造工程において、大型のガラス基板を安定に保持する方法・構造が重要となってきている。

例えば、液晶表示装置は、カラーフィルタや薄膜トランジスタアレイ等を設けた２枚のガラス基板を数ミクロン程度の間隔でシール材にて貼り合せ、その間隔内に液晶を充填して封止して構成される。

また、液晶の充填及び封止は真空下で行われ、２枚のガラス基板を貼り合わせるとともに、貼り合わせるいずれか片方のガラス基板にシール材を塗布し、いずれか片方のガラス基板に液晶を滴下して、加圧しながら２枚のガラス基板を貼り合せて液晶を封止している。

上記のようなＦＰＤの製造工程において、真空（減圧）下でガラス基板を保持する方法として、静電気による吸着方法（静電チャック）が用いられてきた。しかし、ガラス基板は、半導体基板に用いられるシリコンウェハのような導体、あるいは半導体のように電気的な導電性がないため、充分な吸着力を得るためには、静電チャックに高電圧を印加する必要が生じていた。

静電チャックに高電圧を印加すると、例えば、１）ガラス基板に形成されたデバイスにダメージを与える懸念があること、２）静電チャックの回路設計が複雑になってしまうこと、３）静電チャックで放電が生じやすくなってしまうこと、などの問題が生じてしまう。

このため、静電チャックに印加される電圧を低くするための様々な構造が提案されていた（例えば特許文献１参照）。
特開２００５−２２３１８５号公報

しかし、上記の特許文献１（特開２００５−２２３１８５号公報）に記載された構造・条件を鑑みるに、ガラス基板を充分な吸着力で安定に吸着することは困難であり、実質的にガラス基板を安定に吸着するための新たな構造を有する静電チャックが求められていた。

そこで、本発明は、上記の問題を解決した、新規で有用な静電チャックを提供することを統括的課題としている。

本発明の具体的な課題は、低い印加電圧で安定にガラス基板を吸着することが可能な静電チャックを提供することである。

本発明は、上記の課題を、互いに入り組んで対をなす電極が、セラミック材料に埋設されてなる静電チャックであって、前記セラミック材料の体積抵抗率が１×１０^８乃至１×１０^１４Ωｃｍであり、かつ、前記電極を覆う前記セラミック材料の吸着面側の厚さが１００乃至２００μｍであり、かつ、前記電極のパターンの幅が０．５乃至１ｍｍであり、かつ、対をなす前記電極の、隣接する前記パターンの距離が０．５乃至１ｍｍであり、かつ、吸着する対象物がガラス基板であることを特徴とする静電チャックにより、解決する。

本発明によれば、低い印加電圧で安定にガラス基板を吸着することが可能な静電チャックを提供することが可能となる。

次に、本発明の実施の形態に関して図面に基づき、説明する。

図１は、本発明の実施例１による静電チャックを模式的に示した断面図である。図１を参照するに、本実施例による静電チャック１０は、例えばＡｌなどの金属材料よりなる金属基板１上に、樹脂材料を主成分とする接着層２によってセラミック材料よりなる保持台３が接着されてなる構造となっている。

セラミック材料には、例えばＷ（タングステン）などの高融点金属よりなる、互いに対をなす２つの電極４ａ，４ｂが埋設されている。電極４ａ，４ｂは図２で後述するように、互いに入り組んで対をなす櫛歯状に形成されている。また、電極は、同心円状やや渦巻き状、もしくは他の形状でもよい。

吸着対象物であるガラス基板Ｓは保持台３上に載置され、電極４ａ，４ｂにそれぞれ逆極性の電圧が印加されることで、保持台３上のガラス基板Ｓが静電吸着される。しかし、従来の静電チャックでは、吸着対象物がガラスなどの絶縁材料よりなる場合、充分な吸着力を確保するためには電極４ａ，４ｂの間に高電圧を印加する必要が生じていた。

例えば、電極４ａ，４ｂの間に印加される電圧が大きくなると、ガラス基板に形成されたＴＦＴ（薄膜トランジスタ）などのデバイスがダメージを受けてしまう問題が生じる場合があった。例えば、近年は、表示装置のドライバとして、非晶質シリコン（アモルファスシリコン）を用いたＴＦＴに換わって、多結晶シリコン（ポリシリコン）を用いたＴＦＴが用いられるようになってきている。

ポリシリコンを用いたＴＦＴは、アモルファスシリコンを用いたＴＦＴに比べて電圧印加によるダメージを受けやすく、静電チャックに印加される電圧が大きいと（例えば４０００Ｖ〜５０００Ｖ程度）、ＴＦＴがダメージを受けてしまう問題がさらに顕著になってしまう。

また、静電チャックに印加される電圧が大きいと、電極間で放電が発生してしまう場合があり、また、静電チャックの構造の設計や高電圧に耐える回路の設計が複雑になり、静電チャックの製造コストが高くなってしまう問題が生じていた。

そこで、本実施例による静電チャック１０では、従来よりも低い印加電圧（例えば１０００Ｖ以下）で、安定した吸着力（例えば２ｇｆ／ｃｍ^２以上）を有するように構成されており、以下の特徴を有していることが特徴である。

まず、保持台３を構成するセラミック材料は、Ａｌ_２Ｏ_３（アルミナ）を主成分とする材料よりなり、常温での体積抵抗率が、１×１０^８乃至１×１０^１４Ω（オーム）ｃｍであり、かつ、電極４ａ，４ｂを覆う、保持台３を構成するセラミック材料の吸着面側（吸着対象物に接する面側）の厚さｔ（以下文中、単に厚さｔと表記する場合がある）が、１００乃至２００μｍとされている。

上記の構成としたことで、保持台３とガラス基板Ｓとの間に発生する吸着力は、クーロン力に比べてジョンソンラーベック力が支配的となり、上記の静電チャック１０は、いわゆるジョンソンラーベック型の静電チャックとなっていることが特徴である。

ジョンソンラーベック力は、クーロン力に比べて吸着力が大きく、電極４ａ，４ｂを覆うセラミック材料の体積抵抗率を小さくすること、また、当該セラミック材料の吸着面側の厚さｔを薄くすることでジョンソンラーベック力を大きく作用させることが可能となり、吸着力はジョンソンラーベック力が支配的になる。

しかし、当該セラミック材料の体積抵抗率を小さくしすぎると、電極４ａ，４ｂの間で放電が生じやすくなり、電極と吸着対象物の間でも放電が生じやすくなってしまう。また、厚さｔを薄くしすぎた場合にも放電が生じやすくなってしまう。

そこで、本実施例による静電チャック１０では、保持台３を構成するセラミック材料の体積抵抗率を、１×１０^８乃至１×１０^１４Ωｃｍ（例えば本実施例の場合１×１０^１１Ωｃｍ）とするとともに、電極４ａ，４ｂを覆う、保持台３を構成するセラミック材料の吸着面側の厚さｔを、１００乃至２００μｍとし、ジョンソンラーベック力を大きくして吸着力を大きくしながら、セラミック材料の耐電圧を所定の値に保持して放電が生じることを抑制している。

また、吸着力を大きくするためには、ジョンソンラーベック力に加えて、グラディエント力の作用が大きくなるように電極４ａ，４ｂを構成すればよい。次に、電極４ａ，４ｂの構成について、図２を用いて説明する。

図２は、図１に示した静電チャック１０の、電極４ａ，４ｂの構成の一例を示す平面図である。図２を参照するに、電極４ａ，４ｂは、互いに入り組んで対をなす櫛歯状に構成されている。上記の構成において、電極４ａ，４ｂの入り組んだ部分の櫛歯のパターンの幅ｈ（以下単に電極幅ｈと表記する場合がある）を０．５乃至１ｍｍとし、かつ、電極４ａ，４ｂの入り組んだ部分の、隣接する櫛歯のパターンの距離ｄ（以下単に電極間隔ｄと表記する場合がある）を０．５乃至１ｍｍとすればよい。例えば、電極間隔ｄを小さくすることで、グラディエント力は大きくすることができるが、電極４ａ，４ｂの間での放電のリスクは大きくなってしまう。そこで、電極４ａ，４ｂを上記の構成のとすることで、電極間での放電のリスクを抑制しつつ、かつ、作用するグラディエント力を大きくして、静電チャックの吸着力を大きくすることができる。

また、例えば、液晶表示装置の製造において、２枚の大型ガラス基板を貼り合わせる場合に上記の静電チャックを用いる場合には、静電チャックは室温（２５℃程度）で用いられる。また、上記の静電チャックは、２００℃以下の比較的低温となる温度領域で好適に用いられる。

また、保持台３の吸着面の表面粗さＲａは、小さくなると吸着力が大きくなるため、当該表面粗さＲａは、１．５μｍ以下とされることが好ましく、例えば本実施例の場合、Ｒａは、０．８μｍとされている。

次に、上記の静電チャックの吸着力を調べた結果について説明する。

図３は、図１，図２に示した静電チャック１０において、図１に示したセラミック材料の厚さｔ（図中、絶縁層表層厚と表記）を変化させた場合の吸着力を調べた結果を示す図である。上記の場合、電極幅ｈと電極間隔ｄはそれぞれ１ｍｍとした。また、電極４ａと電極４ｂの間に１５００Ｖの電圧を印加して、セラミック材料の耐電圧を調べる実験も併せて行っている。また、図４は、上記の図３の結果をグラフにしたものである。

図３，図４を参照するに、セラミック材料の厚さｔを、２５０μｍ（０．２５ｍｍ）または４００μｍ（０．４ｍｍ）と厚くした場合には、吸着力はおもにクーロン力に起因して静電チャックはクーロン型となり、吸着力は、２ｇｆ／ｃｍ^２未満の小さな値となっている。一方で厚さｔを、１００μｍ（０．１ｍｍ）または１５０μｍ（０．２ｍｍ）と薄くした場合には、吸着力はジョンソンラーベック力が支配的となり、吸着力は２ｇｆ／ｃｍ^２以上となり、安定にガラス基板を吸着することが可能となっている。

また、厚さｔをさらに薄くして、５０μｍ（０．０５ｍｍ）とした場合には、静電チャックで放電が生じてしまい、安定にガラス基板を吸着することは困難となっている。上記の結果より、静電チャックでの放電の発生を抑制しつつ、１０００Ｖ以下の低い印加電圧で、吸着力を２ｇｆ／ｃｍ^２以上として安定にガラス基板を吸着するためには、厚さｔは、１００μｍ乃至２００μｍとされることが好ましいことが分かる。

また、図５は、図１，図２に示した静電チャック１０において、図２に示した電極幅ｈと電極間隔ｄを変化させた場合の吸着力を調べた結果を示す図である。上記の場合、厚さｔは、１５０μｍとした。また、電極４ａと電極４ｂの間に１５００Ｖの電圧を印加して、セラミック材料の耐電圧を調べる実験も併せて行っている。また、図６は、上記の図５の結果をグラフにしたものである。

図５，図６を参照するに、電極幅ｈを０．５乃至１．０ｍｍ、電極間隔ｄを０．５乃至１．０ｍｍとした場合に、吸着力を２ｇｆ／ｃｍ^２以上とするとともに、放電を抑制して安定にガラス基板を吸着できることが確認された。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

例えば、保持台３を構成するセラミック材料は、Ａｌ_２Ｏ_３を主成分とするものに限定されるものではない。例えば、当該セラミック材料は、ＡｌＮやＳｉＣを主成分とするものであってもよい。また、セラミック材料には、例えば、Ｔｉ_ｘＯ_ｙやＣｒ，Ｃａ，Ｍｇ，シリカ（ＳｉＯ_２）など、体積抵抗率や焼成する場合の膨張率を調整するための様々な添加材料を含んでいてもよい。

本発明によれば、低い印加電圧で安定にガラス基板を吸着することが可能な静電チャックを提供することが可能となる。

本発明の実施例１による静電チャックの概略断面図である。 図１の静電チャックの電極の構造を示す平面図である。 静電チャックの吸着力を調べた結果を示す図（その１）である。 静電チャックの吸着力を調べた結果を示す図（その２）である。 静電チャックの吸着力を調べた結果を示す図（その３）である。 静電チャックの吸着力を調べた結果を示す図（その４）である。

符号の説明

１ 金属基板
２ 接着層
３ 保持台
４ａ，４ｂ 電極
５ ガラス基板

Claims (3)

1. 互いに入り組んで対をなす電極が、セラミック材料に埋設されてなる静電チャックであって、
   前記セラミック材料の体積抵抗率が１×１０^８乃至１×１０^１４Ωｃｍであり、かつ、
   前記電極を覆う前記セラミック材料の吸着面側の厚さが１００乃至２００μｍであり、かつ、
   前記電極のパターンの幅が０．５乃至１ｍｍであり、かつ、
   対をなす前記電極の、隣接する前記パターンの距離が０．５乃至１ｍｍであり、かつ、
   吸着する対象物がガラス基板であることを特徴とする静電チャック。
2. 対をなす前記電極の間に印加される電圧が、１０００Ｖ以下であり、かつ、吸着力が２ｇｆ／ｃｍ^２以上であることを特徴とする静電チャック。
3. 前記セラミック材料は、Ａｌ_２Ｏ_３を主成分とすることを特徴とする請求項１または２記載の静電チャック。

Images