JP5703170B2 - 強誘電体膜の作製方法 - Google Patents

強誘電体膜の作製方法 Download PDF

Info

Publication number
JP5703170B2
JP5703170B2 JP2011178111A JP2011178111A JP5703170B2 JP 5703170 B2 JP5703170 B2 JP 5703170B2 JP 2011178111 A JP2011178111 A JP 2011178111A JP 2011178111 A JP2011178111 A JP 2011178111A JP 5703170 B2 JP5703170 B2 JP 5703170B2
Authority
JP
Japan
Prior art keywords
cooling
temperature
ferroelectric
film
cooling rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011178111A
Other languages
English (en)
Other versions
JP2013041998A (ja
Inventor
神保 武人
武人 神保
木村 勲
勲 木村
増田 健
健 増田
梶沼 雅彦
雅彦 梶沼
弘綱 鄒
弘綱 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011178111A priority Critical patent/JP5703170B2/ja
Publication of JP2013041998A publication Critical patent/JP2013041998A/ja
Application granted granted Critical
Publication of JP5703170B2 publication Critical patent/JP5703170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、強誘電体膜の作製方法に関し、特にエピタキシャル成長させた強誘電体膜を特定の冷却パターンで冷却してなる強誘電体膜の作製方法に関する。
近年、記憶媒体として強誘電体薄膜を利用した強誘電体メモリ(記憶装置)が提案されており、既に実用化されているものもある。電源を落とした後も記憶が失われず、高速書き込みや読み出しが可能な不揮発性メモリとして知られている。このような強誘電体メモリに適した強誘電体薄膜には、残留分極が大きいこと、残留分極の温度依存性が小さいことの他に、残留分極の長時間保持、すなわち長時間の記憶保持時間(規格化保持時間)が可能であること等が必要である。
現在、強誘電体材料としては、通常、チタン酸ジルコン酸鉛(PZT)が用いられている。このPZTは、チタン酸鉛とジルコン酸鉛との固溶体であり、ほぼ1:1のモル比で固溶したものは自発電極が大きく、低い電界でも反転することができるので、記憶媒体用材料として用いられている。PZTは、強誘電体相と常誘電体相との転移温度であるキュリー温度が350℃付近と比較的高いため、通常の電子機器が使用される雰囲気温度では、記憶された内容が熱によって失われる恐れは殆どない。しかし、良好な特性を有し、良好な強誘電性を有する組成のPZT薄膜を作製することは困難である。
PZT以外の強誘電体材料としては、例えばチタン酸バリウム、チタン酸鉛、及びニオブ酸リチウム等が知られている。チタン酸バリウムは、PZTと同じペロブスカイト型結晶を持ち、その組成にもよるが、キュリー温度は通常135℃付近である。チタン酸鉛も同様な結晶を持ち、その組成にもよるが、キュリー温度は通常490℃付近である。ニオブ酸リチウムも同様な結晶を持ち、その組成にもよるが、キュリー温度は通常1210℃付近である。
チタン酸バリウムは、PZTと比べて残留分極が小さく、残留分極の温度依存性が比較的大きく、動作が不安定であるため、通常の方法で得られたチタン酸バリウム膜は強誘電体メモリの記憶媒体としては適さないと言われてきた。
強誘電体薄膜の特性を改良するために、その組成比を変えたり、膜厚を変えたり、成膜プロセスの条件を変えたり、成膜後の冷却プロセスを特定したり等の種々の提案がされている。
例えば、成膜後の冷却に関しては、基体と、基体上にエピタキシャル成長させた強誘電体光学単結晶膜とを備えている被処理体を成膜装置から取り出した後、基体及び強誘電体光学単結晶膜のキュリー温度以下で熱処理することが知られている(例えば、特許文献1参照)。
この特許文献1においては、ニオブ酸リチウム単結晶からなる基体上に905℃でニオブ酸リチウム単結晶膜を液相エピタキシャル成長させる成膜工程の終了後(室温まで冷却後)、基体及び単結晶膜に対する応力が解除された状態で、成膜装置から取り出し、次いで400〜900℃でアニール処理しているに過ぎない。
また、強誘電体単結晶基板上に、液相エピタキシャル法によって元素が添加された強誘電体単結晶薄膜を形成させた後に、(1)添加される元素が強誘電体単結晶内へ拡散するのを防止するための急速冷却工程と、(2)エピタキシャル成長させた強誘電体単結晶薄膜のクラックの発生を防止するための徐冷却工程との2段階冷却工程を実施することが知られている(例えば、特許文献2参照)。
特許文献2における強誘電体単結晶薄膜は、光導波路素子として用いるものであり、そのため、Zn等の元素を添加してステップインデックス型の光導波路を形成している。上記急速冷却工程は、冷却速度:5〜2000℃/分(800〜1200℃から500〜700℃への冷却)で行われており、上記徐冷却工程は、室温まで0.01〜50℃/分で行われている。この特許文献2には、冷却工程、特に徐冷却工程における、キュリー温度と強誘電体単結晶薄膜のメモリ物性との関係については記載も示唆もなく、単に、光導波路素子用途としての強誘電体単結晶薄膜のクラック発生の防止について記載されているだけである。
さらに、タンタル酸リチウム等からなる基板上に、ニオブ酸リチウムからなる単結晶薄膜を液相エピタキシャル成長により形成させた後、基板のキュリー点付近の温度範囲(キュリー点より10℃低い温度から10℃高い温度の範囲)にて、温度を一定時間(10〜300分間)保持するか、又は徐冷(冷却速度:0.1℃/〜1℃/分)して行う液相エピタキシャル成長方法が知られている(例えば、特許文献3参照)。
特許文献3におけるニオブ酸リチウム単結晶薄膜は、クラックが発生しないことを要件とする薄膜導波路型第2高調波発生素子として用いられるものであり、そのために、基板がキュリー点で相転移する際に発生する応力を緩和することが必要であることから、基板のキュリー点付近の温度範囲で、温度を一定時間保持するか、又は徐冷して目的物を作製している。この特許文献3では、例えばタンタル酸リチウム基板と、その上に形成するニオブ酸リチウム単結晶薄膜との間に格子整合性を出すために、基板のキュリー点付近の温度での徐冷により基板がキュリー点で相転移する際に発生する応力を緩和し、基板に発生するクラックを抑制しているに過ぎない。
特開平10−1391号公報 特開2000−281498号公報 特開平06−72794号公報
本発明の課題は、上述の従来技術の問題点を解決することにあり、強誘電体膜を用いた高密度記憶媒体における記憶保持特性を向上せしめることができる強誘電体膜を作製する方法を提供することにある。
本発明の強誘電体膜の作製方法は、チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層を介して、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする。
上記冷却を、冷却を開始した後から強誘電体のキュリー温度より15%程度高い温度〜15%程度低い温度((キュリー温度)±(キュリー温度の15%))の範囲までの温度での冷却速度(第1冷却工程)をその範囲の温度から室温までの冷却速度(第2冷却工程)より遅くして実施することにより、強誘電体メモリに適した強誘電体膜を得ることができる。成膜室内から取り出した強誘電体膜がエピタキシャル成長されている基板は、以下の実施例1に記載した方法で測定した規格化保持時間(記憶保持時間)が高く、強誘電体メモリとして使用するのに適しているものである。しかし、冷却を開始した後から上記キュリー温度より15%程度高い温度〜15%程度低い温度の範囲までの冷却速度が、その範囲の温度から室温までの冷却速度と同じか又は早いと、成膜室内から取り出した強誘電体膜がエピタキシャル成長されている基板は、以下の実施例1に記載した方法で測定した規格化保持時間が低く、強誘電体メモリとして使用するには適していないものである。
上記冷却を、冷却を開始した後から強誘電体のキュリー温度の15%程度を超えるキュリー温度より高い温度((キュリー温度)+(キュリー温度の15%程度を超える温度))までの冷却速度を、その温度から室温までの冷却速度より遅くして実施しても、成膜室内から取り出した強誘電体膜がエピタキシャル成長されている基板を用いて測定した規格化保持時間は低く、強誘電体メモリとして使用するには適していない。また、冷却を開始した後から強誘電体のキュリー温度の15%程度を超えるキュリー温度より低い温度((キュリー温度)−(キュリー温度の15%程度を超える温度))までの冷却速度を、その温度から室温までの冷却速度より遅くして実施しても、成膜室内から取り出した強誘電体膜がエピタキシャル成長されている基板を用いて測定した規格化保持時間はやや低く、強誘電体メモリとして使用するにはあまり適していないと共に、当該基板の生産性が劣り、好ましくない。
本発明の強誘電体膜の作製方法はまた、チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層を介して、強誘電体膜としてチタン酸ジルコン酸鉛膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成されたチタン酸ジルコン酸鉛膜を冷却する強誘電体膜の作製方法において、この冷却を、300〜400℃の範囲までの温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから少なくとも550℃以下かつ400℃より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする。
上記第1冷却工程において、少なくとも冷却を開始した後から300℃未満の低い温度、又は400℃を超える高い温度までの冷却速度を、その温度から室温までの冷却速度より遅くして冷却を実施すると、得られた強誘電体膜の規格化保持時間は低く、強誘電体メモリとして使用するのに適していない。特に、前者の温度では、当該基板の生産性が劣り、好ましくない。
エピタキシャル成長させて形成されたチタン酸ジルコン酸鉛膜の第1冷却工程を1〜15℃/分(好ましくは、5℃/分)の冷却速度で実施することを特徴とする。1℃/分未満であり、かつ15℃/分を超えると、得られた強誘電体膜の規格化保持時間は低くなる傾向があり、強誘電体メモリとして使用するのに適していない。特に1℃/分未満であると生産性が劣り、好ましくない。
上記第1冷却工程の前の冷却を、冷却を開始した後から550℃まで実施する場合、その後に上記した第1冷却工程及び第2冷却工程を実施すれば、所望の目的物が得られる。しかし、550℃を超えた温度で冷却を止めると、得られた強誘電体膜の規格化保持時間は低くなる傾向があり、強誘電体メモリとして使用するのに適していない。
本発明の強誘電体膜の作製方法はさらに、チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層としてのチタン酸ストロンチウム膜をエピタキシャル成長させ、このチタン酸ストロンチウム膜上に、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする。
上記したように却することにより、強誘電体メモリに適した強誘電体膜を得ることができる。成膜室内から取り出した強誘電体膜がエピタキシャル成長されている基板は、以下の実施例1に記載した方法で測定した規格化保持時間が高く、強誘電体メモリとして使用するのに適しているものである。しかし、上記冷却速度が、その後の室温までの冷却速度と同じか又は早いと、成膜室内から取り出した強誘電体膜がエピタキシャル成長されている基板は、規格化保持時間が低く、強誘電体メモリとして使用するには適していないものである。
上記強誘電体膜の作製方法において、使用する強誘電体が、チタン酸ジルコン酸鉛、チタン酸バリウム、及びチタン酸鉛から選ばれたものであることを特徴とする。
本発明の強誘電体膜の作製方法はさらに、基板上に、電極層を介して、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする。
本発明の強誘電体膜の作製方法はさらに、基板上に、電極層を介して、強誘電体膜としてチタン酸ジルコン酸鉛膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成されたチタン酸ジルコン酸鉛膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該チタン酸ジルコン酸鉛のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする。
本発明の強誘電体膜の作製方法はさらに、基板上に、電極層としてのチタン酸ストロンチウム膜をエピタキシャル成長させ、このチタン酸ストロンチウム膜上に、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする。
本発明によれば、エピタキシャル成長させて得られたチタン酸ジルコン酸薄膜等の強誘電体薄膜を、成膜温度から室温までの特定の冷却パターンを経た後に成膜室から取り出し、この強誘電体膜を記憶媒体に適用した場合、良好な規格化保持時間を有するという効果を奏することができる。
実施例1で実施した冷却プロセスの4種の試行パターン1〜4を示すグラフであり、(a)〜(d)は、それぞれ、試行パターン1〜4を示すグラフである。 実施例1で得られた、強誘電体薄膜の形成された基板について、規格化保持時間(時間)を測定する方法を説明するための図面であり、(a)はその測定治具であり、(b)測定方法を説明するための基板の平面図である。 実施例1で得られた、強誘電体薄膜の形成された基板について、規格化保持時間の結果を示す棒グラフである。
本発明に係る強誘電体薄膜の作製方法の第1の実施の形態によれば、この強誘電体膜の作製方法は、チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層を介して、例えば、MOCVD法、スパッタリング法又はレーザーアブレーション法等によってエピタキシャル成長させてチタン酸ジルコン酸鉛、チタン酸バリウム、及びチタン酸鉛から選ばれた強誘電体膜を形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、少なくとも冷却を開始した後から強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲までの温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とで実施することからなる。上記基板以外にも、例えば、MgOやDyScO(スカンジウム酸ジスプロシウム)等を用いることもできる。また、上記基板以外にも、同様な格子定数を持つ下地基板を用意すれば、使用可能である。以下述べる単結晶基板も同様である。
本発明に係る強誘電体薄膜の作製方法の第2の実施の形態によれば、この強誘電体膜の作製方法は、チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層を介して、例えば、MOCVD法、スパッタリング法又はレーザーアブレーション法等によってエピタキシャル成長させて強誘電体膜としてチタン酸ジルコン酸鉛膜を形成し、次いでエピタキシャル成長させて形成されたチタン酸ジルコン酸鉛膜を冷却する強誘電体膜の作製方法において、この冷却を、少なくとも冷却を開始した後からチタン酸ジルコン酸鉛のキュリー温度より15%高い温度〜15%低い温度の範囲までの温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程、例えば、少なくとも冷却を開始した後から300〜400℃までの冷却速度をその温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とで実施し、第1冷却工程を1〜15℃/分(好ましくは、5℃/分)の冷却速度で実施し、所望により第1冷却工程の前に、第1冷却工程における冷却速度よりも早い冷却速度で550℃まで冷却を実施することからなる。
本発明に係る強誘電体薄膜の作製方法の第3の実施の形態によれば、この強誘電体膜の作製方法は、チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層としてのチタン酸ストロンチウム膜をエピタキシャル成長させ、このチタン酸ストロンチウム膜上に、例えば、MOCVD法、スパッタリング法又はレーザーアブレーション法等によってエピタキシャル成長させてチタン酸ジルコン酸鉛、チタン酸バリウム、及びチタン酸鉛から選ばれた強誘電体膜、好ましくはチタン酸ジルコン酸鉛膜を形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、少なくとも冷却を開始した後から強誘電体の(キュリー温度)±(キュリー温度の15%)の範囲の温度であるキュリー温度付近までの冷却速度を、キュリー温度付近から室温までの冷却速度より遅くして実施することからなる。
上記したような基板上にエピタキシャル成長させたバッファー層としてのチタン酸ストロンチウム膜の代わりに、例えば、ZrN、YSZ[(ZrO0.97(Y)](イットリア安定化ジルコニア)等をバッファー層として用いることもできる。また、その上の電極層として、ルテニウム酸ストロンチウム(SrRuO)や、Irや、Pt等を用いることもできる。
本発明で使用できる基板は、上記チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板の他に、強誘電体薄膜を用いる記憶媒体で使用でき、かつ本発明に従って強誘電体薄膜をエピタキシャル成長させ得る基板であれば使用できる。
上記電極層としては、チタン酸ストロンチウム薄膜以外に、強誘電体薄膜を用いる記憶媒体で使用でき、かつ本発明に従って単結晶基板上に成膜できる電極層材料からなる層であって、その電極層の上に強誘電体薄膜をエピタキシャル成長させ得るものであれば使用できる。電極層の形成方法は公知の液相エピタキシャル法等のエピタキシャル成長条件で実施できる。
また、強誘電体薄膜として、チタン酸ジルコン酸鉛、チタン酸バリウム、及びチタン酸鉛から選ばれた強誘電体からなる薄膜以外にも、強誘電体メモリを構成するための記憶媒体で使用できる公知の強誘電体薄膜を用いることができ、この強誘電体薄膜のエピタキシャル成長条件は公知のエピタキシャル法のエピタキシャル成長条件で良い。
例えば、強誘電体からなる薄膜を、MOCVD法によってエピタキシャル成長させる条件は、例えば、基板温度:600〜650℃、圧力:600〜700Pa、成膜時間:4〜5分である。この基板温度、圧力及び成膜時間の範囲を外れると、所望のエピタキシャル成長が達成できなくなる傾向がある。その結果として、得られた強誘電体膜の規格化保持時間は低くなる傾向があり、強誘電体メモリとして使用するのに適していない。
上記のようにして、チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に形成された、電極層としてのチタン酸ストロンチウム薄膜と、チタン酸ジルコン酸鉛、チタン酸バリウム、及びチタン酸鉛から選ばれた強誘電体からなる薄膜とからなる積層体を用い、その上にさらに公知の構成要素を成膜することにより、強誘電体メモリの記憶媒体及び強誘電体メモリを作製することができる。
また、上記冷却速度に関しては、強誘電体薄膜としてチタン酸ジルコン酸鉛(PZT)薄膜を用いた場合、例えば、エピタキシャル成長温度630℃の場合、成膜後の冷却を630℃から300℃まで1〜15℃/分(好ましくは、5℃/分)の冷却速度で実施し、それ以後の室温までの冷却を冷却速度:15〜100℃/分(好ましくは、20℃/分)で実施し、その後成膜室から処理された基板を取り出す。この基板を用いて、以下の実施例1に記載した方法で測定した規格化保持時間(記憶保持時間)は高く、強誘電体メモリとして使用するのに適している。
上記冷却速度を、少なくとも冷却を開始した後から強誘電体のキュリー温度より15%程度高い温度までの冷却速度を、それ以後の室温までの冷却速度より遅くする場合、強誘電体薄膜としてチタン酸ジルコン酸鉛(PZT)薄膜を用いた場合、例えば、エピタキシャル成長温度630℃の場合、630℃から500℃まで20℃/分で冷却した後、400℃までの冷却を1〜15℃/分(好ましくは、5℃/分)の冷却速度で実施し、それ以後の冷却を冷却速度:15〜100℃/分で実施してもよく、その後成膜装置から処理された基板を取り出す。この基板を用いて、以下の実施例1に記載した方法で測定した規格化保持時間(記憶保持時間)は高く、強誘電体メモリとして使用するのに適している。
シリコン(Si)単結晶基板上に、バッファー層としてチタン酸ストロンチウムをエピタキシャル成長させ、得られたチタン酸ストロンチウム薄膜上に、電極として機能するルテニウム酸ストロンチウム薄膜を形成させ、次いでMOCVD法によって、基板温度:630℃、圧力:667Pa、成膜時間:4分30秒で、チタン酸ジルコン酸鉛をエピタキシャル成長させ、チタン酸ジルコン酸鉛薄膜を作製した。
エピタキシャル成長させて得たチタン酸ジルコン酸鉛薄膜が形成されている基板を成膜室から取り出すために、成膜温度から室温程度まで冷却するが、この冷却プロセスを図1(a)〜(d)に示す4種の試行パターンに従って実施した。
図1(a)に示す試行パターン1に従って、チタン酸ジルコン酸鉛薄膜が成長した基板を、まず、成膜温度から550℃まで冷却速度:20℃/分で冷却し、550℃から400℃までの間は冷却速度:5℃/分で冷却し、次いで室温程度まで冷却速度:20℃/分で冷却した。その後、成膜室内から取り出した基板を用いて、以下述べる規格化保持時間(記憶保持時間)を測定する試験を実施した。
図1(b)に示す試行パターン2に従って、チタン酸ジルコン酸鉛薄膜が成長した基板を、まず、成膜温度から550℃まで冷却速度:5℃/分で冷却し、次いで550℃から室温程度までの間は冷却速度:20℃/分で冷却した。その後、成膜室内から取り出した基板を用いて、以下述べる規格化保持時間を測定する試験を実施した。
図1(c)に示す試行パターン3に従って、チタン酸ジルコン酸鉛薄膜が成長した基板を、まず、成膜温度から300℃まで冷却速度:5℃/分で冷却し、その後、300℃から室温程度まで冷却速度:20℃/分で冷却した。その後、成膜室内から取り出した基板を用いて、以下述べる規格化保持時間を測定する試験を実施した。
図1(d)に示す試行パターン4に従って、チタン酸ジルコン酸鉛薄膜が成長した基板を、成膜温度から室温程度まで冷却速度:20℃/分で冷却した。その後、成膜室内から取り出した基板を用いて、以下述べる規格化保持時間を測定する試験工程を実施した。
以下、上記試行パターン1〜4に従って得られた基板について、図2(a)及び(b)を参照して、規格化保持時間(時間)を測定する方法を説明し、得られた結果を棒グラフとして図3に示す。
規格化保持時間は、以下のようにして測定した。上記試行パターン1〜4に従って得られた基板21に対し、図2(a)に示すAFM(原子間力顕微鏡)に設けられた片持ちバネ(カンチレバー)23の先端に取り付けられているAFM探針22の先端部を用いて、図2(b)に示すようにして圧電応答を観察し、初期の書き込みサイズ及び所定の時間経過後のサイズを測定した。
すなわち、図2(b)に示すように、(1)基板21の所定の部分24のみにAFM探針で直流電圧(〜10V)を印加し、分極反転させ、(2)同じ部分24に対し、AFM探針を用いて圧電応答を観察し、初期の書き込みサイズ(a0)を測定し、その後、(3)所定の時間(Δt)経過後に同じ部分24の圧電応答を観察し、所定の時間経過後に残ったサイズ(a1)を測定した。図2(b)において、25は残ったサイズを測定した部分である。
上記のようにして得られたサイズから算出した規格化保持時間(=Δt/(a0−a1))を示す図3から明らかなように、試行パターン3に従って得られた基板の場合が、最も長い規格化保持時間を有し、次が試行パターン1に従って得られた基板の場合、その次が試行パターン2に従って得られた基板の場合であり、冷却プロセスを急激に室温まで下げた試行パターン4に従って得られた基板の場合には記憶保持時間は最も悪かったことが分かる。
上記結果から分かるように、チタン酸ジルコン酸鉛のキュリー温度が、通常、350℃付近であることから、キュリー温度より50℃程度低い温度である300℃(キュリー温度の15%程度低い温度に相当する)までゆっくり冷却する試行パターン3、及び成膜温度から550℃まで急速に冷却した後、550℃からキュリー温度より50℃程度高い温度である400℃(キュリー温度の15%程度高い温度に相当する)までゆっくり冷却する試行パターン1の場合に、最初から急激な冷却速度で冷却する試行パターン4や、キュリー温度より200℃程度高い温度までゆっくり冷却し、その後急激に冷却する試行パターン2の場合よりも、良好な記憶保持時間が得られることが分かる。
実施例1におけるチタン酸ジルコン酸鉛の代わりに、強誘電体としてチタン酸鉛(キュリー温度:135℃程度)、及びチタン酸鉛(キュリー温度:490℃程度)をそれぞれ用い、実施例1記載のプロセスを実施した。この場合、冷却速度:5℃/分で実施した温度範囲は、各強誘電体薄膜の形成温度から各キュリー温度より15%高い温度までの範囲、又は各強誘電体薄膜の形成温度から各キュリー温度より15%低い温度までの範囲である。
かくして得られた基板に対して、実施例1の場合と同様に規格化保持時間を算出したところ、同様な結果が得られた。
なお、本実施例において用いた各強誘電体に対して、実施例1における試行パターン2及び4を実施したところ、算出した規格化保持時間は極めて低かった。
本発明によれば、特定の冷却パターンを経て得られたチタン酸ジルコン酸薄膜等の強誘電体薄膜は、良好な規格化保持時間を有するので、強誘電体薄膜を用いて高密度記憶媒体を作製する場合に、その生産性を殆ど損なうことなく、記憶保持特性が向上する記憶媒体を提供することができる。従って、記憶媒体を作製する産業分野で利用可能である。
21 基板 22 AFM探針
23 カンチレバー 24、25 部分

Claims (9)

  1. チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層を介して、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする強誘電体膜の作製方法。
  2. 前記強誘電体が、チタン酸ジルコン酸鉛、チタン酸バリウム、及びチタン酸鉛から選ばれたものであることを特徴とする請求項1記載の強誘電体膜の作製方法。
  3. チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層を介して、強誘電体膜としてチタン酸ジルコン酸鉛膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成されたチタン酸ジルコン酸鉛膜を冷却する強誘電体膜の作製方法において、この冷却を、300〜400℃の範囲までの温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから少なくとも550℃以下かつ400℃より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする強誘電体膜の作製方法。
  4. 前記第1冷却工程を1〜15℃/分の冷却速度で実施することを特徴とする請求項記載の強誘電体膜の作製方法。
  5. チタン酸ストロンチウム単結晶基板又はシリコン単結晶基板上に、電極層としてのチタン酸ストロンチウム膜をエピタキシャル成長させ、このチタン酸ストロンチウム膜上に、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする強誘電体膜の作製方法。
  6. 前記強誘電体が、チタン酸ジルコン酸鉛、チタン酸バリウム、及びチタン酸鉛から選ばれたものであることを特徴とする請求項記載の強誘電体膜の作製方法。
  7. 基板上に、電極層を介して、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする強誘電体膜の作製方法。
  8. 基板上に、電極層を介して、強誘電体膜としてチタン酸ジルコン酸鉛膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成されたチタン酸ジルコン酸鉛膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該チタン酸ジルコン酸鉛のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする強誘電体膜の作製方法。
  9. 基板上に、電極層としてのチタン酸ストロンチウム膜をエピタキシャル成長させ、このチタン酸ストロンチウム膜上に、強誘電体膜をエピタキシャル成長させて形成し、次いでエピタキシャル成長させて形成された強誘電体膜を冷却する強誘電体膜の作製方法において、この冷却を、冷却を開始した後から該強誘電体のキュリー温度より15%高い温度〜15%低い温度の範囲の温度での冷却速度をその範囲の温度から室温までの冷却速度より遅くして実施する第1冷却工程と、次いで該第1冷却工程の冷却速度より早い冷却速度で室温まで冷却する第2冷却工程とを有し、該第1冷却工程の前に、冷却を開始してから該強誘電体のキュリー温度より15%高い温度より高い温度まで、該第1冷却工程における冷却速度よりも早い冷却速度で冷却を実施し、次いで該第1冷却工程及び第2冷却工程を実施することを特徴とする強誘電体膜の作製方法。
JP2011178111A 2011-08-16 2011-08-16 強誘電体膜の作製方法 Active JP5703170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011178111A JP5703170B2 (ja) 2011-08-16 2011-08-16 強誘電体膜の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011178111A JP5703170B2 (ja) 2011-08-16 2011-08-16 強誘電体膜の作製方法

Publications (2)

Publication Number Publication Date
JP2013041998A JP2013041998A (ja) 2013-02-28
JP5703170B2 true JP5703170B2 (ja) 2015-04-15

Family

ID=47890125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011178111A Active JP5703170B2 (ja) 2011-08-16 2011-08-16 強誘電体膜の作製方法

Country Status (1)

Country Link
JP (1) JP5703170B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185808A (ja) * 1985-02-14 1986-08-19 日本電気株式会社 強誘電体化合物の配向薄膜の作製法
JPH06281983A (ja) * 1993-03-26 1994-10-07 Ibiden Co Ltd 第2高調波発生デバイス及びその製造方法
JPH08227980A (ja) * 1995-02-21 1996-09-03 Toshiba Corp 半導体装置及びその製造方法
JP3274326B2 (ja) * 1995-09-08 2002-04-15 株式会社東芝 半導体装置およびその製造方法
US6128178A (en) * 1998-07-20 2000-10-03 International Business Machines Corporation Very thin film capacitor for dynamic random access memory (DRAM)
JP2000103698A (ja) * 1999-06-21 2000-04-11 Telcordia Technol Inc メモリで利用可能な結晶学的に整列した強誘電性膜、およびペロブスカイト膜を結晶学的に整列する方法
JP4437178B2 (ja) * 2000-02-04 2010-03-24 国立大学法人東京工業大学 強誘電体材料薄膜の成膜方法とその用途
JP2001354497A (ja) * 2000-06-07 2001-12-25 Matsushita Electric Ind Co Ltd 強誘電体膜の製造方法
US20050145908A1 (en) * 2003-12-30 2005-07-07 Moise Theodore S.Iv High polarization ferroelectric capacitors for integrated circuits
JP5253894B2 (ja) * 2007-06-08 2013-07-31 富士フイルム株式会社 強誘電体膜、圧電素子、及び液体吐出装置

Also Published As

Publication number Publication date
JP2013041998A (ja) 2013-02-28

Similar Documents

Publication Publication Date Title
Sanchez et al. Optimization of PbTiO3 seed layers and Pt metallization for PZT-based piezoMEMS actuators
WO2009157189A1 (ja) 圧電体素子とその製造方法
US6432546B1 (en) Microelectronic piezoelectric structure and method of forming the same
JP2000067650A (ja) 強誘電体薄膜素子およびその製造方法
JPH09162362A (ja) 不揮発性半導体記憶装置
JP2001313429A (ja) 積層薄膜その製造方法および電子デバイス
JP2003086586A (ja) 配向性強誘電体薄膜素子及びその製造方法
US11442297B2 (en) Perovskite oxides with a-axis orientation
JP5703170B2 (ja) 強誘電体膜の作製方法
JPH0812494A (ja) 酸化物結晶薄膜の製造方法及び薄膜素子
TWI717498B (zh) 膜構造體及其製造方法
CN115621259A (zh) 一种利用硬电极在低温退火条件下提高铁电器件性能方法
Yang et al. Electrical properties of Bi4-xLaxTi3O12 ferroelectric thin films prepared by metalorganic decomposition method
JP2011071150A (ja) 圧電薄膜付基板、圧電薄膜素子、アクチュエータ、及びセンサ
JP2889492B2 (ja) 酸化物薄膜の作製方法
JP2001144067A (ja) 強誘電体膜および電子装置の製造方法
WO2010016132A1 (ja) 情報記録再生メモリ媒体及びその製造方法
Ohya et al. Dielectric and piezoelectric properties of dense and porous PZT films prepared by sol-gel method
JP2889463B2 (ja) 配向性強誘電体薄膜素子
Brodoceanu et al. Pulsed laser deposition of oxide thin films
JP5934015B2 (ja) 積層構造体の製造方法
JP2005105394A (ja) 強誘電体薄膜の形成方法
JP2006040999A (ja) 圧電薄膜素子
Han et al. Ferroelectric properties of heteroepitaxial PbTiO3 and PbZr1–xTixO3 films on Nb-doped SrTiO3 fabricated by hydrothermal epitaxy below Curie temperature
KR100717960B1 (ko) 초전도 전극을 이용한 나노스토리지 강유전체 매체구조 및그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5703170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250