JP5702862B2 - 電流検出回路モジュール - Google Patents

Description

本発明は、電流導線に流れる電流を検出する電流検出回路モジュールに関する。

電動車両には、駆動モータ、又はジェネレータ（発電機）を制御する三相インバータ回路モジュールが搭載されている。なお、以下の説明では、駆動モータ、及びジェネレータを特に区別する必要が無い場合は、これらを三相回転電機と称することにする。
一般に、三相インバータ回路モジュール８０は、図１３に示すように、三相回転電機８１を駆動するパワーモジュールとしての三相インバータ回路８２と、主バッテリ８３から三相インバータ回路８２に供給される電圧を安定化させる平滑コンデンサ８４と、上記三相インバータ回路８２を制御する三相インバータ制御回路部８５と、三相回転電機に流れる電流を検出して三相インバータ制御回路部８５に出力する電流検出回路モジュール８６と、を備えている。

三相インバータ回路８２は、例えばＩＧＢＴ等のスイッチング素子８７を直列に接続して成る上下アームを主バッテリ８３に対し三相分並列に接続し、スイッチング素子８７の直列接続点から延びるバスバー８８を通じて交流電力を出力する回路である。三相回転電機８１には、Ｕ相、Ｖ相、Ｗ相ごとに相端子（図示せず）が設けられており、各相端子に三相インバータ回路８２から延びる電流導線としてのバスバー８８が接続され、三相回転電機８１に交流電力が供給される。
電流検出回路モジュール８６は、電流センサたる磁気検出素子９３（図１４（Ａ）、図１４（Ｂ）参照）と、各種回路とをモジュール化して成り、三相回転電機のＵ相、Ｖ相、Ｗ相ごとに設けられ、各相の電流を検出して三相インバータ制御回路部８５に出力する。
三相インバータ制御回路部８５は、各相の電流値と、角速度検出センサ（図示せず）により検出される角度や角速度などから三相回転電機８１を駆動するＰＷＭ信号を発生する制御回路９０と、このＰＷＭ信号にしたがって三相インバータ回路８２を駆動するパワーモジュール駆動回路９１を備えて構成されている。

また一般に、電流検出回路モジュール８６は、図１４（Ａ）に示すようにバスバー８８を囲み、一部にギャップ９７を有する環状の磁性コア９２と、ギャップ内の磁束密度を検出する磁気検出素子９３と、この磁気検出素子の電気出力を整える差動アンプ９４と、磁気検出素子９３に駆動電流を供給する定電流源９５と、この定電流源９５、及び差動アンプ９４の両者、或いは、いずれかに、電流検出感度補正のための補正を行う補正回路９６とを備えている。さらに、図１４（Ｂ）に示すように、差動アンプ９４の出力をフィードバックして、磁性コア９２に取り付けた補正コイルに電流を流し、これによってリニアリティとヒステリシスを補正するようにした電流検出回路モジュール１８６も知られている。
磁気検出素子９３には、具体的には、ホール素子や磁気抵抗（ＭＲ）素子（ＧＭＲ、ＴＭＲなどを含む）、及び信号増幅器（アンプ）などを含んだＩＣをワンパッケージ化して成るものが広く用いられている。

ところで、従来、三相インバータ回路モジュール８０においては、電流検出回路モジュール８６と三相インバータ制御回路部８５の接続部分の部品実装数の削減のため、並びに耐ノイズ性向上のために、電流検出回路モジュール８６を三相インバータ制御回路部８５と一体化した構造が各種提案されている（例えば、特許文献１〜３参照）。

特許文献１には、三相インバータ制御回路部８５の制御回路９０を実装した基板（不図示）に磁性コア９２や磁気検出素子９３、差動アンプ９４を実装し、この基板に平行にバスバーを延在させた構造が開示されている。
また特許文献２には、制御回路を実装した基板に磁気検出素子９３や差動アンプ９４を実装するとともに、磁性コアを、基板に設ける基板側コアとバスバーに設けるバスバー側コアとに分け、これら基板に設けた基板側コアと、バスバーに設けたバスバー側コアとを近接配置した構造が開示されている。
特許文献３には、制御回路を実装した基板に磁気検出素子９３や差動アンプ９４を実装するとともに、固定治具を用いて磁性コアを基板に固定し、この磁性コアにバスバーを通す構造が開示されている。

特許第３７３４１２２号公報 特開２００５−３００１７０号公報 特開２００７−１４７５６５号公報

しかしながら、上記特許文献１、及び特許文献２の構造においては、磁気検出素子の電流検出感度を補正する場合、磁性コアと磁気検出素子が別構成のため、組み立てるまで電流検出自体ができないので補正ができない。このため、三相インバータ回路モジュール８０のモジュールが組み立てられてから電流検出感度の補正を行うこととなるが、そうすると、電流検出感度の補正が十分でなくなる場合が多々あり、また組み立ての最終段階で不具合が発生した場合には仕掛損失が増大する、といった問題がある。

これに対して、特許文献３の構造によれば、制御回路を実装した基板の外に磁性コアを固定治具で固定する構造であるため、電流検出感度の補正用の導体を磁性コアに通すことで、バスバーを磁性コアに通すことなく、基板単体で電流検出感度の補正を行うことができる。
しかしながら、磁性コアが基板の外に設けられているため、機械的な衝撃に弱い構造となっていた。特に、電動車両では駆動による衝撃が大きいため、駆動時の耐機械的衝撃性が強く望まれていることから、電動車両に使用できないといった問題がある。

このように、制御回路を実装した基板と、電流検出回路モジュール８６とを一体化した従来の構造では、上述の問題を有することから、最適値製造や仕掛損失低減のために、依然として、基板と、電流検出回路モジュール８６とを別体にして製造しているのが現状である。

本発明は、上述した事情に鑑みてなされたものであり、完成品の組み立ての前に電流検出感度の補正をすることができ、なおかつ、高い耐機械的衝撃性を実現できる電流検出回路モジュールを提供することを目的とする。

この明細書には、２０１１年８月３１日に出願された日本国特許出願・特願２０１１−１８８３０１の全ての内容が含まれる。
上記目的を達成するために、本発明は、パワーモジュールを制御する制御回路を実装した制御回路基板と、前記パワーモジュールから延びる複数の電流導線のそれぞれに設けられ、前記電流導線を囲み、一部にギャップを有する磁性コアと、それぞれの前記磁性コアの前記ギャップの中に配置された磁気検出素子と、前記磁気検出素子の各々の出力が入力され、当該入力に応じて前記制御回路に前記電流導線の各々に流れる電流値の検出信号を出力する検出回路と、を備え、前記制御回路基板に前記検出回路を実装した電流検出回路モジュールであって、前記制御回路基板には、前記電流導線の各々を基板面に垂直に配置する切り欠き、或いは貫通孔による通し部を備え、前記通し部を通る電流導線を囲むように前記磁性コアの各々を前記制御回路基板に設け、当該磁性コアの各々のギャップの中に位置するように前記磁気検出素子の各々を前記制御回路基板に設け、複数の前記磁気検出素子の各々が、対応する電流導線を同一方向から挿入可能に前記制御回路基板の同一基板面の側に整列配置され、かつ、前記検出回路が、前記磁気検出素子の整列方向に対し前記電流導線と反対の側に配置されたことを特徴とする。

本発明によれば、制御回路、及び検出回路を実装した制御回路基板に、磁性コア、及び磁気検出素子を一緒に実装し、なおかつ、この制御回路基板には、検出対象の電流導線を通す通し部を設ける構成としたため、パワーモジュールの電流導線に代えて、感度補正用の電流を流す導体を通し部に通すことで、当該パワーモジュールを組み立てなくとも制御回路基板だけで磁気検出素子の感度を補正することができる。これにより、出荷検査工程の簡略化を行うことができ、仕掛損失を抑圧し、なおかつフレキシブル生産に貢献できる。
さらに磁性コアが制御回路基板に実装されることで、機械的衝撃に対する耐性が高められる。

また本発明は、上記電流検出回路モジュールにおいて、前記制御回路基板の面内に収まるように前記磁性コアを配置したことを特徴とする。

本発明によれば、磁性コアを制御回路基板の面内に収めたため、磁性コアと制御回路基板の接触面積を最大として、機械的衝撃に対する耐性を最大限に高められる。

また本発明は、上記電流検出回路モジュールにおいて、前記磁気検出素子のそれぞれの出力を補正して前記検出回路に出力し、或いは前記検出回路が出力する各磁気検出素子の検出信号のそれぞれを補正して出力する補正回路を前記制御回路基板に実装したことを特徴とする。

本発明によれば、複数の磁気検出素子のそれぞれを補正する補正回路が１つに集積されるため、部品実装数を大幅に削減できる。

また本発明は、上記電流検出回路モジュールにおいて、制御回路基板の面上に前記磁性コアを配置したことを特徴とする。

本発明によれば、制御回路基板の両面を効率良く使うことができ、また制御回路の実装面のレイアウトの自由度が高められる。

また本発明は、上記電流検出回路モジュールにおいて、前記制御回路基板の表裏面に貫通させて前記磁性コアを設けたことを特徴とする。

本発明によれば、制御回路基板の面からの磁性コアの出幅を抑えることができ、また磁性コアによって制御回路基板の剛性が高められる。

また本発明は、上記電流検出回路モジュールにおいて、前記磁性コアを平面視略コ字状の第１磁性コア、及び第２磁性コアに分割し、前記制御回路基板を挟んで上下に前記第１及び第２磁性コアを、当該第１及び第２磁性コアの開放端部同士が平面視で重なるように配置し、当該第１及び第２磁性コアの開放端部の間に前記磁気検出素子を設けたことを特徴とする。

本発明によれば、制御回路基板の両面を効率良く使うことができ、また制御回路の実装面のレイアウトの自由度が高められる。

また本発明は、上記電流検出回路モジュールにおいて、前記磁性コアを制御回路基板に電気的に接地したことを特徴とする。

本発明によれば、磁性コアと制御回路基板の間にある容量、及び磁性コアと磁気検出素子との間の容量を削減することができ、電流導線に印加された電圧に起因する静電誘導ノイズの影響を減らすことができる。

また本発明は、上記電流検出回路モジュールにおいて、前記補正回路は、前記磁気検出素子のそれぞれの出力を増幅して前記検出回路に出力するアンプと、前記アンプのゲインを前記磁気検出素子ごとに調整するための抵抗値をデジタル設定可能な可変抵抗器と、前記磁気検出素子のそれぞれの出力のオフセットを調整するための直流電圧をデジタル設定可能な直流電圧可変電源と、前記可変抵抗器、及び前記直流電圧可変電源に対して、前記ゲイン、及び前記オフセットの調整値を前記磁気検出素子ごとに設定する制御手段と、を備えることを特徴とする。

本発明によれば、デジタル式に補正できるため、例えばトリミング抵抗等を用いて抵抗値を可変して補正するアナログ式の補正に比べて、正確に、かつ再設定が可能になる。また、これらアンプ、可変抵抗器、直流電圧可変電源、及び制御手段をモノリシックデバイスとして構成することができ、１つの回路に集積することで、デジタル方式の補正をおこないつつも、部品実装数とコストの削減を図ることができる。
なお、上記アンプのゲインは、磁気検出素子に流す電流値を変えることでも補正する等の他の手法によっても補正することが可能であり、磁気検出素子の感度に応じてアンプのゲインを補正する補正回路をモノリシックデバイスとして構成し１つの回路に集積することもできる。

また本発明は、上記電流検出回路モジュールにおいて、前記制御回路基板には、前記磁気検出素子のそれぞれに定電流を供給する定電流源と、前記磁気検出素子のそれぞれの出力が入力され、それぞれを増幅して前記補正回路に出力する差動アンプと、を備えることを特徴とする。

本発明によれば、磁気検出素子ごとに必要な定電流源、及び差動アンプのそれぞれが集積されるため、部品実装数とコストの削減ができる。

本発明によれば、制御回路、及び検出回路を実装した制御回路基板に、磁性コア、及び磁気検出素子を一緒に実装し、なおかつ、この制御回路基板には、検出対象の電流導線を通す通し部を設ける構成としたため、パワーモジュールの電流導線に代えて、感度補正用の電流を流す導体を通し部に通すことで、当該パワーモジュールを組み立てなくとも制御回路基板だけで磁気検出素子の感度を補正することができる。これにより、出荷検査工程の簡略化を行うことができ、仕掛損失を抑圧し、なおかつフレキシブル生産に貢献できる。
さらに磁性コアが制御回路基板に実装されることで、機械的衝撃に対する耐性が高められる。
また本発明において、前記制御回路基板の面内に収まるように前記磁性コアを配置することで、磁性コアと制御回路基板の接触面積が最大となり、機械的衝撃に対する耐性を最大限に高められる。
また本発明において、前記パワーモジュールから延びる複数の電流導線のそれぞれに対して、前記磁性コア、及び前記磁気検出素子を有し、前記磁気検出素子のそれぞれの出力を補正して前記検出回路に出力し、或いは前記検出回路が出力する各磁気検出素子の検出信号のそれぞれを補正して出力する補正回路を前記制御回路基板に実装することで、複数の磁気検出素子のそれぞれを補正する補正回路が１つに集積され、部品実装数を大幅に削減できる。
また本発明において、制御回路基板の面上に前記磁性コアを配置することで、制御回路基板の両面を効率良く使うことができ、また制御回路の実装面のレイアウトの自由度が高められる。
また本発明において、前記制御回路基板の表裏面に貫通させて前記磁性コアを設けることで、制御回路基板の面からの磁性コアの出幅を抑えることができ、また磁性コアによって制御回路基板の剛性が高められる。
また本発明において、前記磁性コアを平面視略コ字状の第１磁性コア、及び第２磁性コアに分割し、前記制御回路基板を挟んで上下に前記第１及び第２磁性コアを、当該第１及び第２磁性コアの開放端部同士が平面視で重なるように配置し、当該第１及び第２磁性コアの開放端部の間に前記磁気検出素子を設けることで、制御回路基板の両面を効率良く使うことができ、また制御回路の実装面のレイアウトの自由度が高められる。
また本発明において、前記磁性コアを制御回路基板に電気的に接地することで、磁性コアと制御回路基板の間にある容量、及び磁性コアと磁気検出素子との間の容量を削減することができ、電流導線に印加された電圧に起因する静電誘導ノイズの影響を減らすことができる。

図１は、本発明の実施形態に係る三相インバータ回路モジュールの構造を模式的に示す図である。 図２は、図１における電流検出回路モジュールの近傍を拡大して示す図であり、（Ａ）は側面視図、（Ｂ）は平面視図である。 図３は、電流検出感度補正時の電流検出回路モジュールの構成を示す図である。 図４は、磁気検出素子、及び電流センサ用回路の構成を示す回路図である。 図５は、補正回路の構成を示す回路図である。 図６は、制御回路基板への磁性コアの実装態様の変形例を示す図である。 図７は、制御回路基板への磁性コアの実装態様の変形例を示す図である。 図８は、制御回路基板への磁性コアの実装態様の変形例を示す図である。 図９は、制御回路基板への磁性コアの実装態様の変形例を示す図である。 図１０は、制御回路基板の通し部の変形例を示す図である。 図１１は、制御回路基板への磁気検出素子の実装態様の変形例を示す図である。 図１２は、電流検出回路モジュールの変形例を示す回路図である。 図１３は、従来の三相インバータ回路モジュールの一例を示す図である。 図１４は、従来の電流検出回路モジュールの一例を示す図である。

以下、図面を参照して本発明の実施形態について説明する。
図１は、本実施形態に係る三相インバータ回路モジュール１の構造を模式的に示す図である。
三相インバータ回路モジュール１は、電気自動車等の電動車両に搭載されて、駆動モータ、又はジェネレータ（以下、これらを「三相回転電機」と称し、符号３を付す）を制御するものであり、図１に示すように、パワーモジュール５と、制御用ＩＣ７と、この制御用ＩＣ７を実装した制御回路基板９と、この制御回路基板９に制御用ＩＣ７とともに実装された電流検出回路モジュール１１とを備えている。

パワーモジュール５は、例えば三相インバータ回路が備えるＵ相、Ｖ相、及びＷ相ごとの上下アームを構成する一対のスイッチング素子（図１３参照）をパッケージにモジュール化したものであり、三相の各相に設けられている。ただし、パワーモジュール５の構成は、上下アームの一対のスイッチング素子を一つにモジュール化した構成に限らず、上アーム、及び下アームのスイッチング素子ごとにモジュール化した構成、或いは、Ｕ相、Ｖ相、及びＷ相の全ての上下アームのスイッチング素子を１つにモジュール化した構成であっても良い。
制御用ＩＣ７は、各パワーモジュール５を制御する回路であり、前掲図１３で説明した従来の三相インバータ制御回路部８５を構成するＩＣをワンチップ化したものであり、制御回路基板９に実装されている。
制御回路基板９は、各種配線がプリントされたプリント基板であり、横並びに配置された各パワーモジュール５の上を覆う位置に配置されている。各パワーモジュール５からは、パワーモジュール制御端子１３が上方に垂直に延びて制御回路基板９を貫通し、当該制御回路基板９に形成されている配線と接続され、これにより、制御用ＩＣ７とパワーモジュール５とが電気的に接続される。
各パワーモジュール５の上面にはバスバー１５が接合されている。バスバー１５は、パワーモジュール５等の各種機器が接続可能な端子台１６Ａに導体部１６Ｂを垂直に立設して成る。すなわち、パワーモジュール５をバスバー１５の端子台１６Ａに取り付けると、バスバー１５の導体部１６Ｂが上方に垂直に延び、この導体部１６Ｂの上端部１７が三相回転電機３の相端子（図示せず）に接続される。なお、バスバー１５は、パワーモジュール５と一体に構成されていても良く、またバスバー１５の上端部１７に端子台を設けても良い。
電流検出回路モジュール１１は、バスバー１５ごとに設けられ、バスバー１５を流れる電流を検出し制御用ＩＣ７に出力する装置であり、制御用ＩＣ７は、各相の電流値と、角速度検出センサ（図示せず）により検出される角度や角速度などから三相回転電機３を駆動するＰＷＭ信号を発生し、このＰＷＭ信号にしたがって各パワーモジュール５を駆動する。

図２は、図１における電流検出回路モジュール１１の近傍を拡大して示す図であり、図２（Ａ）は側面視図、図２（Ｂ）は平面視図である。
電流検出回路モジュール１１は、図１、及び図２に示すように、磁性コア２１、磁気検出素子４０と、各磁気検出素子４０で共用される電流センサ用回路２５（図２には図示せず）とを備えている。
磁性コア２１は、バスバー１５を囲み、一部にギャップ２７を有する略環状体を成す部材であり、バスバー１５に流れる電流に応じた密度の磁束をギャップ２７に発生する。本実施形態の磁性コア２１には、辺の一部がギャップ２７として開放した断面矩形枠状（いわゆるロ字状）であって、所定の高さを有する形状の部材が用いられており、係る磁性コア２１が制御回路基板９の実装面９Ａ（図２（Ｂ）参照）に実装されている。
更に詳述すると、図２（Ｂ）に示すように、制御回路基板９の実装面９Ａには、垂直に上方に延びるバスバー１５を表裏に通す通し部２９が設けられている。この通し部２９は、制御回路基板９の縁部３１の一部を切り欠いて形成されており、この通し部２９に通されるバスバー１５を囲むように、磁性コア２１が制御回路基板９に実装されている。
なお、制御回路基板９の縁部３１を切り欠いて通し部２９を形成する代わりに、制御回路基板９の面内に、バスバー１５が挿入される開口を形成して通し部２９を設けても良い。

磁性コア２１を制御回路基板９に実装する際には、磁性コア２１を樹脂材で被覆した後、略環状の磁性コア２１の内周面２１Ａが制御回路基板９の実装面９Ａに垂直になるように固定する。制御回路基板９への磁性コア２１の固定手法については、例えば、ねじ止め、接着剤を用いた接着、バネ等の押圧機構を用いて磁性コア２１を制御回路基板９に押し付け固定する、といった手法を用いることができる。
また、磁性コア２１を制御回路基板９に実装する際に、磁性コア２１を制御回路基板９に電気的に接地する構成とすることで磁性コア２１と制御回路基板９の間にある容量、及び磁性コア２１と磁気検出素子４０との間の容量を削減することができる。これにより、バスバー１５（電流導線）に印加された電圧に起因する静電誘導ノイズの影響を減らすことができる。磁性コア２１を電気的に制御回路基板９に接地する固定手法としては、導電性接着剤、バネ、ガスケット等による接着、制御回路基板９に直接ろう接（はんだ付けなど）をする等がある。

磁性コア２１は、ギャップ２７が制御回路基板９の実装面９Ａ内に位置する姿勢で実装され、このギャップ２７の中に磁気検出素子４０が実装されている。
磁気検出素子４０は、ホール素子、或いは磁気抵抗（ＭＲ）素子（ＧＭＲ、ＴＭＲなどを含む）等であり、本実施形態ではホール素子が用いられている。また、ホール素子に代えて、ロックインアンプ機能やオフセット補正回路を備えたホールＩＣを用いることもできる。また、図２（Ａ）に示すように、磁気検出素子４０は、素子部３２と、この素子部３２の底部から下方に垂直に延びる端子部３３とを備えている。
制御回路基板９の実装面９Ａには、ギャップ２７の中の略中央位置に、端子部３３を挿入する挿入孔（図示せず）が形成されている。この挿入孔に端子部３３を挿入することで、素子部３２がギャップ２７の中の略中央位置に、制御回路基板９の実装面９Ａに垂直に立設し、ギャップ２７に生じる磁束を素子部３２でムラ無く正確に検知して正確な電流測定が行われる。

電流センサ用回路２５は、各相のバスバー１５に対応して設けた磁気検出素子４０のそれぞれの出力に基づいて、各バスバー１５の電流値の検出信号を生成し、それぞれを制御用ＩＣ７に出力する回路であり、後述する補正回路４３、及び検出回路４４（いずれも図４参照）を備えている。
本実施形態では、図１に示すように、各磁気検出素子４０に共通に１個の電流センサ用回路２５が用いられ、制御回路基板９の実装面９Ａに実装され、実装面９Ａにプリントされた配線を通じて制御用ＩＣ７と接続されている。
なお、電流センサ用回路２５を磁気検出素子４０ごとに個別に設けても良いことは勿論である。

このように、三相インバータ回路モジュール１では、制御用ＩＣ７を実装した制御回路基板９に電流検出回路モジュール１１を実装しつつ、制御回路基板９に表裏にバスバー１５を通す通し部２９を設け、通し部２９を通るバスバー１５を電流検出回路モジュール１１が備える磁性コア２１が囲むように実装したため、モジュール組み立て前でも、制御回路基板９単体で電流検出回路モジュール１１の電流検出感度の補正を行うことができる。
電流検出感度補正の手順について具体的には、先ず、制御用ＩＣ７、及び電流検出回路モジュール１１（上記磁性コア２１、磁気検出素子４０、及び電流センサ用回路２５）を制御回路基板９に実装する。その後、図３に示すように、制御回路基板９の通し部２９にバスバー１５を制御回路基板９の実装面９Ａに垂直に通して磁性コア２１に対してバスバー１５を垂直に配置しつつ、バスバー１５の端部に基準電流源５０を接続する。基準電流源５０は、基準のテスト電流を出力する電流電であり、かかる電流がバスバー１５に流れることで、電流検出回路モジュール１１の磁性コア２１のギャップ２７にテスト電流に応じた磁束が発生し、この磁束の密度に応じた信号が磁気検出素子４０から電流センサ用回路２５に出力される。
電流検出感度補正は、テスト電流をバスバー１５に流した状態で磁気検出素子４０からの出力を補正することで感度が補正され、かかる補正により得られた各種パラメータの補正値が、電流センサ用回路２５の補正回路４３に記録される。なお、制御回路基板９に別途に設けた記憶素子に補正値を記憶しても良い事は勿論である。

次いで、上述の磁気検出素子４０、及び電流センサ用回路２５について詳述する。
図４は、磁気検出素子４０、及び電流センサ用回路２５の構成を示す回路図である。
磁気検出素子４０は、図４に示すように、この磁気検出素子４０を駆動する安定化電源４５と、磁気検出素子４０の出力を増幅する差動アンプ４２とともに電流検出回路部２３を構成し、また、この電流検出回路部２３と磁性コア２１とを備えて、制御回路基板９に実装される電流検出装置２４（図１）が構成される。
安定化電源４５は、安定化電圧源、及び安定化電流源のいずれかを含み、ホール素子たる磁気検出素子４０を磁束密度に対する出力特性の直線性が得られるように駆動する。
なお、同図において、Ｖｒｅｆは、例えば所定電圧（例えば５Ｖ）の基準電圧である。また、差動アンプ４２、及び安定化電源４５については、図１等の他の図において図示を省略している。

ここで、従来においては、それぞれの電流検出回路部２３の中に、通常、磁気検出素子４０の感度を補正するための素子が含まれている。係る感度補正は、差動アンプ４２の非反転入力に接続される抵抗素子（図示せず）の抵抗値を変えることが一般的であり、この抵抗素子には、抵抗値が適宜に調整可能なトリミング抵抗等の素子が広く用いられる。
しかしながら、この構成では、それぞれの電流検出回路部２３の抵抗素子を補正する必要があり、補正作業が繁雑となり、またトリミング抵抗による感度補正は、物理的加工等のプロセスにより抵抗値を変えて補正するアナログ方式の補正であるから補正精度にも限界があり、また補正の再設定ができない。

そこで本実施形態では、アナログ方式で補正するのではなく、デジタル方式での感度補正を可能にしている。デジタル方式で補正することで、アナログ方式での補正に比べ、補正値の書き込みに特別な設備を必要とせず、何度でも補正値の書き換えが可能であり、また、フィードバック制御による最適点への追い込み（最適点を与える補正値の特定）が可能である、といったメリットが得られる。
ただし、デジタル方式での感度補正の実現に際し、電流検出回路部２３の抵抗素子をデジタルポテンショメータ等の抵抗値可変なデジタルデバイスに置き換えただけであると、補正値を記憶するための不揮発性メモリやデジタル制御回路などが必要となり、回路規模が大きくなり、さらには、不揮発性メモリやデジタル制御回路を動かす、電源と制御回路が必要になる、といったことから、部品点数の増大、及びコストアップを招くといったデメリットを生じる。

そこで本実施形態では、図４に示すように、各電流検出回路部２３に、磁気検出素子４０の感度補正のための部品を組み込むのではなく、各電流検出回路部２３の磁気検出素子４０の感度を補正する集積化した補正回路４３を、各電流検出回路部２３の後段に設ける構成としている。さらに、この補正回路４３は、電流検出回路部２３の信号に基づいて電流値の検出信号を生成して出力する検出回路４４とともに集積化されて電流センサ用回路２５として構成されており、部品点数の大幅な削減が実現されている。

図５は、デジタル方式で磁気検出素子４０の感度を補正する補正回路４３の構成例を示す回路図である。
本実施形態の補正回路４３は、各電流検出回路部２３から出力される信号に対する補正として、ゲイン補正、及びオフセット補正を行うものであり、図５に示すように、アンプ部６０と、デジタル制御部６７と、不揮発性メモリ６８とを備えている。
アンプ部６０は、電流検出回路部２３の信号を増幅するアンプ６１と、当該アンプ６１のゲインを調整するための抵抗値をデジタル設定可能な可変抵抗器としてのデジタルポテンショメータ６２と、電流検出回路部２３の信号のオフセットを調整するための直流電圧をデジタル設定可能な直流電圧可変電源６３とを有する補正ユニット６４を、各電流検出回路部２３の入力ごとに備え、デジタルポテンショメータ６２の抵抗値に基づいてゲイン補正が行われ、また直流電圧可変電源６３の電圧に基づいてオフセット補正が行われる。
不揮発性メモリ６８は、伴い各デジタルポテンショメータ６２の抵抗値、及び各直流電圧可変電源６３の電圧値を、磁気検出素子４０の感度の補正値として記憶する。かかる補正値は、出荷検査工程時等に行われる磁気検出素子４０の感度補正作業によって不揮発性メモリ６８に書き込まれる。
デジタル制御部６７は、例えばマイコンを含んで構成され、不揮発性メモリ６８の補正値をデジタルポテンショメータ６２、及び直流電圧可変電源６３に出力して、デジタルポテンショメータ６２の抵抗値、及び直流電圧可変電源６３の直流電圧として設定することで、上記ゲイン補正、及びオフセット補正をする。

補正回路４３では、これらアンプ部６０、デジタル制御部６７、及び不揮発性メモリ６８といった各デバイスがモノリシックデバイスとして構成され、各電流検出回路部２３の後段に１つのＩＣとして集積化されており、デジタル方式の補正をおこないつつも、部品実装数とコストの削減が図られている。
さらに、本実施形態では、この補正回路４３が検出回路４４とともに集積されて、１つの電流センサ用回路２５として構成されているため、部品実装数とコストとが、より削減されている。
また、前掲図４に示すように、電流検出回路部２３をディスクリート部品で構成し、各磁気検出素子４０の感度をデジタル方式で補正する補正回路４３を１つに集積化することができるので、各電流検出回路部２３に磁気検出素子４０の感度補正のための素子を含めて構成した場合に比べ、大幅な小型化とコストダウンを行うことできる。
補正回路４３に温度センサを内蔵し、又は外部温度検出素子と接続することで、温度センサ又は外部温度検出素子が検出する温度情報を元に、温度補正を行う構成としても良い。

なお、補正回路４３と、検出回路４４とを別々に集積しても良く、また補正回路４３にあっては、不揮発性メモリ６８を補正回路４３と別体に設けても良いことは勿論である。

以上説明したように、本実施形態によれば、制御用ＩＣ７、及び検出回路４４を含む電流センサ用回路２５を実装した制御回路基板９に、磁性コア２１、及び磁気検出素子４０を一緒に実装し、なおかつ、この制御回路基板９には、検出対象の電流導線であるバスバー１５を通す通し部２９を設ける構成としたため、パワーモジュール５のバスバー１５に代えて、感度補正用の電流を流す導体を通し部に通すことで、当該パワーモジュール５を組み立てなくとも制御回路基板９だけで磁気検出素子４０の感度を補正することができる。これにより、出荷検査工程の簡略化を行うことができ、仕掛損失を抑圧し、なおかつフレキシブル生産に貢献できる。
さらに磁性コア２１が制御回路基板９に実装されることで、機械的衝撃に対する耐性が高められる。

特に本実施形態によれば、制御回路基板９の実装面９Ａ内に収まるように磁性コア２１を配置することで、磁性コア２１と制御回路基板９の接触面積が最大となり、機械的衝撃に対する耐性を最大限に高められる。
さらに、磁性コア２１を制御回路基板９に接地することで、磁性コア２１と制御回路基板９の間にある容量、及び磁性コア２１と磁気検出素子４０との間の容量を削減できることができる。このことによって、バスバー１５に流れる電流に起因する静電誘導ノイズの影響を減らすことができる。

また本実施形態によれば、パワーモジュール５から延びる複数のバスバー１５のそれぞれに対して、磁性コア２１、及び磁気検出素子４０を有し、磁気検出素子４０のそれぞれの出力を補正して検出回路４４に出力する補正回路４３を制御回路基板９に実装する構成とした。これにより、複数の磁気検出素子４０のそれぞれを補正する回路が１つの補正回路４３に集積され、部品実装数を大幅に削減できる。

また本実施形態によれば、補正回路４３は、磁気検出素子４０のそれぞれの出力を増幅して検出回路４４に出力するアンプ６１と、アンプ６１のゲインを磁気検出素子４０ごとに調整するための抵抗値をデジタル設定可能な可変抵抗器としてのデジタルポテンショメータ６２と、磁気検出素子４０のそれぞれの出力のオフセットを調整するための直流電圧をデジタル設定可能な直流電圧可変電源６３と、デジタルポテンショメータ６２、及び直流電圧可変電源６３に対して、ゲイン、及びオフセットの調整値を磁気検出素子４０ごとに設定する制御手段としてのデジタル制御部６７と、を備える構成とした。
これにより、各磁気検出素子４０の感度をデジタル式に補正できるため、例えばトリミング抵抗等を用いて抵抗値を可変してゲインを補正するアナログ式の補正に比べて、正確に、かつ再設定が可能になる。また、これらアンプ６１、デジタルポテンショメータ６２、直流電圧可変電源６３、及びデジタル制御部６７をモノリシックデバイスとして構成することができ、１つの回路に集積することで、デジタル方式の補正をおこないつつも、部品実装数とコストの削減を図ることができる。
さらに本実施形態によれば、デジタル部を集積化することができるため、部品点数の削減と半導体自体のコスト削減が可能になる。

なお、上述した実施形態は、あくまでも本発明の一態様を例示するものであって、本発明の趣旨を逸脱しない範囲で任意に変形、及び応用が可能である。

例えば、制御回路基板９への磁性コア２１の配置については、磁性コア２１の内周面２１Ａが制御回路基板９の実装面９Ａに垂直になる配置であれば、任意の配置の態様をとることができる。すなわち、制御回路基板９の上面（制御用ＩＣ７が実装された実装面９Ａ）に磁性コア２１を配置する代わりに、図６（Ａ）及び図６（Ｂ）に示すように、制御回路基板９の下面（制御用ＩＣ７が実装された実装面９Ａの裏側の面）に磁性コア２１を配置しても良く、また、図７（Ａ）及び図７（Ｂ）に示すように、制御回路基板９を表裏に貫通させて磁性コア２１を配置しても良い。図７の構成によれば、制御回路基板９の面からの磁性コア２１の出幅を抑えることができ、また磁性コア２１によって制御回路基板９の剛性が高められる。
なお、図６及び図７に示す構成において、制御回路基板９を両面実装型の基板として、表裏面のそれぞれに電気回路が実装されていても良い。
また、図８（Ａ）及び図８（Ｂ）に示すように、磁性コア２１を左右に分割して平面視略コ字状の上側磁性コア１２１Ａ、及び下側磁性コア１２１Ｂに２分割構成し、それぞれを対向させた状態で、開放端部２２同士が重なるように制御回路基板９を挟んで上下に配置し、各開放端部２２の間に磁気検出素子４０を配置する構成としても良い。ただし、この構成においては、耐衝撃性を上げるため、制御回路基板９の縁部３１を切欠いてバスバー１５の通し部２９を形成するのではなく、制御回路基板９の面内に、バスバー１５が貫通する部分だけ通し孔７０を開けて通し部２９を構成している。
図６及び図８の構成によれば、磁性コア２１の全部、又は一部が裏面側に配置されることから、制御回路基板９の表裏面のそれぞれを効率良く使うことができ、また実装面９Ａの側（両面実装型の制御回路基板９にあっては表裏面の両方）のレイアウトの自由度を高めることができる。
また磁性コア２１は、制御回路基板９の実装面９Ａの中に収まるように配置されている必要はなく、図９に示すように、一部が制御回路基板９の縁部３１から突出していても良い。

また例えば、制御回路基板９の縁部３１を切り欠いて通し部２９を設ける代わりに、図１０に示すように、制御回路基板９の実装面９Ａ内に、バスバー１５を表裏に貫通させる貫通孔７１を形成し、この貫通孔７１を囲むように磁性コア２１を実装しても良い。
この図１０、及び前掲図１〜図３に示すように、制御回路基板９の実装面９Ａ内に収まるように磁性コア２１を配置することで、磁性コア２１と制御回路基板９との接触面積を増やすことができ、機械的衝撃に対する耐性を高めた構造とすることができる。

また例えば、磁性コア２１のギャップ２７に磁気検出素子４０を実装するに際し、図１１（Ａ）〜図１１（Ｃ）に示すように、制御回路基板９の実装面９Ａのうち、磁性コア２１のギャップ２７の外に磁気検出素子４０の端子部３３を取り付け、ＩＣ３１がギャップ２７の中心に来るように端子部３３を折り曲げて実装する構成としても良い。

また例えば、磁気検出素子４０、安定化電源４５、及び差動アンプ４２を含んで電流検出回路部２３を構成し、Ｕ相、Ｖ相、及びＷ相ごとに設ける構成としたが、これに限らず、磁気検出素子４０を除く他のアナログ回路（安定化電源４５、及び差動アンプ４２）を、各磁気検出素子４０に共通に集積しても良い。
すなわち、本変形例に係る電流検出回路モジュール１１１では、図１２に示すように、磁気検出素子４０のそれぞれに定電流を供給する安定化電源の一態様たる定電流源７５と、磁気検出素子４０のそれぞれの出力信号を増幅して出力する高入力インピーダンス差動アンプ７６とを、補正回路４３の前段に設け、これらを基準電圧Ｖｒｅｆに対してスター配線する。
これにより、定電流源７５と高入力インピーダンス差動アンプ７６とが集積されて、部品実装数とコストの削減ができる。なお、高入力インピーダンス差動アンプ７６を補正回路４３と一体化しても良く、これに加えて検出回路４４も一体化しても良い。

また、この図１２に示すように、各磁気検出素子４０、定電流源７５、及び高入力インピーダンス差動アンプ７６のグランド（接地）の取り位置をスター・グランド結線にし、なおかつ、アナログ回路たる高入力インピーダンス差動アンプ７６の入力インピーダンスを高めることで誤動作の原因となるグランドループをなくすことができる。
なお、各磁気検出素子４０と、定電流源７５、高入力インピーダンス差動アンプ７６、及びグランドとを結ぶ配線をペアライン化することで、ノイズを低減することができる。また、高入力インピーダンス差動アンプ７６の前段にローパスフィルタ（Low Pass Filter）を配置してノイズを除去しても良い。

また例えば、磁気検出素子４０の電流検出感度を補正する手段としては、ゲイン補正やオフセット補正をハードウェア（上記デジタルポテンショメータ６２や直流電圧可変電源６３）を用いて行うハードウェア式の補正に限らず、ソフトウェア式の補正を用いることもできる。
すなわち、ソフトウェア式の補正を用いて磁気検出素子４０の感度を補正する場合、補正回路４３に代えて、検出回路４４が備えるＡ／Ｄコンバータから出力された値（すなわち、各相の電流値）に、磁気検出素子４０の補正係数（製造出荷時等の電流検出感度補正で求められた所定値）を加算して補正し、これを電流値として出力する回路を検出回路４４の後段、或いは当該検出回路４４と一緒に設ける。
なお、ハードウェア式の補正は、ソフトウェア式の補正に比べて応答性、及び追従性が良好なため、これが要求される場合には、ハードウェア式の補正を用いることが望ましい。

また例えば、図４に示す電流検出回路部２３の構成において、磁性コア２１に差動アンプ４２の出力をフィードバックする回路を設けることで、電流検出回路部２３がクローズドループ構造をとってもよい。

また例えば、パワーモジュールとして、三相インバータ回路を例示したが、これに限らず、比較的大きな電流が流れる任意のパワーモジュールの電流検出に対して、本発明の電流検出回路モジュールを適用することができる。

１ 三相インバータ回路モジュール
３ 三相回転電機
５ パワーモジュール
９ 制御回路基板
９Ａ 実装面
７ 制御用ＩＣ（制御回路）
１１、１１１ 電流検出回路モジュール
１５ バスバー（電流導線）
２１ 磁性コア
２１Ａ 内周面
２３ 電流検出回路部
２５ 電流センサ用回路
２７ ギャップ
２９ 通し部
３２ ＩＣ部
３３ 端子部
４０ 磁気検出素子
４３ 補正回路
４４ 検出回路
４５ 安定化電源
６１ アンプ
６２ デジタルポテンショメータ（可変抵抗器）
６３ 直流電圧可変電源
６４ 補正ユニット
６７ デジタル制御部（制御手段）
６８ 不揮発性メモリ
７１ 貫通孔
７５ 定電流源
７６ 高入力インピーダンス差動アンプ（アンプ）

Claims (7)

1. パワーモジュールを制御する制御回路を実装した制御回路基板と、
   前記パワーモジュールから延びる複数の電流導線のそれぞれに設けられ、前記電流導線を囲み、一部にギャップを有する磁性コアと、
   それぞれの前記磁性コアの前記ギャップの中に配置された磁気検出素子と、
   前記磁気検出素子の各々の出力が入力され、当該入力に応じて前記制御回路に前記電流導線の各々に流れる電流値の検出信号を出力する検出回路と、を備え、
   前記制御回路基板に前記検出回路を実装した電流検出回路モジュールであって、
   前記制御回路基板には、前記電流導線の各々を基板面に垂直に配置する切り欠き、或いは貫通孔による通し部を備え、前記通し部を通る電流導線を囲むように前記磁性コアの各々を前記制御回路基板に設け、当該磁性コアの各々のギャップの中に位置するように前記磁気検出素子の各々を前記制御回路基板に設け、
   複数の前記磁気検出素子の各々が、対応する電流導線を同一方向から挿入可能に前記制御回路基板の同一基板面の側に整列配置され、かつ、前記検出回路が、前記磁気検出素子の整列方向に対し前記電流導線と反対の側に配置された
   ことを特徴とする電流検出回路モジュール。
2. 前記制御回路基板の面内に収まるように前記磁性コアを配置したことを特徴とする請求項１に記載の電流検出回路モジュール。
3. 前記磁気検出素子のそれぞれの出力を補正して前記検出回路に出力し、或いは前記検出回路が出力する各磁気検出素子の検出信号のそれぞれを補正して出力する補正回路を前記制御回路基板に実装したことを特徴とする請求項１又は２に記載の電流検出回路モジュール。
4. 前記制御回路基板の面上に前記磁性コアを配置したことを特徴とする請求項１乃至３のいずれかに記載の電流検出回路モジュール。
5. 前記制御回路基板の表裏面に貫通させて前記磁性コアを設けたことを特徴とする請求項１乃至３のいずれかに記載の電流検出回路モジュール。
6. 前記磁性コアを平面視略コ字状の第１磁性コア、及び第２磁性コアに分割し、前記制御回路基板を挟んで上下に前記第１及び第２磁性コアを、当該第１及び第２磁性コアの開放端部同士が平面視で重なるように配置し、当該第１及び第２磁性コアの開放端部の間に前記磁気検出素子を設けたことを特徴とする請求項１乃至３のいずれかに記載の電流検出回路モジュール。
7. 前記磁性コアを制御回路基板に電気的に接地したことを特徴とする請求項１乃至６のいずれかに記載の電流検出回路モジュール。

Images