JP2020101464A - 磁束検出ユニット - Google Patents
磁束検出ユニット Download PDFInfo
- Publication number
- JP2020101464A JP2020101464A JP2018240330A JP2018240330A JP2020101464A JP 2020101464 A JP2020101464 A JP 2020101464A JP 2018240330 A JP2018240330 A JP 2018240330A JP 2018240330 A JP2018240330 A JP 2018240330A JP 2020101464 A JP2020101464 A JP 2020101464A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic flux
- current
- lead frame
- output signal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)
Abstract
【課題】検出精度の低下を防止すると共に、出力信号のリニアリティ特性を担保可能な磁束検出ユニットを提供する。【解決手段】磁束検出ユニット30は、被測定対象に流れる電流により発生する磁束を検出する素子Hと、素子Hが実装された基板30Aと、素子Hに電流を供給する電源リードフレームF1と、素子Hで検出された磁束の大きさに応じて発生した出力信号が出力される出力リードフレームF2と、基板30Aが実装された実装面F4Bが形成され、接地端子F4aを含む接地リードフレームF4と、を有する導電性のリードフレームFと、を備え、基板30Aには、素子Hに供給される電流とは異なる補正電流を流す導電パターン33が設けられている。【選択図】図2
Description
本発明は、被測定対象に流れる電流により発生する磁束を検出する素子を備えた磁束検出ユニットに関する。
従来、被測定対象に流れる電流により発生する磁束を検出する素子と、素子が実装された基板と、基板に電気的に接続されると共に基板が実装されたリードフレームとを備えた磁束検出ユニットが知られている(例えば、特許文献1〜2参照)。
特許文献1には、被測定対象に流れる電流によって発生する磁束によりリードフレームに渦電流が発生することから、該渦電流を小さくするために、リードフレームにスロット(穴)を設けた技術が開示されている。このスロットにより、渦電流の閉ループを小さくすると共に渦電流の位置を移動させ、素子に対する渦電流の影響を低減し、素子における磁束の検出精度を高めることができると記載されている。
特許文献2には、磁場の急激な変化による過渡信号を低減させるために、素子から出力される出力信号(電流)を、出力増幅器のグランドピンと信号出力ピンとの間の導電パスを含む回路ループと逆方向となる補償ループに流す技術が開示されている。この補償ループにより、出力信号のオーバーシュート又はアンダーシュートを減少させることができると記載されている。
特許文献1に記載の磁束検出ユニットは、渦電流をより低減させるためにスロット等の切欠きの面積を増大させる必要があり、リードフレームが特殊な形状となる。その結果、リードフレームの基板に対する実装強度が低下することから、改善の余地がある。また、特許文献2に記載の磁束検出ユニットは、過渡信号を低減させることができたとしても、単に出力信号をループさせているだけであるため、出力信号のリニアリティ特性を担保するためには改善の余地がある。
そこで、検出精度の低下を防止すると共に、出力信号のリニアリティ特性を担保可能な磁束検出ユニットが望まれている。
本発明に係る磁束検出ユニットの特徴構成は、被測定対象に流れる電流により発生する磁束を検出する素子と、前記素子が実装された基板と、前記素子に電流を供給する電源リードフレームと、前記素子で検出された磁束の大きさに応じて発生した出力信号が出力される出力リードフレームと、前記基板が実装された実装面が形成され、接地端子を含む接地リードフレームと、を有する導電性のリードフレームと、を備え、前記基板には、前記素子に供給される電流とは異なる補正電流を流す導電パターンが設けられている点にある。
本構成では、素子に供給される電流とは異なる補正電流を流す導電パターンを基板に設けているので、導電パターンに流す補正電流を個別に制御することが可能となる。これにより、磁束検出ユニットに発生する渦電流に応じて補正電流の大きさを変更して、該渦電流を確実に打ち消すことができる。
また、補正電流の大きさを出力信号に応じて変更することが可能となるため、出力信号のリニアリティ特性を担保することができる。つまり、従来のように出力信号に依存して過渡信号を低減するのではなく、補正電流を個別に制御することで、出力信号のリニアリティ特性を担保することができる。
よって、検出精度の低下を防止すると共に、出力信号のリニアリティ特性を担保可能な磁束検出ユニットを提供できた。
他の特徴構成は、前記導電パターンは、前記素子を取り囲むように設けられている点にある。
本構成のように、導電パターンとして素子を取り囲むように導電パターンを設ければ、渦電流の流れる方向と逆方向に補正電流を流すことにより素子周辺の渦電流を打ち消すことが可能となるため、素子の検出精度の低下をより防止することができる。しかも、被測定対象に電流を流す前において磁束検出ユニットの検出精度を検査する場合、素子を取り囲むように設けられた導電パターンに電流を流して磁束を発生させることにより、素子の感度設定に異常がないか否かを判定することができる。
他の特徴構成は、前記導電パターンに流す前記補正電流を制御する制御部をさらに備え、前記制御部は、前記実装面に発生する渦電流を打ち消すように前記補正電流を制御する点にある。
磁束検出ユニットは、素子に電源から電流を供給することにより、接地リードフレームの実装面に渦電流が発生しやすい。つまり、接地リードフレームにおける電流経路が一律ではなく、この電流経路が電気抵抗となり渦電流が発生し、素子が渦電流に起因した磁束を検出することにより、素子の磁束検出精度が低下してしまう。そこで、本構成のように、実装面に発生する渦電流を打ち消すように渦電流の流れる方向と逆方向に渦電流と同じ大きさの補正電流を流すように制御すれば、渦電流に起因する検出精度の低下を効果的に防止することができる。
他の特徴構成は、前記制御部は、前記素子からの前記出力信号が入力される入力部と、前記素子で検出される磁束と前記出力信号との関係である参照データを記憶した記憶部と、を有し、前記制御部は、前記入力部に入力された現在の前記出力信号と前記記憶部に記憶された前記参照データとしての前記出力信号とを比較して、前記補正電流を制御する点にある。
本構成によると、出力信号のリニアリティ特性を判定する際、実際検出された出力信号を、予め記憶された参照データにおける理想的な出力信号と比較することとなる。その結果、実際検出された出力信号が参照データにおける理想的な出力信号から逸脱した場合、制御部により、理想的な出力信号の直線上に実際の出力信号が位置するように、補正電流が制御される。よって、出力信号のリニアリティ特性をリアルタイムで担保することができる。
以下に、本発明に係る磁束検出ユニットの実施形態について、図面に基づいて説明する。本実施形態では、磁束検出ユニットの一例として、電流センサAに内蔵されたホールICで構成される検出体30として説明する。ただし、以下の実施形態に限定されることなく、その要旨を逸脱しない範囲内で種々の変形が可能である。
[全体構成]
電流センサAは、導電体20(被測定対象の一例)に流れる電流(以下、「被測定電流」と言う)を測定するように構成されている。ここで、導電体20に被測定電流が流れる場合には、当該被測定電流の大きさに応じて導電体20を中心として磁界が発生する(アンペールの右手の法則)。この電流センサAは、このような磁界において磁束を検出し、検出された磁束に基づいて導電体20に流れる被測定電流(電流値)を測定する。
電流センサAは、導電体20(被測定対象の一例)に流れる電流(以下、「被測定電流」と言う)を測定するように構成されている。ここで、導電体20に被測定電流が流れる場合には、当該被測定電流の大きさに応じて導電体20を中心として磁界が発生する(アンペールの右手の法則)。この電流センサAは、このような磁界において磁束を検出し、検出された磁束に基づいて導電体20に流れる被測定電流(電流値)を測定する。
図1には本実施形態に係る電流センサAの斜視図が示される。図1には平板状の導電体20が示されるが、以下では理解を容易にするために、導電体20の厚さ方向をX、導電体20が延在する方向(延在方向)をYとし、導電体20の幅方向をZとして説明する。
電流センサAは、コア10と導電体20と検出体30とハウジング40と回路基板Kとを備えている。コア10は、金属磁性体からなるU字状の平板を積層して形成されている。金属磁性体とは、軟磁性の金属であり、電磁鋼板(珪素鋼板)やパーマロイ、パーメンジュール等が相当する。コア10は、このような金属磁性体の平板から打ち抜き加工によりU字状に打ち抜き、これらを積層して形成されている。
本実施形態におけるコア10は、第1の平板11と第2の平板12とを積層して構成されている。第1の平板11及び第2の平板12は、夫々複数用いて構成されている。
図1に示されるように、第1の平板11は、U字状部11Aと、U字状部11Aの側面11CからX方向に沿って突出する突出部11Bとを有している。U字状部11Aとは、第1の平板11のうち正面視がU字状に形成される部分である。突出部11Bは、U字状部11Aの側面11Cのうち、X方向に直交する面(YZ面に平行な面)に設けられている。このような第1の平板11は、U字状部11Aと突出部11Bとが一体的に金属磁性体からの打ち抜き加工により形成されている。
第2の平板12は、第1の平板11のU字状部11Aと同形状のU字状部12Aを有している。U字状部11Aと同形状とは、外形寸法が一致していることを意味し、第1の平板11と第2の平板12とを積層した場合に、第1の平板11のU字状部11Aと第2の平板12のU字状部12AとがY方向視において一致することを言う。
第1の平板11と第2の平板12とは、互いのU字状部11A、12Aを一致させて第1の平板11が積層方向中央側に配置されるように積層されている。第1の平板11及び第2の平板12の積層面は、XZ面に平行な面となり、積層方向はY方向が相当する。すなわち、図1に示されるように、第2の平板12が第1の平板11よりも積層方向中央側には配置されず、コア10全体をY方向に沿って見た場合に、第2の平板12/第1の平板11/第2の平板12の順に積層されている。
導電体20は、被測定電流が流される平板であり、所定の幅を有する長尺状に構成されている。このような導電体20は、コア10のU溝の奥側に挿通されている。すなわち、本実施形態に係る導電体20は、コア10がU字状を形成するU溝の底部52の側に導電体20のYZ面と平行な一対の面と、コア10のU溝側壁13の面とが互いに平行、且つ、コア10の積層方向(Y方向)と被測定電流の流れ方向とを一致させて挿通されている。コア10に挿通された導電体20は、少なくともコア10の内面(U溝側壁13)から離間して配設されている。これにより、コア10と導電体20とを絶縁することが可能となる。
このような導電体20は、図示しない3相モータとこの3相モータに通電するインバータとを電気的に接続するバスバーに直列接続されている。3相モータは、ハイブリッド車両や電気自動車等の動力源に用いられる。したがって、導電体20は、当該導電体20の厚さに平行な方向(X方向)に沿って少なくとも3つ並設されている。
検出体30は、コア10のU溝の開口部31の側に、検出方向を開口部31の間隔方向(X方向)に沿うように配置されている。開口部31とはU溝の開口端部である。このため、検出体30は導電体20よりもU溝の開口端部に近い側に配置されている。また、コア10のU溝に配置された検出体30と導電体20との間は、空隙を有している。すなわち、検出体30と導電体20とは離間して設けられている。これにより、検出体30と導電体20とを絶縁することが可能となる。ここで、コア10には、導電体20に流れる電流に応じて生じた磁束が集磁される。集磁された磁束は、検出体30が配された近傍においてコア10の開口部31の間隔方向(X方向)の磁界となる。
検出体30は、検出方向をX方向に一致させて配置されている。したがって、導電体20に流れる被測定電流により形成される磁界の強さ(磁束の大きさ)を効果的に検出することが可能となる。
ハウジング40は、コア10と導電体20と検出体30とを支持する。本実施形態におけるハウジング40は、コア10と導電体20と検出体30とを覆う樹脂で構成されている。
第1の平板11の突出部11Bには、ハウジング40により第1の平板11及び第2の平板12の積層方向両側から支持される積層方向支持部16が設けられる。第1の平板11及び第2の平板12の積層方向とは、Y方向である。コア10は、積層方向支持部16によりY方向両側から支持されているので、コア10のU字状の部分に圧縮歪が生じないように構成されている。
また、突出部11Bにおける開口奥側の位置に設けられた肩部に開口部31の側と反対側からハウジング40が当接することにより、U溝の開口方向に沿ってコア10を支持する開口方向支持部17が備えられる。突出部11Bにおける開口奥側の位置とは、第1の平板11の突出部11BにおけるU字状部の湾曲する側の位置である。
第1の平板11と第2の平板12とを積層した場合に第1の平板11の開口方向支持部17と積層方向に沿って一致するように、第2の平板12のU字状部12Aの側方にも開口方向支持部19が設けられている。すなわち、第1の平板11と第2の平板12とを用いてコア10を形成した場合に、第2の平板12の開口方向支持部19が第1の平板11の開口方向支持部17とY方向視において一致するように設けられている。
本実施形態における開口方向支持部17及び開口方向支持部19は、U溝の底部52と間隔方向に沿って一致するよう構成されている。間隔方向に沿って一致するとは、X方向に底部52と開口方向支持部17及び開口方向支持部19とが並んで配置され、底部52のZ方向の位置と、開口方向支持部17及び開口方向支持部19のZ方向の位置とが一致している状態をいう。これにより、底部52と開口方向支持部17及び開口方向支持部19とは開口方向の位置が同じであり、互いにモーメントが生じないので、コア10のU字状の部分に圧縮歪が生じないようにすることが可能となる。
[検出体]
図2に示すように、検出体30は、ホール素子等で構成される素子Hと、素子Hが中央に実装されたIC基板30A(基板の一例)と、IC基板30Aと電気的に接続されたリードフレームFと、これら素子H,IC基板30A及びリードフレームFを取り囲む樹脂部30Bと、IC基板30Aに実装された制御部9と、を備えている。上述したように、検出体30は、検出方向をX方向に一致させて配置されているので、素子Hの磁束検出面はYZ面に平行に配置されている。
図2に示すように、検出体30は、ホール素子等で構成される素子Hと、素子Hが中央に実装されたIC基板30A(基板の一例)と、IC基板30Aと電気的に接続されたリードフレームFと、これら素子H,IC基板30A及びリードフレームFを取り囲む樹脂部30Bと、IC基板30Aに実装された制御部9と、を備えている。上述したように、検出体30は、検出方向をX方向に一致させて配置されているので、素子Hの磁束検出面はYZ面に平行に配置されている。
IC基板30Aは、シリコンウェハ等で構成されており、後述する接地リードフレームF4の実装面F4Bに接着等により実装されている。IC基板30Aは、中央に素子Hが実装され、この素子Hの出力信号を増幅するための増幅回路や、バッテリで構成される電源Pからの電流を素子Hに供給するための電源回路等の各種回路を含んでいるが図示を省略する。
本実施形態におけるIC基板30Aは、素子Hを取り囲むように設けられた導電パターン33を有している。この導電パターン33には電源Pからの電流が供給されており、電流値(電圧値)を変換するレギュレータ32が、素子Hに電流を供給する経路上(不図示)及び導電パターン33の経路上に電気的に接続されている。導電パターン33は、IC基板30A上に銅の薄膜等を形成することにより実装されている。レギュレータ32は、公知のレギュレータで構成されており、電源Pから供給された電流値を変換して、素子Hと導電パターン33とに変換した電流を夫々流す。
リードフレームFは、銅等の導電性の薄板で構成されており、電源リードフレームF1と出力リードフレームF2と予備リードフレームF3と接地リードフレームF4と、を有している。リードフレームFは、ワイヤーボンディング等によりIC基板30Aと電気的に接続されている。なお、出力リードフレームF2及び予備リードフレームF3と電気的に接続されたワイヤーは図示を省略している。
電源リードフレームF1は、素子Hに電流を供給するために、電源PとIC基板30Aとの間で電気的に接続されている。電源リードフレームF1は、素子Hに電流を流す電源端子F1aを含んでおり、この電源端子F1aを導電パターン33に電流(補正電流)を流す補正電流入力端子と兼用している。本実施形態では、電源端子F1aと補正電流入力端子とを兼用し、レギュレータ32を分岐点として、レギュレータ32から素子Hまでの電源回路(不図示)とレギュレータ32から導電パターン33までの補正電流入力回路とを並列回路で構成し、電源リードフレームF1に印加される所定電圧(例えば5V)に応じて夫々電流が流れるように構成している。つまり、IC基板30Aには、素子Hに供給される電流とは異なる補正電流を流す導電パターン33が設けられている。
出力リードフレームF2は、素子Hが検出した磁束の大きさに応じて出力された出力信号(出力電圧)を回路基板Kに伝達(出力)する。この出力信号はIC基板30Aの増幅回路により増幅されており、後述する制御部9の入力部91に入力される。
予備リードフレームF3は、回路基板Kと電気的に接続されていないリードフレームFである。なお、予備リードフレームF3を省略して、リードフレームFを、電源リードフレームF1と出力リードフレームF2と接地リードフレームF4との3つで構成しても良い。
接地リードフレームF4は、素子Hをグランド接続するための接地端子F4aを含む長尺状のリード部F4Aと、IC基板30Aが実装された実装面F4Bとを有している。本実施形態では、導電パターン33をグランド接続するための補正電流接地端子を、接地端子F4aと兼用している。実装面F4Bは、素子Hの表面積よりも大きな表面積を有しており、IC基板30Aを支持している。IC基板30Aは、接地リードフレームF4の実装面F4Bの中央部分に実装されている。
樹脂部30Bは、素子Hが実装されたIC基板30Aと、ワイヤーボンディング等によりIC基板30Aと電気的に接続されたリードフレームFの一端と、をインサート成形により封入する樹脂で構成されている。つまり、IC基板30Aは外部から視認できず、樹脂部30B及びリードフレームFが外部から視認可能に構成されている。
制御部9は、IC基板30Aに実装されている。この制御部9は、入力部91と記憶部92と補正電流制御部93とを有している。なお、制御部9をマイコンで構成して、IC基板30Aに対して信号のやり取りを実行しても良い。
入力部91には、素子Hからの出力信号が入力される。つまり、素子Hが検出した磁束の大きさに応じて出力されたリアルタイムの出力信号が、入力部91に入力される。
記憶部92は、素子Hが検出した磁束の大きさに応じて発生する出力信号に関する参照データが記憶されている。参照データとは、素子Hが検出した磁束の大きさ(磁束密度)と出力信号としての出力電圧との関係を示すデータであり、磁束の変化量に比例して出力電圧が直線状に変化するリニアリティ特性を有している(図3参照)。この参照データは、予め作成されたデータであり、検出体30の個体差を反映した固有の値に設定されている。
補正電流制御部93は、公知のコンパレータやレギュレータ等で構成されている。記憶部92に記憶する参照データを作成するにあたり、検出体30を電流センサAに組み込む前において、補正電流制御部93により制御された電流を導電パターン33に流す。その結果、導電パターン33に流れる電流に応じて発生する磁束量が変化し、この変化する磁束量に応じて発生する素子Hの出力電圧が入力部91に入力される。これにより、図3に示すように、磁束密度と出力電圧との関係を示す参照データを、検出体30の個体差を反映して取得することができる。また、検出体30を電流センサAに組み込んだ後においては、導電体20に電流が流れていないときに、補正電流制御部93が導電パターン33に流す電流を制御することで、検出体30が正常に機能しているか否かを判定することができる。
ところで、電流センサAは、素子Hに電源Pから電流の供給を開始するときに、接地リードフレームF4の実装面F4Bに渦電流が発生しやすい。つまり、接地リードフレームF4における電流経路が一律ではなく、この電流経路が電気抵抗となり渦電流が発生し、素子Hが渦電流に起因した磁束を検出することにより、素子Hの磁束検出精度が低下してしまう。
そこで、本実施形態における補正電流制御部93は、接地リードフレームF4の実装面F4Bに発生する渦電流を打ち消すように、渦電流の流れる方向と逆方向且つ同じ大きさの補正電流を導電パターン33に流す制御を行う。この補正電流制御部93は、実装面F4Bに発生する渦電流を打ち消すように補正電流を制御するので、実装面F4Bに発生した渦電流に起因する検出精度の低下を効果的に防止することができる。
さらに、本実施形態における補正電流制御部93は、入力部91に入力された現在の出力信号と記憶部92に記憶された参照データとしての出力信号とをコンパレータ等で比較して、現在の出力信号が参照データの出力信号に近付くように、レギュレータ等で電圧調整された補正電流を導電パターン33に流す制御を実行する。具体的には、図4に示すように、補正電流制御部93は、入力部91に入力された現在の出力信号の勾配を一点鎖線として取得し、一点鎖線の勾配が参照データの出力信号における直線勾配に近付くように補正電流を導電パターン33に流す制御を実行する。図4の例では、プラスの出力電圧の場合、時計回りに補正電流を流すことにより、参照データの出力信号における直線勾配から外れた出力信号が、該直線勾配上になるように補正される。
このように、補正電流制御部93が出力信号のリニアリティ特性を判定する際、実際検出された出力信号を、予め記憶された参照データにおける理想的な出力信号と比較することになる。その結果、実際検出された出力信号が参照データにおける理想的な出力信号から逸脱した場合、補正電流制御部93により、理想的な出力信号の直線上に実際の出力信号が位置するように、補正電流が制御される。よって、出力信号のリニアリティ特性をリアルタイムで担保することができる。
[その他の実施形態]
(1)図5に示すように、導電パターン33を素子Hの周囲の一部のみに設けても良い。この場合、導電パターン33の配置に設計自由度が高まるため、IC基板30Aに実装される増幅回路等の他の回路と干渉しないように導電パターン33を設けることが容易となる。
(2)図6に示すように、予備リードフレームF3は、レギュレータ32の作動を制御するための制御信号を伝達する制御用のリードフレームFとして構成しても良い。この場合、制御部9が回路基板Kに実装されることとなり、磁気検出ユニットは、検出体30と、回路基板Kとで構成される。また、素子Hに電源リードフレームF1から供給された電流を変換するレギュレータとは別に、制御部9により制御されるレギュレータ32がIC基板30Aに実装されることとなる。レギュレータ32が三端子レギュレータの場合は、補正電流制御部93による制御信号に基づきレギュレータ32の可変抵抗の抵抗値を変化させ、電源リードフレームF1から供給された電流を所定値に変換可能に構成されている。なお、予備リードフレームF3は、検出体30の4つのリードフレームFのうち、2つのリードフレームF2,F3の1つを用いた例を図示しているが、新たに制御用のインプットピンを追加しても良い。
(1)図5に示すように、導電パターン33を素子Hの周囲の一部のみに設けても良い。この場合、導電パターン33の配置に設計自由度が高まるため、IC基板30Aに実装される増幅回路等の他の回路と干渉しないように導電パターン33を設けることが容易となる。
(2)図6に示すように、予備リードフレームF3は、レギュレータ32の作動を制御するための制御信号を伝達する制御用のリードフレームFとして構成しても良い。この場合、制御部9が回路基板Kに実装されることとなり、磁気検出ユニットは、検出体30と、回路基板Kとで構成される。また、素子Hに電源リードフレームF1から供給された電流を変換するレギュレータとは別に、制御部9により制御されるレギュレータ32がIC基板30Aに実装されることとなる。レギュレータ32が三端子レギュレータの場合は、補正電流制御部93による制御信号に基づきレギュレータ32の可変抵抗の抵抗値を変化させ、電源リードフレームF1から供給された電流を所定値に変換可能に構成されている。なお、予備リードフレームF3は、検出体30の4つのリードフレームFのうち、2つのリードフレームF2,F3の1つを用いた例を図示しているが、新たに制御用のインプットピンを追加しても良い。
(3)上述した実施形態における制御部9の補正電流制御部93にレギュレータを設けなくても良い。この場合でも、予め設定された所定電流を導電パターン33に流すことにより、素子Hに電源Pから電流を供給したとき、接地リードフレームF4の実装面F4Bに流れる渦電流を打ち消すことができる。
(4)上述した実施形態における検出体30は、電源リードフレームF1に設けた電源端子F1aを補正電流入力端子として構成したが、電源リードフレームF1に補正電流入力端子を別に設けても良い。また、補正電流入力端子が設けられた別のリードフレームを備えても良い。この場合、レギュレータ32は、素子Hに供給される電流値を変換するためだけに用い、導電パターン33に流す補正電流の電流値は、補正電流制御部93に含まれるレギュレータにより制御しても良い。
(5)上述した磁気検出ユニットは、電流センサA以外の各種センサに用いることができる。
(4)上述した実施形態における検出体30は、電源リードフレームF1に設けた電源端子F1aを補正電流入力端子として構成したが、電源リードフレームF1に補正電流入力端子を別に設けても良い。また、補正電流入力端子が設けられた別のリードフレームを備えても良い。この場合、レギュレータ32は、素子Hに供給される電流値を変換するためだけに用い、導電パターン33に流す補正電流の電流値は、補正電流制御部93に含まれるレギュレータにより制御しても良い。
(5)上述した磁気検出ユニットは、電流センサA以外の各種センサに用いることができる。
本発明の磁束検出ユニットは、導電体に流れる電流を測定する電流センサ等に用いることが可能である。
9 :制御部
20 :導電体(被測定対象)
30 :検出体(磁気検出ユニット)
30A :IC基板(基板)
33 :導電パターン
91 :入力部
92 :記憶部
A :電流センサ
F :リードフレーム
F1 :電源リードフレーム
F2 :出力リードフレーム
F4 :接地リードフレーム
F4B :実装面
F4a :接地端子
H :素子
P :電源
20 :導電体(被測定対象)
30 :検出体(磁気検出ユニット)
30A :IC基板(基板)
33 :導電パターン
91 :入力部
92 :記憶部
A :電流センサ
F :リードフレーム
F1 :電源リードフレーム
F2 :出力リードフレーム
F4 :接地リードフレーム
F4B :実装面
F4a :接地端子
H :素子
P :電源
Claims (4)
- 被測定対象に流れる電流により発生する磁束を検出する素子と、
前記素子が実装された基板と、
前記素子に電流を供給する電源リードフレームと、前記素子で検出された磁束の大きさに応じて発生した出力信号が出力される出力リードフレームと、前記基板が実装された実装面が形成され、接地端子を含む接地リードフレームと、を有する導電性のリードフレームと、を備え、
前記基板には、前記素子に供給される電流とは異なる補正電流を流す導電パターンが設けられている磁束検出ユニット。 - 前記導電パターンは、前記素子を取り囲むように設けられている請求項1に記載の磁束検出ユニット。
- 前記導電パターンに流す前記補正電流を制御する制御部をさらに備え、
前記制御部は、前記実装面に発生する渦電流を打ち消すように前記補正電流を制御する請求項1又は2に記載の磁束検出ユニット。 - 前記制御部は、前記素子からの前記出力信号が入力される入力部と、前記素子で検出される磁束と前記出力信号との関係である参照データを記憶した記憶部と、を有し、
前記制御部は、前記入力部に入力された現在の前記出力信号と前記記憶部に記憶された前記参照データとしての前記出力信号とを比較して、前記補正電流を制御する請求項3に記載の磁束検出ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018240330A JP2020101464A (ja) | 2018-12-21 | 2018-12-21 | 磁束検出ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018240330A JP2020101464A (ja) | 2018-12-21 | 2018-12-21 | 磁束検出ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020101464A true JP2020101464A (ja) | 2020-07-02 |
Family
ID=71139483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018240330A Pending JP2020101464A (ja) | 2018-12-21 | 2018-12-21 | 磁束検出ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020101464A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6222088A (ja) * | 1985-07-23 | 1987-01-30 | Shimadzu Corp | 磁気検出器のセンサ部構造 |
JP2006147918A (ja) * | 2004-11-22 | 2006-06-08 | Denso Corp | 半導体装置 |
JP2010133737A (ja) * | 2008-12-02 | 2010-06-17 | Denso Corp | 電流センサ装置、及び電流センサ自己診断装置 |
JP2010197155A (ja) * | 2009-02-24 | 2010-09-09 | Aisin Seiki Co Ltd | 磁束検出装置 |
JP2013539051A (ja) * | 2010-10-08 | 2013-10-17 | アレグロ・マイクロシステムズ・エルエルシー | 磁場センサにおいて過渡信号を低減させるための装置および方法 |
-
2018
- 2018-12-21 JP JP2018240330A patent/JP2020101464A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6222088A (ja) * | 1985-07-23 | 1987-01-30 | Shimadzu Corp | 磁気検出器のセンサ部構造 |
JP2006147918A (ja) * | 2004-11-22 | 2006-06-08 | Denso Corp | 半導体装置 |
JP2010133737A (ja) * | 2008-12-02 | 2010-06-17 | Denso Corp | 電流センサ装置、及び電流センサ自己診断装置 |
JP2010197155A (ja) * | 2009-02-24 | 2010-09-09 | Aisin Seiki Co Ltd | 磁束検出装置 |
JP2013539051A (ja) * | 2010-10-08 | 2013-10-17 | アレグロ・マイクロシステムズ・エルエルシー | 磁場センサにおいて過渡信号を低減させるための装置および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11394312B2 (en) | Coreless current sensor for high current power module | |
US10989741B2 (en) | Current sensor | |
US10281497B2 (en) | Current sensor including a first flow portion and a second flow portion | |
US20050073292A1 (en) | System and method for current sensing using anti-differential, error correcting current sensing | |
JP4893506B2 (ja) | 電流センサ | |
JP2004132790A (ja) | 電流センサ | |
CN110850138B (zh) | 电流感测模块 | |
US11313884B2 (en) | Current sensor | |
US11105831B2 (en) | Current sensor | |
US11041887B2 (en) | Current sensor | |
JP2008215970A (ja) | バスバー一体型電流センサ | |
US11796571B2 (en) | Busbar and power module with busbar | |
JP2013245942A (ja) | 電流センサ | |
WO2014203862A2 (ja) | 電流センサ | |
JP2010175276A (ja) | 磁気比例式電流センサ | |
JP2020101464A (ja) | 磁束検出ユニット | |
US11901675B2 (en) | Magnetic current sensor integration into high current connector device | |
US20220229094A1 (en) | Magnetic sensor and current detecting apparatus including the same | |
JP2018189546A (ja) | 電流測定システム | |
JP2014077683A (ja) | 磁気センサic | |
JP2015034774A (ja) | 電流検出システム、電流検出方法、及び充電制御装置 | |
JP2022100597A (ja) | 電流センサ | |
KR20030024731A (ko) | 보상회로를 갖는 폐쇄 루프 타입 전류 센서 | |
KR200315300Y1 (ko) | 보상회로를 갖는 폐쇄 루프 타입 전류 센서 | |
CN115176166A (zh) | 电流测量系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230425 |