JP2010197155A - 磁束検出装置 - Google Patents

Abstract

【課題】誤差を含まずに適切に磁束を検出可能な磁束検出装置を提供する。
【解決手段】磁束検出装置１００は、周方向の所定の位置にコアギャップ２１を含み、磁性材料を用いて環状に形成された環状コア２０と、基準端子と、電源端子と、出力端子と、を少なくとも有するリードフレームに実装され、コアギャップ２１に挿入されて環状コア２０に生じる磁束Φを検出する磁束検出部１０と、コアギャップ２１に挿入された磁束検出部１０と環状コア２０との間に生じる２つの隙間のうち少なくともいずれか一方の隙間に配設されると共に、出力端子に接続され、電源端子を含むリードフレームと、基準端子を含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力とは逆位相となる起電力を発生可能に配設された導電性ループ４０と、を備える。
【選択図】図１

Description

本発明は、磁性材料を用いて環状に形成された環状コアに生じる磁束を検出する磁束検出装置に関する。

従来、ホール効果を用いて磁束を検出し、当該磁束に基づいて電流を測定する電流センサが利用されている（例えば特許文献１など）。この種の電流センサを用いて電流を測定する際、特に測定対象の電流が流れる電流通路にホール素子、又は当該ホール素子と信号処理部（信号処理回路部）とが集積化されたホールＩＣが近接すると電流通路を流れる電流によりノイズが発生することが知られている。このようなノイズは、測定対象である真の電流値に対して誤差を含ませる原因となるため、適切に電流測定を行うことができない。そこで、このような測定対象の電流に基づくノイズの発生を防止する技術がある（例えば、特許文献２）。

特許文献２に記載の半導体装置は、ホール素子や当該ホール素子以外の能動素子が構成された領域を絶縁層で覆い、当該絶縁層を更に覆うようにシールド層を配置している。そして、当該シールド層上に更に絶縁層を配置し、当該絶縁層上に測定対象となる電流が流れる導体層が形成される。この導体層は、ホール素子の鉛直方向上方に形成される。

特開２００６−７８２５５号公報 特開２００４−２０７４７７号公報

特許文献２に記載の半導体装置は、絶縁層上に配置されるシールド層により導体層と半導体層との間における電磁誘導の発生を防止している。しかしながら、ホール素子や当該ホール素子以外の能動素子が構成するセンサ回路に付随するリードフレームと、当該半導体装置がアセンブリされるプリント基板等の間でループ回路が形成されることになる。このため、半導体装置をコア等のギャップに挿入して磁束を検出する使用形態の場合においては、測定対象の電流が急峻に変化するとこのループ回路にも漏れ磁束が鎖交しているので、当該ループ回路に起因して誘導起電力が発生し、測定結果に誤差が含まれる可能性がある。

本発明の目的は、上記問題に鑑み、測定結果に誤差を含むことなく適切に磁束を検出することが可能な磁束検出装置を提供することにある。

上記目的を達成するための本発明に係る磁束検出装置の特徴構成は、
周方向の所定の位置にコアギャップを含み、磁性材料を用いて環状に形成された環状コアと、
基準電位を設定する基準端子と、磁束を検出可能に電源電圧が印加される電源端子と、前記検出された磁束に応じた出力信号を出力する出力端子と、を少なくとも有するリードフレームに実装され、前記コアギャップに挿入されて前記環状コアに生じる磁束を検出する磁束検出部と、
前記コアギャップに挿入された磁束検出部と前記環状コアとの間に生じる２つの隙間のうち少なくともいずれか一方の隙間に配設されると共に、前記出力端子に接続され、前記電源端子を含むリードフレームと、前記基準端子を含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力とは逆位相となる起電力を発生可能に配設された導電性ループと、
を備える点にある。

このような特徴構成とすれば、磁束検出装置の検出対象である磁束の磁束密度が急激に変化した場合であっても（例えば４０ｍＴ／μｓ以上）、磁束検出部の出力端子及び基準端子に発生する誘導起電力が、導電性ループにも発生する誘導起電力により打ち消すことができる。したがって、磁束検出装置が誤差を含むことなく適切に磁束の検出を行うことが可能となる。

また、前記コアギャップに現れる前記環状コアの断面領域を示すギャップ断面領域に前記導電性ループを投影した場合に、前記ギャップ断面領域の外郭と前記導電性ループとにより囲まれた第１領域が形成され、前記導電性ループは、前記電源端子を含むリードフレームと前記基準端子を含むリードフレームとで構成される面が受ける鎖交磁束の方向と、前記第１領域が受ける鎖交磁束の方向とが対向するように配設されてあると好適である。

このような構成とすれば、電源端子を含むリードフレームと、基準端子を含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力を、第１領域で導電性ループに生じる逆位相の起電力で打ち消すことができる。したがって、磁束の検出を誤差なく行うことが可能となる。

また、前記ギャップ断面領域に前記リードフレームを投影した場合に、前記ギャップ断面領域の外郭と、前記電源端子を有するリードフレームと、前記基準端子を有するリードフレームとにより囲まれた第２領域が形成され、前記導電性ループは、前記第１領域の面積と前記第２領域の面積とが等しくなるように形成されてあると好適である。

このような構成とすれば、第１領域から生じる磁束と、第２領域から生じる磁束とを等しくすることができるので、磁束の検出段階において、誤差を含むことなく適切に磁束の検出を行うことが可能となる。

また、前記磁束検出部と前記リードフレームとの間でワイヤボンディングが行われる場合には、前記第２領域が、前記ギャップ断面領域の外郭と、前記電源端子と、前記電源端子と前記磁束検出部とを接続する第１接続線と、前記磁束検出部が実装されたリードフレームと、前記磁束検出部と前記基準端子とを接続する第２接続線と、前記基準端子と、で囲まれた領域であると好適である。

このような構成とすれば、ワイヤボンディングが行われた磁束検出部においても、適切に第２領域を定めることができる。このため、適切に第１領域の面積と第２領域の面積とを等しくすることが可能となる。

また、前記導電性ループが、環状を形成する線材であると好適である。

このような構成とすれば、出力端子から出力される出力信号を他の制御手段に伝達する線材で、導電性ループを構成することが可能となる。したがって、新たに導電性ループのための部材を必要としないので、低コストで導電性ループを構成することが可能となる。

磁束検出装置の概略構成を示す図である。 実施例１の磁束検出部をアセンブリする基板を示す図である。 実施例１の磁束検出部の断面を示す図である。 第１領域を示す図である。 第２領域を示す図である。 導電性ループを有する場合と有さない場合との出力信号を示す図である。 実施例２の磁束検出装置の一部を示す図である。 実施例３の磁束検出装置の一部を示す図である。

以下、本発明の実施の形態について、詳細に説明する。図１は本発明に係る磁束検出装置１００の概略構成を示す図である。本磁束検出装置１００によれば、磁性材料を用いて環状に形成された環状コア２０に生じる磁束Φを検出することが可能である。このような磁束検出装置１００は、例えば、環状コア２０の周囲に配設された電路に所定の電流を流し、当該電流に起因した磁界により生じた磁束を検出することにより、前記所定の電流の電流値を測定するといった用途に好適に利用することが可能である。このような磁束検出装置１００は、環状コア２０、磁束検出部１０、導電性ループ４０を備えて構成される。

以下、磁束検出装置１００の実施例１について説明する。環状コア２０は、周方向の所定の位置にコアギャップ２１を含み、磁性材料を用いて環状に形成される。コアギャップ２１のギャップ長は、詳細は後述するが、少なくとも磁束検出部１０と導電性ループ４０とが挿入可能な長さであれば良い。また、コアギャップ２１が形成される位置は、特に限定されるわけではないが、環状コア２０を支持する支持部材（図示せず）と干渉しない位置であれば好適である。また、環状コア２０に用いられる磁性材料は、特に、磁束Φが環状コア２０を通過する際に生じる損失を少なくすることが可能な材料であると好適である。

環状コア２０は、その環状の内側に、電流が流れる導電部材３０が位置するように配設される。図１においては、導電部材３０には、紙面手前側から奥側に向かって電流が流れるように配設されている状態を示している。係る場合には、導電部材３０に流れる電流に応じて導電部材３０を中心とする時計回りに沿った磁界が発生し、環状コア２０にも図１において破線で示すような磁束Φが生じる。

磁束検出部１０は、コアギャップ２１に挿入されて環状コア２０に生じる磁束Φを検出する。環状コア２０に生じる磁束Φとは、上述のように導電部材３０に流れる電流により発生する磁界に起因する磁束Φである。本磁束検出装置１００により検出された磁束Φは、図示しない演算手段により導電部材３０に流れる電流の電流値を演算するのに利用される。即ち、導電部材３０に流れる電流を検出する電流センサに好適に利用される。

ここで、磁束検出部１０が磁束Φを検出する際、導電部材３０に流れる電流が急激に変化した場合には、当該急激な変化により生じるノイズ等に起因して誤差が含まれ、実際に導電部材３０に流れる電流と、磁束検出部１０により検出された磁束Φに基づいて演算された電流との間に差が生じる場合がある。本磁束検出装置１００は、このようなノイズ等を減衰させるために導電性ループ４０（後述する）を備えて構成される。

ここで、磁束検出部１０は、ホール効果により磁束を検出するホール素子、又は当該ホール素子と増幅回路等の信号処理回路部とを含んで構成されるＩＣを示し、これらを樹脂モールドで封入して構成すると好適である。以下の説明において磁束検出部１０は、信号処理回路部の有無に拘らずホール素子１０と定義し、リードフレームを備えて樹脂モールドで封入されたものをホールＩＣ１１と定義して説明する。

また、ホール素子１０は、基準電位を設定する基準端子ｔｂと、磁束Φを検出可能に電源電圧が印加される電源端子ｔｄと、検出された磁束Φに応じた出力信号を出力する出力端子ｔｏと、を少なくとも有するリードフレームに実装されて構成される。本実施例では基準電位とは、ホール素子１０の電気的な基準となる電位であり、本実施例ではＧＮＤ電位であるとして説明する。したがって、基準端子ｔｂは図示しないＧＮＤラインに接続される。また、電源端子ｔｄはホール素子１０がホール効果を生じさせるのに要する電源電圧を印加するために電源ラインに接続される。また、ホール素子１０は検出した磁束Φに応じた出力信号を出力する。この出力信号は出力端子ｔｏから出力される。したがって、出力端子ｔｏは例えば上述の演算手段に出力信号を伝達可能な信号ラインに接続される。ホール素子１０は、このような端子を有するリードフレームに実装されて構成される。なお、リードフレームには、基準端子ｔｂや電源端子ｔｄや出力端子ｔｏの他の端子を備えていても良い。

本実施例に係るホールＩＣ１１は、上述の各端子が基板５０に挿入してアセンブリすることが可能なリードで形成された、所謂リードタイプのものが用いられる。図２は、このようなリードタイプのホールＩＣ１１をアセンブリすることが可能なランド５１ａ−５１ｄが形成された基板５０を模式的に示した図である。また、図３は、このような基板５０にホールＩＣ１１をアセンブリした概略図を模式的に示した図である。なお、図３には理解を容易とするために、環状コア２０や導電部材３０も示している。図３に示されるように、本実施例においては４つの端子を備えたホールＩＣ１１が用いられる。この４つの端子は、夫々基準端子ｔｂ、電源端子ｔｄ、出力端子ｔｏ、非接続端子ｔｎである。ここで、非接続端子ｔｎは出力ノイズ調整等に用いられることもある端子であるが、本実施形態とは関わりがないのでホール素子１０との配線図の記述を省略している。基準端子ｔｂはランド５１ｄに挿入され、非接続端子ｔｎはランド５１ｃに挿入され、出力端子ｔｏはランド５１ｂに挿入され、電源端子ｔｄはランド５１ａに挿入される。そして、夫々の端子は、各ランド５１ａ−５１ｄに挿入された状態で半田により固着される。

また、基板５０には、外部に接続可能に接続端子５２ａ−５２ｃが備えられる。図２及び図３に示されるように、接続端子５２ａは電源端子ｔｄが挿入されるランド５１ａと接続され、接続端子５２ｃは基準端子ｔｂが挿入されるランド５１ｄと接続される。ここで、接続端子５２ｂは出力端子ｔｏが挿入されるランド５１ｂとは直接接続されていない。即ち、ランド５１ｂはスルーホール５３ａと接続され、接続端子５２ｂはスルーホール５３ｂと接続される。そして、スルーホール５３ａとスルーホール５３ｂとはオープン状態で形成される。このスルーホール５３ａとスルーホール５３ｂとには、図３に示されるように、導電性ループ４０が配設される。ここで、導電性ループ４０は、環状を形成する線材で構成される。したがって、ランド５１ｂと接続端子５２ｂとは、導電性ループ４０を介して導通状態に保持することが可能となる。

導電性ループ４０は、コアギャップ２１に挿入されたホール素子１０と環状コア２０との間に生じる２つの隙間のうち少なくともいずれか一方の隙間に配設されると共に、出力端子ｔｏに接続され、電源端子ｔｄと基準端子ｔｂとの間で生じる誘導起電力を打ち消す働きがある。ここで、上述のようにホール素子１０は、コアギャップ２１に挿入した状態で配設される。したがって、ホール素子１０をコアギャップ２１に挿入した状態においては、ホール素子１０と環状コア２０との間には、２つの隙間（ホール素子１０の一方の面と環状コア２０との隙間と、ホール素子１０の他方の面と環状コア２０との隙間）が生じることになる。導電性ループ４０は、このような２つの隙間のうち少なくともいずれか一方の隙間に配設される。本実施形態では、本発明を理解し易くするために、２つの隙間のうち一方の隙間に配設されるとして説明する。

ここで、上述のように導電部材３０に流れる電流が急激に変化した場合には、当該急激な変化により生じるノイズ等に起因して誤差が含まれ、実際に導電部材３０に流れる電流と、ホール素子１０により検出された磁束Φに基づいて演算された電流との間に差が生じる場合がある。このような誤差は、ホールＩＣ１１が備える電源端子ｔｄを含むリードフレームと、基準端子ｔｂを含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力に起因する。即ち、電源端子ｔｄや基準端子ｔｂを有するリードフレームと、ホールＩＣ１１がアセンブリされる基板５０との間でループ回路が形成され、導電部材３０を流れる電流が急激に変化した場合にループ回路内にも加わる鎖交磁束の変化により当該ループ回路に誘導起電力が発生することによる。導電性ループ４０は、このようなループの内側に誘導される起電力とは逆位相となる起電力を発生可能に配設され、ループ回路内に生じる誘導起電力を打ち消すように機能する（詳細は後述する）。

上述のように環状コア２０には、導電部材３０に流れる電流に応じた磁束Φが発生する。この磁束Φは、コアギャップ２１にも同様に生じる。図３においては、導電部材３０に流れる電流が、紙面左下側から右上側に向かって流れているため、コアギャップ２１に生じる磁束Φは、紙面左上側から右下側に向かう方向で生じる。

ここで、コアギャップ２１に現れる環状コア２０の断面領域を示すギャップ断面領域Ｇ１に導電性ループ４０を投影した場合に、ギャップ断面領域Ｇ１の外郭ＧＬと導電性ループ４０とにより囲まれた第１領域Ｓ１が形成される。ギャップ断面領域Ｇ１は、環状コア２０の断面を示す領域である。このギャップ断面領域Ｇ１に導電性ループ４０を投影した投影図が、図４に示されるものに相当する。なお、図４は図３において磁束Φの流れの下流側からホールＩＣ１１を見た場合の概略図を示している。このような投影図において、ギャップ断面領域Ｇ１の外郭ＧＬと、導電性ループ４０とにより囲まれた領域が、第１領域Ｓ１に相当する。

導電性ループ４０は、電源端子ｔｄを含むリードフレームと基準端子ｔｂを含むリードフレームとで構成される面が受ける鎖交磁束の方向と、第１領域Ｓ１が受ける鎖交磁束の方向とが対向するように配設される。ここで、電源端子ｔｄにはホール素子１０に供給する電源電流が流れ、基準端子ｔｂにはホール素子１０から流れ出す所謂アース電流が流れる。このように、電源端子ｔｄと基準端子ｔｂと基板５０とにより、ループ回路が形成されている。このため、導電部材３０に流れる電流が変化した場合、このループ回路の鎖交磁束が変化し誘導起電力が生じる。一方、第１領域Ｓ１に生じる磁束Φは導電性ループ４０を伝達する出力信号に応じて生じる。例えば図３に示されるように、コアギャップ２１に生じる磁束Φが紙面左上側から右下側に向かう方向である場合には、電源端子ｔｄと基準端子ｔｂとの間にも同方向の磁束Φが生じる。このため、基準端子ｔｂから電源端子ｔｄに向かう方向（図３においては反時計周りの方向）の誘導起電力が生じる。したがって、導電性ループ４０は、電源端子ｔｄを含むリードフレームと、基準端子ｔｂを含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力とは逆位相となる起電力を発生可能に配設される（図３参照）。

ここで、ギャップ断面領域Ｇ１にリードフレームを投影した場合に、ギャップ断面領域Ｇ１の外郭ＧＬと、電源端子ｔｄを有するリードフレームと、基準端子ｔｂを有するリードフレームとにより囲まれた第２領域Ｓ２が形成される。ギャップ断面領域Ｇ１は、上述のように環状コア２０の断面を示す領域である。このギャップ断面領域Ｇ１に電源端子ｔｄを有するリードフレームと、基準端子ｔｂを有するリードフレームとを投影した投影図が、図５に示されるものに相当する。なお、図５は図３において磁束Φの流れの上流側からホールＩＣ１１を見た場合の概略図を示している。このような投影図において、ギャップ断面領域Ｇ１の外郭ＧＬと、電源端子ｔｄを有するリードフレームと、基準端子ｔｂを有するリードフレームとにより囲まれた領域が、第２領域Ｓ２に相当する。

特に、図５には、ホール素子１０とリードフレームとの間でワイヤボンディングが行われる場合の例を示している。係る場合には、第２領域Ｓ２が、ギャップ断面領域Ｇ１の外郭ＧＬと、電源端子ｔｄと、電源端子ｔｄとホール素子１０とを接続する第１接続線Ｗ１と、ホール素子１０が実装されたリードフレームと、ホール素子１０と基準端子ｔｂとを接続する第２接続線Ｗ２と、基準端子ｔｂと、で囲まれた領域が相当する。したがって、ギャップ断面領域Ｇ１と端子間領域Ｔ１とが重複する部分Ｓ２は、図５に示される領域が相当する。また、当該導電性ループ４０は、第１領域Ｓ１の面積と第２領域Ｓ２の面積とが等しくなるように形成される。このように形成することにより、電源端子ｔｄを含むリードフレームと、基準端子ｔｂを含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力とは逆位相となる起電力を発生可能に配設され、ループ回路内に生じる誘導起電力を打ち消すことが可能となる。

このように導電性ループ４０を有するホール素子１０の出力信号と、当該導電性ループ４０を有さないホール素子１０の出力信号とを図６に示す。図６（ａ）に当該導電性ループ４０を有さない場合の出力信号を示し、図６（ｂ）に当該導電性ループ４０を有する場合の出力信号を示す。夫々の図において、上側の波形は当該導電性ループ４０の効果を示すために導電部材３０に流した入力（電流の電流波形）である。図６（ａ）及び（ｂ）に示されるように、導電部材３０に流した電流はパルス入力で行われている。また、当該導電性ループ４０を有する場合と有さない場合とで同じ電流が入力されている。

夫々の図において、下側の波形が出力（ホール素子１０の出力信号の電圧波形）である。図６（ａ）の出力信号の電圧波形から明らかなように、入力パルスの立ち上がりと立ち下がりとにピークが発生している。これは、電流の変化により上述のループ回路に起電力が生じたことに起因するものである。一方、図６（ｂ）の出力信号の電圧波形においては、入力パルスの立ち上がりと立ち下がりとにピークが図６（ａ）の場合と比べて小さくなっている。このように当該導電性ループ４０を適切に接続することにより、入力パルスの立ち上がりと立ち下がりとに生じるピークを小さくすることができる。したがって、磁束Φを精度良く検出することが可能となる。

次に、磁束検出装置１００の実施例２について説明する。図７は、実施例２に係る磁束検出装置１００の概略構成を示す図である。本実施例の磁束検出装置１００は、面実装タイプのホールＩＣ１１が利用される点で上述の実施例１と異なる。図７（ａ）には、基板５０にアセンブリされた面実装タイプのホールＩＣ１１をコアギャップ２１に挿入した場合の断面を示している。また、環状コア２０の環状内側に配設される導電部材３０には、紙面手前から奥側に向かって電流が流れている状態を示している。したがって、環状コア２０には、紙面左手側から右手側に向かう磁束Φが生じる。

図７（ｂ）は図７（ａ）におけるＶＩＩｂ−ＶＩＩｂ線断面図である。また、図７(ｃ)は図７（ａ）におけるＶＩＩｃ−ＶＩＩｃ線断面図である。また、説明の便宜上、図７（ｂ）及び図７（ｃ）において、環状コア２０のギャップ断面領域Ｇ１を示している。なお、図７（ｂ）及び図７（ｃ）に示されるように、ホールＩＣ１１が備える各端子以外の部分（ホールＩＣ１１のボディ（樹脂モールド））下の基板５０を孔状にくり抜いて構成することも可能である。このようにアセンブリされた面実装タイプのホールＩＣ１１においても、出力端子ｔｏに導電性ループ４０を接続し、第１領域Ｓ１の面積と、第２領域Ｓ２の面積とが等しくなるように導電性ループ４０が形成される。

図７（ｂ）において、ギャップ断面領域Ｇ１は二点鎖線で囲まれた四角形状の領域である。このようなギャップ断面領域Ｇ１に導電性ループ４０を投影した投影図に示されるように、第１領域Ｓ１はギャップ断面領域Ｇ１の外郭ＧＬと、導電性ループ４０とにより囲まれて形成される。このように形成される第１領域Ｓ１には、紙面奥側から手前側に向かう磁束Φが生じる。

一方、図７(ｃ)において、ギャップ断面領域Ｇ１は二点差線で囲まれた四角形状の領域である。このようなギャップ断面領域Ｇ１に電源端子ｔｄを有するリードフレームと、基準端子ｔｂを有するリードフレームとを投影した投影図に示されるように、第２領域Ｓ２は、ギャップ断面領域Ｇ１の外郭ＧＬと、電源端子ｔｄと、電源端子ｔｄとホール素子１０とを接続する第１接続線Ｗ１と、ホール素子１０が実装されたリードフレームと、ホール素子１０と基準端子ｔｂとを接続する第２接続線Ｗ２と、基準端子ｔｂと、で囲まれて形成される。このように形成される第２領域Ｓ２には、紙面奥側から手前側に向かう磁束Φが生じる。

導電性ループ４０は、第１領域Ｓ１の面積と第２領域Ｓ２との面積とが等しくなるように形成される。即ち、第１領域Ｓ１の面積と第２領域Ｓ２との面積とが等しくなるように引き回される。また、電源端子ｔｄを含むリードフレームと、基準端子ｔｂを含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力を、第１領域で導電性ループに生じる逆位相の起電力で打ち消すように導電性ループ４０は引き回される。本実施例で示したように、第１領域Ｓ１と第２領域Ｓ２とは同一面内に形成しなくても、上述の効果を得ることは当然に可能である。

次に、磁束検出装置１００の実施例３について説明する。図８は、実施例３に係る磁束検出装置１００の概略構成を示す図である。本実施例の磁束検出装置１００は、リードタイプのホールＩＣ１１が用いられる点で上述の実施例１と同じであるが、導電性ループ４０を基板５０の配線で行う点で実施例１と異なる。図８（ａ）には、基板５０にアセンブリされたリードタイプのホールＩＣ１１を、当該ホールＩＣ１１が有するリードが折り曲げた状態でコアギャップ２１に挿入した場合の断面を示している。また、環状コア２０の環状内側に配設される導電部材３０には、紙面奥側から手前側に向かって電流が流れている状態を示している。したがって、環状コア２０には、紙面右手側から左手側に向かう磁束Φが生じる。

図８（ｂ）は図８（ａ）におけるＶＩＩＩｂ−ＶＩＩＩｂ線断面図である。また、図８(ｃ)は図８（ａ）におけるＶＩＩＩｃ−ＶＩＩＩｃ線断面図である。また、説明の便宜上、図８（ｂ）及び図８（ｃ）において、環状コア２０のギャップ断面領域Ｇ１を示している。このようにアセンブリされたホールＩＣ１１においても、出力端子ｔｏに導電性ループ４０を接続し、第１領域Ｓ１の面積と、第２領域Ｓ２の面積とが等しくなるように導電性ループ４０が形成される。

図８（ｂ）において、ギャップ断面領域Ｇ１は二点鎖線で囲まれた四角形状の領域である。このようなギャップ断面領域Ｇ１に導電性ループ４０を投影した投影図に示されるように、第１領域Ｓ１はギャップ断面領域Ｇ１の外郭ＧＬと、導電性ループ４０とにより囲まれて形成される。このように形成される第１領域Ｓ１には、紙面手前側から奥側に向かう磁束Φが生じる。

一方、図８(ｃ)において、ギャップ断面領域Ｇ１は二点鎖線で囲まれた四角形状の領域である。このようなギャップ断面領域Ｇ１に電源端子ｔｄを有するリードフレームと、基準端子ｔｂを有するリードフレームとを投影した投影図に示されるように、第２領域Ｓ２は、ギャップ断面領域Ｇ１の外郭ＧＬと、電源端子ｔｄと、電源端子ｔｄとホール素子１０とを接続する第１接続線Ｗ１と、ホール素子１０が実装されたリードフレームと、ホール素子１０と基準端子ｔｂとを接続する第２接続線Ｗ２と、基準端子ｔｂと、で囲まれて形成される。このように形成される第２領域Ｓ２には、紙面手前側から奥側に向かう磁束Φが生じる。

導電性ループ４０は、第１領域Ｓ１の面積と第２領域Ｓ２との面積とが等しくなるように形成される。即ち、第１領域Ｓ１と第２領域Ｓ２との面積とが等しくなるように配線が引き回される。また、電源端子を含むリードフレームと、基準端子を含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力を、第１領域で導電性ループに生じる逆位相の起電力で打ち消すように導電性ループ４０は引き回される。このように第１領域Ｓ１と第２領域Ｓ２とは同一面内に形成しなくても、上述の効果を得ることは当然に可能である。

〔その他の実施例〕
上記実施形態では、導電性ループ４０が、コアギャップ２１に挿入されたホール素子１０と環状コア２０との間に生じる２つの隙間のうち一方の隙間に配設されるとして説明した。しかしながら、本発明の適用範囲は、これに限定されるものではない。即ち、導電性ループ４０をコアギャップ２１に挿入されたホール素子１０と環状コア２０との間に生じる２つの隙間に配設することも当然に可能である。このような構成とする場合であっても、第１領域Ｓ１の面積と第２領域Ｓ２の面積とを等しくするように、且つ電源端子ｔｄを含むリードフレームと、基準端子ｔｂを含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力を、第１領域で導電性ループに生じる逆位相の起電力で打ち消すように導電性ループ４０を形成することにより上述の効果を得ることは当然に可能である。

上記実施形態では、磁束検出部１０がホール素子１０であるとして説明した。しかしながら、本発明の適用範囲は、これに限定されるものではない。ホール素子１０に代えて磁束Φを検出する機能を備えた他の機能部を用いることも当然に可能である。

上記実施形態では、導電性ループ４０は、第１領域Ｓ１の面積と第２領域Ｓ２の面積とが等しくなるように形成されてあるとして説明した。しかしながら、本発明の適用範囲は、これに限定されるものではない。第１領域Ｓ１の面積と第２領域Ｓ２の面積とは完全に等しいものに限定されるものではなく、略等しいものも含まれるものである。このように構成した場合であっても、適切に磁束Φを検出することが可能である。

本発明は、磁性材料を用いて環状に形成された環状コアに生じる磁束を検出する磁束検出装置に利用可能である。

１０：磁束検出部（ホール素子）
２０：環状コア
２１：コアギャップ
３０：導電部材
４０：導電性ループ
５０：基板
１００：磁束検出装置
Φ：磁束

Claims (5)

1. 周方向の所定の位置にコアギャップを含み、磁性材料を用いて環状に形成された環状コアと、
   基準電位を設定する基準端子と、磁束を検出可能に電源電圧が印加される電源端子と、前記検出された磁束に応じた出力信号を出力する出力端子と、を少なくとも有するリードフレームに実装され、前記コアギャップに挿入されて前記環状コアに生じる磁束を検出する磁束検出部と、
   前記コアギャップに挿入された磁束検出部と前記環状コアとの間に生じる２つの隙間のうち少なくともいずれか一方の隙間に配設されると共に、前記出力端子に接続され、前記電源端子を含むリードフレームと、前記基準端子を含むリードフレームと、センサ回路と、を配線してなるループの内側に誘導される起電力とは逆位相となる起電力を発生可能に配設された導電性ループと、
   を備える磁束検出装置。
2. 前記コアギャップに現れる前記環状コアの断面領域を示すギャップ断面領域に前記導電性ループを投影した場合に、前記ギャップ断面領域の外郭と前記導電性ループとにより囲まれた第１領域が形成され、
   前記導電性ループは、前記電源端子を含むリードフレームと前記基準端子を含むリードフレームとで構成される面が受ける鎖交磁束の方向と、前記第１領域が受ける鎖交磁束の方向とが対向するように配設されてある請求項１に記載の磁束検出装置。
3. 前記ギャップ断面領域に前記リードフレームを投影した場合に、前記ギャップ断面領域の外郭と、前記電源端子を有するリードフレームと、前記基準端子を有するリードフレームとにより囲まれた第２領域が形成され、
   前記導電性ループは、前記第１領域の面積と前記第２領域の面積とが等しくなるように形成されてある請求項２に記載の磁束検出装置。
4. 前記磁束検出部と前記リードフレームとの間でワイヤボンディングが行われる場合には、
   前記第２領域が、前記ギャップ断面領域の外郭と、前記電源端子と、前記電源端子と前記磁束検出部とを接続する第１接続線と、前記磁束検出部が実装されたリードフレームと、前記磁束検出部と前記基準端子とを接続する第２接続線と、前記基準端子と、で囲まれた領域である請求項３に記載の磁束検出装置。
5. 前記導電性ループが、環状を形成する線材である請求項１から４のいずれか一項に記載の磁束検出装置。

Images