JP2010127736A

JP2010127736A - 多端子電流検出用抵抗器

Info

Publication number: JP2010127736A
Application number: JP2008302041A
Authority: JP
Inventors: Yoshihide Kanehara; 好秀金原
Original assignee: Taiyosha Electric Co Ltd
Current assignee: Taiyosha Electric Co Ltd
Priority date: 2008-11-27
Filing date: 2008-11-27
Publication date: 2010-06-10

Abstract

【課題】抵抗体の自己インダクタンスを小さくし、また、小さくした自己インダクタンスによる誘導電圧を相互インダクタンスによる誘導電圧で無効化して、被測定電圧の測定精度を高めた多端子電流検出用抵抗器を提供する。
【解決手段】多端子電流検出用抵抗器１０は、平板状の金属抵抗体１１を有している。該金属抵抗体の前面側には、前面電極層１２ａと前面絶縁体層１３ａが積層され、さらに、該前面電極層及び該前面絶縁体層は前面導体１４ａで覆われている。また該金属抵抗体の後面側には、後面電極層１２ｂと後面絶縁体層１３ｂが積層され、さらに、該後面電極層及び該後面絶縁体層は後面導体１４ａで覆われている。前面導体１４ａと後面導体１４ｂでシールドされる金属抵抗体１１は、インダクタンスが小さくなる。そして、前後両面導体１４ａ，１４ｂの下端に設けた電圧検出端子１７ａ，１７ｂによって当該インダクタンスを無効化することができる。
【選択図】図１

Description

本発明は、電圧検出用端子を有する電流検出用抵抗器に関する。

近年、パワーエレクトロニクス分野の発展に伴い、例えば、モータ等は、クロック周波数がＧＨｚ単位で高速変化するパルス電流を用いてデジタル制御されている。当該パルス電流からなる制御電流は、電流センサで検出され、該電流センサは制御電流を瞬時に検出することが求められている。
当該電流センサの電流検出部には安価なうえに応答速度を速くすることができる電流検出用抵抗器が広く用いられている。該電流検出用抵抗器は、電力損失を抑えるために数ミリΩ乃至数十ミリΩの低抵抗値を有する抵抗体を備えている。該抵抗体に検出電流を流したときの該抵抗体の電圧降下を測定することにより、電流値を求めることができる。

しかしながら、当該抵抗体に検出電流を流したときの被測定電圧には、抵抗体自身の電圧に加えて、該検出電流の時間的変化と抵抗体のインダクタンスとから生じる電圧が含まれてしまう。
そのため、当該被測定電圧を波形表示した場合、当該被検出電流の定常応答時に対し、被検出電流の立ち上がり部分と立ち下り部分の過渡応答時に数十倍の電圧値の測定誤差が含まれることが知られている。
当該過渡応答時における測定誤差は、従来、フィルター等で除去していた。当該測定誤差は、抵抗体のインダクタンスによる誘導電圧であるので、被検出電流を単位時間内に大きく変化させたとき、より大きく現れる。したがって、上記の高速変化するパルス電流においては、測定対象の抵抗体電圧に大きな誤差が含まれていることになる。

特開２００２−３７２５５０号公報に開示されている電流検出用抵抗器は、抵抗体と電気的に絶縁され、該抵抗体の面に接する電圧検出端子の被測定電流電極からの引出線を、前記抵抗体の被測定電流経路に沿って延長して形成されている。これにより、スイッチング電源回路の電流検出回路のように高い周波数成分まで含有する大電流を検出する場合に、その電流検出精度を向上させている。
特開２００２−３７２５５０号公報

上記の電流検出用抵抗器の場合、抵抗体の自己インダクタンスによる誘導電圧を、該抵抗体と引出線との間の相互インダクタンスによる誘導電圧で打ち消すことができる。
しかし、該抵抗体に大電流を流したとき、自己インダクタンスを定数として該大電流に比例する磁界が、該抵抗体を中心に発生する。そのため、発生した誘導電圧を打ち消したとしても、インダクタンスが大きいままでは、大電流を抵抗体に流したときに発生する磁界が広くなるので、周辺の回路に影響を及ぼすおそれがある。
また、上記のように高速に変化する電流に対して、抵抗体自身の形状によるインダクタンスを小さくすることができれば、誘導電圧も小さくなるので、当然に測定誤差を小さくすることができる。

したがって、上記の課題を解決しようとする本発明は、抵抗体の自己インダクタンスを小さくし、また、小さくした自己インダクタンスによる誘導電圧を相互インダクタンスによる誘導電圧で無効化して、被測定電圧の測定精度を高めた多端子電流検出用抵抗器を提供することを目的とする。

請求項１に記載の多端子電流検出用抵抗器は、抵抗体層と、該抵抗体層の一端の表側に積層した表面電極層と、前記抵抗体層の他端の裏側に積層した裏面電極層とからなる電流検出用抵抗器であって、
前記抵抗体層の表側の非表面電極層部分に表面絶縁体層を積層して、該表面絶縁体層と前記表面電極層を表面導体層で覆い、該表面導体層に表面電圧検出端子を設け、前記抵抗体層の裏側の非裏面電極層部分に裏面絶縁体層を積層して、該裏面絶縁体層と前記裏面電極層を裏面導体層で覆い、該裏面導体層に裏面電圧検出端子を設けたことを特徴とする。

請求項２に記載の多端子電流検出用抵抗器は、請求項１に記載の発明において、前記表面電圧検出端子の始端を前記表面導体層の中央部近傍に設け、前記裏面電圧検出端子の始端を前記裏面導体層の中央部近傍に設けたことを特徴とする。

請求項３に記載の多端子電流検出用抵抗器は、請求項１若しくは請求項２に記載の発明において、前記表面電圧検出端子を、電流経路に沿って上流側に位置する第１表面電圧検出端子と、下流側に位置する第２表面電圧検出端子とから構成し、前記第１表面電圧検出端子と前記第２表面電圧検出端子との間に、前記裏面電圧検出端子を配設したことを特徴とする。

請求項４に記載の多端子電流検出用抵抗器は、平板状の金属抵抗体と、該金属抵抗体の一端の前面側に形成した前面電極層と、前記金属抵抗体の他端の後面側に形成した後面電極層とからなる電流検出用抵抗器であって、
前記金属抵抗体前面の非前面電極層部分に前面絶縁体層を積層して、該前面絶縁体層と前記前面電極層を平板状の前面導体で覆い、該前面導体下端に、基板に形成された貫通孔に挿通される前面側脚部を突出形成し、前記前面導体に前面電圧検出端子を設け、前記金属抵抗体後面の非後面電極層部分に後面絶縁体層を積層して、該後面絶縁体層と前記後面電極層を平板状の後面導体で覆い、該後面導体下端に、基板に形成された貫通孔に挿通される後面側脚部を突出形成し、前記後面導体に後面電圧検出端子を設け、前記前面側脚部と後面側脚部との間に、前記前面電圧検出端子と前記後面電圧検出端子を配設したことを特徴とする。

請求項５に記載の多端子電流検出用抵抗器は、請求項４に記載の発明において、前記前面電圧検出端子の始端を前記前面導体の中央部近傍に設け、前記後面電圧検出端子の始端を前記後面導体の中央部近傍に設けたことを特徴とする。

請求項６に記載の多端子電流検出用抵抗器は、請求項４若しくは請求項５に記載の発明において、前記前面電圧検出端子を、電流経路に沿って上流側に位置する第１前面電圧検出端子と、下流側に位置する第２前面電圧検出端子とから構成し、前記第１前面電圧検出端子と前記第２前面電圧検出端子の間に、前記後面電圧検出端子を配設したことを特徴とする。

請求項７に記載の多端子電流検出用抵抗器は、平板状の金属抵抗体と、該金属抵抗体の一端の上面側に形成した上面電極層と、前記金属抵抗体の他端の下面側に形成した下面電極層とからなる電流検出用抵抗器であって、前記金属抵抗体上面の非上面電極層部分に上面絶縁体層を積層して、前記上面電極層と前記上面絶縁体層を平板状の上面導体で覆い、該上面導体に上面電圧検出端子を設け、前記金属抵抗体下面の非下面電極層部分の前記下面電極層と隣り合う位置に、第１下面絶縁体層を積層して、前記下面電極層と前記第１下面絶縁体層を平板状の下面導体で覆い、該下面導体に下面電圧検出端子を設け、前記第１下面絶縁体層と隣り合う位置で前記金属抵抗体の反上面電極層側面に、平板状の導体からなるスペーサーを配設して、前記下面導体と前記スペーサーとの間へ、前記第１下面絶縁体層に連続する側面絶縁体層を形成し、前記下面導体の反第１下面絶縁体層側面へ、前記側面絶縁体層に連続する第２下面絶縁体層を形成し、該第２下面絶縁体層と隣り合う位置で前記下面導体の反下面電極層側面に、露出部を設けたことを特徴とする。

請求項８に記載の多端子電流検出用抵抗器は、請求項７に記載の発明において、前記上面電圧検出端子の始端を前記上面導体の中央部近傍に設け、前記下面電圧検出端子の始端を前記下面導体の中央部近傍に設けたことを特徴とする。

請求項９に記載の多端子電流検出用抵抗器は、平板状の金属抵抗体と、該金属抵抗体の一端の上面側に形成した上面電極層と、前記金属抵抗体の他端の下面側に形成した下面電極層とからなる電流検出用抵抗器であって、前記金属抵抗体上面の非上面電極層部分に上面絶縁体層を積層し、該上面絶縁体層と前記上面電極層を平板状の上面導体で覆い、前記金属抵抗体の電流経路に対して、当該上面導体の最上流側の端部近傍に上面電圧検出端子を設け、前記金属抵抗体下面の非下面電極層部分の前記下面電極層と隣り合う位置に、下面絶縁体層を積層し、該下面絶縁体層と隣り合う位置で前記金属抵抗体の反上面電極層側面に、露出部を設け、前記金属抵抗体の電流経路に対して、前記上面電圧検出端子よりも下流側に、前記下面電極層と前記下面絶縁体層の境界付近の前記金属抵抗体側面に下面電圧検出端子を突出形成したことを特徴とする。

請求項１０に記載の多端子電流検出用抵抗器は、請求項９に記載の発明において、前記上面電圧検出端子の始端を、前記上面導体の反下面電極層側面で、電流経路に対して直角な前記上面導体の幅方向の中間部近傍に設け、前記下面電圧検出端子の始端を、前記下面電極層と前記下面絶縁体層の境界付近で、電流経路に対して直角な前記金属抵抗体の幅方向の中間部近傍に設けたことを特徴とする。

請求項１１に記載の多端子電流検出用抵抗器は、請求項７乃至請求項１０のいずれかに記載の発明において、前記上面電圧検出端子を、電流経路に沿って上流側に位置する第１上面電圧検出端子と、下流側に位置する第２上面電圧検出端子とから構成し、前記第１上面電圧検出端子と前記第２上面電圧検出端子との間に、前記下面電圧検出端子を配設したことを特徴とする。

請求項１２に記載の多端子電流検出用抵抗器は、平板状の金属抵抗体と、該金属抵抗体上面の一端に形成した第１上面電極層と、前記金属抵抗体上面の他端に形成した第２上面電極層とからなる電流検出用抵抗器であって、前記第１上面電極層と前記第２上面電極層との間の領域に第１上面絶縁体層を積層して、前記第１上面電極層と前記第１上面絶縁体層を平板状の第１上面導体で覆い、該第１上面導体に第１上面電圧検出端子を設け、前記第１上面導体の第２上面電極層側に、前記第１上面絶縁体層に連続して側面絶縁体層を形成し、前記第１上面導体の上面側面に、前記側面絶縁体層に連続して第２上面絶縁体層を積層して、該第２上面絶縁体層を平板状の第２上面導体で覆い、該第２上面導体に第２上面電圧検出端子を設け、前記第２上面導体の他端下面側に平板状の導体からなるスペーサーを配設して、前記第２上面導体と前記第２上面電極層とを接続したことを特徴とする。

請求項１３に記載の多端子電流検出用抵抗器は、請求項１２に記載の発明において、前記第１上面電圧検出端子の始端を前記第１上面導体の中央部近傍に設け、前記第２上面電圧検出端子の始端を前記第２上面導体の中央部近傍に設けたことを特徴とする。

請求項１４に記載の多端子電流検出用抵抗器は、請求項１２若しくは請求項１３に記載の発明において、前記第２上面電圧検出端子を、電流経路に沿って上流側に位置する上流側第２上面電圧検出端子と、下流側に位置する下流側第２上面電圧検出端子とから構成し、前記上流側第２上面電圧検出端子と前記下流側第２上面電圧検出端子の間に、前記第１上面電圧検出端子を配設したことを特徴とする。

請求項１５に記載の多端子電流検出用抵抗器は、平板状の絶縁体チップと、該絶縁体チップの下面側の中央部分に積層された抵抗体層と、該抵抗体層を挟んで対向する第１下面電流電極及び第２下面電流電極とからなる電流検出用抵抗器であって、
前記絶縁体チップの電流経路に沿った長さ方向の一側面を所定形状に切り欠いて、一対の電圧電極を設け、前記抵抗体層に絶縁体層を積層し、前記第１下面電流電極に連続して前記絶縁体チップの一側面を覆う第１側面電流電極を形成し、該第１側面電流電極に連続して前記絶縁体チップの上面の一端角部から上側面の略全面を覆う第１上面電流電極を形成し、該第１上面電流電極を平板状の上面導体で覆い、前記電圧電極のうち、電流経路に沿って上流側に位置する第１電圧電極の上端部を前記第１上面電流電極の側面に当接させると共に、該第１電圧電極の下端部に、第1電圧検出端子を形成し、
前記第２下面電流電極に連続して前記絶縁体チップの他側面を覆う第２側面電流電極を形成し、該第２側面電流電極に連続して前記絶縁体チップの上面の他端角部を覆うと共に、前記第１上面電流電極とスリットを挟んで対向する第２上面電流電極を形成し、前記電圧電極のうち、下流側に位置する第２電圧電極を前記第２下面電流電極と前記抵抗体層との境界近傍に当接させる共に、該第２電圧電極の下端部に、第２電圧検出端子を形成したことを特徴とする。

請求項１６に記載の多端子電流検出用抵抗器は、平板状の絶縁体チップと、該絶縁体チップの下面側の中央部分に積層された抵抗体層と、該抵抗体層を挟んで対向する第１下面電流電極及び第２下面電流電極とからなる電流検出用抵抗器であって、
電流経路に沿った長さ方向の前記絶縁体チップの一側面中間を所定形状に切り欠いて、一対の電圧電極を設け、前記抵抗体層に絶縁体層を積層し、前記第１下面電流電極に連続して前記絶縁体チップの一側面を覆う第１側面電流電極を形成し、該第１側面電流電極に連続して前記絶縁体チップの上面の一端角部から上面の略全面を覆う第１上面電流電極を形成し、該第１上面電流電極を平板状の上面導体で覆い、前記電圧電極のうち、電流経路に沿って上流側に位置する第１電圧電極の上端部を前記第１上面電流電極の側面に当接させると共に、該第１電圧電極の下端部に第1電圧検出端子を形成し、前記第２下面電流電極に連続して前記絶縁体チップの他側面を覆う第２側面電流電極を形成し、該第２側面電流電極に連続して前記絶縁体チップの上面の他端角部から上面の略全面を覆うと共に、前記第１上面電流電極の下面側に上面絶縁体層を挟んで配される第２上面電流電極を形成し、前記電圧電極のうち、下流側に位置する第２電圧電極を前記第２下面電流電極の側面に当接させると共に、該第２電圧電極の下端部に第２電圧検出端子を形成したことを特徴とする。

請求項１７に記載の多端子電流検出用抵抗器は、請求項１５若しくは請求項１６に記載の発明において、電流経路に沿って前記第２電圧電極よりも下流側に前記絶縁体チップの側面を所定形状に切り欠いて形成した第３電圧電極を設け、該第３電圧電極の上端部を前記第１上面電流電極に当接させると共に、該第３電圧電極の下端部に第３電圧検出端子を形成したことを特徴とする。

請求項１８に記載の多端子電流検出用抵抗器は、請求項１乃至請求項１７のいずれかに記載の発明において、前記電圧検出端子或いは前記電圧検出補助端子からなる電圧検出経路は、前記抵抗体層或いは前記金属抵抗体からなる電流経路に対して直角を成していることを特徴とする。

請求項１に記載の多端子電流検出用抵抗器によれば、該多端子電流検出用抵抗器の抵抗体層は、表裏両面に絶縁体層が積層され、さらに表面導体層と裏面導体層で覆われている。
ここで、抵抗体層に電流を流すと該抵抗体層の周囲に磁界が発生する。また、インダクタンスは該抵抗体層の形状と周囲の磁束から決定される。さらに該抵抗体層に電流を流したとき、表裏面の各電極層に接する表裏面の各導体層に渦電流が生じる。該渦電流によって磁束が導体層を通り抜けることを遮ることができ、表裏面の各導体層は抵抗体層をシールドすることができる。そのため、磁束が導体層の外側に漏れないので、多端子電流検出用抵抗器の周囲に磁界が発生しないようにすることができる。
したがって、抵抗体層を貫く磁束を少なくすることができるので、該抵抗体層のインダクタンスを小さくすることができる。
また、薄膜状の絶縁体層を抵抗体層に積層することによって、抵抗体層と導体層とを接近させることができる。これにより、抵抗体層の周囲に発生する磁界の発生源により接近してシールドすることができるので、インダクタンスをより小さくすることができる。
さらに、当該多端子電流検出用抵抗器は、表裏面の各導体に一対の電圧検出端子が設けられている。電流経路に沿って上流側の電極に接する導体に配された一方の電圧検出端子は、下流側の電極に接する導体に配された他方の電圧検出端子の下流側に配設されている。
そのため、当該電圧検出端子間には、抵抗体層の自己インダクタンスによる電圧に対して、逆方向の相互誘導電圧を印加することができる。これにより、自己インダクタンスによる電圧を相互誘導電圧で無効化することができるので、被測定電圧から自己インダクタンスの電圧成分を除去した電圧を検出することができる。
一方、多端子電流検出用抵抗器の抵抗体層は表裏両面の各導体でシールドされていることから、プリント基板上に形成された他の回路や、該プリント基板に実装された他のデバイスで発生した電磁界から、当該多端子電流検出用抵抗器が受ける影響を小さくすることができる。

請求項２に記載の多端子電流検出用抵抗器によれば、導体の中央部近傍に電圧検出端子の始端が設けられている。多端子電流検出用抵抗器に電流を流したとき、導体の中央部は、最も安定した電流が流れるので、均一な磁界が発生する。当該中央部近傍から該電圧検出端子を導体と絶縁して引き出すことにより、安定した電流と均一に発生した磁界に基づくノイズの少ない誘導電圧と、安定した被測定電流とから、被測定電圧の測定精度を高くすることができる。
したがって、被測定電圧を波形表示した場合、正確で綺麗な波形を表示することができる。

また、請求項２に記載した発明に対応する請求項５、請求項８、請求項１０、請求項１３に記載した多端子電流検出用抵抗器も同様に、それぞれ最も電流が安定して流れ、均一な磁界が発生する位置で被測定電圧を検出することができるので、測定精度を高くすることができる。
さらに、平板状の導体の中央部近傍に電圧検出端子をピンポイントで接続させることができる。そのため、製造工程で発生した当該多端子電流検出用抵抗器の抵抗値或いは自己インダクタンスの誤差の修正を容易にすることができる。

請求項３に記載の多端子電流検出用抵抗器によれば、表面電圧検出端子を、電流経路に沿って上流側に位置する第１表面電圧検出端子と、下流側に位置する第２表面電圧検出端子とから構成し、第１表面電圧検出端子と第２表面電圧検出端子との間に、裏面電圧検出端子を配した。
ここで、上記の請求項１及び請求項２に記載した４端子型の電流検出用抵抗器は、導体で抵抗体層をシールドした結果、発生する自己インダクタンスが小さくなるので、相互インダクタンスが印加される電圧検出端子間の距離が短くなる。電圧検出端子間の距離が短くなることは、実装するプリント基板のプリントパターンの幅を狭くすることができるので、基板上の省スペース化にはメリットがある。しかし、プリントパターンの幅を狭くすることや、電圧検出端子の端子幅を細くすること、端子間距離を縮めること等は、製造の際に高度な技術を要する。
一方、請求項３に記載した５端子型の電流検出用抵抗器は、自己インダクタンスによる誘導電圧と同一方向の相互インダクタンスによる誘導電圧を印加し、合成された当該電圧に対して、逆方向の相互インダクタンスによる誘導電圧を印加することにより、電圧検出端子間の距離を長くすることができる。また、上記裏面電圧検出端子を基準として、第１表面電圧検出端子と第２表面電圧検出端子の距離は任意に設定することができる。そのため、電圧検出端子の端子幅を太くすることが可能となる。端子幅を太くすることができると、電圧検出端子の強度を上げることができ、製造が容易にできる。また、プリントパターンの幅を広くできるので、プリント基板の設計がしやすくなる。
さらに、第１表面電圧検出端子と第２表面電圧検出端子の位置調整が容易にできるので、製造工程で発生した当該多端子電流検出用抵抗器の抵抗値或いは自己インダクタンスの誤差の修正を容易にすることができる。

また、請求項３に記載した発明に対応する請求項６、請求項１１、請求項１４、請求項１７に記載した多端子電流検出用抵抗器も、上記と同様の効果を得ることができる。

請求項４に記載の多端子電流検出用抵抗器によれば、該多端子電流検出用抵抗器の下端に、基板に設けた貫通孔に挿通する脚部を突出形成したので、該多端子電流検出用抵抗器を立設保持することができる。
また、該多端子電流検出用抵抗器は、取り付けるプリントパターンを細くすることができるので、基板上に設けた一の回路と他の回路の隙間等に配置することができる。そのため、回路を省スペース化することができる。
さらに、立設することにより、多端子電流検出用抵抗器の両面を空気が流れやすい。そのため、多端子電流検出用抵抗器の放熱性を高くすることができる。

請求項７に記載の多端子電流検出用抵抗器によれば、該多端子電流検出用抵抗器の下面導体の露出部と、導体からなるスペーサーの下面側を、基板に形成したプリントパターンに面接続させることにより、多端子電流検出用抵抗器を基板へ面実装することができる。面実装することにより、多端子電流検出用抵抗器には面電流が流れるので、大電流を流し易くすることができる。
また、基板のプリントパターンと多端子電流検出用抵抗器の接触面が広いので、金属抵抗体に発生した熱を可及的に基板へ逃がすことができる。
そして、請求項８に記載の多端子電流検出用抵抗器のように、第１及び第２上面導体の中央部近傍に電圧検出端子の始端を設けることができるので、安定した電流と均一な磁界によって、被測定電圧の測定精度を高くすることができる。
さらに、請求項１１に記載の多端子電流検出用抵抗器のように、５端子型の電流検出用抵抗器を容易に構成することができる。

請求項９に記載の多端子電流検出用抵抗器によれば、該多端子電流検出用抵抗器は基板上へ実装して初めて、上面導体と金属抵抗体の下面側に展開するプリントパターンによって抵抗体層が覆われるので、上記のようなインダクタンスを小さくする効果を得ることができる。
しかし、上記に記載した下面導体を省くことができることから、多端子電流検出用抵抗器の製造工程の一部を省略することができ、また製造コストを抑えることができる。
一方、下面導体が省略された構造を有する当該多端子電流検出用抵抗器は、導体中央部に電圧検出端子の始端を配設することができない。そこで、当該多端子電流検出用抵抗器を基板に面実装し、電流を流したとき、電流経路の上流側に位置する電極と金属抵抗体との境界の電極側に一方の電圧検出端子を設け、電流経路の下流側に位置する電極と接し、金属抵抗体と絶縁される上面導体であって、前記一方の電圧検出端子よりも上流側に他方の電圧検出端子を設けた。これにより、金属抵抗体に発生する磁界の影響を最小限に抑え、金属抵抗体の自己インダクタンスによる誘導電圧を打ち消すように相互インダクタンスによる誘導電圧を多端子電流検出用抵抗器に印加することができる。
したがって、被測定電圧から自己インダクタンスの電圧成分を除去した電圧を検出することができる。

また、請求項１０に記載の多端子電流検出用抵抗器のように、電流検出端子を電流経路に対して多端子電流検出用抵抗器の幅方向の中間に設けたので、安定した電流と均一な磁界によって、被測定電圧の測定精度を高くすることができる。
さらに、請求項１１に記載の多端子電流検出用抵抗器のように、５端子型の電流検出用抵抗器を容易に構成することができる。

請求項１２に記載の多端子電流検出用抵抗器によれば、請求項９に記載の多端子電流検出用抵抗器と同様に、基板上へ実装して初めて、上面導体と金属抵抗体の下面側に展開するプリントパターンによって抵抗体層が覆われる。これにより、インダクタンスを小さくすることができる。

一方、請求項９に記載の多端子電流検出用抵抗器と異なり、金属抵抗体の上面側の略全面を覆うように、第１上面導体と第２上面導体を絶縁体層を介して配した。これにより、電圧検出端子の始端を任意の位置に設けることができる。
そのため、さらに、請求項１３に記載の多端子電流検出用抵抗器のように、第１及び第２上面導体の中央部近傍に電圧検出端子の始端を設けることができるので、安定した電流と均一な磁界によって、被測定電圧の測定精度を高くすることができる。そして、請求項１４に記載の多端子電流検出用抵抗器のように、５端子型の電流検出用抵抗器を容易に構成することができる。

請求項１５に記載の多端子電流検出用抵抗器によれば、請求項９に記載の多端子電流検出用抵抗器と同様に、基板上へ実装して初めて、抵抗体層の下面側に展開するプリントパターンによって抵抗体層が覆われる。これにより、インダクタンスを小さくすることができる。
ここで、多端子電流検出用抵抗器は、絶縁体チップの下面側の中央部分に積層した抵抗体層を備えたチップ抵抗器から構成されている。そのため、平板状の金属抵抗体を用いた上記の電流検出用抵抗器と比べて、製造コストを抑えることができる。
また、抵抗体層をトリミングすることにより、抵抗値を正確に調整することができる。
さらに、絶縁体チップを薄く形成すれば、上面導体を抵抗体層により接近させることができるので、インダクタンスをより小さくすることができる。
そして、絶縁体チップを耐熱性及び熱伝導性に優れたセラミックから形成すれば、温度によって抵抗値が変化し難い電流検出用抵抗器を得ることができる。

一方、請求項１５に記載の多端子電流検出用抵抗器は、請求項９と同様に、下面導体が省略された構造を有する。そのため、導体中央部に電圧検出端子の始端を配設することができない。そこで、一方の電圧検出端子を、当該多端子電流検出用抵抗器を基板に面実装して電流を流したとき、電流経路の上流側に位置する第２下面電流電極と抵抗体層との境界近傍の電極側に設けると共に、他方の電圧検出端子を、電流経路の下流側に位置する第１下面電流電極から第１側面電流電極を介して絶縁体チップ上面側の略全面を覆う第１上面電流導体であって、前記一方の電圧検出端子よりも上流側に設けた。
これにより、抵抗体層に発生する磁界の影響を最小限に抑え、抵抗体層の自己インダクタンスによる誘導電圧を打ち消すように相互インダクタンスによる誘導電圧を多端子電流検出用抵抗器に印加することができる。したがって、被測定電圧から自己インダクタンスの電圧成分を除去した電圧を検出することができる。

また、請求項１７に記載の多端子電流検出用抵抗器のように、電流検出端子を電流経路に対して多端子電流検出用抵抗器の幅方向の中間に設けたので、安定した電流と均一な磁界によって、被測定電圧の測定精度を高くすることができる。
さらに、請求項１１に記載の多端子電流検出用抵抗器のように、５端子型の電流検出用抵抗器を容易に構成することができる。

また、請求項１５に記載の多端子電流検出用抵抗器は、金属抵抗体の代わりに心材として絶縁体チップを備えている。該絶縁体チップは、ハンダとの親和性が全くないので、電圧検出端子の始端を設ける位置を所定形状に切り欠いて、ハンダが溜まりハンダフィレットが形成されやすい電圧電極を設けた。これにより、電圧検出端子と導体との接続部分の信頼性を高くすることができる。

請求項１６に記載の多端子電流検出用抵抗器によれば、請求項９又は請求項１５に記載の多端子電流検出用抵抗器と同様に、基板上へ実装して初めて、抵抗体層の下面側に展開するプリントパターンによって抵抗体層が覆われる。これにより、インダクタンスを小さくすることができる。
また、当該多端子電流検出用抵抗器は、請求項１５に記載の多端子電流検出用抵抗器と同様に、絶縁体チップの下面側の中央部分に積層した抵抗体層を備えたチップ抵抗器から構成されている。そのため、平板状の金属抵抗体を用いた上記の電流検出用抵抗器と比べて、製造コストを抑えることができる。
また、抵抗体層をトリミングすることにより、抵抗値を正確に調整することができる。
さらに、絶縁体チップを薄く形成すれば、上面導体を抵抗体層により接近させることができるので、インダクタンスをより小さくすることができる。
そして、絶縁体チップを耐熱性及び熱伝導性に優れたセラミックから形成すれば、温度によって抵抗値が変化し難い電流検出用抵抗器を得ることができる。

ここで、請求項１６に記載の多端子電流検出用抵抗器と、請求項１５に記載した多端子用電流検出用抵抗器とは、絶縁体チップの上面側の構成が相違する。請求項１５に記載の多端子用電流検出用抵抗器は、第１上面電流電極が絶縁体チップ上面の略全面を覆い、スリットが該他端角部側へ偏った位置に設けられている。そのため、電圧検出端子の位置を設ける範囲が制限される。
対して、請求項１６に記載の多端子電流演出用抵抗器は、第１上面電流電極と第２上面電流電極とを上面絶縁体層を介して重ね合わせたので、電圧検出端子の位置を任意の位置に設けることができる。
なお、請求項１７に記載の多端子電流検出用抵抗器によれば、５端子型の電流検出用抵抗器を容易に構成することができる。

請求項１８に記載の多端子電流検出用抵抗器によれば、抵抗体層或いは金属抵抗体に電流を流したとき、被測定電圧を検出する電圧検出端子からなる電圧検出経路を、抵抗体層或いは金属抵抗体からなる電流経路に対して直角をなすように形成した。これにより、磁束が時間的変化をしないので、電圧検出経路に誘導電圧を発生させないようにすることができる。そのため、誘導電圧による誤差が電圧検出経路に生じないことから、測定精度を高くすることができる。

本発明の多端子電流検出用抵抗器と、該多端子電流検出用抵抗器の実装構造の実施例を、添付した図面にしたがって説明する。図１に多端子電流検出用抵抗器１０の概略構成の底面図を示し、図２に多端子電流検出用抵抗器１０の概略構成の正面図を示す。

多端子電流検出用抵抗器１０は、平板状の金属抵抗体１１を中心にして、金属抵抗体１１の前面側面に、前面電極層１２ａと前面絶縁体層１３ａが積層され、さらに前面電極層１２ａと前面絶縁体層１３ａを平板状の前面導体１４ａが覆っている。前面導体１４ａの下端には脚部１５ａが下方へ突出形成されている。脚部１５ａの基部には、係止突片１６ａが形成されている。係止突片１６ａに並設して、電圧検出端子１７ａが下方へ突出形成されている。
一方、金属抵抗体１１の後面側面には、後面電極層１２ｂと後面絶縁体層１３ｂが積層され、該後面電極層１２ｂと後面絶縁体層１３ｂを平板状の後面導体１４ｂが覆っている。後面導体１４ｂの下端にも脚部１５ｂが下方へ突出形成されている。また、脚部１５ｂの基部には、係止突片１６ｂが形成され、係止突片１６ｂに並設して電圧検出端子１７ｂが下方に突出形成されている。

金属抵抗体１１は、銅ニッケル系の合金若しくはマンガニンやニクロム等の金属抵抗体から形成されている。金属抵抗体１１は、数ｍΩ乃至数十ｍΩの低抵抗値を有している。
また平板状に形成された金属抵抗体１１は、電流経路に対して直角な横断面の断面積が広いので、被検出電流を流し易くすることができる。これにより、大電流を流した際に金属抵抗体１１に発生するジュール熱は大きくなるが、金属抵抗体１１の表面積を広く形成したので、積層された絶縁体層１２ａ，１２ｂ、及び電極層１３ａ，１３ｂを介して金属抵抗体１１から放熱させることができる。

金属抵抗体１１の一端の前面側に積層されている前面電極層１２ａ、及び該金属抵抗体１１の他端の後面側に積層されている後面電極層１２ｂは、融点を高くした高温ハンダ、又は銅又はアルミニウム等の金属、若しくは銅又はアルミニウム等の金属に微量の添加元素を加えた合金からなる。
該前後両面電極層１２ａ，１２ｂは、金属抵抗体１１に溶融接着、又は厚膜印刷若しくは蒸着等されて形成されている。また、該前後両面電極層１２ａ，１２ｂで金属抵抗体１１は被覆されていることから、金属抵抗体１１の抵抗本体１１ａは、図２の点線による斜線で示した部分となる。

金属抵抗体１１の非前面電極層１２ａ部分に形成されている前面絶縁体層１３ａ、及び該金属抵抗体１１の非後面電極層１２ｂ部分に形成されている後面絶縁体層１３ｂは、例えば、エポキシ系、ポリイミド系、又はシリコン系等の接着剤からなり、耐熱性及び熱伝導性を備えている。またセラミック製の板材の両面にこれ等の耐熱接着剤を塗布して絶縁体層１３ａ，１３ｂを形成しても良い。
前後両面絶縁体層１３ａ，１３ｂの熱伝導性を高くすることにより、上記の金属抵抗体１１に発生したジュール熱を前後両面導体１４ａ，１４ｂに伝導させ易くすることができる。そのため、金属抵抗体１１の抵抗値が温度によって変化し難くすることができる。

金属抵抗体１１の前面側に積層された前面電極層１２ａと前面絶縁体層１３ａを覆っている前面導体１４ａ、及び該金属抵抗体１１の後面側に積層された後面電極層１２ｂと後面絶縁体層１３ｂを覆っている後面導体１４ｂは、平板状に形成した銅からなり、０．１ｍｍ乃至０．５ｍｍ厚に形成されている。
前後両面導体１４ａ，１４ｂの表面には、銀メッキ、又は金メッキを施しても良い。金又は銀は導電率が低いことから、銀メッキ等を施した導体１４ａ，１４ｂの表面には、後述するように、渦電流を発生し易くすることができる。そのため、電流検出用抵抗器１０の自己インダクタンスを低くすることが出来る。

また、前後両面導体１４ａ，１４ｂは、金属抵抗体１１で実質的な抵抗器として働く抵抗本体１１ａよりも一回り大きく形成されている。これにより、金属抵抗体１１に電流を流したときに、該金属抵抗体１１の抵抗本体１１ａの側面から発生する磁束の漏れを少なくすることができる。そのため、電流検出用抵抗器１０の自己インダクタンスを小さくすることができる。

脚部１５ａ，１５ｂは、基板２０に形成した貫通孔２５ａ，２５ｂに挿通され、電流検出用抵抗器１０を立設保持することができる。基板２０、及び貫通孔２５ａ，２５ｂについては後述する。
係止突片１６ａ，１６ｂは、脚部１５ａ，１５ｂを貫通孔に挿通したとき、基板上のプリントパターンに前後両面導体１４ａ，１４ｂの下端側面が接しないように、電流検出用抵抗器１０を所定の高さで保持することができる。

電圧検出端子１７ａは、金属抵抗体１１に図２の矢印で示した方向に電流Ｉを流したとき、電圧検出端子１７ｂの下流側に位置するように配されている。電圧検出端子１７ａと電圧検出端子１７ｂの間は、後述するように、インダクタンスによる誘導電圧が無効化されるように離されている。
また、電圧検出端子１７ａ，１７ｂは、基板２０に形成した貫通孔２６ａ，２６ｂに挿通され、基板２０の下面側で、後述する増幅回路４０に接続される。また、係止突片１６ａ，１６ｂによって電流検出用抵抗器１０の下端部と基板２０との間に隙間が形成されているので、基板２０の上面側で増幅回路４０に接続させても良い。

ここで、上記構成を有する多端子電流検出用抵抗器１０の自己インダクタンスは、以下のように小さくなる。本実施例及び後述する他の実施例に記載される多端子電流検出用抵抗器の絶縁体層を省略した図を図３及び図４に示し、以下当該図面にしたがって説明する。
図３に示すように、抵抗体層Ｒの一端の表面に表面電極層Ｐ１が積層され、該抵抗体層Ｒの他端の裏面に裏面電極層Ｐ２が積層されている。
そして、平板状の表面導体Ｅ１が、表面電極層Ｐ１と抵抗体層Ｒを覆っている。また、平板状の裏面導体Ｅ２が、該裏面電極層Ｐ２と抵抗体層Ｒを覆っている。
さらに、平板状の表面導体Ｅ１は表面電極層Ｐ１と電気的に接続され、平板状の裏面導体Ｅ２は、裏面電極層Ｐ２と電気的に接続されている。
ここで、抵抗体層Ｒと表面導体Ｅ１は、隙間ｇ１で絶縁され、抵抗体層Ｒと裏面導体Ｅ２は隙間ｇ２で絶縁されている。
なお、抵抗体層Ｒの抵抗値をｒとし、自己インダクタンスをＬとする。

抵抗体層Ｒに電流Ｉを矢印の方向に流すと、紙面奥から手前方向に向かって該抵抗体層Ｒの周囲に磁束Φが生じる。この磁束Φは自己インダクタンスＬを定数として電流Ｉに比例する関係を有している。そして、電流Ｉが時間ｔの間に変化したとき、抵抗層Ｒは自己誘導される。このとき、起電力Ｖｅが、電流Ｉの変化を妨げるように発生すると以下の数式１のように示される。
ここで、抵抗層Ｒの自己インダクタンスＬは、抵抗体層Ｒの形状と周りの磁束から決定され、透磁率をμとして、抵抗体層Ｒの電流経路に対して直角な断面の幅をW、厚さをｔとし、抵抗体層Ｒ上の電流経路の長さをｌとすると、Ｗがｔに対して十分に大きい場合には自己インダクタンスＬは長さｌに比例し、断面の幅Ｗに反比例する。

ここで、図３に示したように、抵抗体層Ｒは、抵抗値ｒと、インダクタンスＬを有している。抵抗体層Ｒに流れた瞬時電流Ｉを微視的に見ると、起電力Ｖｅの誤差を排除した抵抗体層Ｒの電位差Ｖは、以下の数式２のように表される。

一方、平板状の抵抗体層Ｒの周囲には図４（ａ）に示す矢印の向きに磁束が生じている。図４において、電流Ｉは、紙面奥から手前に向かって流れているものとする。
ここで、磁界内に導体Ｅ１，Ｅ２を配すると、磁束が導体Ｅ１，Ｅ２上で渦電流を発生させる。発生した当該渦電流は、抵抗体層Ｒを中心として発生していた磁束Φのうち、導体Ｅ１，Ｅ２よりも外側の磁束Φを遮断することができる。
そのため、図４（ｂ）に示すように、抵抗体層Ｒは、表裏面の導体Ｅ１，Ｅ２によってシールドされるので、抵抗体層Ｒに鎖交する磁束Φは少なくなる。したがって、抵抗体層Ｒに流れる電流が同一であれば、磁束Φに比例する抵抗体層Ｒの自己インダクタンスＬも小さくなる。そのため、数式１に示した抵抗体層Ｒの両端の電位差Ｖに対し、抵抗体層Ｒのインダクタンスによる起電力Ｖｅの誤差を小さくすることができる。
また、抵抗体層Ｒと表裏両面導体Ｅ１，Ｅ２との隙間ｇ１，ｇ２を狭くすることにより、導体Ｅ１，Ｅ２は、より磁界の発生源に近接させることができるので、抵抗体層Ｒの周囲に発生する磁界をより小さくすることができる。

次に、電圧検出端子１７ａ，１７ｂの位置関係について、図１に示した多端子電流検出用抵抗器１０から絶縁体層１３ａ，１３ｂを省略し、端子等の位置関係を示した図５に基づいて説明する。
金属抵抗体１１に電流Ｉが図２の矢印にしたがって流されたとき、上流側になる前面導体１４ａに設けた電圧検出端子１７ａは、下流側の後面導体１４ｂに設けた電圧検出端子１７ｂの下流側に配されている。
電圧検出端子１７ａと電極層１２ｂの端縁部との距離をｋ１とし、電圧検出端子１７ｂと電極層１２ｂの端縁部からの距離をｋ２とする。
抵抗本体１１ａの電圧をＶ_１とし、抵抗本体１１ａの抵抗値による電圧をＶＲ、自己インダクタンスによる誘導電圧をＶＬとすると、Ｖ_１＝ＶＲ＋ＶＬの関係が成り立つ。

前後両面導体１４ａ，１４ｂの相互インダクタンスによる誘導電圧をＶｍとし、自己インダクタンスＬと相互インダクタンスＭの結合率をαとおくと、Ｖｍ＝αＶＬの関係が成り立つ。
相互誘導電圧Ｖｍは、通常結合率αに比例して自己誘導電圧ＶＬよりも小さい。ここで、結合率αは、抵抗体１１と導体１４ａ，１４ｂとの間隔や密着度で定まる。間隔を狭く、又は密着させると結合率αは高くなり、拡がると低くなる。本実施例においては、結合率αは、０．８乃至０．９５程度が好ましい。

上記の関係から、電圧検出端子１７ａの位置における電圧Ｖａと電圧検出端子１７ｂの位置における電圧Ｖｂは、以下の数式３のように表される。

そして、数式３に基づいてＶａとＶｂの間の電位差からＶＬを除去すると、以下の数式４のように表される。

したがって、電圧検出端子１７ａ，１７ｂ間の距離を結合率αに基づいて数式４で定まる距離にすると、金属抵抗体１１の自己インダクタンスＬによる誘導電圧ＶＬを無効化することができる。
ここで、例えば結合率αを０．９とすると、ｋ２−ｋ１は０．１１となる。金属抵抗体１１の抵抗本体１１ａの長さが９ｍｍの場合、電圧検出端子１７ａ，１７ｂ間の距離は０．９９ｍｍとなるから、電圧検出端子１７ａ，１７ｂ間が略１ｍｍであれば、自己インダクタンスによる誘導電圧を相互インダクタンスによる誘導電圧で無効化することができる。

また、ｋ２−ｋ１は、結合率αのみを有する定数であるので、該結合率αを求めて、電圧検出端子１７ｂが電圧検出端子１７ａの上流側に位置していれば、電圧検出端子１７ａ，１７ｂの位置は、抵抗本体１１ａの任意の場所に設けることができる。本実施例では、電流Ｉが比較的安定して流れる抵抗本体１１ａの中間に設けたが、設計変更等によって、金属抵抗体１１の上流側寄りとなっても、また下流側寄りとなっても良い。

上記構成を有する多端子電流検出用抵抗器１０は、以下に説明するように、基板２０に実装される。本実施例に係る多端子電流検出用抵抗器１０と基板２０の構成の概略を図２に示す。ここで基板２０は２点鎖線で示す。

基板２０には、銅等の導体からなる第１プリントパターンと、ギャップを挟んで対向する第２プリントパターンが印刷形成されている（図示略）。第１プリントパターンの所定の位置には、多端子電流検出用抵抗器１０の脚部１５ａが挿通される貫通孔２５ａが形成されている。対向する第２プリントパターン２２の所定の位置にも、多端子電流検出用抵抗器１０の脚部１５ｂが挿通される貫通孔２５ｂが形成されている。貫通孔２５ａと貫通孔２５ｂとの間には、多端子電流検出用抵抗器１０の下方の所定位置に、電圧検出端子１７ａが挿通される貫通孔２６ａと、電圧検出端子１７ｂが挿通される貫通孔２６ｂが形成されている。
また、基板２０の下面側又は上面側のいずれか一方に、電圧検出端子１７ａ，１７ｂの先端が接続し、後述する増幅回路４０の入力端子４１ａ，４１ｂと接続する電圧検出プリントパターン（図示略）が形成されている。

電流検出用抵抗器１０の脚部１５ａ，１５ｂをそれぞれ貫通孔２５ａ，２５ｂに挿通して、電流検出用抵抗器１０を立設し、電流検出用抵抗器１０の真下から電圧検出端子１７ａ，１７ｂで測定電圧を引き出したとき、当該金属抵抗体１１の真下付近は、先に図３及び図４に基づいて説明したように、磁束の漏れが少ないので、インダクタンスを小さくすることができる。そして、該インダクタンスの影響を電圧検出端子１７ａ，１７ｂは、ほとんど受けないので、測定精度を高くすることができる。

また、電圧検出端子１７ａ，１７ｂが接続する電圧検出プリントパターンは、図２に示した矢印の方向に沿って流れる電流Ｉに対して直角に引き出すように形成されていることが好ましい。直角を成すように形成されていれば、該電圧検出プリントパターンに誘導電圧が発生しないからである。したがって、測定精度を高くすることができる。

電圧検出端子１７ａ，１７ｂと電圧検出プリントパターンを介して接続されている増幅回路４０は、基板２０上に形成されている。図２には、該増幅回路４０の回路図を示したが、電圧検出端子１７ａ，１７ｂと入力端子４１ａ，４１ｂとの間の電圧検出プリントパターンの図示は省略してある。
増幅回路４０は、ＯＰアンプ４２と、入力抵抗器４３ａ，４３ｂと、反転入力端子４１ａ側に帰還する帰還抵抗器４４と、非反転入力端子４１ｂ側で接地される接地抵抗器４５と、出力端子４６とから構成されている差動増幅回路である。
ここで、入力抵抗器４３ａ，４３ｂは等価の抵抗値Ｒ１を有し、また帰還抵抗器４４と接地抵抗器４５は等価の抵抗値Ｒ２を有する。

入力端子４１ａの端子電圧をＶａ、入力端子４１ｂの端子電圧をＶｂとし、出力端子４６における出力電圧をＶ_０とすると、該出力電圧Ｖ_０は、以下の数式５のように表される。

上記のように多端子電流検出用抵抗器１０を基板２０に実装し、該多端子電流検出用抵抗器１０に図２に示した矢印の向きにしたがって被検出電流Ｉが流されたとき、金属抵抗体１１の両端に電位差Ｖ（＝−（Ｖａ−Ｖｂ））が生じる。この測定された電位差Ｖを所定の倍率で増幅することにより、出力電圧Ｖ_０を得ることができる。多端子電流検出用抵抗器１０は、上記のようにインダクタンスによる電圧誤差が無効化されている。
したがって、上記のように測定精度を高くした多端子電流検出用抵抗器１０から検出される被測定電圧を直接利用した電流センサを構成することができる。このとき、多端子電流検出用抵抗器１０から出力された電位差Ｖをコンデンサ等で平滑化することなく増幅することができるので、当該コンデンサ等のデバイスを省略して回路を構成することができ、電流センサのコストを抑えることができる。
さらに、当該電流センサは、多端子電流検出用抵抗器１０に高速変化するパルス電流を流したとき、インダクタンスによる電圧誤差が含まれないので、増幅感度を高くすることができる。

本発明の多端子電流検出用抵抗器の第２実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ａの概略構成を示す底面図を図６に示し、正面図を図７に示す。

第１実施例に示した多端子電流検出用抵抗器１０と、本実施例の多端子電流検出用抵抗器１０Ａは以下の点で相違する。
第１実施例では、電圧検出端子１７ａ，１７ｂが前面導体１４ａの下端部から突出形成されている。
対して、本実施例では、前面導体１４ａの中心部に電圧検出端子１７ｃの始端が設けられ、後面導体１４ｂの中心部に電圧検出端子１７ｄの始端が設けられている。
その他の構成は第１実施例と同様であるので説明を省略する。

電圧検出端子１７ｃは、金属抵抗体１１に図７の矢印で示した方向に電流Ｉを流したとき、電圧検出端子１７ｄの下流側に位置するように配されている。電圧検出端子１７ｃと電圧検出端子１７ｄの間は、第１実施例と同様に、自己インダクタンスが無効化されるように離されている。
また、電圧検出端子１７ｃの後面と前面導体１４ａの前面との間は絶縁体層１３ａと同様に絶縁体を積層して電気的に絶縁され、電圧検出端子１７ｄの前面と後面総体１４ｂの後面との間も同様に電気的に絶縁されている。

上記構成を有する多端子電流検出用抵抗器１０Ａは、図７に示したように、第１実施例と同様に基板２０に実装されるので、説明を省略する。
本実施例の多端子電流検出用抵抗器１０Ａによれば、電圧検出端子１７ｃ，１７ｄは、製造工程で後付けすることができる。そのため、抵抗体の長さや、抵抗値を実測して位置決めをしてから取り付けることができるので、正確な位置に電圧検出端子１７ｃ，１７ｄを取り付けることが容易にできる。

また、金属抵抗体１１に電流Ｉを流したとき、抵抗本体１１ａの中心部は、最も安定した電流が流れ、均一な磁界が発生している。そのため、電流センサとして利用したとき、当該中心部に対応した位置に設けた電圧検出端子１７ｃ、１７ｄで測定した電圧に上記のインダクタンスによる誘導電圧以外のノイズが含まれることを防ぐことができる。

本発明の多端子電流検出用抵抗器の第３実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｂの概略構成を示す底面図を図８に示し、正面図を図９に示す。

第１実施例に示した多端子電流検出用抵抗器１０及び第２実施例に示した多端子電流検出用抵抗器１０Ａと、本実施例の多端子電流検出用抵抗器１０Ｂとは、以下の点で相違する。
第１実施例の多端子電流検出用抵抗器１０又は第２実施例の多端子電流検出用抵抗器１０Ａは、一対の電極層１２ａ．１２ｂと、電圧検出端子１７ａ，１７ｂ又は電圧検出端子１７ｃ，１７ｄとからなる４端子で構成されている。
対して、本実施例の多端子電流検出用抵抗器１０Ｂは、電圧検出端子１７ｃ，１７ｄに加えてさらに、電圧検出端子１７ｅを設けた５端子で構成されている。

本実施例の多端子電流検出用抵抗器１０Ｂでは、金属抵抗体１１に図９の矢印の向きにしたがって電流Ｉを流したとき、上流側から、前面導体１４ａに配される電圧検出端子１７ｄ、後面導体１４ｂに配される電圧検出端子１７ｃ、前面導体１４ａに配される電圧検出端子１７ｅと並設されている。
そして、電圧検出端子１７ｃと電圧検出端子１７ｄは、第２実施例と同様に、電気的に絶縁され、電圧検出端子１７ｅの後面と前面導体１４ａの前面との間も同様に電気的に絶縁されている。
その他の構成は第１実施例、第２実施例と同様であるので説明を省略する。

ここで、電圧検出端子１７ｃ，１７ｄ，１７ｅの位置関係について、図８に示した多端子電流検出用抵抗器１０から絶縁体層１３ａ，１３ｂを省略し、端子等の位置関係と、増幅回路４０Ａを示した図１０に基づいて説明する。

電圧検出端子１７ｃと電極層１２ｂの端縁部との距離をｋ１とし、電圧検出端子１７ｄと電極層１２ｂの端縁部からの距離をｋ３とし、電圧検出端子１７ｅと電極層１２ｂの端縁部からの距離をｋ４とする。
抵抗本体１１ａの電圧をＶ_１とし、抵抗本体１１ａの抵抗値による電圧をＶ_Ｒ、自己インダクタンスによる誘導電圧をＶ_Ｌとすると、Ｖ_１＝Ｖ_Ｒ＋Ｖ_Ｌの関係が成り立つ。

前後両面導体１４ａ，１４ｂの相互インダクタンスによる誘導電圧をＶ_ｍとし、自己インダクタンスＬと相互インダクタンスＭの結合率をαとおくと、Ｖ_ｍ＝αＶ_Ｌの関係が成り立つ。
本実施例の結合率αは、第１実施例と同様に、０．８乃至０．９５程度が好ましい。

上記の関係から、電圧検出端子１７ｃの位置における電圧Ｖｃ、電圧検出端子１７ｄの位置における電圧Ｖｄ、及び電圧検出端子１７ｅの位置における電圧Ｖｅは、以下の数式６のように表される。

本実施例の増幅回路４０Ａは、差動増幅回路であって、図９及び図１０に示したように、ＯＰアンプ４２と、入力抵抗器４３ａ，４３ｂ，４３ｃと、反転入力端子４１ａ側に帰還する帰還抵抗器４４と、非反転入力端子４１ｂ，４１ｃ側に接続される接地抵抗器４５と、出力端子４６とから構成されている。差動増幅回路の動作は第１実施例と同様であるので説明を省略する。
増幅回路４０Ａを正常に動作させるため、入力抵抗器４３ａの抵抗値Ｒ１と、入力抵抗器４３ｂの抵抗値Ｒ３及び入力抵抗器４３ｃの抵抗値Ｒ４の合成抵抗値を等価とし、かつ帰還抵抗器４４の抵抗値Ｒ２と接地抵抗器４５の抵抗値Ｒ５を等価とする。このとき、出力電圧をＶ_０とすると、以下の数式７のように表される。

数式４と同様に、数式７の右辺から自己インダクタンスの誘導電圧Ｖ_Ｌに依拠する係数がゼロとなるようにすると、抵抗値Ｒ１，Ｒ３，Ｒ４が残る。また、Ｒ１に対して、Ｒ３とＲ４の合成抵抗値は等価となる。
したがって、数式８のように、入力抵抗器４３ｂの抵抗値Ｒ３と、入力抵抗器４３ｃの抵抗値Ｒ４を求めることができる。

抵抗値Ｒ３，Ｒ４は、任意の位置に配した電圧検出端子１７ｃ，１７ｄ，１７ｄの位置ｋ１，ｋ３，ｋ４と、前後両面導体１４ａ，１４ｂと金属抵抗体１１との結合率αと、入力抵抗器４３ａの抵抗値Ｒ１とから求めることができる。そして、求めた抵抗値Ｒ３，Ｒ４に入力抵抗器４３ｂ，４３ｃの抵抗値を調整すれば、出力電圧Ｖ_０から、自己インダクタンスによる誘導電圧Ｖ_Ｌを除去することができる。
したがって、第１実施例及び第２実施例と同様に、電流検出用抵抗器１０Ｂの測定精度を高くすることができ、増幅感度を高くしてもノイズが出ない電流センサを構成することができる。

ここで、第１実施例と同様に、多端子電流検出用抵抗器１０Ｂの抵抗本体１１ａの長さが９ｍｍであって結合率αを０．９とし、電圧検出端子１７ｃを中心に配し（ｋ１＝０．５）、電圧検出端子１７ｄと電圧検出端子１７ｅを電圧検出端子１７ｃから２．５４ｍｍの間隔を空けて配したとき（ｋ３＝０．７８２，ｋ４＝０．２１８）、増幅回路４０Ａの入力抵抗器４３ａの抵抗値Ｒ１を１００Ω、帰還抵抗器４４の抵抗値Ｒ２を１０００Ω、接地抵抗器４５の抵抗値Ｒ５を１０００Ωとすると、入力抵抗器４３ｂの抵抗値Ｒ３は３３０Ω、入力抵抗器４３ｃの抵抗値Ｒ４は１４３．４７Ωとなる。そして、抵抗値Ｒ１と抵抗値Ｒ２の比から、１０倍の増幅率を有する増幅回路４０Ａが構成される。

第１実施例及び第２実施例で示した４端子構成の場合、電圧検出端子１７ａ，１７ｂ又は電圧検出端子１７ｃ，１７ｄ間の距離は、第１実施例で説明したように、電圧検出端子の位置ｋ１，ｋ２と関係なく結合率αから定まる。
対して、本実施例の場合、電圧検出端子１７ｃ，１７ｄ，１７ｅの位置ｋ１，ｋ３，ｋ４を任意に設定することができる。そのため、電圧検出端子１７ｃ，１７ｄ，１７ｅの端子幅を太くして強度を上げることができる。また、各電圧検出端子１７ｃ，１７ｄ，１７ｅ間の距離を広くとることができるので、製造を容易にすることができ、基板２０のプリントパターンについても余裕を持った設計をすることができる。

本発明の多端子電流検出用抵抗器の第４実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｃの概略構成を示す側面図を図１１に示し、平面図を図１２に示す。

電流検出用抵抗器１０Ｃは、第１実施例と同様の平板状の金属抵抗体１１を有している。そして、該金属抵抗体１１を中心にして、金属抵抗体１１の上面には、上面電極層５２ａと上面絶縁体層５３ａが積層され、さらに上面電極層５２ａと上面絶縁体層５３ａを平板状の上面導体５４ａが覆っている。上面導体５４ａの側面中間からは電圧検出端子５７ａが突出形成されている。
一方、金属抵抗体１１の下面には、下面電極層５２ｂと第１下面絶縁体層５３ｂが積層され、該下面電極層５２ｂと第１下面絶縁体層５３ｂを平板状の下面導体５４ｂが覆っている。下面導体５４ｂの下面側であって、反下面電極層５２ｂ側の第２下面絶縁体層５３ｂ端縁部には、露出部５５が形成されている。そして、金属抵抗体１１の下面側であって、反上面電極層５２ａ側面には、スペーサー５６が配されている。さらに、下面導体５４ｂの側面中間からは、電圧検出端子５７ａと対をなす電圧検出端子５７ｂが突出形成されている。

金属抵抗体１１の一端の上面側に積層されている上面電極層５２ａ、及び該金属抵抗体１１の他端の下面側に積層されている下面電極層５２ｂは、第１実施例と同様に形成されている。
金属抵抗体１１の非上面電極層５２ａ部分に形成されている上面絶縁体層５３ａ、及び金属抵抗体１１の非下面電極層５２ｂ部分に形成されている下面絶縁体層５３ｂもまた、第１実施例と同様に形成されている。

そして、第１下面絶縁体層５３ｂに連続して、下面電極層５２ｂの反対側に、側面絶縁体層５３ｃが形成されている。
該側面絶縁体層５３ｃに連続して、下面導体５４ｂの下面側に、第２下面絶縁体層５３ｄが形成されている。下面導体５４ｂの下面側であって、反下面電極層５２ｂ側の第２下面絶縁体層５３ｂ端縁部には、露出部５５が形成されている。該露出部５５は、多端子電流検出用抵抗器１０Ｃを面実装したとき、電極を兼ね、また、露出部５５と基板２０Ａとの間にはスペーサー５６が配されている。

下面導体５４ｂは、第１下面絶縁体層５３ｂ、側面絶縁体層５３ｃ、及び第２下面絶縁体層５３ｄで保護されている。そのため、多端子電流検出用抵抗器１０Ｃを面実装したとき、下面導体５４ｂと上面電極層５２ａ側とが短絡されることを防ぐことができ、また、下面導体５４ｂを介して、基板２０に形成したプリントパターン６１，６２が短絡されることを防ぐことができる。

金属抵抗体１１の上面側に積層された上面電極層５２ａと上面絶縁体層５３ａを覆っている上面導体５４ａ、及び金属抵抗体１１の下面側に積層された下面電極層５２ｂと下面絶縁体層５３ｂを覆っている下面導体５４ｂは、第１実施例と同様に形成されている。
したがって、図１２に示すように、金属抵抗体１１の抵抗本体１１ａよりも一回り大きく形成されている上下両面導体５４ａ，５４ｂは、金属抵抗体１１に電流を流したときに、該金属抵抗体１１の抵抗本体１１ａの側面から発生する磁束の漏れを少なくすることができる。そのため、電流検出用抵抗器１０Ｃの自己インダクタンスを小さくすることができる。

金属抵抗体１１の下側面であって、反上面電極層５２ａ側面に配されているスペーサー５６は、銅板からなり、少なくとも下面導体５４ｂと同厚に形成されている。スペーサー５６により、上面電極側５２ａ側の金属抵抗体１１の高さを調整することができ、また、ハンダ付けの際の接触ムラを無くすことができる。さらに、スペーサー５６を露出部５５と基板２０との間に配することにより、露出部５５と基板２０とが密着し、上面電極層５２ａ側の電位を安定させることができる。
スペーサー５６は銅板に替えて、金属抵抗体１１の当該部分を厚くして一体成形するか、若しくは、当該部分に銅メッキを厚膜形成しても良い。

電圧検出端子５７ａは、金属抵抗体１１に図１２の矢印の向きにしたがって電流Ｉを流したとき、電圧検出端子５７ｂの上流側に位置するように配されている。電圧検出端子５７ａと電圧検出端子５７ｂの間は、第１実施例で説明したように、インダクタンスが無効化されるように離されている。

上記構成を有する電流検出用抵抗器１０Ｃは、基板２０Ａに面実装されている。
図１２に示すように、基板２０Ａには、銅等の導体からなる第１プリントパターン６１及び第２プリントパターン６２がギャップ６３を挟んで印刷形成されている。第１プリントパターン６１と、該第１プリントパターン６１に対向する第２プリントパターン６２は、同幅に形成されている。第１プリントパターン６１と第２プリントパターン６２の幅は、電流検出用抵抗器１０Ｃの幅よりも広く形成されている。

電流検出用抵抗器１０Ｃを面実装したとき、電圧検出端子５７ａは、増幅回路４０の入力端子４１ｂに接続され、電圧検出端子５７ｂは、増幅回路４０の入力端子４１ａに接続される。
電圧検出端子５７ａ，５７ｂと入力端子４１ｂ，４１ａとの間は、図１２では図示を省略したプリントパターンで接続されている。また、プリントパターンに替えて電圧検出端子５７ａ，５７ｂと入力端子４１ａ，４１ｂとの間をリード線等で接続しても良い。
ここで、図１２の矢印の向きにしたがって電流Ｉを流したとき、該電流Ｉと直角をなす向きに電圧検出用のプリントパターンが形成されていることが好ましい。電流Ｉと直角をなす向きに被測定電圧を引き出すことにより、多端子電流検出用抵抗器１０Ｃの自己インダクタンスによって発生する磁界の影響を無くすことができる。

図１２に示した増幅回路４０については、第１実施例と同様であるから説明を省略する。さらに、多端子電流検出用抵抗器１０Ｃと当該増幅回路４０から構成される電流センサについても第１実施例と同様であるから説明を省略する。

本発明の多端子電流検出用抵抗器の第５実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｄの概略構成を示す側面図を図１３に示し、平面図を図１４に示す。

第４実施例に示した多端子電流検出用抵抗器１０Ｃと、本実施例の多端子電流検出用抵抗器１０Ｄとは以下の点で相違する。
第４実施例では、電圧検出端子５７ａ，５７ｂが上面導体５４ａの側面中間から突出形成されている。
対して、本実施例では、上面導体５４ａの中心部に電圧検出端子５７ｃの始端が設けられ、下面導体５４ｂの中心部に電圧検出端子５７ｄの始端が設けられている。
その他の構成は第４実施例と同様であるので説明を省略する。

電圧検出端子５７ｃは、金属抵抗体１１に図１４の矢印の向きにしたがって電流Ｉを流したとき、電圧検出端子５７ｄの上流側に位置するように配されている。電圧検出端子５７ｃと電圧検出端子５７ｄの間は、第１実施例で説明したように、自己インダクタンスが無効化されるように離されている。
また、電圧検出端子５７ｃの下面と上面導体５４ａの上面との間は絶縁体層５３ａと同様に絶縁体を積層して電気的に絶縁され、電圧検出端子５７ｄの上面と下面導体５４ｂの下面との間も同様に電気的に絶縁されている。

上記構成を有する多端子電流検出用抵抗器１０Ｄは、図１４に示したように、第４実施例と同様に基板２０Ａに実装されるので、説明を省略する。
本実施例の多端子電流検出用抵抗器１０Ｄによれば、第２実施例と同様に、電圧検出端子５７ｃ，５７ｄは、製造工程で後付けすることができる。そのため、抵抗体の長さや、抵抗値を実測して位置決めをしてから取り付けることができるので、正確な位置に電圧検出端子５７ｃ，５７ｄを取り付けることが容易にできる。

また、金属抵抗体１１に電流Ｉを流したとき、抵抗本体１１ａの中心部は、最も安定した電流が流れ、均一な磁界が発生している。そのため、当該中心部に対応した位置に設けた電圧検出端子５７ｃ、５７ｄで測定した電圧に、電流センサとして利用したとき、インダクタンスの誘導電圧以外のノイズが含まれることを防ぐことができる。

本発明の多端子電流検出用抵抗器の第６実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｅの概略構成を示す側面図を図１５に示し、平面図を図１６に示す。

第４実施例の多端子電流検出用抵抗器１０Ｃ、及び第５実施例の多端子電流検出用抵抗器１０Ｄと、本実施例の多端子電流検出用抵抗器１０Ｅとは以下の点で相違する。
第４実施例の多端子電流検出用抵抗器１０Ｃ又は第５実施例の多端子電流検出用抵抗器１０Ｄは、一対の電極層５２ａ，５２ｂと、電圧検出端子５７ａ，５７ｂ又は電圧検出端子５７ｃ，５７ｄとからなる４端子で構成されている。
対して、本実施例の多端子電流検出用抵抗器１０Ｅは、電圧検出端子５７ｃ，５７ｄに加えてさらに、電圧検出端子５７ｅを設けた５端子で構成されている。

金属抵抗体１１に図１６の矢印の向きにしたがって電流Ｉを流したとき、上流側から、上面導体５４ａの上面に配される電圧検出端子５７ｃ、下面導体５４ｂに配される電圧検出端子５７ｄ、上面導体５４ａに配される電圧検出端子５７ｅの順に並設されている。
また、電圧検出端子５７ｃと電圧検出端子５７ｄは、第５実施例と同様に、絶縁体を積層して電気的に絶縁されている。そして、電圧検出端子５７ｅの下面と上面導体５４ａの上面との間も同様に電気的に絶縁されている。
その他の構成は第４実施例、第５実施例と同様であるので説明を省略する。

上記構成を有する多端子電流検出用抵抗器１０Ｅは、図１６に示したように、第４実施例及び第５実施例と同様に基板２０Ａに面実装されるので、説明を省略する。
電圧検出端子５７ｃ，５７ｄ，５７ｅの位置関係は、第３実施例と同様であるので、説明を省略する。このとき、図１６に示した増幅回路４０Ａは、図９に示した第３実施例の増幅回路４０Ａと同様の構成を有するので、説明を省略する。

第６実施例の多端子電流検出用抵抗器１０Ｅによれば、第４実施例及び第５実施例と同様に、測定精度を高くすることができ、感度を高くしてもノイズが出ない電流センサを構成することができる。
第４実施例及び第５実施例で示した４端子構成の場合、電圧検出端子５７ａ，５７ｂ又は電圧検出端子５７ｃ，５７ｄ間の距離は、第１実施例で説明したように、電圧検出端子の位置ｋ１，ｋ２と関係なく結合率αから定まる。
対して、本実施例の場合、第３実施例で説明したように、電圧検出端子５７ｃ，５７ｄ，５７ｅの位置ｋ１，ｋ３，ｋ４を任意に設定することができる。そのため、電圧検出端子５７ｃ，５７ｄ，５７ｅの端子幅を太くして強度を上げることができる。また、各電圧検出端子５７ｃ，５７ｄ，５７ｅ間の距離を広くとることができるので、製造を容易にすることができ、基板２０Ａのプリントパターンについても余裕を持った設計をすることができる。

本発明の多端子電流検出用抵抗器の第６実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｆの概略構成を示す側面図を図１７に示し、平面図を図１８に示す。

多端子電流検出用抵抗器１０Ｆは、第１実施例と同様の平板状の金属抵抗体１１を有している。該金属抵抗体１１の上面側面に、上面電極層５２ａと上面絶縁体層５３ａが積層され、さらに上面電極層５２ａと上面絶縁体層５３ａを平板状の上面導体５４ａが覆っている。そして、金属抵抗体１１の下面側面に、下面電極層５２ｂと下面絶縁体層５３ｂが積層されている。下面絶縁体層５３ｂを挟んで下面電極層５２ｂと対向する反対側面には、露出部８０が形成されている。

下面電極層５２ｂと下面絶縁体層５３ｂの境界近傍で下面電極層５２ｂ側には、電圧検出端子５７ｇが金属抵抗体１１の側面から突出形成されている。また図１８の矢印の向きにしたがって電流Ｉを流したとき、電圧検出端子５７ｇよりも上流側の位置には、電圧検出端子５７ｆが上面導体５４ａの側面から突出形成されている。

第４実施例乃至第６実施例のいずれかに記載した多端子電流検出用抵抗器１０Ｃ，１０Ｄ，１０Ｅと、本実施例の多端子電流検出用抵抗器１０Ｆとは以下の点で相違する。
多端子電流検出用抵抗器１０Ｃ，１０Ｄ，１０Ｅは、下面導体５４ｂが下面電極層５２ｂ及び下面絶縁体５３ｂを覆っている。
対して、本実施例の多端子電流検出用抵抗器１０Ｆは、当該下面導体５４ｂを省いて構成されている。そのため、多端子電流検出用抵抗器１０Ｆは、後述するように、基板２０Ａに面実装して初めて、多端子電流検出用抵抗器１０Ｃ，１０Ｄ，１０Ｅと同様の自己インダクタンスの抑制効果を得ることができる。

また、本実施例の多端子電流検出用抵抗器１０Ｆは、金属抵抗体１１が、第１実施例と同様であるから以下説明を省略する。第４実施例の多端子電流検出用抵抗器１０Ｃから、下面導体５４ｂを省いた構成を有している。そのため、本実施例の金属抵抗体１１の上面側に配した、上面電極層５２ａ、上面絶縁体層５３ａ、上面導体５４ａ、及び金属抵抗体１１の下面側に配した、下面電極層５２ｂ、下面絶縁体層５３ｂは、第４実施例と同様であるから以下説明を省略する。

電圧検出端子５７ｆと電圧検出端子５７ｇとの位置関係は、第１実施例と同様であるので説明を省略する。ただし、本実施例では、上記第４実施例乃至第６実施例のいずれかに示した下面導体５４ｂが省略されている。したがって、被測定電圧を測定するために、電圧検出端子５７ｆの位置は、金属抵抗体１１の下面電極５２ｂが積層されている長さの範囲内に制限される。

上記構成を有する多端子電流検出用抵抗器１０Ｆは、基板２０Ａに面実装される。基板２０Ａは、第４実施例と同様であるから説明を省略する。

多端子電流検出用抵抗器１０Ｆの下面電極層５２ｂを第１プリントパターン６１上に配し、金属抵抗体１１の下面に形成した露出部８０を第２プリントパターン６２に配して、多端子電流検出用抵抗器１０Ｆを基板２０Ａにハンダ７５で固定して面実装したとき、第１プリントパターン６１と第２プリントパターン６２は、下面電極層５２ｂと下面絶縁体層５３ｂを覆う。

第１プリントパターン６１と第２プリントパターン６２は、第４実施例乃至第６実施例のいずれかに示した下面導体５４ｂと同様に、銅等からなる導体であるから、第４実施例乃至第６実施例のいずれかに示した下面導体５４ｂに代わって、電流Ｉを金属抵抗体１１に流したときに生じる磁束を遮ることができる。
したがって、上面導体５４ａとプリントパターン６１，６２に覆われた多端子電流検出用抵抗器１０Ｆは、金属抵抗体１１のインダクタンスを小さくすることができる。
ここで、ギャップ６３からは磁束が漏れる。そのため、当該ギャップ６３の幅は狭いほうが良い。また、第１プリントパターン６１と第２プリントパターン６２の幅を多端子電流検出用抵抗器１０Ｆの幅よりも広くすることにより、金属抵抗体１１の側面から漏れる漏れ磁束を小さくすることができる。

本実施例の電流検出用抵抗器１０Ｆによれば、基板２０Ａに面実装して初めて、金属抵抗体１１をシールドして、インダクタンスを小さくすることができるように構成されている。そのため、多端子電流検出用抵抗器１０Ｆの位置決めにおいて、プリントパターン６１，６２の幅方向中心と電流検出用抵抗器１０Ｆの中心を一致させることが好ましい。
一方、多端子電流検出用抵抗器１０Ｆは、下面導体５４ｂが省略されていることから、製造コストを抑えることができ、また、容易に表裏の区別をつけることができる。
なお、図１８に示した増幅回路４０と、当該増幅回路４０及び多端子電流検出用抵抗器１０Ｆから構成される電流センサは、第１実施例と同様であるから説明を省略する。

本発明の多端子電流検出用抵抗器の第８実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｇの概略構成を示す側面図を図１９に示し、平面図を図２０に示す。

第７実施例に記載した多端子電流検出用抵抗器１０Ｆと、本実施例の多端子電流検出用抵抗器１０Ｇとは以下の点で相違する。
第７実施例では、電圧検出端子５７ｆ，５７ｇが上面導体５４ａと金属抵抗体１１の側面から突出形成されている。
対して、本実施例では、電圧検出端子５７ｈ，５７ｉが設けられている。
図２０の矢印の向きにしたがって電流Ｉを流したとき、電圧検出端子５７ｈは、その始端が、電圧検出端子５７ｉよりも上流側の位置であって、上面導体５４ａの幅方向中心に設けられている。また、電圧検出端子５７ｉは、その始端が下面電極層５２ｂと下面絶縁体層５３ｂの境界近傍で、上面絶縁体層５３ａの反対側面に形成された下面電極層５２ｂ側端部の幅方向中心に設けられている。
電圧検出端子５７ｈの下面と上面導体５４ａの上面との間は、第２実施例と同様に、電気的に絶縁されている。また、電圧検出端子５７ｉの上面と下面電極層５２ｂの下面との間も同様に電気的に絶縁されている。
その他の構成は、第７実施例と同様であるので、説明を省略する。

上記構成を有する多端子電流検出用抵抗器１０Ｆは、図２０に示したように、第７実施例と同様に基板２０Ａに実装されるので、説明を省略する。
本実施例の多端子電流検出用抵抗器１０Ｆによれば、第２実施例で説明したように、電圧検出端子５７ｈ，５７ｉは、製造工程で後付けすることができる。そのため、抵抗体の長さや、抵抗値を実測して位置決めをしてから取り付けることができるので、正確な位置に電圧検出端子５７ｈ，５７ｉを容易に取り付けることができる。

また、図２０の矢印の向きにしたがって金属抵抗体１１に電流Ｉを流したとき、電流Ｉの流れに直角な抵抗本体１１ａの幅方向中間部は、安定した電流が流れ、均一な磁界が発生している。そのため、当該中間部に対応した位置に設けた電圧検出端子５７ｈ，５７ｉで測定した電圧に、電流センサとして利用したとき、インダクタンスによる誘導電圧以外のノイズが含まれることを防ぐことができる。

本発明の多端子電流検出用抵抗器の第９実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｈの概略構成を示す側面図を図２１に示し、平面図を図２２に示す。

第７実施例又は第８実施例に記載した多端子電流検出用抵抗器１０Ｆ又は多端子電流検出用抵抗器１０Ｇと、本実施例の多端子電流検出用抵抗器１０Ｈとは以下の点で相違する。
第７実施例及び第８実施例に示した多端子電流検出用抵抗器１０Ｆ又は多端子電流検出用抵抗器１０Ｇは、一対の電極層５２ａ，５２ｂと、電圧検出端子５７ｆ，５７ｇ又は電圧検出端子５７ｈ，５７ｉとからなる４端子で構成されている。
対して、本実施例の多端子電流検出用抵抗器１０Ｈは、電圧検出端子５７ｈ，５７ｉに加えてさらに、電圧検出端子５７ｊを設けた５端子で構成されている。

図２２に示したように、電圧検出端子５７ｉの下流側に、上面導体５４ａの上面に配される電圧検出端子５７ｊが形成されている。電圧検出端子５７ｊの下面と上面導体５４ａの上面は第８実施例と同様に、電気的に絶縁されている。電圧検出端子５７ｈ，５７ｉ，５７ｊの始端は、多端子電流検出用抵抗器１０Ｈの幅方向中心に沿って、同一直線上に設けられている。

電圧検出端子５７ｈ，５７ｉ，５７ｊの位置関係は、第３実施例と同様であるので説明を省略する。
ここで、電圧検出端子５７ｈ，５７ｉ，５７ｊの位置は、第３実施例で説明したように、原則として任意に設定することができる。ただし、電圧検出端子５７ｉの位置は、第４実施例と同様に、金属抵抗体１１に積層された下面電極層５２ｂの範囲内に制限され、該電圧検出端子５７ｉよりも上流側に配される電圧検出端子５７ｈの位置も制限される。そのため、図２２に示したように金属抵抗体１１の上流側寄りに、電圧検出端子５７ｉを中心に電圧検出端子５７ｈと電圧検出端子５７ｊが配されている。
その他の構成は、第７実施例及び第８実施例と同様であるので説明を省略する。

上記構成を有する多端子電流検出用抵抗器１０Ｈは、図２２に示したように、第７実施例と同様に基板２０Ａに実装されるので、説明を省略する。
本実施例の多端子電流検出用抵抗器１０Ｈによれば、第３実施例で説明したように、電圧検出端子５７ｈ，５７ｉ，５７ｊの端子幅を太くして強度を上げることができる。また、各端子間の距離を広くとることができるので、製造を容易にすることができ、基板２０Ａのプリントパターンについても余裕を持った設計をすることができる。
また、第３実施例と同様に、増幅回路４０Ａに接続され、電流センサを構成することができる。

本発明の多端子電流検出用抵抗器の第１０実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｉの概略構成を示す側面図を図２３に示す。平面図は、第４実施例で示した図１２を用いて説明する。

多端子電流検出用抵抗器１０Ｉは、第１実施例と同様の平板状の金属抵抗体１１を有している。
図２３に示すように、該金属抵抗体１１の上面側には、第１上面電極層５２ｃと第１上面絶縁体層５３ｄを挟んで対向する第２上面電極層５２ｄが積層されている。第１上面電極層５２ｃの上面側にはスペーサー８５が配設されている。スペーサー８５の第１上面絶縁体層５３ｄ側では、第２上面導体５４ｄが第１上面絶縁体層５３ｄと第２上面電極層５２ｄを覆っている。第２上面導体５４ｄとスペーサー８５の間には、第１上面絶縁体層５３ｄと連続する側面絶縁体層５３ｅが配されている。側面絶縁体層５３ｅに連続し、第２上面導体５４ｄの上面側には、第２上面絶縁体層５３ｃ（図１２で示す上面絶縁体層５３ａ）が積層されている。第２上面絶縁体層５３ｃは、第１上面導体５４ｃ（図１２で示す上面導体５４ａ）で覆われ、該第１上面導体５４ｃと第１上面電極層５２ｃは、スペーサー８５を介して通電可能に接している。
そのため、金属抵抗体１１の上面で、金属抵抗体１１の一端側に配した第１上面導体５４ｃと、該金属抵抗体１１の他端側から配した第２上面導体５４ｄとによって、間に第２絶縁体層５３ｃを畳み込んだように構成されている。

第１上面導体５４ｃの側面中間からは電圧検出端子５７ａが突出形成されている。また、図２３に示した矢印の向きにしたがって電流Ｉを流したとき、電圧検出端子５７ａの下流側に位置するように、電圧検出端子５７ｂが、第２上面導体５４ｄの側面中間から突出形成されている。
電圧検出端子５７ａと電圧検出端子５７ｂの間は、第１実施例で説明したように、インダクタンスが無効化されるように離されている。

金属抵抗体１１の下面側の反第１絶縁体層５３ｃ側面には、下面絶縁体層５３ｆが積層されている。該下面絶縁体層５３ｆを挟んで、反第１上面電極層５２ｃ側面には露出部８６が形成され、反第２上面電極層５２ｄ側面には露出部８７が形成されている。

上記構成を有する多端子電流検出用抵抗器１０Ｉは、第４実施例と同様に、基板２０Ａに面実装されているので、説明を省略する。また、第７実施例と同様に、本実施例の多端子電流検出用抵抗器１０Ｉは、基板２０Ａに面実装して初めて、金属抵抗体１１の上下両面が導体で覆われることになり、インダクタンスを小さくすることができる。

平面図で示した場合、基板２０Ａに面実装した多端子電流検出用抵抗器１０Ｉと第４実施例で示した多端子電流検出用抵抗器１０Ｃは略同様の構成を備える。したがって、増幅回路４０と、当該増幅回路４０及び多端子電流検出用抵抗器１０Ｉから構成される電流センサは、第４実施例と同様であるから説明を省略する。
本実施例の多端子電流検出用抵抗器１０Ｉによれば、金属抵抗体１１の上面側にまとめて導体５４ｃ，５４ｄを配したので、基板２０Ａへ容易に実装することができる。

本発明の多端子電流検出用抵抗器の第１１実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｊの概略構成を示す側面図を図２４に示す。平面図は、第５実施例で示した図１４を用いて説明する。

第１０実施例に示した多端子電流検出用抵抗器１０Ｉと、本実施例の多端子電流検出用抵抗器１０Ｊとは以下の点において相違する。
第１０実施例では、電圧検出端子５７ａが第１上面導体５４ｃの側面中間から突出形成され、電圧検出端子５７ｂが第２上面導体５４ｄの側面中間から突出形成されている。
対して、本実施例では、電圧検出端子５７ｃの始端が第１上面導体５４ｃ（図１４に示す上面導体５４ａ）の上面の中央部近傍に設けられ、電圧検出端子５７ｄの始端が第２上面導体５４ｄの下側面の中央部近傍に設けられている。
電圧検出端子５７ｃの下面と第１上面導体５４ｃの上面との間は、絶縁体によって電気的に絶縁され、電圧検出端子５７ｄの上面と第２上面導体５４ｄの下面との間も同様に電気的に絶縁されている。
その他の構成は、第１０実施例と同様であるので説明を省略する。
また、上記構成を有する多端子電流検出用抵抗器１０Ｊは、第１０実施例と同様に、基板２０Ａへ面実装されるので、説明を省略する。

本実施例の多端子電流検出用抵抗器１０Ｊによれば、第２実施例と同様に、図２４に示した矢印の向きにしたがって金属抵抗体１１に電流Ｉを流したとき、抵抗本体１１ａの中心部（図１４に図示）は、最も安定した電流が流れ、均一な磁界が発生している。そのため、電流センサとして利用したとき、当該中心部に対応した位置に設けた電圧検出端子５７ｃ、５７ｄで測定した電圧に上記のインダクタンスによる誘導電圧以外のノイズが含まれることを防ぐことができる。

本発明の多端子電流検出用抵抗器の第１２実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｋの概略構成を示す側面図を図２５に示す。平面図は、第６実施例で示した図１６を用いて説明する。

第１０実施例の多端子電流検出用抵抗器１０Ｉ及び第１１実施例の多端子電流検出用抵抗器１０Ｊと、本実施例の多端子電流検出用抵抗器１０Ｋとは以下の点で相違する。
第１０実施例及び第１１実施例に示した多端子電流検出用抵抗器１０Ｉ又は多端子電流検出用抵抗器１０Ｊは、一対の電極層５２ｃ，５２ｄと、電圧検出端子５７ａ，５７ｂ又は電圧検出端子５７ｃ，５７ｄとからなる４端子で構成されている。
対して、本実施例の多端子電流検出用抵抗器１０Ｋは、一対の電極層５２ｃ，５２ｄ及び電圧検出端子５７ｃ，５７ｄに加えてさらに、電圧検出端子５７ｅを設けた５端子で構成されている。

電圧検出端子５７ｃ，５７ｄ，５７ｅは、金属抵抗体１１に図２５に示した矢印の向きにしたがって電流Ｉを流したとき、上流側から、第１上面導体５４ｃの上面に配される電圧検出端子５７ｃ、第２上面導体５４ｄの下面に配される電圧検出端子５７ｄ、第１上面導体５４ｃの上面に配される電圧検出端子５７ｅの順に並設されている。
また、電圧検出端子５７ｃ，５７ｄは、第１１実施例と同様に、電気的に絶縁されている。電圧検出端子５７ｅの下面と第２上面導体５４ｄの上面との間も同様に、電気的に絶縁されている。

電圧検出端子５７ｃ，５７ｄ，５７ｅの位置関係は、第３実施例と同様であるので、説明を省略する。また、電圧検出端子５７ｃ，５７ｄ，５７ｅは、図１６に示した第６実施例と同様に配設され、増幅回路４０Ａに接続されている。

第１２実施例の多端子電流検出用抵抗器１０Ｋによれば、第１０実施例及び第１１実施例と同様に、測定精度を高くすることができ、増幅感度を高くしてもノイズが出ない電流センサを構成することができる。
また、本実施例では、第３実施例と同様に、電圧検出端子５７ｃ，５７ｄ，５７ｅの位置を任意に設定することができる。そのため、電圧検出端子５７ｃ，５７ｄ，５７ｅの端子幅を太くして強度を上げることができる。また、各端子間の距離を広くとることができるので、製造を容易にすることができ、基板２０Ａのプリントパターンについても余裕を持った設計をすることができる。

本発明の多端子電流検出用抵抗器の第１３実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｌの概略構成を示す側面図を図２６に示し、平面図を図２７に示す。

多端子電流検出用抵抗器１０Ｌは、平板状の絶縁体チップ１０１と、該絶縁体チップ１０１の下面側の中央部分に積層された抵抗体層１０２と、該抵抗体層１０２を挟んで対向する第１下面電流電極１０４ａ及び第２下面電流電極１０５ａとからなる。

絶縁体チップ１０１は、セラミック等からなる。図２７の矢印の向きにしたがって電流Ｉを流したとき、該電流Ｉの経路に沿った絶縁体チップ１０１の長さ方向の一側面には、上流側から順に第１電圧電極１０８ａと第２電圧電極１０８ｂが並設されている。

抵抗体層１０２は、絶縁体チップ１０１上に金属抵抗体１１と同じ銅ニッケル系の合金を厚膜印刷、又は蒸着して形成されている。また、抵抗体層１０２は、トリミング等によって、所定の抵抗値に調整されている。抵抗体層１０２は、さらに絶縁体層１０６で被覆されている。絶縁体層１０６によって、多端子電流検出用抵抗器１０Ｌを基板２０Ａに面実装したとき、第１プリントパターン６１と第２プリントパターン６２が短絡されることを防ぐことができる。

第１下面電流電極１０４ａは、絶縁体チップ１０１の一端側下面に形成されている。また絶縁体チップ１０１の他端側下面には第２下面電流電極１０５ａが形成されている。
第１下面電流電極１０４ａと第２下面電流電極１０５ａの間には抵抗体層１０２及び絶縁体層１０６が配されている。

第１下面電流電極１０４ａに連続して、絶縁体チップ１０１の一端側側面には、第１側面電流電極１０４ｂが形成されている。そして、第１側面電流電極１０４ｂに連続して、絶縁体チップ１０１の一端側上面には、第１上面電流電極１０４ｃが形成されている。第１上面電流電極１０４ｃの上面は上面導体１２０で覆われている。
一方、第２下面電流電極１０５ａに連続して、絶縁体チップ１０１の他端側側面には、第２側面電流電極１０５ｂが形成されている。そして、第２側面電流電極１０５ｂに連続して、絶縁体チップ１０１の他端側上面には、第２上面電流電極１０５ｃが形成されている。
第１上面電流電極１０４ｃと第２上面電流電極１０５ｃとの間には、底面部に絶縁体チップ１０１が露出するスリット１０７が形成されている。スリット１０７は、絶縁体チップ１０１の中心よりも他端側に配されている。
そのため、絶縁体チップ１０１の一端側上面を覆う第１上面電流電極１０４ｃは、絶縁体チップ１０１の上面の略全面を覆っている。対して、絶縁体チップ１０１の他端側上面を覆う第２上面電流電極１０５ｃは、絶縁体チップ１０１の他端側の上面角部を覆っている。
また、第１電流電極１０４ａ，１０４ｂ，１０４ｃと、第２電流電極１０５ａ，１０５ｂ，１０５ｃは抵抗体層１０２よりも幅広に形成されている。

第１電流電極１０４ａ，１０４ｂ，１０４ｃと、第２電流電極１０５ａ，１０５ｂ，１０５ｃは、金、銀、銅等の電気伝導度の低い金属を、絶縁体チップ１０１にメッキして形成されている。なお、銅板等を絶縁体チップ１０１に貼着して、電流電極１０４ａ，１０４ｂ，１０４ｃ，１０５ａ，１０５ｂ，１０５ｃを形成しても良い。その際には銅板に金、銀等をメッキすることもできる。

第１上面電流電極１０４ｃは、絶縁体チップ１０１の下面側に積層させた抵抗体層１０２に電流を流したときに生じる磁束を遮ることができる。したがって、絶縁体チップ１０１の上面側に発生するインダクタンスを小さくすることができる。また、絶縁体チップ１０１は薄く形成したほうが、抵抗体層１０２と第２上面電流電極１０５ｃとの距離が狭くなり、第１実施例で説明したように結合率αが高くなるので、インダクタンスを小さくすることができる。

第１電圧電極１０８ａは、上端部が第１上面電流電極１０４ｃに当接され、下端部に電圧検出端子１１０ａが形成されている。該電圧検出端子１１０ａと第１上面電流電極１０４ｃとは、第１電圧電極１０８ａに形成されたハンダフィレット７６によって接続されている。
また、第１電圧電極１０８ａよりも電流経路の下流側に位置する第２電圧電極１０８ｂは、第２下面電流電極１０５ａと抵抗体層１０２との境界近傍の第２下面電流電極１０５ａ側に当接され、下端部に電圧検出端子１１０ｂが設けられている。第２電圧電極１０８ｂと第1上面電流電極１０４ｃは、絶縁体チップ１０１により絶縁されている。
ここで、絶縁体チップ１０１は、薄板状のセラミック板を所定の大きさに分割して形成される。そのため、第１電圧電極１０８ａと第２電圧電極１００８ｂは、当該セラミック板の分割時に、割り線となる同一線上に形成した貫通孔が分割されることにより形成される。

第１電圧電極１０８ａと第２電圧電極１０８ｂの位置関係については、第１実施例と同様であるので、説明を省略する。ただし、第７実施例と同様に、第２電圧電極１０８ｂは、当接する第２下面電流電極１０５ａの範囲が制限され、また、第１電圧電極１０８ａは第２電圧電極１０８ｂよりも上流側に配されることから、電圧検出端子１１０ａ，１１０ｂは、多端子電流検出用抵抗器１０Ｌの電流経路上流側に偏った位置に形成されている。

上記構成を有する多端子電流検出用抵抗器１０Ｌは、電流検出用回路が形成された基板２０Ｂに面実装される。上記第４実施例等で用いた基板２０Ａに対し、本実施例の基板２０Ｂには、図３０に示すように、基板２０Ｂ上のプリントパターンに電圧検出端子１０１ａ，１０１ｂと係合する電圧検出用プリントパターン７１ａ，７１ｂが形成されている。

多端子電流検出用抵抗器１０Ｌの第１下面電流電極１０４ａを第１プリントパターン６１上に配し、第２下面電流電極１０５ａを第２プリントパターン６２に配して、電流検出用抵抗器１０Ｃを基板２０Ｂにハンダ７５で固定して面実装したとき、第１プリントパターン６１と第２プリントパターン６２は、絶縁体チップ１０１の下面側に形成した抵抗体層１０２と、該抵抗体層１０２を保護する絶縁体層１０３を覆う。
このとき、第１電圧電極１０８ａの下端部に形成され、第１上面電流電極１０４ｃの電位を測定する電圧検出端子１１０ａは、基板２０Ｂ上の電圧検出用プリントパターン７１ａに接続され、第２電圧電極１０８ｂの下端部に形成され、第２下面電流電極１０５ａの電位を測定する電圧検出端子１１０ｂは、基板２０Ｂ上の電圧検出用プリントパターン７１ｂに接続される。

第１プリントパターン６１と第２プリントパターン６２は、銅等からなる導体であるから、第７実施例で説明したように、電流Ｉを抵抗体層１０２に流したときに生じる磁束を遮ることができる。
そして、絶縁体チップ１０１の上面に配した第２上面電流電極１０５ｃと、第１プリントパターン６１及び第２プリントパターン６２が、抵抗体層１０２の上下面を覆うので、抵抗体層１０２のインダクタンスを小さくすることができる。
ここで、ギャップ６３からは磁束が漏れる。そのため、当該ギャップ６３の幅は狭いほうが良い。また、第１プリントパターン６１と第２プリントパターン６２の幅を多端子電流検出用抵抗器１０Ｌの幅よりも広くすることにより、金属抵抗体１１の側面から漏れる漏れ磁束を小さくすることができる。

本実施例の多端子電流検出用抵抗器１０Ｌによれば、基板２０Ｂに面実装して初めて、抵抗体層１０２をシールドして、インダクタンスを小さくすることができるように構成される。そのため、多端子電流検出用抵抗器１０Ｌの位置決めにおいて、プリントパターン６１，６２の幅方向中心と多端子電流検出用抵抗器１０Ｌの中心を一致させることが好ましい。
一方、多端子電流検出用抵抗器１０Ｌは、金属抵抗体１１を用いていないことから、製造コストを抑えることができ、また、絶縁体チップ１０１のいずれか一方の面に導体が配されているので、表裏の区別をわかりやすくすることができる。

本発明の多端子電流検出用抵抗器の第１４実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｍの概略構成を示す側面図を図２８に示し、平面図を図２９に示す。

第１３実施例の多端子電流検出用抵抗器１０Ｌと、本実施例の多端子電流検出用抵抗器１０Ｍとは、以下の点で相違する。
第１３実施例では、第１電圧電極１０８ａの上端部は、第１上面電流電極１０４ｃの側面に当接され、第２電圧電極１０８ｂは、第２下面電流電極１０５ａの側面に当接している。そのため、電圧検出端子１１０ａ，１１０ｂは、電極の側面で被測定電圧を測定している。
対して、本実施例では、上面導体１２０の幅方向中心に始端を有し、第１電圧電極１０８ａの上端部に終端を有する短冊状の第１プレート１１２ａが第１上面電流電極１０４ｃの上面側に電気的に絶縁されて配されている。また、第２下面電極１０５ａの幅方向中心に始端を有し、第２電圧電極１０８ｂに終端を有する第２プレート１１２ｂが、第２下面電流電極１０５ａの下面側に電気的に絶縁されて配されている。

第１プレート１１２ａの下面と上面導体１２０の上面との間は、絶縁体によって電気的に絶縁されている。また、第２プレート１１２ｂの上面と第２下面電流電極１０５ａの下面との間も同様に電気的に絶縁されている。
その他の構成は第１３実施例と同様であるから、説明を省略する。

上記構成を有する多端子電流検出用抵抗器１０Ｌは、基板２０Ｂに、第１３実施例と同様に面実装される。そのため説明は省略する。
本実施例の多端子電流検出用抵抗器１０Ｌによれば、第２実施例と同様に、第１プレート１１２ａ及び第２プレート１１２ｂを製造工程で後付けすることができる。そのため、正確な位置に第１プレート１１２ａ及び第２プレート１１２ｂを取り付けることが容易にできる。

また、図３０に示した矢印の向きにしたがって抵抗体層１０２に電流Ｉを流したとき、抵抗体層１０２の中心部は、最も安定した電流が流れ、均一な磁界が発生している。そのため、電流センサとして利用したとき、被測定電圧に上記のインダクタンスによる誘導電圧以外のノイズが含まれることを防ぐことができる。

本発明の多端子電流検出用抵抗器の第１５実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｎの概略構成を示す側面図を図３０に示し、平面図を図３１に示す。

本実施例の多端子電流検出用抵抗器１０Ｎは、第１３実施例及び第１４実施例と異なり、第３電圧電極１０８ｃが、第２電圧電極１０８ｂの下流側に設けられている。第３電圧電極１０８ｃの上端部は、第１４実施例の第１電圧電極１０８ａと同様に、上面導体１２０の幅方向中心部に始端を有し、第３電圧電極１０８ｃの上端部に終端を有する第３プレート１１２ｃが設けられている。第３プレート１１２ｃの下面と上面導体１２０の上面は電気的に絶縁されている。
その他の構成は、第１３実施例及び第１４実施例と同様であるので、説明を省略する。

第１電圧電極１０８ａ、第２電圧電極１０８ｂ、第３電圧電極１０８ｃの位置関係は、第３実施例で説明したように増幅回路４０Ａに接続されている。そのため、説明を省略する。
本実施例の多端子電流検出用抵抗器１０Ｎによれば、第３実施例と同様に、第１プレート１１２ａ、第２プレート１１２ｂ、第３プレート１１２ｃの幅を太くして強度を上げることができる。また、第１プレート１１２ａ、第２プレート１１２ｂ、第３プレート１１２ｃの間の距離を広くとることができるので、製造を容易にすることができ、基板２０Ｂのプリントパターンについても余裕を持った設計をすることができる。

本発明の多端子電流検出用抵抗器の第１５実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｐの概略構成を示す側面図を図３２に示し、平面図を図３３に示す。

多端子電流検出用抵抗器１０Ｐは、平板状の絶縁体チップ１０１と、該絶縁体チップ１０１の下面側の中央部分に積層された抵抗体層１０２と、該抵抗体層１０２を挟んで対向する第１下面電流電極１０４ａ及び第２下面電流電極１０５ａとからなる。

絶縁体チップ１０１は、セラミック等からなる。図３３の矢印の向きにしたがって電流Ｉを流したとき、該電流Ｉの経路に沿った絶縁体チップ１０１の長さ方向の一側面の中間部には、上流側から順に第１電圧電極１０８ａと第２電圧電極１０８ｂが並設されている。

抵抗体層１０２は、絶縁体チップ１０１上に金属抵抗体１１と同じ銅ニッケル系の合金を厚膜印刷、又は蒸着して形成されている。また、抵抗体層１０２は、トリミング等によって、所定の抵抗値に調整されている。抵抗体層１０２は、さらに絶縁体層１０６で被覆されている。絶縁体層１０６によって、多端子電流検出用抵抗器１０Ｐを基板２０Ｃに面実装したとき、第１プリントパターン６１と第２プリントパターン６２が短絡されることを防ぐことができる。

第１下面電流電極１０４ａに連続して、絶縁体チップ１０１の一端側側面には、第１側面電流電極１０４ｂが形成されている。そして、第１側面電流電極１０４ｂに連続して、絶縁体チップ１０１の一端側上面には、第１上面電流電極１０４ｃが形成されている。第１上面電流電極１０４ｃの上面は、上面導体１２０で覆われている。
一方、第２下面電流電極１０５ａに連続して、絶縁体チップ１０１の他端側側面には、第２側面電流電極１０５ｂが形成されている。そして、第２側面電流電極１０５ｂに連続して、絶縁体チップ１０１の他端側上面には、第２上面電流電極１０５ｃが形成されている。
絶縁体チップ１０１の一端側上面を覆う第１上面電流電極１０４ｃは、絶縁体チップ１０１の上面一端側から略全面を覆っている。絶縁体チップ１０１の他端側上面を覆う第２上面電流電極１０５ｃは、絶縁体チップ１０１の上面の他端側から略全面を覆っている。第１上面電流電極１０４ｃと第２上面電流電極１０５ｃとの間には上面絶縁体層１１３が配設されている。上面絶縁体層１１３により、第１上面電流電極１０４ｃと第２上面電流電極１０５ｃは電気的に絶縁されている。上面絶縁体層１１３は、絶縁体チップ１０１の下面側に配した絶縁体層１０６と同様に熱伝導性の高いものを用いることが好ましい。
また、第１電流電極１０４ａ，１０４ｂ，１０４ｃと、第２電流電極１０５ａ，１０５ｂ，１０５ｃは抵抗体層１０２よりも幅広に形成されている。

第１上面電流電極１０４ｃ、第２上面電流電極１０５ｃは、絶縁体チップ１０１の下面側に積層させた抵抗体層１０２に電流を流したときに生じる磁束を遮ることができる。したがって、絶縁体チップ１０１の上面側に発生するインダクタンスを小さくすることができる。また、絶縁体チップ１０１は薄く形成したほうが、抵抗体層１０２と第２上面電流電極１０５ｃとの距離が狭くなり、第１実施例で説明したように結合率αが高くなるので、インダクタンスを小さくすることができる。

第１電圧電極１０８ａは、上端部が第１上面電流電極１０４ｃの側面に当接され、下端部に電圧検出端子１１０ａが形成されている。該電圧検出端子１１０ａと第１上面電流電極とは、電圧電極１０８ａに形成されたハンダフィレット７６によって接続されている。
また、第１電圧電極１０８ａよりも電流経路の下流側に位置する第２電圧電極１０８ｂは、第２下面電流電極１０５ａの側面に当接され、下端部に電圧検出端子１１０ｂが設けられている。第２電圧電極１０８ｂと第1上面電流電極１０４ｃは、絶縁体チップ１０１により絶縁されている。
ここで、絶縁体チップ１０１は、薄板状のセラミック板を所定の大きさに分割して形成される。そのため、第１電圧電極１０８ａと第２電圧電極１００８ｂは、当該セラミック板の分割時に、割り線となる同一線上に形成した貫通孔が分割されることにより形成される。
第１電圧電極１０８ａと第２電圧電極１０８ｂの位置関係は、第１実施例と同様であるので、説明を省略する。

上記構成を有する多端子電流検出用抵抗器１０Ｐは、電流検出用回路が形成された基板２０Ｃに面実装される。上記第４実施例等で用いた基板２０Ａに対し、本実施例の基板２０Ｃには、図３５に示すように、基板２０Ｃ上の第１プリントパターン６１と第２プリントパターン６２の中間に電圧検出端子１０１ａ，１０１ｂと係合する電圧検出用プリントパターン７１ｃ，７１ｄが形成されている。

多端子電流検出用抵抗器１０Ｐの第１下面電流電極１０４ａを第１プリントパターン６１上に配し、第２下面電流電極１０５ａを第２プリントパターン６２に配して、多端子電流検出用抵抗器１０Ｐを基板２０Ｂにハンダ７５で固定して面実装したとき、第１プリントパターン６１と第２プリントパターン６２は、絶縁体チップ１０１の下面側に形成した抵抗体層１０２と、該抵抗体層１０２を保護する絶縁体層１０３を覆う。
このとき、第１電圧電極１０８ａの下端部に形成され、第１上面電流電極１０４ｃの電位を測定する電圧検出端子１１０ａは、基板２０Ｃ上の電圧検出用プリントパターン７１ｃに接続され、第２電圧電極１０８ｂの下端部に形成され、第２下面電流電極１０５ａの電位を測定する電圧検出端子１１０ｂは、基板２０Ｂ上の電圧検出用プリントパターン７１ｄに接続される。

第１プリントパターン６１と第２プリントパターン６２は、銅等からなる導体であるから、上記の各実施例で説明したように、電流Ｉを抵抗体層１０２に流したときに生じる磁束を遮ることができる。
そして、絶縁体チップ１０１の上面に配した第２上面電流電極１０５ｃと、第１プリントパターン６１及び第２プリントパターン６２が、抵抗体層１０２の上下面を覆うので、抵抗体層１０２のインダクタンスを小さくすることができる。
ここで、ギャップ６３からは磁束が漏れる。そのため、当該ギャップ６３の幅は狭いほうが良い。また、第１プリントパターン６１と第２プリントパターン６２の幅を多端子電流検出用抵抗器１０Ｐの幅よりも広くすることにより、金属抵抗体１１の側面から漏れる漏れ磁束を小さくすることができる。

本実施例の多端子電流検出用抵抗器１０Ｐによれば、基板２０Ｃに面実装して初めて、抵抗体層１０２をシールドして、インダクタンスを小さくすることができるように構成される。そのため、多端子電流検出用抵抗器１０Ｐの位置決めにおいて、プリントパターン６１，６２の幅方向中心と多端子電流検出用抵抗器１０Ｌの中心を一致させることが好ましい。
一方、多端子電流検出用抵抗器１０Ｐは、金属抵抗体１１を用いていないことから、製造コストを抑えることができ、また、絶縁体チップ１０１のいずれか一方の面に導体が配されているので、表裏の区別をわかりやすくすることができる。

本発明の多端子電流検出用抵抗器の第１７実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｑの概略構成を示す側面図を図３４に示し、平面図を図３５に示す。

第１６実施例の多端子電流検出用抵抗器１０Ｐと、本実施例の多端子電流検出用抵抗器１０Ｑとは、以下の点で相違する。
第１６実施例では、第１電圧電極１０８ａの上端部は、第１上面電流電極１０４ｃの側面に当接され、第２電圧電極１０８ｂは、第２下面電流電極１０５ａに当接されている。そのため、電圧検出端子１１０ａ，１１０ｂは、電極の側面で被測定電圧を測定している。
対して、本実施例では、上面導体１２０の中心近傍に始端を有し、第１電圧電極１０８ａの上端部に終端を有する短冊状の第１プレート１１２ａが上面導体１２０の上面側に電気的に絶縁されて配されている。また、第２下面電流電極１０５ａの中心近傍に始端を有し、第２電圧電極１０８ｂに終端を有する第２プレート１１２ｂが、第２下面電流電極１０５ａの下面側に電気的に絶縁されて配されている。
その他の構成は、第１６実施例と同様であるので説明を省略する。

上記構成を有する多端子電流検出用抵抗器１０Ｑは、基板２０Ｃに、第１６実施例と同様に面実装される。そのため説明は省略する。
本実施例の多端子電流検出用抵抗器１０Ｑによれば、第２実施例で説明した電流検出用抵抗器１０Ａと同様に、第１プレート１１２ａ及び第２プレート１１２ｂを製造工程で後付けすることができる。そのため、正確な位置に第１プレート１１２ａ及び第２プレート１１２ｂを取り付けることが容易にできる。

本発明の多端子電流検出用抵抗器の第１８実施例を、添付した図面にしたがって説明する。多端子電流検出用抵抗器１０Ｓの概略構成を示す側面図を図３６に示し、平面図を図３７に示す。

本実施例の多端子電流検出用抵抗器１０Ｓは、第１６実施例及び第１７実施例と異なり、第３電圧電極１０８ｃが、第２電圧電極１０８ｂの下流側に設けられている。第３電圧電極１０８ｃの上端部は、第１７実施例の第１電圧電極１０８ａと同様に、上面導体１２０の中心近傍に始端を有し、第３電圧電極１０８ｃの上端部に終端を有する第３プレート１１２ｃが設けられている。第３プレート１１２ｃの下面と上面導体１２０の上面は電気的に絶縁されている。
その他の構成は、第１６実施例及び第１７実施例と同様であるので、説明を省略する。

第１電圧電極１０８ａ、第２電圧電極１０８ｂ、第３電圧電極１０８ｃの間隔は、第３実施例で説明したように構成されている。そのため、説明を省略する。
本実施例の多端子電流検出用抵抗器１０Ｓによれば、第３実施例と同様に、第１プレート１１２ａ、第２プレート１１２ｂ、第３プレート１１２ｃの幅を太くして強度を上げることができる。また、第１プレート１１２ａ、第２プレート１１２ｂ、第３プレート１１２ｃの間の距離を広くとることができるので、製造を容易にすることができ、基板２０Ｃのプリントパターンについても余裕を持った設計をすることができる。

上記の各実施例に記載した多端子電流検出用抵抗器１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｉ，１０Ｊ，１０Ｋ，１０Ｌ，１０Ｍ，１０Ｎ，１０Ｐ，１０Ｑ，１０Ｓによれば、金属抵抗体又は抵抗体層を、当該抵抗体と電気的に絶縁され、電極と等電位の導体で覆ったことにより、当該抵抗体をシールドすることができる。したがって、多端子電流検出用抵抗器の外側に漏れてくる漏れ磁束を略全部無くすことができるので、磁束に比例する自己インダクタンスを小さくすることができる。そして、自己インダクタンスを小さくすることができるので、多端子電流検出用抵抗器に大電流を流したとき、自己インダクタンスによる誘導電圧を小さくすることができる。

また、当該多端子電流検出用抵抗器上に電圧検出端子を設けている。ここで、多端子電流検出用抵抗器の外側に磁束が漏れず、自己インダクタンスが小さいので、該電圧検出端子は磁束の影響を受けない。また、自己インダクタンスによる誘導電圧と逆向きの相互インダクタンスによる誘導電圧を電圧検出端子間に印加して、自己インダクタンスによる誘導電圧を無効化するようにした。自己誘導電圧を無効化することにより、被測定電圧から自己誘導電圧に係る誤差を除くことができ、測定精度の高い多端子電流検出用抵抗器を得ることができる。

さらに、第１実施例或いは第２実施例等に示したように、電流が流される一対の電極と被測定電圧を測定する一対の電圧検出端子とから構成される４端子型の多端子電流検出用抵抗器によれば、電圧検出端子間の距離が、導体と抵抗体とのインダクタンスに係る結合率αによって定まる数式４を満たしていれば、当該電圧検出端子を導体表面の任意の位置に設けることができる。そのため、回路や、プリントパターンに合せて、電圧検出端子の位置を自由に変更することができる。

一方、第３実施例等に示したように、電流が流される一対の電極と、被測定電圧を測定する３本の電圧検出端子とから構成される５端子型の多端子電流検出用抵抗器によれば、各端子の位置と結合率αから定まる抵抗値に、増幅回路の抵抗値を合わせることにより、電圧検出端子間の距離に関わらず、電圧検出端子を配置することができる。そのため、各電圧検出端子間を十分に広く空けることができるので、多端子電流検出用抵抗器を小型化することができる。

上記の本実施例による多端子電流検出用抵抗器によれば、従来のホール素子型電流センサに比べて遥かに小型、低価格の電流センサを提供することができる。
また、時間的に電流が変化している場合の電流値を正確に検出することができる。そのため、従来、被検出電流の立ち上がり部分と立ち下り部分の過渡応答時に数十倍の電圧値の測定誤差が含まれるため、被検出電流の定常応答時にのみ制御を行っていた制御装置も、被検出電流の立ち上がりから遅れることなく制御することができる。したがって、例えば、モータ等をデジタル制御するために利用されている、クロック周波数がＧＨｚ単位で高速変化するパルス電流のさらなる高速化を図り、高度な瞬時制御を行うことができる。
ここで、近年、パワーエレクトロニクス分野の応用として、高度なモジュールが作られている。当該モジュールには、ハイブリッド自動車、電気自動車等のドライブユニットや、コンバータ、整流器、インバータ等の半導体素子と併せて、制御回路が組み込まれ、小型軽量化が図られている。
本実施例の多端子電流検出用抵抗器から構成される電流センサは、上記モジュール内の制御回路に実装される。このとき、当該電流センサは、検出部である多端子電流検出用抵抗器がシールドされていることから、インダクタンスによるノイズの影響を防ぐことができる。また、上記のドライブユニット等からの漏れ磁束の影響も防ぐことができる。
したがって、本実施例の多端子電流検出用抵抗器は、高度の制御を可能にし、パワーエレクトロニクス分野の飛躍的発展と大きな技術的貢献をもたらすものである。

第１実施例に係る電流検出用抵抗器の概略構成を示す底面図である。第１実施例に係る電流検出用抵抗器の概略構成を示す正面図である。第１実施例に係る電流検出用抵抗器の作用を説明する説明図である。第１実施例に係る電流検出用抵抗器の作用を説明する説明図である。第１実施例に係る電流検出用抵抗器の作用を説明する説明図である第２実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第２実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第３実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第３実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第３実施例に係る電流検出用抵抗きの作用を説明する説明図である。第４実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第４実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第５実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第５実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第６実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第６実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第７実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第７実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第８実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第８実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第９実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第９実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第１０実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１１実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１２実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１３実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１３実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第１４実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１４実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第１５実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１５実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第１６実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１６実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第１７実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１７実施例に係る電流検出用抵抗器の概略構成を示す平面図である。第１８実施例に係る電流検出用抵抗器の概略構成を示す側面図である。第１８実施例に係る電流検出用抵抗器の概略構成を示す平面図である。

符号の説明

１０，１０Ａ，１０Ｂ，１０Ｃ…電流検出用抵抗器、１１…金属抵抗体、１１ａ…抵抗本体、
１２ａ…前面電極層、１２ｂ…後面電極層、１３ａ…前面絶縁体層、１３ｂ…後面絶縁体層、１４ａ…前面導体、１４ｂ…後面導体、１５ａ，１５ｂ…脚部、１６ａ，１６ｂ…係止突片、１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ…電圧検出端子、
２０，２０Ａ…基板、２１，６１…第１プリントパターン、２２，６２…第２プリントパターン、２３，６３…ギャップ、２５ａ，２５ｂ…脚部用貫通孔、２６ａ，２６ｂ…電圧検出端子用貫通孔、
７１ａ，７１ｂ…電圧検出プリントパターン、
４０…増幅回路、４１ａ，４１ｂ…入力端子、４２…ＯＰアンプ、４３ａ，４３ｂ…入力抵抗器、４４…帰還抵抗器、４５…接地抵抗器、４６…出力端子、
５２ａ…上面電極層、５２ｂ…下面電極層、５３ａ…上面絶縁体層、５３ｂ…第１下面絶縁体層、５３ｃ…側面絶縁体層、５３ｄ…第２下面絶縁体層、５４ａ…上面導体、５４ｂ…下面導体、５５，８０…露出部、５６…スペーサー、５７ａ，５７ｂ，５７ｃ，５７ｄ，５７ｅ…電圧検出端子、
７５…ハンダ、７６…ハンダフィレット
１０１…絶縁体チップ、１０２…抵抗体層、１０４ａ…第１下面電流電極、１０４ｂ…第１側面電流電極、１０４ｃ…第１上面電流電極、１０５ａ…第２下面電流電極、１０５ｂ…第２側面電流電極、１０５ｃ…第２上面電流電極、１０６…絶縁体層、１０７…スリット、１０８ａ…第１電圧電極、１０８ｂ…第２電圧電極、１０８ｃ…第３電圧電極、１１０ａ，１１０ｂ，１１０ｃ…電圧検出端子、１１２ａ…第１プレート、１１２ｂ…第２プレート、１１２ｃ…第３プレート、１２０…上面導体。

Claims

抵抗体層と、該抵抗体層の一端の表側に積層した表面電極層と、前記抵抗体層の他端の裏側に積層した裏面電極層とからなる電流検出用抵抗器であって、
前記抵抗体層の表側の非表面電極層部分に表面絶縁体層を積層して、該表面絶縁体層と前記表面電極層を表面導体層で覆い、
該表面導体層に表面電圧検出端子を設け、
前記抵抗体層の裏側の非裏面電極層部分に裏面絶縁体層を積層して、該裏面絶縁体層と前記裏面電極層を裏面導体層で覆い、
該裏面導体層に裏面電圧検出端子を設けたことを特徴とする多端子電流検出用抵抗器。
前記表面電圧検出端子の始端を前記表面導体層の中央部近傍に設け、
前記裏面電圧検出端子の始端を前記裏面導体層の中央部近傍に設けたことを特徴とする請求項１に記載の多端子電流検出用抵抗器。
前記表面電圧検出端子を、電流経路に沿って上流側に位置する第１表面電圧検出端子と、下流側に位置する第２表面電圧検出端子とから構成し、
前記第１表面電圧検出端子と前記第２表面電圧検出端子との間に、前記裏面電圧検出端子を配設したことを特徴とする請求項１若しくは請求項２に記載の多端子電流検出用抵抗器。
平板状の金属抵抗体と、
該金属抵抗体の一端の前面側に形成した前面電極層と、前記金属抵抗体の他端の後面側に形成した後面電極層とからなる電流検出用抵抗器であって、
前記金属抵抗体前面の非前面電極層部分に前面絶縁体層を積層して、該前面絶縁体層と前記前面電極層を平板状の前面導体で覆い、
該前面導体下端に、基板に形成された貫通孔に挿通される前面側脚部を突出形成し、
前記前面導体に前面電圧検出端子を設け、
前記金属抵抗体後面の非後面電極層部分に後面絶縁体層を積層して、該後面絶縁体層と前記後面電極層を平板状の後面導体で覆い、
該後面導体下端に、基板に形成された貫通孔に挿通される後面側脚部を突出形成し、
前記後面導体に後面電圧検出端子を設け、
前記前面側脚部と後面側脚部との間に、前記前面電圧検出端子と前記後面電圧検出端子を配設したことを特徴とする電流検出用抵抗器。
前記前面電圧検出端子の始端を前記前面導体の中央部近傍に設け、
前記後面電圧検出端子の始端を前記後面導体の中央部近傍に設けたことを特徴とする請求項４に記載の多端子電流検出用抵抗器。
前記前面電圧検出端子を、電流経路に沿って上流側に位置する第１前面電圧検出端子と、下流側に位置する第２前面電圧検出端子とから構成し、
前記第１前面電圧検出端子と前記第２前面電圧検出端子の間に、前記後面電圧検出端子を配設したことを特徴とする請求項４若しくは請求項５に記載の多端子電流検出用抵抗器。
平板状の金属抵抗体と、
該金属抵抗体の一端の上面側に形成した上面電極層と、前記金属抵抗体の他端の下面側に形成した下面電極層とからなる電流検出用抵抗器であって、
前記金属抵抗体上面の非上面電極層部分に上面絶縁体層を積層して、前記上面電極層と前記上面絶縁体層を平板状の上面導体で覆い、
該上面導体に上面電圧検出端子を設け、
前記金属抵抗体下面の非下面電極層部分の前記下面電極層と隣り合う位置に、第１下面絶縁体層を積層して、前記下面電極層と前記第１下面絶縁体層を平板状の下面導体で覆い、
該下面導体に下面電圧検出端子を設け、
前記第１下面絶縁体層と隣り合う位置で前記金属抵抗体の反上面電極層側面に、平板状の導体からなるスペーサーを配設して、
前記下面導体と前記スペーサーとの間へ、前記第１下面絶縁体層に連続する側面絶縁体層を形成し、
前記下面導体の反第１下面絶縁体層側面へ、前記側面絶縁体層に連続する第２下面絶縁体層を形成し、該第２下面絶縁体層と隣り合う位置で前記下面導体の反下面電極層側面に、露出部を設けたことを特徴とする多端子電流検出用抵抗器。
前記上面電圧検出端子の始端を前記上面導体の中央部近傍に設け、
前記下面電圧検出端子の始端を前記下面導体の中央部近傍に設けたことを特徴とする請求項７に記載の多端子電流検出用抵抗器。
平板状の金属抵抗体と、
該金属抵抗体の一端の上面側に形成した上面電極層と、
前記金属抵抗体の他端の下面側に形成した下面電極層とからなる電流検出用抵抗器であって、
前記金属抵抗体上面の非上面電極層部分に上面絶縁体層を積層し、
該上面絶縁体層と前記上面電極層を平板状の上面導体で覆い、
前記金属抵抗体の電流経路に対して、当該上面導体の最上流側の端部近傍に上面電圧検出端子を設け、
前記金属抵抗体下面の非下面電極層部分の前記下面電極層と隣り合う位置に、下面絶縁体層を積層し、
該下面絶縁体層と隣り合う位置で前記金属抵抗体の反上面電極層側面に、露出部を設け、
前記金属抵抗体の電流経路に対して、前記上面電圧検出端子よりも下流側に、前記下面電極層と前記下面絶縁体層の境界付近の前記金属抵抗体側面に下面電圧検出端子を突出形成したことを特徴とする電流検出用抵抗器。
前記上面電圧検出端子の始端を、前記上面導体の反下面電極層側面で、電流経路に対して直角な前記上面導体の幅方向の中間部近傍に設け、
前記下面電圧検出端子の始端を、前記下面電極層と前記下面絶縁体層の境界付近で、電流経路に対して直角な前記金属抵抗体の幅方向の中間部近傍に設けたことを特徴とする請求項９に記載の多端子電流検出用抵抗器。
前記上面電圧検出端子を、電流経路に沿って上流側に位置する第１上面電圧検出端子と、下流側に位置する第２上面電圧検出端子とから構成し、
前記第１上面電圧検出端子と前記第２上面電圧検出端子との間に、前記下面電圧検出端子を配設したことを特徴とする請求項７乃至請求項１０のいずれかに記載の多端子電流検出用抵抗器。
平板状の金属抵抗体と、
該金属抵抗体上面の一端に形成した第１上面電極層と、前記金属抵抗体上面の他端に形成した第２上面電極層とからなる電流検出用抵抗器であって、
前記第１上面電極層と前記第２上面電極層との間の領域に第１上面絶縁体層を積層して、前記第１上面電極層と前記第１上面絶縁体層を平板状の第１上面導体で覆い、
該第１上面導体に第１上面電圧検出端子を設け、
前記第１上面導体の第２上面電極層側に、前記第１上面絶縁体層に連続して側面絶縁体層を形成し、
前記第１上面導体の上面側面に、前記側面絶縁体層に連続して第２上面絶縁体層を積層して、該第２上面絶縁体層を平板状の第２上面導体で覆い、
該第２上面導体に第２上面電圧検出端子を設け、
前記第２上面導体の他端下面側に平板状の導体からなるスペーサーを配設して、前記第２上面導体と前記第２上面電極層とを接続したことを特徴とする多端子電流検出用抵抗器。
前記第１上面電圧検出端子の始端を前記第１上面導体の中央部近傍に設け、
前記第２上面電圧検出端子の始端を前記第２上面導体の中央部近傍に設けたことを特徴とする請求項１２に記載の多端子電流検出用抵抗器。
前記第２上面電圧検出端子を、電流経路に沿って上流側に位置する上流側第２上面電圧検出端子と、下流側に位置する下流側第２上面電圧検出端子とから構成し、
前記上流側第２上面電圧検出端子と前記下流側第２上面電圧検出端子の間に、前記第１上面電圧検出端子を配設したことを特徴とする請求項１２若しくは請求項１３に記載の多端子電流検出用抵抗器。
平板状の絶縁体チップと、該絶縁体チップの下面側の中央部分に積層された抵抗体層と、
該抵抗体層を挟んで対向する第１下面電流電極及び第２下面電流電極とからなる電流検出用抵抗器であって、
前記絶縁体チップの電流経路に沿った長さ方向の一側面を所定形状に切り欠いて、一対の電圧電極を設け、
前記抵抗体層に絶縁体層を積層し、
前記第１下面電流電極に連続して前記絶縁体チップの一側面を覆う第１側面電流電極を形成し、
該第１側面電流電極に連続して前記絶縁体チップの上面の一端角部から上側面の略全面を覆う第１上面電流電極を形成し、該第１上面電流電極を平板状の上面導体で覆い、
前記電圧電極のうち、電流経路に沿って上流側に位置する第１電圧電極の上端部を前記第１上面電流電極の側面に当接させると共に、該第１電圧電極の下端部に、第1電圧検出端子を形成し、
前記第２下面電流電極に連続して前記絶縁体チップの他側面を覆う第２側面電流電極を形成し、
該第２側面電流電極に連続して前記絶縁体チップの上面の他端角部を覆うと共に、前記第１上面電流電極とスリットを挟んで対向する第２上面電流電極を形成し、
前記電圧電極のうち、下流側に位置する第２電圧電極を前記第２下面電流電極と前記抵抗体層との境界近傍に当接させる共に、該第２電圧電極の下端部に、第２電圧検出端子を形成したことを特徴とする多端子電流検出用抵抗器。
平板状の絶縁体チップと、該絶縁体チップの下面側の中央部分に積層された抵抗体層と、
該抵抗体層を挟んで対向する第１下面電流電極及び第２下面電流電極とからなる電流検出用抵抗器であって、
電流経路に沿った長さ方向の前記絶縁体チップの一側面中間を所定形状に切り欠いて、一対の電圧電極を設け、
前記抵抗体層に絶縁体層を積層し、
前記第１下面電流電極に連続して前記絶縁体チップの一側面を覆う第１側面電流電極を形成し、
該第１側面電流電極に連続して前記絶縁体チップの上面の一端角部から上面の略全面を覆う第１上面電流電極を形成し、該第１上面電流電極を平板状の上面導体で覆い、
前記電圧電極のうち、電流経路に沿って上流側に位置する第１電圧電極の上端部を前記第１上面電流電極の側面に当接させると共に、該第１電圧電極の下端部に第1電圧検出端子を形成し、
前記第２下面電流電極に連続して前記絶縁体チップの他側面を覆う第２側面電流電極を形成し、
該第２側面電流電極に連続して前記絶縁体チップの上面の他端角部から上面の略全面を覆うと共に、前記第１上面電流電極の下面側に上面絶縁体層を挟んで配される第２上面電流電極を形成し、
前記電圧電極のうち、下流側に位置する第２電圧電極を前記第２下面電流電極の側面に当接させると共に、該第２電圧電極の下端部に第２電圧検出端子を形成したことを特徴とする多端子電流検出用抵抗器。
電流経路に沿って前記第２電圧電極よりも下流側に前記絶縁体チップの側面を所定形状に切り欠いて形成した第３電圧電極を設け、
該第３電圧電極の上端部を前記第１上面電流電極に当接させると共に、該第３電圧電極の下端部に第３電圧検出端子を形成したことを特徴とする請求項１５若しくは請求項１６に記載の多端子電流検出用抵抗器。
前記電圧検出端子或いは前記電圧検出補助端子からなる電圧検出経路は、前記抵抗体層或いは前記金属抵抗体からなる電流経路に対して直角を成していることを特徴とする請求項１乃至請求項１７のいずれかに記載の多端子電流検出用抵抗器。