JP5693879B2 - Ｉｃチップの基板が薄くなった箇所を検出する装置 - Google Patents
Ｉｃチップの基板が薄くなった箇所を検出する装置 Download PDFInfo
- Publication number
- JP5693879B2 JP5693879B2 JP2010134365A JP2010134365A JP5693879B2 JP 5693879 B2 JP5693879 B2 JP 5693879B2 JP 2010134365 A JP2010134365 A JP 2010134365A JP 2010134365 A JP2010134365 A JP 2010134365A JP 5693879 B2 JP5693879 B2 JP 5693879B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- resistors
- bridge
- thinned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 90
- 239000010410 layer Substances 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011016 integrity testing Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
- G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、レーザ攻撃に対するＩＣチップの保護に関する。特に、本発明は、レーザ攻撃を実行する前に実行する、チップの基板が薄くなった箇所を検出することを目的とする。
図１は、図示されていない電子部品が形成された活性層５を上面に有する半導体支持基板３を備えるＩＣチップ１の簡素化された断面図である。基板３は、積層された複数の絶縁層７により覆われている。伝導性を有する接続層９が、絶縁層の間に配置されている。一般に、複数の接続層が存在する。例えば、図示されている例では、Ｍ１からＭ３の三つの接続層が存在する。図示されていない伝導バイアスは、各接続層と、チップの入出力チップ端子１１と、活性領域５の部品とを接続するために各絶縁層を横切っており、これにより、回路の接続がなされている。
セキュアな装置、例えば支払カードでは、活動領域５のいくつかの領域は、データの処理、及び／又は、暗号鍵等の重要なデータを記憶することができる。そのような装置は、保護された機密データを取得することを目的として不正に操作される可能性がある。
公知の攻撃の中では、いわゆる「欠点攻撃」は、故意にチップの動作を妨害するステップと、動作の妨害による効果を分析するステップとを備える。攻撃者は、出力信号等のデータに対する妨害、電力消費量、又は応答時間の影響に特に興味を持っている。攻撃者は、それから、統計的考察等により、アルゴリズムが使用した重要なデータや暗号鍵を推定する。故意にチップの回路に欠点をもたらすために、攻撃方法は、チップの領域をレーザ光線により攻撃するステップを備える。それにより、あるメモリセルに欠点を与え、及び／又は、ある部品の動作を変更することができる。レーザ攻撃では、チップは電力が供給されることに注意するべきである。
図２は、レーザ攻撃を行うのに必須の基板３を薄くする第１ステップを示す、図１のチップ１の簡素化された断面図である。活性領域５の部品にレーザ光線を照射するために、攻撃者は、支持基板３の厚さの一部を取り除く必要がある。例えば、１８０μｍの厚さを有する基板により形成されているチップを、レーザ攻撃の前に１５０μｍのオーダの厚さまで薄くする。
改竄に対する保護を保証するために、保護回路と結合された攻撃検出装置は、一般に、セキュアなチップに設けられる。攻撃が検出されたとき、保護回路は、重要なデータの保護、退避、又は破壊を実行する。例えば、攻撃が検出されたとき、攻撃者が妨害に対するチップ応答を検出することができる時間を短縮するために、チップの電力供給が中断されるか又はリセットされる。
攻撃検出解決方法は論理的である。例えば、解決方法は、データが外部から変更されないように保全テストを計算に定期的に導入するステップを備える。そのような解決方法は、追加の計算ステップを導入するので、チップ応答回数が増加するという問題がある。また、保全テストは、攻撃者によって引き起こされた全ての妨害を検出することはできない。そのため、後者は、攻撃者に重要なデータを取得する時間的余裕を与えることになる。
他のいわゆる物理的な攻撃検出手段は、不審な動作を検出することができる、温度変化、紫外線、又はＸ線に敏感なセンサを特に備える。そのような解決手段は完全には信頼することができない。実際、攻撃者には、攻撃が検出される前に、重要なデータを取得することができる時間的余裕がある。更に、そのような解決手段は、高価であって、実装することが難しい。
したがって、本発明の一つの目的は、従来の解決手段の問題の少なくともいくつかを解決する、レーザ攻撃を検出する装置を提供することである。
本発明の一つの目的は、攻撃者がレーザ妨害に対するチップ応答を分析する前に、攻撃を検出することができる装置を提供することである。
本発明の一つの目的は、レーザ攻撃が実行される前にチップ支持基板が薄くなった箇所を検出することである。
本発明の一つの目的は、通常の生産方法で実装することが容易な、安価の解決手段を提供することである。
本発明の一つの実施の形態は、基板の活性領域に、ホイートストン・ブリッジとして接続された、棒形状の分散された複数の抵抗を備え、前記ブリッジの第１の対向する抵抗の組は、第１の方向に向いており、前記ブリッジの第２の対向する抵抗の組は、第２の方向に向いており、前記第１及び前記第２の方向は、前記基板が薄くなった箇所が前記ブリッジの不均衡値を変化させる方向である、ＩＣチップの基板が薄くなった箇所を検出する装置を提供する。
本発明の一つの実施の形態では、前記基板の主表面は、前記基板の結晶構造の面［００１］である。
本発明の一つの実施の形態では、前記分散された複数の抵抗は、第１の伝導型の基板領域に形成されており、前記第１及び前記第２の方向は、前記基板の結晶構造の方向（１００）及び方向（１１０）のそれぞれに対応している。
本発明の一つの実施の形態では、前記第１の対向する抵抗の組は、第１の伝導型の基板領域に形成されており、前記第２の対向する抵抗の組は、第２の伝導型の基板領域に形成されており、前記第１及び前記第２の方向は、前記基板の結晶構造の方向（１００）及び方向（１１０）のそれぞれに対応している。
本発明の一つの実施の形態では、前記第１の対向する抵抗の組は、第１の伝導型の基板領域に形成されており、前記第２の対向する抵抗の組は、第２の伝導型の基板領域に形成されており、前記第１及び前記第２の方向は、前記基板の結晶構造の方向（１１０）に平行である。
本発明の一つの実施の形態では、前記分散された複数の抵抗は、Ｐ型の基板領域に形成されており、前記第１及び前記第２の方向は、前記基板の結晶構造の方向（１００）及び方向（１１０）のそれぞれに対応しており、前記第２の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている。
本発明の一つの実施の形態は、前記分散された複数の抵抗は、Ｎ型の基板領域に形成されており、前記第１及び前記第２の方向は、前記基板の結晶構造の方向（１００）及び方向（１１０）のそれぞれに対応しており、前記第１の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている。
本発明の他の実施の形態では、ＩＣチップの基板が薄くなった箇所を検出する上記の装置のいずれかを少なくとも一つ備えるとともに、前記装置の不均衡を測定する手段を備える、ＩＣチップの基板が薄くなった箇所を検出する回路を提供する。
本発明の一つの実施の形態では、少なくとも一つの比較器が、前記比較器の出力値に基づく前記検出回路の出力状態である前記少なくとも一つの装置の不均衡値と、閾値とを比較する。
本発明の上記の目的、特徴、及び効果を、以下の、本発明を限定しない特定の実施の形態において添付図面を参照して詳細に説明する。
明瞭さのために、同じ要素は異なった図面において同じ参照番号により示されており、また、通常の通り、集積回路の表示では、各断面図及び平面図は正しい縮尺で示されていない。
図３は、例えば同じ抵抗値Ｒを有する四つの抵抗により形成されたホイートストン・ブリッジの回路図である。第１の電圧ＶINが、点Ａと点Ｂとの間のブリッジの第１の対角線に供給される。不均衡電圧ＶOUTが、点Ｃと点Ｄとの間のブリッジの第２の対角線に現れる。
通常、ホイートストン・ブリッジはつり合っていて、出力電圧ＶOUTは、値ＶIN及び生じ得る温度差から独立しており、例えば約０Ｖである。
図４Ａは、分散された抵抗の具体例を模式的に示す平面図である。図４Ｂ及び図４Ｃは、図４ＡのＢ−Ｂ線及びＣ−Ｃ線での断面図である。Ｎ型ドープ領域２１は、軽度にドープされたＰ型半導体基板の領域２３の上部に形成されている。平面図では、領域２１は、長方形の棒の形状を有している。酸化物領域２５は、抵抗の境界を特定するために領域２１の外縁に配置されている。伝導パッド２７は、抵抗領域２１の端部に接触するように配置されている。上記の全ての伝導型は逆であってもよい。
半導体基板、典型的にはシリコンにより形成された半導体基板は、ピエゾ抵抗特性を有している。すなわち、その伝導率は、それが受ける機械的圧力にしたがって変化する。レーザ攻撃に先行して薄くなった基板は、チップの活性層において及ぼされる圧力を変化させる。したがって、基板が薄くなると、抵抗値が変化する。そのため、厚さの変化を検出するために、抵抗の変化を検出する。
図５は、チップ基板が薄くなった箇所を検出する装置の具体例の簡素化された平面図である。この装置は、チップの活性領域に形成されており、同じ抵抗値Ｒを有する四つの抵抗３１，３３，３５，３７により形成されたホイートストン・ブリッジを備える。抵抗３１，３３，３５，３７は、図４Ａから図４Ｃに示すように、Ｐ型半導体基板に形成された分散された抵抗である。ここでは、基板として、結晶面［００１］に主表面を持つ、すなわち、結晶方向（００１）と直交する面を持つ単結晶シリコン基板を想定する。対向する抵抗３１及び３３は、互いに平行であって、ミラー指数の方向（１００）に向いている。対向する抵抗３５及び３７は、互いに平行であって、方向（１１０）に向いている。このように、抵抗３１，３３，３５，３７は、面［００１］において、４５°の角度を形成する方向（１００）及び方向（１１０）に配置されている。
基板がレーザ攻撃の準備のために薄くされた場合、活性領域の圧力変化は、異なった方向に向いている抵抗に異なって影響する。方向（１００）に向いている抵抗３１及び３３は、実質的に変化しない。しかしながら、方向（１１０）に向いている抵抗３５及び３７は、大きく変化する。したがって、基板の薄くなった箇所は、ブリッジの不均衡値を変化させる。例えば、１８０μｍの基板から１５０μｍが取り除かれた場合、ブリッジの出力電圧ＶOUTは、要因４により（例えば、２０ｍＶから８０ｍＶに）変化する。
四つの抵抗が同じ方向に向いている場合、基板の圧力変化は、基板の薄くなった箇所において実質的に全ての抵抗に同じように影響する。そのため、ホイートストン・ブリッジの不均衡値は、変化しない。
抵抗が、面［００１］に主表面を持つＮ型半導体基板に形成されている場合、方向（１１０）に向いている抵抗は、基板の薄くなった箇所において実質的に変化しない。しかしながら、方向（１００）に向いている抵抗は、大きく変化する。したがって、ブリッジの不均衡値は、基板の薄くなった箇所に対して敏感である。
また、本発明の少なくとも一つの具体例は、図示されていない、ホイートストン・ブリッジの不均衡値を測定する手段を備える。その具体例では、測定手段は、出力電圧ＶOUTと、例えば５０ｍＶといった正の閾値及び例えば５０ｍＶといった負の閾値のそれぞれとを比較する比較器を備える。ブリッジの不均衡値が閾値を超える場合、検出回路の基板の薄くなった箇所の出力は変化する。その結果、例えば、チップ動作が停止する。チップに電力が供給されている場合、例えば、定期的に、チップの動作開始時に、又は連続して、不均衡電圧を測定してもよい。
図６は、チップ基板の薄くなった箇所を測定する装置の変形例の簡素化された平面図である。この装置は、チップの活性領域に形成されており、同じ抵抗値Ｒを有する四つの抵抗４１，４３，４５，４７により形成されたホイートストン・ブリッジを備える。抵抗４１，４３，４５，４７は、分散された抵抗であって、図４Ａから図４Ｃに示すように、面［００１］に主表面を持つ基板に形成されている。対向する抵抗４１及び４３は、基板の軽度にドープされたＮ型領域に形成されている。抵抗４１及び４３は、ミラー指数の方向（１００）に向いている。対向する抵抗４５及び４７は、軽度にドープされたＰ型基板領域に形成されている。抵抗４５及び４７は、方向（０１０）に向いている。
基板がレーザ攻撃の準備のために薄くされた場合、方向（１００）に向いている抵抗４１及び４３は、大きく変化する。しかしながら、方向（０１０）に向いている抵抗４５及び４７は、実質的に変化しない。したがって、基板の薄くなった箇所は、ブリッジの不均衡値を変化させる。
図７は、チップ基板の薄くなった箇所を検出する装置の変形例の簡素化された平面図である。この装置は、チップの活性領域に形成されており、同じ抵抗値Ｒを有する四つの抵抗５１，５３，５５，５７により形成されたホイートストン・ブリッジを備える。抵抗５１，５３，５５，５７は、図４Ａから図４Ｃに示すように、面［００１］に主表面を持つ基板に形成された分散された抵抗である。対向する抵抗５１及び５３は、軽度にドープされたＮ型基板領域に形成されている。対向する抵抗５５及び５７は、軽度にドープされたＰ型基板領域に形成されている。抵抗５１，５３，５５，及び５７は、方向（０１０）に向いている。
基板がレーザ攻撃の準備のために薄くされた場合、抵抗５１及び５３は、大きく変化する。しかしながら、抵抗５５及び５７は、実質的に変化しない。したがって、基板の薄くなった箇所は、ブリッジの不均衡値を変化させる。
もちろん、本発明は、図５から図７に示す構成に限定されない。当業者は、ホイートストン・ブリッジの抵抗の構成を変形することにより所望の動作を実行させる能力を有する。しかしながら、良い検出性能を得るために、ブリッジは、基板が薄くなったことにより発生する圧力変化に対して敏感であるべきである。一般に、ブリッジの第１の対向する抵抗の組は、基板が薄くなったことにより引き起こされる圧力変化に対して特に敏感であるべきである。しかしながら、基板が薄くなっても、ブリッジの第２の対向する抵抗の組は、実質的に変化しない。本発明者は、上述した構成が［００１］シリコン基板について最適の検出性能を示すと考える。もちろん、基板の主表面が面［００１］でなければ、薄くなったことにより生じる圧力に応じて最大の可変性を示す他の方法が選択される。
図８Ａは、チップの活性層に形成された分散された抵抗の具体例を模式的に示す平面図である。図８Ｂ及び図８Ｃは、図８のＢ−Ｂ線及びＣ−Ｃ線での抵抗の断面図である。図８Ａから図８Ｃの抵抗は、図４Ａから図４Ｃの抵抗と同様である。それは、更に、絶縁領域２５の表面にポリシリコン層６１を備える。層６１は、集積回路の他の位置においてＭＯＳトランジスタの絶縁されたゲートを形成している、絶縁されたポリシリコン層の一部の絶縁領域２５を保護する。更に、窒化物の保護層６３が、伝導パッド２７以外の全部の抵抗を覆ってもよい。
図９は、チップ基板の薄くなった箇所を検出する装置の簡素化された平面図である。この装置は、同じ抵抗値Ｒを有し、面［００１］に主表面を持つＰ型半導体基板に形成された四つの抵抗７１，７３，７５，７７により形成されたホイートストン・ブリッジを備える。対向する抵抗７１及び７３は、図４Ａから図４Ｃを用いて説明したように形成された分散された抵抗である。対向する抵抗７５及び７７は、図８Ａから図８Ｃを用いて関係を説明したように形成された、ポリシリコンにより覆われたそれらの絶縁領域を持つ分散している抵抗である。抵抗７１及び７３は、方向（１００）に向いており、抵抗７５及び７７は、方向（１１０）に向いている。
そのような装置は、図５を用いて説明した装置に関し、基板の薄くなった箇所の検出性能を改善している。実際、抵抗７５及び７７のポリシリコン及び窒化物の層は、活性領域におけるそれらの抵抗の圧力変化に対する感度を増幅している。
薄くなった箇所の検出素子としてホイートストン・ブリッジを用いる利点は、不均衡値ＶOUTが回路温度から独立している点である。実際、抵抗値は温度とともに変化するが、ドリフトは、少なくとも全ての抵抗が同じドープ型である場合、同じブリッジの全ての抵抗について同じである。したがって、つり合うことに変わりはない。
本発明の実施の形態は、通常の生産方法と互換性があって、生産ステップの追加を必要としない課題解決手段を提供することができる効果を奏する。
本発明の特定の実施の形態を説明したが、様々の変更及び修正は、当業者にとって自明である。特に、上記では、一つのホイートストン・ブリッジとこのブリッジの不均衡を測定する手段とを備える、チップの基板が薄くなった箇所を検出する回路について言及した。当業者は、複数のホイートストン・ブリッジを備える検出回路を生産する能力を有している。また、当業者は、ホイートストン・ブリッジの抵抗が形成されている半導体基板の伝導型がいずれであっても所望の動作を実行させる能力を有している。また、本発明は、上記のブリッジの不均衡検出手段に限定されない。当業者は、用いるホイートストン・ブリッジの不均衡測定手段がどのようなものであっても所望の動作を実行させる能力を有している。更に、上記では、同じ抵抗値を有する四つの抵抗により形成されたホイートストン・ブリッジについて言及した。当業者は、同じ抵抗値を有していない抵抗により形成された通常の平衡ホイートストン・ブリッジを用いることによって所望の動作を実行させる能力を有している。
１ ＩＣチップ
３ 支持基板
５ 活性層
７ 絶縁層
９ 接続層
１１ 入出力チップ端子
Ｍ１〜Ｍ３ 接続層
２１ 抵抗領域
２３ 軽度にドープされたＰ型半導体基板の領域
２５ 絶縁領域
２７ 伝導パッド
３１，３３，３５，３７ 抵抗
４１，４３，４５，４７ 抵抗
５１，５３，５５，５７ 抵抗
６１ ポリシリコン層
６３ 窒化物層
７１，７３，７５，７７ 抵抗
３ 支持基板
５ 活性層
７ 絶縁層
９ 接続層
１１ 入出力チップ端子
Ｍ１〜Ｍ３ 接続層
２１ 抵抗領域
２３ 軽度にドープされたＰ型半導体基板の領域
２５ 絶縁領域
２７ 伝導パッド
３１，３３，３５，３７ 抵抗
４１，４３，４５，４７ 抵抗
５１，５３，５５，５７ 抵抗
６１ ポリシリコン層
６３ 窒化物層
７１，７３，７５，７７ 抵抗
Claims (4)
- 基板の活性領域に、ホイートストン・ブリッジとして接続された、棒形状の分散された複数の抵抗を備え、
前記ブリッジの第１の対向する抵抗の組は、第１の方向に向いており、
前記ブリッジの第２の対向する抵抗の組は、第２の方向に向いており、
前記第１及び前記第２の方向は、前記基板が薄くなった箇所が前記ブリッジの不均衡値を変化させる方向であり、
前記基板の主表面は、前記基板の結晶構造の面［００１］であり、
前記分散された複数の抵抗は、Ｐ型の基板領域に形成されており、
前記第１及び前記第２の方向は、前記基板の結晶構造の方向（１００）及び方向（１１０）のそれぞれに対応しており、
前記第２の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている
ＩＣチップの基板が薄くなった箇所を検出する装置。 - 基板の活性領域に、ホイートストン・ブリッジとして接続された、棒形状の分散された複数の抵抗を備え、
前記ブリッジの第１の対向する抵抗の組は、第１の方向に向いており、
前記ブリッジの第２の対向する抵抗の組は、第２の方向に向いており、
前記第１及び前記第２の方向は、前記基板が薄くなった箇所が前記ブリッジの不均衡値を変化させる方向であり、
前記基板の主表面は、前記基板の結晶構造の面［００１］であり、
前記分散された複数の抵抗は、Ｎ型の基板領域に形成されており、
前記第１及び前記第２の方向は、前記基板の結晶構造の方向（１００）及び方向（１１０）のそれぞれに対応しており、
前記第１の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている
ＩＣチップの基板が薄くなった箇所を検出する装置。 - 請求項１または２に記載のＩＣチップの基板が薄くなった箇所を検出する装置を少なくとも一つ備えるとともに、
前記少なくとも一つの装置の不均衡を測定する手段を備える
ＩＣチップの基板が薄くなった箇所を検出する回路。 - 少なくとも一つの比較器が、前記少なくとも一つの比較器の出力値に基づく前記検出回路の出力状態である前記少なくとも一つの装置の不均衡値と、閾値とを比較する
請求項３に記載のＩＣチップの基板が薄くなった箇所を検出する回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0953968 | 2009-06-15 | ||
| FR0953968A FR2946775A1 (fr) | 2009-06-15 | 2009-06-15 | Dispositif de detection d'amincissement du substrat d'une puce de circuit integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010287894A JP2010287894A (ja) | 2010-12-24 |
| JP5693879B2 true JP5693879B2 (ja) | 2015-04-01 |
Family
ID=41510993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010134365A Active JP5693879B2 (ja) | 2009-06-15 | 2010-06-11 | Ｉｃチップの基板が薄くなった箇所を検出する装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8618821B2 (ja) |
| EP (1) | EP2267772B1 (ja) |
| JP (1) | JP5693879B2 (ja) |
| CN (1) | CN101924097B (ja) |
| FR (1) | FR2946775A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2950969B1 (fr) * | 2009-10-02 | 2011-12-09 | St Microelectronics Rousset | Dispositif de detection de variations de temperature dans une puce |
| CH704694A1 (de) * | 2011-03-25 | 2012-09-28 | Melexis Tessenderlo Nv | Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und stresskompensierter Hallsensor. |
| FR2980303A1 (fr) * | 2011-09-19 | 2013-03-22 | St Microelectronics Rousset | Detection d'une attaque laser en face arriere d'un dispositif electronique, et support semiconducteur correspondant |
| FR2986356B1 (fr) * | 2012-01-27 | 2014-02-28 | St Microelectronics Rousset | Dispositif de protection d'un circuit integre contre des attaques en face arriere |
| FR2998419B1 (fr) | 2012-11-21 | 2015-01-16 | St Microelectronics Rousset | Protection d'un circuit integre contre des attaques |
| CN104218026B (zh) * | 2013-06-05 | 2017-05-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测结构及检测方法 |
| JP2015175833A (ja) * | 2014-03-18 | 2015-10-05 | セイコーエプソン株式会社 | 物理量センサー、高度計、電子機器および移動体 |
| EP3188231B1 (en) | 2015-12-29 | 2023-01-04 | Secure-IC SAS | System and method for protecting an integrated circuit (ic) device |
| FR3048103B1 (fr) | 2016-02-22 | 2018-03-23 | Stmicroelectronics (Rousset) Sas | Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant |
| US10107873B2 (en) * | 2016-03-10 | 2018-10-23 | Allegro Microsystems, Llc | Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress |
| GB201607589D0 (en) * | 2016-04-29 | 2016-06-15 | Nagravision Sa | Integrated circuit device |
| US10162017B2 (en) | 2016-07-12 | 2018-12-25 | Allegro Microsystems, Llc | Systems and methods for reducing high order hall plate sensitivity temperature coefficients |
| US10250258B2 (en) | 2016-09-28 | 2019-04-02 | Nxp B.V. | Device and method for detecting semiconductor substrate thickness |
| CN106503780B (zh) * | 2016-10-31 | 2019-05-14 | 天津大学 | 用于芯片顶层金属防护层的完整性检测方法及装置 |
| US9754901B1 (en) | 2016-11-21 | 2017-09-05 | Cisco Technology, Inc. | Bulk thinning detector |
| CN108257941B (zh) * | 2016-12-28 | 2020-05-12 | 无锡华润上华科技有限公司 | 半导体器件的测试结构和测试方法 |
| FR3063385B1 (fr) * | 2017-02-28 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage |
| WO2018162805A1 (fr) | 2017-03-09 | 2018-09-13 | Stmicroelectronics (Rousset) Sas | Puce electronique |
| US10520559B2 (en) | 2017-08-14 | 2019-12-31 | Allegro Microsystems, Llc | Arrangements for Hall effect elements and vertical epi resistors upon a substrate |
| FR3072211B1 (fr) * | 2017-10-11 | 2021-12-10 | St Microelectronics Rousset | Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe |
| FR3077678B1 (fr) | 2018-02-07 | 2022-10-21 | St Microelectronics Rousset | Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant |
| US11610846B2 (en) * | 2019-04-12 | 2023-03-21 | Adeia Semiconductor Bonding Technologies Inc. | Protective elements for bonded structures including an obstructive element |
| US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
| US11205625B2 (en) | 2019-04-12 | 2021-12-21 | Invensas Bonding Technologies, Inc. | Wafer-level bonding of obstructive elements |
| US11385278B2 (en) | 2019-05-23 | 2022-07-12 | Invensas Bonding Technologies, Inc. | Security circuitry for bonded structures |
| CN112320754B (zh) * | 2020-10-28 | 2023-09-29 | 东南大学 | 一种半导体导电薄膜线宽的在线测试结构及方法 |
| CN113267118B (zh) * | 2021-06-23 | 2022-05-17 | 东南大学 | 一种半导体导电薄膜厚度在线测试结构及其测试方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961900A (en) * | 1973-06-05 | 1976-06-08 | Catalytic Pollution Controls, Inc. | Combustible vapor detector |
| US4016644A (en) * | 1974-03-18 | 1977-04-12 | Kulite Semiconductor Products, Inc. | Methods of fabricating low pressure silicon transducers |
| JPS59117271A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 圧力感知素子を有する半導体装置とその製造法 |
| US4975390A (en) * | 1986-12-18 | 1990-12-04 | Nippondenso Co. Ltd. | Method of fabricating a semiconductor pressure sensor |
| FR2649817B1 (fr) * | 1989-07-13 | 1993-12-24 | Gemplus Card International | Carte a microcircuit protegee contre l'intrusion |
| US6332359B1 (en) * | 1997-04-24 | 2001-12-25 | Fuji Electric Co., Ltd. | Semiconductor sensor chip and method for producing the chip, and semiconductor sensor and package for assembling the sensor |
| US6006607A (en) * | 1998-08-31 | 1999-12-28 | Maxim Integrated Products, Inc. | Piezoresistive pressure sensor with sculpted diaphragm |
| JP3391321B2 (ja) * | 1999-12-09 | 2003-03-31 | 日本電気株式会社 | 半導体集積回路およびその製造方法 |
| JP4803898B2 (ja) | 2001-05-17 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4045979B2 (ja) * | 2003-02-26 | 2008-02-13 | 株式会社デンソー | 圧力検出装置 |
| JP4329478B2 (ja) * | 2003-10-06 | 2009-09-09 | 株式会社日立製作所 | 力学量測定装置 |
| US7430920B2 (en) * | 2005-12-16 | 2008-10-07 | Hitachi, Ltd. | Apparatus for measuring a mechanical quantity |
| DE102004032484B3 (de) * | 2004-07-05 | 2005-11-24 | Infineon Technologies Ag | Sensor und Verfahren zum Herstellen eines Sensors |
| EP1691413A1 (fr) * | 2005-02-11 | 2006-08-16 | Axalto SA | Composant électronique protégé contre les attaques. |
| JP4697004B2 (ja) * | 2006-03-29 | 2011-06-08 | 株式会社日立製作所 | 力学量測定装置 |
| US8522051B2 (en) * | 2007-05-07 | 2013-08-27 | Infineon Technologies Ag | Protection for circuit boards |
| CN101772775B (zh) * | 2007-08-02 | 2013-07-10 | Nxp股份有限公司 | 抗篡改半导体器件以及制造该抗篡改半导体器件的方法 |
| US8242775B2 (en) * | 2007-10-09 | 2012-08-14 | Nds Limited | Tamper-detecting electronic system |
-
2009
- 2009-06-15 FR FR0953968A patent/FR2946775A1/fr not_active Withdrawn
-
2010
- 2010-05-21 EP EP10163673.6A patent/EP2267772B1/fr active Active
- 2010-06-09 CN CN201010199203.XA patent/CN101924097B/zh active Active
- 2010-06-10 US US12/797,897 patent/US8618821B2/en active Active
- 2010-06-11 JP JP2010134365A patent/JP5693879B2/ja active Active
-
2013
- 2013-11-18 US US14/082,818 patent/US9121896B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2267772B1 (fr) | 2015-07-29 |
| US20100315108A1 (en) | 2010-12-16 |
| CN101924097B (zh) | 2015-02-04 |
| US8618821B2 (en) | 2013-12-31 |
| FR2946775A1 (fr) | 2010-12-17 |
| EP2267772A1 (fr) | 2010-12-29 |
| US9121896B2 (en) | 2015-09-01 |
| US20140070829A1 (en) | 2014-03-13 |
| JP2010287894A (ja) | 2010-12-24 |
| CN101924097A (zh) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5693879B2 (ja) | Ｉｃチップの基板が薄くなった箇所を検出する装置 | |
| US8946859B2 (en) | Device for detecting an attack in an integrated circuit chip | |
| US8550707B2 (en) | Device for detecting temperature variations in a chip | |
| US9224701B2 (en) | Protection of an integrated circuit against attacks | |
| US8164091B2 (en) | Multi-purpose poly edge test structure | |
| US9509306B2 (en) | Tamper resistant IC | |
| US9003559B2 (en) | Continuity check monitoring for microchip exploitation detection | |
| US8610256B2 (en) | Device for detecting an attack against an integrated circuit | |
| JP6452121B2 (ja) | 破損検出を備えた半導体チップ | |
| WO2011155114A1 (ja) | 保護回路と半導体装置及び電子機器 | |
| US10964649B2 (en) | Tamper detection in integrated circuits | |
| KR20010006918A (ko) | 요철 검출 센서, 지문 조합 장치 및 개인 판별 장치 | |
| US7024565B1 (en) | Method and apparatus to detect circuit tampering | |
| US20210119791A1 (en) | Identification key generating device and identification key generating method | |
| Zhong et al. | Thermal images based Hardware Trojan detection through differential temperature matrix | |
| US20070290709A1 (en) | Semiconductor device | |
| US8332659B2 (en) | Signal quality monitoring to defeat microchip exploitation | |
| CN106353619B (zh) | 芯片防伪电路 | |
| JP3728389B2 (ja) | 表面カバーを備えた半導体チップ | |
| US9507968B2 (en) | Flying sense electrodes for creating a secure cage for integrated circuits and pathways | |
| KR20180120465A (ko) | 식별키 유용성 판별장치 | |
| JP2010216996A (ja) | 半導体装置および該半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141028 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5693879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |