CN106503780B - 用于芯片顶层金属防护层的完整性检测方法及装置 - Google Patents

用于芯片顶层金属防护层的完整性检测方法及装置 Download PDF

Info

Publication number
CN106503780B
CN106503780B CN201610973420.7A CN201610973420A CN106503780B CN 106503780 B CN106503780 B CN 106503780B CN 201610973420 A CN201610973420 A CN 201610973420A CN 106503780 B CN106503780 B CN 106503780B
Authority
CN
China
Prior art keywords
metal wire
protective layer
metal
layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610973420.7A
Other languages
English (en)
Other versions
CN106503780A (zh
Inventor
赵毅强
辛睿山
王佳
李跃辉
赵公元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201610973420.7A priority Critical patent/CN106503780B/zh
Publication of CN106503780A publication Critical patent/CN106503780A/zh
Application granted granted Critical
Publication of CN106503780B publication Critical patent/CN106503780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明涉及芯片安全领域，为提出一种适用于顶层金属防护层的完整性检测方法，利用该方法可以实时检测防护层金属走线是否完整，进而判断攻击者是否利用FIB对防护层进行短路或断路攻击。同时还可适用于多种布线层图形拓扑结构，增加金属防护层的检测灵敏度，提高安全防护水平。本发明采用的技术方案是，用于芯片顶层金属防护层的完整性检测方法，对螺旋形拓扑结构顶层金属防护层布线即金属线AB打断为4条金属线，分别为金属线AC、金属线DH、金属线BE、金属线FG，每条金属线分别代表一个子防护层，则共存在4个子防护层。本发明主要应用于芯片安全场合。

Description

用于芯片顶层金属防护层的完整性检测方法及装置
技术领域
本发明涉及芯片安全领域，尤其涉及一种用于芯片顶层金属防护层的完整性检测方法及装置。
背景技术
随着攻击技术的进步，面向芯片的侵入式攻击越来越多，通过破解芯片封装，再利用聚焦离子束(Focused Ion beam,FIB)、微探针等手段进行分析和提取，可以容易的获取芯片的敏感信息与电路结构。聚焦离子束攻击作为一种十分有效的侵入式攻击手段，对芯片的数据安全构成了严重的威胁[1]。
针对聚焦离子束攻击，现有的防御方法主要采用顶层金属防护层。如图1所示，顶层金属防护层采用一层或多层金属走线，遮蔽金属层下方器件及连线，隐藏下方的关键电路；同时，在金属走线一端施加某一信号，在另一端检测比对该信号，当攻击者通过FIB对金属线进行修改时，使得该信号发生改变，比对失败，从而检测出攻击行为。对于FIB攻击的检测，即为对防护层完整性的检测。因此，简单有效的完整性检测方法，对于顶层金属防护层具有重要的意义。
经过专利检索，已有中国专利CN103646137A提出简单的顶层金属防护层结构[2]，但还未有中国专利提出相关的完整性检测方法。为此，本发明提出了一种适用于顶层金属防护层的完整性检测方法，该方法将防护层划分为四个子防护层，并由四个子防护层构成惠斯通电桥，通过检测桥臂电流的变化，实现对防护层完整性的检测，进而实现对FIB攻击的检测。
参考文献
1.Ling M,Wu L,Li X,et al.Design of Monitor and Protect Circuitsagainst FIB Attack on Chip Security[C].Computational Intelligence andSecurity(CIS),2012Eighth International Conference on.IEEE,2012:530-533.
2.张颖，潘亮，陈波涛.一种高安全芯片有源屏蔽物理保护结构的设计方法[P].中国专利：CN103646137A，2014-03-19.
发明内容
为克服现有技术的不足，本发明旨在提出一种适用于顶层金属防护层的完整性检测方法，利用该方法可以实时检测防护层金属走线是否完整，进而判断攻击者是否利用FIB对防护层进行短路或断路攻击。同时还可适用于多种布线层图形拓扑结构，增加金属防护层的检测灵敏度，提高安全防护水平。本发明采用的技术方案是，用于芯片顶层金属防护层的完整性检测方法，对螺旋形拓扑结构顶层金属防护层布线即金属线AB打断为4条金属线，分别为金属线AC、金属线DH、金属线BE、金属线FG，每条金属线分别代表一个子防护层，则共存在4个子防护层：子防护层AC、子防护层DH、子防护层BE、子防护层FG；将金属线AC、金属线DH、金属线BE、金属线FG均布于惠斯通电桥4个桥臂，根据基尔霍夫定律列出如下方程：
其中，金属线AC电阻为R1，金属线DH电阻为R2，金属线BE电阻为R3，金属线FG电阻为R4，I为惠斯通电桥两对角端点间设置的电流检测结构检测出的电流，RIt为电流检测结构内阻；通过监测电流I确定芯片是否遭到攻击。
用于芯片顶层金属防护层的完整性检测装置，螺旋形拓扑结构顶层金属防护层布线即金属线AB设置为断开的4条金属线，分别为金属线AC、金属线DH、金属线BE、金属线FG，每条金属线分别代表一个子防护层，则共存在4个子防护层：子防护层AC、子防护层DH、子防护层BE、子防护层FG；将金属线AC、金属线DH、金属线BE、金属线FG均布于惠斯通电桥4个桥臂，惠斯通电桥两对角端点间设置有电流检测结构，通过监测电流检测结构检出的电流I确定芯片是否遭到攻击。
本发明的特点及有益效果是：
本发明提出的顶层金属防护层完整性检测方法适用于多种图形拓扑结构的顶层金属防护层，只需对防护层进行简单修改，即可实现完整性检测。该完整性检测方法利用电流的变化量作为检测对象，灵敏度高，可以实现大面积防护层的完整性检测，提高了顶层金属防护层安全防护水平。
附图说明：
图1顶层金属防护层示意图。
图2螺旋形拓扑结构布线图。
图3固定方波检测法示意图。
图4螺旋形拓扑结构惠斯通电桥防护层布线图。
图5惠斯通电桥防护层布线抽象示意图。
图6惠斯通电桥防护层检测示意图。
具体实施方式
本发明提出一种顶层金属防护层的完整性检测方法，该检测方法适用于多种图形拓扑结构的顶层金属防护层，本发明将以螺旋形拓扑结构为例，对该完整性检测方法进行阐述。
如图2所示，为一般螺旋形拓扑结构顶层金属防护层布线图。该防护层由金属线AB构成。其中，A端口为检测信号输入端口，B端口为检测信号输出端口。完整性检测时，在B端口检测该信号，判断是否与输入A端口的信号一致。若一致，则认为未受到攻击，防护层完整；若不一致，则认为受到攻击，防护层被破坏。一种常用的检测信号为如图3所示的固定方波信号。A端口输入固定频率的方波信号，若防护层金属线完整，则在B端口能够检测到相同的方波信号。第三个方波周期低电平期间，防护层金属线受到FIB攻击而断路，则在B端将检测不到方波信号，从而识别出受到断路攻击。
如图2及图3所示的检测方法，为一般完整性检测方法，该检测方法只能实现断路攻击的检测，而无法实现对于顶层金属防护层危害最大的短路攻击检测。针对一般完整性检测方法的弊端，本发明提出一种惠斯通电桥结构的完整性检测方法。如图4所示，为螺旋形拓扑结构惠斯通电桥防护层布线图。该防护层在图2所示的一般螺旋形拓扑结构顶层金属防护层基础上，将图2中1条金属线AB打断为4条金属线，分别为金属线AC、金属线DH、金属线BE、金属线FG，如图4中实线段所示。每条金属线分别代表一个子防护层，则图4中共存在4个子防护层：子防护层AC、子防护层DH、子防护层BE、子防护层FG。由于金属线AC、金属线DH、金属线BE、金属线FG都采用顶层金属，则其金属线方块电阻相同，每条金属线的总阻值只与金属线长度有关。
此处，假设顶层金属方块电阻为R，金属线AC长度为L1，金属线DH长度为L2，金属线BE长度为L3，金属线FG长度为L4。则可得出
金属线AC电阻：R1＝RL1
金属线DH电阻：R2＝RL2
金属线BE电阻：R3＝RL3
金属线FG电阻：R4＝RL4
为构成惠斯通电桥结构，端口A与B通过下一层金属连接，端口C与D通过下一层金属连接，端口E与F通过下一层金属连接，端口G与H通过下一层金属连接，如图4中虚线段所示。由于该部分金属线相对很短，故其电阻可忽略。
为便于后文描述方便，图4中惠斯通电桥防护层布线结构可以抽象为图5所示的惠斯通电桥防护层抽象结构。后文将以该抽象结构为基础，进行本发明提出的完整性检测方法阐述。
如图6所示，为惠斯通电桥防护层完整性检测示意图。检测时，需在端口L处加入一固定电压Vt，并将端口O通过下层金属连接至地电位。端口J与端口K之间，通过下一层金属串联一个电流检测结构It后相连，电流检测结构It内阻为RIt。则当顶层金属防护层结构固定时，比例臂电阻大小固定，在比例臂AC、比例臂DH、比例臂BE、比例臂FG中会分别形成固定电流I1、I2、I3、I4，并且通过端口O存在流入地电位的固定电流I5，电流检测结构It中也通过固定大小和方向的电流I。
根据基尔霍夫定律，列出如下方程：
对节点L I1+I3-I5＝0
对节点O I2+I4-I5＝0
对节点J -I1+I2+I＝0
回路L-J-K-L R1I1+RItI-R3I3＝0
回路J-O-K-J R2I2-R4I4-RItI＝0
回路Vt-L-K-O-地-Vt R3I3+R4I4-Vt＝0
联立解以上方程组得
因此，当顶层金属防护层结构固定时，电桥桥臂中将有固定大小的电流I流过。一旦攻击者利用FIB对金属线进行了修改，包括短路修改及断路修改，都会使顶层金属线电阻发生改变，即电桥比例臂电阻发生改变，电桥状态变化，使得桥臂中的电流I发生改变，即可检测出完整性受到破坏。
通过控制金属线AC、金属线DH、金属线BE、金属线FG的长度，即可控制各金属线的阻值，从而控制桥臂电流I的初始值大小。
本发明提出的完整性检测方法适用于多种图形拓扑结构的顶层金属防护层，只需将该图形拓扑结构划分为四个子防护层，并依据图6所示加入检测电压Vt与电流检测结构It，即可实现适用于该图形拓扑结构的完整性检测。
使用时，先依据可实际检测的电流值大小，将防护层划分为一定长度的四个子防护层，并依据图6所示加入检测电压Vt与电流检测结构It，通过检测桥臂电流值I是否与初始值相比发生改变，即可实现该图形拓扑结构的防护层完整性检测。本发明的保护范围并不以上述实施方式为限，本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入保护范围。

Claims (2)

1.一种用于芯片顶层金属防护层的完整性检测方法，其特征是，对螺旋形拓扑结构顶层金属防护层布线即金属线AB打断为4条金属线，分别为金属线AC、金属线DH、金属线BE、金属线FG，每条金属线分别代表一个子防护层，则共存在4个子防护层：子防护层AC、子防护层DH、子防护层BE、子防护层FG；将金属线AC、金属线DH、金属线BE、金属线FG均布于惠斯通电桥4个桥臂，根据基尔霍夫定律得到电流I的计算公式：
其中，金属线AC电阻为R1，金属线DH电阻为R2，金属线BE电阻为R3，金属线FG电阻为R4，I为惠斯通电桥两对角端点间设置的电流检测结构检测出的电流，RIt为电流检测结构内阻，Vt为金属线AC的端口A以及金属线BE的端口B共同输入的相对参考接地端的电压值；通过监测电流I确定芯片是否遭到攻击。
2.一种用于芯片顶层金属防护层的完整性检测装置，其特征是，螺旋形拓扑结构顶层金属防护层布线即金属线AB设置为断开的4条金属线，分别为金属线AC、金属线DH、金属线BE、金属线FG，每条金属线分别代表一个子防护层，则共存在4个子防护层：子防护层AC、子防护层DH、子防护层BE、子防护层FG；将金属线AC、金属线DH、金属线BE、金属线FG均布于惠斯通电桥4个桥臂，惠斯通电桥两对角端点间设置有电流检测结构，通过监测电流检测结构检出的电流I确定芯片是否遭到攻击。
CN201610973420.7A 2016-10-31 2016-10-31 用于芯片顶层金属防护层的完整性检测方法及装置 Active CN106503780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610973420.7A CN106503780B (zh) 2016-10-31 2016-10-31 用于芯片顶层金属防护层的完整性检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610973420.7A CN106503780B (zh) 2016-10-31 2016-10-31 用于芯片顶层金属防护层的完整性检测方法及装置

Publications (2)

Publication Number Publication Date
CN106503780A CN106503780A (zh) 2017-03-15
CN106503780B true CN106503780B (zh) 2019-05-14

Family

ID=58323658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610973420.7A Active CN106503780B (zh) 2016-10-31 2016-10-31 用于芯片顶层金属防护层的完整性检测方法及装置

Country Status (1)

Country Link
CN (1) CN106503780B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107329074B (zh) * 2017-07-31 2019-12-17 天津大学 芯片顶层防护层完整性检测装置
CN107563202B (zh) * 2017-07-31 2020-12-01 天津大学 基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置
CN112182667B (zh) * 2020-10-14 2024-07-12 大唐微电子技术有限公司 一种多层金属防护结构、安全芯片及实现芯片防护的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295002A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 互连线失效检测方法
CN101393907A (zh) * 2007-05-07 2009-03-25 英飞凌科技股份公司 用于电路板的保护
CN101924097A (zh) * 2009-06-15 2010-12-22 意法半导体(鲁塞)公司 用于检测集成电路芯片的衬底变薄的器件
CN103413106A (zh) * 2013-08-05 2013-11-27 大唐微电子技术有限公司 一种芯片顶层覆盖完整性保护方法和装置
CN105629154A (zh) * 2015-12-25 2016-06-01 大唐微电子技术有限公司 一种实现芯片顶层金属覆盖电路测试的方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009047585A1 (en) * 2007-10-09 2009-04-16 Nds Limited Tamper-detecting electronic system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295002A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 互连线失效检测方法
CN101393907A (zh) * 2007-05-07 2009-03-25 英飞凌科技股份公司 用于电路板的保护
CN101924097A (zh) * 2009-06-15 2010-12-22 意法半导体(鲁塞)公司 用于检测集成电路芯片的衬底变薄的器件
CN103413106A (zh) * 2013-08-05 2013-11-27 大唐微电子技术有限公司 一种芯片顶层覆盖完整性保护方法和装置
CN105629154A (zh) * 2015-12-25 2016-06-01 大唐微电子技术有限公司 一种实现芯片顶层金属覆盖电路测试的方法及装置

Also Published As

Publication number Publication date
CN106503780A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN106503780B (zh) 用于芯片顶层金属防护层的完整性检测方法及装置
Jafarian et al. High-speed superimposed-based protection of series-compensated transmission lines
CN102645486B (zh) 一种梯形结构的平面阵列式电磁传感器
CN107329074A (zh) 芯片顶层防护层完整性检测装置
WO2016065959A1 (zh) 中性点不接地的10kV系统中铁磁谐振的诊断方法
CN104897995B (zh) 基于地表电位的变电站接地网腐蚀检测系统及方法
CN205720547U (zh) 栅氧化层完整性测试结构
CN105339769A (zh) 用于断线检测的系统和方法
WO2021004282A1 (zh) 接地系统电阻参数的检测方法、装置、系统和监控网
CN105629154B (zh) 一种实现芯片顶层金属覆盖电路测试的方法及装置
Cheng et al. Application of Gabor–Wigner transform to inspect high-impedance fault-generated signals
Musa et al. A correlation coefficient‐based algorithm for fault detection and classification in a power transmission line
Lopes et al. Transients detection in EHV transmission lines using park's transformation
CN109358271A (zh) 一种基于mems光纤微电流传感技术的绝缘子劣化及污秽检测方法
ITMI20111568A1 (it) Struttura di monitoraggio di un pad di connessione e relativo metodo di rilevazione di alterazioni significative
Lopes et al. A transient based approach to diagnose high impedance faults on smart distribution networks
Myridakis et al. Monitoring supply current thresholds for smart device's security enhancement
Shah et al. Detection and classification of high impedance faults in transmission line using alienation-based analysis on voltage signals
CN104483571B (zh) 电缆绝缘检测方法
CN114928500B (zh) 数据注入使能的电网网络参数的攻击检测方法及装置
KR101482683B1 (ko) 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법
KR20130059520A (ko) 전력계통 예방진단을 위한 부분방전 측정에서의 노이즈 제거 방법
CN105911433B (zh) 输电线路雷击种类的识别方法
CN104049169B (zh) 接地检测装置和方法
CN112666436B (zh) 一种基于矢量分析计算的电弧串扰信号识别方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant