CN112182667B - 一种多层金属防护结构、安全芯片及实现芯片防护的方法 - Google Patents

一种多层金属防护结构、安全芯片及实现芯片防护的方法 Download PDF

Info

Publication number
CN112182667B
CN112182667B CN202011093932.7A CN202011093932A CN112182667B CN 112182667 B CN112182667 B CN 112182667B CN 202011093932 A CN202011093932 A CN 202011093932A CN 112182667 B CN112182667 B CN 112182667B
Authority
CN
China
Prior art keywords
metal
layer
chip
protection
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011093932.7A
Other languages
English (en)
Other versions
CN112182667A (zh
Inventor
闫美菊
李军
高洪福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Microelectronics Technology Co Ltd
Original Assignee
Datang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Microelectronics Technology Co Ltd filed Critical Datang Microelectronics Technology Co Ltd
Priority to CN202011093932.7A priority Critical patent/CN112182667B/zh
Publication of CN112182667A publication Critical patent/CN112182667A/zh
Application granted granted Critical
Publication of CN112182667B publication Critical patent/CN112182667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种多层金属防护结构、安全芯片及实现芯片防护的方法,所述多层金属防护结构包括多个金属防护层,每一所述金属防护层包括M条第一金属线,多个所述金属防护层上的M条第一金属线一一对应,不同金属防护层上对应的所述第一金属线通过金属连接孔依次连接,构成所述多层金属防护结构的第二金属线的部分或全部线路。本公开还提供了一种安全芯片和实现芯片防护的方法,所述安全芯片包括芯片和本公开任一实施例所述的多层金属防护结构。本公开采用多层金属实现对芯片的立体防护,使芯片的物理防护能力得到提升。

Description

一种多层金属防护结构、安全芯片及实现芯片防护的方法
技术领域
本公开涉及但不仅限于微电子技术领域,更具体地,涉及一种多层金属防护结构、安全芯片及实现芯片防护的方法。
背景技术
针对芯片的侵入式攻击,也称物理攻击,是指攻击者采用物理手段,对芯片内部进行信息窥探和恶意破坏的行为,如差分能量攻击、电磁辐射攻击、或聚焦离子束(FocusedIon beam,简称FIB)等。一些技术中,针对物理攻击的解决办法是顶层金属覆盖,作为芯片的物理防护结构。当芯片遭受物理攻击时,顶层金属会遭到破坏,检测装置检测到顶层金属遭到破坏后,发出报警信号。但是,目前的顶层金属覆盖方法采用单层金属实现物理防护,防护能力较弱。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种芯片的多层金属防护结构,包括多个金属防护层,每一所述金属防护层包括M条第一金属线,多个所述金属防护层上的M条第一金属线一一对应,不同金属防护层上对应的所述第一金属线通过金属连接孔依次连接,构成所述多层金属防护结构的第二金属线的部分或全部线路,其中,M≥1。
本公开实施例还提供了一种安全芯片,包括芯片和本公开任一实施例所述的多层金属防护结构,所述多层金属防护结构覆盖在所述芯片顶部。
本公开实施例还提供了一种实现芯片防护的方法,包括:制作多个本公开任一实施例所述的多层金属防护结构,所述多层金属防护结构覆盖在芯片的功能模块和/或信号线之上;将制作的多个所述多层金属防护结构中的第二金属线依次连接,形成整个芯片的多层金属立体防护结构。
本公开上述实施例提供的多层金属防护结构、安全芯片和实现芯片防护的方法,采用多层金属实现对芯片的立体防护,使芯片的物理防护能力得到提升,增加了芯片的安全性。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
附图用来提供对本发明技术方案的进一步理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本发明的技术方案,并不构成对本发明技术方案的限制。
图1是是单层金属覆盖的芯片防护结构的示意图;
图2是对芯片防护结构进行检测的电路原理图;
图3A至图3F分别是本公开一实施例的6种最小防护单元的示意图;
图4是本公开一实施例的将图3中最小防护单元随机连接得到的金属防护层的示意图;
图5是图4中8个最小防护单元连接的示意图;
图6是本公开一实施例两层金属防护结构的一个局部的示意图;
图7是本公开一实施例四层金属防护结构层间连接的示意图;
图8是本公开一实施例实现芯片防护的方法的流程图。
具体实施方式
本申请描述了多个实施例,但是该描述是示例性的,而不是限制性的,并且对于本领域的普通技术人员来说显而易见的是,在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合,并在具体实施方式中进行了讨论,但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外,任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用,或可以替代任何其它实施例中的任何其他特征或元件。
一些技术中,采用单层金属防护结构作为芯片的顶部防护结构。该单层金属防护结构包括覆盖在芯片顶部的多条金属线。每条金属线通过多次折叠走线将整个芯片覆盖,构成芯片的有源屏蔽层。图1所示是一示例性的单层金属防护结构,图中的多条金属线构成一个具有开口的环形图案。
图2是对单层金属防护结构进行检测的电路原理的示意图,图中示出了对单层金属防护结构1中一条金属线11的检测电路。如图所示,该条金属线11的一端为信号输入端(图中接地的一端),另一端为信号输出端,金属线11的中间位置也可以设置信号输出端。信号输出端通过检测电路2连接到芯片3中的功能模块,如RAM、CPU和ROM等。
假定该单层金属防护结构包括m条金属线,在该m条金属线的信号输入端施加检测信号,检测信号可以均为固定电平信号,也可以是逻辑值存在变化的一组电平信号(如01101100)。通过比较信号输出端和信号输入端的电平是否相等来判断芯片是否遭到攻击。当该m条金属线中,有任一条金属线的信号输出端的电平与该条金属线的信号输入端的电平不相等时,可以判断芯片遭受攻击。但是,单层金属防护结构中金属线的走向容易识别,如果攻击者通过FIB攻击将某条金属线的输入端和输出端短接,金属线未被划断,攻击时只要保证重新连接的金属信号传输时间短于原金属线的信号传输时间,芯片的物理防护结构将不能检测出此攻击。这导致金属线不能完全覆盖整个芯片顶层,攻击者可以通过顶层金属覆盖的空白处对芯片进行更深层次的攻击。一条金属线的任意两点被短接后,也会导致该两点之间的防护电路失效,芯片的安全性降低。
此外,单层金属防护结构只有一层金属线,金属线较长,应力大,干扰性小。因此,单层金属防护结构对物理攻击的防护能力较弱。
为了提高对物理攻击的防护能力,本公开一实施例提出一种芯片的多层金属防护结构,包括多个金属防护层,每一所述金属防护层包括M条第一金属线,多个所述金属防护层上的M条第一金属线一一对应,不同金属防护层上对应的所述第一金属线通过金属连接孔依次连接,构成所述多层金属防护结构的第二金属线的部分或全部线路,M≥1。本实施例中,该多层金属防护结构覆盖在芯片顶部,具体可以覆盖在芯片中的功能模块或者信号线之上,一块芯片可以设置多个所述多层金属防护结构。但本公开不局限于此,在其他示例中,一块芯片可以只设置一个所述多层金属防护结构。
本文中,多条金属线之间依次连接可以将多条金属线串联起来,两条金属线连接时可以是两条金属线的首尾相连,或者通过除首尾外的其他位置相连,或者通过增加的连接线连接,对此本公开不做局限。
本文中,第二金属线是多层金属防护结构中有源的防护线,采用检测电路对每条二金属线的多个位置进行检测,可以发现针对该芯片的物理攻击,实现对该芯片的物理攻击的有效防护。
本文中,一个金属防护层中除了需要连接输入信号的有源的金属线外,也可以包括其他不连接输入信号的无源的金属线,这些无源的金属也可以起到遮挡和干扰视线的防护作用。
在一个示例中,不同金属防护层上对应的第一金属线通过金属连接孔依次连接后,得到的M条金属线直接作为M条第二金属线,即构成了第二金属线的全部线路。在另一个示例中,同金属防护层上对应的第一金属线通过金属连接孔依次连接后,得到的M条金属线之间再相互连接(例如将其中部分或全部金属线两两连接起来,或者将其中的三条金属线依次连接,或者将所有金属线依次连接,等等)后,才得到多层金属防护结构的第二金属线,此时得到的第二金属线的数目小于M,此时不同金属防护层上对应的第一金属线通过金属连接孔依次连接后,得到的M条金属线只构成了第二金属线的部分线路。
本实施例多层金属防护结构,采用多层金属形成对芯片的立体防护,金属线在多个金属防护层中走线,走向难以被识别,因而通过FIB攻击时难以准确地将某条金属线的两点短接,而很容易将不同金属线的两点短接,此时采用图2所式的检测电路即能够检测到这种攻击并发出报警信号,CPU得到报警信号后会立即进行相应的应对机制,如存储器清零、芯片停止工作等。因而本实施例可以有效解决单层金属的任意两点短接即可使中间部分检测电路失效,安全性低的问题,提高了芯片防物理攻击的能力。
在一示例性实施例中,所述多层金属防护结构共包括K个金属层,K≥2,其中:该K个金属层均作为金属防护层,所述多层金属防护结构包括K个金属防护层,或者,该K个金属层的部分金属层作为金属防护层,所述多层金属防护结构包括L个金属防护层,K>L≥2,此时,该K个金属层中除金属防护层之外的金属层可以用于芯片信号线的走线。
在一示例性实施例中,每一所述金属防护层包括多条第三金属线,所述第三金属线分为N组,每组M条,第n组的M条第三金属线与第n+1组的M条第三金属线之间一一对应,对应关系随机确定,将不同组中对应的M条第三金属线依次连接,构成M条所述第一金属线的部分或全部路径,n=0,1,…N-2,M≥1,N≥1。本实施例中将不同组的第三金属线随机连接、可以使得金属线的走向不易确定,提高防护能力。
在一示例性实施例中,多个所述金属防护层上的M条第一金属线之间的对应关系通过随机算法确定,使得金属线走线更加难以推断,提高多层金属防护结构的防护能力。
在一示例性实施例中,所述多层金属防护结构共包括K个金属层,K≥2,所述K个金属层中的一部分金属层作为所述多层金属防护结构中的金属防护层,所述K个金属层中的另一部分金属层为信号线层,所述信号线层中设置有所述芯片的信号线。在一示例中,所述K个金属层中金属防护层和信号线层交错设置,所述K个金属层中至少有一信号线层处于两个金属防护层之间,这种结构使得攻击者分辨不出多层金属防护结构有多少层,也分辨不出某根线到底是防护线还是信号线,这让芯片有很强的干扰性,可以更为有效防止物理攻击。
在一示例性实施例中,所述多层金属防护结构中的第二金属线由多个最小防护单元在三维空间上随机连接而成,所述最小防护单元包括6种矩形单元,每种矩形单元包括相同数目的金属线段,其中,第一种矩形单元包括多条水平金属线段,第二种矩形单元包括多条垂直金属线段,第三种矩形单元至第六种矩形单元均包括多条折线线段,所述多条折线线段由多条水平金属线段和多条垂直金属线段一一对应相连而成,且第三种矩形单元旋转90度、180度和270度后分别得到第四种矩形单元、第五种矩形单元和第六种矩形单元。如图3A至图3B所示是第一种矩形单元和第二种矩形单元的一个示例,如图3C至图3F所示是第三种矩形单元至第六种矩形单元的一个示例,每种最小防护单元均包括8根线段。虽然本实施例的最小防护单元是矩形,但本公开不局限于此,最小防护单元也可以是线段,或者任意其他形状的图形。
本公开一实施例提供了一种两层金属防护结构,该两层金属防护结构可以覆盖在某个功能模块或子模块之上,或者覆盖在某根或多根信号线之上,作为物理安全防护结构。该两层金属防护结构包括两个矩形的金属层,每一金属层使用n*m个最小防护单元来构造金属防护结构,m,n为正整数。其中的最小防护单元包括如图3A至图3F所示的6种不同矩形单元。这些最小防护单元在一个金属层上可以沿x、y方向随机连接实现防护结构的延伸(在多层金属防护结构中则是沿x、y、z三个方向延伸)。
同一金属防护层上的n*m个最小防护单元分成n组,每组m个最小防护单元,例如排成n*m的阵列形式,但本公开不局限于此,每组也可以包括多排的最小防护单元,或者仅包括一个最小防护单元。在本示例中,一个最小防护单元中有M根金属线段,也可以更多,将同组的最小防护单元中的M根金属线段一一对应且首尾相连,构成了M条第三金属线。在示例中,相邻组的M条第三金属线之间一一对应,对应关系通过随机算法确定。具体地,可以先使用随机数算法对每组的M条第三金属线使用(0~M-1)个数字随机编号,每组的M个编号的顺序都不相同。再将各组中编号相同的第三金属线连接起来,即得到一个金属防护层的随机图形,该金属防护层包括编号相同的第三金属线依次连接得到的M条第一金属线。不同组的第三金属线可以通过图案边缘区域的连接线相互连接。另一个金属防护层的图形也可以采用相同的方式得到,因为是随机连接,两个金属防护层的图案通常并不相同,最后形成的图案可以参见图4,图4示出了该图案的一部分。图5是图4图案中的一个局部的放大图,包括一个由8个最小防护单元形成的图形,每个最小防护单元包括8根线段。需要说明的是,虽然图中以M=8作为示例,但是M可以取其他的任意正整数值,而且最小防护单元中的线段数和金属防护层中的第三金属线的数目均可以不等于M,例如大于M。本实施例用随机算法对每组的多条第三金属线进行随机编号,然后将各组编号相同的矩形连接起来,减小了算法的复杂度。
本实施例继续对两个金属防护层上的8条第一金属线分别进行随机编号,再将两个金属防护层中编号相同的第一金属线通过金属连接孔连接,可得到本实施例两层金属防护结构的8条第二金属线,可参见图6。图6所示是本实施例两层金属防护结构的边缘区域的一个截图。图中的金属线分为上下两层,使用不同的剖面线区别,不同层的金属线之间通过金属连接孔实现跳层连接。图中的表示金属连接孔所在的位置。该图示中的上半部分对应于层叠的两组最小防护单元的开头部分,下半部分对应于层叠的另两组最小防护单元的结束部分。
上述实施例虽然采用先随机编号后按相同编号对应连接的方式来实现随机连接,但是本公开的随机算法不局限于此,在另一实施例中,并不需要先对金属线进行编号,而是直接进行随机连接。此外,除了使用上述最小防护单元连接形成的图案外,多层金属防护结构中金属防护层上的金属线也可以采用其他的方式生成,例如,采用平行等势线、蛇形走线、螺旋线、皮亚诺曲线、希尔伯特曲线或随机哈密顿回路曲线,等等。
本公开一实施例提供了一种四层金属防护结构,包括4个金属防护层,每一金属防护层的第一金属线均可以采用上文所述的方式生成,将四个金属防护层中对应的第一金属线依次连接,得到四层金属防护结构。图7是四层金属防护结构的一个示意图,图7简化了金属防护层上的金属线,主要用于表示不同层金属线的连接。如图所示,金属防护层上的第一金属线使用不同的剖面线表示,第一金属防护层、第二层金属防护层和第三层金属防护层上的第一金属线为直线但走线不同,其中第一金属防护层包括二组第一金属线,第四金属防护层上的第一金属线为折线,图中的表示金属连接孔所在的位置。不同层对应的第一金属线通过金属连接孔依次连接。图示的示例是按照第一金属防护层、第二金属防护层、第三金属防护层、第四金属防护层、第一金属防护层的顺序连接,入端和出端均设置在第一金属防护层。但本公开不局限于此,也可以是随机确定的一个顺序。入端和出端也可以设置在不同的金属防护层。
此外,一个多层金属防护结构中可以使用其中全部的金属层作为金属防护层,也可以只使用其中的部分金属层作为金属防护层,例如,一个七层的金属防护结构,可以根据预设规则选择其中的部分金属层(如第2层、第4层、第5层和第7层)作为金属防护层,其他的金属层可以作为信号线层,在信号线层设置芯片的信号线。所述预设规则如可以为等间隔选择或者为随机选择。
本公开一实施例还提供了一种安全芯片,包括芯片和本公开任一实施例所述的多层金属防护结构,所述多层金属防护结构覆盖在所述芯片顶部。所述多层金属防护结构覆盖在所述芯片顶部可以有不同的实现方式,例如,所述多层金属防护结构覆盖在所述芯片之上,此时多层金属防护结构不是芯片的一部分。又如,所述多层金属防护结构集成在所述芯片中且位于所述芯片的顶部。此时多层金属防护结构是芯片的一部分,包括芯片顶部的多个金属层。多层金属防护结构中不同的金属层之间可以通过介质层隔开。采用了多层金属防护结构的安全芯片可以提升芯片的防护能力,使得安全芯片具有更好的安全性。上述本公开实施例的安全芯片包括多层金属防护结构,但并不排除安全芯片同时还包括单层金属防护结构。
在一示例性实施例中,所述芯片的至少一个功能模块之上设置有所述多层金属防护结构;或者,所述芯片的至少一根信号线之上设置有所述多层金属防护结构;或者,所述芯片的至少一个功能模块和至少一根信号线之上设置有所述多层金属防护结构。在一示例中,将整个芯片按照功能不同划分为多个功能模块,例如:电压传感器模块(VD)、温度传感器模块(TD)、光电传感模块(LD)等。针对一个功能模块,可以设置一个或多个多层金属防护结构。例如,可以根据面积大小,将一个大的功能模块再划分为多个小的子模块,为每一个子模块以及子模块之间的信号线分别设置多层金属防护结构。对于信号线,可以根据信号线的敏感程度来设置多层金属防护结构时,如果有一些信号线不敏感,也可以不为这些信号线设置多层金属防护结构。本实施例为芯片的各个功能模块、信号线单独设置的多层金属防护结构可以不同即进行差异化设计。例如,对重要的功能模块、信号线,或者对容易攻击的功能模块、信号线可以设置更多层数的金属防护结构来保护。
在一示例性实施例中,所述安全芯片包括对应设置在所述芯片的多个功能模块之上的多个所述多层金属防护结构,将功能模块的数量不限,多个所述多层金属防护结构的层数不完全相同,层数不同的两个多层金属防护结构中,层数较少的多层金属防护结构对应的功能模块的走线密度大于层数较多的多层金属防护结构对应的功能模块的走线密度,走线密度可以用单位面积金属信号线的数量来表示。本实施例如此设计是因为:如果某个功能模块的走线密度较大(单位面积金属信号线数量较多),则其中信号线走向更难辨别,此时可以用较少层数的金属防护层进行防护;反之,如果某个功能模块的走线密度较小(单位面积金属信号线数量较少),则其中信号线的走向就较为清晰,容易被攻击者识别,此时就需要用较多层数的金属防护层进行防护。从而可以在节约资源的同时,提高芯片的整体防护性能。
在一示例性实施例中,所述安全芯片包括多个所述多层金属防护结构,每一所述多层金属防护结构包括多条第二金属线,不同多层金属防护结构的多条第二金属线一一对应,不同多层金属防护结构中对应的所述第二金属线依次连接,构成所述芯片整体防护结构的第四金属线的部分或全部线路,也形成了整个芯片的多层金属立体防护结构。其中,不同多层金属防护结构的多条第二金属线之间的对应关系随机确定如通过某种随机算法确定,两条所述第二金属线之间的连接为同层金属线之间的连接或者为不同层金属线之间通过金属连接孔实现的跳层连接。本文中,第四金属线是有源的防护线,采用检测电路对每条第四金属线的多个位置进行检测,可以发现针对该芯片的物理攻击,实现对该芯片的物理攻击的有效防护。
对于本公开来说,整个芯片的立体防护结构除了包括第四金属线外,还可以包括其他的金属线,例如还包括第五金属线,该第五金属线由多个多层金属防护结构中一一对应的多条第六金属线依次连接而成,但是该第五金属线的走线方式可以不同于第四金属线的走线方式,例如,第四金属线可以由第一金属防护结构中的第二金属线、第二金属防护结构中的第二金属线和第三金属防护结构中的第二金属线依次连接而成,而第五金属线则由第二金属防护结构中的第六金属线、第一金属防护结构中的第六金属线和第三金属防护结构中的第六金属线依次连接而成。在同一个多层金属防护结构中,第二金属线和第六金属线的走线方式可以相同也可以不同,此处不再赘述。
在一示例性实施例中,所述安全芯片包括多个所述多层金属防护结构,多个所述多层金属防护结构均包括至少一第一金属层,该第一金属层在至少一个所述多层金属防护结构中为金属防护层,在至少另一个所述多层金属防护结构中为信号线层。在本实施例中,信号线层在不同的多层金属防护结构中可以设置在不同的金属层中,使得金属防护层和信号线层的设计更不具有规律性,增加了攻击者破解的难度。
本公开上述实施例中,多层金属防护结构中同一金属层不同组的第三金属线之间随机连接得到第一金属线,不同层的第一金属线之间随机连接得到第二金属线,不同的多层金属防护结构中的第二金属线之间随机连接得到整个芯片防护结构的第四金属线,这种随机连接的方式让攻击者更加无法从外部判断一条金属线的具体走向,从而无法通过FIB攻击将某条金属线的两点(如输入端和输出端)短接,实现对短路攻击的防护。而将金属防护层和信号线层穿插设置,也使得攻击者无法辨别某一条金属线的具体走向到底是防护线还是信号线,从而防止物理攻击。
本公开一实施例还提供了一种实现芯片防护的方法,如图8所示,包括:步骤110,对芯片的功能模块和/或信号线,分别制作本公开任一实施例所述的多层金属防护结构,所述多层金属防护结构覆盖在相应的功能模块或信号线之上;步骤120,将制作的多个所述多层金属防护结构中的第二金属线依次连接起来,完成对整个芯片的多层金属防护。
在一示例性实施例中,所述将制作的多个所述多层金属防护结构中的第二金属线依次连接,包括:不同多层金属防护结构的所述第二金属线之间的连接关系通过随机算法来确定,不同金属防护层的所述第二金属线之间通过金属连接孔进行跳层连接。
在一示例性实施例中,所述制作多个如权利要求1至6中任一所述的多层金属防护结构时,将同一金属防护层上的第三金属线分为多组,每组中的多个第三金属线通过随机算法一一对应连接,得到该金属防护层的第一金属线的部分或全部线路,减小了算法的复杂度。
在一示例性实施例中,根据功能不同将整个芯片划分为各个功能模块如电压传感器模块(VD)、温度传感器模块(TD)、光电传感模块(LD)等。分别对每个模块以及模块间的信号线进行多层金属防护,对走线密度小的模块做k层金属防护结构,对走线密度大的模块做i(i≤k)层金属防护结构。不同多层金属防护结构对应的第二金属线依次连接起来,最终形成一个由多层金属组成的立体金属防护结构。
使用本公开上述实施例所述的多层金属防护结构,每层金属被分成许许多多的小线段,不同层的小线段用金属连接孔连接在一起,避免了线间距过窄时,容易发生的短路问题,以及单层金属线过长,在工艺生产过程中存在的断路风险。
使用本公开上述实施例所述的多层金属防护结构,可以在敏感的信号线和核心的功能模块对应的多层金属防护结构的顶层或者中间层尽可能设计密集的检测电路,在电路每次启动的过程中,首先检测金属防护结构是否发生了短路或者断路,从而触发内部报警,并采取相应的防护措施(如芯片停止工作,存储器清零等),提高了芯片的可靠性和安全性。
使用本公开上述实施例所述的多层金属防护结构,可以将信号线层和金属防护层穿插设置,攻击者很难分辨信号线和防护线,干扰能力强,可以阻挡各种直接的显微照相技术的实施,包括普通显微照相技术、红外显微照相技术、x射线显微照相技术等,阻止攻击者对密码芯片整体结构、电路功能模块、pad等的直观判断,提高芯片的安全性。
使用本公开上述实施例所述的多层金属防护结构,当攻击者利用FIB或者激光切割技术局部去除表面金属层,从而获得探测芯片内部关键数据的通道时,由于多层金属防护结构的干扰性强,金属线走向难以识别,容易触发电路报警,并使芯片采取相应的保护措施(如芯片停止工作,存储器清零等),提高芯片的安全性。
使用本公开上述实施例所述的多层金属防护结构,不同金属防护层的金属线之间通过金属连接孔连接,当攻击者试图使用化学腐蚀或者干法刻蚀等方法去除顶层金属时,将会使通孔及附近的其他电路结构和金属线受到不同程度的腐蚀和破坏,从而难以实现密码芯片电路的完整恢复和版图重构,提升了芯片的安全性。
使用本公开上述实施例所述的多层金属防护结构,对电路中的敏感信号线和电路结构都进行了加密处理,保证芯片具有很高的的抗物理攻击能力。
使用本公开上述实施例所述的多层金属防护结构,可以对单独的功能模块或者敏感信号线做防护结构,增加了芯片的安全性。
在本发明中的描述中,需要说明的是,术语“上”、“下”、“一侧”、“另一侧”、“一端”、“另一端”、“边”、“相对”、“四角”、“周边”、““口”字结构”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的结构具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明实施例的描述中,除非另有明确的规定和限定,术语“连接”、“直接连接”、“间接连接”、“固定连接”、“安装”、“装配”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;术语“安装”、“连接”、“固定连接”可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上,但所述的内容仅为便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属领域内的技术人员,在不脱离本发明所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定为准。

Claims (11)

1.一种芯片的多层金属防护结构,其特征在于,所述多层金属防护结构包括多个金属防护层,每一所述金属防护层包括M条第一金属线,多个所述金属防护层上的M条第一金属线一一对应,不同金属防护层上对应的所述第一金属线通过金属连接孔依次连接,构成所述多层金属防护结构的第二金属线的部分或全部线路,M≥1;
所述多层金属防护结构共包括K个金属层,K≥2,所述K个金属层中的一部分金属层作为所述多层金属防护结构中的金属防护层,所述K个金属层中的另一部分金属层为信号线层,所述信号线层中设置有所述芯片的信号线;
所述K个金属层中的所述金属防护层和所述信号线层交错设置,至少有一所述信号线层处于两个所述金属防护层之间;
其中,所述信号线包括敏感信号线。
2.根据权利要求1所述的多层金属防护结构,其特征在于,多个所述金属防护层上的M条第一金属线之间的对应关系通过随机算法确定。
3.根据权利要求1至2中任一所述的多层金属防护结构,其特征在于,所述多层金属防护结构中的第二金属线由多个最小防护单元在三维空间上随机连接而成,所述最小防护单元包括6种矩形单元,每种矩形单元包括相同数目的金属线段,其中,第一种矩形单元包括多条水平金属线段,第二种矩形单元包括多条垂直金属线段,第三种矩形单元至第六种矩形单元均包括多条折线线段,所述多条折线线段由多条水平金属线段和多条垂直金属线段一一对应相连而成,且第三种矩形单元旋转90度、180度和270度后分别得到第四种矩形单元、第五种矩形单元和第六种矩形单元。
4.一种安全芯片,其特征在于,包括芯片和如权利要求1至3中任一所述的多层金属防护结构,所述多层金属防护结构覆盖在所述芯片顶部。
5.如权利要求4所述的安全芯片,其特征在于,所述芯片的至少一个功能模块之上设置有所述多层金属防护结构;或者,所述芯片的至少一根信号线之上设置有所述多层金属防护结构;或者,所述芯片的至少一个功能模块和至少一根信号线之上设置有所述多层金属防护结构。
6.根据权利要求4所述的安全芯片,其特征在于,所述安全芯片包括对应设置在所述芯片的多个功能模块之上的多个所述多层金属防护结构,多个所述多层金属防护结构的层数不完全相同,层数不同的两个多层金属防护结构中,层数较少的多层金属防护结构对应的功能模块的走线密度大于层数较多的多层金属防护结构对应的功能模块的走线密度。
7.根据权利要求4所述的安全芯片,其特征在于,所述安全芯片包括多个所述多层金属防护结构,每一所述多层金属防护结构包括多条第二金属线,不同多层金属防护结构的多条第二金属线一一对应,不同多层金属防护结构中对应的所述第二金属线依次连接,构成所述芯片整体防护结构的第四金属线的部分或全部线路,其中,不同多层金属防护结构的多条第二金属线之间的对应关系随机确定,两条第二金属线之间的连接为同层金属线之间的连接或者为不同层金属线之间通过金属连接孔实现的跳层连接。
8.根据权利要求4至7中任一所述的安全芯片,其特征在于,所述安全芯片包括多个所述多层金属防护结构,多个所述多层金属防护结构均包括至少一第一金属层,该第一金属层在至少一个所述多层金属防护结构中为金属防护层,在至少另一个所述多层金属防护结构中为信号线层。
9.一种实现芯片防护的方法,包括:
制作多个如权利要求1至3中任一所述的多层金属防护结构,所述多层金属防护结构覆盖在芯片的功能模块和/或信号线之上;
将制作的多个所述多层金属防护结构中的第二金属线依次连接,形成整个芯片的多层金属立体防护结构。
10.根据权利要求9所述的方法,其特征在于,所述将制作的多个所述多层金属防护结构中的第二金属线依次连接,包括:不同多层金属防护结构的所述第二金属线之间的连接关系通过随机算法来确定,不同金属防护层的所述第二金属线之间通过金属连接孔进行跳层连接。
11.根据权利要求9或10所述的方法,其特征在于,所述制作多个如权利要求1至3中任一所述的多层金属防护结构时,将同一金属防护层上的第三金属线分为多组,每组中的多个第三金属线通过随机算法一一对应连接,形成该金属防护层的第一金属线的部分或全部线路。
CN202011093932.7A 2020-10-14 2020-10-14 一种多层金属防护结构、安全芯片及实现芯片防护的方法 Active CN112182667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011093932.7A CN112182667B (zh) 2020-10-14 2020-10-14 一种多层金属防护结构、安全芯片及实现芯片防护的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011093932.7A CN112182667B (zh) 2020-10-14 2020-10-14 一种多层金属防护结构、安全芯片及实现芯片防护的方法

Publications (2)

Publication Number Publication Date
CN112182667A CN112182667A (zh) 2021-01-05
CN112182667B true CN112182667B (zh) 2024-07-12

Family

ID=73949835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011093932.7A Active CN112182667B (zh) 2020-10-14 2020-10-14 一种多层金属防护结构、安全芯片及实现芯片防护的方法

Country Status (1)

Country Link
CN (1) CN112182667B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390479A (zh) * 2015-11-03 2016-03-09 深圳国微技术有限公司 一种用于安全芯片的防篡改布线结构
CN106227955A (zh) * 2016-07-22 2016-12-14 天津大学 一种用于芯片顶层金属防护层的重构方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201477600U (zh) * 2009-07-29 2010-05-19 深圳国微技术有限公司 一种保护芯片的篡改检测电路
CN103779334B (zh) * 2012-10-23 2016-12-21 北京同方微电子有限公司 一种用于智能卡的有源防护装置
US9455233B1 (en) * 2015-12-02 2016-09-27 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
CN106503780B (zh) * 2016-10-31 2019-05-14 天津大学 用于芯片顶层金属防护层的完整性检测方法及装置
CN109585419A (zh) * 2018-09-30 2019-04-05 天津大学 对重要区域加强防护的芯片顶层金属防护层布线方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390479A (zh) * 2015-11-03 2016-03-09 深圳国微技术有限公司 一种用于安全芯片的防篡改布线结构
CN106227955A (zh) * 2016-07-22 2016-12-14 天津大学 一种用于芯片顶层金属防护层的重构方法

Also Published As

Publication number Publication date
CN112182667A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US8502396B2 (en) Embedded package security tamper mesh
CN108141978B (zh) 具有嵌入式篡改响应传感器的电路板和电子封装
JP4472232B2 (ja) 半導体装置の製造方法
CN106067460A (zh) 包括受保护的后表面的电子芯片
CN102224567A (zh) 具有缆线平板的整合电容器
CN102224565A (zh) 具有十字元件阵列的整合电容器
CA2395900A1 (en) Matched vertical capacitors
US6657307B2 (en) Semiconductor integrated circuit having functional macro with improved power line connection structure
CN112182667B (zh) 一种多层金属防护结构、安全芯片及实现芯片防护的方法
US20180308808A1 (en) Active shield for protecting a device from backside attacks
TWM535326U (zh) 面板結構以及靜電破壞檢測系統
KR20010021191A (ko) 다층 회로 기판
TWI587193B (zh) 觸控面板
CN110363032B (zh) 安全芯片的主动屏蔽层电路
US9892966B1 (en) Metal only post-mask ECO for integrated circuit
US10115676B2 (en) Integrated circuit and method of making an integrated circuit
CN113594193B (zh) 基于半导体集成电路的混合成像探测器芯片及制备方法
JP3864295B2 (ja) 半導体素子及びその製造方法
ES2707364T3 (es) Sistema de detección de intrusiones
JP2007013211A (ja) 半導体装置
WO2017003422A1 (en) Pad patterns
CN106484932A (zh) 一种提高有源屏蔽布线安全性的方法
EP3574721B1 (en) An electronic sensitive zone protection system
KR100790976B1 (ko) 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법
JP2004342762A (ja) 回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant