CN113594193B - 基于半导体集成电路的混合成像探测器芯片及制备方法 - Google Patents

基于半导体集成电路的混合成像探测器芯片及制备方法 Download PDF

Info

Publication number
CN113594193B
CN113594193B CN202111157221.6A CN202111157221A CN113594193B CN 113594193 B CN113594193 B CN 113594193B CN 202111157221 A CN202111157221 A CN 202111157221A CN 113594193 B CN113594193 B CN 113594193B
Authority
CN
China
Prior art keywords
layer
electrode
bridge
reflective
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111157221.6A
Other languages
English (en)
Other versions
CN113594193A (zh
Inventor
刘伟
王鹏
郭得福
马仁旺
段程鹏
欧秦伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhongkelide Infrared Technology Co ltd
Original Assignee
Xi'an Zhongkelide Infrared Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Zhongkelide Infrared Technology Co ltd filed Critical Xi'an Zhongkelide Infrared Technology Co ltd
Priority to CN202111157221.6A priority Critical patent/CN113594193B/zh
Publication of CN113594193A publication Critical patent/CN113594193A/zh
Application granted granted Critical
Publication of CN113594193B publication Critical patent/CN113594193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14629Reflectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请实施例提供一种基于半导体集成电路的混合成像探测器芯片及制备方法,涉及半导体技术领域,该混合成像探测器芯片包括基底、反射层和微桥结构,反射层包括相互绝缘且位于同一层的第一反射层和第二反射层;微桥结构包括第一桥梁、第二桥梁和桥面,桥面的电极层包括相互绝缘设置的第一电极层和第二电极层。本申请实施例通过使第一电极层与第一反射层和第二反射层中之一连接,第二电极层与第一反射层和第二反射层中另一个连接,使得第一反射层与第一电极层或者第二电极层上电子均衡,第二反射层与第二电极层或者第一电极层上的电子均衡,防止反射层与电极层之间产生静电吸附作用,进而避免微桥结构发生坍塌,提高了混合成像探测器芯片的良率。

Description

基于半导体集成电路的混合成像探测器芯片及制备方法
技术领域
本申请实施例涉及半导体技术领域,尤其涉及一种基于半导体集成电路的混合成像探测器芯片及制备方法。
背景技术
随着工业和生活水平的发展,单纯的红外成像或者单纯的可见光成像已不能满足需求,具有更宽波段的成像技术越来越受到关注,特别是能同时对可见光和红外光敏感的成像技术。
相关技术中,混合成像探测器芯片包括可见光探测结构和红外探测结构,其中,红外探测结构通常包括基底、反射层、牺牲层以及微桥结构,其中,反射层和牺牲层依次层叠设置在基底上,该微桥结构通常包括桥梁和微桥桥面,桥梁位于牺牲层内,微桥桥面设置在牺牲层上,且微桥桥面与反射层具有重叠区域,当微桥桥面或者反射层产生电子的积累时,微桥表面与反射层之间会产生静电效应,会致使微桥结构发生坍塌,降低混合成像探测器芯片的良率。
发明内容
鉴于上述问题,本申请实施例提供一种基于半导体集成电路的混合成像探测器芯片及制备方法,以解决相关技术中微桥结构易发生坍塌的技术问题。
为了实现上述目的,本申请实施例提供如下技术方案:
本申请实施例的第一方面提供一种基于半导体集成电路的混合成像探测器芯片,包括:
基底,所述基底内具有晶体管,所述晶体管包括栅极以及设置在所述栅极两侧的源极和漏极;
反射层,所述反射层设置在所述基底上,所述反射层包括相互绝缘且位于同一层的第一反射层和第二反射层;
位于所述反射层上方的微桥结构,所述微桥结构包括第一桥梁、第二桥梁以及连接所述第一桥梁和所述第二桥梁的桥面,所述桥面的电极层包括相互绝缘设置的第一电极层和第二电极层,所述第一电极层通过所述第二桥梁与所述第一反射层和所述第二反射层中其中一个连接,所述第二电极层通过所述第一桥梁与所述第一反射层和所述第二反射层中另一个连接;
位于所述微桥结构上方的可见光探测结构,所述可见光探测结构包括多个第一半导体层和多个第二半导体层,多个所述第一半导体层和多个所述第二半导体层沿垂直于所述基底方向依次层叠交替设置,其中,多个所述第一半导体层的一端连接在一起,并通过所述第一桥梁与所述源极连接,多个所述第二半导体层的一端连接起来,并通过所述第二桥梁接地。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第一反射层包括第一反射段和第二反射段,所述第一反射段沿第一方向延伸,所述第二反射段设置在所述第一反射段的一侧;
所述第二反射层包括第三反射段和第四反射段,所述第三反射段沿所述第一方向延伸,沿第二方向,所述第三反射段与所述第一反射段之间具有间距,所述第四反射段设置在所述第三反射段的一侧,其中,所述第一方向和所述第二方向相互垂直;
所述第二反射段背离所述第一反射段的端部朝向所述第三反射段,并与所述第三反射段之间具有间隔,所述第四反射段背离所述第三反射段的端部朝向所述第一反射段,并与所述第一反射段之间具有间隔。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第二反射段的个数为多个,多个所述第二反射段沿所述第一方向间隔设置在所述第一反射段的一侧;
所述第四反射段的个数为多个,多个所述第四反射段沿所述第一方向间隔设置在所述第三反射段的一侧;
多个所述第二反射段和多个所述第四反射段沿所述第一方向交替设置。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第一反射段的一端通过所述第一桥梁与所述第二电极层连接,所述第三反射段的一端通过所述第二桥梁与所述第一电极层连接。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第一电极层包括第一平板电极和第一叉指电极,所述第一平板电极沿所述第一方向延伸,所述第一叉指电极设置在所述第一平板电极的一侧,所述第一平板电极的一端通过所述第二桥梁与第三反射段的一端连接;
所述第二电极层包括第二平板电极和第二叉指电极,所述第二平板电极沿所述第一方向延伸,所述第二叉指电极设置在所述第二平板电极的一侧,所述第二平板电极的一端通过所述第一桥梁与所述第一反射段连接;
沿所述第二方向,所述第一平板电极与所述第二平板电极之间具有间距;
所述第一叉指电极背离所述第一平板电极的端部朝向所述第二平板电极,并与所述第二平板电极之间具有间隔,所述第二叉指电极背离所述第二平板电极的端部朝向所述第一平板电极,并与所述第一平板电极之间具有间隔。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第二叉指电极的个数为多个,多个所述第二叉指电极沿所述第一方向间隔设置;
所述第一叉指电极的个数为多个,多个所述第一叉指电极沿所述第一方向间隔设置;
多个所述第一叉指电极与多个所述第二叉指电极沿所述第一方向交替设置。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述桥面还包括第一保护层、第二保护层、红外吸收层以及导电层,所述第一保护层、所述红外吸收层、所述电极层、所述第二保护层以及所述导电层依次层叠设置。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第一保护层和所述第二保护层的材质包括二氧化硅、氮氧化硅、氮化硅或者碳化硅中至少一种;所述电极层的材质包括钛或者氮化钛;所述红外吸收层的材质包括硅或者氮化硅。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第一半导体层通过第一连接导线与所述第一桥梁连接,所述第二半导体层通过第二连接导线与所述第二桥梁连接。
如上所述的基于半导体集成电路的混合成像探测器芯片,其中,所述第一半导体层中的掺杂离子为P型,所述第二半导体层中的掺杂离子为N型。
本申请实施例的第二方面提供一种基于半导体集成电路的混合成像探测器芯片的制备方法,包括如下步骤:
提供基底,所述基底内具有晶体管,所述晶体管包括栅极以及设置在所述栅极两侧的源极和漏极;
在所述基底上形成反射层,所述反射层包括相互绝缘且位于同一层的第一反射层和第二反射层;
在所述反射层上形成微桥结构,所述微桥结构包括第一桥梁、第二桥梁以及连接所述第一桥梁和所述第二桥梁的桥面,所述桥面的电极层包括相互绝缘设置的第一电极层和第二电极层,所述第一电极层通过所述第一桥梁与所述第一反射层和所述第二反射层中其中一个连接,所述第二电极层通过所述第二桥梁与所述第一反射层和所述第二反射层中另一个连接;
在所述微桥结构上形成可见光探测结构,所述可见光探测结构包括多个第一半导体层和多个第二半导体层,多个所述第一半导体层和多个所述第二半导体层沿垂直于所述基底方向依次层叠交替设置,其中,多个所述第一半导体层的一端连接在一起,并通过所述第一桥梁与所述源极连接,多个所述第二半导体层的一端连接起来,并通过所述第二桥梁接地。
如上所述的基于半导体集成电路的混合成像探测器芯片的制备方法,其中,在所述基底上形成反射层的步骤包括:
在所述基底上形成初始反射层;
在所述初始反射层上形成掩膜层;
图形化所述掩膜层,以在所述掩膜层内形成掩膜图案,所述掩膜图案包括第一掩膜图案和第二掩膜图案,所述第一掩膜图案包括沿第一方向延伸的第一掩膜条和多个第二掩膜条,多个所述第二掩膜条沿第一方向间隔设置在所述第一掩膜条上,所述第二掩膜图案包括沿所述第一方向延伸的第三掩膜条和多个第四掩膜条,多个所述第四掩膜条沿第一方向间隔设置在所述第三掩膜条上,其中,每个所述第二掩膜条背离所述第一掩膜条的端部朝向所述第三掩膜条,并与所述第三掩膜条之间具有间隔,每个所述第四掩膜条背离所述第三掩膜条的端部朝向所述第一掩膜条,并与所述第一掩膜条之间具有间隔,所述第一掩膜条和所述第二掩膜条沿第二方向间隔设置,多个所述第二掩膜条和多个所述第四掩膜条沿第一方向交替设置,所述第一方向和所述第二方向相互垂直;
以所述掩膜层作为掩膜,去除未被所述第一掩膜图案和所述第二掩膜图案遮挡的所述初始反射层,被保留下来的所述初始反射层构成反射层。
本申请实施例提供的基于半导体集成电路的混合成像探测器芯片及制备方法中,通过将反射层设置成相互绝缘且位于同一层的第一反射层和第二反射层,并使得第一电极层与第一反射层和第二反射层中的其中一个电连接,第二电极层与第一反射层和第二反射层中的另一个电连接,使得第一电极层与第一反射层或者第二反射层上电子均衡,第二电极层与第一反射层或者第二反射层上电子均衡,防止电极层与反射层之间产生静电吸附作用,进而避免微桥结构发生坍塌,提高了混合成像探测器芯片的良率。
除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外,本申请实施例提供的基于半导体集成电路的混合成像探测器芯片及制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果,将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的基于半导体集成电路的混合成像探测器芯片的结构示意图;
图2为本申请实施例提供的基于半导体集成电路的混合成像探测器芯片的部分结构示意图;
图3为本申请实施例提供的反射层的结构示意图;
图4为本申请实施例提供的电极层的结构示意图;
图5为本申请实施例提供的基于半导体集成电路的混合成像探测器芯片的制备方法的工艺流程图;
图6为本申请实施例提供的基于半导体集成电路的混合成像探测器芯片的制备方法中形成初始电极层和掩膜层的结构示意图;
图7为申请实施例提供的基于半导体集成电路的混合成像探测器芯片的制备方法中掩膜层的俯视图;
图8为本申请实施例提供的基于半导体集成电路的混合成像探测器芯片的制备方法中形成介质层的结构示意图;
图9为本申请实施例提供的基于半导体集成电路的混合成像探测器芯片的制备方法中形成通孔的结构示意图;
图10为本申请实施例提供的基于半导体集成电路的混合成像探测器芯片的制备方法中形成互连结构的结构示意图。
附图标记说明:
100:基底;110:晶体管;111:栅极;112:源极;113:漏极;114:栅氧化层;115:控制极;
200:反射层;210:第一反射层;211:第一反射段;212:第二反射段;220:第二反射层;221:第三反射段;222:第四反射段;230:初始反射层;
300:介质层;310:互连结构;320:通孔;
400:微桥结构;410:第一桥梁;420:第二桥梁;430:桥面;440:第一保护层;450:红外吸收层;460:电极层;470:第二保护层;480:导电层;461:第一电极层;4611:第一平板电极;4612:第一叉指电极;462:第二电极层;4621:第二平板电极;4622:第二叉指电极;
500:可见光探测结构;510:第一半导体层;520:第二半导体层;530:第三保护层;
600:掩膜层;610:第一掩膜条;620:第二掩膜条;630:第三掩膜条;640:第四掩膜条;
700:第一连接导线;800:第二连接导线。
具体实施方式
相关技术中,在形成微桥结构之后,通常需要利用扫描电阻显微镜观察微桥结构的微观形状,在观察的过程中,扫描电阻显微镜会形成电子束,该电子束会在微桥结构或者反射层上积累,当积累到一定程度之后,微桥结构与反射层之间产生静电吸引作用力,导致微桥结构发生坍塌,降低混合成像探测器芯片的良率。
鉴于此,本申请实施例提供了一种基于半导体集成电路的混合成像探测器芯片及其制备方法,通过将反射层设置成相互绝缘且位于同一层的第一反射层和第二反射层,第一电极层与第一反射层和第二反射层中的其中一个电连接,第二电极层与第一反射层和第二反射层中的另一个电连接,使得第一电极层与第一反射层或者第二反射层上电子均衡,第二电极层与第一反射层或者第二反射层上电子均衡,防止电极层与反射层之间产生静电吸附作用,进而避免微桥结构发生坍塌,提高了混合成像探测器芯片的良率。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本申请保护的范围。
下面将结合图1至图9所示,对基于半导体集成电路的混合成像探测器芯片及制备方法进行详细的介绍。
如图1所示,本申请实施例提供的基于半导体集成电路的混合成像探测器芯片,该混合成像探测器芯片主要应用于医疗测温或者医疗辅助诊断中,其包括基底100、反射层200以及微桥结构400,其中,基底100作为混合成像探测器芯片的支撑部件,用于支撑设在其上的其他部件,其中,基底100可以由半导体材料制成,半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
基底100内具有晶体管110,其中,晶体管110包括栅极111、源极112、漏极113、栅氧化层114以及控制极115,源极112和漏极113分别位于栅极111的两侧,栅氧化层114覆盖在栅极111、源极112以及漏极113上,控制极115设置在栅氧化层114上,且控制极115至少与栅极111相对,以便于实现对栅极111的控制。
反射层200设置在基底100上,混合成像探测器芯片在工作时,部分的光线可以经由微桥结构400传递至基底100内,因此,本实施例在基底100上设置有对光线具有反射功能的反射层200,利用反射层200可以将光线反射至微桥结构400处,提高了混合成像探测器芯片的灵敏度。其中,反射层200的材质可以包括铝、钛、钽中至少一种。
反射层200包括第一反射层210和第二反射层220,第一反射层210和第二反射层220位于同一层并且相互绝缘设置,示例性地,基底100上设置有介质层300,第一反射层210和第二反射层220设置在介质层300内,并利用介质层300实现第一反射层210和第二反射层220的绝缘设置。
在本实施例中,介质层300内还可以设置有互连结构310,互连结构310用于实现微桥结构400与基底100内的电路之间的电连接,其中,互连结构310的材质包括金属钨或者金属铜。
微桥结构400位于反射层200的上方,也可以说,微桥结构400设置在介质层300的上方,其中,微桥结构400包括第一桥梁410、第二桥梁420以及用于连接第一桥梁410和第二桥梁420的桥面430,其中,无论是桥面430、第一桥梁410还是第二桥梁420中均包括第一保护层440、红外吸收层450、电极层460、第二保护层470以及导电层480。
参考图1,从左往右,第一个虚线框内的结构为第一桥梁410,第二个虚线框内的结构为第二桥梁420。
第一保护层440、红外吸收层450、电极层460、第二保护层470以及导电层480依次层叠设置,且第一保护层440位于最下层。
其中,第一保护层440和第二保护层470的材质包括二氧化硅、氮氧化硅、氮化硅或者碳化硅中至少一种,本实施例通过第一保护层440和第二保护层470的设置,对电极层460进行保护,防止后续的刻蚀工艺中对电极层460造成损伤,提高了混合成像探测器芯片的性能。
红外吸收层450的材质包括硅或者氮化硅,利用红外吸收层450的设置实现对红外线的吸收,以实现混合成像探测器芯片中红外探测结构的性能。
在本实施例中,桥面430中的电极层460包括相互绝缘设置的第一电极层461和第二电极层462,第一电极层461通过第二桥梁420与第一反射层210和第二反射层220中的一个连接,第二电极层462通过第一桥梁410与第一反射层210和第二反射层220中的另一个连接。
需要说明的是,当第一电极层461与第一反射层210连接时,第二电极层462与第二反射层220连接;当第一电极层461与第二反射层220连接时,第二电极层462与第一反射层210连接。
本实施例通过将反射层200设置成相互绝缘且位于同一层的第一反射层210和第二反射层220,并使得第一电极层461与第一反射层210和第二反射层220中的其中一个连接,第二电极层462与第一反射层210和第二反射层220中的另外一个连接,使得第一电极层461与第一反射层210或者第二反射层220上电子均衡,第二电极层462与第一反射层210或者第二反射层220上的电子均衡,防止反射层200与电极层460之间产生静电吸附作用,进而避免微桥结构400发生坍塌,提高了混合成像探测器芯片的良率。
在本实施例中,第一反射层210可以与第一桥梁410之间为直接连接,也可以为间接连接,比如,第一反射层210可以通过互连结构310与第一桥梁410连接。
可见光探测结构500设置在微桥结构400上,其中,可见光探测结构500包括多个第一半导体层510和多个第二半导体层520,多个第一半导体层510和多个第二半导体层520沿垂直于基底100方向依次层叠交替设置,也就是说,至少一个第一半导体层510位于相邻的第二半导体层520之间。
多个第一半导体层510的一端连接在一起,并通过第一桥梁410与源极112连接,多个第二半导体层520的一端连接起来,并通过第二桥梁420接地。
以图1所示的方位为例,多个第一半导体层510的左端连接在一起,并通过第一桥梁410与源极112连接,其中,第一半导体层510与第一桥梁410之间可以为间接连接,例如,第一半导体层510通过第一连接导线700与第一桥梁410连接。此外,第一半导体层510可以通过第一连接导线700与第一桥梁410中导电层480连接。
多个第二半导体层520的右端连接在一起,并通过第二桥梁420接地,其中,第二半导体层520与第二桥梁420之间可以为间接连接,例如,第二半导体层520通过第二连接导线800与第二桥梁420连接,此外,第二半导体层520可以通过第二连接导线800与第二桥梁420中导电层480连接。
如图2所示,当可见光探测结构500吸收可见光产生信号之后,该信号会通过第一桥梁410的导电层480传递至晶体管110的源极112处,通过控制极115上也可以被施加上高电压,使得晶体管110的源极112与漏极113连通,并通过漏极113传递至位于基底100内的集成电路处进行处理。
微桥结构400所产生的红外信号可以通过第一桥梁410和第二桥梁420中的电极层460传递至位于基底100中的集成电路处进行处理。
本实施例中,微桥结构400中的信号和可见光探测结构500中的信号分别通过电极层460和导电层480传递至集成电路处,这样可以防止两种信号发生信号的干扰,提高了混合成像探测芯片的性能。
在一些实施例中,第一半导体层510中的掺杂离子和第二半导体层520中的掺杂离子的类型不同,比如,第一半导体层510的掺杂离子为P型,第二半导体层520中的掺杂离子为N型,使得第一半导体层510和第二半导体层520之间形成PN结,以实现可见光探测结构500的性能。
可见光探测结构500还包括第三保护层530,第三保护层530对第一半导体层510和第二半导体层520进行保护,降低在制备混合成像探测器芯片的其他部件时对第一半导体层510和第二半导体层520的损伤,提高了可见光探测结构500的使用寿命。
如图3所示,在一些实施例中,第一反射层210包括第一反射段211和第二反射段212,其中,第一反射段211沿第一方向延伸,第一方向为图3中的X方向。
第二反射段212设置在第一反射段211的一侧,例如,第二反射段212设置在第一反射段211的下侧面上,第二反射段212背离第一反射段211的端部朝向第三反射段221,且第二反射段212背离第一反射段211的端部与第三反射段221之间具有间距。
第二反射层220包括第三反射段221和第四反射段222,第三反射段221沿第一方向延伸,并且,沿第二方向,第三反射段221和第一反射段211之间具有间距,也就是说,第三反射段221和第一反射段211沿第二方向间隔设置,其中,第二方向与第一方向相互垂直,第二方向为图3中的Y方向。
第四反射段222设置在第三反射段221的一侧,如图3所示,第四反射段222设置在第三反射段221的上侧面,第四反射段222背离第三反射段221的一端朝向第一反射段211,且第四反射段222背离第三反射段221的端部与第一反射段211之间具有间隔。
本实施例通过对第一反射层210和第二反射层220进行设计,可以方便与后续所形成的电极层460的结构相匹配,在防止反射层200与电极层460形成静电作用的同时,也能避免反射层200与电极层460之间形成短路,保证了混合成像探测器芯片的良率。
在一些实施例中,第二反射段212的个数为多个,多个第二反射段212沿第一方向间隔设置在第一反射段211的一侧。
第四反射段222的个数为多个,多个第四反射段222沿第一方向间隔设置在第三反射段221的一侧;多个第二反射段212和多个第四反射段222沿第一方向交替设置。
示例性地,如图3所示,第二反射段212的个数为两个,两个第二反射段212沿第一方向间隔设置,第四反射段222的个数为三个,三个第四反射段222沿第一方向间隔设置,且从左往右,第一个第二反射段212设置在第一个第四反射段222和第二个第四反射段222之间,第二个第二反射段212设置在第二个第四反射段222和第三个第四反射段222之间。
在本实施例中,通过将第二反射段212和第四反射段222的个数设置为多个,可以增加反射层200的反射效果。
需要说明的是,第一反射段211与第二反射段212可以相互垂直,也可以不垂直,当第一反射段211与第二反射段212相互垂直时,可以便于第一反射层210的制备。
在一些实施例中,第一反射段211的一端通过第一桥梁410与第二电极层462连接,例如,第一反射段211的一端可以通过一个互连结构310与第一桥梁410连接,以图3所示的方位为例,第一反射段211的左端通过一个互连结构310与第一桥梁410连接。
第三反射段221的一端与第二桥梁420连接,例如,第三反射段221的一端可以通过一个互连结构310与第二桥梁420连接,以图3所示的方位为例,第三反射段221的右端通过一个互连结构310与第二桥梁420连接。
在一些实施例中,如图4所示,第一电极层461包括第一平板电极4611和第一叉指电极4612,第一平板电极4611沿第一方向延伸,第一叉指电极4612设置在第一平板电极4611的一侧,第一平板电极4611的一端通过第二桥梁420与第三反射段221的一端连接。
第二电极层462包括第二平板电极4621和第二叉指电极4622,第二平板电极4621沿第一方向延伸,且沿第二方向,第二平板电极4621与第一平板电极4611之间具有间距,即,第二平板电极4621与第一平板电极4611沿第二方向间隔设置。
第二叉指电极4622设置在第二平板电极4621的一侧,第二平板电极4621的一端通过第一桥梁410与第一反射段211连接。
本实施例通过使第一电极层461与第二反射层220连接,第二电极层462与第一反射层210连接,使得第一反射层210与第二电极层462上电子均衡,第二反射层220与第一电极层461上的电子均衡,防止反射层200与电极层460之间产生静电吸附作用,进而避免微桥结构400发生坍塌,提高了混合成像探测器芯片的良率。
此外,还可以防止反射层200与第一电极层461和反射层200与第二电极层462之间形成短路,保证了混合成像探测器芯片的良率。
在一些实施例中,第二叉指电极4622的个数为多个,多个第二叉指电极4622沿第一方向间隔设置;第一叉指电极4612的个数为多个,多个第一叉指电极4612沿第一方向间隔设置;多个第一叉指电极4612与多个第二叉指电极4622沿第一方向交替设置。
如图4所示,第一叉指电极4612的个数为两个,两个第一叉指电极4612沿第一方向间隔设置,第二叉指电极4622的个数为三个,三个第二叉指电极4622沿第一方向间隔设置,且从左往右,第一个第一叉指电极4612设置在第一个第二叉指电极4622和第二个第二叉指电极4622之间,第二个第一叉指电极4612设置在第二个第二叉指电极4622和第三个第二叉指电极4622之间。
在本实施例中,通过将第一叉指电极4612和第二叉指电极4622的个数设置为多个,可以增加电极层460的宽度,进而降低电极层460的电阻。
如图5所示,本申请实施例还提供一种基于半导体集成电路的混合成像探测器芯片的制备方法,包括如下步骤:
步骤S100:提供基底100,基底100内具有晶体管110,晶体管110包括栅极111以及设置在栅极111两侧的源极112和漏极113。
示例性地,继续参考图1,基底100作为混合成像探测器芯片的支撑部件,用于支撑设在其上的其他部件,其中,基底100可以由半导体材料制成,半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
晶体管110的制备工艺与现有技术中的制备工艺相同,本实施例在此不再多加赘述。
步骤S200:在基底100上形成反射层200,反射层200包括相互绝缘且位于同一层的第一反射层210和第二反射层220。
示例性地,如图6所示,在基底100上形成初始反射层230,例如,可以利用沉积工艺在基底100上形成初始反射层230,其中,沉积工艺可以包括化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺中的一种。
待形成初始反射层230之后,在初始反射层230上形成掩膜层600,例如,可以通过涂覆方式,在初始反射层230上形成一定厚度的光刻胶层。
然后,如图7所示,图形化掩膜层600,以在掩膜层600内形成掩膜图案,例如,利用曝光、显影或者刻蚀方式图形化光刻胶层,使得光刻胶层内形成掩膜图案,其中,掩膜图案包括第一掩膜图案和第二掩膜图案,第一掩膜图案包括沿第一方向延伸的第一掩膜条610和多个第二掩膜条620,多个第二掩膜条620沿第一方向间隔设置在第一掩膜条610上,第二掩膜图案包括沿第一方向延伸的第三掩膜条630和多个第四掩膜条640,多个第四掩膜条640沿第一方向间隔设置在第三掩膜条630上,且每个第四掩膜条640背离第三掩膜条630的端部朝向第一掩膜条610,并与第一掩膜条610之间具有间隔,每个第二掩膜条620背离第一掩膜条610的端部朝向第三掩膜条630,并与第三掩膜条630之间具有间隔,且多个第二掩膜条620和多个第四掩膜条640沿第一方向交替设置,第一方向与第二方向相互垂直。
第一方向为图7中X方向,第二方向为图7中Y方向。
之后,以掩膜层600作为掩膜,利用刻蚀气体或者刻蚀液,去除未被第一掩膜图案和第二掩膜图案遮挡的初始反射层230,被保留下来的初始反射层230构成反射层200。
在形成反射层200之后,如图8所示,可以在基底100上形成介质层300,该介质层300可以覆盖反射层200。
之后,如图9所示,可以通过刻蚀的方式形成两个通孔320,两个通孔320分别位于反射层200的两侧。
最后,如图10所示,利用沉积工艺分别在通孔320内形成导电材料,以形成互连结构310。
步骤S300:微桥结构400包括第一桥梁410、第二桥梁420以及连接第一桥梁410和第二桥梁420的桥面430,桥面430的电极层460包括相互绝缘设置的第一电极层461和第二电极层462,第一电极层461通过第一桥梁410与第一反射层210和第二反射层220中其中一个连接,第二电极层462通过第二桥梁420与第一反射层210和第二反射层220中另一个连接。
步骤S400:在微桥结构400上形成可见光探测结构500,可见光探测结构500包括多个第一半导体层510和多个第二半导体层520,多个第一半导体层510和多个第二半导体层520沿垂直于基底100方向依次层叠交替设置,其中,多个第一半导体层510的一端连接在一起,并通过第一桥梁410与源极112连接,多个第二半导体层520的一端连接起来,并通过第二桥梁420接地。
微桥结构400和可见光探测结构500的形成过程均采用常规的技术手段形成,本实施例在此不再多加赘述。
本实施例通过将反射层200设置成相互绝缘且位于同一层的第一反射层210和第二反射层220,并使得第一电极层461与第一反射层210和第二反射层220中的其中一个连接,第二电极层462与第一反射层210和第二反射层220中的另外一个连接,使得第一电极层461与第一反射层210或者第二反射层220上电子均衡,第二电极层462与第一反射层210或者第二反射层220上的电子均衡,防止反射层200与电极层460之间产生静电吸附作用,进而避免微桥结构400发生坍塌,提高了混合成像探测器芯片的良率。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
应当指出,在说明书中提到的“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等表示所述的实施例可以包括特定特征、结构或特性,但未必每个实施例都包括该特定特征、结构或特性。此外,这样的短语未必是指同一实施例。此外,在结合实施例描述特定特征、结构或特性时,结合明确或未明确描述的其他实施例实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (12)

1.一种基于半导体集成电路的混合成像探测器芯片,其特征在于,包括:
基底,所述基底内具有晶体管,所述晶体管包括栅极以及设置在所述栅极两侧的源极和漏极;
反射层,所述反射层设置在所述基底上,所述反射层包括相互绝缘且位于同一层的第一反射层和第二反射层;
位于所述反射层上方的微桥结构,所述微桥结构包括第一桥梁、第二桥梁以及连接所述第一桥梁和所述第二桥梁的桥面,所述桥面的电极层包括相互绝缘设置的第一电极层和第二电极层,所述第一电极层通过所述第二桥梁与所述第一反射层和所述第二反射层中其中一个连接,所述第二电极层通过所述第一桥梁与所述第一反射层和所述第二反射层中另一个连接;
位于所述微桥结构上方的可见光探测结构,所述可见光探测结构包括多个第一半导体层和多个第二半导体层,多个所述第一半导体层和多个所述第二半导体层沿垂直于所述基底方向依次层叠交替设置,其中,多个所述第一半导体层的一端连接在一起,并通过所述第一桥梁与所述源极连接,多个所述第二半导体层的一端连接起来,并通过所述第二桥梁接地。
2.根据权利要求1所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第一反射层包括第一反射段和第二反射段,所述第一反射段沿第一方向延伸,所述第二反射段设置在所述第一反射段的一侧;
所述第二反射层包括第三反射段和第四反射段,所述第三反射段沿所述第一方向延伸,沿第二方向,所述第三反射段与所述第一反射段之间具有间距,所述第四反射段设置在所述第三反射段的一侧,其中,所述第一方向和所述第二方向相互垂直;
所述第二反射段背离所述第一反射段的端部朝向所述第三反射段,并与所述第三反射段之间具有间隔,所述第四反射段背离所述第三反射段的端部朝向所述第一反射段,并与所述第一反射段之间具有间隔。
3.根据权利要求2所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第二反射段的个数为多个,多个所述第二反射段沿所述第一方向间隔设置在所述第一反射段的一侧;
所述第四反射段的个数为多个,多个所述第四反射段沿所述第一方向间隔设置在所述第三反射段的一侧;
多个所述第二反射段和多个所述第四反射段沿所述第一方向交替设置。
4.根据权利要求2或3所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第一反射段的一端通过所述第一桥梁与所述第二电极层连接,所述第三反射段的一端通过所述第二桥梁与所述第一电极层连接。
5.根据权利要求4所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第一电极层包括第一平板电极和第一叉指电极,所述第一平板电极沿所述第一方向延伸,所述第一叉指电极设置在所述第一平板电极的一侧,所述第一平板电极的一端通过所述第二桥梁与第三反射段的一端连接;
所述第二电极层包括第二平板电极和第二叉指电极,所述第二平板电极沿所述第一方向延伸,所述第二叉指电极设置在所述第二平板电极的一侧,所述第二平板电极的一端通过所述第一桥梁与所述第一反射段连接;
沿所述第二方向,所述第一平板电极与所述第二平板电极之间具有间距;
所述第一叉指电极背离所述第一平板电极的端部朝向所述第二平板电极,并与所述第二平板电极之间具有间隔,所述第二叉指电极背离所述第二平板电极的端部朝向所述第一平板电极,并与所述第一平板电极之间具有间隔。
6.根据权利要求5所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第二叉指电极的个数为多个,多个所述第二叉指电极沿所述第一方向间隔设置;
所述第一叉指电极的个数为多个,多个所述第一叉指电极沿所述第一方向间隔设置;
多个所述第一叉指电极与多个所述第二叉指电极沿所述第一方向交替设置。
7.根据权利要求1-3任一项所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述桥面还包括第一保护层、第二保护层、红外吸收层以及导电层,所述第一保护层、所述红外吸收层、所述电极层、所述第二保护层以及所述导电层依次层叠设置。
8.根据权利要求7所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第一保护层和所述第二保护层的材质包括二氧化硅、氮氧化硅、氮化硅或者碳化硅中至少一种;
所述电极层的材质包括钛或者氮化钛;
所述红外吸收层的材质包括硅或者氮化硅。
9.根据权利要求1-3任一项所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第一半导体层通过第一连接导线与所述第一桥梁连接,所述第二半导体层通过第二连接导线与所述第二桥梁连接。
10.根据权利要求9所述的基于半导体集成电路的混合成像探测器芯片,其特征在于,所述第一半导体层中的掺杂离子为P型,所述第二半导体层中的掺杂离子为N型。
11.一种基于半导体集成电路的混合成像探测器芯片的制备方法,其特征在于,包括如下步骤:
提供基底,所述基底内具有晶体管,所述晶体管包括栅极以及设置在所述栅极两侧的源极和漏极;
在所述基底上形成反射层,所述反射层包括相互绝缘且位于同一层的第一反射层和第二反射层;
在所述反射层上形成微桥结构,所述微桥结构包括第一桥梁、第二桥梁以及连接所述第一桥梁和所述第二桥梁的桥面,所述桥面的电极层包括相互绝缘设置的第一电极层和第二电极层,所述第一电极层通过所述第一桥梁与所述第一反射层和所述第二反射层中其中一个连接,所述第二电极层通过所述第二桥梁与所述第一反射层和所述第二反射层中另一个连接;
在所述微桥结构上形成可见光探测结构,所述可见光探测结构包括多个第一半导体层和多个第二半导体层,多个所述第一半导体层和多个所述第二半导体层沿垂直于所述基底方向依次层叠交替设置,其中,多个所述第一半导体层的一端连接在一起,并通过所述第一桥梁与所述源极连接,多个所述第二半导体层的一端连接起来,并通过所述第二桥梁接地。
12.根据权利要求11所述的基于半导体集成电路的混合成像探测器芯片的制备方法,其特征在于,在所述基底上形成反射层的步骤包括:
在所述基底上形成初始反射层;
在所述初始反射层上形成掩膜层;
图形化所述掩膜层,以在所述掩膜层内形成掩膜图案,所述掩膜图案包括第一掩膜图案和第二掩膜图案,所述第一掩膜图案包括沿第一方向延伸的第一掩膜条和多个第二掩膜条,多个所述第二掩膜条沿第一方向间隔设置在所述第一掩膜条上,所述第二掩膜图案包括沿所述第一方向延伸的第三掩膜条和多个第四掩膜条,多个所述第四掩膜条沿第一方向间隔设置在所述第三掩膜条上,其中,每个所述第二掩膜条背离所述第一掩膜条的端部朝向所述第三掩膜条,并与所述第三掩膜条之间具有间隔,每个所述第四掩膜条背离所述第三掩膜条的端部朝向所述第一掩膜条,并与所述第一掩膜条之间具有间隔,所述第一掩膜条和所述第三掩膜条沿第二方向间隔设置,多个所述第二掩膜条和多个所述第四掩膜条沿第一方向交替设置,所述第一方向和所述第二方向相互垂直;
以所述掩膜层作为掩膜,去除未被所述第一掩膜图案和所述第二掩膜图案遮挡的所述初始反射层,被保留下来的所述初始反射层构成反射层。
CN202111157221.6A 2021-09-30 2021-09-30 基于半导体集成电路的混合成像探测器芯片及制备方法 Active CN113594193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111157221.6A CN113594193B (zh) 2021-09-30 2021-09-30 基于半导体集成电路的混合成像探测器芯片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111157221.6A CN113594193B (zh) 2021-09-30 2021-09-30 基于半导体集成电路的混合成像探测器芯片及制备方法

Publications (2)

Publication Number Publication Date
CN113594193A CN113594193A (zh) 2021-11-02
CN113594193B true CN113594193B (zh) 2022-01-25

Family

ID=78242663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111157221.6A Active CN113594193B (zh) 2021-09-30 2021-09-30 基于半导体集成电路的混合成像探测器芯片及制备方法

Country Status (1)

Country Link
CN (1) CN113594193B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114112058B (zh) * 2021-11-19 2024-05-14 深圳迈塔兰斯科技有限公司 微桥结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101927976A (zh) * 2009-09-30 2010-12-29 浙江大立科技股份有限公司 微桥结构红外探测器以及制造方法
CN107101728A (zh) * 2017-05-11 2017-08-29 烟台睿创微纳技术股份有限公司 一种非制冷双色偏振红外探测器及其制造方法
CN111584530A (zh) * 2020-05-19 2020-08-25 上海集成电路研发中心有限公司 一种混合成像探测器结构
CN113328003A (zh) * 2021-02-01 2021-08-31 北京北方高业科技有限公司 一种红外探测器及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5597862B2 (ja) * 2007-03-27 2014-10-01 日本電気株式会社 ボロメータ型THz波検出器
US8058615B2 (en) * 2008-02-29 2011-11-15 Sionyx, Inc. Wide spectral range hybrid image detector
CN106932105A (zh) * 2015-12-31 2017-07-07 上海丽恒光微电子科技有限公司 一种红外探测器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101927976A (zh) * 2009-09-30 2010-12-29 浙江大立科技股份有限公司 微桥结构红外探测器以及制造方法
CN107101728A (zh) * 2017-05-11 2017-08-29 烟台睿创微纳技术股份有限公司 一种非制冷双色偏振红外探测器及其制造方法
CN111584530A (zh) * 2020-05-19 2020-08-25 上海集成电路研发中心有限公司 一种混合成像探测器结构
CN113328003A (zh) * 2021-02-01 2021-08-31 北京北方高业科技有限公司 一种红外探测器及其制备方法

Also Published As

Publication number Publication date
CN113594193A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US10304633B2 (en) Chip capacitor and method for manufacturing the same
JP4472232B2 (ja) 半導体装置の製造方法
EP2652788A2 (en) High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same
KR100530682B1 (ko) 감광픽셀들의어레이
US8378454B2 (en) Semiconductor device including metal-insulator-metal capacitor arrangement
US10497823B2 (en) Light receiving device and method of manufacturing light receiving device
US6448098B1 (en) Detection of undesired connection between conductive structures within multiple layers on a semiconductor wafer
JP4600964B2 (ja) ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法
CN113594193B (zh) 基于半导体集成电路的混合成像探测器芯片及制备方法
JP6854796B2 (ja) 半導体センサ装置
US8796630B2 (en) Thermal-type infrared solid-state image sensing device and method of manufacturing the same
US20110198720A1 (en) Thermal-type infrared solid-state imaging element
KR101475350B1 (ko) 이온 감응형 전계 효과 트랜지스터를 위한 정전기 방전 보호
JP3864295B2 (ja) 半導体素子及びその製造方法
JP2004146632A (ja) 半導体装置およびその製造方法
JP4602287B2 (ja) フォトダイオードアレイ
JP2010225880A (ja) 半導体装置及びその製造方法
US11570383B2 (en) Imaging device
CN102496611B (zh) 用于集成电路金属互连的可靠性测试或mems电极层的结构
JP7116847B2 (ja) 半導体装置およびその製造方法
JP5008580B2 (ja) 赤外線撮像素子の製造方法および赤外線撮像素子
CN113555471B (zh) 基于半导体cmos工艺的红外传感器芯片及其制备方法
JP7150275B2 (ja) 受光素子
US20230304867A1 (en) Infrared sensor
CN113764539A (zh) 红外探测器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant