JP5683930B2 - マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法 - Google Patents

マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5683930B2
JP5683930B2 JP2010277846A JP2010277846A JP5683930B2 JP 5683930 B2 JP5683930 B2 JP 5683930B2 JP 2010277846 A JP2010277846 A JP 2010277846A JP 2010277846 A JP2010277846 A JP 2010277846A JP 5683930 B2 JP5683930 B2 JP 5683930B2
Authority
JP
Japan
Prior art keywords
main surface
mask
mask blank
manufacturing
deformation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010277846A
Other languages
English (en)
Other versions
JP2011175240A (ja
Inventor
勝 田辺
勝 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2010277846A priority Critical patent/JP5683930B2/ja
Priority to CN2011100326267A priority patent/CN102169286A/zh
Priority to KR1020110008586A priority patent/KR101701771B1/ko
Priority to US13/016,645 priority patent/US8455158B2/en
Publication of JP2011175240A publication Critical patent/JP2011175240A/ja
Application granted granted Critical
Publication of JP5683930B2 publication Critical patent/JP5683930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B20/00—Processes specially adapted for the production of quartz or fused silica articles, not otherwise provided for
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Glass Melting And Manufacturing (AREA)
  • Surface Treatment Of Glass (AREA)

Description

本発明は半導体分野におけるマスクブランク用基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法及び半導体デバイスの製造方法に関する。
近年の半導体デバイスの微細化に伴い、光リソグラフィー技術において使用される露光光源の短波長化が進んでいる。透過型の光リソグラフィーの先端分野では露光光源としては、波長が２００ｎｍ以下のＡｒＦエキシマレーザー（波長１９３ｎｍ）が用いられている。しかし、微細化の要求はさらに高まっており、ＡｒＦエキシマレーザー光を露光光源とするだけでは解決が困難となり、斜入射照明法等による高ＮＡ化によって解決を図ってきている。ただ、高ＮＡ化が進むことで、露光装置の焦点深度が小さくなってきている。このため、転写用マスクを露光装置に真空吸着などによりセット（チャック）したときに、この転写用マスクが変形してその平坦度が低下してしまうと、転写用マスクのマスクパターンを被転写体である半導体基板へ転写する際に焦点位置がずれて、転写精度が低下する場合がある。
そのため、マスクブランクに用いられる透明基板を露光装置にセットしたときの当該透明基板の形状を、有限要素法を用いてシミュレーションして平坦度を予測することが提案されている。しかし、有限要素法による基板形状のシミュレーションは基板主表面の形状をある程度正確に予測することはできるが、シミュレーションに要する時間が非常に長いという問題があった。
この課題を解決するために、特許文献１に記載の発明では、透明基板を露光装置にセットしたときの当該透明基板の平坦度を、短い時間でシミュレーションにより算出して予測し、このときの平坦度の予測値が良好な透明基板をマスクブランク用透明基板として選定してマスクブランク又は露光用マスク（転写用マスク）を作製することが開示されている。
特許文献１に記載の発明におけるシミュレーションでは、まず、透明基板の表面形状を測定する。続いて、以下の３つの変形を予測する。ここで、重力方向をＺ方向とする。
（１）透明基板の重力によるＸ方向（Ｚ方向と垂直）に沿う撓み
（２）透明基板を露光装置にセットしたときのマスクステージからの吸着による、マスクステージを支点としたＸ方向に沿う透明基板の反り
（３）透明基板を露光装置にセットしたときのマスクステージからの吸着による、マスクステージに当接するＹ方向（Ｘ方向及びＺ方向と垂直）に沿う透明基板の変形
続いて、これらの予測値と、予め測定した透明基板の表面形状を用いて、撓み微分方程式によりシミュレーションを行っている。シミュレーションにより算出した、露光装置にセットしたときの透明基板の表面形状から、平坦度を求め、その平坦度が仕様に適合している場合に、その透明基板からマスクブランク又は露光用マスクを作製する。
特開２００６−２３５３２１号公報
上記従来技術においても、転写用マスクのマスクパターンを被転写体である半導体基板へ転写する際に生じる焦点位置ずれの課題については十分改善されており、素晴らしい成果が得られている。
しかしながら、半導体デバイスの微細化の要求はさらに厳しくなってきており、液浸露光技術が導入されることで、ＮＡ＞１の超高ＮＡとなってきており、露光装置の焦点深度が非常に小さくなってきている。また、特にＤＲＡＭ ｈｐ４５ｎｍ世代以上の微細パターンを有する転写用マスクにおいては、転写用マスクをマスクステージにチャックする前後での基板形状変化に伴う転写パターン位置のマスクステージ上の基準平面に対する移動が転写精度に与える影響が大きくなってきており、それを考慮した転写パターンの設計パターンからの補正が必要になってきている。
これを実現するには、マスクステージにチャック後の基板主表面の形状予測が、平坦度の予測値（主表面の所定領域での高さ情報の最大値と最小値との差）が高精度であるだけでは不十分であり、基板主表面の所定領域全体での形状変化の予測が高精度にできなければならない。特に、ダブルパターニング技術が適用される転写用マスクの場合においては、チャックする前後での形状変化の予測精度が低いと、基板形状変化に伴い生じる転写パターンのマスクステージ上の基準平面に対する移動位置の予測精度も低下することから、転写パターンの転写対象物（半導体基板上のレジスト膜等）への転写精度に大きな問題となる。
特許文献１によるシミュレーションでは、シミュレーションに要する時間は短くスループットは良好であるが、チャック後の基板主表面の形状予測精度が、ＤＲＡＭ ｈｐ４５ｎｍ世代の転写用マスクやダブルパターニング技術が適用される転写用マスクに用いるマスクブランク用基板に適用するには不十分である。また、有限要素法による基板形状のシミュレーションでは、これらの転写用マスクに対して適用してもそれなりの精度は得られるが、シミュレーションに要する時間が非常に長くスループットに大きな問題が残る。すなわち、透光性基板を露光装置のマスクステージにチャックした後の主表面形状の予測を、短いシミュレーション時間で高精度の予測を行う必要が生じてきた。
上記の課題を解決するために、発明者は、従来技術で選定したマスクブランク用基板に関し、シミュレーションによって得られたマスクステージにチャック後の主表面形状と、実際にマスクステージにチャックしたときの実測の主表面形状との差が大きいものについて、その傾向を鋭意検討した。その結果、シミュレーションと実測との間で差が大きいマスクブランク用基板は、フリースタンディングで実測した主表面形状において、いずれも捩じれの傾向が大きいことを突き止めた。そして、シミュレーションの際に、透光性基板を露光装置のマスクステージにチャックしたときに透光性基板の捩じれが是正される方向に働く変形（以下、捩じれ変形という）も考慮することを考えた。また、パターン形成用の薄膜が形成されたマスクブランクに対して、主表面の形状を測定し、測定した主表面形状からシミュレーションによって、マスクステージにチャック後の主表面形状を算出する場合においても、同様の傾向を示すことを突き止めた。そして、シミュレーションの際に、マスクブランクを露光装置のマスクステージにチャックしたときにマスクブランクの捩じれが是正される方向に働く変形（以下、捩じれ変形という）も考慮することを考えた。
つまり、本発明に係るマスクブランク用基板の製造方法は、主表面が精密研磨された透光性基板を準備する工程と、前記主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前主表面形状を測定する形状測定工程と、前記透光性基板を露光装置のマスクステージにチャックしたときにおけるチャック後主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と、前記チャック後主表面形状から求められる算出領域内の平坦度が所定値以下のものをマスクブランク用基板として選定する選定工程と、を有するマスクブランク用基板の製造方法であって、前記撓み微分方程式は、前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、前記透光性基板をマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、前記透光性基板をマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有することを特徴とするものである。
上記本発明に係るマスクブランク用基板の製造方法において、形状測定工程は、測定した透光性基板とチャック前主表面形状の情報とを対応付けて記録装置に記録する工程を含み、シミュレーション工程は、シミュレーションした透光性基板とチャック後主表面形状の情報とを対応付けて記録装置に記録する工程を含むことが好ましい。
本発明に係るマスクブランク用基板の製造方法は、主表面が精密研磨された透光性基板を準備する工程と、前記主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前主表面形状を測定し、その測定した透光性基板と前記チャック前主表面形状の情報とを対応付けて記録装置に記録する形状測定工程と、前記透光性基板を露光装置のマスクステージにチャックしたときにおけるチャック後主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程とを有するマスクブランク用基板の製造方法であって、前記撓み微分方程式は、前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、前記透光性基板をマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、前記透光性基板をマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有し、前記シミュレーション工程は、シミュレーションした透光性基板と前記チャック後主表面形状の情報とを対応付けて記録装置に記録する工程を含むことを特徴とするものである。
上記本発明に係るマスクブランク用基板の製造方法において、前記実測領域は、露光装置のマスクステージにチャックされる領域を含む領域であることが好ましい。また、前記実測領域は、透光性基板の面取面から０ｍｍを超え３ｍｍ以下の周縁部領域を除いた領域であるとさらによい。
また、上記本発明に係るマスクブランク用基板の製造方法において、前記算出領域は、透光性基板の中心を基準とした１３２ｍｍ角内の領域であると好ましい。さらに、前記平坦度の所定値は、０．２４μｍであると好適である。
上記本発明に係るマスクブランク用基板の製造方法において、前記チャック前主表面形状から求められる所定領域内での平坦度が０．４μｍ以下である透光性基板を選定する工程を有することが好ましい。
また、本発明に係るマスクブランクの製造方法は、上記マスクブランク用基板の製造方法により製造されたマスクブランク用基板の前記主表面上に、パターン形成用薄膜を形成する薄膜形成工程を有するものである。
また、本発明に係る転写用マスクの製造方法は、上記マスクブランクの製造方法により製造されたマスクブランクのパターン形成用薄膜に転写パターンを形成する工程を有するものである。
本発明に係るマスクブランクの製造方法は、透光性基板の主表面上にパターン形成用の薄膜を備えるマスクブランクを準備する工程と、前記マスクブランクの主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前の主表面形状を測定する形状測定工程と、前記マスクブランクを露光装置のマスクステージにチャックしたときにおけるチャック後の主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と、前記チャック後の主表面形状から求められる算出領域内の平坦度が所定値以下のものを選定する選定工程と、を有するマスクブランクの製造方法であって、前記撓み微分方程式は、前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、前記マスクブランクをマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、前記マスクブランクをマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有することを特徴とするものである。
上記本発明に係るマスクブランクの製造方法において、前記形状測定工程は、測定したマスクブランクとチャック前の主表面形状の情報とを対応付けて記録装置に記録する工程を含み、前記シミュレーション工程は、シミュレーションしたマスクブランクとチャック後の主表面形状の情報とを対応付けて記録装置に記録する工程を含むことが好ましい。
本発明に係るマスクブランクの製造方法は、透光性基板の主表面上にパターン形成用の薄膜を備えるマスクブランクを準備する工程と、前記マスクブランクの主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前の主表面形状を測定し、その測定したマスクブランクと前記チャック前の主表面形状の情報とを対応付けて記録装置に記録する形状測定工程と、前記マスクブランクを露光装置のマスクステージにチャックしたときにおけるチャック後の主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程とを有するマスクブランクの製造方法であって、前記撓み微分方程式は、前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、前記マスクブランクをマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、前記マスクブランクをマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有し、前記シミュレーション工程は、シミュレーションしたマスクブランクと前記チャック後の主表面形状の情報とを対応付けて記録装置に記録する工程を含むことを特徴とするものである。
上記本発明に係るマスクブランクの製造方法において、前記実測領域は、露光装置のマスクステージにマスクブランクがチャックされる領域を含む領域であることが好ましい。また、前記実測領域は、透光性基板の面取面から０ｍｍを超え３ｍｍ以下の周縁部領域を除いた領域であるとさらによい。
また、上記本発明に係るマスクブランクの製造方法において、前記算出領域は、マスクブランクの中心を基準とした１３２ｍｍ角内の領域であると好ましい。さらに、前記平坦度の所定値は、０．２４μｍであると好適である。
上記本発明に係るマスクブランクの製造方法において、前記チャック前の主表面形状から求められる所定領域内での平坦度が０．４μｍ以下であるマスクブランクを選定する工程を有することが好ましい。
また、本発明に係る転写用マスクの製造方法は、上記マスクブランクの製造方法により製造されたマスクブランクのパターン形成用の薄膜に転写パターンを形成する工程を有するものである。
本発明に係る転写用マスクの製造方法は、透光性基板の主表面上にパターン形成用の薄膜を備えるマスクブランクを準備する工程と、前記マスクブランクの主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前の主表面形状を測定する形状測定工程と、前記マスクブランクを露光装置のマスクステージにチャックしたときにおけるチャック後の主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と、前記チャック後の主表面形状から求められる算出領域内の平坦度が所定値以下のものを選定する選定工程と、前記選定工程で選定されたマスクブランクのパターン形成用の薄膜に転写パターンを形成する工程とを有する転写用マスクの製造方法であって、前記撓み微分方程式は、前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、前記マスクブランクをマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、前記マスクブランクをマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有することを特徴とするものである。
上記本発明に係る転写用マスクの製造方法において、前記形状測定工程は、測定したマスクブランクとチャック前の主表面形状の情報とを対応付けて記録装置に記録する工程を含み、前記シミュレーション工程は、シミュレーションしたマスクブランクとチャック後の主表面形状の情報とを対応付けて記録装置に記録する工程を含むことが好ましい。
上記本発明に係る転写用マスクの製造方法において、前記実測領域は、露光装置のマスクステージにマスクブランクがチャックされる領域を含む領域であることが好ましい。また、前記実測領域は、透光性基板の面取面から０ｍｍを超え３ｍｍ以下の周縁部領域を除いた領域であるとさらによい。
また、上記本発明に係る転写用マスクの製造方法において、前記算出領域は、マスクブランクの中心を基準とした１３２ｍｍ角内の領域であると好ましい。さらに、前記平坦度の所定値は、０．２４μｍであると好適である。
上記本発明に係る転写用マスクの製造方法において、前記チャック前の主表面形状から求められる所定領域内での平坦度が０．４μｍ以下であるマスクブランクを選定する工程を有することが好ましい。
また、本発明に係る半導体デバイスの製造方法は、上記転写用マスクの製造方法により製造された転写用マスクを用い、半導体ウェハ上に回路パターンを形成するものである。
本発明は、シミュレーションの際に、透光性基板を露光装置にチャックしたときに透光性基板の捩じれが是正される方向に働く変形である捩じれ変形を考慮することにより、マスクブランク用基板を露光装置にチャックしたときの当該透光性基板の主表面形状を、より高精度に予測することができる。これにより、液浸露光技術が導入された露光装置に用いられる転写用マスクのマスクブランク用基板に適した透光性基板を選定することができる。また、チャック後主表面形状を精度良く予測できることから、転写用マスクのチャック前後における転写パターンの基準平面に対する移動を精度良く予測でき、それを考慮して設計パターンを補正して転写用マスクを作製することができる。
また、本発明は、シミュレーションの際に、マスクブランクを露光装置にチャックしたときにマスクブランクの捩じれが是正される方向に働く変形である捩じれ変形を考慮することにより、マスクブランクを露光装置にチャックしたときの当該マスクブランクの主表面形状を、より高精度に予測することができる。これにより、液浸露光技術が導入された露光装置に用いられる転写用マスクに適したマスクブランクを選定することができる。また、チャック後主表面形状を精度良く予測できることから、転写用マスクのチャック前後における転写パターンの基準平面に対する移動を精度良く予測でき、それを考慮して設計パターンを補正して転写用マスクを作製することができる。
さらに、高精度に予測されたチャック後の主表面形状を考慮して作製された転写用マスクを用いて、半導体ウェハ上のレジスト膜等に転写パターンを露光転写することができる。これにより、半導体ウェハ上に高精度の回路パターンを形成することができる。
本発明に係るマスクブランク用基板の製造方法を含むマスクブランクの製造方法を示すフローチャートである。 チャック前主表面形状を取得する際、及びシミュレーションによりチャック後主表面形状を算出する際における各測定点を説明するための透光性基板の斜視図である。 露光装置のマスクステージにセットされた透光性基板を示す図である。 平坦度を算出する際における各測定点を説明するための透光性基板の斜視図である。 マスクブランクの構造を示す断面図である。 本発明に係るマスクブランクの製造方法を含む転写用マスクの製造方法を示すフローチャートである。 本発明に係るシミュレーションの精度を説明するための図である。 本発明に係るシミュレーションの精度を説明するための図である。 本発明に係るシミュレーションと従来のシミュレーションの結果を比較した図である。
以下、本発明を実施するための最良の形態の第１形態を、図面に基づき説明する。
図１は、本発明に係るマスクブランク用基板の製造方法を含む転写用マスクの製造工程を示すフローチャートである。
本発明に係るマスクブランク用基板の製造方法は、図１における透光性基板（合成石英ガラス基板）の準備工程（Ｓ１）、形状測定工程（Ｓ２）、シミュレーション工程（Ｓ３）、選定工程（Ｓ４）までの工程を有する。続いて、製造されたマスクブランク用基板の主表面上に、薄膜形成工程（Ｓ５）によりパターン形成用薄膜を形成して、マスクブランクを製造する。続いて、製造されたマスクブランクを用いて、レジスト膜形成工程（Ｓ７）及び転写用マスクの製造工程（Ｓ８）により、転写用マスクが製造される。尚、透光性基板上に形成するパターン形成用薄膜に透光性基板の変形に寄与する膜応力が存在する場合、この膜応力を低減する目的で、膜応力制御工程（Ｓ６）を設けても良い。また、レジスト膜形成工程（Ｓ７）はマスクブランクの製造の工程に含まれる場合もある。上述の各工程を、以下に順次説明する。なお、ここでは、透光性基板として合成石英ガラスを適用したが、転写用マスクの基板として用いることができるものであれば、特に限定されない。例えば、ソーダライムガラス、アルミノシリケートガラス、ボロシリケートガラス、無アルカリガラス、フッ化カルシウムガラスなどがあげられる。なお、以下の説明では、透光性基板のサイズが、約１５２ｍｍ×約１５２ｍｍ×６．３５ｍｍのものについて述べられているが、特に限定されるものではない。約１５２ｍｍ×約１５２ｍｍ×６．３５ｍｍよりも大きいまたは小さい透光性基板の場合でも、同様の効果を得ることができる。また、基板主表面のチャック後主表面形状から算出する平坦度については、その平坦度を算出する領域を、透光性基板の大きさに準じて、適宜設定することができる。
（Ａ）透光性基板の準備工程（Ｓ１）
図２（Ａ）に透光性基板の斜視図、同図（Ｂ）に透光性基板の外周部の断面図を示す。透光性基板は、一般的に知られている方法により作製された合成石英ガラスインゴットから、約１５２．４ｍｍ×約１５２．４ｍｍ×約６．８ｍｍに切り出して得ることができる。得られた合成石英ガラス板に面取り加工や主表面等の研削を施し、次に、この合成石英ガラス板の表面である主表面１及び２と端面３と面取り面４とを鏡面研磨し、更に主表面１及び２を精密研磨して透光性基板（合成石英ガラス基板、約１５２ｍｍ×約１５２ｍｍ×６．３５ｍｍ）５を準備する。上記主表面１に、薄膜形成工程においてパターン形成用薄膜（遮光膜、光半透過膜等）が形成される。透光性基板５の準備工程においては、透光性基板５における両主表面１及び２の表面粗さは、二乗平均平方根粗さ（Ｒｑ）で約０．２ｎｍ以下であり、端面３及び面取り面４の表面粗さは、算術平均粗さ（Ｒａ）で約０．０３μｍ以下とする。
（Ｂ）形状測定工程（Ｓ２）
透光性基板５の主表面１のマスクステージに載置する前の主表面形状であるチャック前主表面形状を取得する手段としては、公知の光干渉計を利用した平坦度測定装置（不図示）などで得ることができる。透光性基板５の自重による撓みをなるべく抑えるため透光性基板５を垂直又は略垂直に立たせた状態（フリースタンディング状態）で平坦度を測定できるものが良い。ここにいうチャック前主表面形状とは、図２に示すように、透光性基板５の主表面１内に設けられた実測領域（ａ×ａ）内における複数の測定点Ｐ（Ｘｍ，Ｙｎ）（但しｍ、ｎは整数）における基準面７（最小自乗法により算出される焦平面）からの高さ情報Ｚｋ（ｋは整数）をいう。そして、この高さ情報Ｚｋは、なるべく高精度に測定できるものが良く、ｎｍオーダーで測定できるものが良い。なお、図２において、透光性基板５の主表面１内の格子は、複数の測定点Ｐ（Ｘｍ，Ｙｎ）を表すための仮想の線であり、主表面１上に実際にある線ではない。
チャック前主表面形状を測定する上記実測領域（ａ×ａ）は、透光性基板５のサイズや平坦度測定装置の測定精度、露光装置のマスクステージが透光性基板５の主表面１に当接する領域等により適宜選定する。後述するシミュレーションを高精度に行うためには、なるべく透光性基板５の主表面１の全面におけるチャック前主表面形状を取得することが望ましいが、少なくとも露光装置のマスクステージが透光性基板５の主表面１に当接する領域（つまり、露光装置のマスクステージに透光性基板５がチャックされる領域）を含むように設定する。
また、現存の光干渉計を利用した平坦度測定装置の場合、透光性基板５の外周部、つまり、図２（Ｂ）に示すように、透光性基板５の主表面１と面取り面４との境界近傍で、上記高さ情報Ｚｋを高精度に測定することは難しい。この点を考慮すると、表面形態情報を取得する主表面１の実測領域（ａ×ａ）は、透光性基板５の面取り面４から０ｍｍを超え３ｍｍ以下の周縁部領域ｂを、主表面１の全面から除いた領域とすることが好ましい。特に好ましくは、透光性基板５の面取り面４から０．５ｍｍ以上２．５ｍｍ以下の周辺部領域ｂ、さらに好ましくは透光性基板５の面取り面４から１ｍｍ以上２ｍｍ以下の周辺部領域ｂを、それぞれ主表面１の全面から除いた領域を、チャック前主表面形状を取得する実測領域（ａ×ａ）とすることが望ましい。例えば、透光性基板５の大きさが１５２ｍｍ×１５２ｍｍである場合、チャック前主表面形状を取得する実測領域（ａ×ａ）を１４６ｍｍ×１４６ｍｍ、さらに好ましくは１４８ｍｍ×１４８ｍｍとすることが望ましい。
また、後述するシミュレーションを高精度に行うためには、高さ情報Ｚｋを取得する測定点Ｐ（Ｘｍ、Ｙｎ）をなるべく多くすることが望ましい。しかし、測定点Ｐ（Ｘｍ、Ｙｎ）を多くするとより正確なシミュレーション結果が得られるが、シミュレーションの所要時間がかかってしまうので、これらの点を考慮して測定点Ｐ（Ｘｍ、Ｙｎ）を決定することが好ましい。例えば、測定点Ｐ（Ｘｍ、Ｙｎ）は２５６×２５６ポイントとすることができる。
ここで得られたチャック前主表面形状の情報（各測定点Ｐとその測定点での高さ情報Ｚｋ等の基板主表面に関する各種情報）は、その測定した透光性基板と対応付けて記録装置（ＰＣ、ネットワークサーバー、ＩＣタグ等）に記録されることが望ましい。この記録されたチャック前主表面形状の情報は、後工程の転写用マスクの製造工程で使用される。チャック前主表面形状の情報と透光性基板との対応付けについては、国際公開 ＷＯ２００５／０８５９５１号公報に記載の方法を用いてもよい。また、特開２００６−３０９１４３号公報に記載されている透光性基板の露光装置による露光時に影響のない部分（端面、面取り面、ノッチマーク部、主表面の転写パターン形成領域の外周領域等）の表面にレーザー光を照射して凹部を複数形成してなるマーカーを設けて、これとチャック前主表面形状の情報とを対応付けて記録装置に記録させてもよい。さらに、対応付けに用いる透光性基板に設けるマーカーは、透光性基板の表面に限らず、基板内部に焦点が集まるように複数のレーザー光源からレーザー光を照射して、局所的に変質させることで形成してもよい。
（Ｃ）シミュレーション工程（Ｓ３）
このシミュレーション工程では、透光性基板５を露光装置のマスクステージにセットした状態をシミュレーションして、透光性基板５の主表面１における複数の測定点Ｐ（Ｘｍ，Ｙｎ）で、基準面７（図２）からの高さ情報ＺＳｋ（但しｋは整数）を求める。
図３は、透光性基板５を露光装置（不図示）のマスクステージ８にセットした様子を示す図である。図３（Ｂ）が上から見た図であり、同図（Ａ）がＩＩＩ−ＩＩＩ断面における断面図である。図３に示すとおり、マスクステージ８は、重力方向に実質的に垂直なＸ−Ｙ平面上に互いに平行に配置された２つの吸引チャック部からなる。この２つの吸引チャック部は、互いにＸ方向に距離Ｌ１だけ離れた位置に、長手方向がＹ方向（Ｘ方向と垂直）に沿うように配置されている。それぞれの吸引チャック部はＸ方向の幅がＬ２であり、Ｙ方向の長さがＬ３とする。
また、図３（Ｃ）は同図（Ｂ）のＩＩＩ−ＩＩＩ断面における断面図の詳細図であり、透光性基板５は、実線がマスクステージ８への吸引チャック前、破線がマスクステージ８への吸引チャック後の状態をそれぞれ示す。マスクステージ８を構成する吸引チャック部は、透光性基板５の主表面１と平行に線状に延伸する３本の支持部９とその間に２本の吸着口１０が形成されている構成でも良い。透光性基板５は、マスクステージ８の上に置いただけでは、実線で示すように、重力により撓んでいる。マスクステージ８に吸引チャックされると、破線に示すように、マスクステージ８に当接するように変形する。
露光装置に透光性基板５をセットしたときの、透光性基板５における複数の測定点Ｐ（Ｘｍ，Ｙｎ）の高さ情報ＺＳｋ（図２（Ａ））をシミュレーションして得る際に必要な条件は、上記形状測定工程で得た透光性基板５の主表面１における複数の測定点Ｐ（Ｘｍ，Ｙｎ）の基準面７からの高さ情報Ｚｋと、露光装置のマスクステージ８が透光性基板５の主表面１に当接する領域（つまり、マスクステージ８におけるＸ方向の幅Ｌ２及びＹ方向の幅Ｌ３を有する領域）を含む当該マスクステージ８の形状情報（上記幅Ｌ２、上記幅Ｌ３、マスクステージ８間の距離Ｌ１）とである。これらの情報を使い、材料力学における撓み微分方程式によって、露光装置のマスクステージ８に透光性基板５をセットしたときの、透光性基板５の主表面１における複数の測定点Ｐ（Ｘｍ，Ｙｎ）での基準面７からの高さ情報ＺＳｋをシミュレーションして得ることができる。
上記撓み微分方程式は、重力の方向にＺ軸の正の方向をとり、次のようにして求める。
（マスクステージに吸引チャックしたときの透光性基板の主表面における高さ情報ＺＳｋ）
＝（形状測定工程で取得した透光性基板の主表面における高さ情報Ｚｋ）
＋（透光性基板の重力によるＸ方向に沿う撓みによる変形の予測値）［重力変形量］
＋（吸引チャックによるマスクステージを支点としたＸ方向に沿う透光性基板の反り（てこの効果）の予測値）［てこ変形量］
＋（吸引チャックによるＹ方向（マスクステージの長手方向）に沿う透光性基板の変形の予測値）［倣い変形量］
＋（透光性基板をマスクステージにセットしたときに透光性基板の捩じれが是正される方向に働く変形（捩じれ変形）の予測値）［捩じれ変形量］
ここで、Ｘ方向及びＹ方向は、図３（Ｂ）におけるものであり、Ｘ方向はマスクステージ８の長手方向に直交する方向であり、Ｙ方向はマスクステージ８の長手方向に沿う方向である。また、「透光性基板がマスクステージに当接するＹ方向に沿う領域」は、マスクステージ８の形状情報としての、マスクステージ８が透光性基板５の主表面１に当接する領域から求められる。
上記シミュレーション工程においては、透光性基板は通常、捩じれ成分を有していることに着目し、透光性基板をマスクステージにセット（吸引チャック）したときに透光性基板の捩じれが是正される方向に働く変形（捩じれ変形）をも考慮してシミュレーションを行うので、従来より格段に正確なシミュレーション結果が得られる。
なお、上述のマスクステージの形状情報としては、マスクステージ８が透光性基板５の主表面１に当接する領域（Ｘ方向の幅Ｌ２及びＹ方向の幅Ｌ３を有する領域）に加え、マスクステージ８が透光性基板５の主表面１に当接する上記領域（面）における当該マスクステージ８の平坦度の情報を含んでも良い。
ここで得られたチャック後主表面形状の情報（各測定点Ｐにおけるシミュレーション後の高さ情報ＺＳｋ等のシミュレーションで得られたチャック後の基板主表面に関する各種情報、マスクステージ８に関する情報等）は、その測定した透光性基板と対応付けて、チャック前主表面形状の情報の記録時と同様の手段で、記録装置（ＰＣ、ネットワークサーバー、ＩＣタグ等）に記録されることが望ましい。
（Ｄ）選定工程（Ｓ４）
図４は、シミュレーション工程で得られたチャック後主表面形状の情報から平坦度を算出する手順を説明するための図であり、透光性基板５の斜視図である。透光性基板５は図２（Ａ）と同じ構成は、同じ番号で示している。ここでは、図４に示すように、上記シミュレーション工程によって得た主表面１の基準面からの高さ情報ＺＳｋから、転写用マスク（不図示）の転写領域を含む算出領域（ｃ×ｄ）において最大値と最小値を求め、それらの差分により、露光装置に上記透光性基板５をセットしたときの当該透光性基板５の主表面１における平坦度を算出する工程である。この平坦度は、露光装置を用いたパターン転写時に良好な転写パターンの形成に寄与するものである。上記転写用マスクの転写領域を含む算出領域（ｃ×ｄ）は、露光波長や半導体基板上に形成する微細パターン（回路パターン）の種類等によって決められる。例えば、マスクブランクの大きさが１５２ｍｍ×１５２ｍｍの場合、転写用マスクの転写領域を含む算出領域（ｃ×ｄ）を、基板主表面の中心を基準とした１０４ｍｍ×１３２ｍｍの矩形状や、９０度回転させて転写パターンを配置することを考慮して１３２ｍｍ×１３２ｍｍの正方形状とすることができる。さらに、１３２ｍｍ×１３２ｍｍの外周領域についても平坦度を保証するとなお好ましく、たとえば１４２ｍｍ×１４２ｍｍの正方形状を算出領域とすると良い。
なお、ここで得られたチャック後主表面形状の平坦度についても、透光性基板と対応付けて、チャック前主表面形状の情報の記録時と同様の手段で、記録装置（ＰＣ、ネットワークサーバー、ＩＣタグ等）に記録されることが望ましい。また、シミュレーション工程時にチャック後主表面形状の情報を記録装置に記録するのではなく、この段階で平坦度と共にまとめて記録しても良い。
以上の手順によって算出したチャック後の主表面の平坦度と予め定めておいた仕様（平坦度の所定値等）とを比較し、この仕様に適合するか否かを判定する。この仕様に適合すると判定された透光性基板５がマスクブランク用基板５Ａとして特定され、このマスクブランク用基板５Ａについてのみ、当該基板５Ａ上にパターン形成用薄膜を形成する薄膜形成工程を実施し、マスクブランクを作製する。仕様に適合しないと判定された透光性基板５については、再度、透光性基板５の主表面１を研磨加工して透明基板を準備し、シミュレーションによる平坦度が仕様を満たすようにする。上記（Ａ）透明基板の準備工程から（Ｄ）選定工程までが、マスクブランク用基板の製造方法である。
尚、上記仕様は露光波長や、露光装置のマスクステージの基板チャック方式等の相違により、マスクブランク（または転写用マスク）に対して許容できる平坦度を算出して定める。例えば、露光光源がＡｒＦエキシマレーザー（露光波長：１９３ｎｍ）であり、基板チャック方式（透光性基板５の支持部構造）が、図３（Ｂ）に示すように、透光性基板５の主表面１と平行に線状に延伸する３本の支持部９の間に２本の吸着口１０が形成され、上記支持部９に透明基板５を当接して吸引チャックで支持する構造を有する場合には、上記仕様は、転写用マスクの転写領域を含む算出領域（１０４ｍｍ×１３２ｍｍ）において平坦度が０．２４μｍ以下となる。なお、ダブルパターニング技術が適用される転写用マスクの場合には、前記と同じ算出領域において平坦度が０．１２μｍ以下とすることが望ましい。
（Ｅ）薄膜形成工程（Ｓ５）
上記選定工程で、透光性基板５が露光装置のマスクステージ８にセットされたとき当該透光性基板５の平坦度が仕様に適合していると判定された場合に、その透光性基板５（つまりマスクブランク用基板５Ａ）の主表面１上にマスクパターンを形成するためのパターン形成用薄膜をスパッタリング法により形成してマスクブランクを作製する。このパターン形成用薄膜１１の成膜は、例えばＤＣマグネトロンスパッタリング装置を使って行う。図５（Ａ）は、マスクブランク１４の断面の一部を表している。マスクブランク１４はマスクブランク用基板５Ａの上にパターン形成用薄膜１１を有している。
パターン形成用薄膜には、遮光膜、ハーフトーン型の位相シフト膜、エンハンサマスクなどで用いられる光半透過膜、さらにはこれらの膜の上に設けられたり、クロムレス位相シフトマスクを作製するために用いられたりするエッチングマスク膜などが適用可能である。遮光膜を構成する材料としては、クロム、遷移金属とケイ素からなる材料（遷移金属シリサイド）、タンタルを挙げることができる。遮光膜は、単層である場合や、基板側から遮光層、表面反射防止層の２層積層構造や、基板側から裏面反射防止層、遮光層、表面反射防止層の３層積層構造などがあげられる。表面反射防止層や裏面反射防止層には、遮光層で用いられる材料に、酸素や窒素を添加した材料が好適である。遷移金属シリサイド中の遷移金属としては、Ｍｏ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｚｒ，Ｐｄ，Ｎｂ，Ｒｕ，Ｎｉ，Ｖ，Ｒｈ，Ｃｒ等が適用可能である。また、位相シフト膜や光半透過膜の材料としては、クロム系材料であれば、ＣｒＯ、ＣｒＯＮ、ＣｒＯＣＮなど、遷移金属シリサイド系材料であれば、ＭＳｉＯＮ（Ｍ：遷移金属、以下同じ）、ＭＳｉＯ、ＭＳｉＮ、ＭＳｉＯＣ、ＭＳｉＯＣＮなど、タンタル系材料であれば、ＴａＮ、ＴａＯ、ＴａＯＮ、ＴａＢＯ，ＴａＢＯＮなどを用いることが好ましい。
パターン形成用薄膜はスパッタリング法により成膜することができる。スパッタリング装置としては、ＤＣマグネトロンスパッタ装置、ＲＦマグネトロンスパッタ装置、イオンビームスパッタ装置などを用いることができる。マスクブランク用基板への遮光性膜のスパッタリングの際に、基板を回転させ、かつ、スパッタターゲットを基板の回転軸から所定角度傾斜させた位置にターゲットを配置して成膜することが好ましい。このような成膜法により、遮光膜の面内のばらつきを小さくし、均一に形成することができる。特に位相シフトマスクや光半透過膜の場合、基板を回転させ、かつ、スパッタターゲットを基板の回転軸から所定角度傾斜させた位置にターゲットを配置して成膜する場合においては、位相角および透過率の面内の分布は、基板とターゲットの位置関係によっても変化する。特開２００３−２８０１７４号公報に記載されているような成膜方法を用いることが望ましい。
（Ｆ）膜応力制御工程（Ｓ６）
この膜応力制御工程は、例えば、パターン形成用の薄膜形成時及び／又は薄膜形成後にマスクブランクを１５０℃以上の温度で加熱処理する場合や、図５（Ｂ）に示すように、マスクブランク用透明基板５Ａ上に形成するパターン形成用薄膜を複数層とし、例えば、薄膜１１が圧縮応力を有する層であり、薄膜１２が引張応力を有する層であり、それらを積層して、各層の薄膜１１、１２の膜応力を相殺する場合等がある。以下に示す実施例では、前者（加熱処理）の場合について説明する。
（Ｇ）レジスト膜形成工程（Ｓ７）
次に、マスクブランクにおける上記パターン形成用薄膜１１の表面にレジストを塗布した後、加熱処理してレジスト膜を形成する。レジストには、微細パターンを形成可能な電子線描画露光用のものが好ましく、化学増幅型のものが特に好ましい。上記（Ａ）透光性基板の準備工程から（Ｅ）薄膜形成工程まで（必要に応じて（Ｆ）膜応力制御工程まで）あるいは（Ｇ）レジスト膜形成工程までがマスクブランクの製造方法である。
（Ｈ）転写用マスクの製造工程（Ｓ８）
マスクブランク上のレジスト膜に所定のパターンを描画・現像処理し、レジストパターンを形成する。次に、このレジストパターンをマスクにして、パターン形成用薄膜１１をエッチングし、転写パターン（マスクパターン）を形成する。最後に、上記レジストパターンを除去して、マスクブランク用基板５Ａ上に転写パターンが形成された転写用マスク（露光用マスク）を得る。
（Ｉ）半導体デバイスの製造工程
得られた転写用マスクを露光装置のマスクステージにセット（チャック）し、この転写用マスクを使用し、ＡｒＦエキシマレーザーを露光光として光リソグラフィー技術を用い、半導体基板に形成されているレジスト膜に転写用マスクの転写パターンを転写して、この半導体基板上に所望の回路パターンを形成し、半導体デバイスを製造する。
上記のマスクブランク用基板の製造方法では、（Ｂ）形状測定工程で透光性基板５のチャック前主表面形状を測定したものを全て、（Ｃ）シミュレーション工程でチャック後主表面形状を算出している。この製造方法の場合では、チャック後主表面形状で算出する主表面の平坦度が仕様の範囲内であれば、チャック前主表面形状で算出する主表面の平坦度が良好でないものでもマスクブランク用基板として選定される。この製造方法では、製造歩留りが大幅に改善されるという大きな効果は得られる。しかし、チャック前の主表面の平坦度が良好でなく、チャック後の平坦度が仕様の範囲内の良好になる透光性基板は、チャック前後で主表面形状が大きく変化する特性を有している。主表面形状が大きく変化する透光性基板を用いて製造される転写用マスクは、パターン形成用薄膜で形成された転写パターンがチャック前後でのＸ−Ｙ平面上の移動量が比較的大きくなってしまう。液浸露光技術が適用されるようなＤＲＡＭ ｈｐ４５世代よりも微細なパターンの転写用マスクに用いるマスクブランク用基板の場合、チャック前後の転写パターンの移動量（位置ずれ）が大きいと転写精度への影響が大きくなるため、好ましくない。特に、ダブルパターニング技術が適用される転写用マスクに用いるマスクブランク用基板の場合には、転写パターンの位置精度が厳しく、転写パターンの移動量（位置ずれ）が大きいことは特に問題となる。
これらのような転写パターンの位置ずれにシビアな場合には、（Ｂ）形状測定工程でチャック前主表面形状を測定後、チャック前主表面形状の所定領域内での平坦度を算出し、その算出した平坦度が所定値以下であるものだけを選定して、次の工程である（Ｃ）シミュレーション工程に供給することが好ましい。チャック前主表面形状の平坦度を算出する所定領域は、チャック後主表面形状の平坦度を算出する算出領域と同じとしても良いが、それよりも広い領域を保証することが望ましい。透光性基板の大きさが１５２ｍｍ×１５２ｍｍの場合、基板主表面の中心を基準とした１３２ｍｍ×１３２ｍｍの正方形状の領域で平坦度を保証すると良く、１４２ｍｍ×１４２ｍｍの製法形状の領域で平坦度を保証するとなお好ましい。平坦度の所定値であるが、液浸露光技術が適用されるようなＤＲＡＭ ｈｐ４５世代よりも微細なパターンの転写用マスクに用いるマスクブランク用基板の場合では、０．４μｍ以下とすることが好ましい。また、ダブルパターニング技術が適用される転写用マスクに用いるマスクブランク用基板の場合には、０．３μｍ以下とすること
が好ましい。
次に、本発明を実施するための最良の形態の第２形態を図面に基づき説明する。
図６は、本発明に係るマスクブランクの製造方法を含む転写用マスクの製造工程を示すフローチャートである。
本発明のマスクブランクおよび転写用マスクの製造方法の第２形態は、透光性基板の準備工程（Ｓ２１）、薄膜形成工程（Ｓ２２）、形状測定工程（Ｓ２４）、シミュレーション工程（Ｓ２５）、選定工程（Ｓ２６）までの工程を有する。続いて、製造されたマスクブランクを用いて、レジスト膜形成工程（Ｓ２８）及び転写用マスクの製造工程（Ｓ２９）により、転写用マスクが製造される。なお、透光性基板上に形成するパターン形成用薄膜に透光性基板の変形に寄与する膜応力が存在する場合、この膜応力を低減する目的で、膜応力制御工程（Ｓ２３）を設けても良い。また、レジスト膜形成工程（Ｓ２８）はマスクブランクの製造の工程に含まれる場合もある。上述の各工程について、前記の図１のフローチャートと異なる部分を中心に順次説明する。なお、特に説明されない事項については、前記の本発明に係るマスクブランク用基板の製造方法の第１形態と同様である。
この第２形態では、最初に、第１形態の透光性基板の準備工程（Ｓ１）と同様の手順で透光性基板の準備工程（Ｓ２１）を行い、透光性基板１を準備する。続いて、第１形態の薄膜形成工程（Ｓ５）と同様の手順で薄膜形成工程（Ｓ２２）を行い、透光性基板５の主表面１上にパターン形成用薄膜１１が形成されたマスクブランク１４を準備する（透光性基板の準備工程（Ｓ２１）から薄膜形成工程（Ｓ２２）までがマスクブランク準備工程に相当）。必要な場合には、第１形態の膜応力制御工程（Ｓ６）と同様の手順で膜応力制御工程（Ｓ２３）を行い、パターン形成用薄膜の応力を低減させる。パターン形成用薄膜１１の膜応力は、主表面１の膜形成前後の変化量の絶対値が、ＴＩＲ（Ｔｏｔａｌ Ｉｎｄｉｃａｔｅｄ Ｒｅａｄｉｎｇ）で少なくとも０．１μｍ以下に制御する必要があり、０．１μｍ未満であると好ましく、５０ｎｍ以下であることが望ましい。
次に、マスクブランク１４に対して、第１形態の形状測定工程（Ｓ２）と同様の手順で、形状測定工程（Ｓ２４）を行い、マスクブランク１４の主表面のマスクステージに載置する前の主表面形状であるチャック前の主表面形状を取得する。ここで、平坦度測定装置によって取得されるマスクブランクのチャック前の主表面形状は、透光性基板５の主表面１上に形成されたパターン形成用薄膜１１の表面形状である。しかし、スパッタリング法で成膜されたパターン形成用薄膜１１の膜厚分布は非常に高い。また、パターン形成用薄膜１１の膜応力は非常に低く制御されている。このため、パターン形成用薄膜１１の表面形状は、透光性基板５の主表面１のチャック前主表面形状と等価としてもシミュレーション精度には実質的に影響しない。
次に、得られたマスクブランク１４のチャック前の主表面形状を用い、第１形態のシミュレーション工程（Ｓ３）と同様の手順で、シミュレーション工程（Ｓ２５）を行い、マスクブランク１４のチャック後の主表面形状を取得する。このシミュレーション工程（Ｓ２５）で用いられる撓み微分方程式は、透光性基板に関するものである。しかし、透光性基板の厚さが約６ｍｍであるのに対し、パターン形成用薄膜の膜厚は１００ｎｍ以下であり、断面２次モーメント等に与える影響は非常に小さい。また、パターン形成用薄膜の膜応力は非常に低く制御されている。このため、透光性基板に関する撓み微分方程式を基にしたシミュレーションでマスクブランク１４のチャック後の主表面形状を算出しても、シミュレーション精度には実質的に影響しない。なお、ここで得られたマスクブランク１４のチャック後の主表面形状は、透光性基板のチャック後主表面形状と等価とできる。
次に、得られたマスクブランク１４のチャック後の主表面形状を用い、第１形態の選定工程（Ｓ４）と同様の手順で、選定工程（Ｓ２６）を行い、チャック後の主表面の算出領域内における平坦度が所定値以下のマスクブランクを選定する。ここで、選定されなかったマスクブランクは、再利用工程（Ｓ２７）に送られる。再利用工程（Ｓ２７）では、そのマスクブランクによって、低グレードの転写用マスク作製向けのマスクブランクとして選定するもの、パターン形成用薄膜１１を剥離し、再度、透光性基板の準備工程（Ｓ２１）に送るもの、廃棄処分するものなど仕分けられ、それぞれ処理される。選定工程（Ｓ２６）で仕様を満たすものとして選定されたマスクブランクは、第１形態のレジスト膜形成工程（Ｓ７）と同様の手順で、レジスト膜形成工程（Ｓ２８）が行われ、レジスト膜が形成される。以上の透光性基板の準備工程（Ｓ２１）から選定工程（Ｓ２６）まで、あるいはレジスト膜形成工程（Ｓ２８）までがマスクブランクの製造方法である。
続いて、得られたレジスト膜を有するマスクブランクに対し、第１形態の転写用マスクの製造工程（Ｓ８）と同様の手順で、転写用マスクの製造工程（Ｓ２９）を行い、転写用マスク（露光用マスク）を得る。さらに、得られた転写用マスクを用い、ＡｒＦエキシマレーザーを露光光光として光リソグラフィー技術を用い、半導体基板（半導体ウェハ）上に形成されているレジスト膜に転写用マスクの転写パターンを転写する。このようにして、半導体基板上に所望の回路パターンを形成し、半導体デバイスを製造する。
（実施例）
以下、マスクブランク用基板の製造工程、マスクブランクの製造工程を含む転写用マスクの製造工程について、具体的に説明する。
（Ｉ）透光性基板の準備工程
正方形状の透光性基板（合成石英ガラス基板）の主表面を精密研磨し、洗浄して透光性基板（約１５２ｍｍ×１５２ｍｍ×６．３５ｍｍ）を２０枚準備した。
（ＩＩ）形状測定工程
上記透光性基板２０枚について、光干渉計を利用した平坦度測定装置（Ｃｏｒｎｉｎｇ ＴＲＯＰＥＬ社製 ＵｌｔｒａＦｌａｔ２００Ｍ）を用いて、透光性基板の主表面（パターン形成用薄膜が形成される主表面）の実測領域（１４８ｍｍ×１４８ｍｍ）において、２５６×２５６の各測定点につきチャック前主表面形状の情報（最小自乗法により算出される焦平面（仮想絶対平面）からの高さ情報）を取得し、その測定した透光性基板（基板搬送用ケースに付されたバーコード）と対応付けてコンピュータ（記録装置）に保存した。なお透光性基板の自重による撓みをなるべく抑えるため、透光性基板を垂直又は略垂直に立たせた状態（フリースタンディング）で平坦度を測定した。
（ＩＩＩ）シミュレーション工程
形状測定工程で得られたチャック前主表面形状の情報と、露光装置のマスクステージが透光性基板の主表面に当接する領域（透光性基板の対向する２つの端面からそれぞれ約１０ｍｍ×１３２ｍｍの領域）の当該マスクステージの形状情報とから、前述の撓み微分方程式を用い各測定点について、露光装置に透光性基板をセットしたときの基準面からの高さの情報（チャック後主表面形状）をシミュレーションにより算出した。
ここで、本実施例におけるシミュレーションの精度を検証するために、以下のことを行った。まず、従来の撓み微分方程式（捩じれ変形量を考慮しない）でチャック後主表面形状のシミュレーションを行った。次に、露光装置のマスクステージと同じ構造のステージに実際に各透光性基板を吸引チャックし、平坦度測定装置で、前記と同じ測定点について、チャック後主表面形状を実測した。そして、得られた各チャック後主表面形状から、１３２ｍｍ×１０４ｍｍの内側領域についてそれぞれ平坦度を算出し、本実施例のシミュレーションによるチャック後主表面形状から算出した平坦度と実測のチャック後主表面形状から算出した平坦度との差と、従来の捩じれ変形量を考慮しないシミュレーションによるチャック後主表面形状から算出した平坦度と実測のチャック後主表面形状から算出した平坦度との差をそれぞれ算出し、比較を行った。その結果を図７に示す。図７において、横軸は２０枚の透光性基板のＬｏｔ番号であり、縦軸は平坦度または実測値の平坦度との差である。
図７において、□は本実施例の捩じれ変形量を考慮したシミュレーションによるチャック後主表面形状から算出した平坦度である。また、△は本実施例のそのチャック後主表面形状から算出した平坦度と実測のチャック後主表面形状から算出した平坦度との差であり、○は従来の捩じれ変形量を考慮しないシミュレーションによるチャック後主表面形状から算出した平坦度と実測のチャック後主表面形状から算出した平坦度との差である。従来の捩じれ変形量を考慮しないシミュレーションの場合、図７の○プロットからわかるとおり、チャック前主表面の形状によっては、チャック後の実測平坦度とシミュレーションによる算出平坦度との間で差が若干大きい（±０．０５μｍ以上）ものが数枚発生している。これに対し、図７の△プロットからわかるとおり、本実施例の捩じれ変形量を考慮したシミュレーションの場合、いずれのチャック前主表面の形状に対しても、チャック後の実測平坦度とシミュレーションによる算出平坦度との間で差が０．０３μｍ以内に収まっており、精度良く予測できていることがわかる。
次に、主表面上の各測定点についてのシミュレーションにおける予測精度を検証するために、以下のことを行った。最初に、実測のチャック後主表面形状を基準として、主表面上の各測定点の高さ情報の差異をベクトル差と定義し、本実施例の捩じれ変形量を考慮したシミュレーションによるチャック後主表面形状と、従来の捩じれ変形量を考慮しないシミュレーションによるチャック後主表面形状について、それぞれベクトル差を算出した。次に、各測定点について、算出した各測定点のベクトル差の中で最も絶対値の大きい値をベクトル最大差と定義し、本実施例の捩じれ変形量を考慮したシミュレーションによるチャック後主表面形状と、従来の捩じれ変形量を考慮しないシミュレーションによるチャック後主表面形状について、それぞれベクトル最大差を求めた。その結果を図８に示す。
図８において、▲は本実施例の捩じれ変形量を考慮したシミュレーションによるチャック後主表面形状と実測のチャック後主表面形状とのベクトル最大差であり、●は従来の捩じれ変形量を考慮しないシミュレーションによるチャック後主表面形状と実測のチャック後主表面形状とのベクトル最大差である。従来の捩じれ変形量を考慮しないシミュレーションの場合、図８の●プロットからわかるとおり、ベクトル最大差がいずれの透光性基板に対しても０．１μｍ以上あり、各測定点の移動量の予測が十分とは言い難い。これに対し、本発明の捩じれ変形量を考慮したシミュレーションの場合、図８の▲プロットからわかるとおり、ベクトル最大差がいずれの基板に対しても０．０６μｍ以下に収まっており、各測定点の移動量の予測を高い精度でできているといえる。
図９に前記の検証を行った透光性基板のうちの１枚（Ｌｏｔ Ｎｏ．１）についての詳細な結果を示す。図９の（１）は、フリースタンディングで実際に測定したチャック前主表面形状である。（１）の上部の図が透光性基板の等高線図で、横軸がＸ方向で縦軸がＹ方向（マスクステージの長手方向）である。同じ濃さの部分が高さ０．０２μｍ以内の部分を表す。等高線図においては、線が密集している部分は、透明基板表面の高さ変化が大きいところを表す。逆に線が密集していない部分は、高さの変化が小さく平坦な部分を表す。（１）の下部にあるグラフは、透光性基板の中心を通り、Ｘ方向及びＹ方向に沿う方向における透光性基板表面の高さ変化を示す中心断面グラフである。縦軸が高さ（μｍ）で、横軸が基板における位置（ｍｍ）を示す。グラフにおいて、（ａ）の線がＸ方向の高さ変化を示し、（ｂ）の線がＹ方向の高さ変化を示す。
図９（２）は、本実施例の捩じれ変形量を考慮したシミュレーションによって算出されたチャック後主表面形状について、同様に等高線図と中心断面グラフを示したものである。図９（３）は、従来の捩じれ変形量を考慮しないシミュレーションによって算出されたチャック後主表面形状について、同様に等高線図と中心断面グラフを示したものである。１３２ｍｍ×１０４ｍｍの内側領域についての平坦度については、チャック前主表面形状で０．１４４μｍ、実測のチャック後主表面形状で０．１００μｍ、本発明の捩じれ変形量を考慮したシミュレーションによるチャック後主表面形状で０．０９７μｍ、従来の捩じれ変形量を考慮しないシミュレーションによるチャック後主表面形状で０．１０２μｍとなっており、本発明および従来のいずれのシミュレーションにおいても高い精度で予測できている。しかし、ベクトル最大差については、本発明の捩じれ変形量を考慮したシミュレーションでは０．０４μｍであるのに対し、従来の捩じれ変形量を考慮しないシミュレーションでは０．１μｍ以上と予測精度に大きな差が生じている。両者の等高線図を比較しても予測結果に違いがあることは明らかである。以上の結果から、本実施例に係るシミュレーションは、実測との差が小さく、高い精度で予測ができているといえる。また、シミュレーションに要する時間も、従来の捩じれ変形量を考慮しないシミュレーションの場合に要する時間と大差なく、スループットも、有限要素法によるシミュレーションに比べて非常に良好であった。
（ＩＶ）選定工程
上述のシミュレーション結果から、転写用マスクの転写領域を含む算出領域（１３２ｍｍ×１３２ｍｍ）における基準面からの最大値と最小値との差を求めて、この所定領域における平坦度を算出した。その結果、平坦度が閾値０．１２μｍ（１３２ｍｍ×１３２ｍｍ）以下である透光性基板を選定（１６枚が合格品）し、その透光性基板をマスクブランク用基板として用いた。
（Ｖ）薄膜形成工程
選定されたマスクブランク用基板に対し、主表面上に遮光層と表面反射防止層を備える遮光膜（パターン形成用薄膜）を形成した。
枚葉式ＤＣマグネトロンスパッタ装置内に透光性基板を設置し、スパッタターゲットにモリブデン（Ｍｏ）とケイ素（Ｓｉ）の混合ターゲット（原子％比 Ｍｏ：Ｓｉ＝２１：７９）を用い、アルゴンと窒素との混合ガス雰囲気で、ＭｏＳｉＮ膜を形成した。次に、スパッタターゲットにモリブデン（Ｍｏ）とケイ素（Ｓｉ）の混合ターゲット（原子％比 Ｍｏ：Ｓｉ＝４：９６）を用い、アルゴンと窒素と酸素とヘリウムの混合ガス雰囲気で、ＭｏＳｉＯＮ膜を形成した。以上により、膜厚５０ｎｍのＭｏＳｉＮ膜（膜組成比 Ｍｏ：１４．７原子％，Ｓｉ：５６．２原子％，Ｎ：２９．１原子％）の遮光層と膜厚１０ｎｍのＭｏＳｉＯＮ（膜組成比 Ｍｏ：２．６原子％，Ｓｉ：５７．１原子％，Ｏ：１５．９原子％，Ｎ：２４．４原子％）の表面反射防止層の２層積層構造のＭｏＳｉ系材料からなる遮光膜を形成した。なお、遮光膜の各層の元素分析は、ラザフォード後方散乱分析法を用いた。この遮光膜の光学濃度（ＯＤ）は、ＡｒＦエキシマレーザーの露光光の波長に対し、３．０であった。
（ＶＩ）膜応力制御工程
遮光膜が形成されたマスクブランク用基板に対し、４５０℃で３０分間加熱処理（アニール処理）を行い、遮光膜の膜応力を低減する処理を行い、上記遮光膜の膜応力を実質的にゼロにした。
（ＶＩＩ）薄膜（エッチングマスク膜）形成工程
遮光膜の膜応力を低減したマスクブランク用基板に対し、遮光膜上にエッチングマスク膜（パターン形成用薄膜）を形成した。
枚葉式ＤＣマグネトロンスパッタ装置内に透光性基板を設置し、スパッタターゲットにクロム（Ｃｒ）ターゲットを用い、アルゴンと二酸化炭素と窒素とヘリウムとの混合ガス雰囲気で、エッチングマスク膜としてＣｒＯＣＮ膜を膜厚１０ｎｍで形成した。
（ＶＩＩＩ）膜応力制御工程
エッチングマスクが形成されたマスクブランク用基板に対し、遮光膜のアニール処理よりも低い温度で加熱処理（アニール処理）を行うことで、エッチングマスク膜の膜応力を低減する処理を行った。さらに、所定の洗浄を行い、マスクブランクを製造した。
（ＩＸ）レジスト膜形成工程
製造したマスクブランクのエッチングマスク膜上にスピンコート法によりレジスト膜（電子線描画露光用化学増幅型レジスト：富士フイルムエレクトロニクスマテリアルズ社製 ＰＲＬ００９）を形成し、プリベーク処理して膜厚が１００ｎｍのレジスト膜を形成し、レジスト膜付きマスクブランクを得た。
（Ｘ）転写用マスク（セット）の製造工程
ダブルパターニング技術を用い、ＤＲＡＭ ｈｐ３２ｎｍ世代に相当する１つの微細・高密度な設計パターンを２つの比較的疎な設計パターンに分割した。製造したレジスト膜付きマスクブランク（以下、マスクブランク）から２枚を選択し、それぞれの遮光膜に形成する設計パターンを決定した。マスクブランク（透光性基板）と対応付けられてサーバーに保管されていた各マスクブランクのチャック前主表面形状、およびチャック後主表面形状に関する情報をダウンロードした。ダウンロードした情報からチャック前後の主表面形状変化に伴う各マスクブランクの遮光膜の移動傾向を算出し、これを基に各設計パターンを補正した。補正した各設計パターンを先に定めたマスクブランクのレジスト膜に対して、電子線描画による露光を行い、所定の現像・洗浄処理を行い、転写パターンを有するレジストパターンを形成した。
レジストパターンをマスクとし、エッチングマスク膜を塩素と酸素の混合ガスでドライエッチングを行い、エッチングマスク膜に転写パターンを転写した。次いで、エッチングマスク膜をマスクとし、遮光膜をドライエッチングして転写パターンを形成した。このとき、エッチングガスとして、ＳＦ６とＨｅの混合ガスを用いた。最後に、エッチングマスク膜を、塩素と酸素の混合ガスによるドライエッチングで剥離し、所定の洗浄処理を施して、ダブルパターニング用の２枚の転写用マスク（セット）を作製した。
（ＸＩ）半導体デバイスの製造工程
作製した２枚の転写用マスク（セット）を用い、ダブルパターニング技術（ダブル露光技術）による半導体デバイスの製造を行った。１枚目の転写用マスクを露光装置のマスクステージにセット（吸引チャック）し、半導体基板上のレジスト膜にＡｒＦ露光光で１つ目の転写パターンの露光転写を行った。続いて、２枚目の転写用マスクを露光装置のマスクステージにセット（吸引）チャックし、半導体基板上の先ほどと同じレジスト膜にＡｒＦ露光光で２つ目の転写パターンの露光転写を行った。これにより、半導体基板上のレジスト膜にＤＲＡＭ ｈｐ３２ｎｍ世代に相当する１つの微細・高密度な転写パターンの露光転写を行ったことになる。半導体基板上のレジスト膜に所定の現像を行い、レジスト膜のパターンの下にある薄膜にドライエッチングによって回路パターンを転写した。転写後の回路パターンを検査したところ、短絡や断線箇所もなく、正常に転写できていることが確認できた。すなわち、転写用マスクがマスクステージにチャックしたときの主表面形状の変化に対応した転写パターンが形成できていること、しいては、本発明の透光性基板に対するシミュレーションの精度が十分に高いことが証明された。同様にして作製した他の転写用マスクセットを用い、半導体基板上に順次回路パターンの積層構造を形成し、半導体デバイスを作成した。得られた半導体デバイスを検査したところ正常に動作していることが確認できた。
以上、添付図面を参照しながら本発明の好適な実施例について説明したが、本発明は係る例に限定されないことは言うまでもない。例えば、透光性基板のサイズが、約１５２ｍｍ×約１５２ｍｍ×６．３５ｍｍ以外の大きさであっても、実施例と同様の効果を得ることができる。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
１、２ 主表面
３ 端面
４ 面取り面
５ 透光性基板
７ 基準面
８ マスクステージ

Claims (28)

  1. 主表面が精密研磨された透光性基板を準備する工程と、
    前記主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前主表面形状を測定する形状測定工程と、
    前記透光性基板を露光装置のマスクステージにチャックしたときにおけるチャック後主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と、
    前記チャック後主表面形状から求められる算出領域内の平坦度が所定値以下のものをマスクブランク用基板として選定する選定工程と、
    を有するマスクブランク用基板の製造方法であって、
    前記撓み微分方程式は、
    前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、
    前記透光性基板をマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、
    前記透光性基板をマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有することを特徴とするマスクブランク用基板の製造方法。
  2. 前記形状測定工程は、測定した透光性基板とチャック前主表面形状の情報とを対応付けて記録装置に記録する工程を含み、
    前記シミュレーション工程は、シミュレーションした透光性基板とチャック後主表面形状の情報とを対応付けて記録装置に記録する工程を含むことを特徴とする請求項１記載のマスクブランク用基板の製造方法。
  3. 前記算出領域は、透光性基板の中心を基準とした１３２ｍｍ角内の領域であることを特徴とする請求項１または２に記載のマスクブランク用基板の製造方法。
  4. 前記平坦度の所定値は、０．２４μｍであることを特徴とする請求項１から３のいずれかに記載のマスクブランク用基板の製造方法。
  5. 主表面が精密研磨された透光性基板を準備する工程と、
    前記主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前主表面形状を測定し、その測定した透光性基板と前記チャック前主表面形状の情報とを対応付けて記録装置に記録する形状測定工程と、
    前記透光性基板を露光装置のマスクステージにチャックしたときにおけるチャック後主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と
    を有するマスクブランク用基板の製造方法であって、
    前記撓み微分方程式は、
    前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、
    前記透光性基板をマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、
    前記透光性基板をマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有し、
    前記シミュレーション工程は、シミュレーションした透光性基板と前記チャック後主表面形状の情報とを対応付けて記録装置に記録する工程を含むことを特徴とするマスクブランク用基板の製造方法。
  6. 前記実測領域は、露光装置のマスクステージに前記透光性基板がチャックされる領域を含む領域であることを特徴とする請求項１から５のいずれかに記載のマスクブランク用基板の製造方法。
  7. 前記実測領域は、透光性基板の面取面から０ｍｍを超え３ｍｍ以下の周縁部領域を除いた領域であることを特徴とする請求項６記載のマスクブランク用基板の製造方法。
  8. 前記チャック前主表面形状から求められる所定領域内での平坦度が０．４μｍ以下である透光性基板を選定する工程を有することを特徴とする請求項１から７のいずれかに記載のマスクブランク用基板の製造方法。
  9. 請求項１から８のいずれかに記載のマスクブランク用基板の製造方法により製造されたマスクブランク用基板の前記主表面上に、パターン形成用薄膜を形成する薄膜形成工程を有することを特徴とするマスクブランクの製造方法。
  10. 請求項９記載のマスクブランクの製造方法により製造されたマスクブランクのパターン形成用薄膜に転写パターンを形成する工程を有することを特徴とする転写用マスクの製造方法。
  11. 透光性基板の主表面上にパターン形成用の薄膜を備えるマスクブランクを準備する工程と、
    前記マスクブランクの主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前の主表面形状を測定する形状測定工程と、
    前記マスクブランクを露光装置のマスクステージにチャックしたときにおけるチャック後の主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と、
    前記チャック後の主表面形状から求められる算出領域内の平坦度が所定値以下のものを選定する選定工程と、
    を有するマスクブランクの製造方法であって、
    前記撓み微分方程式は、
    前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、
    前記マスクブランクをマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、
    前記マスクブランクをマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有することを特徴とするマスクブランクの製造方法。
  12. 前記形状測定工程は、測定したマスクブランクとチャック前の主表面形状の情報とを対応付けて記録装置に記録する工程を含み、
    前記シミュレーション工程は、シミュレーションしたマスクブランクとチャック後の主表面形状の情報とを対応付けて記録装置に記録する工程を含むことを特徴とする請求項１１記載のマスクブランクの製造方法。
  13. 前記算出領域は、マスクブランクの中心を基準とした１３２ｍｍ角内の領域であることを特徴とする請求項１１または１２に記載のマスクブランクの製造方法。
  14. 前記平坦度の所定値は、０．２４μｍであることを特徴とする請求項１１から１３のいずれかに記載のマスクブランクの製造方法。
  15. 透光性基板の主表面上にパターン形成用の薄膜を備えるマスクブランクを準備する工程と、
    前記マスクブランクの主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前の主表面形状を測定し、その測定したマスクブランクと前記チャック前の主表面形状の情報とを対応付けて記録装置に記録する形状測定工程と、
    前記マスクブランクを露光装置のマスクステージにチャックしたときにおけるチャック後の主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と
    を有するマスクブランクの製造方法であって、
    前記撓み微分方程式は、
    前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、
    前記マスクブランクをマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、
    前記マスクブランクをマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有し、
    前記シミュレーション工程は、シミュレーションしたマスクブランクと前記チャック後の主表面形状の情報とを対応付けて記録装置に記録する工程を含むことを特徴とするマスクブランクの製造方法。
  16. 前記実測領域は、露光装置のマスクステージにマスクブランクがチャックされる領域を含む領域であることを特徴とする請求項１１から１５のいずれかに記載のマスクブランクの製造方法。
  17. 前記実測領域は、透光性基板の面取面から０ｍｍを超え３ｍｍ以下の周縁部領域を除いた領域であることを特徴とする請求項１６記載のマスクブランクの製造方法。
  18. 前記チャック前の主表面形状から求められる所定領域内での平坦度が０．４μｍ以下であるマスクブランクを選定する工程を有することを特徴とする請求項１１から１７のいずれかに記載のマスクブランクの製造方法。
  19. 請求項１１から１８のいずれかに記載のマスクブランクの製造方法により製造されたマスクブランクのパターン形成用の薄膜に転写パターンを形成する工程を有することを特徴とする転写用マスクの製造方法。
  20. 透光性基板の主表面上にパターン形成用の薄膜を備えるマスクブランクを準備する工程と、
    前記マスクブランクの主表面の実測領域内に設けられた複数の測定点における基準面からの高さ情報であるチャック前の主表面形状を測定する形状測定工程と、
    前記マスクブランクを露光装置のマスクステージにチャックしたときにおけるチャック後の主表面形状を材料力学における撓み微分方程式を用いたシミュレーションにより得るシミュレーション工程と、
    前記チャック後の主表面形状から求められる算出領域内の平坦度が所定値以下のものを選定する選定工程と、
    前記選定工程で選定されたマスクブランクのパターン形成用の薄膜に転写パターンを形成する工程と
    を有する転写用マスクの製造方法であって、
    前記撓み微分方程式は、
    前記形状測定工程で取得した複数の測定点における基準面からの高さ情報に係る項と、
    前記マスクブランクをマスクステージに載置したときにおける主表面の重力による変形量である重力変形量に係る項と、
    前記マスクブランクをマスクステージにチャックしたときにおける主表面のマスクステージを支点としたてこ変形によるてこ変形量に係る項、主表面のマスクステージの形状に倣う変形による倣い変形量に係る項、および主表面の捩じれを是正する変形による捩じれ変形量に係る項とを有することを特徴とする転写用マスクの製造方法。
  21. 前記形状測定工程は、測定したマスクブランクとチャック前の主表面形状の情報とを対応付けて記録装置に記録する工程を含み、
    前記シミュレーション工程は、シミュレーションしたマスクブランクとチャック後の主表面形状の情報とを対応付けて記録装置に記録する工程を含むことを特徴とする請求項２０記載の転写用マスクの製造方法。
  22. 前記実測領域は、露光装置のマスクステージにマスクブランクがチャックされる領域を含む領域であることを特徴とする請求項２０または２１に記載の転写用マスクの製造方法。
  23. 前記実測領域は、透光性基板の面取面から０ｍｍを超え３ｍｍ以下の周縁部領域を除いた領域であることを特徴とする請求項２２記載の転写用マスクの製造方法。
  24. 前記算出領域は、マスクブランクの中心を基準とした１３２ｍｍ角内の領域であることを特徴とする請求項２０から２３のいずれかに記載の転写用マスクの製造方法。
  25. 前記平坦度の所定値は、０．２４μｍであることを特徴とする請求項２０から２４のいずれかに記載の転写用マスクの製造方法。
  26. 前記チャック前の主表面形状から求められる所定領域内での平坦度が０．４μｍ以下であるマスクブランクを選定する工程を有することを特徴とする請求項２０から２５のいずれかに記載の転写用マスクの製造方法。
  27. 請求項１０記載の転写用マスクの製造方法により製造された転写用マスクを用い、半導体ウェハ上に回路パターンを形成することを特徴とする半導体デバイスの製造方法。
  28. 請求項１９から２６のいずれかに記載の転写用マスクの製造方法により製造された転写用マスクを用い、半導体ウェハ上に回路パターンを形成することを特徴とする半導体デバイスの製造方法。
JP2010277846A 2010-01-29 2010-12-14 マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法 Active JP5683930B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010277846A JP5683930B2 (ja) 2010-01-29 2010-12-14 マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法
CN2011100326267A CN102169286A (zh) 2010-01-29 2011-01-27 掩模板用基板、掩模板、转印用掩模的制造方法
KR1020110008586A KR101701771B1 (ko) 2010-01-29 2011-01-28 마스크블랭크용 기판의 제조방법, 마스크블랭크의 제조방법, 전사용 마스크의 제조방법 및 반도체 디바이스의 제조방법
US13/016,645 US8455158B2 (en) 2010-01-29 2011-01-28 Method of manufacturing a substrate for a mask blank, method of manufacturing a mask blank, method of manufacturing a transfer mask, and method of manufacturing a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010018283 2010-01-29
JP2010018283 2010-01-29
JP2010277846A JP5683930B2 (ja) 2010-01-29 2010-12-14 マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2011175240A JP2011175240A (ja) 2011-09-08
JP5683930B2 true JP5683930B2 (ja) 2015-03-11

Family

ID=44341996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010277846A Active JP5683930B2 (ja) 2010-01-29 2010-12-14 マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US8455158B2 (ja)
JP (1) JP5683930B2 (ja)
KR (1) KR101701771B1 (ja)
CN (1) CN102169286A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014034497A (ja) * 2012-08-09 2014-02-24 Nikon Corp 光学素子の製造方法
NL2011592A (en) 2012-10-31 2014-05-06 Asml Netherlands Bv Compensation for patterning device deformation.
JP6252098B2 (ja) * 2012-11-01 2017-12-27 信越化学工業株式会社 角形金型用基板
US9404743B2 (en) * 2012-11-01 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for validating measurement data
EP2950329B1 (en) 2012-11-30 2022-01-05 Nikon Corporation Carrier system, exposure apparatus, and device manufacturing method
JP6336792B2 (ja) * 2013-04-25 2018-06-06 Hoya株式会社 マスクブランクの製造方法および転写用マスクの製造方法
KR101395055B1 (ko) * 2013-05-28 2014-05-14 삼성코닝정밀소재 주식회사 면취 작업대 평탄도 측정 방법
JP5970021B2 (ja) * 2013-08-20 2016-08-17 Hoya株式会社 フォトマスクの製造方法、描画装置、フォトマスクの検査方法、フォトマスクの検査装置、及び表示装置の製造方法
US20150367452A1 (en) * 2014-06-24 2015-12-24 Indian Institute Of Technology Kanpur Shadow masks and methods for their preparation and use
CN104281747B (zh) * 2014-09-29 2018-01-30 京东方科技集团股份有限公司 一种精细掩膜板张网过程分析方法
JP6559433B2 (ja) * 2015-02-17 2019-08-14 Hoya株式会社 フォトマスクの製造方法、描画装置、フォトマスクの検査方法、フォトマスクの検査装置、及び表示装置の製造方法
JP6553887B2 (ja) * 2015-02-19 2019-07-31 Hoya株式会社 フォトマスクの製造方法、描画装置、フォトマスクの検査方法、及び表示装置の製造方法
JP6612326B2 (ja) * 2015-03-19 2019-11-27 Ｈｏｙａ株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法および半導体デバイスの製造方法
JP6398927B2 (ja) * 2015-09-18 2018-10-03 信越化学工業株式会社 フォトマスクブランク、その製造方法及びフォトマスク
WO2018020994A1 (ja) * 2016-07-27 2018-02-01 Hoya株式会社 マスクブランク用基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法、半導体デバイスの製造方法、マスクブランク用基板、マスクブランク及び転写用マスク
JP2019078882A (ja) * 2017-10-24 2019-05-23 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 光学素子及び光学素子の製造方法
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底
CN112639613B (zh) 2018-08-02 2024-02-13 康宁股份有限公司 具有减少的重力引起的误差的用于测量光掩模平坦度的系统和方法
JP2022551429A (ja) * 2019-09-27 2022-12-09 コーニング インコーポレイテッド 平坦さ機能要件を満たすフォトマスクブランクを仕上げるための目標トポグラフィマップの生成提供装置、システムおよび方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186635A (ja) * 1996-12-20 1998-07-14 Sharp Corp フォトマスクの製造方法
US6883158B1 (en) 1999-05-20 2005-04-19 Micronic Laser Systems Ab Method for error reduction in lithography
JP3947154B2 (ja) * 2001-05-31 2007-07-18 株式会社東芝 マスク基板情報生成方法およびマスク基板の製造方法
US6537844B1 (en) 2001-05-31 2003-03-25 Kabushiki Kaisha Toshiba Manufacturing method for exposure mask, generating method for mask substrate information, mask substrate, exposure mask, manufacturing method for semiconductor device and server
JP3791484B2 (ja) * 2002-11-14 2006-06-28 ソニー株式会社 露光方法および半導体装置の製造方法
JP3673263B2 (ja) * 2003-05-30 2005-07-20 株式会社東芝 露光マスク基板製造方法、露光マスク製造方法、及び半導体装置製造方法
JP4232018B2 (ja) 2003-07-25 2009-03-04 信越化学工業株式会社 フォトマスクブランク用基板の選定方法
DE112005000548B4 (de) * 2004-03-09 2015-11-19 Hoya Corp. Verfahren zur Unterstützung der Maskenherstellung, Verfahren zur Bereitstellung von Maskenrohlingen und Verfahren zur Handhabung von Maskenrohlingen
JP4786899B2 (ja) 2004-12-20 2011-10-05 Ｈｏｙａ株式会社 マスクブランクス用ガラス基板の製造方法，マスクブランクスの製造方法、反射型マスクブランクスの製造方法、露光用マスクの製造方法、反射型マスクの製造方法、及び半導体装置の製造方法
JP5153998B2 (ja) * 2005-02-25 2013-02-27 Ｈｏｙａ株式会社 マスクブランク用透明基板の製造方法、マスクブランクの製造方法、露光用マスクの製造方法、及び半導体デバイスの製造方法
JP4362732B2 (ja) * 2005-06-17 2009-11-11 信越化学工業株式会社 フォトマスク用大型ガラス基板及びその製造方法、コンピュータ読み取り可能な記録媒体、並びにマザーガラスの露光方法
JP2008151916A (ja) * 2006-12-15 2008-07-03 Shin Etsu Chem Co Ltd 大型フォトマスク基板のリサイクル方法
JP4728414B2 (ja) * 2009-03-25 2011-07-20 Ｈｏｙａ株式会社 マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法

Also Published As

Publication number Publication date
KR20110089084A (ko) 2011-08-04
US20110189595A1 (en) 2011-08-04
KR101701771B1 (ko) 2017-02-09
JP2011175240A (ja) 2011-09-08
CN102169286A (zh) 2011-08-31
US8455158B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
JP5683930B2 (ja) マスクブランク用基板、マスクブランク、転写用マスク及び半導体デバイスの製造方法
JP5296260B2 (ja) マスクブランク用基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法及び半導体デバイスの製造方法
US8026025B2 (en) Mask blank transparent substrate manufacturing method, mask blank manufacturing method, and exposure mask manufacturing method
JP3683261B2 (ja) 擬似欠陥を有する反射型マスクブランクス及びその製造方法、擬似欠陥を有する反射型マスク及びその製造方法、並びに擬似欠陥を有する反射型マスクブランクス又は反射型マスクの製造用基板
JP4728414B2 (ja) マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法
JP4856798B2 (ja) 反射型マスクブランクの製造方法及び反射型マスクの製造方法、並びに半導体装置の製造方法
JP5874407B2 (ja) 位相欠陥の影響を低減するｅｕｖ露光用反射型マスクの製造方法
WO2015146140A1 (ja) Ｅｕｖマスクの位相欠陥評価方法、ｅｕｖマスクの製造方法、ｅｕｖマスクブランク及びｅｕｖマスク
JP7492456B2 (ja) 多層反射膜付き基板、反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法
US10983427B2 (en) Method for manufacturing a mask blank substrate, method for manufacturing a mask blank, method for manufacturing a transfer mask, method for manufacturing a semiconductor device, a mask blank substrate, a mask blank, and a transfer mask
JP7168573B2 (ja) 多層反射膜付き基板、反射型マスクブランク、反射型マスク、及び半導体装置の製造方法
JP2012124196A (ja) Ｅｕｖ露光用反射型位相シフトマスクの製造方法
Ii et al. Realization of mass production for 130-nm node and future applicatiton for high transmission using ZrSi-based attenuated phase-shift mask in ArF lithography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150114

R150 Certificate of patent or registration of utility model

Ref document number: 5683930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250