JP5666791B2 - 微小試料台および微小試料台の製造方法 - Google Patents

Description

この発明は、電子顕微鏡等により分析を行う試料を固定する微小試料台、微小試料台作成用基板、微小試料台の製造方法および微小試料台を用いた分析方法に関する。

半導体ウエハの上面に形成された半導体素子やディスクリートの半導体デバイスを透過型電子顕微鏡（Transmission Electron Microscope:ＴＥＭ）またはオージェ電子分光法（Auger Electron Spectroscopy：ＡＥＳ）等による分析あるいは観察等の評価は次のようにして行う。半導体素子や半導体デバイス等の分析エリアをエッチング法やＦＩＢ（Focused Ion Beam）により加工して微小試料を形成し、該微小試料を切り取ったうえ、この微小試料よりも大幅に大きい厚さの微小試料台に固定する。次に、微小試料が固定された微小試料台を、上部にガード部が設けられたほぼ半円状のメッシュといわれる試料ホルダに固定したものを準備する。そして、微小試料台を介して微小試料が固定された試料台ホルダをピンセット等により把持して、分析装置のステージに取り付けて分析を行う。

通常、微小試料台は金属製の基板を用い、試料台ホルダは、シリコン基板や金属製の基板等を用いる。この、微小試料は、例えば、１０μｍ×１０μｍ×１μｍ（厚さ）程度のサイズにしたうえ、微小試料台の側面に固定される。
そして、微小試料台に微小試料を固定した後、Ｇａ^＋イオン等の荷電粒子イオンを用いたＦＩＢ法にて微小試料を、一般的には、１００ｎｍ程度の厚さにまで薄片化する。

微小試料台または試料台ホルダが金属製の場合、試料固定面の粗さが試料のサイズに対して、凹凸が大きいので、固定した試料の位置を確認するのが困難であり、また、固定した試料が傾くために観察面を正確に位置あわせすることも困難である。
そこで、微小試料台をシリコン基板で形成するようにしたものも知られている（例えば、特許文献１参照）。

特開２００８−１８５３３８号公報

しかし、上記特許文献１に記載された微小試料台は、この微小試料台を支持する試料台ホルダを必要とする。つまり、微小試料台および試料台ホルダを別々に作製したうえ、両者を接着する必要がある。このため、生産性が低く、また、接着する工程を含むため、小型化が困難となる。

請求項１に記載の微小試料台は、上部中央部に凹部が形成された微小試料台基部と、微小試料台基部の凹部の底部に形成され、微小試料台基部より薄い厚さを有する微小試料搭載部と、を具備し、微小試料搭載部と、微小試料台基部とが１つの半導体基板により連続した一体部材として形成されており、微小試料台基部の凹部は、微小試料台基部との境界部に形成され、凹部の底部側に向かって凹部が小さくなる方向に傾斜する傾斜面を有し、傾斜面は、異方性エッチングにより形成された（１１１）面であることを特徴とする。

請求項４に記載の微小試料台は、上部中央部に開口部が形成された微小試料台基部と、微小試料台基部の開口部の一面側の周縁部に設けられた無機絶縁膜および無機絶縁膜上に形成された半導体層を有し、微小試料台基部よりも薄い厚さを有する微小試料搭載部と、を具備し、微小試料台基部、無機絶縁膜および微小試料搭載部は、１つのＳＯＩ基板をエッチング処理することにより形成された一体部材であることを特徴とする。

請求項７に記載の微小試料台の製造方法は、半導体基板の一面に無機材料からなる微小試料搭載部上面形成用薄膜を形成する工程と、半導体基板の他面に、無機材料からなる微小試料搭載部形成用薄膜を形成する工程と、微小試料搭載部上面形成用薄膜および微小試料搭載部形成用薄膜を含む微小試料台の形成領域の外周における半導体基板を除去して貫通溝を設け、貫通溝の周囲における半導体基板に連結部で連結されるように微小試料台の外形を形成する工程と、微小試料搭載部上面形成用薄膜および微小試料搭載部形成用薄膜を除去する工程と、微小試料搭載部上面形成用薄膜下および微小試料搭載部形成用薄膜下の半導体基板をウエットエッチングにより除去して微小試料搭載部および微小試料台基部を形成する工程と、連結部で連結された微小試料台を半導体基板から分離する工程と、を具備し、微小試料搭載部および微小試料台基部を形成する工程は、微小試料台基部に凹部を形成し、凹部の底部に微小試料搭載部を形成する工程であり、微小試料台基部に凹部を形成する工程は、異方性エッチングにより、凹部の側面に、凹部の底部側に向かって凹部が小さくなる方向に傾斜する（１１１）面を形成する工程を含むことを特徴とする。

請求項８に記載の微小試料台の製造方法は、第１の半導体層と、第２の半導体層と、第１の半導体層と第２の半導体層の間に設けられた無機絶縁膜を有する微小試料台形成用基板を準備する工程と、第１の半導体層の一部を除去して、無機絶縁膜の一面上に微小試料搭載部を形成する工程と、第２の半導体層の一部を除去して、無機絶縁膜の他面上に、微小試料台基部の外形を形成する工程と、微小試料台に開口部を形成する工程とを備え、微小試料台に開口部を形成する工程は、無機絶縁膜を除去して、微小試料台基部の開口部に対応する微小試料搭載部の部分を除去する工程を含むことを特徴とする。

この発明によれば、微小試料搭載部と、微小試料搭載部を支持し、分析装置への取付部となる微小試料台基部とを半導体層により形成するので、生産性の向上を図ることができる。また、小型化が可能となる。

この発明の微小試料台の一例としての実施形態１に関する外観拡大斜視図。 （ａ）および（ｂ）は、図１の微小試料台の製造方法を説明するための所定の工程における拡大断面図（図９における領域ＡのＩＩ−ＩＩ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図２に続く工程を説明するため拡大断面図（図９における領域ＡのＩＩ−ＩＩ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図３に続く工程を説明するため拡大断面図（図９における領域ＡのＩＩ−ＩＩ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図４に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図５に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図６に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図７に続く工程を説明するため拡大断面図（図９における領域ＡのＶＩＩＩ−ＶＩＩＩ線切断断面図）および拡大平面図。 図１に示す微小試料台を半導体ウエハから分離する直前の状態を示す平面図。 この発明の微小試料台の実施形態２に関する外観拡大斜視図。 図１０に示す微小試料台を半導体ウエハから分離する直前の状態を示す平面図。 （ａ）および（ｂ）は、図１０の微小試料台の製造方法を説明するための所定の工程における拡大断面図（図１１における領域ＡのＸＩＩＩ−ＸＩＩＩ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図１２に続く工程を説明するため拡大断面図（図１１における領域ＡのＸＩＩＩ−ＸＩＩＩ線切断断面図）および拡大平面図。 この発明の微小試料台の実施形態３に関する外観拡大斜視図。 （ａ）および（ｂ）は、図１４の微小試料台の製造方法を説明するための所定の工程における拡大断面図（図１５（ｂ）のＡ−Ａ線切断断面図）および拡大平面図。 （ａ）および（ｂ）は、図１５に続く工程を説明するため拡大断面図および拡大平面図。 （ａ）および（ｂ）は、図１６に続く工程を説明するため拡大断面図および拡大平面図。 （ａ）および（ｂ）は、図１７に続く工程を説明するため拡大断面図および拡大平面図。 （ａ）および（ｂ）は、図１８に続く工程を説明するため拡大断面図および拡大平面図。 （ａ）および（ｂ）は、図１９に続く工程を説明するため拡大断面図）および拡大平面図。 （ａ）および（ｂ）は、図２０に続く工程を説明するため拡大断面図および拡大平面図。 この発明の微小試料台に微小試料を固定する方法を説明するための外観拡大斜視図。 図２２に続く工程を説明するための外観拡大斜視図。 実施形態１および実施形態２に示す試料台に微小試料を固定した状態を示す第一の例の概要側面図。 実施形態１および実施形態２に示す試料台に微小試料を固定した状態を示す第二の例の概要側面図。 実施形態３に示す試料台に微小試料を固定した状態を示す第一の例を示す概要側面図。 実施形態３に示す試料台に微小試料を固定した状態を示す第二の例を示す概要側面図。 実施形態３に示す試料台に微小試料を固定した状態を示す第三の例を示す概要側面図。

（実施形態１）
以下、この発明の微小試料台の一例に関する実施形態１について説明する。
図１はこの発明の微小試料台の拡大斜視図である。
微小試料台１００は、全体がシリコン基板等の半導体基板からなり、微小試料台基部１０および微小試料搭載部２０を有する。微小試料台基部１０は、平面視で、平坦な上面１３と、中心角が半円（中心角１８０度）より大きい直径２〜４ｍｍの扇形の円弧状の外形部を有している。微小試料台基部１０の中央の上方側には平面視で矩形形状の凹部１１が形成されている。凹部１１は、下面１１ａと一対の側面１１ｂとを有し、下面１１ａの対向側は開放されている。下面１１ａおよび一対の側面１１ｂは一面１０ａから対向面(裏面)側に向かって凹部１１が小さくなる方向に傾斜する傾斜面となっている。後述する如く、傾斜面はシリコン基板の（１１１）面である。

微小試料台基部１０の下部には矩形状の小さな溝１２が形成されている。凹部１１および溝１２は、扇形の円弧状の中心線上に位置している。この溝１２は、詳細は後述するが、半導体ウエハから各微小試料台１００を分離する際、分離を容易にするために形成されたものである。

微小試料搭載部２０は、微小試料台基部１０の凹部１１内に形成されている。微小試料搭載部２０は上面２１および一側面２２を有する。微小試料搭載部２０の上面２１は、微小試料台基部１０の上面１３よりも低い位置にある。換言すれば、微小試料台基部１０の上面１３は微小試料搭載部２０の上面２１よりも突き出して形成されている。このため、微小試料台基部１０の上面１３は、微小試料搭載部２０に固定された微小試料を分析する作業において、微小試料に分析装置等が衝突するのを防止し、また、微小試料台１００が落下した場合に微小試料をガードする。すなわち、微小試料台基部１０の微小試料搭載部２０よりも高い部分はガード部となっている。

微小試料搭載部２０の一側面２２は、微小試料台基部１０の凹部１１内に位置し、この一側面２２の対向面(裏面)は微小試料台基部１０の対向面（裏面）と面一となっている。限定する意味ではないが、微小試料搭載部２０の厚さｔは、例えば、数μｍ以下である。

通常、微小試料は、微小試料台１００に固定する前には、５μｍ程度の厚さを有しており、微小試料台に固定した後、Ｇａ^＋ビーム等の荷電粒子ビームを照射して、０．１μｍ程度の厚さにする薄片化処理を行う。この際、微小試料搭載部がスパッタされて微小試料の表面に異物として付着して、分析をする際のバックグラウンドノイズとなる。しかし、この発明では、微小試料搭載部２０が大変薄いので、微小試料に付着する異物の量を大幅に抑止することができる。

合わせて、本発明の微小試料台では、以下に説明するように、微小試料搭載部２０および微小試料台基部１０を含む微小試料台１００全体が半導体基板をフォトリソグラフィ法で形成される。フォトリソグラフィ法により形成したパターンは直線性が高く、エッジ部にも殆ど凹凸が形成されない。このため、微小試料搭載部２０に固定された微小試料がエッジによって固定した位置で傾斜したり、固定時に位置がずれたり、あるいはエッジのために観難くなったりすることがない。
すなわち、微小試料の取付および位置の確認が容易である、という効果を奏することができる。

そして、この微小試料台は、微小試料を固定した状態で、直接、分析装置等による評価のために、直接、評価装置のステージ上に取り付けられる。この点で、本発明の微小試料台は、微小試料台を微小試料台ホルダに固定した上、分析装置等のステージ上に取り付ける従来のものとは全く相違する。
このように、本発明の微小試料台は、従来のものと異なり、単一のディスクリート部材として構成され、それゆえに、微小試料を微小試料台ホルダに固定する作業がないので、きわめて効率的に生産をすることが可能であり、また、コスト的なメリットを得ることもできる。

図９は、シリコン基板からなる半導体ウエハ１に本発明の微小試料台１００が多数形成された状態を示す平面図であり、各微小試料台１００を半導体ウエハ１から分離する直前の状態を示す。半導体ウエハ１から分離する直前の各微小試料台１００は、その周囲が半導体ウエハ１に形成された貫通溝２により該半導体ウエハ１の周囲の領域と分離されており、それぞれ、１箇所の連結部３によってのみ、半導体ウエハ１に連結されている。

半導体ウエハから分離する前の各微小試料台１００は、それぞれ、左右２個を一対として配列されており、各一対の微小試料台１００は、貫通溝２の中心線、換言すれば、一対の微小試料台基部１０の上面１３間の中間線、を対称軸とする線対称に形成されている。
半導体ウエハ１は、上面が（１００）面であり、（１１０）面のフラット面４を有しており、各一対の微小試料台１００は、フラット面４に対して平行または垂直に配列されている。
次に、図１に図示された微小試料台１００を製造する方法の一例を図２乃至図８を参照して説明する。

図２〜図８の各図において、（ａ）は図９において二点鎖線で囲んだ領域ＡのＶＩＩＩ−ＶＩＩＩ線切断拡大断面図であり、（ｂ）は図９において二点鎖線で囲んだ領域Ａ近傍の拡大平面図である。
先ず、半導体ウエハ（以下、半導体基板という）１の表面全面および裏面全面に窒化シリコン等の無機材料からなる薄膜３１をＣＶＤ（Chemical Vapor Deposition）法により成膜する。

次に、半導体基板１の表面に形成された薄膜３１上の全面にフォトレジストを塗布し、露光用マスクを介して露光し、その後、現像を行って、第１のフォトレジストパターンを形成する。なお、フォトレジストの塗布からフォトレジストパターンを形成するまでの方法はフォトリソグラフ法として知られているものであり、以下、単にフォトリソグラフ法と記載して、その説明を、適宜、省略する。

次に、第１のフォトレジストパターンをマスクとして、Ｃ_２Ｆ_６を主ガスとするＲＩＥ（Reactive Ion Etching）法により、第１のフォトレジストパターンの周囲の薄膜を除去し、第１のフォトレジストパターン下に第１の基板エッチング用薄膜（微小試料搭載部上面形成用薄膜）５１を形成する。この後、第１のフォトレジストパターンを剥離する。この状態を図２（ａ）および図２（ｂ）に示す。
第１のフォトレジストパターン除去は、例えば、酸素ガスを含むＲＩＥ法を用いる。

次に、半導体基板１の他面側に形成された窒化シリコン等の無機材料からなる薄膜３１上に、フォトリソグラフ法により第２のフォトレジスパターンを形成する。そして、この第２のフォトレジストパターンをマスクとして薄膜３１をパターニングして第２の基板エッチング用薄膜（微小試料搭載部形成用薄膜）５２を形成し、第２のフォトレジスパターンを剥離する。第２のフォトレジストパターン除去は、例えば、酸素ガスを含むＲＩＥ法を用いる。この状態を図３（ａ）および図３（ｂ）に示す。

図３（ｂ）に図示されるように、第２の基板エッチング用薄膜５２は、第１の基板エッチング用薄膜５１と重合する部分と重合しない部分とを有する。第２の基板エッチング用薄膜５２の第１の基板エッチング用薄膜５１と重合しない部分は半円形形状を有し、重合する部分は、半円形形状部分の直径と同一の幅を有する矩形形状を有する。また、第２の基板エッチング用薄膜５２の幅は、第１の基板エッチング用薄膜５１の幅よりも小さい。

次に、半導体基板１の第１の基板エッチング用薄膜５１が形成された面全体に外形用フォトレジストを形成し、フォトリソグラフィ法により、図９に図示されている、貫通溝２が形成される領域が除去された形状を有する外形用フォトレジストパターン４３を形成する。つまり、半導体基板１の第１の基板エッチング用薄膜５１が形成された面に形成される外形用フォトレジストパターン４３は、貫通溝２に対応する部分が除去され、微小試料台１００、連結部３およびその周囲の半導体基板１の領域を覆う形状を有する。この場合、図４（ａ）および図４（ｂ）に図示されるように、第１の基板エッチング用薄膜５１の幅ｗは、外形用フォトレジストパターン４３における微小試料台１００の上面１３の間隔ｄよりも大きい寸法とされている。

そして、外形用フォトレジストパターン４３をマスクとして、ＩＣＰ（Inductively Coupled Plasma）−ＲＩＥ法により半導体基板１を除去し、連結部３で周囲の半導体基板１と連結された微小試料台基部１０の外形を形成する。但し、この時点では、各微小試料台基部１０は、対となる微小試料台基部１０の上面１３の間に形成された第１の基板エッチング用薄膜５１下では連結されている。また、微小試料台基部１０の凹部１１は未だ形成されていない。
そして、酸素ガスを用いたＲＩＥ法により外形用フォトレジストパターン４３を除去する。この状態を図４（ａ）および図４（ｂ）に示す。

次に、熱酸化炉に収容して熱酸化を行い、図５（ａ）および図５（ｂ）に図示される如く、半導体基板１における、第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２に覆われた領域以外の領域全てに酸化シリコン膜からなるエッチングストッパ５３を形成する。

次に、Ｃ_２Ｆ_６を主ガスとするＲＩＥ法により、半導体基板１の表面および裏面に形成された第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２を剥離する。この状態を図６（ａ）および図６（ｂ）に示す。図６（ａ）に図示されるように、第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２下の半導体基板１の領域が露出される。

この状態で、例えば、水酸化カリウム（ＫＯＨ）の２０〜３０重量％水溶液中に浸漬し、半導体基板１の露出部をウエットエッチングする。このエッチングは、（１１１）面が残存する異方性エッチングである。
ここで、（１１１）面は、（１１０）面と平行または垂直な辺を有し、ｚ軸（図９において紙面と垂直な方向）と交差する方向に傾斜する傾斜面となる面である。各微小試料基部１０は、（１１０）面に対し、平行または垂直な方向に配列され、第２の基板エッチング用薄膜５２は、平面視で半円形状であるので、半導体基板１のエッチングはフラット面４と垂直方向および平行方向に拡大して進行する。

この場合、図１に示す如く、微小試料台基部１０の凹部１１の下面１１ａおよび一対の側面１１ｂは（１１１）面に平行または垂直であることから、半導体基板１のウエットエッチングは下面１１ａおよび一対の側面１１ｂを一面１０ａ側から対向面側に向けて内側に傾斜する斜面を形成するように進行する。ウエットエッチングは、半導体基板１の表面側および裏面側から進行するので、半導体基板１は、図７（ａ）および図７（ｂ）に図示されるように、凹部１１および微小試料搭載部２０を形成するようにエッチングされる。

これにより、各一対の微小試料台基部１０間の半導体基板１の部分が除去され、各微小試料台基部１０は連結部３のみで半導体基板１に連結された状態となる。また、第１の基板エッチング用薄膜５１の幅ｗは、一対となる微小試料台１００を形成するための外形用フォトレジストパターン４３の間隔ｄよりも大きく形成されているので、微小試料台基部１０の上面１３ａは微小試料搭載部２０の上面２１よりも突き出して形成される。
微小試料搭載部２０の厚さｔは、ウエットエッチング液のエッチング速度に応じて適切に決定することができる。因みに、水酸化カリウム（ＫＯＨ）の２０〜３０重量％水溶液のエッチング速度は０．５〜１．０μｍ／分である。
なお、第２の基板エッチング用薄膜５２は、平面視で円弧状でなく、方形としてもよく、この場合も、異方性エッチングは、フラット面４と垂直方向および平行方向に拡大して進行する。

次に、リンスをし、さらに、バッファード弗酸（ＢＨＦ）により酸化シリコン膜からなるエッチングストッパ５３を除去する。これにより、図８（ａ）および図８（ｂ）に図示されるようにと、微小試料搭載部２０の上面２１が表出する。

この後、リンス、乾燥を行い、各微小試料台基部１０の連結部３をエッチング等適宜な方法で切断または除去することにより、図１に示す微小試料台１００が、同時に多数個得られる。

以上の通り、この発明においては、微小試料搭載部２０および微小試料台基部１０を有する微小試料台１００を、１枚の半導体ウエハから作製する。半導体ウエハから分離すると微小試料台が製作されるので、生産性の向上を図ることができる。また、小型化が可能となる。半導体ウエハは凹凸が小さく、換言すれば、平坦性が高いので、高精細な加工をすることができる。このため、微小試料搭載部２０に固定した微小試料にイオンビームを照射して薄片化処理を行う際に、微小試料搭載部がスパッタされることにより微小試料の表面に付着する異物の量を大幅に抑止することができる。
また、微小試料が固定される箇所を含む微小試料搭載部２０の表面全体の平坦性が高いので、微小試料搭載部２０に固定された微小試料の位置の確認が容易である。これと共に、微小試料台に固定された微小試料の傾きが殆ど無く、分析装置による観察面の位置合わせが容易である、という効果を奏することができる。

本発明の微小試料台１００は、１枚の半導体ウエハから作製されるので、生産性が高い。この場合、微小試料台基部１０を扇形形状とし、且つ、微小試料をガードするガード部を設けたので、直接、分析装置等のステージに取り付けることができる。このことによっても、さらに、生産性の向上およびコスト的なメリットを得ることができる。

微小試料台基部１０には、微小試料搭載部２０を形成するための凹部１１を形成するが、微小試料搭載部２０の形成は半導体ウエハのエッチング異方性を利用し、微小試料台基部１０と微小試料搭載部２０の境界は傾斜面とするので、直角に形成される場合よりも強度を高めることができる。

なお、上記実施形態１では、各微小試料台基部１０を（１１０）フラット面４に平行または垂直な方向に配列されるように形成する場合で説明した。
しかし、この発明は、各微小試料台基部１０が、（１１０）フラット面４に対して傾斜する方向に配列されるように形成することもできる。
次に、そのような実施形態について説明する。

（実施形態２）
図１０は、本発明の微小試料台の実施形態２に係る拡大斜視図である。
実施形態２においても、微小試料台２００は１枚の半導体基板から作製されるもので、シリコン基板等の半導体基板からなる微小試料台基部６０および微小試料搭載部７０を有する。
実施形態２が実施形態１と相違する点は、微小試料台基部６０に形成される凹部６１がＶ字形状であり、従って、この凹部６１内に形成される微小試料搭載部７０は、凹部６１との境界部がこのＶ字形状に沿う形状を有することである。

微小試料台基部６０に形成されたＶ字形状の凹部６１は９０度の頂角を有している。凹部６１の頂点と溝１２の中心を結ぶ線は、扇形形状の試料台基部６０の中心を通る。凹部６１の一対の側面６１ａは、一面６０ａから対向面に向かって凹部６１を小さくする方向に傾斜する傾斜面である。この側面６１ａはシリコンの（１１１）面である。

その他の構成は実施形態１と同様であるので、逐一、その説明をすることは省略するが、以下に、その一例を記載する。
微小試料台基部６０の上面６３は、微小試料搭載部７０の上面７１より高い位置に突き出して形成されており、微小試料搭載部７０に固定される微小試料をガードする。微小試料搭載部７０の一側面７２は、微小試料台基部７０の凹部６１内に位置し、この一側面７２の対向面（裏面）は微小試料台基部６０の対向面(裏面)と面一となっている。微小試料搭載部７０の厚さｔは、実施形態１と同様である。また、微小試料台基部６０の外形形状、サイズ等も実施形態１の微小試料台基部１０と同様である。
次に、図１０に図示された微小試料台２００の製造方法について説明する。

図１１は、シリコン基板からなる半導体ウエハ２０１に本発明の微小試料台２００が多数形成された状態を示す平面図であり、各微小試料台２００を半導体ウエハ２０１から分離する直前の状態を示す。半導体ウエハ２０１から分離する直前の各微小試料台２００は、その周囲が半導体ウエハ２０１に形成された貫通溝２により半導体ウエハ２０１の周囲の領域と分離されている。つまり、それぞれ、各微小試料台２００は１箇所の連結部３によってのみ、半導体ウエハ２０１に連結されている。

半導体ウエハ２０１から分離する直前の各微小試料台２００は、それぞれ、上下２個を一対として配列されており、各一対の微小試料台２００は、貫通溝２の中心線、換言すれば、微小試料台基部６０の上面６３側の中心線、を対称軸とする線対称に形成されている。
半導体ウエハ２０１は、上面が（１００）面であり、（１１０）面のフラット面４を有しており、各一対の微小試料台２００は、フラット面４に対して４５度傾斜した軸と平行に配列されている。

実施形態２の微小試料台２００を形成するには、半導体ウエハ２０１のフラット面４に対し、４５度傾斜した軸と平行な方向を基準軸として各工程を行う。
実施形態２の微小試料台２００の製造方法は、上記した如く、基準軸がフラット面４に対し４５度傾斜している点を除けば、実施形態１の微小試料台１００の製造方法と同一である。

実施形態２において、凹部６１がＶ字形状に形成される理由および工程を、図１２（ａ）、図１２（ｂ）および１３（ａ）、図１３（ｂ）と共に説明する。
各図において、（ａ）は図１１において二点鎖線で囲んだ領域ＡのＸＩＩＩ−ＸＩＩＩ線切断拡大断面図であり、（ｂ）は図１１において二点鎖線で囲んだ領域Ａ近傍の拡大平面図である。
フラット面４に対し４５度傾斜した軸を基準軸として、図２（ａ）および図２（ｂ）〜図６（ａ）および図６（ｂ）に示す各工程を行うと、図１２（ａ）および図１２（ｂ）に図示する状態となる。図１２（ａ）および図１２（ｂ）は図６（ａ）および図６（ｂ）に対応する図である。すなわち、半導体ウエハ（半導体基板）２０１において、第１の基板エッチング用薄膜５１の下面に位置していた第１の領域２５１および第２の基板エッチング用薄膜５２の下面に位置していた第２の領域２５２（第１の基板エッチング用薄膜５１および第２の基板エッチング用薄膜５２は図５（ａ）および図５（ｂ）参照）が露出され、それ以外の全領域には酸化シリコン膜からなるエッチングストッパ２５３が形成されている。

この場合において、半導体基板２０１の第２の領域２５２は、第１の領域２５１と重合する部分と重合しない部分とを有する。半導体基板２０１の第２の領域２５２の第１の領域２５１と重合しない部分は半円形形状を有し、重合する部分は、半円形形状部分の直径と同一の幅を有する矩形形状を有する。つまり、第２の実施形態におけるエッチングストッパ２５３は、第１の実施形態におけるエッチングストッパ５３と同一の形状を有する。

この状態で、例えば、水酸化カリウム（ＫＯＨ）の２０〜３０重量％水溶液中に浸漬し、半導体基板１の露出部をウエットエッチングする。このエッチングは、（１１１）面が残存する異方性エッチングである。
ここで、（１１１）面は、（１１０）面と平行な辺を有し、ｚ軸（図１１において紙面と垂直な方向）と交差する方向に傾斜する傾斜面となる面であり、フラット面４が（１１０）面であることから、フラット面４と垂直な面および平行な面に対し傾斜する斜面となる。上述した如く、半導体基板２０１の第２の領域２５２の第１の領域２５１と重合しない部分は、平面視で半円形形状である。また、一対となる各微小試料基部６０は、（１１０）面に対し、４５度傾斜した軸に平行な方向に配列されている。このため、半導体基板２０１の第２の領域２５２のウエットエッチングは、フラット面４と垂直方向および平行方向に拡大して進行する。

すなわち、図１３に示す如く、微小試料台基部６０には、Ｖ字状の凹部６１が形成される。凹部６１の側面６１ａは（１１１）面であり、その頂角θは９０度である。また、エッチングは、半導体基板２０１の第１の領域２５１側からも進行するので、凹部６１内に微小試料搭載部７０が形成され、図１３（ａ）および図１３（ｂ）に図示された状態となる。この後は、連結部３を除去して半導体基板２０１から分離して微小試料台２００を得る。

実施形態２においても、実施形態１と同様な効果を奏する。加えて、実施形態２では、凹部６１がＶ字形状であるので、一層、強度を大きくすることができる。
なお、本発明の微小試料台は、全体が単一半導体層の半導体ウエハだけでなく、複数層の半導体層を有する半導体ウエハを用いて形成することができる。次に、そのような実施形態について説明する。

（実施形態３）
図１４は、本発明の微小試料台の実施形態３に係る拡大斜視図である。
微小試料台３００は、詳細は後述するが、ＳＯＩ（Silicon on Insulator）ウエハを用いて形成されるものであり、シリコン等の単結晶半導体層からなる微小試料台基部３１０、微小試料搭載部３２０および微小試料台基部３１０と微小試料搭載部３２０との間に介在された酸化シリコンからなる絶縁膜３４０を有する。

微小試料台基部３１０の外形形状およびサイズは実施形態１と同様であり、中心角が半円（中心角１８０度）より大きい直径２〜４ｍｍの扇形の円弧状の外形部を有している。微小試料台基部３１０の中央の上方側には平面視で矩形形状の開口部３１１が形成されている。開口部３１１は、下面３１１ａと一対の側面３１１ｂとを有し、下面３１１ａの対向側は開放されている。下面３１１ａおよび一対の側面３１１ｂは一面３１０ａに対しほぼ垂直に形成されている。

微小試料搭載部３２０は、微小試料台基部３１０の一面３１０ａ上に形成されている。微小試料搭載部３２０は、開口部３１１より長く、一部が開口部３１１の一面を覆っている。微小試料搭載部３２０は、上部側に複数の試料設置部３２１を有する。図１４に図示された試料設置部の数は三個であるが、これよりも多くても少なくてもよい。試料設置部３２１の上面３２１ａは、微小試料台基部３１０の上面３１３よりも低い位置とされている。これにより、微小試料搭載部３２０に固定された微小試料はガードされる。

絶縁膜３４０は、微小試料台基部３１０と微小試料搭載部３２０との間に設けられている。絶縁膜３４０の形状は、微小試料搭載部３２０に対応する領域の中、開口部３１１に面する領域が除去された形状および面積を有する。このような、形状および面積となる理由は、この半導体装置３００の製造方法と共に後述する。

微小試料台基部３１０の下部には矩形状の小さな溝１２が形成されている。開口部３１１および溝１２は、扇形の円弧状の中心線上に位置している。上記以外に記載のない構成に関しては、実施形態１と同様である。
次に、図１４に図示された微小試料台３００の製造方法について説明する。

図１５（ａ）および図１５（ｂ）〜図２１（ａ）および図２１（ｂ）は、図１４に図示された微小試料台３００の製造方法を説明するための図である。図示は省略するが、実施形態４の微小試料台３００も、実施形態１および実施形態２と同様に、半導体ウエハに多数配列して形成される。図１５（ａ）および図１５（ｂ）〜図２１（ａ）および図２１（ｂ）の各図において、（ａ）は図９および図１１における領域Ａに対応する部分の拡大断面図であり、（ｂ）はその領域近傍の拡大平面図である。

先ず、ＳＯＩウエハを準備する。ＳＯＩウエハには、２枚のシリコン半導体基板を、酸化膜を介在して張り合わせたＤＢＷ（Direct Bonded Wafer）と、シリコン半導体基板内部に酸素イオンを注入して高温で酸化させることによりシリコン半導体基板の内部に酸化シリコン層を形成するＳＩＭＯＸ（Separation by Implantation of Oxygen）方式により形成したものとがある。このどちらでもよい。
すなわち、ＳＯＩウエハ（以下、「半導体基板」という）３０１は、第１半導体層３０２と、第１半導体層３０２下に配置された第２半導体層３０３と、第１半導体層３０２と第２半導体層３０３との間に介在された酸化シリコンからなる絶縁膜３０４を有する。

第１半導体層３０２の一面３０２ａ上の全面にフォトレジストを塗布する。そして、第１半導体層３０２上に塗布されたフォトレジストを、フォトリソグラフィ法を用いてパターニングし、微小試料搭載部形成用マスク３６１を形成する。この状態を図１５（ａ）および図１５（ｂ）に示す。図１５（ａ）に図示されるように、微小試料搭載部形成用マスク３６１は、図１４に図示される微小試料搭載部３２０に対応する形状を有しており、三個の試料設置部３２１に対応する部分を含んでいる。

次に、微小試料搭載部形成用マスク３６１をマスクとして、第１半導体層３０２をドライエッチングして微小試料搭載部３２０を形成する。ドライエッチングとしては、例えば、ＩＣＰ―ＲＩＥ法を用いる。この後、微小試料搭載部形成用マスク３６１を除去する。微小試料搭載部形成用マスク３６１の除去は、例えば、酸素ガスを含むＲＩＥ法を用いる。この状態を図１６（ａ）および図１６（ｂ）に示す。

次に、第２半導体層３０３の一面３０３ａ上の全面にフォトレジストを塗布し、フォトリソグラフィ法により、フォトレジストをパターニングして、微小試料台基部３１０の外形形状を有するフォトレジストパターン３４３を形成する（図１７（ａ）および図１７（ｂ）参照）。フォトレジストパターン３４３は貫通溝２を除く領域、すなわち、形成しようとする微小試料台基部３１０、連結部３および連結部３間を連結する領域の第２半導体層３０３を覆う形状を有する。この場合、形成しようとする微小試料台基部３１０に対するフォトレジストパターン３４３の形状は、開口部３１１に対応する部分が除かれた形状である。図１７（ｂ）においては、フォトレジストパターン３４３は、絶縁膜３０４下に位置するため、点線で描画されたパターンの内側領域となっている。

次に、フォトレジストパターン３４３をマスクとして、ＩＣＰ（Inductively Coupled Plasma）−ＲＩＥ法等のドライエッチングにより、第２半導体層３０３を除去し、連結部３で周囲の第２半導体層３０３と連結された微小試料台基部３１０を形成する。この工程では、第２半導体層３０３は、微小試料台基部３１０の開口部３１１に対応する領域が除かれた形状に形成されるので、微小試料台基部３１０が形成されることになる。つまり、最初に準備したＳＯＩ基板の全体に亘って形成されていた絶縁膜３０４の一面上に第１半導体層３０２により形成された微小試料搭載部３２０が形成されている。また、絶縁膜３０４の他面上に第２半導体層３０３により形成された微小試料台基部３１０および連結部３が形成されている。この状態を、図１８（ａ）および図１８（ｂ）に示す。

次に、微小試料搭載部３２０をマスクとして、バッファード弗酸（ＢＨＦ）により酸化シリコンよりなる絶縁膜３０４をウエットエッチングする。この工程により、図１９（ａ）および図１９（ｂ）に図示されるように絶縁膜３０４は、微小試料搭載部３２０に対応する領域の中、開口部３１１に面する領域が除去された形状および面積を有する絶縁膜３４０となる。また、絶縁膜３０４が開口部３１１に面する領域が除去される結果、絶縁膜３０４によって連結されて一対となっていた微小試料台基部３１０は分離され、それぞれ、連結部３のみにより第２半導体層３０３に連結された状態となる。

上記の状態で、微小試料台基部３１０を連結部３から分離すれば、微小試料台３００が得られるが、本実施形態では、この後、微小試料搭載部３２０の試料設置部３２１の上面３２１ａの平坦化処理を行う。この処理を行うため、図１９（ａ）および図１９（ｂ）に図示された状態のＳＯＩウエハを、熱酸化炉に収容して熱酸化を行う。この処理により、図２０（ａ）および図２０（ｂ）に図示されるように、絶縁膜３４０から表出している微小試料搭載部３２０および微小試料台基部３１０の全表面に酸化シリコン膜３４５が形成される。

次に、ＢＨＦを用いて、微小試料搭載部３２０および微小試料台基部３１０に形成された酸化シリコン膜３４５をウエットエッチングする。これにより、図２１（ａ）および図２１（ｂ）に図示されるように、熱酸化により形成された酸化シリコン膜が除去され、微小試料搭載部３２０および連結部３により相互に連結された微小試料台基部３１０が絶縁膜３４０を介して一体化された状態となる。
この後、リンス、乾燥を行い、連結部３をエッチング等適宜な方法で除去または切断して微小試料台基部３１０を第２半導体層３０３から分離することにより、図１４に図示される多数の微小試料台３００を同時に得ることができる。

図１６（ａ）および図１６（ｂ）にて説明した通り、微小試料搭載部３２０は、いったんは、ＩＣＰ―ＲＩＥ法等のドライエッチング法により形成される。通常、この処理によって、試料設置部３２１の上面３２１ａを含む微小試料搭載部３２０全体にスキャロップといわれる規則的な凹凸が形成される。これに対し、本実施形態では、上述の如く、絶縁膜３０４から表出している微小試料搭載部３２０および微小試料台３１０の全表面を熱酸化して酸化膜を形成し、この酸化膜をウエットエッチングにより除去するので、試料設置部３２１全体およびその上面３２１ａを含む微小試料搭載部３２０が平坦化される。

実施形態３では、複数の試料設置部３２１を有する。これらの試料設置部３２１は、それぞれ、上面３２１ａが平坦とされるので、これらの上面３２１ａ上に、それぞれ、微小試料を固定することが可能となる。複数の試料設置部３２１の間における微小試料搭載部３２０は凹部となっているため、微小試料の薄片化処理において、イオンビームを照射した際、逆スパッタにより発生する微粉の量が低減する。このため、分析時におけるバックグラウンドノイズを一層低減することができる。

実施形態３においても、実施形態１と同様な効果を奏する。加えて、実施形態３では、上述した如く、微小試料搭載部３２０を、いったんドライエッチングによりパターニングした後、熱酸化して酸化層を形成し、この酸化層をウエットエッチングにより除去する平坦化処理を行うので、微小試料搭載部３２０の試料設置部３２１の側面および上面３２１ａ上に微小試料を設置することが可能となる。
この場合、実施形態３では、微小試料台基部３１０を含んで平坦化処理したが、微小試料台３２０のみ平坦化処理するようにしてもよい。

次に、上述した微小試料台１００、２００および３００に微小試料を固定する方法につき、図２２および図２３と共に説明する。
図２２において、８０はシリコン基板等からなる微小試料である。微小試料８０は、分析領域８３の周囲をＧａイオンビーム等で除去して溝８２を形成したものである。この微小試料の上面には、マイクロプローブ８５が固定されている。マイクロプローブ８５は、微小試料を、母材であるデバイスから分離する前に、微小試料８０の上面にマイクロプローブ８５を押し当てた状態で、ＣＶＤ法によりカーボン８６を成膜して固定される。

マイクロプローブ８５が固定された状態で、微小試料８０は、微小試料台１００、２００または３００の微小試料搭載部９０の上面９０ａに固定される。
微小試料台１００または２００と微小試料搭載部９０との固定も、上記と同様に、ＣＶＤ法により成膜したカーボン８７によって行うことができる。

なお、上記においては、微小試料８０をマイクロプローブ８５に固定した後、微小試料台１００、２００または３００の微小試料搭載部９０の上面９０ａに固定する方法で説明したが、微小試料８０を、直接、ナノピンセットにより把持し、この状態のまま、微小試料搭載部９０の上面９０ａに固定するようにしてもよい。

図２２に図示される如く、微小試料８０が、微小試料台１００、２００または３００の微小試料搭載部９０の上面９０ａに固定されたら、イオンビームを照射してマイクロプローブを分離して図２３の状態とする。
そして、この後、図示はしないが、微小試料８０にＧａ^＋イオン等の荷電粒子をＦＩＢ法により照射して微小試料８０を０．１μｍ程度の厚さになるまで薄片化する。
この薄片化工程において、本発明では、微小試料搭載部９０が数μｍ以下の厚さであるため、微小試料搭載部９０がイオンビームによってスパッタされることがなく、したがって、異物が微小試料の表面に付着することが全くないか、あるいは極く少量しかない。
よって、分析時のバックグラウンドノイズを大幅に低減することが可能である。

図２３は、微小試料８０を微小試料搭載部９０の上面９０ａに固定した状態の側面図である。
微小試料８０は微小試料搭載部９０の側面に固定することも可能である。
図２４および図２５は、微小試料搭載部９０が、微小試料台基部９１に形成された凹部９２内に形成された状態の側面図である。図２４では、微小試料８０は、微小試料搭載部９０の、微小試料台基部９１の凹部９２側と反対面側の側面に固定されている。また、図２５では、微小試料８０は、微小試料搭載部９０の、微小試料台基部９１の凹部９２側に固定されている。

図２６〜２８は、それぞれ、微小試料が固定された微小試料搭載部３２０が、絶縁膜３０４を介して微小試料台基部３１０の一側面に設けられた微小試料台の側面図である。図２６では、微小試料８０は、微小試料搭載部３２０の、微小試料台基部３１０とは反対面側の側面に固定されている。この場合、図２６において、二点鎖線で示すように、微小試料８０は、微小試料搭載部３２０の、微小試料台基部３１０側に固定することも可能である。図２７は、微小試料８０が微小試料搭載部３２０に形成された試料設置部３２１の上面３２１ａに固定された状態を示す。試料設置部３２１は上面３２１ａを含む全表面がウエットエッチングにより形成されており、平坦性が高いので、このように上面３２１ａ上に微小試料８０を固定することが可能となる。図２８では、微小試料８０は、微小試料搭載部３２０に形成された試料設置部３２１の厚さ方向の側面に固定されている。この場合、微小試料８０は、実線で示す右側面側および二点鎖線で示す左側面側のいずれに固定してもよい。上述した如く、微小試料が固定される試料設置部３２１間の微小試料搭載部３２０を凹部とすることにより、微小試料の薄片化処理における微粉の発生を一層抑止することができる。

なお、上記実施形態では、半導体基板としてシリコン基板を用いた場合で説明したが、半導体基板として、Ｇｅ等の元素半導体、あるいはＧａＡｓ、ＩｎＰ等の化合物半導体基板を用いることができる。
半導体基板または半導体層から分離する前、微小試料台基部を１箇所の連結部で保持する場合で説明したが、連結部の数および位置は、適宜、適切に設定することができる。
また、微小試料台の２個を一対として生産する方法で説明したが、個々に独立して形成することもできる。

その他、本発明の微小試料台は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、上部中央部に凹部が形成された微小試料台基部と、微小試料台基部の凹部の底部に形成され、微小試料台基部より薄い厚さを有する微小試料搭載部と、を具備し、微小試料搭載部と、微小試料台基部とが１つの半導体基板により連続した一体部材として形成されており、微小試料台基部の凹部は、微小試料台基部との境界部に形成され、凹部の底部側に向かって凹部が小さくなる方向に傾斜する傾斜面を有し、傾斜面は、異方性エッチングにより形成された（１１１）面であればよい。また、上部中央部に開口部が形成された微小試料台基部と、微小試料台基部の一面側の開口部の周縁部に設けられた無機絶縁膜および無機絶縁膜上に形成された半導体層を有し、微小試料台基部よりも薄い厚さを有する微小試料搭載部と、を具備し、微小試料台基部、無機絶縁膜および微小試料搭載部は、１つのＳＯＩ基板をエッチング処理することにより形成された一体部材であればよい。

本発明の製造方法は、半導体基板の一面に無機材料からなる微小試料搭載部上面形成用薄膜を形成する工程と、半導体基板の他面に、無機材料からなる微小試料搭載部形成用薄膜を形成する工程と、微小試料搭載部上面形成用薄膜および微小試料搭載部形成用薄膜を含む微小試料台の形成領域の外周における半導体基板を除去して貫通溝を設け、貫通溝の周囲における半導体基板に連結部で連結されるように微小試料台の外形を形成する工程と、微小試料搭載部上面形成用薄膜および微小試料搭載部形成用薄膜を除去する工程と、微小試料搭載部上面形成用薄膜下および微小試料搭載部形成用薄膜下の半導体基板をウエットエッチングにより除去して微小試料搭載部および微小試料台基部を形成する工程と、連結部で連結された微小試料台を半導体基板から分離する工程と、を具備し、微小試料搭載部および微小試料台基部を形成する工程は、微小試料台基部に凹部を形成し、凹部の底部に微小試料搭載部を形成する工程であり、微小試料台基部に凹部を形成する工程は、異方性エッチングにより、凹部の側面に、凹部の底部側に向かって凹部が小さくなる方向に傾斜する（１１１）面を形成する工程を含むものであればよい。
また、本発明の微小試料の製造方法は、第１の半導体層と、第２の半導体層と、第１の半導体層と第２の半導体層の間に設けられた無機絶縁膜を有する微小試料台形成用基板を準備する工程と、第１の半導体層の一部を除去して、無機絶縁膜の一面上に微小試料搭載部を形成する工程と、第２の半導体層の一部を除去して、無機絶縁膜の他面上に、微小試料台基部の外形を形成する工程と、微小試料台に開口部を形成する工程とを備え、微小試料台に開口部を形成する工程は、無機絶縁膜を除去して、微小試料台基部の開口部に対応する微小試料搭載部の部分を除去する工程を含むものであればよい。

１、２０１ 半導体ウエハ(半導体基板)
２ 貫通溝
３ 連結部
４ フラット面
１０、６０ 微小試料台基部
１０ａ 一面
１１、６１ 凹部
１１ａ 下面
１１ｂ、６１ａ 側面
１３、６３ 上面
２０、７０ 微小試料搭載部
２１、７１ 上面
２２、７２ 一側面
３１ 薄膜
４３ 外形用フォトレジストパターン
５１ 第１の基板エッチング用薄膜（微小試料搭載部上面形成用薄膜）
５２ 第２の基板エッチング用薄膜（微小試料搭載部形成用薄膜）
５３、２５３ エッチングストッパ
８０ 微小試料
８２ 溝
８３ 分析領域
８６、８７ カーボン
９０ 微小試料搭載部
１００、２００ 微小試料台
２５１ 第１の領域
２５２ 第２の領域
３００ 微小試料台
３０１ ＳＯＩウエハ（半導体基板）
３０２ 第１半導体層
３０２ａ 一面
３０３ 第２半導体層
３０３ａ 一面
３０４ 絶縁膜
３１０ 微小試料台基部
３１０ａ 一面
３１１ 開口部
３１１ａ 下面
３１１ｂ 側面
３２０ 微小試料搭載部
３２１ 試料設置部
３２１ａ 上面
３４３ フォトレジストパターン
３４５ 酸化シリコン膜
３６１ 微小試料搭載部形成用マスク

Claims (10)

1. 上部中央部に凹部が形成された微小試料台基部と、
   前記微小試料台基部の凹部の底部に形成され、前記微小試料台基部より薄い厚さを有する微小試料搭載部と、を具備し、
   前記微小試料搭載部と、前記微小試料台基部とが１つの半導体基板により連続した一体部材として形成されており、
   前記微小試料台基部の前記凹部は、前記微小試料台基部との境界部に形成され、前記凹部の底部側に向かって前記凹部が小さくなる方向に傾斜する傾斜面を有し、
   前記傾斜面は、異方性エッチングにより形成された（１１１）面であることを特徴とする微小試料台。
2. 請求項１に記載の微小試料台において、前記微小試料台基部の前記凹部は、平面矩形形状を有し、前記傾斜面は、前記微小試料搭載部とは反対側の下面と、前記下面の両側に設けられた一対の側面とを有することを特徴とする微小試料台。
3. 請求項１に記載の微小試料台において、前記微小試料台基部の前記凹部に形成された前記傾斜面は、前記微小試料搭載部とは反対側に向かって幅狭となる方向に傾斜する平面Ｖ字形状を有することを特徴とする微小試料台。
4. 上部中央部に開口部が形成された微小試料台基部と、
   前記微小試料台基部の前記開口部の一面側の周縁部に設けられた無機絶縁膜および前記無機絶縁膜上に形成された半導体層を有し、前記微小試料台基部よりも薄い厚さを有する微小試料搭載部と、を具備し、
   前記微小試料台基部、前記無機絶縁膜および前記微小試料搭載部は、１つのＳＯＩ基板をエッチング処理することにより形成された一体部材であることを特徴とする微小試料台。
5. 請求項１乃至４のいずれか１項に記載の微小試料台において、
   前記微小試料台基部は前記微小試料搭載部よりも高さ方向に高く突き出すガード部を有することを特徴とする微小試料台。
6. 請求項１乃至５のいずれか１項に記載の微小試料台において、前記微小試料搭載部は、その厚さが数μｍ以下であることを特徴とする微小試料台。
7. 半導体基板の一面に無機材料からなる微小試料搭載部上面形成用薄膜を形成する工程と、
   前記半導体基板の他面に、無機材料からなる微小試料搭載部形成用薄膜を形成する工程と、
   前記微小試料搭載部上面形成用薄膜および前記微小試料搭載部形成用薄膜を含む微小試料台の形成領域の外周における前記半導体基板を除去して貫通溝を設け、前記貫通溝の周囲における前記半導体基板に連結部で連結されるように前記微小試料台の外形を形成する工程と、
   前記微小試料搭載部上面形成用薄膜および前記微小試料搭載部形成用薄膜を除去する工程と、
   前記微小試料搭載部上面形成用薄膜下および前記微小試料搭載部形成用薄膜下の前記半導体基板をウエットエッチングにより除去して微小試料搭載部および微小試料台基部を形成する工程と、
   前記連結部で連結された前記微小試料台を前記半導体基板から分離する工程と、
   を具備し、
   前記微小試料搭載部および前記微小試料台基部を形成する工程は、前記微小試料台基部に凹部を形成し、前記凹部の底部に前記微小試料搭載部を形成する工程であり、
   前記微小試料台基部に凹部を形成する工程は、異方性エッチングにより、前記凹部の側面に、前記凹部の底部側に向かって前記凹部が小さくなる方向に傾斜する（１１１）面を形成する工程を含むことを特徴とする微小試料台の製造方法。
8. 第１の半導体層と、第２の半導体層と、前記第１の半導体層と前記第２の半導体層の間に設けられた無機絶縁膜を有する微小試料台形成用基板を準備する工程と、
   前記第１の半導体層の一部を除去して、前記無機絶縁膜の一面上に微小試料搭載部を形成する工程と、
   前記第２の半導体層の一部を除去して、前記無機絶縁膜の他面上に、微小試料台基部の外形を形成する工程と、
   前記微小試料台に開口部を形成する工程とを備え、
   前記微小試料台に開口部を形成する工程は、
   前記無機絶縁膜を除去して、前記微小試料台基部の前記開口部に対応する前記微小試料搭載部の部分を除去する工程を含む
   ことを特徴とする微小試料台の製造方法。
9. 請求項８に記載の微小試料台の製造方法において、前記第１の半導体層の一部を除去して微小試料搭載部を形成する工程は、ドライエッチングにより前記第１の半導体層を除去する工程を含むことを特徴とする微小試料台の製造方法。
10. 請求項８または９に記載の微小試料台の製造方法において、前記第１の半導体層の一部を除去して微小試料搭載部を形成する工程の後、少なくとも前記微小試料搭載部の表面に酸化膜を形成し、前記酸化膜をウエットエッチングにより除去する工程を含むことを特徴とする微小試料台の製造方法。
    

Images