JP5656441B2 - Ｃ４ボール内の均一な電流密度のための金属配線構造体 - Google Patents

Ｃ４ボール内の均一な電流密度のための金属配線構造体 Download PDF

Info

Publication number
JP5656441B2
JP5656441B2 JP2010091384A JP2010091384A JP5656441B2 JP 5656441 B2 JP5656441 B2 JP 5656441B2 JP 2010091384 A JP2010091384 A JP 2010091384A JP 2010091384 A JP2010091384 A JP 2010091384A JP 5656441 B2 JP5656441 B2 JP 5656441B2
Authority
JP
Japan
Prior art keywords
metal
vias
pad
line structure
metal vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010091384A
Other languages
English (en)
Other versions
JP2010251754A (ja
Inventor
ティモシー・ハリソン・ドーバンスペック
ティモシー・ドーリング・サリバン
スティーブン・ローレンツ・ライト
ウォルフガング・ソーター
エドマンド・ジュリス・スプロジス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010251754A publication Critical patent/JP2010251754A/ja
Application granted granted Critical
Publication of JP5656441B2 publication Critical patent/JP5656441B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05098—Material of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体構造体に関し、より具体的には、ボンディング・パッドのための金属配線構造体及びその製造方法に関する。
半導体デバイス及び半導体ウェハ（基板）上の相互接続の形成が完了すると、半導体ウェハは、半導体チップ又は「ダイ」にダイシングされる。次に、機能半導体チップをパッケージして、回路基板上への取付けを容易にする。パッケージは、回路基板のような上位レベルのアセンブリ・システムに対する機械的な保護及び電気的な接続を与える半導体チップのための支持要素である。１つの典型的なパッケージング技術は、Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）パッケージングであり、これは、各々が半導体チップ上のＣ４パッドと、パッケージング基板上の別のＣ４パッドとを接触させるＣ４ボールを用いる。この場合、パッケージング基板は、回路基板上に組み立てることができる。
各々のＣ４パッドは、典型的には半導体製造手順中に金属相互接続構造体の最後の金属層から形成される接触金属パッドである。各々のＣ４パッドは、Ｃ４ボールの底部を収容するように十分大きい。接合パッド構造体とは、このようなＣ４パッドと、下方の付属構造体とを含む構造体のことをいう。
Ｃ４ボールのような金属構造体は、金属イオンの格子と非局在化自由電子とを含む。電流がＣ４ボールを通して流れるとき、金属イオンは、金属イオンの電荷と金属イオンが曝される電界とによる静電力を受ける。さらに、電流の伝導中に電子が格子により散乱されるとき、電子は、運動量を導体材料の格子内の金属イオンに移動させる。静電力の方向は、電界の方向、すなわち、電流の方向であり、電子の運動量移動による力の方向は、電子の流れの方向、すなわち、電流と反対の方向である。しかしながら、電子の運動量移動による力は、一般的に静電力より大きい。従って、金属イオンは電流と反対の方向、すなわち、電子の流れの方向に正味の力を受ける。電流によって生じる質量輸送又は電流による導電性材料の移動は、当該技術分野においてエレクトロマイグレーションと呼ばれる。
Ｃ４ボール内にエレクトロマイグレーションによってボイドが形成されると、ボイドは導電性経路の面積を減少させるので、臨界伝導経路、すなわち、「ホットスポット」における電流密度が増加する。従って、より高い電流密度がエレクトロマイグレーション・プロセスを加速してボイドを成長させる。相互に強め合う悪循環により、ボイド及び電流密度の大きさが増大し、最終的に電気経路内の事実上の切断をもたらし、エレクトロマイグレーション故障を引き起こす。エレクトロマイグレーション故障は、Ｃ４ボールに対する信頼性の主要な懸案事項である。
従って、Ｃ４ボールのエレクトロマイグレーション故障を減少させて、Ｃ４接続の信頼性を高める必要性が存在する。
本発明は、Ｃ４ボール内部の均一な電流密度分布を助長する金属配線構造体を提供することによってＣ４ボールの信頼性を高める。
本発明において、金属パッドの直下に配置される金属構造体のサブパッド・アセンブリが提供される。サブパッド・アセンブリは、金属パッドに当接する上位レベル金属ライン構造体と、上位レベル金属ライン構造体の下方に配置された下位レベル金属ライン構造体と、上位レベル金属ライン構造体とその下方に配置された下位レベル金属ライン構造体との間の電気的接続をもたらす一組の金属ビアとを含む。一組の金属ビアは、Ｃ４ボールに接触する金属パッドの中央部分において周縁部分におけるよりも高い電流密度をもたらすように分布する。Ｃ４ボールが金属パッドに接合された後、サブパッド・アセンブリの幾何形状は、より多くの電流が金属パッドの中央を通過するようにしてＣ４ボール内の電流密度を均一にし、これによりその内部でのエレクトロマイグレーションを減少させる。
本発明の一態様によれば、金属相互接続構造体の上に配置された金属パッドと、金属パッドに当接する上位レベル金属ライン構造体と、上位レベル金属ライン構造体の下方に配置された下位レベル金属ライン構造体と、一組の金属ビアとを含む構造体が提供され、ここで一組の金属ビアは、金属パッドの中央領域の下方において金属パッドの周縁領域の下方よりも高い面密度の水平方向断面積を有する。
この一組の金属ビアは、少なくとも１つの水平方向に沿った、隣り合う金属ビアの間の不均一な間隔を有する。水平方向は、一組の金属ビア内の一組の１次元配列に対して同じにすることができる。代替的に、水平方向は、中心点からの半径方向とすることができ、一組の１次元配列は、多くの異なる方向に配向させることができる。さらに、一組の金属ビアは、水平面内の２つの異なる方向において隣り合う金属ビアの間の不均一な間隔を有することができ、ここで隣り合う金属ビアの間の間隔は、両方向で調整される。一組の金属ビアの中の隣り合う金属ビアの間の不均一な間隔は、金属パッドとＣ４ボールとの間の接触領域の中央領域における断面積の総合密度が接触領域の周縁領域における断面積の総合密度よりも大きくなるように分布させる。
本発明の別の態様によれば、構造体を形成する方法が提供され、この方法は、基板上に下位レベル金属ライン構造体を含む金属相互接続構造体を形成するステップと、下位レベル金属ライン構造体の直接上に一組の金属ビアを形成するステップと、一組の金属ビアの直接上に上位レベル金属ライン構造体を形成するステップと、上位レベル金属ライン構造体の上に金属パッドを形成するステップとを含み、ここで一組の金属ビアは、金属パッドの中央領域の下方において金属パッドの周縁領域の下方よりも高い面密度の導電性水平方向断面積を有する配置に形成する。
さらに、本発明は、Ｃ４ボール内部の均一な電流密度分布を助長するように分割及び分布された、一組の統合された金属ビアを有する金属パッド構造体を提供することによってＣ４ボールの信頼性を高める。複数の金属ビアにおける断面積の面密度は、金属パッドの中央部分において金属パッドの平担部分の周縁部分よりも高い。Ｃ４ボールが金属パッドに接合された後、断面積の面密度の変化の分布は、より多くの電流が金属パッドの中央を通過するようにして、その上のＣ４ボール内の電流密度を均一にし、これによりＣ４ボール内のエレクトロマイグレーションを減少させる。
本発明の一態様によれば、金属相互接続構造体の上に配置され、上部平担部分と下方に延びる複数の金属ビアとを含む一体構造の金属パッドと、複数の金属ビアの底面に当接する金属ライン構造体とを含む構造体が提供され、ここで複数の金属ビアは、金属パッドの中央領域の下方において金属パッドの周縁領域の下方よりも高い面密度の水平方向断面積を有する。
複数の金属ビアは、少なくとも１つの水平方向に沿った、隣り合う金属ビアの間の不均一な間隔を有する。水平方向は、複数の金属ビアの中の複数の１次元配列に対して同じにすることができる。代替的に、水平方向は、中心点からの半径方向とすることができ、複数の１次元配列は、多くの異なる方向に配向させることができる。さらに、複数の金属ビアは、水平面内の２つの異なる方向の、隣り合う金属ビアの間の不均一な間隔を有することができ、ここで隣り合う金属ビアの間の間隔は、両方向で調整される。複数の金属ビアの隣り合う金属ビアの間の不均一な間隔は、金属パッドとＣ４ボールの間の接触領域の中央領域における断面積の総合密度が接触領域の周縁領域における断面積の総合密度よりも大きくなるように分布させる。
本発明の別の態様によれば、構造体を形成する方法が提供され、この方法は、基板上に金属ライン構造体を含む金属相互接続構造体を形成するステップと、金属ライン構造体の上に保護誘電体層を形成するステップと、金属相互接続構造体の上に、上部平担部分と下方に延びて金属ライン構造体に接触する複数の金属ビアとを含む一体構造の金属パッドを形成するステップとを含み、ここで複数の金属ビアは、金属パッドの中央領域の下方において金属パッドの周縁領域の下方よりも高い面密度の水平方向断面積を有し、そして上部平端部分は、保護誘電体層の上面の上に形成され、複数の金属ビアは、保護誘電体層によって横方向に取り囲まれる。
本発明による、第１の組の金属ビアと第１の下位レベル金属ライン構造体とを用いる第１の例示的な構造体の平面Ａ−Ａ’に沿った垂直方向の断面図である。 本発明による、第１の組の金属ビアと第１の下位レベル金属ライン構造体とを用いる第１の例示的な構造体の平面Ｂ−Ｂ’に沿った水平方向の断面図である。 本発明による、第１の組の金属ビアと第１の下位レベル金属ライン構造体とを用いる第１の例示的な構造体の平面Ｃ−Ｃ’に沿った水平方向の断面図である。 本発明による、第１の組の金属ビアと第１の下位レベル金属ライン構造体とを用いる第１の例示的な構造体の平面Ｄ−Ｄ’に沿った水平方向の断面図である。 本発明による、第１の組の金属ビアと第１の下位レベル金属ライン構造体とを用いる第１の例示的な構造体の平面Ｅ−Ｅ’に沿った水平方向の断面図である。 本発明による、図４に対応する平面内の、第２の組の金属ビアを用いる第２の例示的な構造体の水平方向の断面図である。 本発明による、図４に対応する平面内の、第３の組の金属ビアを用いる第３の例示的な構造体の水平方向の断面図である。 本発明による、図４に対応する平面内の、第４の組の金属ビアを用いる第４の例示的な構造体の水平方向の断面図である。 本発明による、図５に対応する平面内の、第２の下位レベル金属ライン構造体を用いる第５の例示的な構造体の水平方向の断面図である。 本発明による、図５に対応する平面内の、第３の下位レベル金属ライン構造体を用いる第６の例示的な構造体の水平方向の断面図である。 本発明による、図５に対応する平面内の、第４の下位レベル金属ライン構造体を用いる第７の例示的な構造体の水平方向の断面図である。 下位レベル金属ライン構造体の形成後の、第１の例示的な半導体構造体の垂直方向の断面図である。 下位レベル金属ライン構造体とビア・ホールを含むビア・レベル誘電体層との形成後の、第１の例示的な半導体構造体の垂直方向の断面図である。 ビア・レベル誘電体層内部の一組の金属ビアの形成後の、第１の例示的な半導体構造体の垂直方向の断面図である。 上位レベル金属ライン構造体の形成後の、第１の例示的な半導体構造体の垂直方向の断面図である。 保護誘電体層とその内部の開口部との形成後の、第１の例示的な半導体構造体の垂直方向の断面図である。 金属パッドの形成後の第１の例示的な半導体構造体の垂直方向の断面図である。 最上部誘電体層とその内部の開口部との形成後の、第１の例示的な半導体構造体の垂直方向の断面図である。 本発明による、第１のタイプの金属ビア配列を含む金属パッドを用いる第８の例示的な構造体の平面Ａ−Ａ’に沿った垂直方向の断面図である。 本発明による、第１のタイプの金属ビア配列を含む金属パッドを用いる第８の例示的な構造体の平面Ｂ−Ｂ’に沿った水平方向の断面図である。 本発明による、第１のタイプの金属ビア配列を含む金属パッドを用いる第８の例示的な構造体の平面Ｃ−Ｃ’に沿った水平方向の断面図である。 本発明による、第１のタイプの金属ビア配列を含む金属パッドを用いる第８の例示的な構造体の平面Ｄ−Ｄ’に沿った水平方向の断面図である。 本発明による、第２のタイプの金属ビア配列を含む金属パッドを用いる第９の例示的な構造体の平面Ａ−Ａ’に沿った垂直方向の断面図である。 本発明による、第２のタイプの金属ビア配列を含む金属パッドを用いる第９の例示的な構造体の平面Ｂ−Ｂ’に沿った水平方向の断面図である。 本発明による、第２のタイプの金属ビア配列を含む金属パッドを用いる第９の例示的な構造体の平面Ｃ−Ｃ’に沿った水平方向の断面図である。 本発明による、図２１又は図２５に対応する平面内の、第３のタイプの金属ビア配列を含む金属パッドを用いる第１０の例示的な構造体の水平方向の断面図である。 本発明による、図２１又は図２５に対応する平面内の、第４のタイプの金属ビア配列を含む金属パッドを用いる第１１の例示的な構造体の水平方向の断面図である。 本発明による、図２１又は図２５に対応する平面内の、第５のタイプの金属ビア配列を含む金属パッドを用いる第１２の例示的な構造体の水平方向の断面図である。 金属ライン構造体の形成後の第８の例示的な半導体構造体の垂直方向の断面図である。 ビア・レベル誘電体層とその内部のビア・ホール配列との形成後の第８の例示的な半導体構造体の垂直方向の断面図である。 金属パッドの形成後の第８の例示的な半導体構造体の垂直方向の断面図である。 誘電体マスキング層の形成後の第８の例示的な半導体構造体の垂直方向の断面図である。
上述のように、本発明は、ボンディング・パッドのための金属配線構造体及びその製造方法に関するものであり、ここで添付の図面を用いて詳細に説明する。同じ及び対応する要素は、類似の参照符号で示すことに留意されたい。図面は、一定尺度で描かれてはいない。
図１乃至図５を参照すると、本発明の第１の実施形態による第１の例示的な構造体が示される。第１の例示的な構造体は、基板１０と、その内部に形成された少なくとも１つの半導体デバイス１２とを含む。基板１０は、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金領域、シリコン炭素合金領域、シリコン・ゲルマニウム炭素合金領域、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素、リン化インジウム、硫化鉛、他のＩＩＩ−Ｖ族化合物の半導体材料、及びＩＩ−ＶＩ族化合物半導体材料のような半導体材料を含む半導体基板とすることができる。基板は、単結晶半導体基板とすることができる。
少なくとも１つの半導体デバイス１２は、電界効果トランジスタ、バイポーラ・トランジスタ、ダイオード、レジスタ、キャパシタ及びインダクタのうちの少なくとも１つを含むことができる。少なくとも１つの誘電体層２０は、少なくとも１つの半導体デバイス１２の上に配置される。少なくとも１つの誘電体層２０は、酸化シリコンのような誘電体酸化物、窒化シリコンのような誘電体窒化物、低誘電率（低ｋ）化学気相堆積（ＣＶＤ）誘電体材料、又はスピンオン低ｋ誘電体材料を含むことができる。金属相互接続構造体は、少なくとも１つの誘電体層２０に埋め込まれる。金属相互接続構造体は、相互接続レベル金属ビア２２と、相互接続レベル金属ライン２４とを含むことができる。
第１の下位レベル金属ライン構造体３０は、少なくとも１つの誘電体層２０の最上層内部に埋め込まれる。第１の下位レベル金属ライン構造体３０は、通常「チーズホール」と呼ばれるホールを含んでも含まなくてもよい。金属相互接続構造体は、少なくとも１つの半導体デバイス１２と第１の下位レベル金属ライン構造体３０との間に導電経路をもたらす。第１の下位レベル金属ライン構造体３０は導電性金属を含む。第１の下位レベル金属ライン構造体３０は、２０ミクロンから２００ミクロンまでの横方向寸法を有するが、より小さい寸法及びより大きい寸法もまた本明細書において企図される。下位金属ライン構造体３０が矩形形状を有する場合、下位金属ライン構造体３０の幅及び長さは、それぞれ２０ミクロンから２００ミクロンまでとすることができる。第１の下位レベル金属ライン構造体３０の厚さは、典型的には１５０ｎｍから１，５００ｎｍまでであるが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。第１の下位レベル金属ライン構造体３０は、少なくとも１つの金属を含む。第１の下位レベル金属ライン構造体３０は、本質的に銅又はアルミニウムからなるものとすることができる。好ましくは、第１の下位レベル金属ライン構造体３０は、本質的に銅からなるものとすることができる。
ビア・レベル誘電体層４０は、第１の下位レベル金属ライン構造体３０の上に配置される。ビア・レベル誘電体層４０は、誘電体酸化物、誘電体窒化物、低ｋＣＶＤ誘電体材料、低ｋスピンオン誘電体材料、又はこれらの組合せを含むことができる。ビア・レベル誘電体層４０は、下に配置される少なくとも１つの誘電体層２０への酸素又は水分の浸入を減少させるための、誘電体酸化物、誘電体窒化物又はこれらの組合せを含むことが好ましい。第１の組の金属ビア５０Ａ及び相互接続ビア５０Ｂは、ビア・レベル誘電体層４０内に埋め込まれる。第１の組の金属ビア５０Ａ及び相互接続ビア５０Ｂの厚さは、典型的には１５０ｎｍから１，５００ｎｍの間であるが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。第１の組の金属ビア５０Ａ及び相互接続ビア５０Ｂは、少なくとも１つの金属を含む。第１の組の金属ビア５０Ａ及び相互接続ビア５０Ｂは、本質的に銅又はアルミニウムからなるものとすることができる。第１の組の金属ビア５０Ａ及び相互接続ビア５０Ｂは、本質的に銅からなるものとすることができる。
ライン・レベル誘電体層６０は、ビア・レベル誘電体層４０の上に配置される。ライン・レベル誘電体層６０は、誘電体酸化物、誘電体窒化物、低ｋＣＶＤ誘電体材料、低ｋスピンオン誘電体材料、又はこれらの組合せを含むことができる。ライン・レベル誘電体層６０は、下方に配置される少なくとも１つの誘電体層２０への酸素又は水分の浸入を減少させるための誘電体酸化物、誘電体窒化物又はこれらの組合せを含むことが好ましい。
上位レベル金属ライン構造体７０Ａ及び上位レベル金属配線ライン７０Ｂは、ライン・レベル誘電体層６０内に埋め込まれる。上位レベル金属ライン構造体７０Ａは、２０ミクロンから２００ミクロンまでの横方向寸法を有することができるが、より小さい寸法及びより大きい寸法もまた本明細書において企図される。上位レベル金属ライン構造体７０Ａが矩形形状を有する場合は、上位レベル金属ライン構造体７０Ａの幅及び長さは、それぞれ２０ミクロンから２００ミクロンまでとすることができる。上位レベル金属ライン構造体７０Ａの厚さは、典型的には１５０ｎｍから１，５００ｎｍまでであるが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。上位レベル金属ライン構造体７０Ａ及び上位レベル金属配線ライン７０Ｂは、少なくとも１つの金属を含む。上位レベル金属ライン構造体７０Ａ及び上位レベル金属配線ライン７０Ｂは、本質的に銅又はアルミニウムからなるものとすることができる。上位レベル金属ライン構造体７０Ａ及び上位レベル金属配線ライン７０Ｂは、本質的に銅からなることが好ましい。
保護誘電体層８０及び金属パッド９０は、ライン・レベル誘電体層６０、上位レベル金属ライン構造体７０Ａ及び上位レベル金属配線ライン７０Ｂの上に配置される。保護誘電体層８０は、誘電体酸化物、誘電体窒化物、又はこれらの組合せを含む。保護誘電体層８０は、誘電体酸化物及び誘電体窒化物のスタックを含むことが好ましい。典型的には、保護誘電体層８０は、３００ｎｍから３，０００ｎｍまでの厚さを有するが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。
金属パッド９０は、少なくとも１つのビア部分と上部平担部分とを含む。少なくとも１つのビア部分は、保護誘電体層８０によって横方向に取り囲まれ、上位レベル金属ライン構造体７０Ａに当接する。上部平担部分は、保護誘電体層８０の上及びその上方、並びに下位ビア部分の周縁部の上に配置される。金属パッド９０は、少なくとも１つの金属を含む。ある場合には、金属パッド９０は、本質的にアルミニウムからなるものとすることができ、上位レベル金属ライン構造体７０Ａ、第１の組の金属ビア５０Ａ、及び第１の下位レベル金属ライン構造体３０の各々は、本質的に銅からなるものとすることができる。金属パッド９０の厚さは、１．０ミクロンから５．０ミクロンまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。
開口部を有する誘電体マスキング層９５は、金属パッド９０と保護誘電体層８０の上面との上に配置される。開口部の境界は、金属パッド９０の領域内に配置される。誘電体マスキング層９５は、ポリイミドのような誘電体材料を含む。幾つかの場合には、ポリイミドは、付加的な感光材料を用いないリソグラフィ印刷を可能にするように感光性とすることができる。Ｃ４ボール９９は、誘電体マスキング層９５内の開口部内に配置され、金属パッド９０に接触する。Ｃ４ボールの直径は、３０ミクロンから２００ミクロンまでとすることができるが、より小さい直径及びより大きい直径もまた本明細書において企図される。
第１の組の金属ビア５０Ａの各金属ビアは、上位レベル金属ライン構造体７０Ａ及び第１の下位レベル金属ライン構造体３０に垂直方向に当接する。金属パッド９０は、上位レベル金属ライン構造体７０Ａ、第１の組の金属ビア５０Ａ、及び第１の下位レベル金属ライン構造体３０を介して少なくとも１つの半導体デバイス１２に抵抗結合される。
第１の組の金属ビア５０Ａは、実質的に同じサイズの金属ビアを含む。第１の組の金属ビア５０Ａは、金属パッド９０の中央領域ＣＲの下方において金属パッド９０の周縁領域ＰＲの下方よりも高い面密度の水平方向断面積を有する。中央領域ＣＲは、金属パッド９０とＣ４ボール９９の間の接触領域の中心点を含む。本発明において、中央領域ＣＲは、金属パッド９０とＣ４ボール９９の間の接触領域の閉じた境界よりもその接触領域の中心点により近い、上位レベル金属ライン構造体７０Ａの領域のサブセットとして定められる。接触領域が円形である場合、中央領域ＣＲの半径は、接触領域の半径ｒの２分の１である。上位レベル金属ライン構造体７０Ａが凸状多角形形状又は凸状曲線形状を有する場合、中央領域ＣＲの面積は、金属パッド９０とＣ４ボール９９の間の接触領域の面積の４分の１とすることができる。周縁領域ＰＲは、接触領域内の中央領域ＣＲの補完物である。周縁領域ＰＲは、接触領域の閉鎖境界の内部且つ中央領域ＣＲの外部の領域である。
第１の組の金属ビア５０Ａの少なくとも幾つかの金属ビアは、実質的に同じサイズを有し、隣り合う金属ビアの間の間隔が中央領域ＣＲの下方において周縁領域ＰＲの下方よりも狭い一次元配列に配置される。第１の組の金属ビア５０Ａは、単一の１次元配列又は複数の１次元配列に配置することができる。第１の組の金属ビア５０Ａが同じ配向を有する複数の１次元配列に配置される場合、隣り合う金属ビアの間の間隔は、複数の１次元配列の各々において、中央部分において端部分よりも小さい。各々の１次元配列の方向は、本明細書では第１の方向と言い、１次元配列を分離する方向は、本明細書では第２の方向と言う。各々の１次元配列の方向の間隔は、本明細書では第１の間隔と言い、これは、第１の方向に沿った間隔であり、そして隣り合う１次元配列の間の間隔は、本明細書では第２の間隔と言い、これは、第２の方向に沿った間隔である。隣り合う金属ビアの間の第１の間隔は、第１の方向に沿った中央領域ＣＲの下において周縁領域ＰＲの下よりも小さい。隣り合う金属ビアの間の第２の間隔は、第１の方向とは異なる第２の方向に沿った第１の組の金属ビア５０Ａの間で実質的に同じである。
第１の組の金属ビア５０Ａの各金属ビアは、円形又は矩形の断面積を有することができる。一般に、第１の組の金属ビア５０Ａの各ビアは、任意の多角形又は曲線の閉じた形状を有することができる。
代替的な実施形態において、第１の組の金属ビアにおける金属ビアのタイプの代わりに、異なるタイプの金属ビアを用いることができる。図６を参照すると、本発明の第２の実施形態による第２の例示的な構造体が示される。第２の例示的な構造体は、第１の実施形態の第１の組の金属ビア５０Ａを第２の組の金属ビア５２で置き換えることによって第１の例示的な構造体から導出される。図６は、第１の例示的な構造体の図４に対応する平面内の、第２の例示的な構造体の水平方向の断面図である。
第２の組の金属ビア５２の各金属ビアは、細長い水平方向断面積を有する。水平方向の幅は、細長い方向に垂直な方向の金属ビアの横方向の寸法であり、第２の組の金属ビア５２の各々において中心点からの距離ｄと共に減少する。中心点は、第２の組の金属ビア５２の各々において、金属ビアの水平方向領域の形状の幾何学的中心とすることができる。
水平方向の幅は、第２の組の金属ビア５２の各金属ビアの細長い方向に沿った中心点からの距離ｄと共に減少させることができる。第２の組の金属ビア５２は、水平方向の幅の方向に沿った、すなわち、第２の組の金属ビア５２における金属ビアの長手方向に垂直な方向に沿った一次元配列に配置することができる。
図７を参照すると、本発明の第３の実施形態による第３の例示的な構造体が示される。第３の例示的な構造体は、第１の実施形態の第１の組の金属ビア５０Ａを第３の組の金属ビア５４で置き換えることによって第１の例示的な構造体から導出される。図７は、第１の例示的な構造体の図４に対応する平面内の、第３の例示的な構造体の水平方向の断面図である。
第３の組の金属ビア５４は、中央領域ＣＲの下方の中心点において互いに交差する半径方向の複数の１次元配列を含む２次元配列に配置される。第３の組の金属ビア５４の隣り合う金属ビアの間の間隔は、複数の１次元配列の各々において、中央領域ＣＲの下において周縁領域ＰＲの下よりも小さい。
図８を参照すると、本発明の第４の実施形態による第４の例示的な構造体が示される。第４の例示的な構造体は、第１の実施形態の第１の組の金属ビア５０Ａを第４の組の金属ビア５６で置き換えることによって第１の例示的な構造体から導出される。図８は、第１の例示的な構造体の図４に対応する平面内の、第４の例示的な構造体の水平方向の断面図である。
第４の組の金属ビア５６は、異なるサイズを有する金属ビアを含む。具体的には、中央領域ＣＲの下方に配置された金属ビアは、周縁領域ＰＲの下方に配置された金属ビアよりも大きな水平方向の断面を有する。第４の組の金属ビア５６の金属ビアのサイズは、１つの方向に沿って（例えば、平面Ａ−Ａ’の方向に沿って）又は２次元的に中心点からの半径と共に変化させることができる。
上述の全ての実施形態において、一組の金属ビアの導電領域の面密度は、金属パッド９０とＣ４ボールとの間の接触領域の中央領域ＣＲの下方において周縁領域ＰＲの下方よりも大きい。その一組の金属ビアの抵抗は、上位レベル金属ライン構造体７０Ａの抵抗よりも大きいことが好ましい。その一組の金属ビアの抵抗は、上位レベル金属ライン構造体７０Ａの抵抗よりも典型的には１．５乃至４０倍、好ましくは３乃至１０倍大きいが、より小さい比率及びより大きい比率もまた本明細書において企図される。
中央領域ＣＲの下方において周縁領域ＰＲの下方よりも大きな面密度の導電領域を設ける効果は、電流のより大きな部分を上位レベル金属ライン構造体７０Ａを通してＣ４ボール９９の内部に方向付けて、Ｃ４ボール９９の表面に沿った電流を減少させることである。この電流の再分配が、Ｃ４ボール９９内の電流密度を一様にして半導体チップの動作中のＣ４ボール９９内のエレクトロマイグレーションを減少させる効果を有する。
本発明の第５の実施形態によれば、第５の例示的な構造体は、第１の下位レベル金属ライン構造体３０を第２の下位レベル金属ライン構造体３２で置き換えることによって第１乃至第４の例示的な構造体のいずれかから導出される。図９を参照すると、第１の実施形態の図５に対応する平面内の、第５の例示的な構造体の水平方向の断面図が示される。第２の下位レベル金属ライン構造体３２は、第１の下位レベル金属ライン構造体３０と実質的に同じ横方向寸法及び厚さを有することができる。
第２の下位レベル金属ライン構造体３２はホールを含み、これは、通常「チーズホール」と言う。各々のチーズホールは、誘電体材料部分２１Ａで充填され、これは、少なくとも１つの誘電体層２０の最上層と同じ組成を有する。チーズホールの構造は、第２の下位レベル金属ライン構造体３２が、多数のチーズホール領域によって分離された第２の下位レベル金属ライン構造体３２の中央部分へ向う長手方向（平面Ａ−Ａ’の方向に沿った）に延びる妨げられていない直線的導電性経路を含むようなものとする。一組の金属ビアは、本発明の第１乃至第４の実施形態の第１乃至第４の組の金属ビア（５０Ａ、５２、５４、５６）のうちの１つとすることができ、多数のチーズホール領域の上に重なる。妨げられていない経路に関連したチーズホール領域の内部の金属ビアの配置は、第２の下位レベル金属ライン構造体３２の内部領域と、第２の下位レベル金属ライン構造体３２と第２の下位レベル金属ライン構造体３２の周縁に存在し得る金属相互接続構造体（２２、２４、図１参照）との間の接触領域と、の間の電流の流れを容易にする。このようにして、より多くの電流が、Ｃ４ボール９９の内部領域を通って流れることができる。
本発明の第６の実施形態によれば、第６の例示的な構造体は、第１の下位レベル金属ライン構造体３０を第３の下位レベル金属ライン構造体３４で置き換えることによって第１乃至第４の例示的な構造体のいずれかから導出される。図１０を参照すると、第１の実施形態の図５に対応する平面内の、第６の例示的な構造体の水平方向の断面図が示される。第３の下位レベル金属ライン構造体３４は、第１の下位レベル金属ライン構造体３０と実質的に同じ横方向寸法及び厚さを有することができる。下位レベル金属ワイヤ３３は、第３の下位レベル金属ライン構造体３４と金属相互接続構造体（２２、２４、図１参照）との間の導電性経路を与える。
本発明の第７の実施形態によれば、第７の例示的な構造体は、第１の下位レベル金属ライン構造体３０を第２の下位レベル金属ライン構造体３２で置き換え、そして下位レベル金属ワイヤ３３を用いて、第２の下位レベル金属ライン構造体３２と金属相互接続構造体（２２、２４）との間の導電性経路を設けることによって第１乃至第４の例示的な構造体のいずれかから導出される。図１１を参照すると、第１の実施形態の図５に対応する平面内の、第７の例示的な構造体の水平方向の断面図が示される。第４の下位レベル金属ライン構造体３６は、第１の下位レベル金属ライン構造体３０と実質的に同じ横方向寸法及び厚さを有することができる。
図１２を参照すると、本発明の第１の例示的な構造体を形成する方法が示される。当該技術分野において周知の少なくとも１つの半導体デバイス１２が基板１０内に形成されている。基板１０は、上述の半導体基板とすることができる。
少なくとも１つの誘電体層２０と、相互接続レベル金属ビア２２及び相互接続レベル金属ライン２４を含む金属相互接続構造体とが、堆積及びパターン付けの連続的半導体処理ステップによって形成される。第１の下位レベル金属ライン構造体３０は、少なくとも１つの誘電体層２０の最上層の内部に形成され、平坦化される。平坦化の後、少なくとも１つの誘電体層２０（最上層を含む）及び第１の下位レベル金属ライン構造体３０全域にわたる実質的に平坦な表面が得られる。第１の下位レベル金属ライン構造体３０は、上述のチーズホールを含んでも含まなくてもよい。
図１３を参照すると、ビア・レベル誘電体層４０は、第１の下位レベル金属ライン構造体３０の上に形成される。続いて、ビア・レベル誘電体層４０をパターン付けして、第１のビア・ホール及び第２のビア・ホールを形成する。第１のビア・ホール４９Ａは、第１の組の金属ビア５０Ａのパターンを有する。代替的に、第１のビア・ホールは、他の実施形態においては、第２の組の金属ビア５２、第３の組の金属ビア５４、第４の組の金属ビア５６、又はこれらの組合せのパターンを有することができる。第２のビア・ホール４９Ｂは随意的なものであるが、これを用いて、後に形成される下位レベル金属ライン構造体への付加的な電気配線を設けることができる。
図１４を参照すると、第１のビア・ホール４９Ａは、銅のような導電性金属で充填される。第１のビア・ホール４９Ａ内の金属充填材料を平坦化して、第１の組の金属ビア５０Ａを形成する。相互接続ビア５０Ｂは、随意に導電性金属で第２のビア・ホール４９Ｂを充填することによって形成することができる。
図１５を参照すると、上位レベル金属ライン構造体７０Ａは、ライン・レベル誘電体層６０を堆積させ、ライン・レベル誘電体層６０をパターン付けし、ライン・レベル誘電体層６０内の凹部領域を導電性金属で充填し、導電性金属を平坦化することによって形成される。随意に、上位レベル金属配線ライン７０Ｂを同時に形成することができる。
図１６を参照すると、上位レベル金属ライン構造体７０Ａの上に保護誘電体層８０を堆積させ、パターン付けして、その内部に少なくとも１つの開口部を、形成する。
図１７を参照すると、金属パッド９０は、アルミニウム層のような金属層を堆積させ、金属層をリソグラフィによりパターン付けすることによって形成される。金属パッド９０の領域は、保護誘電体層８０内の開口部の全領域を含む。
図１８を参照すると、誘電体マスキング層９５は、金属パッド９０及び保護誘電体層８０の上に堆積させる。誘電体マスキング層９５内の開口部は、金属パッド９０の領域内に形成される。その後、Ｃ４ボール９９を金属パッド９０の露出表面上に配置して、図１乃至図５に示す構造体を形成する。
第１の例示的な構造体を用いて、本発明による第１の例示的な構造体を製造する方法を説明するが、同じ方法を用いて、本発明の他の全ての実施形態による構造体を同様に形成することができる。
図１９乃至図２２を参照すると、本発明の第８の実施形態による第８の例示的な構造体が示される。第８の例示的な構造体は、基板６１０と、その内部に形成された少なくとも１つの半導体デバイス６１２とを含む。基板６１０は、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金領域、シリコン炭素合金領域、シリコン・ゲルマニウム炭素合金領域、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素、リン化インジウム、硫化鉛、他のＩＩＩ−Ｖ族化合物半導体材料、及びＩＩ−ＶＩ族化合物半導体材料のような半導体材料を含む半導体基板とすることができる。基板は、単結晶半導体基板とすることができる。
少なくとも１つの半導体デバイス６１２は、電界効果トランジスタ、バイポーラ・トランジスタ、ダイオード、レジスタ、キャパシタ及びインダクタのうちの少なくとも１つを含むことができる。少なくとも１つの誘電体層６２０は、少なくとも１つの半導体デバイス６１２の上に配置される。少なくとも１つの誘電体層６２０は、酸化シリコンのような誘電体酸化物、窒化シリコンのような誘電体窒化物、低誘電率（低ｋ）化学気相堆積（ＣＶＤ）誘電体材料、又はスピンオン低ｋ誘電体材料を含むことができる。金属相互接続構造体は、少なくとも１つの誘電体層６２０に埋め込まれる。金属相互接続構造体は、相互接続レベル金属ビア６２２と、相互接続レベル金属ライン６２４とを含むことができる。金属相互接続構造体は、少なくとも１つの誘電体層６２０の最上面と共面である上面を有する最上部相互接続ビア６５０をさらに含むことができる。
ライン・レベル誘電体層６６０は、少なくとも１つの誘電体層６２０の上に配置される。ライン・レベル誘電体層６６０は、誘電体酸化物、誘電体窒化物、低ｋＣＶＤ誘電体材料、低ｋスピンオン誘電体材料、又はこれらの組合せを含むことができる。ライン・レベル誘電体層６６０は、下に位置する少なくとも１つの誘電体層６２０への酸素又は水分の侵入を減少させるように、誘電体酸化物、誘電体窒化物、又はこれらの組合せを含むことが好ましい。
金属ライン構造体６７０Ａ及び金属配線ライン６７０Ｂは、ライン・レベル誘電体層６６０内に埋め込まれる。金属ライン構造体６７０Ａは、２０ミクロンから２００ミクロンまでの横方向寸法を有することができるが、より小さい寸法及びより大きい寸法もまた本明細書において企図される。金属ライン構造体６７０Ａが矩形形状を有する場合、金属ライン構造体６７０Ａの幅及び長さは、それぞれ、２０ミクロンから２００ミクロンまでとすることができる。金属ライン構造体６７０Ａの厚さは、典型的には１５０ｎｍから１，５００ｎｍまでであるが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。金属ライン構造体６７０Ａ及び金属配線ライン６７０Ｂは、少なくとも１つの金属を含む。金属ライン構造体６７０Ａ及び金属配線ライン６７０Ｂは、本質的に銅又はアルミニウムからなるものとすることができる。金属ライン構造体６７０Ａ及び金属配線ライン６７０Ｂは、本質的に銅からなることが好ましい。金属ライン構造体６７０Ａは、通常「チーズホール」と言われるホールを含むことができる。各々のチーズホールは、ライン・レベル誘電体層６６０と同じ組成を有する誘電体材料部分６２１Ａで充填される。
保護誘電体層６８０及び金属パッド６９０は、ライン・レベル誘電体層６６０、金属ライン構造体６７０Ａ、及び金属配線ライン６７０Ｂの上に配置される。保護誘電体層６８０は、誘電体酸化物、誘電体窒化物、又はこれらの組合せを含む。保護誘電体層６８０は、誘電体酸化物と誘電体窒化物のスタックを含むことが好ましい。典型的には、保護誘電体層６８０は３００ｎｍから３，０００ｎｍまでの厚さを有するが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。
金属パッド６９０は、上部平担部分と、下方に延びる複数の金属ビア６９０Ｖとを含む。金属パッド６９０は、一体かつ単一構造、すなわち、単一要素であり、金属相互接続構造体（６２２、６２４、６５０）の上に配置することができる。複数の金属ビア６９０Ｖは、保護誘電体層６８０によって横方向に取り囲まれ、金属ライン構造体６７０Ａに当接する。金属パッド６９０の上部平担部分は、保護誘電体層６８０の上面の上に位置する金属パッド６９０の部分を指す。上部平担部分は、保護誘電体層６８０及び複数の金属ビア６９０Ｖの上及びその上方に位置する。金属パッド６９０は、少なくとも１つの金属を含む。ある場合には、金属パッド６９０は、本質的にアルミニウムからなるものとすることができ、金属ライン構造体６７０Ａは、本質的に銅からなるものとすることができる。金属パッド６９０の厚さは、１．０ミクロンから５．０ミクロンまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。
開口部を有する誘電体マスキング層６９５は、金属パッド６９０及び保護誘電体層６８０の上面の上に配置される。開口部の境界は、金属パッド６９０の領域内に配置される。誘電体マスキング層６９５は、ポリイミドのような誘電体材料を含む。幾つかの場合には、ポリイミドは、付加的な感光材料を用いないリソグラフィ印刷を可能にするように感光性とすることができる。Ｃ４ボール６９９は、誘電体マスキング層６９５内の開口部内に配置され、金属パッド６９０に接触する。Ｃ４ボールの直径は、３０ミクロンから２００ミクロンまでとすることができるが、より小さい直径及びより大きい直径もまた本明細書において企図される。金属パッド６９０は、金属ライン構造体６７０Ａ及び金属相互接続構造体（６２２、６２４、６５０）を介して少なくとも１つの半導体デバイス６１２に抵抗結合される。
金属ライン構造体６７０Ａは、複数の金属ビア６９０Ｖの底面に当接する。複数の金属ビア６７０Ａは、金属パッド６９０の中央領域ＣＲの下方において金属パッドの周縁領域ＰＲの下方よりも高い面密度の水平方向断面積を有する。中央領域ＣＲは、金属パッド６９０とＣ４ボール６９９の間の接触領域の中心点を含む。本発明において、中央領域ＣＲは、金属パッド６９０とＣ４ボール６９９の間の接触領域の閉鎖境界よりも接触領域の中心点により近い、上位レベル金属ライン構造体６７０Ａの領域のサブセットと定義される。接触領域が円形である場合、中央領域ＣＲの半径は、接触領域の半径ｒの２分の１とする。上位レベル・ライン構造体６７０Ａが凸状の多角形形状又は凸状の曲線形状を有する場合は、中央領域ＣＲの面積は、金属パッド６９０とＣ４ボール６９９の間の接触領域の面積の１１分の１とすることができる。周縁領域ＰＲは、接触領域内の中央領域ＣＲの補完物である。周縁領域ＰＲは、接触領域の閉鎖境界の内部且つ中央領域ＣＲの外部の領域である。
複数の金属ビア６９０Ｖは、実質的に同じサイズの金属ビアを含むことができる。実質的に同じサイズの金属ビアの少なくとも幾つかは、隣り合う金属ビアの間の間隔が中央領域ＣＲの下方において周縁領域ＰＲの下方よりも小さい一次元配列に配置することができる。複数の金属ビア６９０Ｖの中の実質的に同じサイズの金属ビアは、同じ配向を有する複数の一次元配列に、例えば、図３における平面Ａ−Ａ’の方向に配置することができる。
各一次元配列の方向は、本明細書において第１の方向と言い、一次元配列を分離する方向は、本明細書において第２の方向と言う。各一次元配列の方向の間隔は、本明細書においては第１の間隔ｓ１と言い、これは、第１の方向に沿った間隔であり、隣り合う一次元配列の間の間隔は、本明細書においては第２の間隔ｓ２と言い、これは、第２の方向に沿った間隔である。隣り合う金属ビアの間の第１の間隔ｓ１は、第１の方向に沿った中央領域ＣＲの下方において周縁領域ＰＲの下方よりも小さい。
隣り合う金属ビアの間の第１の間隔ｓ１は、複数の一次元配列の各々において、中央部分において端部分よりも小さい。複数の金属ビア６９０Ｖの各金属ビアは、円形又は矩形の断面積を有することができる。一般に、複数の金属ビア６９０Ｖの各ビアは、任意の多角形又は曲線の閉じた形状を有することができる。
複数の金属ビア６９０Ｖは、隣り合う金属ビアの間の第１の間隔ｓ１が第１の方向に沿った中央領域ＣＲの下方において周縁領域ＰＲの下方よりも小さい２次元配列に配置することができる。隣り合う金属ビアの間の第２の間隔ｓ２は、第１の方向とは異なり第１の方向に垂直にすることができる第２の方向に沿った複数の金属ビア６９０Ｖの間で実質的に同じである。
第８の例示的な構造体の複数の金属ビア６９０Ｖの代わりに異なるタイプの金属ビアを用いることができる。図２３乃至図２５を参照すると、本発明の第９の実施形態による第９の例示的な構造体が示される。第９の例示的な構造体は、第８の実施形態の複数の金属ビア６９０Ｖを異なるタイプの複数の金属ビア６９０Ｗで置き換えることによって第８の例示的な構造体から導出される。
金属パッド６９０は、少なくとも１つのビア部分６９０Ｗ及び上部平担部分を含む。少なくとも１つのビア部分６９０Ｗは、保護誘電体層６８０によって横方向に取り囲まれ、金属ライン構造体６７０Ａに当接する。上部平担部分は、保護誘電体層６８０の上及びその上方、並びに少なくとも１つのビア部分６９０Ｗの周縁部の上に配置することができる。上部平担部分は、金属パッドが上部平担部分の最上面から少なくとも１つのビア部分６９０Ｗの上まで凹ませられる場合、少なくとも１つのビア部分６９０Ｗの上の領域内にホールを含むことができる。金属パッド６９０は、第８の実施形態におけると同様に少なくとも１つの金属を含む。ある場合には、金属パッド６９０は、本質的にアルミニウムからなるものとすることができ、金属ライン構造体６７０Ａは、本質的に銅からなるものとすることができる。金属パッド６９０の厚さは、１．０ミクロンから５．０ミクロンまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書において企図される。
複数の金属ビア６９０Ｗの各金属ビアは、細長い水平方向断面積を有する。水平方向の幅は、細長い方向に垂直な方向の金属ビアの横方向寸法であり、複数の金属ビア６９０Ｗの各々において中心点からの距離ｄと共に減少する。中心点は、複数の金属ビア６９０Ｗの各々における金属ビアの水平方向領域の形状の幾何学的中心とすることができる。
水平方向の幅は、複数の金属ビア６９０Ｗの各金属ビアの細長い方向に沿った中心点からの距離ｄと共に段階的に減少させることができる。複数の金属ビア６９０Ｗは、水平方向の幅の方向に沿った、すなわち、複数の金属ビア６９０Ｗの金属ビアの長手方向に垂直な方向に沿った一次元配列に配置することができる。
図２６を参照すると、本発明の第１０の実施形態による第１０の例示的な構造体が示される。第１０の例示的な構造体は、第８の実施形態の複数の金属ビア６９０Ｖ又は第９の実施形態の複数の金属ビア６９０Ｗを、異なるタイプの複数の金属ビア６９０Ｘで置き換えることによって第８又は第９の例示的な構造体から導出される。図２６は、第８の例示的な構造体の図２１又は第９の実施形態の図２５に対応する平面内の、第１０の例示的な構造体の水平方向の断面図である。
第１０の実施形態の複数の金属ビア６９０Ｘは、中央領域ＣＲの下方の中心点において互いに交差する半径方向の複数の１次元配列を含む２次元配列に配置される。複数の金属ビア６９０Ｘの隣り合う金属ビアの間の間隔は、複数の１次元配列の各々において、中央領域ＣＲの下方において周縁領域ＰＲの下方よりも小さい。中央領域ＣＲと周縁領域ＰＲの和は、金属パッド６９０とＣ４ボール６９９の間の全接触領域と同じである（図１９及び図２３参照）。
図２７を参照すると、本発明の第１１の実施形態による第１１の例示的な構造体が示される。第１１の例示的な構造体は、第８の実施形態の複数の金属ビア６９０Ｖ又は第９の実施形態の複数の金属ビア６９０Ｗを、異なるタイプの複数の金属ビア６９０Ｙで置き換えることによって第８又は第９の例示的な構造体から導出される。図２７は、第８の例示的な構造体の図２１又は第９の実施形態の図２５に対応する平面内の、第１１の例示的な構造体の水平方向の断面図である。
第１１の実施形態の複数の金属ビア６９０Ｙは、隣り合うビアの間の間隔が２つの方向で調整される２次元配列に配置される。さらに、１つの方向における間隔は、水平方向断面の平面内の別の方向に沿った座標に依存するようにすることができる。金属ビアの間の間隔の２次元調整は、複数の金属ビア６９０Ｙが、金属パッド６９０の中央領域ＣＲの下方において金属パッド６９０の周縁領域ＰＲの下方よりも高い面密度の水平方向断面積を有するように行われる。中央領域ＣＲと周縁領域ＰＲの和は、金属パッド６９０とＣ４ボール６９９の間の全接触領域と同じである（図１９及び図２３参照）。
図２８を参照すると、本発明の第１２の実施形態による第１２の例示的な構造体が示される。第１２の例示的な構造体は、第８の実施形態の複数の金属ビア６９０Ｖ又は第９の実施形態の複数の金属ビア６９０Ｗを、異なるタイプの複数の金属ビア６９０Ｚで置き換えることによって第８又は第９の例示的な構造体から導出される。図２８は、第８の例示的な構造体の図２１又は第９の実施形態の図２５に対応する平面内の、第１２の例示的な構造体の水平方向の断面図である。
複数の金属ビア６９０Ｚは、異なるサイズを有する金属ビアを含む。具体的には、中央領域ＣＲの下方に配置された金属ビアは、周縁領域ＰＲの下方に配置された金属ビアよりも大きな水平方向断面積を有する。複数の金属ビア６９０Ｚの金属ビアのサイズは、１つの方向に沿って（例えば、平面Ａ−Ａ’の方向に沿って）又は２次元的に中心点からの半径と共に変化させることができる。
上述の全ての実施形態において、複数の金属ビア（６９０Ｖ、６９０Ｗ、６９０Ｘ、６９０Ｙ、又は６９０Ｚ）の導電領域の面密度は、金属パッド６９０とＣ４ボールの間の接触域の中央領域ＣＲの下方において周縁領域ＰＲの下方よりも大きい。複数の金属ビアの抵抗は、金属ライン構造体６７０Ａの抵抗よりも大きいことが好ましい。複数の金属ビアの抵抗は、金属ライン構造体６７０Ａの抵抗よりも、典型的には１．５乃至４０倍、好ましくは３乃至１０倍大きいが、より小さい比率及びより大きい比率もまた本明細書において企図される。
中央領域ＣＲの下方において周縁領域ＰＲの下方よりも大きな面密度の導電領域を設けることの効果は、金属ライン構造体６７０Ａを通してＣ４ボール６９９の内部に電流のより大きな部分を方向付けて、Ｃ４ボール６９９の表面に沿った電流を減少させることである。この電流の再分配が、Ｃ４ボール６９９中の電流密度を均一にして半導体チップの動作中にＣ４ボール６９９内のエレクトロマイグレーションを減少させる効果を有する。
図２９を参照すると、本発明の第８の例示的な構造体を形成する方法が示される。当該技術分野において周知の少なくとも１つの半導体デバイス６１２が基板６１０内に形成されている。基板６１０は、上述の半導体基板とすることができる。
少なくとも１つの誘電体層６２０及び金属相互接続構造体は、堆積及びパターン付けの連続的半導体処理ステップによって形成される。金属相互接続構造体は、相互接続レベル金属ビア６２２と、相互接続レベル金属ライン６２４と、最上部相互接続ビア６５０とを含むことができる。最上部相互接続ビアは、少なくとも１つの誘電体層６２０の最上面の中にビア・ホールを形成し、例えば、電気めっき、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、無電解めっき、又はこれらの組合せにより金属を堆積させることによって形成される。平坦化プロセスを実行して、少なくとも１つの誘電体層６２０の最上面の上の金属を除去する。金属の残りの部分は、最上部相互接続ビア６５０を構成し、これは、少なくとも１つの誘電体層６２０の最上面と共面である最上面を有する。
ライン・レベル誘電体層６６０は、最上部相互接続ビア６５０及び少なくとも１つの誘電体層６２０の上に堆積させる。凹部領域は、リソグラフィによるパターン付けによってライン・レベル誘電体層６６０内に形成され、導電性金属で充填される。導電性金属を平坦化して金属ライン構造体６７０Ａを形成する。随意に、上位レベル金属配線ライン６７０Ｂを同時に形成することができる。
図３０を参照すると、金属ライン構造体６７０Ａの上に、保護誘電体層６８０を堆積させ、パターン付けして、その内部に複数の開口部を形成する。
図３１を参照すると、金属パッド６９０は、アルミニウム層のような金属層を堆積させ、金属層をリソグラフィによりパターン付けすることによって形成される。金属パッド６９０の領域は、保護誘電体層６８０内の開口部の全領域を含む。保護誘電体層の上面レベルの下方に延びる金属パッドの一部分が、複数の金属ビア６９０Ｖを構成する。複数の金属ビア６９０Ｖ、及び金属パッド６９０内の複数の金属ビア６９０Ｖの補完物である上部平担部分は、同時に形成される。
図３２を参照すると、誘電体マスキング層６９５が金属パッド６９０及び保護誘電体層６８０の上に堆積される。誘電体マスキング層６９５内の開口部は、金属パッド６９０の領域内に形成される。その後、Ｃ４ボール６９９を金属パッド６９０の露出表面上に配置して、図１９乃至図２２に示す構造体を形成する。
第８の例示的な構造体を用いて、本発明による第８の例示的な構造体を製造する方法を説明したが、同じ方法を用いて、本発明の全ての他の実施形態による構造体を同様に形成することができる。
本発明は、特定の実施形態に関して説明したが、以上の説明を考慮すれば、多数の代替物、修正物及び変形物が当業者には明白となることは明らかである。従って、本発明は、本発明の範囲及び趣旨並びに添付の特許請求の範囲に入る全ての代替物、修正物及び変形物を含むことが意図されている。
１０、６１０：基板
１２、６１２：半導体デバイス
２０、６２０：誘電体層
２１、６２１Ａ：誘電体材料部分
２２、６２２：相互接続レベル金属ビア
２４、６２４：相互接続レベル金属ライン
３０：第１の下位レベル金属ライン構造体
３２：第２の下位レベル金属ライン構造体
３３：下位レベル金属ワイヤ
３４：第３の下位レベル金属ライン構造体
３６：第４の下位レベル金属ライン構造体
４０：ビア・レベル誘電体層
４９Ａ：第１のビア・ホール
４９Ｂ：第２のビア・ホール
５０Ａ：第１の組の金属ビア
５０Ｂ：相互接続ビア
５２：第２の組の金属ビア
５４：第３の組の金属ビア
５６：第４の組の金属ビア
６０、６６０：ライン・レベル誘電体層
７０Ａ：上位レベル金属ライン構造体
７０Ｂ：上位レベル金属配線ライン
８０、６８０：保護誘電体層
９０、６９０：金属パッド
９５、６９５：誘電体マスキング層
９９、６９９：Ｃ４ボール
６５０：相互接続ビア
６７０Ａ：金属ライン構造体
６７０Ｂ：金属配線ライン
６９０Ｖ、６９０Ｗ、６９０Ｘ、６９０Ｙ、６９０Ｚ：金属ビア

Claims (4)

  1. 金属相互接続構造体の上に配置された金属パッドと、
    前記金属パッドに当接する上位レベル金属ライン構造体と、
    前記上位レベル金属ライン構造体の下方に配置された下位レベル金属ライン構造体と、 一組の金属ビアと、
    を備え、
    前記一組の金属ビアは、前記金属パッドの中央領域の下方において、前記金属パッドの周縁領域の下方におけるよりも高い面密度の水平方向断面積を有し、
    前記一組の金属ビアは同じサイズの金属ビアを含み、
    前記一組の金属ビアの各金属ビアは、細長い水平方向断面積を有し、水平方向の幅は、前記一組の金属ビアの各々において中心点からの距離と共に減少する、
    構造体。
  2. 前記水平方向の幅は、細長い方向に沿った前記中心点からの距離と共に段階的に減少する、請求項１に記載の構造体。
  3. 一体構造を有し、金属相互接続構造体の上に配置され、上部平担部分と下方に延びる複数の金属ビアとを含む、金属パッドと、
    前記複数の金属ビアの底面に当接する金属ライン構造体と、
    を備え、
    前記複数の金属ビアは、前記金属パッドの中央領域の下方において前記金属パッドの周縁領域の下方よりも高い面密度の水平方向断面積を有し、
    前記複数の金属ビアは同じサイズの金属ビアを含み、
    前記複数の金属ビアの各金属ビアは、細長い水平方向の断面積を有し、水平方向の幅は
    、前記複数の金属ビアの各々において中心点からの距離と共に減少する、
    構造体。
  4. 前記水平方向の幅は、細長い方向に沿った前記中心点からの距離と共に段階的に減少する、請求項３に記載の構造体。
JP2010091384A 2009-04-15 2010-04-12 Ｃ４ボール内の均一な電流密度のための金属配線構造体 Expired - Fee Related JP5656441B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/424001 2009-04-15
US12/424,001 US8084858B2 (en) 2009-04-15 2009-04-15 Metal wiring structures for uniform current density in C4 balls

Publications (2)

Publication Number Publication Date
JP2010251754A JP2010251754A (ja) 2010-11-04
JP5656441B2 true JP5656441B2 (ja) 2015-01-21

Family

ID=42958545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010091384A Expired - Fee Related JP5656441B2 (ja) 2009-04-15 2010-04-12 Ｃ４ボール内の均一な電流密度のための金属配線構造体

Country Status (4)

Country Link
US (2) US8084858B2 (ja)
JP (1) JP5656441B2 (ja)
KR (1) KR101137117B1 (ja)
CN (1) CN101866898B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
US8378448B2 (en) 2009-03-18 2013-02-19 International Business Machines Corporation Chip inductor with frequency dependent inductance
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
JP5383446B2 (ja) * 2009-11-18 2014-01-08 パナソニック株式会社 半導体装置
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8531030B2 (en) * 2010-12-16 2013-09-10 Texas Instruments Incorporated IC device having electromigration resistant feed line structures
US8482131B2 (en) * 2011-07-31 2013-07-09 Nanya Technology Corp. Via structure
US9123544B2 (en) 2011-10-21 2015-09-01 Infineon Technologies Ag Semiconductor device and method
US9041204B2 (en) 2012-03-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure with dense via array
JP5673627B2 (ja) * 2012-08-03 2015-02-18 トヨタ自動車株式会社 半導体装置及びその製造方法
FR2996354A1 (fr) * 2012-10-01 2014-04-04 St Microelectronics Crolles 2 Dispositif semiconducteur comprenant une structure d'arret de fissure
US9673125B2 (en) * 2012-10-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US8815730B1 (en) * 2013-07-03 2014-08-26 Texas Instruments Incorporated Method for forming bond pad stack for transistors
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
US9245846B2 (en) * 2014-05-06 2016-01-26 International Business Machines Corporation Chip with programmable shelf life
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US9640492B1 (en) 2015-12-17 2017-05-02 International Business Machines Corporation Laminate warpage control
US10224269B2 (en) 2015-12-17 2019-03-05 International Business Machines Corporation Element place on laminates
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
CN109148401A (zh) * 2017-06-19 2019-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US10867916B2 (en) * 2017-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via sizing for IR drop reduction
CN208489194U (zh) 2018-05-23 2019-02-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
JP7001175B2 (ja) 2018-09-19 2022-01-19 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
CN110133413A (zh) * 2019-06-04 2019-08-16 北京理工大学 一种用于焊锡接头的电迁移测试结构
CN114126225A (zh) * 2020-08-31 2022-03-01 庆鼎精密电子（淮安）有限公司 电路基板的制造方法、电路板及其制造方法
US11908790B2 (en) * 2021-01-06 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure with conductive via structure and method for forming the same
US11756970B2 (en) * 2021-03-05 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Metal grid structure to improve image sensor performance

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6465895B1 (en) * 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
US20030218259A1 (en) * 2002-05-21 2003-11-27 Chesire Daniel Patrick Bond pad support structure for a semiconductor device
WO2004001837A2 (en) * 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
CN2613046Y (zh) * 2003-04-17 2004-04-21 威盛电子股份有限公司 芯片封装结构
EP1519411A3 (en) * 2003-09-26 2010-01-13 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2005116562A (ja) * 2003-10-02 2005-04-28 Renesas Technology Corp 半導体装置
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
US7253528B2 (en) * 2005-02-01 2007-08-07 Avago Technologies General Ip Pte. Ltd. Trace design to minimize electromigration damage to solder bumps
JP4452217B2 (ja) * 2005-07-04 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US7245025B2 (en) * 2005-11-30 2007-07-17 International Business Machines Corporation Low cost bonding pad and method of fabricating same
US7501708B2 (en) 2006-07-31 2009-03-10 International Business Machines Corporation Microelectronic device connection structure
US20080258293A1 (en) * 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
US7911803B2 (en) 2007-10-16 2011-03-22 International Business Machines Corporation Current distribution structure and method
JP2009188107A (ja) 2008-02-05 2009-08-20 Fujitsu Microelectronics Ltd 半導体装置
US8039964B2 (en) * 2008-02-27 2011-10-18 International Business Machines Corporation Fluorine depleted adhesion layer for metal interconnect structure

Also Published As

Publication number Publication date
US8264078B2 (en) 2012-09-11
US8084858B2 (en) 2011-12-27
JP2010251754A (ja) 2010-11-04
CN101866898A (zh) 2010-10-20
CN101866898B (zh) 2012-07-25
US20100263913A1 (en) 2010-10-21
KR101137117B1 (ko) 2012-04-19
US20120080797A1 (en) 2012-04-05
KR20100114456A (ko) 2010-10-25

Similar Documents

Publication Publication Date Title
JP5656441B2 (ja) Ｃ４ボール内の均一な電流密度のための金属配線構造体
CN108695176B (zh) 封装件及其形成方法
TWI565013B (zh) 半導體裝置及其形成方法
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US7816792B2 (en) Semiconductor device with conductive interconnect
TWI552297B (zh) 半導體裝置及其製造方法
CN103295997B (zh) 用于芯片尺寸封装的电连接件
CN103151329B (zh) 用于封装芯片的钝化层
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
US8581389B2 (en) Uniformity control for IC passivation structure
US8212357B2 (en) Combination via and pad structure for improved solder bump electromigration characteristics
KR102545478B1 (ko) 자기 정렬 확산 배리어 층들을 포함하는 접합 패드 및 그 형성 방법
US8039958B2 (en) Semiconductor device including a reduced stress configuration for metal pillars
CN106548996A (zh) 具有锯齿形边缘的伪金属
US11830844B2 (en) Semiconductor structure
JP2012243953A (ja) 半導体装置及びその製造方法並びに積層型半導体装置
TWI414047B (zh) 電子元件封裝結構及其製造方法
TW200522235A (en) A method and apparatus for improved power routing
US6818996B2 (en) Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
US20220302010A1 (en) Interposer structure containing embedded silicon-less link chiplet
WO2010049087A2 (en) A semiconductor device including a reduced stress configuration for metal pillars
US20240113077A1 (en) Semiconductor package
KR102505824B1 (ko) 반도체 패키지 및 이를 제조하는 방법
US11177218B2 (en) Package including metallic bolstering pattern and manufacturing method of the package
CN113363174A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20140423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141125

R150 Certificate of patent or registration of utility model

Ref document number: 5656441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees