JP5638131B2

JP5638131B2 - 本質安全エラー検出部が組み込まれたデータインタフェース

Info

Publication number: JP5638131B2
Application number: JP2013517137A
Authority: JP
Inventors: ケールナタリア; シュタインレヒナーズィークベアト
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2010-07-07
Filing date: 2011-06-01
Publication date: 2014-12-10
Anticipated expiration: 2031-06-01
Also published as: WO2012004065A1; KR20130093583A; CN102986141B; JP2013534108A; EP2591552A1; US9083331B2; US20130176050A1; CN102986141A; DE102010031030B3

Description

本発明は、独立請求項の上位概念に記載の回路または方法に関する。

本発明は、デジタル回路におけるエラーまたは障害の検出に関する。

セーフティが重要な用途では、持続的に存在するかまたは一時的に生じたエラーの検出を実現できる回路が必要とされる。Parag K. Lalaによる「Self-Checking and fault tolerant digital design」、Academic Press、２００１年から、この検出を実現するために、反転二重化された回路を用いることが公知となっている。エラーがある場合、この回路の出力は等しくなり、このことによって、後続の回路に対してエラーを表す信号が出力される。さらに、いわゆる本質安全２レールチェッカーが公知となっている。これは、エラーをシグナリングするために２つの出力を使用することにより、これらの独立した出力のうちいずれかの出力における故障も検出できるようにしたものである。従来の２レールチェッカーの基本的構成は、エラー検出のために、２つの入力信号対と１つの出力信号対とを有し、これらの２つの各入力信号対は、それぞれ１つの信号と該１つの信号の反転信号とから成る。通常、１つの信号対が２レール信号と称される。この２レール信号の２つの信号のブール値が等しくない場合、この２レール信号は有効であると見なされる。２つより多くの入力信号対のエラーを検査するためには、複数のこのような２レールチェッカーを１つの回路に組み合わせることができる。

図２に、従来の２レールチェッカー２０の等価回路図を示す。同図中の２レールチェッカー２０は、入力信号ａ_１および入力信号ａ_０から構成される第１の入力２レール信号ａと、入力信号ｂ_１および入力信号ｂ_０から構成される第２の入力２レール信号ｂと、出力信号ｙ_１および出力信号ｙ_０から構成される出力２レール信号ｙとを有する。

図１に、従来の２レールチェッカー２０の真理値表１０を示す。この真理値表１０は、入力信号ａ_０，ａ_１，ｂ_０，ｂ_１の有効な各入力組み合わせごとに、有効な出力信号ｙ_０，ｙ_１を示している。この真理値表に示された組み合わせは、エラーが発生していないことを意味する。すなわち、出力信号対ｙに基づいて、入力信号対ａ，ｂの有効性を推定することができる。入力信号対が無効である場合には出力信号対は無効となり、出力信号対の各出力信号ｙ_０およびｙ_１が等しいことにより、出力信号対が無効であると判定される。したがって、これらの出力信号が、ｙ_０＝１かつｙ_１＝０を示すか、またはｙ_０＝０かつｙ_１＝１を示す場合、エラーが存在しないということになり、出力信号がｙ_０＝０かつｙ_１＝０を示すか、またはｙ_０＝１かつｙ_１＝１を示す場合、エラーが存在するということになる。

図３に、２レールチェッカー２０の一実施形態を示す。この２レールチェッカー２０は、４つのＡＮＤゲート３０，３１，３２，３３と２つのＯＲゲート３４および３５とから構成される。このようにして実現される２レールチェッカーの両出力信号ｙ_０，ｙ_１に基づいて、入力信号ａ_０，ａ_１，ｂ_０，ｂ_１が有効であるか否かを判定し、かつ、２レールチェッカー２０の動作にエラーが無いか否かを判定することもできる。２レールチェッカー２０のエラーの有無を検出するためには、４つの有効な入力組み合わせを用いたテストを実施しなければならない。

図４に、４つの入力信号対ａ，ｂ，ｃ，ｄを有するエラー検査回路４０を示す。このエラー検査回路４０を構成するためには、３つの２レールチェッカー２０，２０’，２０’’ がカスケード接続され、このような接続により１つの出力信号対ｙにまとめられるように組み合わされる。

図５に、複数の信号処理ブロック５１，５２，５３，５４から構成された回路５０の一例を示す。入力信号Ｓ_ｉｎがこの回路において処理されることにより、出力信号Ｓ_ｏｕｔが形成される。これらの各信号処理ブロック５１，５２，５３，５４がそれぞれ、エラー検出回路５５，５６，５７，５８に接続されており、これらのエラー検出回路５５，５６，５７，５８はそれぞれ出力信号対ｄ，ｃ，ｂ，ａを有する。これらの出力信号対ｄ，ｃ，ｂ，ａはエラー検出回路４０の入力信号対となり、１つの出力信号対ｙにまとめられる。この出力信号対ｙは、回路５０にエラーが存在するか否かを示す。

本発明の開示
本発明の利点
それに対し、独立請求項である請求項１に記載の構成を備えた本発明の回路の利点は、本質安全回路がエラー検出機能の他にさらに、エラーが無い場合に出力信号対を用いて入力信号対の情報を伝達できることである。このことにより、エラー検査回路を用いて、エラー検出機能と同時にさらに付加的な機能も果たせるようになる。すなわち、情報の伝達機能も果たせるようになる。

従属請求項に記載された構成により、独立請求項に記載の装置を有利に発展および改善することができる。

特に有利なのは、情報がさらに１つまたは複数の別の出力信号のパリティを含むことである。このパリティを用いて、後続の装置はさらに付加的に、監視対象である回路より下流にて、前記出力信号を妨害したエラーが発生したか否かも検査することができる。

好適には、内部構成が同じである複数の部分回路を用いて、複数の入力信号および／または出力信号を有しかつエラー検出部を組み込んだ回路を構成する。このような部分回路は、少数のＣＭＯＳトランジスタを使用して低コストで製造することができる。

有利には、この安全確保された回路に対してデータインタフェースを使用する。その際には、出力信号は複数ビットのワード幅を有し、エラーがない場合には出力信号対はさらに別のビットを伝達する。

特に有利なのは、前記別の情報は１ビット情報として、ビット幅が複数ビットである前記出力信号のパリティを表すことである。というのもこのことにより、クロックが与えられる回路において、後続のレジスタのエラー検査を行えるようになるからである。

従来技術に相当する公知の２レールチェッカーの真理値表を示す。従来技術に相当する公知の２レールチェッカーの等価回路図を示す。従来技術に相当する公知の２レールチェッカーの安全確保された回路の一実施形態を示す。従来技術に相当し４つの２レール信号を１つに削減した、安全確保された回路を示す。従来技術に相当するエラー検出部を各段に備えた、安全確保された多段回路を示す。本発明の２レールチェッカーの真理値表を示す。本発明の２レールチェッカーの等価回路図を示す。本発明の２レールチェッカーの安全確保された回路の一実施形態を示す。本発明の２レールチェッカーの安全確保された回路の別の実施形態を示す。本発明の２レールチェッカーの安全確保された回路の別の実施形態を示す。本発明の２レールチェッカーの安全確保された回路の別の実施形態を示す。４つの２レール信号を本発明の１つの２レール信号にまで削減する、安全確保された回路を示す。出力レジスタを有する安全確保された回路を示す。本発明の２レールチェッカーの安全確保された回路の一実施形態を示す。本発明の２レールチェッカーの安全確保された回路の別の実施形態を示す。本発明の２レールチェッカーの安全確保された回路の別の実施形態を示す。本発明の２レールチェッカーの安全確保された回路の別の実施形態を示す。本発明の２レールチェッカーの安全確保された回路の別の実施形態を示す。

図７に、本発明の２レールチェッカー７０の等価回路図を示す。本発明の２レールチェッカー７０は、第１の入力信号ａ_０および第２の入力信号ａ_１から成る第１の入力信号対ａと、第３の入力信号ｂ_０および第４の入力信号ｂ_１から成る入力信号対ｂと、第１の出力信号ｙ_０および第２の出力信号ｙ_１から成る出力信号対ｙとを有する。

図６に、有効な場合、すなわちエラーがない場合の、本発明の２レールチェッカー７０の真理値表６０を示す。本発明の２レールチェッカーの真理値表は、入力信号対ａと入力信号対ｂとで有効なすべての組み合わせと、出力信号対ｙの割り当て値とを示す。この真理値表６０から、出力信号対ｙが入力信号対ａを再現していることが分かる。エラーが無い場合には、入力信号対ａないしは該入力信号対ａの両入力信号のうちいずれか１つａ_０またはａ_１を介して、出力信号対ｙないしは該出力信号対ｙの両出力信号のうちいずれか１つｙ_０またはｙ_１に関する情報を伝達することができる。この情報としてたとえば、本発明の２レールチェッカー７０によって入力信号ａ_０から出力信号ｙ_０へ値０を伝達したい場合、入力信号ａ_０を０にセットし、入力信号ａ_１を１にセットする。この場合、有効な入力信号対ａにするためには、入力信号ａ_０と入力信号ａ_１とが相違していなければならない。

エラーの場合には、伝達された情報の評価が行われることはない。というのも、この情報が有効であることが保証されないからである。出力信号対ｙが無効である場合、すなわち、該出力信号対ｙの両出力信号ｙ_０およびｙ_１が等しい場合、すなわちｙ_０＝ｙ_１＝１またはｙ_０＝ｙ_１＝０である場合、エラーが生じていることになる。このようにエラーが生じている場合、伝達された情報の評価は不可能である。

図８に、本発明の２レールチェッカー７０の本発明の回路８０の一実施形態を示す。この回路８０は、部分回路として使用することもできる。回路８０は、同一である２つの従来の２レールチェッカー８１，８２と、２つの入力信号対ａ，ｂと、１つの出力信号対ｙとから構成される。従来の２レールチェッカー８１，８２の信号入力端および信号出力端の接続構成は、エラーが無い場合には入力信号対ａ，ｂの値に真理値表６０の出力信号対ｙが対応するように、特別に構成される。２レールチェッカー７０を実現するための回路８０も、従来の２レールチェッカーと同様に本質安全である。

図９に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路９００の別の実施形態を示す。この回路９００は、ＡＮＤゲート９０，９１，９２，９３，９８，９９とＯＲゲート９４，９５，９６，９７とから構成される。

図１０に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路１０００の別の実施形態を示す。この回路は、ＡＮＤゲート１０４，１０５，１０６，１０７と、ＯＲゲート１００，１０１，１０２，１０３，１０８，１０９と、反転部１１８０，１１９０とから構成される。

図１１に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路１１００の別の実施形態を示す。この回路は、ＡＮＤゲート１１０，１１１，１１２，１１３，１１８，１１９と、ＯＲゲート１１４，１１５，１１６，１１７と、反転部１１８０，１１９０とから構成される。

図１４に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路１４００の別の実施形態を示す。この回路は、ＡＮＤゲート１４４，１４５，１４６，１４７と、ＯＲゲート１４０，１４１，１４２，１４３，１４８，１４９とから構成される。

図１５に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路１５００の別の実施形態を示す。この回路は、ＡＮＤゲート１５０，１５１，１５６，１５７と、ＯＲゲート１５２，１５３，１５４，１５５と、反転部１５８，１５９とから構成される。

図１６に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路１６００の別の実施形態を示す。この回路は、ＡＮＤゲート１６２，１６３，１６４，１６５と、ＯＲゲート１６０，１６１，１６６，１６７と、反転部１６８，１６９とから構成される。

図１７に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路１７００の別の実施形態を示す。この回路は、ＡＮＤゲート１７０，１７１，１７６，１７７と、ＯＲゲート１７２，１７３，１７４，１７５と、反転部１７８，１７９とから構成される。

図１８に、本発明の２レールチェッカー７０を実現するための本発明の本質安全回路１８００の別の実施形態を示す。この回路は、ＡＮＤゲート１８２，１８３，１８４，１８５と、ＯＲゲート１８０，１８１，１８６，１８７と、反転部１８８，１８９とから構成される。

図１２に、従来の２つの２レールチェッカー１２１，１２２と本発明の１つの２レールチェッカー１２３とをカスケード接続した回路１２０を示す。この回路は、４つの入力信号対ａ，ｂ，ｃ，ｄのエラー検査を行うのに使用される。ここでは、付加的な情報として入力信号対ａが伝送されるように、前記２レールチェッカーを組み合わせる。

図１３に、安全確保された回路１３０を示す。この回路１３０は、信号処理ブロック１３１とレジスタ１３２とを含む。この信号処理ブロック１３１に入力信号Ｓ_ｉｎが入力され、この入力信号Ｓ_ｉｎは複数の入力信号から構成することができる。すなわち、この入力信号Ｓ_ｉｎは任意のワード幅を有することができる。信号処理ブロックは出力信号Ｓ_ｏｕｔと出力信号対_ｙとを有し、出力信号Ｓ_ｏｕｔは複数の出力信号から構成することができる。すなわち、出力信号Ｓ_ｏｕｔは任意のワード幅を有することができる。前記出力信号対ｙは２つの出力信号ｙ_０およびｙ_１から構成される。レジスタ１３２には出力信号Ｓ_ｏｕｔと出力信号対ｙとが入力される。レジスタ１３２は出力信号Ｓ_ｏｕｔ’と出力信号対ｙ’とを有する。この出力信号Ｓ_ｏｕｔ’は複数の出力信号から構成することができる。すなわち、出力信号Ｓ_ｏｕｔ’は任意のワード幅を有することができる。出力信号対ｙ’は２つの出力信号ｙ_０’およびｙ_１’から構成される。さらに、前記レジスタにはクロックＴも設けられる。この信号処理ブロック１３１は、本発明の２レールチェッカーを使用する。

エラーが無い場合に出力信号対ｙで伝達される情報は、出力信号Ｓ_ｏｕｔのパリティである。後続の回路は信号Ｓ_ｏｕｔ’および出力信号対ｙ’から、信号処理ブロック１３１およびレジスタ１３２と、これらの接続部とがエラー無しで動作しているか否かを推定することができる。こうするためには、たとえば上位の制御装置等である後続の回路はまず、エラーが無いことを出力信号対ｙ’が示しているか否かを評価する。このことにより、信号処理が適正に機能しているか否かが特定される。さらに、この後続の回路は出力信号Ｓ_ｏｕｔ’のパリティを検出し、このパリティと、出力信号対ｙ’によって伝達されたパリティとを比較する。双方のパリティが等しくない場合、レジスタまたは伝送時にエラーが発生したことになる。

Claims

少なくとも２つの出力信号（ｙ_０，ｙ_１）と、少なくとも１つのデータ入力信号（Ｓ_ｉｎ）と、前記少なくとも１つのデータ入力信号（Ｓ_ｉｎ）に基づく少なくとも４つの入力信号（ａ_０，ａ_１，ｂ_０，ｂ_１）とを有するデジタル本質安全回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）であって、
前記デジタル本質安全回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）内部に、反転２重化された２線式のデジタル本質安全部分回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３）が少なくとも１つ設けられており、
前記デジタル本質安全部分回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３）は、第１の入力信号（ａ _０）および第２の入力信号（ａ _１）から成る第１のバイナリ入力信号対（ａ）におけるエラーを判定し、および／または、第３の入力信号（ｂ _０）および第４の入力信号（ｂ _１）から成る第２のバイナリ入力信号対（ｂ）におけるエラーを判定するために構成されており、
前記デジタル本質安全部分回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３）は、第１の出力信号（ｙ _０）および第２の出力信号（ｙ _１）から成るバイナリ出力信号対（ｙ）を有し、
エラーが無い状態では、前記第２の入力信号（ａ _１）は、前記第１の入力信号（ａ _０）を反転したものを示し、前記第４の入力信号（ｂ _１）は、前記第３の入力信号（ｂ _０）を反転したものを示し、前記第１の出力信号（ｙ _０）は前記第１の入力信号（ａ _０）に等しく、前記第２の出力信号（ｙ _１）は前記第２の入力信号（ａ _１）に等しく、かつ、前記第２の出力信号（ｙ _１）は前記第１の出力信号（ｙ _０）に等しくない、
ことを特徴とする、デジタル本質安全回路（７０，８０，９００，１０００，１１００，１２３，１２０，１３１）。
前記デジタル本質安全回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）は、前記エラーの判定に使用されない１つまたは複数のデータ出力信号（Ｓ_ｏｕｔ）を有し、
伝達される前記情報は、前記データ出力信号（Ｓ_ｏｕｔ）のパリティ情報である、
請求項１記載のデジタル本質安全回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）。
請求項１または２記載のデジタル本質安全回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）に対するデータインタフェースであって、
前記デジタル本質安全回路は、複数ビットのワード幅を有するデータ出力信号（Ｓ_ｏｕｔ）と、第１のビット（ｙ_０）および第２のビット（ｙ_１）を含むエラー信号（ｙ）とを有し、
前記エラー信号の第１のビット（ｙ_０）と該エラー信号の第２のビット（ｙ_１）とが等しい場合、安全確保された前記デジタル本質安全回路のエラーが示される、データインタフェースにおいて、
エラーが示されない場合、前記エラー信号の第１のビット（ｙ_０）または該エラー信号の第２のビット（ｙ_１）が、安全確保された前記デジタル本質安全回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）から１ビット情報を伝達する
ことを特徴とする、データインタフェース。
前記１ビット情報は、前記データ出力信号（Ｓ_ｏｕｔ）のパリティ情報である、
請求項３記載のデータインタフェース。
デジタル回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）、該デジタル回路のデータ入力信号（Ｓ_ｉｎ）、または、前記データ入力信号（Ｓ_ｉｎ）に基づく少なくとも４つの入力信号（ａ_０，ａ_１，ｂ_０，ｂ_１）におけるエラーの検出方法であって、
前記デジタル回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３，１２０，１３１）内部に、反転２重化された２線式のデジタル本質安全部分回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３）が少なくとも１つ設けられており、
前記少なくとも４つの入力信号（ａ_０，ａ_１，ｂ_０，ｂ_１）のうち、第１の入力信号（ａ _０）と第２の入力信号（ａ _１）とが第１のバイナリ入力信号対（ａ）を成し、第３の入力信号（ｂ _０）と第４の入力信号（ｂ _１）とが第２のバイナリ入力信号対（ｂ）を成し、前記デジタル本質安全部分回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３）に入力され、
前記デジタル本質安全部分回路（７０，８０，９００，１０００，１１００，１４００，１５００，１６００，１７００，１８００，１２３）から、第１の出力信号（ｙ _０）および第２の出力信号（ｙ _１）から成るバイナリ出力信号対（ｙ）が出力され、
エラーが無い状態では、前記第２の入力信号（ａ _１）は、前記第１の入力信号（ａ _０）を反転したものを示し、前記第４の入力信号（ｂ _１）は、前記第３の入力信号（ｂ _０）を反転したものを示し、前記第１の出力信号（ｙ _０）は前記第１の入力信号（ａ _０）に等しく、前記第２の出力信号（ｙ _１）は前記第２の入力信号（ａ _１）に等しく、かつ、前記第２の出力信号（ｙ _１）は前記第１の出力信号（ｙ _０）に等しくない、
方法において、
前記バイナリ出力信号対（ｙ）の両出力信号（ｙ_０，ｙ_１）を相互に比較し、
両出力信号（ｙ_０，ｙ_１）が等しい場合には、エラーが存在すると判定し、
両出力信号（ｙ_０，ｙ_１）が等しくない場合には、エラーが存在しないと判定し、
エラーが存在しないと判定された場合には、前記バイナリ出力信号対（ｙ）を介して情報を伝達する
ことを特徴とする、エラーの検出方法。