JP5633392B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5633392B2
JP5633392B2 JP2011013784A JP2011013784A JP5633392B2 JP 5633392 B2 JP5633392 B2 JP 5633392B2 JP 2011013784 A JP2011013784 A JP 2011013784A JP 2011013784 A JP2011013784 A JP 2011013784A JP 5633392 B2 JP5633392 B2 JP 5633392B2
Authority
JP
Japan
Prior art keywords
lead frame
sealing member
semiconductor device
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011013784A
Other languages
English (en)
Other versions
JP2012156294A (ja
Inventor
和明 酒井
和明 酒井
啓祐 徳田
啓祐 徳田
明宏 渡辺
明宏 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2011013784A priority Critical patent/JP5633392B2/ja
Publication of JP2012156294A publication Critical patent/JP2012156294A/ja
Application granted granted Critical
Publication of JP5633392B2 publication Critical patent/JP5633392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、半導体装置に関し、より詳細には、封止部材からリードフレームが突出する形状の半導体装置に関する。
半導体素子を発光源として樹脂によって封止された半導体装置は、通常、一対のリードフレームと、この一対のリードフレームの一方に設けられた半導体素子搭載部上に接合される半導体素子と、これらを封止する樹脂材料から構成されている。このような半導体装置においては、従来から、樹脂材料のリードフレームへの這い上がりが問題となっている。一般に、リードフレームは、実装によって発光装置と外部との接続を行うために、その一部が樹脂材料から突出している。
しかし、樹脂がリードフレームに沿って這い上がる(例えば、リードフレームに沿った樹脂の這い上がり、バリ等、以下「薄延部」と記す)と、突出した一部が樹脂材料で被覆されることになり、実装時に、半田がつかず、電気的接合及び機械的接合に関して不良となることがある。また、樹脂材料の薄延部がタイバーにまで達してしまうと、タイバーを切断してストッパーを形成する際に、タイバーに這い上がった樹脂も一緒に切断することとなり、封止樹脂にクラックが生じるおそれがある。
このような這い上がりを防止するため、リードフレームの角を丸める加工をすることや、リードフレームの表面に溝を形成することが提案されている(例えば、特許文献1及び2)。
実公平04−012697号 特開2008−205329号
しかし、これらの加工を施されたリードフレームは、封止樹脂のサイズの変更に対応できないという問題があった。すなわち、封止樹脂がリードフレーム設計の際に想定されたサイズよりも大きい場合、封止樹脂中に加工された部分が埋没し、這い上がり制御の効果が十分に得られない。
また、半導体装置が、基板にリードフレームを貫通させて実装を行う挿入実装型のLED(Light Emitting Diode)である場合は、特に屋外用の表示装置に用いられる際に、防滴・防塵等の保護構造が設けられる。例えば、リードフレームにストッパーが形成されたLEDを基板に貫通させて実装した後、基板の表面及びリードフレーム、封止樹脂の下部を覆うようにシリコーン樹脂を被覆することで、リードフレーム及び基板、さらにリードフレームと基板との接続部が保護される。
この際に用いられるシリコーン樹脂は、比較的高価であり、且つ、使用量が多いと表示装置自体が重くなるため、出来る限り使用量を減らすことが好ましい。シリコーン樹脂の使用量を減らすためには、例えば、LEDの封止樹脂を長くし、封止樹脂とストッパーまでの距離を小さくすればよい。しかし、従来のLEDにおいて封止樹脂とストッパーとを近づけると、封止樹脂がリードフレーム設計の際に想定されたサイズよりも大きくなるため、這い上がり制御の効果が十分に得られず、封止樹脂がストッパーや半田付け部分にまで這い上がり易い。これによって、ストッパー形成時(タイバーカット時)の封止樹脂のクラックや、半田付けの際の接合不良が引き起こされる。
本発明はこのような課題に鑑みなされたものであり、封止樹脂のサイズにかかわらず、樹脂の這い上がりを適切に防止することができる半導体装置を提供することを目的とする。また、ストッパーと封止樹脂とを近づけることが可能で、表示装置に使用する際にリードフレーム等の保護用の樹脂の使用量を少なくすることが可能な発光装置を提供することを目的とする。
本発明の半導体装置は、半導体素子と、半導体素子と電気的に接続され、封止部材から一端が突出するリードフレームと、を有し、リードフレームは、封止部材から突出した部分の少なくとも一主面において、リードフレームの突出方向に沿って伸びる平坦部と、該平坦部の一部を幅狭とする凹部と、が形成されている。
この半導体装置においては、リードフレームは、一対の凹部に挟まれた平坦部の少なくとも一部に、一対の凹部を繋ぐ方向に伸びる第1の擦過傷が形成されていることが好ましい。
また、第1の擦過傷は一対の凹部に挟まれた平坦部の一部のみに形成されており、第1の擦過傷よりも封止部材側には、リードフレームの突出方向に伸びる第2の擦過傷が形成されていることが好ましい。
リードフレームは、封止部材から突出した部分に幅広部を有し、凹部は、封止部材と幅広部との間の封止部材よりも幅広部に近い位置に配置されていることが好ましい。
リードフレームは、少なくとも封止部材から突出した部分において、主面と側面の成す角が面取りされた面取り領域を有することが好ましい。
面取り領域の封止部材とは反対側の終端に、凹部が形成されていることが好ましい。
凹部はリードフレームの一主面のみに設けられていることが好ましい。
本発明の半導体装置は、封止樹脂のサイズにかかわらず、樹脂の這い上がりによる極薄膜の形成を確実に防止することができ、実装時における、半導体装置の電気的接合及び機械的接合の不具合を回避することが可能な半導体装置を提供することができる。また、ストッパーと封止樹脂とを近づけることが可能で、表示装置に使用する際にリードフレーム等を保護する樹脂の使用量を少なくすることが可能な半導体装置を提供することができる。
本発明の半導体装置を説明するための要部の概略平面図である。 図1におけるA−A’線の概略断面図である。 図1の一部を拡大した概略平面図である。 本発明の別の半導体装置を説明するための要部の概略平面図である。 図4におけるB−B’線の概略断面図である。 図4におけるC−C’線の概略断面図である。
本発明の半導体装置10は、例えば、図1に示したように、主として、半導体素子11と、リードフレーム12と、封止部材13とを備えて構成される。
(リードフレーム)
リードフレーム12は、半導体素子と電気的に接続するための電極であり、実質的に板状であればよく、波形板状、凹凸を有する板状であってもよい。例えば、200W/(m・K)程度以上の熱伝導率を有しているもの、比較的大きい機械的強度を有するもの、あるいは打ち抜きプレス加工又はエッチング加工等が容易な材料が好ましい。具体的には、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル等の金属又は鉄−ニッケル合金、燐青銅等の合金等が挙げられる。その大きさ、厚み、形状等は、得ようとする半導体装置の大きさ、形状等を考慮して適宜調整することができる。
リードフレーム12は、封止部材13内部に配置された半導体素子14を搭載する領域と、封止部材13の一面又は一方から突出した外部接続用の端子となる領域とを有している。端子の大きさ及び形状は、それぞれ特に限定されず、例えば、後述する封止部材外におよぶ限り、半導体装置に搭載される半導体素子の放熱性及び半導体装置の実装態様(配置空間、配置位置など)を考慮して適宜設定することができる。なお、端子は、実装態様に応じて、他の電子機器との位置関係などを考慮して、適宜屈曲、変形させることができる。
図1および図2に示すように、リードフレーム12の封止部材13から突出した端子には、少なくとも一主面において、リードフレーム12の突出方向に沿って伸びる平坦部12aと、平坦部12aの一部を幅狭とする凹部12bと、が形成されている。図2は、図1におけるA−A’線の概略断面図である。ここで、封止部材13とは、後述するように、通常所定の形状で成形し、その成形された形状のものを意味するが、封止方法、材料等によって、意図しない部分に連続的に封止材料が付加されることがある(例えば、リードフレームに沿った這い上がり、バリ等、以下「薄延部」と記すことがある)。しかし、上述した「リードフレームの封止部材から突出した端子」における封止部材は、そのような意図しない部分が存在しない形状、つまり、封止に寄与する部分の部材のみを指す。
このような凹部12bが形成されることにより、這い上がってきた封止部材の薄延部を凹部12bに導入し、凹部12b内に溜めることができ、それ以上の這い上がりを抑制することができる。このように中央に平坦部12aを残した凹部12bを形成することで、寸法安定性を確保できる。つまり、プレス加工等によってリードフレームの全幅にわたる凹部を形成すると、加工によってリードフレームが押し出され、リードフレームの突出方向の長さが変化する場合があるが、図1に示すように、部分的に平坦部12aを残すことで、リードフレームの突出方向における長さの変化を抑制することができ、製造歩留まりを向上できる。このような凹部12bは、例えば、プレス加工で形成することができる。主面とは、リードを形成するその他の面と比べて幅の広い面を指す。
また、リードフレームは、素材の金属からなる下地板を打ち抜くことにより形成されるが、平面状の下地板を面に対して直角に打ち抜くため、下地板の底面側端縁部分に突起状のバリが生じる。このようなバリは樹脂の這い上がり経路となるため、凹部12bは、少なくともバリが生じる側の主面であるバリ面に形成することが好ましい。これによって、バリを叩き潰すように凹部12bを形成でき、バリに沿って這い上がってきた樹脂を凹部12bに導入し、凹部12b内に溜めることができ、それ以上の這い上がりを抑制することができる。
凹部12bは対向する二主面に形成することもできる。二主面に形成する場合は、一方の主面に形成される凹部と他方の主面に形成される凹部とをそれぞれ異なる位置や形状とすると、リードフレームに捩れが生じ易い。このため、二主面に形成する凹部の位置や形状は実質的に同一とすることが好ましい。また、リードフレームの捩れを確実に回避するためには、凹部は一主面のみに形成することが好ましく、さらには、略同一形状の凹部を略同一の高さに形成することが好ましい。
凹部12bの形成位置は、封止部材13外に存在すれば特に限定されないが、樹脂の這い上がりを確実に堰き止めるため、封止部材13から離れた位置に配置されることが好ましい。半導体装置の大きさにもよるが、例えば、封止部材13から、2mm程度以内、好ましくは1.5mm程度以内、さらに好ましくは1mm程度以内が挙げられる。あるいは、別の観点から、封止部材13よりもリードフレーム12の幅広部であるストッパー12cに近い側に位置することが適している。さらに好ましくは、図1に示すように、封止部材13とストッパー12cとの距離Lの半分の距離L(ストッパー12c側)の間に収まるように凹部12bを配置する。これにより、余剰の樹脂を、凹部12bにおいて確実に保持することができるとともに、樹脂のリードフレーム壁に沿った毛管現象様の作用をもこの溝で食い止め、樹脂による極薄い被覆膜がリードフレームの先端方向に広がることを防止することができる。
凹部12bの大きさ及び深さは特に限定されないが、通常の半導体装置の組立て及び実装において負荷される圧力及び衝撃に対して機械的強度を確保することができ、かつ、封止部材13の成形の際の樹脂の這い上がりの阻止を確保することができる大きさ及び深さであることが好ましい。凹部は、そのリードフレーム突出方向における長さが、幅よりも大きい形状が好ましく、さらには2倍以上大とすることが好ましい。例えば、凹部12bのリードフレーム突出方向における長さ距離は0.5mm程度以下、幅は0.15mm程度以下、深さは0.03mm程度以下とすることが適当である。また、凹部12bの深さは、リードフレーム12の厚みの10%程度以下、さらには6%程度以下が適当である。また、リードフレーム12には少なくとも1つの凹部12bを形成する。好ましくは、図1に示すように、1つのリードフレーム12に対して一対の凹部12bを形成する。リードフレーム12に形成される複数の凹部12bは、それぞれ形状や位置を変えることもできるが、好ましくは全ての凹部12bを実質的に同一の形状で、同一の高さに形成する。
また、リードフレーム12には、一対の凹部12bに挟まれた平坦部12aの少なくとも一部に、一対の凹部12bを繋ぐ方向に伸びる擦過傷12dが形成されていることが好ましい。これによって、平坦部12aを這い上がってきた樹脂を凹部12bへと誘導することができる。擦過傷12dは、例えば、図1中において薄墨で示す位置に、リードフレームの突出方向に対して垂直方向(図中横方向)に延びる傷を複数形成する。一対の凹部12bを繋ぐ方向に伸びる擦過傷12dは、凹部12b間の全域に形成してもよく、さらにはリードフレーム全体に形成することもできる。
擦過傷12dの形成方法は特に限定されないが、好ましくは、素材の金属からなる下地板を打ち抜いてリードフレームを形成する際に、使用する金型、特に打ち抜き方向に対して受け手側となる金型の表面の形状がリードフレームに転写されることを利用する。つまり、あらかじめ金型の表面に擦過傷を設けておくことで、リードフレーム形成時に下地板が金型に押し付けられ、これによってリードフレームに金型の表面の擦過傷が転写される。これによって、簡便な製造工程によってリードフレームの表面に研磨傷を形成でき、擦過傷12dを有するリードフレームを形成できる。また、通常、金型には研磨による傷が残されているため、この研磨の方向や位置を所望のものに制御するこので、容易に擦過傷12dを形成することができる。上述の理由から、擦過傷12dはバリ面に形成される傾向にある。
確実に這い上がり樹脂を凹部12bへと誘導するためには、擦過傷12d(第1の擦過傷)の形成領域を一対の凹部12b間の一部分のみとし、一対の凹部12b間のうち第1の擦過傷12dよりも封止部材13に近い領域には、図3に示すように、リードフレームの突出方向(図中縦方向)に伸びる第2の擦過傷12eを形成することが好ましい。図3は、図1の一部を拡大した概略平面図である。なお、図3に示す第1の擦過傷12dおよび第2の擦過傷12eは、一例を模式的に示すものであり、このような形状や大きさに限られるものではない。このように延伸方向の異なる擦過傷12d、12eは、上述のように金型の表面に施す研磨の方向を制御することによって容易に形成できる。研磨方向の異なる複数の金型を組み合わせてもよい。また、図1に示すように、凹部12bを繋ぐ方向に伸びる第1の擦過傷12dは、一対の凹部12b間の領域の中心より下側(リードフレームの先端側)に形成することが好ましい。擦過傷12dは、凹部12b間にのみ形成してもよい。上述の金型を利用する簡便な製造工程で得るためには、図1に示すように、一対の凹部12b間の任意の位置を境界として、それより下側を全て第1の擦過傷12dの形成領域とすることが好ましい。
(半導体素子)
本発明で用いられる半導体素子11は、半導体によって構成される素子であり、例えば、各種トランジスタ、スイッチングダイオード、ツェナーダイオード、可変容量ダイオード、半導体発光素子などが挙げられる。好ましくは半導体発光素子を用いた発光装置とする。
例えば、いわゆる発光ダイオードと呼ばれる半導体発光素子では、基板上に、InN、AlN、GaN、InGaN、AlGaN、InGaAlN等の窒化物半導体、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体によって、活性層を含む積層構造が形成されたものが挙げられる。半導体の構造としては、MIS接合、PIN接合、PN接合などのホモ構造、ヘテロ結合あるいはダブルヘテロ結合のものが挙げられる。また、半導体活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造、多重量子井戸構造としてもよい。活性層には、Si、Ge等のドナー不純物及び/又はZn、Mg等のアクセプター不純物がドープされる場合もある。得られる半導体素子の発光波長は、半導体の材料、混晶比、活性層のInGaNのIn含有量、活性層にドープする不純物の種類を変化させるなどによって、紫外領域から赤外領域まで変化させることができる。
なお、半導体素子11は、上述のリードフレーム12に搭載され、そのために、接合部材が用いられる。例えば、サファイア基板上に窒化物半導体を成長させて形成された半導体発光素子の場合には、エポキシ樹脂、シリコーン樹脂等のほか、Au−Sn共晶などの半田、低融点金属等のろう材を用いることができる。さらに、GaAs、SiCなどの半導体基板上に形成された半導体素子のように、両面に電極が形成された半導体素子の場合には、銀、金、パラジウムなどの導電性ペースト等によってダイボンディングしてもよい。また、正負の電極が上面に配置された半導体素子11は、例えば図1に示すように、正負の電極がそれぞれワイヤ14にてリードフレーム12と電気的に接続される。
本発明の半導体装置10では、半導体素子11は、1つのみならず、複数個搭載されていてもよい。特に半導体素子が半導体発光素子の場合には、同じ発光色の光を発する半導体発光素子を複数個組み合わせてもよいが、例えば、RGBに対応するように、発光色の異なる半導体発光素子を複数個組み合わせることもできる。
なお、本発明の半導体装置10は、さらに、保護素子を搭載していてもよい。保護素子を備えることにより、大電流の印加等による半導体素子の破壊を効果的に防止することができる。例えば、保護素子としてツェナーダイオードを用いることがdけいる。
(封止部材)
封止部材13は、少なくともリードフレームを固定する成形樹脂からなるものであればよく、また、半導体素子、リードフレーム及びワイヤ等を一体的に又は塊状に固定又は被覆する封止樹脂からなるものであってもよいし、双方が組み合わせられたものであってもよい。あるいは、ハウジングとして、半導体素子、リードフレーム、ワイヤ等を被覆する部材を意味する。いずれの場合においても、半導体素子11やリードフレーム12等に対して、絶縁性を確保することができるものであれば、どのような材料を用いてもよい。例えば、熱可塑性樹脂、熱硬化性樹脂等、具体的には、ポリフタルアミド(PPA)、ポリカーボネート樹脂、ポリフェニレンサルファイド(PPS)、液晶ポリマー(LCP)、ABS樹脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、PBT樹脂等の樹脂、セラミック、硝子等が挙げられる。これらの材料には、着色剤として、種々の染料又は顔料等を混合して用いてもよい。例えば、Cr2O3、MnO2、Fe2O3、カーボンブラック等が挙げられる。
特に、半導体素子が発光素子である場合には、部分的に又は全体的に、透光性を有する部材を用いることが好ましい。ここで透光性とは、発光素子から出射された光を70%程度以上、80%程度以上、90%程度以上、95%程度以上透過させる性質を意味する。透光性の樹脂には、蛍光物質を含有させてもよい。蛍光物質は、半導体素子からの光を変換させるものであり、半導体素子から封止部材の外部へ出射される光の波長を変換することができる。例えば、白色光を得る場合、特にYAG:Ce蛍光体を利用すると、その含有量によって青色半導体素子からの光と、その光を一部吸収して補色となる黄色系が発光可能となり白色系が比較的簡単に信頼性良く形成できる。また、2種以上の蛍光体を用いることもできる。
封止部材13による成形体の形状は、特に限定されるものではなく、円柱、楕円柱、球、卵形、三角柱、四角柱、多角柱又はこれらに近似する形状等どのような形状でもよい。なお、上述したように、封止部材13は、意図せずに、封止部材13と連続してリードフレームに沿って延びる薄延部を有していることがある。
<他の実施形態>
図4〜図6を参照して、他の実施形態に係る半導体装置20について説明する。なお、上述の半導体装置10と同一構成のものについては同一の符号を付して、以下では主に相違点についてのみ説明する。
図4に示すように、半導体装置20では、リードフレーム12に、主面と側面の成す角が面取りされた面取り領域12fが形成されている。面取り領域12fの断面の一例を図5に示す。図5は、図4におけるB−B’線の概略断面図である。面取り領域12fは、例えばプレス加工によって形成することができる。バリ面をこのように面取り加工することによって、角部分のバリを一定形状に潰し、平坦化することができる。好ましくは、ダレ面にも同様の加工を施す。ダレ面とは、バリ面の対向面であり、リードフレームとなる下地板が打ち抜かれる際に角部が曲面となる面である。バリ面とダレ面の二主面に同様の面取り加工を施すことによって、リードフレームの断面形状を左右対称に近づけることができる。
面取り領域12fは、例えば、図4に示すように、封止部材13の内部に始端が配置され、リードフレーム12の突出方向に沿って延伸し、封止部材13の外で終端する。本実施形態では、図4に示すように、凹部12bは面取り領域12fの封止部材13とは反対側に位置する終端に形成されている。その断面形状の一例を図6に示す。図6は、図4におけるC−C’線の概略断面図である。
面取り領域12fを形成することで、リードフレーム形成時に生じたバリを平坦化することができるが、その一方で、面取り加工によって新たなバリが生じることがある。封止部材13と半田付け部分やストッパー12cとの距離を小さくした半導体装置においては、このような面取り加工によるバリも樹脂の這い上がり経路として問題となるため、面取り領域12fの少なくとも一部と重なる位置に凹部12bを形成することが好ましい。より好ましくは、凹部12bを越えて樹脂が這い上がることを防止するために、図4に示すように、封止部材13から離れた位置である面取り領域12fの終端に凹部12bを形成する。また、凹部12bは、面取り加工によって生じたバリを平坦化するように、面取り領域12fの形成後に形成することが好ましい。なお、面取り領域12fの始端は封止部材13の外とすることもできる。
また、上述の面取り加工によるバリは、バリ面でのみ観察される傾向にある。これは、リードフレーム形成によって生じた大きなバリを面取り加工によって押し潰して平坦化することで、平坦化しきれなかった一部分が主面側に押し出され、新たなバリを形成するためと考えられる。よって、凹部12bは、少なくともバリ面に形成することが好ましく、さらに、リードフレームの捩れを回避するためには、バリ面のみに形成することが好ましい。また、凹部12bの深さは、図6に示すように、面取り領域12fが一部残存する程度とすることが好ましく、例えば面取り領域12fが半分程度残存することが適当である。
面取り領域12fは、好ましくは両主面に形成する。面取り領域12fは、形状や大きさ、配置の異なるものを各主面に形成することもできるが、製造上の観点からは両主面において同一の形状、大きさ、配置で形成することが好ましい。
本発明の半導体装置は、半導体素子が樹脂によって成形又は封止されたものの全てにおいて利用することができる。
10、20 半導体装置
11 半導体素子
12 リードフレーム
12a 平坦部
12b 凹部
12c ストッパー(幅広部)
12d 第1の擦過傷
12e 第2の擦過傷
12f 面取り領域
13 封止部材
14 ワイヤ

Claims (6)

  1. 半導体素子と、半導体素子と電気的に接続され、封止部材から一端が突出するリードフレームを有し、前記リードフレームは、前記封止部材から突出した部分の少なくとも一主面において、前記リードフレームの突出方向に沿って伸びる平坦部と、該平坦部の一部を幅狭とする一対の凹部が形成されており、前記凹部に挟まれた前記平坦部の少なくとも一部に、一対の前記凹部を繋ぐ方向に伸びる第1の擦過傷が形成されている半導体装置。
  2. 前記第1の擦過傷は一対の前記凹部に挟まれた前記平坦部の一部のみに形成されており、
    前記第1の擦過傷よりも前記封止部材側には、前記リードフレームの突出方向に伸びる
    第2の擦過傷が形成されている請求項1に記載の半導体装置
  3. 前記リードフレームは、前記封止部材から突出した部分に幅広部を有し、前記凹部は、
    前記封止部材と前記幅広部との間の前記封止部材よりも前記幅広部に近い位置に配置
    されている請求項1または2に記載の半導体装置
  4. 前記リードフレームは、少なくとも前記封止部材から突出した部分において、主面と側
    面の成す角が面取りされた面取り領域を有する請求項1〜3のいずれか1項に記載の半導体装置
  5. 前記面取り領域の前記封止部材とは反対側の終端に、前記凹部が形成されている請求項4に記載の半導体装置
  6. 前記凹部は前記リードフレームの一主面のみに設けられている請求項1〜5のいずれか1項に記載の半導体装置
JP2011013784A 2011-01-26 2011-01-26 半導体装置 Expired - Fee Related JP5633392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011013784A JP5633392B2 (ja) 2011-01-26 2011-01-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011013784A JP5633392B2 (ja) 2011-01-26 2011-01-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2012156294A JP2012156294A (ja) 2012-08-16
JP5633392B2 true JP5633392B2 (ja) 2014-12-03

Family

ID=46837721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011013784A Expired - Fee Related JP5633392B2 (ja) 2011-01-26 2011-01-26 半導体装置

Country Status (1)

Country Link
JP (1) JP5633392B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5611867B2 (ja) * 2011-03-09 2014-10-22 スタンレー電気株式会社 光半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0412697Y2 (ja) * 1985-06-18 1992-03-26
JPH1154686A (ja) * 1997-08-04 1999-02-26 Mitsubishi Electric Corp リードフレームおよびこれを用いた半導体パッケージ
JP3685057B2 (ja) * 1999-12-08 2005-08-17 日亜化学工業株式会社 Ledランプ及びその製造方法
JP2001223311A (ja) * 2000-02-09 2001-08-17 Rohm Co Ltd リード付電子部品
JP4656927B2 (ja) * 2004-12-10 2011-03-23 スタンレー電気株式会社 Led
JP2008205329A (ja) * 2007-02-22 2008-09-04 Nichia Chem Ind Ltd 半導体装置

Also Published As

Publication number Publication date
JP2012156294A (ja) 2012-08-16

Similar Documents

Publication Publication Date Title
JP4359195B2 (ja) 半導体発光装置及びその製造方法並びに半導体発光ユニット
JP4306772B2 (ja) 発光装置
KR101096423B1 (ko) 발광장치
US8735934B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
US7227194B2 (en) Semiconductor light emitting device
US9281460B2 (en) Light emitting device package and light emitting device having lead-frames
US7888699B2 (en) Light emitting device including bleed-out preventing notches
US8872218B2 (en) Molded package and light emitting device
JP2008098218A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2008060344A (ja) 半導体発光装置
JP4961978B2 (ja) 発光装置およびその製造方法
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
US9831408B2 (en) Light emitting device
US9698328B2 (en) Light emitting device
JP5206204B2 (ja) 発光装置
JP5071069B2 (ja) 発光装置
JP5633392B2 (ja) 半導体装置
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
US20170256695A1 (en) Light emitting device
CN102479907A (zh) 发光二极管封装结构
JP5196107B2 (ja) 発光装置
JP2008205329A (ja) 半導体装置
JP5392059B2 (ja) 半導体装置
JP4895493B2 (ja) 樹脂封止型発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5633392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees