JP5392059B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5392059B2
JP5392059B2 JP2009291863A JP2009291863A JP5392059B2 JP 5392059 B2 JP5392059 B2 JP 5392059B2 JP 2009291863 A JP2009291863 A JP 2009291863A JP 2009291863 A JP2009291863 A JP 2009291863A JP 5392059 B2 JP5392059 B2 JP 5392059B2
Authority
JP
Japan
Prior art keywords
lead
groove portion
groove
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009291863A
Other languages
English (en)
Other versions
JP2011134825A (ja
Inventor
真弓 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2009291863A priority Critical patent/JP5392059B2/ja
Publication of JP2011134825A publication Critical patent/JP2011134825A/ja
Application granted granted Critical
Publication of JP5392059B2 publication Critical patent/JP5392059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • H01L2224/48097Kinked the kinked part being in proximity to the bonding area outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、半導体素子が搭載された半導体装置に関し、特に、液晶ディスプレイのバックライト、パネルメーター、表示灯や携帯用電子機器などに用いられる発光装置に関する。
近年、発光素子を搭載した半導体装置は、一つのパッケージに複数の発光素子を搭載させたり、異なる発光色の発光素子を搭載させたり、発光素子とは機能が異なる別の半導体素子と一緒に搭載させたりすることにより、多様な用途に利用できる製品が開発されてきている。例えば、発光素子の信頼性確保のため、発光素子の過電圧による破壊から守るための保護素子を発光素子と共に搭載した半導体装置が提供されている。
このような半導体装置の一例について、以下、より具体的に説明する。半導体装置は、半導体素子を収納するための凹部が設けられた支持体と、その凹部の底面に露出されたリード端子と、そのリード端子上に配置された発光素子と、凹部内のリード端子と接続された保護素子と、それらの半導体素子の電極と支持体のリード端子とを接続する導電性ワイヤと、各素子および導電性ワイヤを凹部内にて被覆する封止部材と、を備える。搭載部に接着される発光素子や保護素子は、エポキシ樹脂のような絶縁性接着剤や銀ペーストのような導電性接着剤などのダイボンド剤にてリード端子の搭載部にダイボンドされる。
このような半導体装置において、リード端子上に塗布されたダイボンド剤の一部が、導電性ワイヤの接続部までリード端子上を流動すると、導電性ワイヤの接続部がダイボンド剤により被覆されてしまい、接続部へ導電性ワイヤの接続強度が低下する懸念がある。また、発光素子をリード端子に接着する絶縁性接着剤と、保護素子を接着する導電性接着剤が相互に干渉することで、それぞれの機能が損なわれることがある。
そこで、例えば、半導体素子の搭載部と導電性ワイヤの接続部との間のリード端子主面に溝部を設けて、同一リード端子上のダイボンド剤の流動を抑制する半導体装置が提案されている(例えば、特許文献1〜4参照)。また、特許文献4には、一方のリード端子から他方のリード端子へのダイボンド剤の流動を抑制するために、更に、正負一対のリード端子間から絶縁性の支持部の一部が露出されてなる絶縁分離部に凸部を設ける構造、または、リード端子主面の絶縁分離部に沿った位置に溝部を設ける構造も提案されている。
特開2008−98218号公報 特開2008−91864号公報 特開2008−112966号公報 特開2009−16636号公報
近年、半導体装置の小型化の要求が高まっており、半導体素子の搭載部と導電性ワイヤの接続部とが接近する傾向にある。このため、同一リード端子上のダイボンド剤の流動のみでなく、搭載部と異なるリード端子に配置された接続部へのダイボンド剤の流動も抑制することが求められる。しかしながら、従来の半導体装置の絶縁分離部に凸部を設ける構造は、凸部の大きさや形状の制御が困難であり、また、従来のリード端子主面に絶縁分離部に沿った溝部を設ける構造は、絶縁分離部に沿った溝部を他の溝部と交差させ、半導体素子の搭載部を完全に包囲するため、ダイボンド剤が溝部を越えた場合の流動箇所が特定できず、十分ではなかった。
上記課題を解決するために、半導体装置は、パッケージ本体と、該パッケージ本体に一部が被覆されたリード端子と、を備え、前記リード端子は、前記パッケージ本体の露出部を挟んで配置された、半導体素子載置領域を有する第1リードと、半導体素子からの導電性ワイヤが接続されるワイヤ接続領域を有する第2リードとを有し、前記第1リードは、前記第2リード側に、曲線を有するコーナー部を有し、該コーナー部の内側に、ダイボンド剤によって前記半導体素子がダイボンドされており、前記コーナー部を構成する辺と前記半導体素子の間にそれぞれ第1溝部と第2溝部を有し、前記第1溝部と前記第2溝部は前記コーナー部において離間していることを特徴とする。
上記の発光装置には以下の構成を組み合わせることができる。
前記コーナー部は、前記第1溝部と前記第2溝部との間において前記半導体素子と対向する部分が曲線である。
前記コーナー部を構成する辺と辺は、前記半導体素子載置領域に中心を有する円弧で接続されている。
前記第2リードは、第1ワイヤ接続領域と、第2ワイヤ接続領域とを有し、前記半導体素子載置領域と前記第1ワイヤ接続領域との間に前記第1溝部が形成され、前記半導体素子載置領域と前記第2ワイヤ接続領域との間に前記第2溝部が形成された。
前記第1リードは、前記半導体素子からの導電性ワイヤが接続される第3ワイヤ接続領域と、該第3ワイヤ接続領域と前記半導体素子載置領域とを区分する第3溝部と、を有する。
前記第3溝部は、前記半導体素子載置領域から突出し、前記第2リードと対向する位置まで延伸している。
前記第1溝部と前記第2溝部は、略直線状である。
前記第1溝部と前記第2溝部は、その周囲に前記第1リードの基準平面よりも高い領域を有する。
本発明によれば、第1及び第2溝部とリード端子のコーナー部によってダイボンド剤の流動が制御でき、半導体素子の接着不良や導電性ワイヤの接続不良を生じさせることがない信頼性の高い半導体装置とすることができる。
図1は本発明の実施の形態1の半導体装置を示す模式的な正面図である。 図2は本発明の実施の形態1の半導体装置を示す模式的な断面図である。 図3は溝部の形状を説明するための模式的な断面図である。 図4は本発明の実施の形態2の半導体装置を示す模式的な正面図である。
本発明を実施するための最良の形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための半導体装置およびその形成方法を例示するものであって、本発明は、半導体装置およびその形成方法を以下に限定するものではない。
また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細な説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
[実施の形態1]
図1に、本発明の実施の形態1に係る半導体装置の正面模式図を示す。また、図2は、図1のAA方向における半導体装置の断面模式図である。半導体装置は、凹部を有するパッケージ本体1と、パッケージ本体1の凹部内に実装された半導体素子2a、2bと、パッケージ本体1に一部が被覆され、一部が露出して半導体素子載置領域とワイヤ接続領域を成す第1リード3、第2リード4と、を有し、第1リード3と第2リード4との間には、パッケージ本体1が露出した露出部5を有する。半導体素子2a、2bは、第1リード3の半導体素子載置領域にダイボンド剤を介してダイボンドされており、導電性ワイヤ6によって、第1リード3及び第2リード4とそれぞれ電気的に接続されている。半導体素子載置領域及び導電性ワイヤ接続領域は、パッケージ本体の凹部底面にて露出されたリード端子の主面上に設けられている。また、第1リード3は、更に、半導体素子載置領域とワイヤ接続領域とを区分する第3溝部9を有する。なお、本実施の形態において、半導体素子2aは発光素子であり、半導体素子2bは保護素子である。
第1リード3は、第2リード4側に、曲線を有するコーナー部3aを有し、コーナー部3aの内側に、半導体素子2a、2bがダイボンド剤によってダイボンドされている。第1リード3の主面上には、第1溝部7と第2溝部8が設けられている。第1溝部7と第2溝部8は、コーナー部3aを構成する各辺と半導体素子2a、2bの間にそれぞれ設けられており、コーナー部3aにおいて離間している。
このように、第1溝部7と第2溝部8が離間した位置にコーナー部3aの曲線部分が配置されていることで、第1溝部7と第2溝部8の間から流出するダイボンド剤をコーナー部3aに沿って流動させ、第2リード4への流出を抑制できる。これは、コーナー部3aがパッケージ本体の露出部5と接しており、半導体素子載置領域から第1リード3上を流動してコーナー部3aに到達するダイボンド剤は、露出部5に流出するよりもリード端に沿って流動する傾向にあるためである。更に、コーナー部3aは角を丸めた形状であるため、第1溝部7と第2溝部8の間から流出するダイボンド剤が角に滞留することなく、スムーズにリード端に沿って流動できる。ダイボンド剤が角に滞留すると、角に集中したダイボンド剤がリード端から露出部5へ流出し、ワイヤ接続領域を有する第2リード4まで到達してしまう場合があるため、このような角ではなく曲線を有するコーナー部3aとすることで、ダイボンド剤の露出部5への流出を抑制でき、第2リード4への流出を抑制できる。また、第1溝部7と第2溝部8が連結されていると、ダイボンド剤が溝部を越えて流出してしまう場合に、流出する位置が特定できなくなるため、第1溝部7と第2溝部8は、コーナー部3aにおいて離間して配置する。これによって、ダイボンド剤を、第1溝部7と第2溝部8の間のコーナー部3aへ流動するよう促すことができる。
(溝部)
リード端子に設けられる溝部は、半導体素子をリード端子上に接続させているダイボンド剤の流動を抑制するものであり、これにより近接する導電性ワイヤの接続領域や半導体素子の接続に影響を与えることを防止するものである。溝部7、8、9が設けられる位置としては、図1に示すように半導体素子2a、2bの載置領域と半導体素子2a、2bからの導電性ワイヤ6の接続領域との間や、半導体素子間に設けることができる。このような位置に溝部を設けることで、ダイボンド剤の流動を阻止することができ、また、溝部を形成することによって、ダイボンド剤の流動を所定の方向(溝部の方向)に促して、コーナー部3aに導くことができる。第1溝部と第2溝部は、コーナー部を構成する辺に沿って設けることが好ましく、辺との距離を、0.01〜0.1mm程度とすることが好ましい。第1溝部と第2溝部の離間距離は、少なくともリード端に到達しない程度が好ましく、例えば0.1〜0.3mm程度とすることができる。
溝部は、それらの領域から延在するように設けられていてもよい。例えば、図1に示すように、半導体素子2a、2bの載置領域と導電性ワイヤ6の接続領域との間に設けられた第3溝部9を、半導体素子載置領域から突出するように延在させてもよい。これによって、第3溝部9の終端部と半導体素子2a、2bとの距離が大きくなるので、ダイボンド剤が第3溝部9を迂回して第1リード3のワイヤ接続領域(第3ワイヤ接続領域)へ到達するまでの経路を長くでき、第3ワイヤ接続領域への流出を抑制できる。図1に示すように、第1リード3を第2リード4側に突出させ、この突出部分を半導体素子載置領域とする半導体装置であれば、半導体素子載置領域を縮小せずに第3溝部9を延在させることができる。このとき、第3溝部9は、第2リード4と対向する位置まで延在させること、つまりパッケージ本体の露出部5に沿って形成することが好ましい。また、各溝部は、互いに離間していることが好ましい。図1に示すように、第3溝部9を第1溝部7と離間させることで、ダイボンド剤を第3溝部9と第1溝部7との間へ流動するよう促すことができ、第3溝部9を迂回させ、ワイヤ接続領域へ到達するまでの経路を長くできる。
また、溝部は、リード端子の端に達しないように設ける。溝部がリード端子の端にまで達していると、パッケージ本体を射出成形にて成形する際に、溝部にパッケージ樹脂が入りこみ、パッケージ本体とリード端子との密着性の低下や溝部の埋没化を引き起こすことがあるためである。
溝部は、板状金属からリード端子を所定の形状に加工する際に形成することができる。すなわち、所定の外形形状となるよう打ち抜き加工を施した後に、例えばマイナスのドライバーの先端部のような形状の加工器具を用い、板状金属の表面から押圧することで、直線状の溝部を形成することができる。このようにすることで、リード端子を貫通しない溝部を形成することができる。また、加工器具の先端形状を変更することで、溝部の形状(平面視形状や深さ方向の形状)や深さなどを変更することができる。図2では、断面がV字状(三角形)になるように形成しているがこれに限るものではなく、四角形、長方形、台形などの多角形や、側面や溝部底面が曲面となるような形状とすることもできる。また、溝部の形成は上記の押圧による方法のほか、レーザ光照射、エッチング、切削によっても形成することができる。
また、上記のように押圧によって溝部を形成することで、溝部の周囲にリード端子の基準平面よりも高い領域を形成することができる。これは板状金属を押圧することで押圧部の周囲が盛り上がるようになるためであり、リード端子の基準平面よりも高い領域を形成することができる。
溝部の断面形状の例を、図3に示す。例えば、押圧部の近傍に板状金属が盛り上がらないような固定具を用いると、図3(a)のように溝部21の周囲に、基準平面(B−B線)よりも高い領域22aとして突起部を設けることができる。また、このような固定具を用いず、押圧のみで溝部21を形成する場合は、図3(b)のように、基準平面よりも高い領域22bを、徐々に盛り上がった状態のものとして形成することができる。このように溝部だけでなくさらに基準平面よりも高い領域を形成させることで、ダイボンド剤の流動をより効率良く阻止すると共に、溝部間の離間領域へダイボンド剤が流動するよう促すことができる。
また、溝部を複数個設ける場合、向きの異なる溝部を交差させると、上述した盛り上がり状態が過度になり、これによって、パッケージの形成の際に、金型との間に隙間が形成され、パッケージ樹脂がその隙間に流れ込むことがあるため、この点からも溝部は離間させることが好ましい。
溝部の平面視形状としては、図1に示すような直線状のものや、あるいは曲線状のものなどを用いることができる。好ましくは略直線状である。溝部は、パッケージ本体の露出部にそって形成することが好ましい。
なお、溝部を構成する溝は、図1に示す半導体装置は各溝部について一列ずつであるが、延伸方向が略同じ溝が各溝部に複数ずつ含まれていても構わない。各溝部に複数の溝が含まれることにより、接着剤の流動を抑制する効果を高めることができる。一方、各溝部を一列のみとすることで、第1リードの辺と半導体素子との間の距離を小さくでき、また、製造工程を簡便にできる。
(リード端子)
リード端子の形状は、特に限定されるものではない。半導体発光素子と電気的に接続可能で、かつ、一部が基体に内包されるとともに基体の外部から突出するように延設され、この延設部によって外部と電気的な接続がとれるような機能を有していればよい。リード端子の材料としては、熱伝導率の比較的大きな材料を用いることが好ましい。このような材料で形成することにより、半導体素子で発生する熱を効率的に逃すことができる。例えば、200W/(m・K)程度以上の熱伝導率を有しているものが好ましい。さらに、比較的大きい機械的強度を有するもの、あるいは打ち抜きプレス加工又はエッチング加工等が容易な材料が好ましい。具体的には、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル等の金属又は鉄−ニッケル合金、りん青銅、鉄入り銅等が挙げられる。
リード端子は第1リードと第2リードを有し、第1リードは曲線を有するコーナー部を備える。第1リードのコーナー部は、角ばっているとダイボンド剤が滞留しやすく、ダイボンド剤が溢れてしまう場合があるが、曲線を有するコーナー部とすることで、ダイボンド剤を滞留させることなく円滑に流動させることができる。この曲線の部分は、第1溝部と第2溝部が離間した位置に配置され、第1溝部と第2溝部の間において半導体素子と対向する位置に配置されることが好ましい。コーナー部は、好ましくは、辺と辺を曲線で接続した形状とする。また、曲線部分は、図1に示すような、第1リード3の半導体素子載置領域に中心を有する円弧とすることが好ましく、この円弧によって辺と辺を接続したコーナー部3aとすることが好ましい。
図1に示すように、第2リード4に、複数の導電性ワイヤ6を接続することができる。このとき、コーナー部3aは、図1に示すように、第2リード4の複数のワイヤ接続領域間の領域に対向するように設けることが好ましく、第1ワイヤ接続領域と半導体素子領域との間に第1溝部7が設けられ、第2ワイヤ接続領域と半導体素子領域との間に第2溝部8が設けられる。これによって、第1リードに接着されるダイボンド剤が溝部を迂回して第2リードのワイヤ接続領域に到達するための経路を長くできるため、ダイボンド剤のワイヤ接続領域への流出を抑制できる。
また、第2リードは、半導体素子載置領域を有するリードとしてもよい。特に、第1リードと第2リードで異なるダイボンド剤を用いる場合には、異なるダイボンド剤が混合されると接着力が低下するなどの問題が生じる懸念があるため、曲線を有するコーナー部において離間した第1溝部と第2溝部を設けることで、ダイボンド剤の流出を抑制し、接着力の低下を抑制できる。また、第1リードと第2リードの離間距離、つまりパッケージ本体の露出部の幅は、例えば0.1〜0.5mm程度とすることができる。
(パッケージ本体)
パッケージを構成する樹脂の具体的な材料としては絶縁性部材が好ましい。また、半導体素子として半導体発光素子を用いる場合には、半導体発光素子からの光や、外光などが透過しにくい部材が好ましい。また、ある程度の強度を有するもので、熱硬化性樹脂、熱可塑性樹脂などを用いることができ、より具体的には、フェノール樹脂、ガラスエポキシ樹脂、BTレジンや、PPAなどが挙げられる。
パッケージ本体は、半導体素子を載置可能な凹部を有することが好ましい。この凹部は側面と底面を有しており、底面にはリード端子が露出されており、露出されたリード端子に半導体素子載置領域とワイヤ接続領域とが設けられる。半導体素子載置領域とワイヤ接続領域の少なくとも一方を、パッケージ本体の凹部側面と溝部とで包囲することで、ダイボンド剤の流動を効率的に抑制することができる。
(封止部材)
図示しないが、半導体素子が載置されたリード端子上面は、封止部材によって封止されることが好ましい。封止部材は、パッケージに載置された半導体素子や導電性ワイヤを、塵芥、水分や外力などから保護する部材であり、半導体素子として半導体発光素子を用いる場合には、半導体発光素子からの光を透過可能な透光性を有するものが好ましい。具体的な材料としては、シリコーン樹脂、エポキシ樹脂やユリア樹脂を挙げることができる。このような材料に加え、所望に応じて着色剤、光拡散剤、フィラー、色変換部材(蛍光体)などを含有させることもできる。封止部材は、半導体素子を完全に被覆する量を用いることが好ましい。
(ダイボンド剤)
ダイボンド剤は、載置する半導体素子や基板の種類によって導電性ダイボンド剤又は縁性ダイボンド剤のいずれかを選択することができる。例えば、絶縁性基板であるサファイア上に窒化物半導体層を積層させた半導体素子の場合、ダイボンド部材は絶縁性でも導電性でも用いることができ、SiC基板などの導電性基板を用いる場合は、導電性ダイボンド部材を用いることでリード端子と導通を図ることができる。絶縁性ダイボンド剤としては、エポキシ樹脂、シリコーン樹脂等を用いることができる。また、導電性ダイボンド剤としては、銀、金、パラジウムなどの導電性ペーストや、Au−Sn共晶などの半田、低融点金属等のろう材を用いることができる。さらに、これらダイボンド剤のうち、特に透光性のダイボンド剤を用いる場合は、その中に半導体発光素子からの光を吸収して異なる波長の光を発光する蛍光部材を含有させることもできる。
(導電性ワイヤ)
半導体発光素子の電極と、パッケージに設けられる導電部材とを接続する導電性ワイヤは、導電部材とのオーミック性、機械的接続性、電気伝導性及び熱伝導性が良いものが求められる。このような導電性ワイヤとして具体的には、金、銅、白金、アルミニウム等の金属及びそれらの合金を用いた導電性ワイヤが挙げられる。
(半導体素子)
半導体素子としては、発光ダイオード(LED)のような半導体発光素子や、保護素子等のダイボンド剤によってリード端子にダイボンドされる素子を用いることができる。図1には、正負一対の電極が片面に形成された半導体素子2a、2bを示したが、正負一対の電極が両面に形成された半導体素子を用いることもできる。両面電極構造の場合は、例えば、半導体素子の裏面側の電極が導電性ダイボンド剤にて一方のリード端子と接続され、上面側の電極が導電性ワイヤにて他方のリード端子と接続される。
半導体発光素子は、任意の波長のものを選択することができる。例えば、青色、緑色の発光素子としては、ZnSeや窒化物系半導体(InAlGa1−X−YN、0≦X、0≦Y、X+Y≦1)を用いたものを用いることができる。また、赤色の発光素子としては、GaAs、InPなどを用いることができる。さらに、これ以外の材料からなる半導体発光素子を用いることもできる。用いる発光素子の組成や発光色、大きさや、個数などは目的に応じて適宜選択することができる。また、可視光領域の光だけでなく、紫外線や赤外線を出力する発光素子とすることができる。さらには、半導体発光素子とともに、受光素子などを搭載することができる。
[実施の形態2]
図4に、本発明の実施の形態2に係る半導体装置の正面模式図を示す。実施の形態2の半導体装置は、第1リード3のコーナー部33aの形状と半導体素子2a、2bの配置が異なること、及び、第3溝部を設けないこと以外は、実施の形態1の半導体装置と同様である。図1に示す実施の形態1の半導体装置では、コーナー部3aを構成する辺と辺を接続する曲線部分を、第1リード3の半導体素子載置領域に中心を有する円弧としたが、図4に示す実施の形態2の半導体装置では、第1リード3の外側に中心を有する円弧としている。
コーナー部33aは、コーナー部33aを構成する辺と辺が曲線で接続されており、この曲線部分で第1溝部7と第2溝部8が離間しているので、半導体素子2a、2bをダイボンドするダイボンド剤を、第1溝部7と第2溝部8との間へ流動するよう促し、ダイボンド剤をコーナー部33aに沿って流動させ、ダイボンド剤の第2リード4への流出を抑制できる。また、実施の形態1の半導体装置と同様に、第1リードの半導体素子載置領域とワイヤ接続領域との間に、第3溝部を設けてもよい。
本発明に係る半導体装置は、各種表示装置、照明器具、ディスプレイ、液晶ディスプレイのバックライト光源、さらには、ファクシミリ、コピー機、スキャナ等における画像読取装置、プロジェクタ装置、などの発光装置に利用することができる。
1 パッケージ本体
2a、2b 半導体素子
3 第1リード
3a、33a コーナー部
4 第2リード
5 露出部
6 導電性ワイヤ
7 第1溝部
8 第2溝部
9 第3溝部
21 溝部
22a、22b 基準平面よりも高い領域

Claims (8)

  1. パッケージ本体と、該パッケージ本体に一部が被覆されたリード端子と、を備え、
    前記リード端子は、前記パッケージ本体の露出部を挟んで配置された、半導体素子載置領域を有する第1リードと、半導体素子からの導電性ワイヤが接続されるワイヤ接続領域を有する第2リードとを有し、
    前記第1リードは、前記第2リード側に、曲線を有するコーナー部を有し、該コーナー部の内側に、ダイボンド剤によって前記半導体素子がダイボンドされており、前記コーナー部を構成する辺と前記半導体素子の間にそれぞれ第1溝部と第2溝部を有し、
    前記第1溝部と前記第2溝部は前記コーナー部において離間していることを特徴とする半導体装置。
  2. 前記コーナー部は、前記第1溝部と前記第2溝部との間において前記半導体素子と対向する部分が曲線である請求項1記載の半導体装置。
  3. 前記コーナー部を構成する辺と辺は、前記半導体素子載置領域に中心を有する円弧で接続されている請求項1又は2に記載の半導体装置。
  4. 前記第2リードは、第1ワイヤ接続領域と、第2ワイヤ接続領域とを有し、
    前記半導体素子載置領域と前記第1ワイヤ接続領域との間に前記第1溝部が形成され、前記半導体素子載置領域と前記第2ワイヤ接続領域との間に前記第2溝部が形成された請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記第1リードは、前記半導体素子からの導電性ワイヤが接続される第3ワイヤ接続領域と、該第3ワイヤ接続領域と前記半導体素子載置領域とを区分する第3溝部と、を有する請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記第3溝部は、前記半導体素子載置領域から突出し、前記第2リードと対向する位置まで延伸している請求5項に記載の半導体装置。
  7. 前記第1溝部と前記第2溝部は、略直線状である請求項1〜6のいずれか1項に記載の半導体装置。
  8. 前記第1溝部と前記第2溝部は、その周囲に前記第1リードの基準平面よりも高い領域を有する請求項1〜7のいずれか1項に記載の半導体装置。
JP2009291863A 2009-12-24 2009-12-24 半導体装置 Active JP5392059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009291863A JP5392059B2 (ja) 2009-12-24 2009-12-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009291863A JP5392059B2 (ja) 2009-12-24 2009-12-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2011134825A JP2011134825A (ja) 2011-07-07
JP5392059B2 true JP5392059B2 (ja) 2014-01-22

Family

ID=44347262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009291863A Active JP5392059B2 (ja) 2009-12-24 2009-12-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5392059B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6842485B2 (ja) * 2019-03-04 2021-03-17 ローム株式会社 Ledモジュール
JP7337590B2 (ja) * 2019-08-05 2023-09-04 ローム株式会社 半導体発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521634A (ja) * 1991-07-15 1993-01-29 Matsushita Electric Works Ltd 半導体装置
JP4306772B2 (ja) * 2006-10-05 2009-08-05 日亜化学工業株式会社 発光装置
JP5453713B2 (ja) * 2007-07-06 2014-03-26 日亜化学工業株式会社 半導体装置およびその形成方法

Also Published As

Publication number Publication date
JP2011134825A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5038623B2 (ja) 光半導体装置およびその製造方法
US9312462B2 (en) LED module
JP5023781B2 (ja) 発光装置
JP5365252B2 (ja) 光半導体装置及びその製造方法
JP2008112966A (ja) 発光装置
JP4961978B2 (ja) 発光装置およびその製造方法
JP2008251936A (ja) 半導体発光装置
JP5167977B2 (ja) 半導体装置
US9748448B2 (en) LED module
JP6064606B2 (ja) 発光装置
JP6090680B2 (ja) 発光モジュール
JP5458910B2 (ja) 発光装置
JP6107229B2 (ja) 発光装置
US20130049058A1 (en) Led module
JP6842246B2 (ja) Ledモジュール
JP2007280983A (ja) 発光装置
JP5071069B2 (ja) 発光装置
JP5392059B2 (ja) 半導体装置
JP2007335734A (ja) 半導体装置
JP5196107B2 (ja) 発光装置
JP5556369B2 (ja) 発光装置及びそれを用いた表示装置
JP6171295B2 (ja) 発光装置
JP2009253169A (ja) 発光装置
JP2020107629A (ja) 樹脂パッケージ及び発光装置
JP2017157687A (ja) Led発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Ref document number: 5392059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250