JP5627525B2 - 車載電子制御装置 - Google Patents

Description

本発明は、自動車等に搭載される車載電子制御装置に係る。特に、本発明は、揮発性メモリに記憶されている情報を不揮発性メモリに書き込むための制御の改良に関する。

従来より、自動車に搭載されている車載電子制御装置にあっては、揮発性メモリであるＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）への電力供給が遮断（バッテリクリア等）されても制御学習値等のデータが保存されるように（消失されないように）、このＳＲＡＭに記憶されているデータをＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の不揮発性メモリに格納するようにした情報記憶システムが備えられている（例えば下記の特許文献１〜特許文献３を参照）。

従来の一般的な情報記憶システムとしては以下の構成が知られている。例えば自動車の自動変速機の制御データを記憶するシステムでは、この制御データを記憶する媒体（メモリ）として、制御用ＳＲＡＭ、格納用ＳＲＡＭ、ＥＥＰＲＯＭが備えられている。そして、自動変速機の制御動作が行われる度に、その制御動作に伴って取得された制御データ（制御学習値等）を制御用ＳＲＡＭに一旦記憶する。また、この制御用ＳＲＡＭに記憶された制御データをＥＥＰＲＯＭに格納する要求が生じた場合（例えば変速動作の完了時）には、制御用ＳＲＡＭに記憶されている全制御データ（各種変速制御の全ての制御データ）を格納用ＳＲＡＭにコピーした後、この格納用ＳＲＡＭからＥＥＰＲＯＭに全制御データを格納するようにしている。これにより、全制御データの同時性を確保すると共に、制御用ＳＲＡＭのデータ異常（書き込み途中でのデータ異常）の防止を図っている。尚、制御用ＳＲＡＭに記憶されている制御データを格納用ＳＲＡＭに一旦コピーする理由は、変速動作等を行うための制御ソフト（制御プログラム）の動作と、制御データの格納動作とを互いに独立して実行させるためである。

特開２００６−２１８９６９号公報 特開２００７−１７９４６０号公報 特開２００８−１９６４４１号公報

ところが、近年、自動変速機の制御の複雑化に伴い、扱われる制御データも多数に及ぶこととなり、それに伴って上記ＥＥＰＲＯＭの記憶容量が増大化する傾向にある。このため、上述した従来の制御データ記憶動作では、制御用ＳＲＡＭから格納用ＳＲＡＭに全制御データをコピーするための処理負荷（ＣＰＵに掛かる負担）が大幅に増大することになり、ＣＰＵによる自動変速機の通常制御動作（変速動作等）を圧迫するようになってきている。

この課題を解決することを目的として、ＥＥＰＲＯＭへの制御データ格納要求が生じた際に、制御用ＳＲＡＭ上の前回の制御データの値と今回の制御データの値とを全てのデータに亘って比較し、制御データが異なっているもの、つまり、制御データが更新されているもののみを対象として記憶動作（格納用ＳＲＡＭへのコピー動作、ＥＥＰＲＯＭへの格納動作）を実行することが考えられる。

しかしながら、この動作では、制御データの記憶動作（上記格納用ＳＲＡＭへのコピー動作及びＥＥＰＲＯＭへの格納動作）の処理負荷は軽減されるものの、全制御データの値を対比（前回の全制御データの値と今回の全制御データの値とを対比）するための動作に大きな処理負荷が掛かってしまい、処理負荷の軽減を図る上で未だ改良の余地がある。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、揮発性メモリに記憶されている情報を不揮発性メモリに書き込む際の処理負荷の軽減を図ることが可能な車載電子制御装置を提供することにある。

上記の目的を達成するための手段として本発明は、揮発性メモリ及び不揮発性メモリを備え、不揮発性メモリへのデータ書き込み要求が生じた際、揮発性メモリに記憶されたデータを不揮発性メモリに格納するようにした車載電子制御装置を前提とする。この車載電子制御装置に対し、第１揮発性メモリ及び第２揮発性メモリを備えさせている。第１揮発性メモリは、制御対象装置である自動変速機に対する制御内容に応じた制御単位毎の記憶領域を有する。第２揮発性メモリは、上記不揮発性メモリへのデータ書き込み要求が生じていない状況において所定のデータコピー許可条件が成立した際、前回の不揮発性メモリへのデータ書き込み動作の後に実行された上記自動変速機に対する制御内容に応じてデータ更新された上記第１揮発性メモリの記憶領域が特定され、その特定された記憶領域のデータのみが第１揮発性メモリからコピーされるものである。そして、上記データコピー許可条件は、上記自動変速機の変速動作が実行されていない期間であるとき、上記自動変速機の変速段が変速比の最も小さな最高変速段となったとき、手動設定された変速段と上記自動変速機の実際の変速段とが一致したとき、または、自動車のコースト走行時に上記自動変速機がシフトアップしたときに成立する。

この特定事項により、第１揮発性メモリから第２揮発性メモリにコピーされるデータは、前回の不揮発性メモリへのデータ書き込み動作の後に実行された制御対象装置に対する制御内容に応じて特定されたもののみとなる。このため、このコピーすべきデータを特定するための処理の負荷を大幅に軽減することができ、且つそのコピーされるデータの情報量も大幅に削減することができる。

また、データコピー許可条件が成立した際に第１揮発性メモリから第２揮発性メモリにデータがコピーされるようにしているため、不揮発性メモリへのデータ書き込み要求が生じない状態が継続されたとしても、第１揮発性メモリに多量のデータ（第２揮発性メモリへコピーされていないデータ）が溜まってしまうといった状況を回避することができる。その結果、第１揮発性メモリから第２揮発性メモリへデータコピーを行う際の処理負荷を大幅に軽減することができ、ＣＰＵに掛かる処理負荷の軽減を図ることができる。
また、上記データコピー許可条件が成立する状況は、変速動作がしばらくの間は行われないと推測できる状況であり、ＣＰＵに掛かる負荷が比較的小さい状態が継続される可能性が高い。このため、これらをコピー許可条件として設定することで、ＣＰＵに掛かる負荷が比較的小さい状況において、第１揮発性メモリから第２揮発性メモリへの制御データのコピーを許容するようにしている。

上記第１揮発性メモリの具体構成としては以下のものが挙げられる。つまり、上記第１揮発性メモリにおける制御単位毎の記憶領域には、その制御に伴って取得されることにより更新される制御データと、この制御データが更新されたことを表す更新履歴情報とが記憶されており、この更新履歴情報により制御データが更新されたことが認識されることで、それに対応する制御データのみが第１揮発性メモリから第２揮発性メモリにコピーされる構成としている。

更に、上記第１揮発性メモリは、上記制御データが第１揮発性メモリから第２揮発性メモリにコピーされた際、その制御データが更新されたことを表していた更新履歴情報を消去する構成となっている。

本発明では、第１揮発性メモリから第２揮発性メモリにコピーされるデータを、前回の不揮発性メモリへのデータ書き込み動作の後に実行された制御対象装置に対する制御内容に応じて特定するようにしている。このため、このコピーすべきデータを特定するための処理の負荷を大幅に軽減することが可能になる。

第１参考例及び第２参考例に係る自動変速機制御装置の概略構成を示すブロック図である。 ＳＲＡＭ領域の概略構成を示す図である。 制御用ＳＲＡＭの内部に設けられた各種制御に対応する制御データの記憶領域を示す図である。 第１参考例における制御学習値記憶動作の処理手順を示すフローチャート図である。 第２参考例における制御学習値記憶動作の処理手順を示すフローチャート図である。 実施形態に係る自動変速機制御装置の概略構成を示すブロック図である。 実施形態における制御学習値記憶動作の処理手順の一部を示すフローチャート図である。 実施形態における制御学習値記憶動作の処理手順の他の一部を示すフローチャート図である。 変速制御に用いる変速マップを示す図である。 変形例における駆動時アップシフトの各変速種類に対応する制御データの記憶領域を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。本実施形態では、自動車に搭載された自動変速機（制御対象装置）を制御する自動変速機制御装置に本発明を適用した場合について説明する。

−自動変速機制御装置の概略構成−
図１は、後述する第１参考例及び第２参考例に係る自動変速機制御装置（車載電子制御装置）１の概略構成を示すブロック図である。この自動変速機制御装置１は、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）により構成され、自動変速機に備えられた図示しない油圧制御装置を制御する（油圧経路の切り換えや油圧の調整を行う）ことにより、変速機構部に備えられている各種クラッチ及びブレーキの係合・離脱状態を切り換えて適宜の変速段を成立させるようになっている。また、この自動変速機制御装置１は、自動変速機のその他の制御（例えば公知のロックアップクラッチ制御、ニュートラル制御、ガレージシフト制御など）も実行するようになっている。

この自動変速機制御装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２及びＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：不揮発性メモリ）８を備えている。

上記ＣＰＵ２は、後述する変速機制御プログラムを実行することによって自動変速機の変速動作等を司るものであり、その内部には、データ記憶領域としてＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）領域３及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）領域４が備えられている。

上記ＣＰＵ２のＲＯＭ領域３には、自動変速機の変速動作を実行するための変速機制御プログラムであるＥＣＴ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌｌｅｄ Ｔｒａｎｓｍｉｓｓｉｏｎ）アプリケーション５を含む自動変速機の各種制御動作を実行するための制御プログラムが記憶されている。これら変速機制御プログラムの実行により自動変速機の変速制御（変速段の切り換え制御）及びその他の自動変速機制御（ロックアップクラッチ制御、ニュートラル制御、ガレージシフト制御など）を実行するようになっている。

上記ＲＡＭ領域４は、上述した各種制御に関連する制御データを記憶するものであり、その内部には、通常記憶領域としてのＮＲＡＭ（Ｎｏｒｍａｌ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）領域６、及び、学習値記憶領域としてのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）領域７が備えられている。

ＮＲＡＭ領域６には、上記変速機制御プログラムで使用される制御データのうち、イグニッションＯＦＦ後（エンジンの停止後）に消去されるデータ（消去を許容するデータ）が記憶される。

一方、ＳＲＡＭ領域７には、上記変速機制御プログラムで使用される制御データのうち、イグニッションＯＦＦ後（エンジンの停止後）にも保持されるデータ（油圧学習値データに代表される制御学習値等の保持が必要なデータ）が記憶される。

−ＳＲＡＭ領域７の構成−
以下、このＳＲＡＭ領域７の構成について詳述する。図２は、このＳＲＡＭ領域７の内部構成を示す図である。この図２に示すように、ＳＲＡＭ領域７には、制御用ＳＲＡＭ（第１揮発性メモリ）９、格納用ＳＲＡＭ（第２揮発性メモリ）１０、非格納用ＳＲＡＭ１１、制御学習値以外のデータを記憶する他制御用ＳＲＡＭ１２が設けられている。

上記制御用ＳＲＡＭ９は、自動変速機の制御学習値のうち、自動変速機制御（以下、ＥＣＴ制御と呼ぶ場合もある）に関するデータであって、上記ＥＥＰＲＯＭ８に格納する必要のあるデータを記憶するものである。具体的に、本参考例では、自動変速機の変速動作が完了する度に、その変速動作やその他の制御動作に伴って取得された制御データ（制御学習値等）が制御用ＳＲＡＭ９に記憶されるようになっている。

格納用ＳＲＡＭ１０は、上記制御用ＳＲＡＭ９からコピーされたデータを一時的に記憶するものであり、上記ＥＥＰＲＯＭ８に格納するためのデータを記憶する。具体的に、本参考例では、自動変速機の変速動作の完了と同時にＥＥＰＲＯＭ８へのデータ格納要求が発生し、それに伴って制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へデータがコピーされるようになっている。この場合にコピーされるデータの詳細については後述する。

非格納用ＳＲＡＭ１１は、自動変速機の制御学習値のうち、ＥＣＴ制御に関するデータであって、上記ＥＥＰＲＯＭ８に格納する必要のないデータを記憶する。例えば、ダイアグ情報などの一時的に発生する情報を記憶する。

他制御用ＳＲＡＭ１２は、自動変速機の制御学習値のうち、ＥＣＴ制御以外の制御に関するデータを記憶する。例えば、各種制御に使用されるカウンタのカウント値などの情報を記憶する。

本参考例の特徴の一つとして、上記制御用ＳＲＡＭ９の内部には分割された複数の記憶領域が設けられている。図３は、この制御用ＳＲＡＭ９の内部に設けられた各種制御に対応する制御データの記憶領域を示している。

この図３に示すように、制御用ＳＲＡＭ９の内部は、例えば８個の記憶領域に分割されている。具体的に、第１の記憶領域はニュートラル制御に関する学習値の記憶領域９１、第２の記憶領域はガレージシフト制御に関する学習値の記憶領域９２、第３の記憶領域はロックアップ制御に関する学習値の記憶領域９３、第４の記憶領域は駆動時アップシフト制御に関する学習値の記憶領域９４である。また、第５の記憶領域は被駆動時アップシフト制御に関する学習値の記憶領域９５、第６の記憶領域は駆動時ダウンシフト制御に関する学習値の記憶領域９６、第７の記憶領域は被駆動時ダウンシフト制御に関する学習値の記憶領域９７、第８の記憶領域はコーストダウン制御に関する学習値の記憶領域９８である。

そして、これら各記憶領域９１〜９８には、それぞれ更新履歴の有無の情報を記憶するための更新履歴記憶部９１ａ〜９８ａが設けられている。例えば、自動変速機の変速動作が行われた場合に、その変速動作が駆動時アップシフトであった場合には、その駆動時アップシフトにより取得された制御学習値が記憶領域９４に記憶されると共に、この記憶領域９４の更新履歴記憶部９４ａに更新履歴が付与される。つまり、記憶領域９４に記憶されている制御学習値が更新されていることの情報が記憶される。また、自動車の停車時にニュートラル制御が行われた場合には、そのニュートラル制御により取得された制御学習値が記憶領域９１に記憶されると共に、この記憶領域９１の更新履歴記憶部９１ａに更新履歴情報が付与される。つまり、記憶領域９１に記憶されている制御学習値が更新されていることの情報が記憶される。また、この更新履歴記憶部９１ａ〜９８ａに付与された更新履歴は、ＥＥＰＲＯＭ８へのデータ格納要求が発生したことに伴って制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーが実行された際に消去されることになる。つまり、この更新履歴記憶部９１ａ〜９８ａに付与された更新履歴は、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーが実行されるまでの間、継続的に保持される。

上記ＥＥＰＲＯＭ８は、バッテリクリア時であってもデータの継続記憶が可能な不揮発性メモリであり、上記制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０にコピーされたデータのみを、この格納用ＳＲＡＭ１０から受けて格納するものである。このＥＥＰＲＯＭ８に格納された各種制御データは、その後のＣＰＵ２における自動変速機制御動作に利用されることになる。

−制御学習値記憶動作−
次に、具体的な制御学習値の記憶動作、つまり、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピー動作、及び、格納用ＳＲＡＭ１０からＥＥＰＲＯＭ８への制御学習値の格納動作についての複数の参考例を説明する。

（第１参考例）
図４は、第１参考例における制御学習値記憶動作の処理手順を示すフローチャート図である。このフローチャートに示される処理は、エンジンの始動後、上記自動変速機制御装置１により自動変速機の制御動作（変速制御やニュートラル制御など）が行われる度に繰り返し実行される。

先ず、ステップＳＴ１において、自動変速機の制御動作（変速制御やニュートラル制御など）が行われると、その制御動作に伴って制御学習値が取得される。制御学習値の取得動作については公知であるためここでの説明は省略する。

ステップＳＴ２では、上記取得された制御学習値によって、上記制御用ＳＲＡＭ９における対応する記憶領域９１（９２〜９８）の制御学習値が上書きにより書き換えられる（更新される）。また、この制御学習値の更新に伴い、それに対応する更新履歴記憶部９１ａ（９２ａ〜９８ａ）に更新履歴が付与される。例えば、自動変速機の制御が駆動時アップシフトであった場合には、その駆動時アップシフトに伴って取得された制御学習値（駆動時アップシフトを実行する際の油圧補正量やクラッチ係合タイミングの補正量など）が記憶領域９４に記憶されると共に、この記憶領域９４の更新履歴記憶部９４ａに更新履歴（制御学習値が更新された旨の情報）が付与される。また、自動変速機の制御がニュートラル制御であった場合には、そのニュートラル制御に伴って取得された制御学習値が記憶領域９１に記憶されると共に、この記憶領域９１の更新履歴記憶部９１ａに更新履歴が付与されることになる。

その後、ステップＳＴ３に移り、ＥＥＰＲＯＭ８へのデータ書き込み条件が成立したか否かを判定する。本参考例では、「自動変速機の変速動作完了」をデータ書き込み条件としている。このため、自動変速機の変速動作が行われない場合や自動変速機の変速動作途中であって未だ変速動作が完了していない場合にはステップＳＴ３でＮＯ判定され、自動変速機の変速動作が行われてその変速動作が完了するのを待つ。一方、自動変速機の変速動作が行われ、その変速動作が完了するとステップＳＴ３でＹＥＳ判定されてステップＳＴ４に移る。

ステップＳＴ４〜ステップＳＴ１０では、上記制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーが行われる。具体的には、先ず、ステップＳＴ４において、更新履歴情報を確認する更新履歴記憶部９１ａ〜９８ａを特定するための変数であるｎを「１」に設定する。そして、ステップＳＴ５において第ｎ番目（第１番目）の記憶領域（ニュートラル制御学習値の記憶領域）９１の更新履歴記憶部９１ａに対し、更新履歴情報の確認を行う。つまり、ニュートラル制御学習値が更新されたことの履歴の存在の有無を確認する。

そして、ステップＳＴ６で更新履歴が有るか否かを判定し、更新履歴が有る場合にはステップＳＴ７に移って、第ｎ番目（第１番目）の記憶領域（ニュートラル制御学習値の記憶領域）９１の制御学習値を、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーする。その後、この第ｎ番目（第１番目）の記憶領域９１の更新履歴記憶部９１ａにおける更新履歴を消去し（ステップＳＴ８）、その後、ステップＳＴ９に移る。この際、制御用ＳＲＡＭ９にあっては、第ｎ番目（第１番目）の記憶領域（ニュートラル制御学習値の記憶領域）９１の制御学習値はそのまま保持される。

一方、上記ステップＳＴ６で更新履歴が無く（ニュートラル制御学習値は更新されておらず）、ＮＯ判定された場合には、上述した格納用ＳＲＡＭ１０へのコピー（ステップＳＴ７の動作）及び更新履歴の消去（ステップＳＴ８の動作）を行うことなくステップＳＴ９に移る。

ステップＳＴ９では、全ての更新履歴情報の確認が完了したか否かを判定する。つまり、上記制御用ＳＲＡＭ９に設けられている８個の更新履歴情報の全てに対して確認が完了したか否かを判定する。今、上記変数ｎが「１」であって、１つの更新履歴情報（第１番目の記憶領域９１の更新履歴記憶部９１ａに付与されている更新履歴情報）しか確認されていないため、ステップＳＴ９ではＮＯ判定され、ステップＳＴ１０に移る。このステップＳＴ１０では、変数ｎに「１」を加算し、その後、ステップＳＴ５に戻る。これにより、ステップＳＴ５では第ｎ番目（第２番目）の記憶領域（ガレージシフト制御学習値の記憶領域）９２の更新履歴記憶部９２ａに対し、更新履歴情報の確認を行う。つまり、ガレージシフト制御学習値が更新されたことの履歴の存在の有無を確認する。

そして、ステップＳＴ６で更新履歴が有るか否かを判定し、更新履歴がある場合にはステップＳＴ７に移って、第ｎ番目（第２番目）の記憶領域（ガレージシフト制御学習値の記憶領域）９２の制御学習値を、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーする。その後、この第ｎ番目（第２番目）の記憶領域９２の更新履歴記憶部９２ａにおける更新履歴を消去し、その後、ステップＳＴ９に移る。

一方、上記ステップＳＴ６で更新履歴が無く（ガレージシフト制御学習値は更新されておらず）、ＮＯ判定された場合には、上述した格納用ＳＲＡＭ１０へのコピー（ステップＳＴ７の動作）及び更新履歴の消去（ステップＳＴ８の動作）を行うことなくステップＳＴ９に移る。このステップＳＴ９では、再び全ての更新履歴情報の確認が完了したか否かを判定する。

このような動作が、上記変数ｎが「８」となって全ての更新履歴情報の確認が完了するまで（ステップＳＴ９でＹＥＳ判定されるまで）繰り返して実行される。

このような動作が繰り返されることにより、各記憶領域９１〜９８の制御学習値を確認することなく、それに付随する更新履歴記憶部９１ａ〜９８ａの更新履歴情報のみの確認により、制御学習値が格納用ＳＲＡＭ１０にコピーされている。つまり、この格納用ＳＲＡＭ１０にコピーされている制御学習値としては、更新履歴のあったもの、即ち、ステップＳＴ６でＹＥＳ判定されたことで格納用ＳＲＡＭ１０へコピーされたもののみとなっている。言い換えると、格納用ＳＲＡＭ１０へコピーされた制御学習値のデータは、前回のＥＥＰＲＯＭ８へのデータ格納動作の後に更新された制御学習値のみである。

ステップＳＴ９でＹＥＳ判定されると、ステップＳＴ１１に移り、上記格納用ＳＲＡＭ１０にコピーされている制御学習値のデータを、この格納用ＳＲＡＭ１０からＥＥＰＲＯＭ８に格納する。

以上のようにして制御学習値記憶動作が完了する。

このように本参考例にあっては、制御用ＳＲＡＭ９における各更新履歴記憶部９１ａ〜９８ａの更新履歴情報を確認し、更新履歴が存在する場合にのみ、対応する記憶領域９１〜９８の制御学習値を、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーし、且つ格納用ＳＲＡＭ１０からＥＥＰＲＯＭ８へ格納するようにしている。このため、前回の制御データの値と今回の制御データの値とを全てのデータに亘って比較し、制御データが異なっているものを制御用ＳＲＡＭから格納用ＳＲＡＭへコピーするといった従来技術のものに比べて、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーすべき制御学習値の判断処理の負荷（ＣＰＵ２に掛かる負担）が大幅に軽減されることになり、ＣＰＵ２による自動変速機の通常制御動作が圧迫されてしまうことを回避できる。

（第２参考例）
次に、第２参考例について説明する。本参考例は、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーすべき制御学習値の判断処理の手順が上述した第１参考例のものと異なっている。その他の構成及び処理手順は第１参考例のものと同様であるため、ここでは第１参考例との相違点についてのみ説明する。

図５は、本参考例における制御学習値記憶動作の処理手順を示すフローチャート図である。本参考例においても、このフローチャートに示される処理は、エンジンの始動後、上記自動変速機制御装置１により自動変速機の制御動作（変速制御やニュートラル制御など）が行われる度に繰り返し実行される。尚、このフローチャートでは、上記第１参考例において図４で示したフローチャートにおける各ステップと同一の動作については同ステップ番号を付している。

先ず、ステップＳＴ１において、自動変速機の制御動作が行われると、その制御動作に伴って制御学習値が取得される。

その後、ステップＳＴ２０において、上記ステップＳＴ１で行われた自動変速機の制御動作の種類を推定して、更新された制御学習値が記憶される記憶領域（制御用ＳＲＡＭ９上における制御学習値の記憶領域）を推定する。具体的には、自動変速機の制御に使用される各種制御パラメータから自動変速機の制御動作の種類を推定し、それに基づいて上記制御用ＳＲＡＭ９に設けられた各記憶領域９１〜９８のうち何れの記憶領域に該当する制御学習値が上記ステップＳＴ１で取得されたのかを推定する。または、上記自動変速機制御装置１から発信される制御信号（例えばアップシフト指令信号等）に基づいて制御動作の種類を求めることも可能である。この場合、その更新された制御学習値に対応する記憶領域９１（９２〜９８）の更新履歴記憶部９１ａ（９２ａ〜９８ａ）への更新履歴の付与は行わず、ステップＳＴ３に移る。

ステップＳＴ３では、ＥＥＰＲＯＭ８へのデータ書き込み条件が成立したか否かを判定する。本参考例でも、「自動変速機の変速動作完了」をデータ書き込み条件としている。このため、自動変速機の変速動作が行われ、その変速動作が完了するとステップＳＴ３でＹＥＳ判定されてステップＳＴ２１に移る。このステップＳＴ２１では、上記更新された制御学習値（上記推定された記憶領域に記憶されている制御学習値）を、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーする。この場合、上述した如く、この更新された制御学習値に対応する更新履歴記憶部９１ａ（９２ａ〜９８ａ）への更新履歴は付与されていないため、更新履歴の消去動作も行われないことになる。

その後、ステップＳＴ４〜ステップＳＴ１１の動作が上記第１参考例の場合と同様にして実行される。つまり、全ての更新履歴情報を順に確認していき、更新履歴が有るものに対してのみ制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーを行い、このコピーされた制御学習値を格納用ＳＲＡＭ１０からＥＥＰＲＯＭ８へ格納する。

一方、自動変速機の変速動作が行われない場合や自動変速機の変速動作途中であって未だ変速動作が完了していない場合、つまりＥＥＰＲＯＭ８へのデータ書き込み条件が成立していない場合には、ステップＳＴ３でＮＯ判定され、ステップＳＴ２２に移る。また、現在、ＥＥＰＲＯＭ８へのデータ格納動作が実行中（ＥＥＰＲＯＭ８のビジー状態）である場合にも上記データ書き込み条件が成立していないと判断されてステップＳＴ２２に移る。

ステップＳＴ２２では、上記推定された記憶領域の更新履歴記憶部９１ａ（９２ａ〜９８ａ）に更新履歴が付与される。例えば、推定された制御動作の種類が駆動時アップシフトであった場合には、その駆動時アップシフトに伴って取得された制御学習値が記憶領域９４に記憶されると共に、この記憶領域９４の更新履歴記憶部９４ａに更新履歴（制御学習値が更新された旨の情報）が付与される。また、推定された制御動作の種類がニュートラル制御であった場合には、そのニュートラル制御に伴って取得された制御学習値が記憶領域９１に記憶されると共に、この記憶領域９１の更新履歴記憶部９１ａに更新履歴が付与されることになる。この場合、次回のＥＥＰＲＯＭ８へのデータ格納要求が発生するまで、これら制御学習値（更新された制御学習値）及び付与された更新履歴は制御用ＳＲＡＭ９に保存されることになる。つまり、次回のＥＥＰＲＯＭ８へのデータ格納要求が発生した場合には、その際に取得された制御学習値（ステップＳＴ２０において推定された記憶領域の制御学習値であって更新履歴記憶部９１ａ（９２ａ〜９８ａ）に更新履歴が付与されていない制御学習値）はステップＳＴ２１において制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのコピーされる。これに対し、過去のルーチンで格納用ＳＲＡＭ１０へコピーされなかった制御学習値（ステップＳＴ２２で記憶された制御学習値）は今回のルーチンにおけるステップＳＴ４〜ステップＳＴ１０の動作によって制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのコピーされることになる。これにより、過去に更新されていた制御学習値及び今回更新された制御学習値が共に格納用ＳＲＡＭ１０へのコピーされ、これら制御学習値はステップＳＴ１１において格納用ＳＲＡＭ１０からＥＥＰＲＯＭ８に格納される。以上のようにして制御学習値記憶動作が完了する。

本参考例においても、上述した第１参考例の場合と同様に、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーすべき制御学習値の判断処理の負荷（ＣＰＵ２に掛かる負担）が大幅に軽減されることになり、ＣＰＵ２による自動変速機の通常制御動作が圧迫されてしまうことを回避できる。

（実施形態）
次に、本発明の実施形態について説明する。本実施形態は、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーのタイミングを改良したものである。

図６は、本実施形態に係る自動変速機制御装置（車載電子制御装置）１の概略構成を示すブロック図である。この図６では、上述した参考例において図１で示した自動変速機制御装置１と同一の構成部材については同一の符号を付している。

この図６に示すように、本実施形態に係る自動変速機制御装置１のＲＡＭ領域４には学習値カウンタ１５が備えられている。この学習値カウンタ１５は、自動変速機の制御動作（変速制御やニュートラル制御など）が行われ、その制御動作に伴って制御学習値が取得された場合に、その取得された制御学習値の個数をカウントしていくものである。例えば、駆動時アップシフトを実行する際に、油圧補正量の学習値が取得された場合には学習値カウンタ１５のカウント値が「１」となり、その後、クラッチ係合タイミングの補正量の学習値が取得された場合には学習値カウンタ１５のカウント値が「２」となるといったように、学習値が取得される度に、この学習値カウンタ１５のカウント値はインクリメントされていく。また、学習値カウンタ１５のカウント値は、複数の制御動作（駆動時アップシフト制御やニュートラル制御など）においてそれぞれ取得された制御学習値の総数としてカウントされる。例えば、上述した如く駆動時アップシフトの実行によって２つの学習値が取得された後に（カウント値が「２」となった後に）、このカウント値のクリア動作（このカウント値のクリア動作については後述する）が行われることなしに他の制御動作（例えばニュートラル制御）によって制御学習値が取得された場合には、カウント値が更にインクリメントされていく（カウント値が「３」となる）ことになる。

上記学習値カウンタ１５のカウント値は、制御用ＳＲＡＭ９（図２参照）から格納用ＳＲＡＭ１０へのデータのコピーが完了した時点でリセットされるようになっている。尚、この学習値カウンタ１５は、上記他制御用ＳＲＡＭ１２に内蔵されていてもよい。その他の構成は上述した各参考例のものと同一である。

本実施形態における制御学習値記憶動作の処理手順は、上述した第２参考例における処理手順に対し、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーの機会を追加したものである。このため、以下では第２参考例との相違点について主に説明する。

図７及び図８は、本実施形態における制御学習値記憶動作の処理手順を示すフローチャート図である。このフローチャートに示される処理は、エンジンの始動後、上記自動変速機制御装置１により自動変速機の制御動作（変速制御やニュートラル制御など）が行われる毎に、または、数ｍｓｅｃ毎に実行される。尚、このフローチャートでは、上記第１参考例において図４で示したフローチャート及び上記第２参考例において図５で示したフローチャートにおける各ステップと同一の動作については同ステップ番号を付している。

先ず、上記ステップＳＴ１において、自動変速機の制御動作が行われると、その制御動作に伴って制御学習値が取得される。この制御学習値の取得に伴い、学習値カウンタ１５のカウント値はインクリメントされる。

その後、ステップＳＴ２０において、上記ステップＳＴ１で行われた自動変速機の制御動作の種類を推定して、更新された制御学習値が記憶される記憶領域（制御用ＳＲＡＭ９上における制御学習値の記憶領域）を推定する。具体的には、自動変速機の制御に使用される各種制御パラメータから自動変速機の制御動作の種類を推定し、それに基づいて上記制御用ＳＲＡＭ９に設けられた各記憶領域９１〜９８（図３参照）のうち何れの記憶領域に該当する制御学習値が上記ステップＳＴ１で取得されたのかを推定する。または、上記自動変速機制御装置１から発信される制御信号（例えばアップシフト指令信号等）に基づいて制御動作の種類を求めることも可能である。この場合、その更新された制御学習値に対応する記憶領域９１（９２〜９８）の更新履歴記憶部９１ａ（９２ａ〜９８ａ）への更新履歴の付与は行わず、ステップＳＴ３に移る。

ステップＳＴ３では、ＥＥＰＲＯＭ８へのデータ書き込み条件が成立したか否かを判定する。本実施形態でも、「自動変速機の変速動作完了」をデータ書き込み条件としている。このため、自動変速機の変速動作が行われ、その変速動作が完了するとステップＳＴ３でＹＥＳ判定されてステップＳＴ２１に移る。このステップＳＴ２１では、上記更新された制御学習値（上記推定された記憶領域に記憶されている制御学習値）を、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーする。この場合、上述した如く、この更新された制御学習値に対応する更新履歴記憶部９１ａ（９２ａ〜９８ａ）への更新履歴は付与されていないため、更新履歴の消去動作も行われないことになる。

その後、ステップＳＴ４〜ステップＳＴ１１の動作が上記第１参考例及び上記第２参考例の場合と同様にして実行される。つまり、全ての更新履歴情報を順に確認していき、更新履歴が有るものに対してのみ制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーを行い、このコピーされた制御学習値を格納用ＳＲＡＭ１０からＥＥＰＲＯＭ８へ格納する。

一方、自動変速機の変速動作が行われない場合や自動変速機の変速動作途中であって未だ変速動作が完了していない場合、つまりＥＥＰＲＯＭ８へのデータ書き込み条件が成立していない場合には、ステップＳＴ３でＮＯ判定され、ステップＳＴ２２に移る。また、現在、ＥＥＰＲＯＭ８へのデータ格納動作が実行中（ＥＥＰＲＯＭ８のビジー状態）である場合にも上記データ書き込み条件が成立していないと判断されてステップＳＴ２２に移る。

ステップＳＴ２２では、上記推定された記憶領域の更新履歴記憶部９１ａ（９２ａ〜９８ａ）に更新履歴が付与される。例えば、推定された制御動作の種類が駆動時アップシフトであった場合には、その駆動時アップシフトに伴って取得された制御学習値が記憶領域９４に記憶されると共に、この記憶領域９４の更新履歴記憶部９４ａに更新履歴（制御学習値が更新された旨の情報）が付与される。また、推定された制御動作の種類がニュートラル制御であった場合には、そのニュートラル制御に伴って取得された制御学習値が記憶領域９１に記憶されると共に、この記憶領域９１の更新履歴記憶部９１ａに更新履歴が付与されることになる。

このようにして制御学習値が記憶されると共に更新履歴が付与された後、ステップＳＴ３０（図８）に移り、制御用ＳＲＡＭの記憶領域に２個以上の更新履歴が存在しているか否かを判定する。具体的には、上記学習値カウンタ１５のカウント値をモニタし、このカウント値が「２」以上となっているか否かを判定する。

この学習値カウンタ１５のカウント値が「１」であって、ステップＳＴ３０でＮＯ判定された場合には、制御用ＳＲＡＭ９に記憶されているデータ（制御学習値）は少なく、上記ＥＥＰＲＯＭ８へのデータ書き込み条件が成立した後に制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーを行ってもＣＰＵ２に掛かる負荷は比較的小さいと判断して、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーを保留し（データコピーを実行せず）、本動作を一旦終了する。

一方、学習値カウンタ１５のカウント値が「２」以上であって、ステップＳＴ３０でＹＥＳ判定された場合には、ステップＳＴ３１に移り、現在の自動変速機の作動状態は、格納用ＳＲＡＭ１０へのコピー許可動作領域であるか（データコピー許可条件が成立しているか）否かを判定する。このコピー許可動作領域は、例えば自動変速機が変速動作を行っていない期間であり、変速マップを参照することで判断可能である。以下、具体的に説明する。

図９は自動変速機の変速制御に用いる変速マップを示している。この変速マップは、車速Ｖ及びアクセル開度θTHをパラメータとし、それら車速Ｖ及びアクセル開度θTHに応じて、適正な変速段を求めるための複数の領域が設定されたマップであって、上記ＲＯＭ領域３に記憶されている。この変速マップの各領域は複数の変速線（変速段の切り換えライン）によって区画されている。尚、図９に示す変速マップにおいて、シフトアップ線（シフトアップを実行するための変速線）を実線で示し、シフトダウン線（シフトダウンを実行するための変速線）を破線で示している。また、シフトアップ及びシフトダウンの各切り換え方向を図中に数字と矢印とを用いて示している。

自動変速機の変速動作は、この変速マップに従って行われる。つまり、車速Ｖ及びアクセル開度θTHの変化がシフトアップ変速線をシフトアップ側に跨ぐ変化となった場合には自動変速機はシフトアップ変速を行う一方、車速Ｖ及びアクセル開度θTHの変化がシフトダウン変速線をシフトダウン側に跨ぐ変化となった場合には自動変速機はシフトダウン変速を行うことになる。このため、車速Ｖ及びアクセル開度θTHの変化がシフトアップ変速線やシフトダウン変速線を跨ぐ変化とはなっておらず、自動変速機の変速動作が行われていない期間が、上記格納用ＳＲＡＭ１０へのコピー許可動作領域として設定されている。

自動変速機の変速動作が行われており（車速Ｖ及びアクセル開度θTHの変化がシフトアップ変速線またはシフトダウン変速線を跨ぐ変化となっており）、現在の自動変速機の作動状態が、格納用ＳＲＡＭ１０へのコピー許可動作領域ではない場合には、ステップＳＴ３１でＮＯ判定され、本動作を一旦終了する。つまり、自動変速機は変速動作を行っており、ＣＰＵ２に掛かっている負荷が比較的大きいと判断して、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーを保留する（データコピーを実行しない）。

一方、自動変速機の変速動作が行われておらず（車速Ｖ及びアクセル開度θTHの変化がシフトアップ変速線やシフトダウン変速線を跨ぐ変化となっておらず）、現在の自動変速機の作動状態が、格納用ＳＲＡＭ１０へのコピー許可動作領域である場合には、ステップＳＴ３１でＹＥＳ判定され、ステップＳＴ４’に移る。このステップＳＴ４’以降の動作であるステップＳＴ４’〜ステップＳＴ１０’の動作は、上記各参考例におけるステップＳＴ４〜ステップＳＴ１０の動作と同様に行われる。つまり、全ての更新履歴情報を順に確認していき、更新履歴が有るものに対してのみ制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーを行うことになる。そして、全ての更新履歴情報の確認が完了すると（ステップＳＴ９’でＹＥＳ判定されると）ステップＳＴ３２に移り、上記学習値カウンタ１５のカウント値をクリアする。

このように、本実施形態における制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーを行うタイミングとしては、ＥＥＰＲＯＭ８へのデータ書き込み条件が成立した場合（ステップＳＴ３でＹＥＳ判定された場合）ばかりでなく、このＥＥＰＲＯＭ８へのデータ書き込み条件が成立していなくても、制御用ＳＲＡＭの記憶領域に２個以上の更新履歴が存在しており（具体的には、学習値カウンタ１５のカウント値が「２」以上であり）且つ自動変速機の作動状態が格納用ＳＲＡＭ１０へのコピー許可動作領域である場合（ステップＳＴ３０及びステップＳＴ３１において共にＹＥＳ判定された場合）にも制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーが行われるようになっている（ステップＳＴ７’）。

そして、上記ステップＳＴ３２で上記学習値カウンタ１５のカウント値をクリアした後、上記格納用ＳＲＡＭ１０にコピーされている制御学習値のデータをＥＥＰＲＯＭ８に格納することなく、制御学習値記憶動作を完了する。

本実施形態においても、上述した各参考例の場合と同様に、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へコピーすべき制御学習値の判断処理の負荷（ＣＰＵ２に掛かる負担）が大幅に軽減されることになり、ＣＰＵ２による自動変速機の通常制御動作が圧迫されてしまうことを回避できる。

また、本実施形態にあっては、ＥＥＰＲＯＭ８へのデータ書き込み条件が成立していなくても、制御用ＳＲＡＭの記憶領域に２個以上の更新履歴が存在しており且つ自動変速機の作動状態が格納用ＳＲＡＭ１０へのコピー許可動作領域である場合に、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーが行われるようになっている。このため、ＥＥＰＲＯＭ８へのデータ書き込み条件が成立しない状態が継続されたとしても、制御用ＳＲＡＭ９に多量のデータ（格納用ＳＲＡＭ１０へコピーされていないデータ）が溜まってしまうといった状況を回避することができる。その結果、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーを行う際の処理負荷を大幅に軽減することができ、ＣＰＵ２に掛かる処理負荷の軽減を図ることができる。

尚、本実施形態のように、ＥＥＰＲＯＭ８へのデータ書き込み条件が成立していなくても、自動変速機の作動状態が格納用ＳＲＡＭ１０へのコピー許可動作領域である場合に制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０への制御学習値のコピーを行うといった動作は、上記第１参考例に対しても適用が可能である。

（コピー許可動作領域の変形例）
上記実施形態におけるコピー許可動作領域は、自動変速機が変速動作を行っていない期間として設定されていた。本発明はこれに限らず、以下に述べる状態をコピー許可動作領域として設定してもよい。

（１）最高変速段時
例えば上記自動変速機が第１速段から第６速段まで変速可能な６速自動変速機であった場合に、現在の変速段が第６速段、つまり最高変速段（変速比の最も小さい変速段）である場合をコピー許可動作領域として設定する。

これは、車両の加速時（所謂キックダウンによる急加速を含まない加速時）に、自動変速機が最高変速段までシフトアップされた状況では、その後の変速動作（シフトダウン動作）はしばらくの間は行われないと推測でき、ＣＰＵ２に掛かる負荷が比較的小さい状態が継続される可能性が高いと判断できる。このため、最高変速段時をコピー許可動作領域として設定し、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーを許容するものである。

（２）選択変速段と実変速段とが一致した時
例えば手動変速機能付きの自動変速機（所謂シーケンシャルモード付き自動変速機）において、運転者が手動により選択した変速段と自動変速機の実際の変速段とが一致した時点をコピー許可動作領域として設定する。

これは、自動変速機の実際の変速段が、運転者が手動により選択した変速段と一致した時点では、その後、変速動作（例えばシフトダウン動作）はしばらくの間は行われないと推測でき、ＣＰＵ２に掛かる負荷が比較的小さい状態が継続される可能性が高いと判断できる。このため、選択変速段と実変速段とが一致した時をコピー許可動作領域として設定し、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーを許容するものである。

（３）コースト走行のシフトアップ時
例えば運転者によるアクセルペダルの踏み込みが解除（アクセルオフ）されて車両がコースト走行状態となり、それに伴って自動変速機がシフトアップした時点をコピー許可動作領域として設定する。

これは、コースト走行状態においてシフトアップした時点では、その後、変速動作はしばらくの間は行われないと推測でき、ＣＰＵ２に掛かる負荷が比較的小さい状態が継続される可能性が高いと判断できる。このため、コースト走行のシフトアップ時をコピー許可動作領域として設定し、制御用ＳＲＡＭ９から格納用ＳＲＡＭ１０へのデータコピーを許容するものである。

（制御用ＳＲＡＭ９の変形例）
次に、制御用ＳＲＡＭ９の変形例について説明する。本変形例は上記制御用ＳＲＡＭ９の内部に設けられた制御データ記憶領域の変形例である。

具体的には、上記制御用ＳＲＡＭ９の記憶領域として、上記駆動時アップシフト制御学習値の記憶領域９４及び上記被駆動時アップシフト制御学習値の記憶領域９５の内部に各変速種類毎の記憶領域を設け、それぞれに対して更新履歴記憶部を備えさせるようにしたものである。

図１０は、駆動時アップシフト制御学習値の記憶領域９４を示す図であって、自動変速機が６速変速である場合を示している。つまり、１ｓｔ→２ｎｄ（１速段から２速段へのアップシフト）、２ｎｄ→３ｒｄ（２速段から３速段へのアップシフト）、３ｒｄ→４ｔｈ（３速段から４速段へのアップシフト）、４ｔｈ→５ｔｈ（４速段から５速段へのアップシフト）、５ｔｈ→６ｔｈ（５速段から６速段へのアップシフト）それぞれの制御学習値記憶領域９４ａ〜９４ｅに対して更新履歴記憶部９４ｆ〜９４ｊを備えさせた構成となっている。また、上記被駆動時アップシフト制御学習値の記憶領域９５も同様の構成となっている。このような構成の記憶領域９４ａ〜９４ｅを備えた制御用ＳＲＡＭ９は上述した参考例及び実施形態の何れにも適用可能である。

このように各変速種類毎に記憶領域９４ａ〜９４ｅ及び更新履歴記憶部９４ｆ〜９４ｊを備えさせた場合、上述した第１参考例において図４で示したフローチャートや、第２参考例において図５で示したフローチャートや実施形態において図７及び図８で示したフローチャートにおける１回のルーチン（特に、ステップＳＴ４〜ステップＳＴ１０の動作）に要する時間の短縮化を図ることができ、制御学習値の取得動作からＥＥＰＲＯＭ８へのデータ格納動作までに要する時間の短縮化を図ることが可能になる。

尚、上記駆動時ダウンシフト制御学習値の記憶領域９６及び上記被駆動時ダウンシフト制御学習値の記憶領域９７に対しても同様に、各変速種類毎の記憶領域を設け、それぞれに対して更新履歴記憶部を備えさせるようにしてもよい。

−他の実施形態−
上記実施形態では、上記制御用ＳＲＡＭ９の内部を８個の記憶領域９１〜９８に分割したものとしていた。この分割数はこれに限定されるものではなく、任意に設定可能である。

本発明は、自動変速機の制御学習値をＳＲＡＭからＥＥＰＲＯＭに格納する際の処理負荷を軽減するための動作に適用可能である。

１ 自動変速機制御装置
２ ＣＰＵ
３ ＲＯＭ領域
４ ＲＡＭ領域
７ ＳＲＡＭ領域
８ ＥＥＰＲＯＭ（不揮発性メモリ）
９ 制御用ＳＲＡＭ（第１揮発性メモリ）
１０ 格納用ＳＲＡＭ（第２揮発性メモリ）
９１〜９８ 制御学習値の記憶領域
９１ａ〜９８ａ 更新履歴記憶部

Claims (3)

1. 揮発性メモリ及び不揮発性メモリを備え、不揮発性メモリへのデータ書き込み要求が生じた際、揮発性メモリに記憶されたデータを不揮発性メモリに格納するようにした車載電子制御装置において、
   制御対象装置である自動変速機に対する制御内容に応じた制御単位毎の記憶領域を有する第１揮発性メモリと、
   上記不揮発性メモリへのデータ書き込み要求が生じていない状況において所定のデータコピー許可条件が成立した際、前回の不揮発性メモリへのデータ書き込み動作の後に実行された上記自動変速機に対する制御内容に応じてデータ更新された上記第１揮発性メモリの記憶領域が特定され、その特定された記憶領域のデータのみが第１揮発性メモリからコピーされる第２揮発性メモリとが設けられており、
   上記データコピー許可条件は、上記自動変速機の変速動作が実行されていない期間であるとき、上記自動変速機の変速段が変速比の最も小さな最高変速段となったとき、手動設定された変速段と上記自動変速機の実際の変速段とが一致したとき、または、自動車のコースト走行時に上記自動変速機がシフトアップしたときに成立することを特徴とする車載電子制御装置。
2. 請求項１記載の車載電子制御装置において、
   上記第１揮発性メモリにおける制御単位毎の記憶領域には、その制御に伴って取得されることにより更新される制御データと、この制御データが更新されたことを表す更新履歴情報とが記憶されており、この更新履歴情報により制御データが更新されたことが認識されることで、それに対応する制御データのみが第１揮発性メモリから第２揮発性メモリにコピーされる構成とされていることを特徴とする車載電子制御装置。
3. 請求項２記載の車載電子制御装置において、
   上記第１揮発性メモリは、上記制御データが第１揮発性メモリから第２揮発性メモリにコピーされた際、その制御データが更新されたことを表していた更新履歴情報を消去する構成となっていることを特徴とする車載電子制御装置。

Images