JP5623115B2

JP5623115B2 - プラズマ放電用電源装置、およびプラズマ放電処理方法

Info

Publication number: JP5623115B2
Application number: JP2010090104A
Authority: JP
Inventors: 永平　譲二; 譲二永平
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2010-04-09
Filing date: 2010-04-09
Publication date: 2014-11-12
Anticipated expiration: 2030-04-09
Also published as: JP2011222292A

Description

本発明は、直流電力をパルス変調する直流グロー放電を利用した、プラズマ放電用電源装置に関するものである。

従来から、直流グロー放電を用いてイオン窒化、プラズマ侵炭、プラズマＣＶＤ、プラズマスパッタ蒸着、マグネトロンスパッタ蒸着などを行うグロー放電処理装置が広く用いられている。グロー放電処理装置においてアーク放電が発生すると、処理対象物に損傷を与えてしまったり、グロー放電処理時間の変動により、安定した反応プロセスを維持できなくなったりする。特にレンズ等に使用する光学膜の場合、要求精度が高く課題が顕在化している。

特開平７−６２５２１（特許文献１）には、グロー放電処理装置によるアーク放電に対する処理方法が記載されている。図５は特許文献１におけるグロー放電処理装置の電気的な構成を示す回路図であり、図６はアーク放電前後の各部信号波形を示すグラフである。

図５において、１は直流電源、８はプラズマ放電処理装置本体（チャンバ）、９はアノード、１０はカソード、１６はスイッチング素子、１７はアーク電流検出回路、１８は制御部である。図６において縦軸は電圧、横軸は時間を示している。図６（ａ）はカソード１０の放電電流の波形を示している。図６（ｂ）は直流電源１の電圧波形であり、図６（ｃ）はーク電流検出回路１７によるアーク電流検出信号である。図６（ｄ）はスイッチング素子１６のＯＮ、ＯＦＦ動作のタイミングを示す波形である。

図５、図６において、グロー放電時は、直流電源１に直列に接続されたスイッチング素子１６を、図６（ｄ）に示すようにスイッチングすることで、直流電源１からパルス電圧はアノードに供給される。（図６（ａ）の最初の３パルスに相当）次に、アーク放電が発生すると、図６（ａ）の４パルス目に示すように、放電電流が急上昇し、放電電流がアーク判定レベルＬを超える。アーク判定レベルＬを超えると、アーク電流検出回路１７によりアーク検出信号Ｐを検出する。検出信号Ｐに基づき制御部１８は、スイッチング素子１６をＯＦＦし、アノード９への給電を遮断する。これにより直流電源１の電圧一気に低下する。その後、所定の遮断期間経過後、直流電源１の電圧を回復させると共に、スイッチング素子１７のパルスを制御することにより、放電電流のパルスデューティ値を徐々に上昇させながらグロー放電を徐々に開始し、通常のグロー放電状態に回復させている。

特開平７−６２５２１

前述したように、特開平７−６２５２１では、放電電流値をアーク判定レベルと比較し給電を遮断する方式が採用されている。しかしながら特開平７−６２５２１の場合、アー放電発生後にアーク判定レベルＬを検出してから、放電装置への給電を停止するまでの間は、回路に大きなアーク電流が流れることとなる。そのため、グロー放電への回復をするための遮断期間を長くとることが必要であった。また、放電停止後、安定なグロー放電に回復するには、放電電流のパルスデューティ値を徐々に上昇させるソフトスタート機能を持たせる必要があり、必ず回復期間を必要とする。回復期間が不充分だと、要求した精度の成膜等が実現できなくなり、回復期間を十分に取ると、処理時間が長くなり、製品のコストが高くなってしまう。

そこで本出願発明の目的は、アーク放電によるグロー放電処理対象物への悪影響を、短時間で大幅に抑制抑えることができるプラズマ放電用電源装置を提供することである。

この目的を達成するため本発明は、直流電源にプラズマ放電処理装置が接続されており、
前記直流電源と前記プラズマ放電処理装置の間には、第１のスイッチング素子と、電位保持回路とがそれぞれ並列に接続され、前記第１のスイッチング素子及び前記電位保持回路よりも前記直流電源側にはインダクタが直列に接続され、前記電位保持回路は、抵抗と、コンデンサと、第２のスイッチング素子とが直列に接続されていることを特徴とするプラズマ放電用電源装置を提案している。

また、直流電源にプラズマ放電処理装置が接続されており、前記直流電源と前記プラズマ放電処理装置の間には、第１のスイッチング素子と、電位保持回路とがそれぞれ並列に接続され、前記第１のスイッチング素子及び前記電位保持回路よりも前記直流電源側にはインダクタが直列に接続されており、前記電位保持回路は、抵抗と、コンデンサと、第２のスイッチング素子とが直列に接続され、プラズマ放電を起こす際には前記第１のスイッチング素子をオフ、前記第２のスイッチング素子をオンとし、プラズマ放電を停止する際には前記第１のスイッチング素子をオン、前記第２のスイッチング素子をオフとすることで、プラズマ放電処理を連続して行うことを特徴とするプラズマ放電処理方法を提案している。

以上説明したように、本出願に係る発明のプラズマ放電用電源装置によれば、アーク放電が発生したとき、アーク電流を小さく制限し、１区間内のアーク放電後、次の区間に安定したグロー放電に回復させることができる。すなわち、アーク放電の電流も小さく、アーク処理期間も短く、アークによる処理物への悪影響を、特に光学膜の場合には光学特性への悪影響を、大幅に抑えることができる。

第１の実施の形態に係るプラズマ放電用電源装置の回路図第１の実施の形態に係る動作説明のためのグラフ第１の実施の形態に係る動作フロー図第２の実施の形態に係るプラズマ放電用電源装置の回路図従来例に係るプラズマ放電用電源装置の回路図従来例に係る動作説明のためのグラフ

（第１の実施の形態）
以下、本発明の第１の実施の形態を図面に基づいて説明する。図１は、第１の実施の形態におけるプラズマ放電用電源装置の電気的な構成を示す回路図であり、図２はアーク放電前後の各部信号波形を示すグラフである。

図１において、１は直流電源、２はインダクタ、３は第１のスイッチング素子、４は電位保持回路、５は第２のスイッチング素子、６は第１のコンデンサ、７は第１の抵抗、８はプラズマ放電処理装置本体、９はアノード、１０はカソードである。

図２（ａ）はカソード１０の放電電圧の波形を示しており、図２（ｂ）はカソード１０の放電電流の波形を示している。図２（ｃ）はコンデンサ６の電圧の波形を示しており、図２（ｄ）は第１のスイッチング素子３のＯＮ／ＯＦＦ動作のタイミングを示す波形である。図２（ｅ）は第２のスイッチング素子５のＯＮ／ＯＦＦ動作のタイミングを示す波形であり、図２（ｆ）はプラズマ放電処理装置本体８内の放電状態を示す。

次に第１の実施の形態におけるプラズマ放電用電源装置の、アーク放電発生時の回復動作を説明する。図３は、プラズマ放電用電源装置の動作フローである。

まず、図３における「状態Ｓ１」である放電停止状態を説明する。（図２（ａ）の最初のパルス印加前に相当）放電停止状態（状態Ｓ１）では、第１のスイッチング素子３（Ｑ１）をＯＮ、第２のスイッチング素子５（Ｑ２）をＯＦＦにする。これにより、プラズマ放電処理装置本体８のアノード９とカソード１０の間の電圧が０Ｖとなり、プラズマ放電処理装置本体８への電力供給が止まり、放電停止期間となる。従ってプラズマ放電処理装置本体８内の放電電流はゼロとなり、放電電圧もゼロとなる。また、第２のスイッチング素子５はＯＦＦ状態なので、電位保持回路４の動作は停止状態なっており、コンデンサ６は予め放電に必要なグロー放電電圧Ｖｇｒｏｗに充電された状態を維持している。

次に、図３における「状態Ｓ２」であるグロー放電状態を説明する。（図２（ａ）の最初のパルスに相当）グロー放電状態（状態Ｓ２）では、第１のスイッチング素子３（Ｑ１）をＯＦＦ、第２のスイッチング素子５（Ｑ２）をＯＮにする。これにより、予め放電に必要な電位を第１のコンデンサ６から、第１の抵抗７を介して、プラズマ放電処理装置本体８のアノード９とカソード１０の間に電圧を与え、アノード９とカソード１０の間で放電を開始させる。放電が開始されると、直流電源１から、インダクタ２を介して、電力がプラズマ放電処理装置本体８に供給される。アノード９とカソード１０の間のカソード近辺にグロー放電の状態が形成される。

コンデンサ６の電圧は、図２（ｃ）で示すようにグロー放電電圧（Ｖｇｒｏｗ）が充電されており、電位保持回路４からの電流は流れず、カソード１０に流れる電流はインダクタ２に流れる電流ＩＬである。インダクタ２に流れる電流ＩＬの変化率は直流電源１の電圧値（Ｖｄｃ）とグロー放電電圧（Ｖｇｒｏｗ）の電圧差に依存し、（Ｖｄｃ−Ｖｇｒｏｗ）÷（インダクタ２のインダクタンス値）に応じて変化する。インダクタ２のインダクタンス値を例えば１０ｍＨと十分大きめにとることにより、インダクタ２に流れる電流ＩＬはほぼ一定のグロー放電電流（Ｉｇｒｏｗ）になる。また、グロー放電状態では、アノード９とカソード１０の間の放電電圧をＶｇｒｏｗに維持し、放電電流をＩｇｒｏｗに維持できるよう、直流電圧１の電源電圧を制御している。

次に、グロー放電状態でアーク放電が発生せず、放電停止しない場合は、図３に示すように、放電停止状態「状態Ｓ１」（図２（ａ）の１パルス目の２パルス目の間、２パルス目の３パルス目の間、３パルス目の４パルス目の間に相当）とグロー放電状態「状態Ｓ２」（図２（ａ）の２パルス目、３パルス目に相当）を繰り返す。これにより、プラズマ状態の消滅、発生を繰り返す。また、グロー放電状態でアーク放電が起こると、「状態Ｓ３」であるアーク放電状態となる（図２（ａ）の４パルス目に相当）。

次に、図３における「状態Ｓ３」であるグロー放電状態でアーク放電が起こった状態を説明する。（図２（ａ）の４パルス目に相当）アーク放電状態（状態Ｓ３）では、第１のスイッチング素子３をＯＦＦ、第２のスイッチング素子５をＯＮであり、「状態Ｓ２」から変化していない。

アーク放電状態の時、アノード９とカソード１０の間の放電電圧はグロー放電時の電圧Ｖｇｒｏｗから降下しアーク放電時の電圧Ｖａｒｃになる。それに伴い、カソード１０に流れる電流（Ｉａｒｃ）は、急激に増加しようとし、コンデンサ６の電圧が抵抗７を介して放電されていく。ただし電流Ｉａｒｃはインダクタ２に流れる電流ＩＬと抵抗７に流れる電流Ｉｒとの和であるため、電流ＩＬ、電流Ｉｒを抑制すれば、電流Ｉａｒｃの増加を低減できる。

インダクタ２に流れる電流ＩＬは、直流電源１の電圧値（Ｖｄｃ）とアノード９とカソード１０の間の放電電圧（Ｖａｒｃ）との電圧差に依存し、（Ｖｄｃ−Ｖａｒｃ）÷（インダクタ２のインダクタンス値）に応じて変化する。インダクタ２の値を例えば１０ｍＨと十分大きめにとることにより、インダクタ２に流れる電流ＩＬをほぼ一定のグロー放電電流Ｉｇｒｏｗにする。また、第１の抵抗７に流れる電流Ｉｒは、グロー放電電圧（Ｖｇｒｏｗ）とアノード９とカソード１０の間の放電電圧（Ｖａｒｃ）との電圧差に依存し、（Ｖｇｒｏｗ−Ｖａｒｃ）÷（抵抗７の抵抗値）となり、一定の値Ｉａｒｃｒとなる。従って、アーク放電時に、カソード１０に流れる電流（Ｉａｒｃ）は、Ｉｇｒｏｗ＋Ｉａｒｃｒとなる。すなわち、例えばＩａｒｃｒがＩｇｒｏｗの約５分の１になるように抵抗７の抵抗値を決めることにより、アーク放電中でもアーク電流を低く抑えることができる。

次に、第１のスイッチング素子３（Ｑ１）をＯＮ、第２のスイッチング素子５（Ｑ２）をＯＦＦにすることにより、放電停止状態（状態Ｓ１）となる（図２（ａ）の４パルス目と５パルス目の間に相当）。

次に、第１のスイッチング素子３（Ｑ１）をＯＦＦ、第２のスイッチング素子５（Ｑ２）をＯＮにすることにより、グロー放電状態（状態Ｓ２）となる（図２（ａ）の５パルス目に相当）。

このように、アーク放電状態（状態Ｓ３）において、電位保持回路４により放電電流は制限することで、アーク電流を低く抑えている。そのため、５パルス目のグロー放電状態への切り替えタイミングを、変更する事無く継続することができる。すなわち、本実施の形態では、図１に示す電位保持回路４を設けることで、通常のグロー放電状態のＯＮ／ＯＦＦの切り替えをそのまま継続しても、アーク放電の発生したパルス以外のパルスには影響を及ぼす事無く、アーク放電電流の上昇を防ぎ、一回の放電停止期間の後、すぐにグロー放電に回復させることができる。また急上昇するアーク電流を検出し、放電を制御する手段も必要としない。

また、第１のコンデンサ６の電圧の放電電圧はコンデンサと抵抗の時定数とアーク放電時間に依存している。第１第２のスイッチング素子３，５を交互オン・オフにする周期よりも、コンデンサと抵抗の時定数を大きくすることにより、コンデンサ６の電圧降下を抑制できる。第１のコンデンサ６の電圧降下を小さくすることにより、次の放電開始時に更に安定したグロー放電に回復させることができる。

（第２の実施の形態）
以下、本発明の第２の実施の形態を図面に基づいて説明する。図４（ａ）は、プラズマ放電用電源装置の電気的な構成を示す回路図である。尚、図１に示した第１の実施の形態と同じ部材には同じ符号を付し、その説明は省略する。

図４（ａ）のおいて、第１の実施の形態の図１と異なるのは、第１の抵抗７と並列に、直列に接続された第２の抵抗１２と第１のダイオード１３が設けられている点である。

第１の実施の形態と同様に、図３のグロー放電状態（状態Ｓ２）において、コンデンサ６にＶｇｒｏｗの電圧が充電されている。アーク放電が起こり、アーク放電状態（状態Ｓ３）に移ると、アノード９とカソード１０の間の放電電圧はグロー放電時の電圧Ｖｇｒｏｗからアーク放電時の電圧Ｖａｒｃになる。第１のコンデンサ６の電圧が第１の抵抗７を介して放電されていく。

アーク放電状態（状態Ｓ３）から放電停止状態（状態Ｓ１）を経由し、グロー放電状態になると、第１のスイッチング素子３をオフになる。この時インダクタ２に流れている電流を流れやすくするため、放電開始電圧まで出力電圧が上がる。放電が開始されグロー放電が始まる。グロー放電の電位とコンデンサ６の電位差で抵抗７だけでなく第１のダイオード１３が導通し、第２の抵抗１２を介して電流が流れ、第１のコンデンサ６が早く充電され、コンデンサの電圧が早く回復し、更に安定したグロー放電に回復することができる。

また、状態Ｓ１から状態Ｓ２への通常の放電開始時においてもインダクタ２によるサージ電圧をコンデンサ６とダイオード１３と抵抗１２で吸収する効果もある。また、抵抗回路の他の実施例として、図４（ｂ）に示したように、第１の抵抗７と直列に、お互いが並列に接続された第３の抵抗１５と第２のダイオ−ド１４が接続されている。アーク放電時は図４（ａ）の第１の抵抗７に流れるのに対し、図４（ｂ）では、第１の抵抗７と第３の抵抗１５に流れ同じ効果が得られる。放電停止状態（状態Ｓ１）から状態Ｓ２になった時、第１の抵抗７，第１のダイオード１３、第２の抵抗１２に電流が流れるのに対し、主に第２のダイオード１４、第３の抵抗１５に電流が流れ同じ効果が得られる。すなわち、アーク放電後、次の放電時に、インダクタによるサージ電圧を前記抵抗回路で抑制し、コンデンサの電圧を早く回復させることにより、更に安定したグロー放電に回復させることができる。

１直流電源
２インダクタ
３、５、１６スイッチング素子
４電位保持回路
６コンデンサ
７、１２、１５抵抗
８プラズマ放電処理装置本体
９アノード
１０カソード
１１抵抗回路
１３、１４ダイオード
１７アーク電流検出回路
１８制御部

Claims

直流電源にプラズマ放電処理装置が接続されており、
前記直流電源と前記プラズマ放電処理装置の間には、
第１のスイッチング素子と、電位保持回路とがそれぞれ並列に接続され、
前記第１のスイッチング素子及び前記電位保持回路よりも前記直流電源側にはインダクタが直列に接続され、
前記電位保持回路は、抵抗と、コンデンサと、第２のスイッチング素子とが直列に接続されていることを特徴とするプラズマ放電用電源装置。
前記電位保持回路には、前記抵抗と並列に、直列に接続されたダイオードと第２の抵抗が、さらに接続されていることを特徴とする請求項１に記載のプラズマ放電用電源装置。
前記電位保持回路には、前記抵抗と直列に、お互いが並列に接続された第３の抵抗と第２のダイオ−ドが、さらに接続されていることを特徴とする請求項２に記載のプラズマ放電用電源装置。
直流電源にプラズマ放電処理装置が接続されており、
前記直流電源と前記プラズマ放電処理装置の間には、
第１のスイッチング素子と、電位保持回路とがそれぞれ並列に接続され、
前記第１のスイッチング素子及び前記電位保持回路よりも前記直流電源側にはインダクタが直列に接続されており、
前記電位保持回路は、抵抗と、コンデンサと、第２のスイッチング素子とが直列に接続され、
プラズマ放電を起こす際には前記第１のスイッチング素子をオフ、前記第２のスイッチング素子をオンとし、プラズマ放電を停止する際には前記第１のスイッチング素子をオン、前記第２のスイッチング素子をオフとすることで、プラズマ放電処理を連続して行うことを特徴とするプラズマ放電処理方法。
前記抵抗と前記コンデンサとの時定数を、前記第１、第２のスイッチング素子を交互にオン・オフにする周期以上とすることを特徴とする請求項４に記載のプラズマ放電処理方法。
前記電位保持回路には、前記抵抗と並列に、直列に接続されたダイオードと第２の抵抗が、さらに接続されていることを特徴とする請求項４または５に記載のプラズマ放電処理方法。
前記電位保持回路には、前記抵抗と直列に、お互いが並列に接続された第３の抵抗と第２のダイオ−ドが、さらに接続されていることを特徴とする請求項６に記載のプラズマ放電処理方法。