JP2000148082A - プラズマディスプレイパネル用駆動回路及びプラズマディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 プラズマディスプレイ装置の不具合発生時
に、高電圧の供給を停止し且つ回収コンデンサに蓄積し
ている電荷を放出させて、不具合の波及を回避する。 【解決手段】 ＰＤＰの容量成分ＣＬに接続されたＸ共
通ドライバ２１は無効電力回収回路２２を備え、回路２
２内の回収コンデンサＣ１に並列にスイッチング素子Ｓ
Ｗが接続されている。スイッチング素子ＳＷの制御端子
２３に高電圧低下検出回路ＣＨＨからの状態信号ＣＯＮ
ＴＨが入力される。回路ＣＨＨが高電圧ＶＨの内の少な
くとも１つが所定の電圧値よりも低下している状態であ
ると判定して、その判定結果に基づく状態信号ＣＯＮＴ
Ｈを生成・出力するときには、高電圧電源供給部ＳＰＨ
の駆動回路は適切に制御されて各表示回路への高電圧電
源の供給を停止し、且つ、スイッチング素子ＳＷはＯＮ
状態に制御されて回収コンデンサＣ１に蓄積されている
電荷を放出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プラズマディス
プレイ装置の駆動回路に関するものであり、特に、駆動
回路内に設けられる無効電力回収回路に関する。

【０００２】

【従来の技術】図１０は、従来のプラズマディスプレイ
装置２０の全体の構成を示すブロック図である。かかる
構成は例えば特開平９−９７０３４号公報の図６におい
て従来技術として開示される。図１０において、プラズ
マディスプレイ装置が備えるプラズマディスプレイパネ
ル（以下、「ＰＤＰ」とも呼ぶ）３０は、平行に配置さ
れたｎ本の行電極Ｘ１〜Ｘｎ（以下、「行電極Ｘｉ」
（ｉ：１〜ｎ）とも呼ぶ）と、当該行電極Ｘ１〜Ｘｎの
それぞれと対を成して互いに平行に配置された行電極Ｙ
１〜Ｙｎ（以下、「行電極Ｙｉ」（ｉ：１〜ｎ）とも呼
ぶ）と、上記行電極Ｘｉ，Ｙｉと所定の間隔を保って垂
直を成す方向に配置されたｍ本のアドレス電極Ａ１〜Ａ
ｍ（以下、「アドレス電極Ａｊ」（ｊ：１〜ｍ）とも呼
ぶ）とを有する交流型ＰＤＰである。このとき、行電極
Ｘｉ，Ｙｉ及びアドレス電極Ａｊとの立体交差にする箇
所において１つの発光セルないしは放電セル３０Ｃを形
成している。

【０００３】更に、図１０において、電源回路１０は、
それぞれが所定の電圧値を有する電圧Ｖｗ，Ｖａ，Ｖ
ｄ，Ｖｃｃ，Ｖｓ，（−Ｖｙ），（−Ｖｓｃ）を生成し
て各回路又は部品に出力する。なお、電圧Ｖｃｃは論理
回路用の低電圧であり、電源回路１０中の低電圧電源供
給部（図示せず）から供給される。また、例えば、対を
成す行電極Ｘｉ，Ｙｉ間及びアドレス電極Ａｊと行電極
Ｙｉとの間の各放電開始電圧が２９０Ｖ，１８０Ｖであ
る場合、電圧（維持放電電圧）Ｖｓ＝１８０Ｖ，電圧Ｖ
ａ＝５０Ｖ，電圧Ｖｓｃ＝１００Ｖ，電圧Ｖｃｃ＝５
Ｖ，電圧Ｖｄ＝１５Ｖである（上記の特開平９−９７０
３４号公報参照）。制御回路２７は、アナログの複合映
像信号から分離されてデジタル変換された表示データＤ
ＡＴＡをアドレスドライバ２３に供給すると共に、ドッ
トクロックＣＬＫ及び上記アナログの複合映像信号から
分離されてデジタル変換された垂直同期信号ＶＳＹＮ
Ｃ，水平同期信号ＨＳＹＮＣに基づいて所定の制御信号
を生成して、Ｙ共通ドライバ２４Ａ，走査ドライバ２５
及びＸ共通ドライバ１０１に出力する。アドレスドライ
バ２３，Ｙ共通ドライバ２４Ａ，走査ドライバ２５及び
Ｘ共通ドライバ１０１のそれぞれは制御回路２７から入
力される制御信号又は表示データと電源回路１０から入
力される上記各電圧とに基づいて、アドレス電極Ａｊ，
行電極Ｘｉ，Ｙｉに所定の電圧を供給する。

【０００４】アドレスドライバ４０は、ｍ本のアドレス
電極Ａｊのそれぞれに接続されたｍ個の出力端を有する
Ａドライバ４３と、当該ｍ個のＡドライバ４３のそれぞ
れに対する、互いに同一の構成を有するシフトレジスタ
４１及びラッチ回路４２とを備えており、アドレス電極
ＡｊにはＡ共通ドライバ３９によって、所定の電圧が供
給される。

【０００５】他方、ｎ本の行電極Ｙｉのそれぞれに接続
され、互いに同一の構成のｎ個のドライバから成るＹド
ライバ２５２及び当該ｎ個のドライバに対応した構成を
有するシフトレジスタ２５１から成る走査ドライバ２５
と、Ｙ共通ドライバ２４Ａとによって、行電極Ｙｉに所
定の電圧が供給される。

【０００６】また、Ｘ共通ドライバ１０１は、上記電圧
Ｖｄ，Ｖｃｃ，Ｖｓ，Ｖｗ，Ｖａ及び制御回路２７から
の所定の制御信号に基づいて、ｎ本が共通に接続された
行電極Ｘｉ（このため、ｎ本の行電極Ｘｉを総称して
「行電極Ｘ」とも呼ぶ）に所定の電圧を一括に供給す
る。ここで、Ｘ共通ドライバ１０１のより具体的な構成
を図１１を用いて説明する。なお、図１１では、ＰＤＰ
３０をその容量成分ないしは負荷容量ＣＬとして図示し
ている。また、図１１に示す構成と同等の構成は、特開
平６−１３０９１４号公報中の図６ないしはエネルギー
・リカバリー・サステイン・サーキット・フォア・ザ・
ＡＣプラズマディスプレイ（Energy Recovery Sustain
Circuit for the AC Plasma Display,L・F・Weber，SID
87 DIGEST,P92-95,1987）又は上記特開平９−９７０３
４号公報に開示されている。

【０００７】図１１において、Ｘ共通ドライバ１０１は
接続点ＰＬを介して負荷容量ＣＬに接続されている。Ｘ
共通ドライバ１０１は、上記接続点ＰＬに接続された維
持電圧回路１０３と、当該維持電圧回路１０３に接続点
Ｐ２を介して接続された無効電力回収回路（以下、「回
収回路」とも呼ぶ）１０２とを備える。

【０００８】図１１に示すように、維持電圧回路１０３
は、そのソース端子が電圧Ｖｓを出力する電源（図１０
の電源回路１０中に備えられた出力端に相当）に接続さ
れたＰチャネルＭ０ＳＦＥＴ３（以下、「ＭＯＳＦＥＴ
３」とも呼ぶ）と、そのソース端子が接地されたＮチャ
ネルＭＯＳＦＥＴ４（以下、「ＭＯＳＦＥＴ４」とも呼
ぶ）とを備え、両ＭＯＳＦＥＴ３，４の各ドレイン端子
は共通に２つの接続点ＰＬ及びＰ２に接続されている。

【０００９】また、無効電力回収回路１０２において、
その一端が上記接続点Ｐ２に接続されたインダクタＬ１
の他端は、ダイオードＤ１のカソード端子及びダイオー
ドＤ２のアノード端子に共通に接続されている（節点Ｎ
１０２参照）。ダイオードＤ２のカソード端子はＮチャ
ネルＭＯＳＦＥＴ２（以下、「ＭＯＳＦＥＴ２」とも呼
ぶ）のドレイン端子に接続されている。当該ＭＯＳＦＥ
Ｔ２のソース端子はＰチャネルＭＯＳＦＥＴ１（以下、
「ＭＯＳＦＥＴ１」とも呼ぶ）のソース端子並びに接続
点Ｐ１に接続され、接続点Ｐ１はコンデンサＣ１を介し
て接地されている（節点Ｎ１０１参照）。かかるコンデ
ンサＣ１の容量は負荷容量ＣＬと比べて充分大きい。そ
して、ＭＯＳＦＥＴ１のドレイン端子は上記ダイオード
Ｄ１のアノード端子に接続されている。また、上記ＭＯ
ＳＦＥＴ１〜４は、各々のゲート端子に入力される制御
回路２７からの制御信号によってスイッチとして機能す
る。なお、以下の説明では、図１１において、回収回路
１０２内のコンデンサＣ１を除いて破線で囲んだ構成を
「（無効電力）回収回路用駆動回路１０２Ａ」と呼ぶ。

【００１０】回収回路１０２では、放電セル３０Ｃ（図
１０参照）における放電の終了後に、ＭＯＳＦＥＴ１，
３及び４をＯＦＦ状態に制御し且つＭＯＳＦＥＴ２をＯ
Ｎ状態に制御することによって負荷容量ＣＬとコンデン
サＣ１との間にインダクタＬ１，ダイオードＤ１，ＭＯ
ＳＦＥＴ２を介した導通経路を形成して、負荷容量ＣＬ
に蓄積された電荷ないしはエネルギーをコンデンサＣ１
に回収する。このとき、コンデンサＣ１とインダクタＬ
１とにより構成される共振回路によって、接続点Ｐ１の
電圧ＶＰ１（即ち、コンデンサＣ１の両端間の電圧）は
上昇する一方、接続点ＰＬの電圧ＶＰＬ（即ち、負荷容
量ＣＬの両端間の電圧）は接地電位（０Ｖ）近くまで下
降する。そして、電圧ＶＰＬが最も低くなった時点（換
言すれば、電圧ＶＰ１が最大値になった時点）において
ＭＯＳＦＥＴ４をＯＮ状態に制御して、電圧ＶＰＬを接
地電位に固定すると共に電圧ＶＰ１をその最大値に固定
する。

【００１１】その後、ＭＯＳＦＥＴ２，３及び４をＯＦ
Ｆ状態に制御し且つＭＯＳＦＥＴ１をＯＮ状態に制御す
ることによってコンデンサＣ１と負荷容量ＣＬとの間に
ＭＯＳＦＥＴ１，ダイオードＤ１，インダクタＬ１を介
した導通経路を形成して、コンデンサＣ１に蓄積された
電荷ないしはエネルギーを負荷容量ＣＬに対して放出す
る。このとき、コンデンサＣ１とインダクタＬ１とによ
り構成される共振回路によって、接続点Ｐ１の電圧ＶＰ
１は減少する一方、接続点ＰＬの電圧ＶＰＬは上述の電
圧ＶＰ１の最大値に略等しい電圧値にまで上昇する。そ
して、電圧ＶＰＬが最も高くなった時点においてＭＯＳ
ＦＥＴ３をＯＮ状態に制御して、電圧ＶＰＬを電圧値Ｖ
ｓに固定する。かかる動作により、放電セル３０Ｃ（図
１０参照）において放電が発生する。

【００１２】以上の一連の動作は、コンデンサＣ１及び
インダクタＬ１より成る共振回路に基づく動作であり、
かかる一連の動作が継続されることによってコンデンサ
Ｃ１は負荷容量ＣＬに対してエネルギーないしは電荷の
回収・放出を繰り返す（このため、コンデンサＣ１を
「（無効電力）回収コンデンサＣ１」とも呼ぶ）。この
とき、接続点Ｐ１の電位ＶＰ１は自動的にＶｓ／２に固
定される。例えば電圧Ｖｓ＝１８０Ｖのときには、電圧
ＶＰ１＝９０Ｖになる。

【００１３】

【発明が解決しようとする課題】従来の無効電力回収回
路１０２では、ＰＤＰの画像表示を停止した後あるいは
プラズマディスプレイ装置の電源を切った後であって
も、回収コンデンサＣ１に大量の電荷が蓄積されてその
両端の電圧が１００Ｖ近い高電圧を保持する場合があ
る。他方、上述のＰＤＰの表示停止中等の場合におい
て、図１１中のＭＯＳＦＥＴ１〜４はＯＦＦ状態にあ
り、制御されていない。このため、かかる状態におい
て、例えばＭＯＳＦＥＴ１のゲート端子にそのソース・
ドレイン間を導通しうる程のノイズが印加されると、回
収コンデンサＣ１に蓄積されている電荷が上記ＭＯＳＦ
ＥＴ１，ダイオードＤ１，インダクタＬ１を介して負荷
容量ＣＬに移動する場合がある。かかる電荷の移動によ
りＰＤＰの各放電セルでは意図しない放電（異常放電）
が生じ、その結果として、ＰＤＰの画像表示を再開した
際に全面書き込み放電や維持放電等が正常に放電を開始
しないあるいは放電が継続しないという事態が生じうる
（問題点（ｉ））。

【００１４】また、上述の電荷の移動後に、ノイズによ
ってＭＯＳＦＥＴ１〜４がＯＮ状態（導通状態）になる
と、耐圧以上の電圧がＭＯＳＦＥＴに印加されることに
なり、ＭＯＳＦＥＴの故障が発生する場合がある（問題
点（ｉｉ））。

【００１５】加えて、上述の画像表示停止中等において
回収コンデンサＣ１が高い電圧を保持しているときに
は、回収コンデンサＣ１自体は勿論プラズマディスプレ
イ装置内の他の構成部品に不必要に電気的なストレスを
与え続けてしまう（問題点（ｉｉｉ））。

【００１６】また、プラズマディスプレイ装置の検査や
修理は、回収コンデンサＣ１の両端の電圧を十分に下げ
た後に行う必要があるため、回収コンデンサＣ１に蓄積
された電荷を放電又は放出させるための治具を別途に準
備しなければならない（問題点（ｉｖ））。

【００１７】本発明は、上記の問題点（ｉ）〜（ｉｖ）
に鑑みてなされたものであり、必要性が低い又は無い場
合に回収コンデンサが高い電圧を保持することを有効に
回避しうるＰＤＰ用駆動回路を提供することを第１の目
的とする。

【００１８】更に、上記第１の目的を簡略且つ安価な構
成で以て実現可能であり、しかも信頼性に富むＰＤＰ用
駆動回路を提供することを第２の目的とする。

【００１９】加えて、上記第１及び第２の目的を実現し
うるＰＤＰ用駆動回路を備えるプラズマディスプレイ装
置を提供することを第３の目的とする。

【００２０】

【課題を解決するための手段】（１）請求項１に記載の
発明に係るプラズマディスプレイパネル用駆動回路は、
所定の間隔を保って互いに平行に配設された一対の第１
電極及び第２電極を有し、前記第１電極及び前記第２電
極に直交する方向に配設された第３電極を有するプラズ
マディスプレイパネルを駆動するための駆動回路であっ
て、その一端が前記第１電極乃至第３電極の内の少なく
ともいずれか一つの電極側に接続されると共に、その他
端が接地されて、前記プラズマディスプレイパネルの容
量成分との間でエネルギーの回収及び放出を行うコンデ
ンサと、前記コンデンサに並列に接続され、その主経路
の導通又は非導通を制御する制御端子を有するスイッチ
ング素子とを備えることを特徴とする。

【００２１】（２）請求項２に記載の発明に係るプラズ
マディスプレイパネル用駆動回路は、請求項１に記載の
プラズマディスプレイパネル用駆動回路であって、前記
スイッチング素子に直列に接続されて、前記スイッチン
グ素子と共に前記コンデンサの両端子間に並列に接続さ
れた電流制限素子を更に備えることを特徴とする。

【００２２】（３）請求項３に記載の発明に係るプラズ
マディスプレイパネル用駆動回路は、請求項２に記載の
プラズマディスプレイパネル用駆動回路であって、前記
電流制御素子は抵抗であることを特徴とする。

【００２３】（４）請求項４に記載の発明に係るプラズ
マディスプレイパネル用駆動回路は、請求項１乃至３の
いずれかに記載のプラズマディスプレイパネル用駆動回
路であって、前記スイッチング素子は半導体装置で構成
されることを特徴とする。

【００２４】（５）請求項５に記載の発明に係るプラズ
マディスプレイパネル用駆動回路は、請求項１乃至３の
いずれかに記載のプラズマディスプレイパネル用駆動回
路であって、前記スイッチング素子は電磁開閉器である
ことを特徴とする。

【００２５】（６）請求項６に記載の発明に係るプラズ
マディスプレイ装置は、請求項１乃至５のいずれかに記
載の前記プラズマディスプレイパネル用駆動回路と、少
なくとも所定の間隔を保って配置された一対の第１電極
及び第２電極を有するプラズマディスプレイパネルと、
高電圧電源供給部と低電圧電源供給部とから成る電源回
路と、所定の信号に基づいて制御信号を生成して、当該
制御信号を前記スイッチング素子の前記制御端子と前記
高電圧電源供給部の駆動回路とに出力する制御回路とを
備えることを特徴とする。

【００２６】（７）請求項７に記載の発明に係るプラズ
マディスプレイ装置は、請求項６に記載のプラズマディ
スプレイ装置であって、前記所定の信号とは高電圧電源
供給部からの出力電圧であり、前記制御回路は、前記出
力電圧が正常値であるか否かを判定して、当該判定に基
づく前記制御信号を生成して出力することを特徴とす
る。

【００２７】（８）請求項８に記載の発明に係るプラズ
マディスプレイ装置は、請求項６に記載のプラズマディ
スプレイ装置であって、前記所定の信号とは低電圧電源
供給部からの出力電圧であり、前記制御回路は、前記出
力電圧が正常値であるか否かを判定して、当該判定に基
づく前記制御信号を生成して出力することを特徴とす
る。

【００２８】（９）請求項９に記載の発明に係るプラズ
マディスプレイ装置は、請求項６に記載のプラズマディ
スプレイ装置であって、前記所定の信号とは入力映像信
号及び入力同期信号であり、前記制御回路は、前記入力
映像信号と前記入力同期信号との少なくとも一方が欠落
しているか否かを判定して、当該判定に基づく前記制御
信号を生成して出力することを特徴とする。

【００２９】（１０）請求項１０に記載の発明に係るプ
ラズマディスプレイ装置は、請求項６乃至９のいずれか
に記載のプラズマディスプレイ装置であって、前記制御
回路から出力される前記制御信号に基づいて、前記高電
圧電源供給部からの前記出力電圧の供給が停止されると
共に前記スイッチング素子が導通状態に制御されること
を特徴とする。

【００３０】

【発明の実施の形態】以下に説明する実施の形態１乃至
３では、従来のＸ共通ドライバ１０１（図１０及び図１
１参照）に相当するＸ共通ドライバ中に設けられた、Ｐ
ＤＰ用駆動回路である（無効電力）回収回路に特徴があ
る。このため、かかる点を中心に説明するものとし、図
１０又は図１１中の構成要素と同等のものには同一の符
号を付して、既述の説明を援用する（この場合、行電極
Ｘｉが「第１電極」に該当する）。また、実施の形態１
乃至３に係る回収回路を図１０に示した従来のＹ共通ド
ライバ２４Ａ中に設けても良い（この場合、行電極Ｙｉ
が「第２電極」に該当する）。さらに、以下に説明する
実施の形態１乃至３に係る回収回路を、図１０に示すＡ
共通ドライバ３９中に設けても良い（この場合、アドレ
ス電極Ａjが「第３電極」に該当する。実施の形態１乃
至３に係る各回収回路は、Ｘ共通ドライバ中、Ｙ共通ド
ライバ中、Ａ共通ドライバ中のいずれか１つ、すなわち
第１電極、第２電極、第３電極の少なくともいずれか１
つの電極に対応して接続される点に特徴を有する。な
お、図７を除く図１〜図９では、図１１中の破線で囲ん
だ「回収回路用駆動回路１０２Ａ」，「維持電圧回路１
０３」はブロック化して図示している。

【００３１】（実施の形態１）図１は実施の形態１に係
る回収回路２２を備えるＸ共通ドライバ２１とＰＤＰの
容量成分（以下、「負荷容量」とも呼ぶ）ＣＬとの接続
形態を示す回路図であり、図１１に示す従来の接続形態
に対応する。

【００３２】図１に示すように、負荷容量ＣＬの一端が
（図１０に示すようにｎ本の行電極Ｘｉ（第１電極）が
共通に）接続点ＰＬを介してＸ共通ドライバ２１の出力
端ないしは維持電圧回路１０３の出力端である一端（図
１１の節点Ｎ１０３参照）に接続されている。そして、
維持電圧回路１０３の他端（図１１の節点Ｎ１０３参
照）は接続点Ｐ２を介して無効電力回収回路２２ないし
は回収回路用駆動回路１０２Ａの一端（図１１のインダ
クタＬ１の一端）に接続されている。更に、回収回路用
駆動回路１０２Ａの他端は接続点Ｐ１を介して無効電力
回収コンデンサ（以下、「（無効電力）回収コンデン
サ」とも呼ぶ）Ｃ１の一端に接続され、当該回収コンデ
ンサＣ１の他端は接地されている。

【００３３】特に、実施の形態１に係る回収回路２２で
は、回収コンデンサＣ１の上記一端にスイッチング素子
ＳＷの主経路の一端が接続され、その他端は回収コンデ
ンサＣ１の上記他端に接続されている。即ち、回収コン
デンサＣ１に並列にスイッチング素子ＳＷが接続されて
いる。スイッチング素子ＳＷは制御端子２３を備えてお
り、かかる制御端子２３に入力される制御信号に基づい
て同スイッチング素子ＳＷの主経路の導通状態（ＯＮ状
態）あるいは非導通状態（ＯＦＦ状態）の制御が可能で
ある。なお、以下の説明では、図１に示すように、スイ
ッチング素子ＳＷと回収コンデンサＣ１との２つの節点
について、接続点Ｐ１側のそれを「節点Ｎ１」と呼び、
接地側のそれを「節点Ｎ２」と呼ぶ。

【００３４】このとき、制御端子２３に入力する制御信
号によってスイッチング素子ＳＷをＯＦＦ状態にすると
きには、回収コンデンサＣ１は負荷容量ＣＬとの間でイ
ンダクタＬ１（図１１参照）を介してエネルギーの回収
・放出ないしは電荷の充放電を行うことができる。これ
に対して、スイッチング素子ＳＷをＯＮ状態にするとき
には、回収コンデンサＣ１に蓄積されているエネルギー
ないしは電荷をスイッチング素子ＳＷの主経路を介して
放出させて、回収コンデンサＣ１の両端間の電圧を電圧
値０Ｖにまで下げることができる。

【００３５】このため、実施の形態１に係る回収回路２
２ないしはＸ共通ドライバ２１では、例えばＰＤＰの画
像表示が停止した場合に制御端子２３にスイッチング素
子ＳＷをＯＮ状態にするための制御信号を入力すれば、
回収コンデンサＣ１の両端間の電圧を確実に下げること
ができる。これによって、画像表示動作の停止中のＰＤ
Ｐにおいて回収コンデンサＣ１からＰＤＰ側への電荷の
移動を無くすることができるため、異常放電等のＰＤＰ
ないしはプラズマディスプレイ装置の動作時の不具合を
生じることが全く無い。更に、従来の回収回路１０２と
は異なり、上述の画像表示停止中やプラズマディスプレ
イ装置の不具合発生時にスイッチング素子をＯＮ状態に
するときには、回収コンデンサＣ１に保持された高電圧
に起因して他の構成部品に与える電気的なストレスを格
段に低減することができる。また、スイッチング素子Ｓ
Ｗはプラズマディスプレイ装置内に備えられているの
で、従来のプラズマディスプレイ装置のように回収コン
デンサＣ１に蓄積された電荷を放出させるための治具を
別途に準備する必要が全くない。

【００３６】以下に、スイッチング素子ＳＷの具体的な
構成を説明する。図２は、スイッチング素子ＳＷの一例
としてＮチャネルＭＯＳＦＥＴを適用した場合の無効電
力回収回路２２１及びＸ共通ドライバ２１１の回路図で
ある。図２に示すように、特に、回収コンデンサＣ１の
上記一端ないしは節点Ｎ１にＮチャネルＭＯＳＦＥＴ５
（以下、単に「ＭＯＳＦＥＴ５」とも呼ぶ）のドレイン
端子が接続され、ＭＯＳＦＥＴ５のドレイン端子は回収
コンデンサＣ１の上記他端ないしは節点Ｎ２に接続され
て接地されている。

【００３７】このとき、ＭＯＳＦＥＴ５のゲート端子２
３１が図１中の制御端子２３に該当し、ゲート端子２３
１に所定の電圧を印加してドレイン−ソース間を導通状
態にすることによって図１のスイッチング素子ＳＷのＯ
Ｎ状態が実現され、ゲート端子２３１の電圧を接地電位
にして上記ドレイン−ソース間を非導通状態にすること
によってスイッチング素子ＳＷのＯＦＦ状態が実現され
る。

【００３８】また、例えばプラズマディスプレイ装置内
に電源として動作する大容量のコンデンサを準備すると
きには、プラズマディスプレイ装置の電源がＯＦＦ状態
になった後でも上記大容量コンデンサを電源として用い
ることによってＭＯＳＦＥＴ５を駆動させて、回収コン
デンサＣ１の電圧を下げることが可能である。

【００３９】このようにスイッチング素子ＳＷとしてＭ
ＯＳＦＥＴ５を適用した場合には、小型化され且つ信頼
性の高いスイッチング素子ＳＷを低コストで実現するこ
とができるという利点がある。なお、ＮチャネルＭＯＳ
ＦＥＴ５の代わりに、ＰチャネルＭＯＳＦＥＴやそのベ
ース端子が制御端子２３に該当するバイポーラ型トラン
ジスタ等のように制御端子を有し、当該制御端子に入力
する信号によってスイッチング動作を実行可能な半導体
装置を用いても良い。

【００４０】次に、スイッチング素子ＳＷの他の一例と
して電磁開閉器であるリレーを適用した場合について、
図３に示す無効電力回収回路２２２及びＸ共通ドライバ
２１２を用いて説明する。図３に示すように、回収コン
デンサＣ１の上記一端ないしは節点Ｎ１にリレーＫの主
経路の一端が接続され、リレーＫの上記主経路の他端は
回収コンデンサＣ１の上記他端ないしは節点Ｎ２に接続
されて接地されている。

【００４１】このとき、リレーＫの電磁石を励起して上
記主経路の導通状態／非導通状態を制御するための制御
端子２３２が図１中のスイッチング素子ＳＷの制御端子
２３に該当する。かかる回収回路２２２では、制御端子
２３２に所定の電流を与えることにより電磁石を励起し
て上記主経路を導通状態にするときには図１のスイッチ
ング素子ＳＷのＯＮ状態が実現され、制御端子２３２に
与えている電流を切ってリレーＫの上記主経路を非導通
状態にするときにはスイッチング素子ＳＷのＯＦＦ状態
が実現される。

【００４２】このようにスイッチング素子ＳＷとしてリ
レーのような電磁開閉器を適用するときには、特に、回
収コンデンサが大容量の場合や回収コンデンサに蓄積さ
れた電荷を当該スイッチング素子を介して放電ないしは
放出する際の電流が大きい場合にも対応可能な回収回路
を実現でき、安定的に回収コンデンサＣ１の電圧を下げ
ることができるという利点がある。

【００４３】また、上述の動作とは逆に制御端子２３２
に所定の電流が与えられた時に主経路が非導通状態にな
り、上記所定の電流の供給が断たれたときに主経路が導
通状態になるリレーを用いる場合には、例えばプラズマ
ディスプレイ装置の電源がＯＦＦ状態になり、リレーＫ
の制御端子に電源の供給が無くなった時点において、回
収コンデンサＣ１の電圧を下げることが可能である。

【００４４】（実施の形態２）図４は、実施の形態２に
係る回収回路３２を備えるＸ共通ドライバ３１を示す回
路図である。なお、既述の図１〜図３中の構成要素と同
等のものには同一の符号を付して、その詳細な説明は既
述の説明を援用するに留める。

【００４５】図４に示すように、特に、回収回路３２
は、図１の回収回路２２に対して、節点Ｎ１とスイッチ
ング素子ＳＷとの間に挿入された電流制限素子ＬＭを更
に備える。詳細には、回収コンデンサＣ１の上記一端な
いしは節点Ｎ１に電流制限素子ＬＭの一端が接続され、
当該電流制限素子ＬＭの他端はスイッチング素子ＳＷを
介して回収コンデンサの上記他端ないしは節点Ｎ２に接
続されている。即ち、スイッチング素子ＳＷと電流制限
素子ＬＭとから成る直列回路が回収コンデンサＣ１と並
列に接続されている。

【００４６】回収回路３２によれば、スイッチング素子
ＳＷに流れる電流値を電流制限素子ＬＭの電流制限量以
内の値に制限することが可能であるので、スイッチング
素子ＳＷとして大電流用ないしは耐電力的に大きいスイ
ッチング素子を用いる必要性を低くするあるいはその必
要を全く無くすることができる。このため、実施の形態
１に係る回収回路２２と比較して、スイッチング素子Ｓ
Ｗ（結果的に、回収回路３２）の小型化，低コスト化を
図ることができるという利点がある。

【００４７】ここで、電流制限素子ＬＭの一例として抵
抗を適用し且つスイッチング素子ＳＷとして既述のＭＯ
ＳＦＥＴ５を用いた場合の無効電力回収回路３２１及び
Ｘ共通ドライバ３１１を図５を用いて説明する。図５に
示すように、回収回路３２１では、抵抗Ｒ（抵抗値ｒ）
とＭＯＳＦＥＴ５との直列回路が回収コンデンサＣ１に
並列に接続されている。即ち、回収コンデンサＣ１の上
記一端ないしは節点Ｎ１に抵抗Ｒの一端が接続され、当
該抵抗Ｒの他端はＭＯＳＦＥＴ５のドレイン端子に接続
され、そのソース端子は回収コンデンサＣ１の上記他端
ないしは節点Ｎ２に接続されて接地されている。

【００４８】回収回路３２１では、ＭＯＳＦＥＴ５のゲ
ート端子２３１の電圧を接地電位にしてドレイン−ソー
ス間を非導通状態にする（スイッチング素子ＳＷをＯＦ
Ｆ状態にする）ときには、回収コンデンサＣ１と負荷容
量ＣＬとの間で電荷ないしはエネルギーの充放電を行う
ことができる。これに対して、ＭＯＳＦＥＴ５のゲート
端子２３１に所定の電圧を印加してドレイン−ソース間
を導通状態にする（スイッチング素子ＳＷをＯＮ状態に
する）と、回収コンデンサＣ１に蓄積されいる電荷が抵
抗を介して放電ないしは放出される。このとき、既述の
ようにＰＤＰの動作時における接続点Ｐ１の電圧ＶＰ１
は電圧値（Ｖｓ／２）となることから、スイッチング素
子ＳＷであるＭＯＳＦＥＴ５のドレイン−ソース間に流
れる電流は、最大値で電流値｛Ｖｓ／（２ｒ）｝を超え
ることはない。

【００４９】ここで、抵抗Ｒの抵抗値ｒが小さい場合に
は、電荷の放電ないしは放出の速度を速くすることがで
きるが、スイッチング素子ＳＷとして耐電力的に大きな
ものを使用する必要性が生じるので、上述の小型化及び
低コスト化という利点を得られなくなる。他方、抵抗Ｒ
の抵抗値ｒが大きい場合には、電荷の放電ないしは放出
に時間がかかってしまうので、ＰＤＰの画像表示停止中
等において回収コンデンサＣ１からＰＤＰへの電荷の移
動の防止や他の構成部品に与える電気的なストレスの低
減という既述の効果が希釈化されてしまう。このため、
抵抗Ｒの抵抗値ｒは、かかる観点に基づいて個々のプラ
ズマディスプレイ装置あるいは回収回路に対して個別具
体的に最適値が選択される。

【００５０】更に、図５に示す回路構成の代わりに既述
の図２の構成においても、ＭＯＳＦＥＴ５において、ゲ
ート−ソース間電圧を一定値になるように制御すれば、
ドレインーソース間に流れる電流はドレイン−ソース間
電圧に依存しない一定値とすることが可能である。かか
る場合には、ＭＯＳＦＥＴ５のみによってスイッチング
素子ＳＷ及び電流制限素子ＬＭの両方の機能を実現可能
である。

【００５１】（実施の形態３）実施の形態３では、上述
の実施の形態１及び２で説明したスイッチング素子ＳＷ
の具体的な制御方法を説明する。

【００５２】図６は、実施の形態３に係るプラズマディ
スプレイ装置１１の構成を模式的に示す図である。な
お、図６並びに後述の図８及び図９ではその説明に必要
な構成要素のみを抽出して図示しており、Ｙ共通ドライ
バ，走査ドライバやアドレスドライバ等の他の構成要素
は図１０の従来の要素を用いることができる。なお、図
６では、電源回路１０を、プラズマディスプレイ装置内
の各制御回路に対して供給する複数の所定の低電圧、例
えば論理回路用の電圧値である５Ｖ等（以下、上記複数
の所定の低電圧を総称して「低電圧ＶＬ」と呼ぶ）を生
成して出力する制御用低電圧電源供給部（以下、「低電
圧電源供給部」とも呼ぶ）ＳＰＬと、Ｘ共通ドライバ等
の各表示回路を介してＰＤＰの各電極に対して供給する
複数の所定の高電圧、例えば維持放電電圧Ｖｓ＝１８０
Ｖ等（以下、上記複数の所定の高電圧を総称して「高電
圧ＶＨ」と呼ぶ）を供給する表示用高電圧電源供給部
（以下、「高電圧電源供給部」とも呼ぶ）ＳＰＨとに分
類して図示している。

【００５３】また、実施の形態３乃至後述の実施の形態
５では、Ｘ共通ドライバとして実施の形態１に係るＸ共
通ドライバ２１を用いた場合を挙げて説明するが、勿
論、実施の形態２に係る、電流制限素子ＬＭを備えたＸ
共通ドライバ３１を用いても良い。

【００５４】図６に示すように、実施の形態３に係るプ
ラズマディスプレイ装置１１は、図１０の従来のプラズ
マディスプレイ装置２０に対して既述のスイッチング素
子ＳＷと共に高電圧低下検出回路（制御回路）ＣＨＨを
更に備えている。特に、高電圧低下検出回路ＣＨＨは、
高電圧電源供給部ＳＰＨで生成された全ての出力電圧、
即ち、高電圧ＶＨが入力され、当該電圧ＶＨの状態に応
じた所定の制御信号ないしは状態信号ＣＯＮＴＨを生成
して、高電圧電源供給部ＳＰＨ及びスイッチング素子Ｓ
Ｗの制御端子２３に対して出力する。詳細には、高電圧
低下検出回路ＣＨＨは、入力された高電圧ＶＨに対し
て、（ａ）高電圧ＶＨの全ての電圧が所定の電圧値（正
常値）である状態又は（ｂ）高電圧ＶＨの内の少なくと
も１つが所定の電圧値よりも低下している状態のいずれ
の状態にあるかを判定し、その判定結果に基づく上記状
態信号ＣＯＮＴＨを生成して出力する。

【００５５】高電圧低下検出回路ＣＨＨとして、図７に
示すように、例えば高電圧ＶＨの内の１つである高電圧
Ｖ１について、当該高電圧Ｖ１を抵抗Ｒ１，Ｒ２により
分圧して得られる低電圧Ｖ２をＡ／Ｄ変換器１５におい
てデジタル変換し、当該デジタル量に対して論理回路な
いしはマイクロコンピュータ１６において上述の判定処
理を行う。このとき、例えば電圧Ｖ１＝９０Ｖの場合に
は抵抗Ｒ１と抵抗Ｒ２の各抵抗値を１９：１の比率に設
定すれば、電圧Ｖ２＝４．５Ｖとすることができる。勿
論、上述の判定処理及び状態信号ＣＯＮＴＨの生成・出
力を実現しうる限り、高電圧低下検出回路ＣＨＨとして
他の構成を用いても良い。

【００５６】このとき、プラズマディスプレイ装置１１
では、状態信号ＣＯＮＴＨが上記（ａ）の状態を示す信
号である場合には、高電圧電源供給部ＳＰＨは各表示回
路への高電圧の供給を続けると共にスイッチング素子Ｓ
ＷはＯＦＦ状態に制御されて、ＰＤＰの画像表示動作を
行いうる。これに対して、状態信号ＣＯＮＴＨが上記
（ｂ）の状態を示す信号である場合には、当該状態信号
ＣＯＮＴＨに基づいて、高電圧電源供給部ＳＰＨの駆動
回路は適切に制御されて各表示回路への高電圧電源の供
給を停止し、且つ、スイッチング素子ＳＷはＯＮ状態に
制御されて回収コンデンサＣ１に蓄積されている電荷を
放電ないしは放出する。このため、例えば高電圧電源下
で動作している回路部品の破損によるインピーダンス低
下によって又は異物によるショートによって電流が増加
して、高電圧電源供給部ＳＰＨの能力超過に起因する高
電圧ＶＨの低下等の不具合が生じた場合であっても、当
該不具合の波及を有効に回避することができる。

【００５７】（実施の形態４）図８は、実施の形態４に
係るプラズマディスプレイ装置１２の構成を模式的に示
す図である。図８に示すように、プラズマディスプレイ
装置１２は、図６の高電圧低下検出回路ＣＨＨに換え
て、低電圧低下検出回路（制御回路）ＣＨＬを備える。
かかる低電圧低下検出回路ＣＨＬは、低電圧電源供給部
ＳＰＬが生成する全ての低電圧、即ち、低電圧ＶＬが入
力され、当該入力された低電圧ＶＬに対して、（ｃ）低
電圧ＶＬの全ての電圧が所定の電圧値（正常値）である
状態又は（ｄ）低電圧ＶＬの内の少なくとも１つが所定
の電圧値よりも低下している状態のいずれの状態にある
かを判定し、その判定結果に基づいて制御信号ないしは
状態信号ＣＯＮＴＬを生成する。そして、当該状態信号
ＣＯＮＴＬを高電圧電源供給部ＳＰＨ及びスイッチング
素子ＳＷの制御端子２３に対して出力する。

【００５８】低電圧低下検出回路ＣＨＬとして、例えば
マイクロコンピュータシステムに用いられる、電源電圧
の低下等の異常を検出して所定の信号を発生する電源電
圧監視用システムリセットＩＣを用いることができる。
かかるシステムリセットＩＣは、監視される低電圧と、
その両端の電圧が上記被監視電圧（の正常値）にまで充
電されたコンデンサの当該電圧値（被監視電圧よりも変
動が小さい）とを比較して、上記被監視電圧の低下を検
出するものである。勿論、上述の判定処理及び状態信号
ＣＯＮＴＬの生成・出力を実現しうる限り、低電圧低下
検出回路ＣＨＬとして他の構成を用いても良い。

【００５９】プラズマディスプレイ装置１２では、状態
信号ＣＯＮＴＬが上記（ｃ）の状態を示す信号である場
合には、高電圧電源供給部ＳＰＨは各表示回路への高電
圧の供給を続けると共にスイッチング素子ＳＷはＯＦＦ
状態に制御されて、ＰＤＰの画像表示動作を行いうる。
これに対して、状態信号ＣＯＮＴＬが上記（ｄ）の状態
を示す信号である場合には、当該状態信号ＣＯＮＴＬに
基づいて、高電圧電源供給部ＳＰＨの駆動回路は適切に
制御されて各表示回路への高電圧電源の供給を停止し、
且つ、スイッチング素子ＳＷはＯＮ状態に制御されて回
収コンデンサＣ１に蓄積されている電荷を放電ないしは
放出する。このため、例えば低電圧電源下で動作してい
る回路部品の破損や異物によるショートが生じて、低電
圧電源供給部ＳＰＬの出力電圧ＶＬが低下するという不
具合が生じた場合であっても、当該不具合の波及を有効
に回避することができる。

【００６０】（実施の形態５）図９は、実施の形態５に
係るプラズマディスプレイ装置１３の構成を模式的に示
す図である。図９に示すように、プラズマディスプレイ
装置１３は、既述の電源回路１０と共に、映像信号及び
同期信号から成り外部から入力される複合映像信号の内
の上記映像信号又は同期信号の内の少なくとも一方の欠
落を検出する複合映像信号欠落検出回路（制御回路）Ｃ
ＨＩを備える。かかる複合映像信号欠落検出回路ＣＨＩ
は、アナログ信号である上記複合映像信号を入力信号と
し、当該入力された複合映像信号の内の映像信号又は同
期信号の内の少なくとも一方の欠落を検出して、その検
出結果に基づいて制御信号ないしは状態信号ＣＯＮＴＩ
を生成する。そして、当該状態信号ＣＯＮＴＩを高電圧
電源供給部ＳＰＨ及びスイッチング素子ＳＷの制御端子
２３に対して出力する。

【００６１】ここで、複合映像信号自身の欠落を検出す
る方法として、例えば複合映像信号入力端子ないしはコ
ネクタに複合映像信号が伝達されるケーブルが確実に挿
入されているか否かを機械的スイッチ等の手段により検
出する方法がある。また、映像信号の最大振幅の例えば
２％〜３％の大きさに設定された所定の比較値と、入力
映像信号とを比較して、入力映像信号の振幅が上記比較
値よりも小さい値であり且つ入力映像信号のその値が所
定の期間（例えば１秒間）続いた場合には、映像信号が
欠落していると判定する方法を適用しても良い。他方、
同期信号の欠落を検出する方法として、例えば同期信号
の周期毎設けられた検出窓に同期信号が存在しない場合
に同期信号の欠落していると判定する方法が適用可能で
ある。

【００６２】勿論、他の方法を用いて映像信号又は同期
信号の欠落を検出しても良い。更に、複合映像信号欠落
検出回路ＣＨＩは、その複合映像信号から分離されてデ
ジタル変換して得られた、図１０中に示す表示データＤ
ＡＴＡ，垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳ
ＹＮＣを入力信号として、これらの信号ＤＡＴＡ，ＶＳ
ＹＮＣ及びＨＳＹＮＣのそれぞれの欠落を検出すること
で上述の状態信号ＣＯＮＴＩを生成する構成であっても
良い。

【００６３】このとき、複合映像信号欠落検出回路ＣＨ
Ｉが映像信号及び同期信号の双方とも欠落しておらず正
常であることを示す状態信号ＣＯＮＴＩを出力する場合
には、高電圧電源供給部ＳＰＨは各表示回路への高電圧
の供給を続けると共にスイッチング素子ＳＷはＯＦＦ状
態に制御されて、ＰＤＰは表示動作を行いうる。これに
対して、状態信号ＣＯＮＴＩが映像信号又は同期信号の
内の少なくとも一方が欠落していることを示す信号であ
る場合には、かかる状態信号ＣＯＮＴＩに基づいて、高
電圧電源供給部ＳＰＨの駆動回路は適切に制御されて各
表示回路への高電圧電源の供給を停止し、且つ、スイッ
チング素子ＳＷはＯＮ状態に制御されて回収コンデンサ
Ｃ１に蓄積されている電荷を放電ないしは放出する。こ
のため、例えばＰＤＰの画像表示が停止された状態であ
っても、回収コンデンサＣ１から負荷容量ＣＬないしは
ＰＤＰの電極に電荷が移動することがないので、画像表
示が再開された際にそのような電荷移動による異常放電
の発生を確実に防止することができる。加えて、かかる
場合には、回収コンデンサＣ１の両端の電圧が０Ｖであ
ると共に高電圧電源供給部ＳＰＨから高電圧ＶＬが出力
されていないので、プラズマディスプレイ装置１３内の
構成部品に不必要な電気的ストレスを与え続けることが
無いという利点もある。

【００６４】以上の実施の形態１乃至５ではＰＤＰが交
流型ＰＤＰの場合について説明したが、実施の形態１乃
至５の各説明はＰＤＰとして直流型ＰＤＰを用いた場合
にも適用される。

【００６５】

【発明の効果】（１）請求項１に係る発明によれば、ス
イッチング素子を非導通状態にすることにより上記コン
デンサはＰＤＰの容量成分との間でエネルギーの回収及
び放出を行う、無効電力回収コンデンサ（回収コンデン
サ）として動作する。他方、スイッチング素子を導通状
態にすることにより回収コンデンサに蓄積されているエ
ネルギーないしは電荷を放出して当該コンデンサの両端
の電圧を電圧値０にすることが可能である。このため、
当該ＰＤＰ用駆動回路をプラズマディスプレイ装置に用
いた場合において、例えばＰＤＰの画像表示の停止中に
上記スイッチング素子を導通状態にするときには、従来
のプラズマディスプレイ装置のように回収コンデンサに
蓄積された電荷がＰＤＰの電極へ移動することが全くな
いので、画像表示動作の再開時に異常放電が発生しない
という効果を発揮する。このとき、画像表示の停止中に
回収コンデンサの高電圧状態が原因となって当該回収コ
ンデンサ自身並びに他の部品に電気的なストレスを与え
続けることがないという効果もある。

【００６６】また、プラズマディスプレイの検査や修理
等の前に上記スイッチング素子を導通状態にするときに
は、別途に治具を準備することなく回収コンデンサに蓄
積された電荷を放出させて当該コンデンサの電圧を十分
に低下させた後に検査等を行うことができる。このと
き、例えばプラズマディスプレイ装置内に発生した不具
合を検出した時点でＰＤＰの駆動動作を停止させると共
にスイッチング素子を導通状態に制御するときには、他
の部品への不具合の波及並びに上述の電気的なストレス
に起因する新たな不具合の発生を有効に回避することが
できる。

【００６７】（２）請求項２に係る発明によれば、スイ
ッチング素子を導通状態にして回収コンデンサに蓄積さ
れた電荷を放出する際に、当該スイッチング素子に流れ
る電流を電流制限素子によって制限ないしは制御可能で
ある。これにより、スイッチング素子として大電流用の
ものを用いる必要性を無くすることができるという利点
がある。

【００６８】（３）請求項３に係る発明によれば、小型
な電流制限素子を安価に実現することができる。

【００６９】（４）請求項４に係る発明によれば、スイ
ッチング素子として半導体装置を用いることで当該ＰＤ
Ｐ用駆動回路の安定的なあるいは信頼性の高い動作を実
現することができる。更に、小型なスイッチング素子を
安価に構成できるという利点がある。

【００７０】（５）請求項５に係る発明によれば、スイ
ッチング素子として電磁開閉器を使用することで、回収
コンデンサが大容量の場合や回収コンデンサに蓄積され
た電荷のスイッチング素子を介した放出に係る電流が大
きい場合であっても、上記（１）〜（３）の効果を確実
に発揮することができる。

【００７１】特に、その制御端子に入力される制御信号
が断たれた場合に主経路を導通状態に制御可能な電磁開
閉器を用いるときには、プラズマディスプレイ装置の電
源がＯＮ状態からＯＦＦ状態に遷移した場合であって
も、回収コンデンサの電圧を低下させて、上述の（１）
〜（３）の効果を得ることができる。

【００７２】（６）請求項６に係る発明によれば、例え
ば上記所定の信号がプラズマディスプレイ装置内の不具
合の発生に関する信号であるときには、上記制御回路に
よって高電圧供給部からの電源供給を停止させ、且つ、
回収コンデンサの両端の電圧を低下させることができ
る。このため、他の部品に対する上記不具合の波及並び
に高電圧状態の回収コンデンサに起因する電気的なスト
レスが原因の新たな不具合の発生を有効に回避すること
ができる。

【００７３】（７）請求項７に係る発明によれば、高電
圧電源供給部からの出力電圧に不具合が生じた旨の制御
信号に基づいて高電圧供給部からの電源供給を停止さ
せ、且つ、回収コンデンサの両端の電圧を低下させると
きには、上述の（６）の効果を得ることができる。

【００７４】（８）請求項８に係る発明によれば、低電
圧電源供給部からの出力電圧に不具合が生じた旨の制御
信号に基づいて高電圧供給部からの電源供給を停止さ
せ、且つ、回収コンデンサの両端の電圧を低下させると
きには、上述の（６）の効果を得ることができる。

【００７５】（９）請求項９に係る発明によれば、ＰＤ
Ｐの画像表示動作が停止された旨あるいは入力映像信号
又は入力同期信号に不具合が生じた旨の制御信号に基づ
いて高電圧供給部からの電源供給を停止させ、且つ、回
収コンデンサの両端の電圧を低下させるときには、上述
の（６）の効果を得ることができる。

【００７６】特に、請求項９に係る発明によれば、ＰＤ
Ｐの画像表示動作の停止中においても回収コンデンサに
蓄積された電荷がＰＤＰの電極に移動することがない。
このため、画像の表示再開時におけるＰＤＰでの異常放
電の発生を確実に抑制できる。

【００７７】（１０）請求項１０に係る発明によれば、
上記（６）〜（９）の効果を確実に発揮しうるプラズマ
ディスプレイ装置を提供することができる。

【図面の簡単な説明】

【図１】 実施の形態１に係る無効電力回収回路の構成
を説明するための回路図である。

【図２】 実施の形態１に係る無効電力回収回路の構成
を説明するための回路図である。

【図３】 実施の形態１に係る無効電力回収回路の構成
を説明するための回路図である。

【図４】 実施の形態２に係る無効電力回収回路の構成
を説明するための回路図である。

【図５】 実施の形態２に係る無効電力回収回路の構成
を説明するための回路図である。

【図６】 実施の形態３に係る無効電力回収回路の構成
を説明するための回路図である。

【図７】 実施の形態３に係る高電圧低下検出回路の構
成を模式的に示す回路図である。

【図８】 実施の形態４に係る無効電力回収回路の構成
を説明するための回路図である。

【図９】 実施の形態５に係る無効電力回収回路の構成
を説明するための回路図である。

【図１０】 従来のプラズマディスプレイ装置の全体の
構成を模式的に示すブロック図である。

【図１１】 従来のＸ共通ドライバの構成を模式的に示
す回路図である。

【符号の説明】

１〜５ ＭＯＳＦＥＴ（半導体装置）、１０ 電源回
路、１１〜１３ プラズマディスプレイ装置、１５ Ａ
／Ｄ変換器、１６ マイクロコンピュータ、２１，１１
１，２１１，２１２ Ｘ共通ドライバ、２２，１１２，
２２１，２２２無効電力回収回路（ＰＤＰ用駆動回
路）、２３ 制御端子、３０ 交流面放電型ＰＤＰ、３
９ Ａ共通ドライバ、４０ アドレスドライバ、４１
シフトレジスタ、４２ ラッチ回路、４３ Ａドライ
バ、１０２Ａ 回収回路用駆動回路、１０３ 維持電圧
回路、２３１ ゲート端子（制御端子）、２３２ 制御
端子、Ａｊ アドレス電極、Ｃ１ 無効電力回収コンデ
ンサ（コンデンサ）、ＣＨＨ 高電圧低下検出回路、Ｃ
ＨＩ 複合映像信号欠落検出回路、ＣＨＬ 低電圧低下
検出回路、ＣＬ 負荷容量、ＣＯＮＴＨ，ＣＯＮＴＩ，
ＣＯＮＴＬ 状態信号（制御信号）、ＤＡＴＡ 表示デ
ータ、ＨＳＹＮＣ 水平同期信号、ＶＳＹＮＣ 垂直同
期信号、Ｋ リレー（電磁開閉器）、ＬＭ 電流制限素
子、Ｎ１，Ｎ２ 節点、Ｐ１，Ｐ２，ＰＬ 接続点、Ｒ
抵抗（電流制限素子）、Ｒ１，Ｒ２ 抵抗、ＳＰＨ
表示用高電圧電源供給部、ＳＰＬ 制御用低電圧電源供
給部、ＳＷスイッチング素子、Ｘ，Ｘ１〜Ｘｎ 行電
極、Ｙ１〜Ｙｎ 行電極、Ｖ１，Ｖ２，ＶＨ，ＶＬ 電
圧。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０１ Ｈ０４Ｎ 5/66 １０１Ｂ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 所定の間隔を保って互いに平行に配設さ
   れた一対の第１電極及び第２電極を有し、前記第１電極
   及び前記第２電極に直交する方向に配設された第３電極
   を有するプラズマディスプレイパネルを駆動するための
   駆動回路であって、 その一端が前記第１電極乃至第３電極の内の少なくとも
   いずれか一つの電極側に接続されると共に、その他端が
   接地されて、前記プラズマディスプレイパネルの容量成
   分との間でエネルギーの回収及び放出を行うコンデンサ
   と、 前記コンデンサに並列に接続され、その主経路の導通又
   は非導通を制御する制御端子を有するスイッチング素子
   とを備えることを特徴とする、プラズマディスプレイパ
   ネル用駆動回路。
2. 【請求項２】 請求項１に記載のプラズマディスプレイ
   パネル用駆動回路であって、 前記スイッチング素子に直列に接続されて、前記スイッ
   チング素子と共に前記コンデンサの両端子間に並列に接
   続された電流制限素子を更に備えることを特徴とする、
   プラズマディスプレイパネル用駆動回路。
3. 【請求項３】 請求項２に記載のプラズマディスプレイ
   パネル用駆動回路であって、 前記電流制御素子は抵抗であることを特徴とする、プラ
   ズマディスプレイパネル用駆動回路。
4. 【請求項４】 請求項１乃至３のいずれかに記載のプラ
   ズマディスプレイパネル用駆動回路であって、 前記スイッチング素子は半導体装置で構成されることを
   特徴とする、プラズマディスプレイパネル用駆動回路。
5. 【請求項５】 請求項１乃至３のいずれかに記載のプラ
   ズマディスプレイパネル用駆動回路であって、 前記スイッチング素子は電磁開閉器であることを特徴と
   する、プラズマディスプレイパネル用駆動回路。
6. 【請求項６】 請求項１乃至５のいずれかに記載の前記
   プラズマディスプレイパネル用駆動回路と、 少なくとも所定の間隔を保って配置された一対の第１電
   極及び第２電極を有するプラズマディスプレイパネル
   と、 高電圧電源供給部と低電圧電源供給部とから成る電源回
   路と、 所定の信号に基づいて制御信号を生成して、当該制御信
   号を前記スイッチング素子の前記制御端子と前記高電圧
   電源供給部の駆動回路とに出力する制御回路とを備える
   ことを特徴とする、プラズマディスプレイ装置。
7. 【請求項７】 請求項６に記載のプラズマディスプレイ
   装置であって、 前記所定の信号とは高電圧電源供給部からの出力電圧で
   あり、 前記制御回路は、前記出力電圧が正常値であるか否かを
   判定して、当該判定に基づく前記制御信号を生成して出
   力することを特徴とする、プラズマディスプレイ装置。
8. 【請求項８】 請求項６に記載のプラズマディスプレイ
   装置であって、 前記所定の信号とは低電圧電源供給部からの出力電圧で
   あり、 前記制御回路は、前記出力電圧が正常値であるか否かを
   判定して、当該判定に基づく前記制御信号を生成して出
   力することを特徴とする、プラズマディスプレイ装置。
9. 【請求項９】 請求項６に記載のプラズマディスプレイ
   装置であって、 前記所定の信号とは入力映像信号及び入力同期信号であ
   り、 前記制御回路は、前記入力映像信号と前記入力同期信号
   との少なくとも一方が欠落しているか否かを判定して、
   当該判定に基づく前記制御信号を生成して出力すること
   を特徴とする、プラズマディスプレイ装置。
10. 【請求項１０】 請求項６乃至９のいずれかに記載のプ
    ラズマディスプレイ装置であって、 前記制御回路から出力される前記制御信号に基づいて、
    前記高電圧電源供給部からの前記出力電圧の供給が停止
    されると共に前記スイッチング素子が導通状態に制御さ
    れることを特徴とする、プラズマディスプレイ装置。