JP4960051B2 - スパッタ装置用電源回路 - Google Patents

Description

本発明は、スパッタ装置、特にＤＣスパッタ装置のターゲットに電力を供給するための電源回路に関する。

ＤＣスパッタ装置は、半導体装置や液晶表示装置などに用いられる基板表面に金属薄膜や誘電体薄膜を形成するために使用されている。このＤＣスパッタ装置は、真空チャンバーと排気装置等から構成されている。真空チャンバー内には、薄膜を堆積させるための材料からなるターゲットと、このターゲットからターゲット材料をスパッタリングして薄膜を堆積させるための基板などが収納されている。ターゲット材料のスパッタリングは次のようにして行う。まず、チャンバーを真空に排気し、その後プラズマ生成用ガス、例えばアルゴンガスをそのチャンバーに導入する。チャンバーが所定の圧力に達した後に、チャンバーを正極に、ターゲットを負極になるようにＤＣ電圧を印加する。チャンバー内にプラズマが発生して、ターゲット材料のスパッタリングが開始される。このスパッタリングは次のメカニズムに基づく。チャンバーとターゲット間に印加された高電圧により電子が加速されてアルゴンガスに衝突し、正にイオン化したアルゴンイオンを生成し、このアルゴンイオンがプラズマとターゲット間の電位差により加速され、ターゲット表面に衝突して物理的にターゲット材料を飛散させる。この飛散したターゲット材料が基板上に堆積して薄膜の形成が行われる。

しかしながら、ＤＣスパッタを持続して行うと、負極であるターゲットの表面に反応性ガスや酸素等とターゲット材料が反応し、酸化膜やその他の誘電体膜が生成され、この誘電体膜が寄生コンデンサとなって電離したイオンガスを遮蔽した。このようになるとスパッタリングが行われず基板上に薄膜を形成することができなくなる、あるいは、ターゲット材料の堆積レートが変動して堆積すべき薄膜の膜厚制御が困難になる、という問題が生じる。また、ターゲット表面の寄生コンデンサに電荷が蓄積し、寄生コンデンサが絶縁破壊して局部的に電流密度が急激に上昇するアーク放電を発生した。ターゲット表面上においてアーク放電が発生すると、パーティクルが発生し、堆積すべき薄膜の品質が悪化する、という問題が起こった。

この問題を解決するために、ターゲットに直流電流を流してＤＣスパッタリングを行っている途中に、ＤＣ電圧と逆極性のパルス状電圧を印加して上記寄生コンデンサの生成を抑制する方法が採用されている。

図７は、この対策を講じたＤＣスパッタ用電源回路を示す。ＤＣスパッタ電源１０２とスパッタ装置のターゲットの放電負荷１０３との間にパルス発生回路１０１を構成している。パルス発生回路１０１は、ＤＣスパッタ電源１０２の負極と接続する入力端子ＩＮ（−）と放電負荷１０３への出力端子ＯＵＴ（−）との間にインダクタＬ１を接続する。また、放電負荷１０３への出力端子ＯＵＴ（−）とＯＵＴ（＋）との間に、逆極性のパルスを重畳させるための逆バイアス用電源１０４と半導体スイッチング素子Ｑ１とを直列に接続する。そして、スパッタ装置の放電負荷１０３にＤＣスパッタ電源１０２から直流電圧−Ｖｏｕｔを印加している間に、半導体スイッチング素子Ｑ１のゲートに第１の制御端子Ｐ１を介して周期的にパルスを印加し、半導体スイッチング素子Ｑ１をオンする。すると、負の電圧が印加されている出力端子ＯＵＴ（−）に逆バイアス用電源１０４から正の逆バイアス電圧Ｖｘが印加され、放電負荷１０３の負極、即ちスパッタ装置のターゲットに（−Ｖｏｕｔ＋Ｖｘ）の電圧が短い期間印加される。これにより、スパッタ装置のターゲット表面に形成される寄生コンデンサの生成を抑制する、というものである。

また、図８は、ＤＣスパッタのターゲット表面に生成される寄生容量を抑制するための、他のＤＣスパッタ用電源回路を示す（特許文献１）。直流電源ＤＣと、この直流電源ＤＣから電力が供給されるスパッタ装置の放電負荷ＲＬと、直流電源ＤＣと放電負荷ＲＬの間に構成したインダクタＬ１及びこれに並列接続するダイオードＤ１と抵抗Ｒ１が構成され、その出力端には逆パルス発生回路１０５が接続されている。

逆パルス発生回路１０５は、パルストランスＰＴとこのパルストランスＰＴの一次側にパルス電力を供給するスイッチング回路ＳＷと、このスイッチング回路ＳＷに発信周波数を供給する発信回路ＯＳＣと、スイッチング回路ＳＷの電源となるコンデンサＣ１とが構成されている。また、パルストランスＰＴの二次側は出力端子に接続し、この二次側の各端子はダイオードＤ２及びダイオードＤ４を介してコンデンサＣ１の負極側に接続し、更に二次側の両端子は直列接続する抵抗Ｒ２とダイオードＤ３に接続する。発信回路ＯＳＣは数μｓｅｃから数十μｓｅｃのパルスを周期的に発生させてスパッタ装置の放電負荷ＲＬに逆極性の電圧パルスを与える。ダイオードＤ３、抵抗Ｒ２及びダイオードＤ４は、逆極性のパルス印加後に発生するフライバック電圧を抑制し、ダイオードＤ２はパルストランスＰＴの直流励磁を抑制する。
特開平７−１５０３４８号公報

しかしながら、上記図７に示すＤＣスパッタ用電源回路においては、半導体スイッチング素子Ｑ１をオンさせると、出力端子ＯＵＴ（−）に逆バイアス用電源１０４の逆バイアス電圧Ｖｘが印加されると共に、インダクタＬ１は出力端子ＯＵＴ（−）側からＤＣスパッタ電源１０２の負極側に電流を持続して流そうとする。しかしスパッタ装置のターゲットとチャンバー間には逆電圧が印加されているので放電電流が流れず、その結果、逆バイアス用電源１０４を大きな電流が流れてしまう。従って、逆バイアス用電源１０４は大電力を流すことができる大きな容量を必要とする、という課題があった。例えば、スパッタリング用として２０ＫＷの電力を必要とする場合、逆バイアス用電力としては、逆電圧のパルスのデューティ比にもよるが、略１／１０程度、概ね２ＫＷ程度の容量を必要とした。

また、図８に示すＤＣスパッタ用電源回路においては、パルストランスＰＴ、これに電流を供給するスイッチング回路ＳＷ及び発信回路ＯＳＣ等を必要とし、部品点数が多くなるという課題があった。更に、ＤＣスパッタ装置の放電負荷ＲＬに対してマスター電源及び複数のスレーブ電源を並列接続して放電負荷ＲＬに大電力を供給するシステム電源を構成する場合に、発信回路ＯＳＣのタイミングの調整や、パルストランスＰＴの特性の均一化が難しく、このようなシステム電源には使用できない、などの課題があった。

本発明においては上記課題を解決するために以下の手段を講じた。

（１） スパッタ装置のターゲットに電力を供給するための２つの出力端子と、前記２つの出力端子に直流電力を供給するための直流電源と、前記出力端子に前記直流電力とは逆極性の電圧を供給するための逆バイアス用電源とを備えるスパッタ装置用電源回路において、前記逆バイアス用電源の出力を制御するための第１のスイッチング素子と、１つの制御端子と２つの端子を有し前記直流電力の供給を制御するための第２のスイッチング素子と、電流バイパス用の第１のダイオードとを更に備え、前記２つの出力端子間に前記第１のスイッチング素子と前記逆バイアス用電源とを電気的に直列に接続し、前記第２のスイッチング素子の前記２つの端子の一方の端子を前記２つの出力端子のうちの一方の出力端子に電気的に接続し、直列接続する前記第１のスイッチング素子と前記逆バイアス用電源との接続点と、前記第２のスイッチング素子の前記２つの端子の他方の端子との間に前記第１のダイオードを電気的に接続し、前記第１のスイッチング素子と前記第２のスイッチング素子とを相補的にオン・オフ駆動することにより、前記２つの出力端子に前記直流電力とは逆極性のパルス電圧を供給することを特徴とするスパッタ装置用電源回路とした。

（２） 上記（１）のスパッタ装置用電源回路において、前記第１のスイッチング素子と前記第２のスイッチング素子を駆動するためのスイッチング素子駆動回路を備える。

（３） 上記（２）のスパッタ装置用電源回路において、前記直流電源から供給される電圧及び電流を検出して放電が開始されたことを判定し、前記スイッチング素子駆動回路に開始通知信号を出力して、前記逆極性のパルス電圧を周期的に発生させるための放電開始判定回路を備える。

（４） 上記（２）又は（３）のスパッタ装置用電源回路において、前記出力端子から供給される電圧及び電流を検出して異常放電が発生したことを判定し、前記スイッチング素子駆動回路に異常通知信号を出力して、前記逆極性のパルス電圧を発生させるための異常放電判定回路を備える。

（５） 上記（１）〜（４）のいずれか１のスパッタ装置用電源回路において、第２のダイオード、抵抗及びコンデンサを含み、前記第１のスイッチング素子と並列に接続するスナバ回路を備える。

上記（１）の構成とすることにより、逆バイアス用電源に過大な電流を流すことなくスパッタ装置のターゲットに逆極性のパルス電圧を供給することができる。その結果、逆バイアス用電源の容量を小さくすることができる、という利点を有する。

上記（２）の構成とすることにより、外部からスイッチング素子駆動用の制御信号を入力する必要がない、という利点を有する。

上記（３）の構成とすることにより、スパッタ装置において放電が開始される前に、２つのスイッチング素子のオン・オフ動作が繰り返され、正常に放電を開始することができなくなる、という不具合を防止することができる。

上記（４）の構成とすることにより、スパッタ装置において異常放電が発生した場合に、逆極性のパルス電圧を供給して速やかに放電の安定化を図ることができる、という利点を有する。

上記（５）の構成とすることにより、第１のスイッチング素子がオフ動作を行うときに発生するサージ電圧を逃がすことができ、第１スイッチング素子の破壊や、異常放電の発生を防止することができる、という利点を有する。

本発明のスパッタ用電源回路においては、直流電源と、この直流電源からスパッタ装置などの放電負荷に直流電力を供給するための２つの出力端子と、この出力端子に上記直流電力とは逆極性の電圧を供給するための逆バイアス用電源とを備えている。更に、逆バイアス用電源の出力を制御するための第１のスイッチング素子と、直流電源からの直流電力の供給を制御するための第２のスイッチング素子と、電流バイパス用の第１のダイオードを備えている。そして、第１のスイッチング素子と逆バイアス用電源とを電気的に直列に、上記２つの出力端子間に接続し、また、第２のスイッチング素子の一方の端子は２つの出力端子のうちの一方の端子に接続している。更に、直列接続する第１のスイッチング素子と逆バイアス用電源との接続点と、第２のスイッチング素子の他方の端子との間に、上記電流バイパス用の第１のダイオードを電気的に接続している。

そして、第１のスイッチング素子をオンし、第２のスイッチング素子をオフするパルス駆動を周期的に行うことにより、出力端子から逆極性のパルス電圧を周期的に供給することができるようにした。また、その逆極性のパルス電圧が供給されている期間は、第１のダイオードを介して電流がバイパスして流れるようにした。

その結果、逆バイアス用電源には過大な電流を流すことなくスパッタ装置の放電負荷に逆電圧を印加することができる。これにより、逆バイアス用電源の容量を大幅に小さくすることができる。例えば、スパッタ装置の放電に４００Ｖ〜８００Ｖ、２０ＫＷのＤＣ電力を必要とする場合でも、逆バイアス用電源は、例えば１００Ｗ程度の極めて小さな容量とすることができる。そのために、電源回路の容積を小さく、重量を軽くし、コストも低減させることができる。

更に、このスパッタ用電源回路を複数並列に接続して放電負荷に大電力を供給使用とする場合に、各スパッタ用電源回路のスイッチング素子駆動回路に同期信号を入力するようにすれば、複数のスパッタ用電源回路間において逆極性のパルス電圧の同期を容易にとることができる。従って、大電力供給のためのシステム電源の構成が容易となる、という利点を有する。

また、上記第１のスイッチング素子及び第２のスイッチング素子を駆動するためのスイッチング素子駆動回路を更に備えている。

また、直流電源から供給される電圧と電流を検出し、スパッタ装置において放電が開始されたことを判定する放電開始判定回路を備えている。放電開始判定回路は所定の電流、電圧を検出することにより放電が開始したことを判定し、スイッチング素子駆動回路に開始通知信号を出力する。開始通知信号を入力したスイッチング素子駆動回路は、第１のスイッチング素子をオフからオンに切り替えると同時に第２のスイッチング素子をオンからオフに切り替える動作を行い、逆極性の周期的パルス電圧の供給を開始する。即ち、放電を開始する前に逆極性のパルス電圧が供給されて、放電開始が阻害されることが無いようにする。

また、出力端子から供給される電圧と電流を検出し、スパッタ装置において異常放電が発生したことを判定する異常放電判定回路を備えている。異常放電判定回路は、供給される電圧及び電流が所定値を超えた場合に異常放電が発生したことを判定し、スイッチング素子駆動回路に異常通知信号を出力する。異常通知信号を入力したスイッチング素子駆動回路は、上記逆極性の周期的なパルス電圧とは独立して、第１のスイッチング素子をオンに、第２のスイッチング素子をオフに動作させ、逆極性のパルス電圧を生成する。このパルス電圧をスパッタ装置に供給して、異常放電を停止させるように動作する。これにより、成膜される薄膜の膜質変化、膜厚変動等の品質悪化を防止することができる。

また、第１のスイッチング素子と並列に接続する、第２のダイオード、抵抗、コンデンサを有するスナバ回路を備えている。これにより、第１のスイッチング素子のスイッチング時に発生するサージ電圧の発生を防止することができる。

以下、本発明について図面を用いて詳細に説明する。

図１は、本発明の実施の形態に係るスパッタ装置用電源回路１０を表す回路図である。ＤＣスパッタ電源２からパルス電圧発生回路１を介してスパッタ装置の放電負荷３へ電力を供給する。パルス電圧発生回路１は、ＤＣスパッタ電源２の負極に接続するインダクタＬと、インダクタＬの出力側と放電負荷３に電力を供給するための出力端子ＯＵＴ（−）との間に接続する第２のスイッチング素子Ｑ２と、出力端子ＯＵＴ（−）とＯＵＴ（＋）との間に直列接続する逆バイアス用電源４と第１のスイッチング素子Ｑ１と、インダクタＬの出力側の接続点αをカソードに、第１のスイッチング素子Ｑ１と逆バイアス用電源４との間の接続点βをアノードに接続する第１のダイオードＤ１と、第１のスイッチング素子Ｑ１の第１の制御端子Ｐ１及び第２のスイッチング素子Ｑ２の第２の制御端子Ｐ２のそれぞれに接続し、これらのスイッチング素子の動作を制御するためのスイッチング素子駆動回路５とから構成されている。なお、スイッチング素子駆動回路５は、パルス電圧発生回路１内に設けないで、外部から第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２に相補的なパルス電圧を与えるようにしてもよい。

スイッチング素子駆動回路５は、第１のスイッチング素子Ｑ１の第１の制御端子Ｐ１と第２のスイッチング素子Ｑ２の第２の制御端子Ｐ２にパルス信号を与えることにより、このスイッチング素子の動作を制御する。第１のスイッチング素子Ｑ１としては耐圧が高いＩＧＢＴ（ゲート絶縁型バイポーラトランジスタ）スイッチング素子を使用することができる。第２のスイッチング素子Ｑ２としては大電流を流すことができ応答速度の速いＦＥＴ（絶縁効果型トランジスタ）スイッチング素子を使用することができる。ＤＣスパッタ電源２は、スパッタ装置のターゲットにイオン化ガスを加速して衝突させ、ターゲット材料を飛散させるための電力供給用の電源である。なお、図１において、スイッチング素子駆動回路５は入力端子ＩＮ（＋）、ＩＮ（−）に接続した状態を表しているが、必ずしも入力端子から駆動電力の供給を受ける必要はなく、外部電力から駆動電力を受けることができる。

図２は、図１に示すスパッタ装置用電源回路１０の出力端子ＯＵＴ（−）とＯＵＴ(＋)間に現れる電圧波形を表す。横軸が時間を示し、縦軸が電圧を示す。以下、図１及び図２を用いてスパッタ装置用電源回路１０の動作を説明する。

スイッチング素子駆動回路５は、第１のスイッチング素子Ｑ１の第１の制御端子Ｐ１にオフ信号を出力して第１のスイッチング素子Ｑ１をオフ状態にするとともに、第２のスイッチング素子Ｑ２の第２の制御端子Ｐ２にオン信号を出力して第２のスイッチング素子Ｑ２をオン状態にする。すると、ＤＣスパッタ電源２から供給されるＤＣ電圧−ＶＯＵＴがインダクタＬ、第２のスイッチング素子Ｑ２及び出力端子ＯＵＴ（−）を介して放電負荷３へ供給される。このとき、出力端子ＯＵＴ（−）とＯＵＴ（＋）間の電圧は−Ｖｏｕｔとなる。

次にスイッチング素子駆動回路５は、第１のスイッチング素子Ｑ１をオンし、第２のスイッチング素子Ｑ２をオフするための期間ｔ１の駆動信号を第１の制御端子Ｐ１及び第２の制御端子Ｐ２へ出力する。すると、第１のスイッチング素子Ｑ１はオフからオンへ切り替り、第２のスイッチング素子Ｑ２はオンからオフへ切り替わる。このとき出力端子ＯＵＴ（−）とＯＵＴ（＋）との間には、期間ｔ１、電圧Ｖｙの第１のパルス電圧１１が供給される。期間ｔ１は、通常数μｓｅｃから数１０μｓｅｃである。そして、このｔ１の期間、ＤＣスパッタ電源２から供給される電流は、インダクタＬ、第１のダイオードＤ１及び第１のスイッチング素子Ｑ１を通して電流れる。即ち、図７に示される従来例と異なり、逆バイアス用電源４をこの電流が流れない。そのために、逆バイアス用電源４の容量は増加させる必要が無い。

また、図２に示すように、逆極性の第１のパルス電圧１１は、以降周期Ｔ＝（ｔ１＋ｔ２）の周期パルス電圧１２〜１４として繰り返して発生させる。この周波数は通常数ＫＨｚから数１０ＫＨｚである。また、パルス電圧のデューティ比Ｄは、Ｄ（％）＝ｔ１＊１００／（ｔ１＋ｔ２）と定義して、通常５％〜２０％に設定する。この様に周期的に逆極性のパルス電圧をスパッタ装置の放電負荷３に供給することにより、ターゲット表面に寄生コンデンサが誘起されることを抑制し、スパッタリングの際のプラズマの不安定化、スパッタリング効率の悪化を防止することができる。更に、寄生容量に蓄積された電荷によるアーク放電の発生を防止するように機能する。

図３は、本発明の他の実施の形態に係るスパッタ装置用電源回路１０を表す回路図である。同一の部分又は同一の機能を有する部分は同一の符号により表す。図４は、図３に示すスパッタ装置用電源回路１０の出力端子ＯＵＴ（−）とＯＵＴ（＋）間の電圧波形を示す。

図３に示すパルス電圧発生回路１は、パルス電圧発生回路１の入力端子ＩＮ（−）及びＩＮ（＋）の間に、放電負荷３におけるプラズマ放電の開始を検出するための放電開始判定回路８を備えている。放電負荷３に対して、プラズマが発生していない状態からプラズマを発生させるために、ＤＣスパッタ電源２から入力端子ＩＮ（−）とＩＮ（＋）の間にイグニッション電圧を印加する。このとき、スイッチング素子駆動回路５は、第１のスイッチング素子Ｑ１をオフ状態に、第２のスイッチング素子Ｑ２をオン状態に維持する制御信号を第１の制御端子Ｐ１及び第２の制御端子Ｐ２に供給する。図４示すように、出力端子ＯＵＴ（−）とＯＵＴ（＋）の間にそのイグニッション電圧−Ｖｉｇが現れる。通常、このイグニッション電圧−Ｖｉｇは−１０００Ｖ〜−１８００Ｖの高圧となる。そして放電が開始されると電圧の絶対値が急激に小さくなりオーバーシュート後に定常供給電圧−Ｖｏｕｔに漸近する。

放電開始判定回路８は、入力端子ＩＮ（−）とＩＮ（＋）間の電圧と、入力端子ＩＮ（−）又はＩＮ（＋）を流れる電流を検出し、所定の値（例えば電圧−Ｖ１、電流Ｉ１）に達したときに放電負荷３においてプラズマが発生したと判定する。すると、放電開始判定回路８は開始信号をスイッチング素子駆動回路５に出力する。開始信号を入力したスイッチング素子駆動回路５は、第１のスイッチング素子Ｑ１をオンし、同時に第２のスイッチング素子Ｑ２をオフする制御信号を第１の制御端子Ｐ１及び第２の制御端子Ｐ２のそれぞれに出力する。その結果、期間ｔ１の逆極性の第１のパルス電圧１１が出力端子ＯＵＴ（−）とＯＵＴ（＋）間に供給される。以降、スイッチング素子駆動回路５は駆動信号を第１の制御端子Ｐ１及び第２の制御端子Ｐ２に継続して出力する。その結果、出力端子ＯＵＴ（−）とＯＵＴ（＋）間には周期Ｔ、期間ｔ１の周期パルス電圧１２、１３、１４・・・が継続して供給される。

そして、この逆極性の周期パルス電圧１２、１３、１４・・・が供給される各ｔ１の期間、ＤＣスパッタ電源２から第１のスイッチング素子Ｑ１、第１のダイオードＤ１及びインダクタＬを通して電流が流れる。即ち、この電流は、逆バイアス用電源４を介することなく第１のダイオードＤ１によりバイパスされて流れる。これにより、逆バイアス用電源４の容量を小さくすることができる。

図３に示すパルス電圧発生回路１は、出力端子ＯＵＴ（−）とＯＵＴ（＋）間に、放電負荷３の異常放電を判定するための異常放電判定回路９を備えている。異常放電判定回路９は、出力端子ＯＵＴ（−）、ＯＵＴ（＋）間の電圧及び出力端子ＯＵＴ（−）又はＯＵＴ（＋）を流れる電流を検出し、所定の値（例えば電圧−Ｖ２、電流Ｉ２）に達したときに放電負荷３が異常放電を起こしたと判定する。

すると、異常放電判定回路９はスイッチング素子駆動回路５に対して異常通知信号を出力する。異常通知信号を入力したスイッチング素子駆動回路５は、直ちに第１のスイッチング素子Ｑ１をオンし、第２のスイッチング素子Ｑ２をオフする制御信号を第１の制御端子Ｐ１及び第２の制御端子Ｐ２に出力する。その結果、図４に示すように、期間ｔ１の周期パルス電圧１１〜１４とは独立に、電圧Ｖｙ、期間ｔ１’の単パルス電圧１５が出力端子ＯＵＴ（−）とＯＵＴ（＋）間に供給される。これにより、放電負荷３の異常放電を安定化させることができ、スパッタレートの変化や堆積される薄膜の膜質変化を最小限に抑制することができる。なお、単パルス電圧１５の期間ｔ１’は、放電負荷３の特性に従って、ｔ１と等しくしても良いし、異なるようにしてもよい。

図３に示すパルス電圧発生回路１は、第１のスイッチング素子Ｑ１がオフ動作を行う際に発生するサージ電圧を抑制するために、第１のスイッチング素子Ｑ１と並列に接続するスナバ回路７を備えている。スナバ回路７は、接続点γにアノードを接続する第２のダイオードＤ２と、第２のダイオードＤ２のカソードと接続点βとの間に並列に接続した抵抗ＲとコンデンサＣとにより構成されている。これにより、第１のスイッチング素子Ｑ１がオフするときに発生する大きなサージ電圧は、第２のダイオードＤ２とコンデンサＣを介して開放され、その発生が抑制される。その結果、第１のスイッチング素子Ｑ１がサージ電圧により破壊されることも防止される。

図５は、スナバ回路７の他の実施の形態を表す回路図である。図５（ａ）に示すスナバ回路７は、アノードを接続点γに接続し、カソードをコンデンサＣ３を介して接続点βに接続する第３のダイオードＤ３と、この第３のダイオードＤ３と並列接続する抵抗Ｒ３とから構成されている。図５（ｂ）は、２つの第１のスイッチング素子Ｑ１ａとＱ１ｂとが直列接続する場合の、スナバ回路７の一例を表す回路図である。接続点γから接続点βに向けて、第４のダイオードＤ４、コンデンサＣ４、第５のダイオードＤ５、コンデンサＣ５が直列接続する。コンデンサＣ４と第５のダイオードＤ５との接続点が２つの第１のスイッチング素子Ｑ１ａとＱ１ｂとの接続点と接続する。更に、第５のダイオードＤ５とコンデンサＣ５との間の接続点と接続点γとの間に抵抗Ｒ４が接続し、第４のダイオードＤ４とコンデンサＣ４との接続点と接続点βとの間に抵抗Ｒ５が接続する構成を有している。

なお、以上において、スナバ回路７は、第１のスイッチング素子Ｑ１と並列に接続した例について説明したが、第２のスイッチング素子Ｑ２にも同様にスナバ回路７を接続すれば、第２のスイッチング素子Ｑ２の動作時に発生するサージ電圧を防止することができる。

図６は、本発明に係る他の実施の形態に係るスパッタ装置用電源回路１０を表す回路図であり、図１に示した回路図の変形例である。なお、図６に示した図においては、図１に示した回路図に係るスイッチング素子駆動回路５を省略してある。同一の部分又は同一の機能を表す部分は同一の符号を付した。ＤＣスパッタ電源２からパルス電圧発生回路１を介してスパッタ装置の放電負荷３へ電力を供給する。パルス電圧発生回路１は、ＤＣスパッタ電源２の負極と放電負荷３へ出力するための出力端子ＯＵＴ（−）との間に接続するインダクタＬと、ＤＣスパッタ電源２と出力端子ＯＵＴ（＋）との間に接続する第２のスイッチング素子Ｑ２と、２つの出力端子ＯＵＴ（−）と出力端子ＯＵＴ（＋）間に直列接続する第１のスイッチング素子Ｑ１及び逆バイアス用電源４と、第１のスイッチング素子Ｑ１と逆バイアス用電源４との間の接続点βと第２のスイッチング素子Ｑ２のＤＣスパッタ電源２側の接続点αとの間に接続する第１のダイオードＤ１とから構成されている。

そして、第１のスイッチング素子Ｑ１の第１の制御端子Ｐ１と第２のスイッチング素子Ｑ２の第２の制御端子Ｐ２とに図示しないパルス電圧発生回路から相補的なパルス信号を与える。即ち、第１の制御端子Ｐ１に第１のスイッチング素子Ｑ１をオフする電圧を印加している間は、第２の制御端子Ｐ２に第２のスイッチング素子Ｑ２をオンする電圧を印加して、ＤＣスパッタ電源２からの直流電力を出力端子に供給する。そして、第１の制御端子Ｐ１に第１のスイッチング素子Ｑ１をオンする電圧を印加している間は、第２の制御端子Ｐ２に第２のスイッチング素子Ｑ２をオフする電圧を印加する。これにより、図２に示すような電圧波形の電力を出力端子ＯＵＴ（−）、ＯＵＴ（＋）に供給する。第２のスイッチング素子Ｑ２がオフし第１のスイッチング素子Ｑ１がオンして、逆バイアス用電源４から逆バイアスが出力端子ＯＵＴ（−）、ＯＵＴ（＋）に出力されている間は、インダクタＬ及びＤＣスパッタ電源２を流れる電流はバイパス用の第１のダイオードＤ１を介して流れることになる。これにより、逆バイアス用電源４に対する負荷を減少させることができる。

なお、図１、図３、図５において示したスイッチング素子駆動回路５、放電開始判定回路８、異常放電判定回路９及びスナバ回路７を本図６のパルス電圧発生回路１に適用することができることはいうまでもない。

本発明の実施形態に係るスパッタ装置用電源回路を表す回路図である。 本発明の実施形態に係るスパッタ装置用電源回路の出力電圧波形図である。 本発明の他の実施形態に係るスパッタ装置用電源回路を表す回路図である。 本発明の他の実施形態に係るスパッタ装置用電源回路の出力電圧波形図である。 本発明の実施形態に係るスパッタ装置用電源回路に用いられるスナバ回路図である。 本発明の実施形態に係るスパッタ装置用電源回路を表す回路図である。 従来公知のスパッタ装置用電源回路を表す回路図である。 従来公知のスパッタ装置用電源回路を表す回路図である。

符号の説明

１ パルス発生回路
２ ＤＣスパッタ電源
３ 放電負荷
４ 逆バイアス用電源
５ スイッチング素子駆動回路
７ スナバ回路
８ 放電開始判定回路
９ 異常放電判定回路
Ｌ インダクタ
Ｑ１ 第１のスイッチング素子
Ｑ２ 第２のスイッチング素子
Ｐ１ 第１の制御端子
Ｐ２ 第２の制御端子

Claims (5)

1. スパッタ装置のターゲットに電力を供給するための２つの出力端子と、前記２つの出力端子に直流電力を供給するための直流電源と、前記出力端子に前記直流電力とは逆極性の電圧を供給するための逆バイアス用電源とを備えるスパッタ装置用電源回路において、
   前記逆バイアス用電源の出力を制御するための第１のスイッチング素子と、１つの制御端子と２つの端子を有し前記直流電力の供給を制御するための第２のスイッチング素子と、電流バイパス用の第１のダイオードとを更に備え、
   前記２つの出力端子間に前記第１のスイッチング素子と前記逆バイアス用電源とを電気的に直列に接続し、
   前記第２のスイッチング素子の前記２つの端子の一方の端子を前記２つの出力端子のうちの一方の出力端子に電気的に接続し、
   直列接続する前記第１のスイッチング素子と前記逆バイアス用電源との接続点と、前記第２のスイッチング素子の前記２つの端子の他方の端子との間に前記第１のダイオードを電気的に接続し、
   前記第１のスイッチング素子と前記第２のスイッチング素子とを相補的にオン・オフ駆動することにより、前記２つの出力端子に前記直流電力とは逆極性のパルス電圧を供給することを特徴とするスパッタ装置用電源回路。
2. 前記第１のスイッチング素子と前記第２のスイッチング素子を駆動するためのスイッチング素子駆動回路を備えることを特徴とする請求項１に記載のスパッタ装置用電源回路。
3. 前記直流電源から供給される電圧及び電流を検出して放電が開始されたことを判定し、前記スイッチング素子駆動回路に開始通知信号を出力して、前記逆極性のパルス電圧を周期的に発生させるための放電開始判定回路を備えることを特徴とする請求項２に記載のスパッタ装置用電源回路。
4. 前記出力端子から供給される電圧及び電流を検出して異常放電が発生したことを判定し、前記スイッチング素子駆動回路に異常通知信号を出力して、前記逆極性のパルス電圧を発生させるための異常放電判定回路を備えることを特徴とする請求項２又は請求項３に記載のスパッタ装置用電源回路。
5. 第２のダイオード、抵抗及びコンデンサを含み、前記第１のスイッチング素子と並列に接続するスナバ回路を備えることを特徴とする請求項１〜４のいずれか１項に記載のスパッタ装置用電源回路。

Images