JP2004006146A - 放電用電源、スパッタリング用電源及びスパッタリング装置 - Google Patents
放電用電源、スパッタリング用電源及びスパッタリング装置 Download PDFInfo
- Publication number
- JP2004006146A JP2004006146A JP2002160456A JP2002160456A JP2004006146A JP 2004006146 A JP2004006146 A JP 2004006146A JP 2002160456 A JP2002160456 A JP 2002160456A JP 2002160456 A JP2002160456 A JP 2002160456A JP 2004006146 A JP2004006146 A JP 2004006146A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- discharge
- capacitance
- sputtering
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Plasma Technology (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【解決手段】直流電源部(DCP)と、その正極と負極に並列に接続された第1のキャパシタンス(C1)と、前記正極及び負極の少なくともいずれか一方に接続された第1のインダクタンス(L1)と、を有する振動電流生成部(VCG)と、を備え、その振動電流生成部は、第1のキャパシタンスに対して並列に接続された第2のキャパシタンス(C2)と、直流電源部の前記正極から負極に向けた電流を第2のキャパシタンスに対して順方向として流す整流手段(D2)と、第2のキャパシタンスに充電された電荷を放電する放電手段(R2、ZD、VR)と、を有する放電電圧記憶回路を含むことを特徴とする放電用電源を提供する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、放電用電源、スパッタリング用電源及びスパッタリング装置に関し、特に、アーク放電の発生を防ぎつつDC(direct current)電圧を印加して安定なプラズマ放電あるいはグロー放電が可能な放電用電源、スパッタリング用電源及びこれを用いたスパッタリング装置に関する。
【0002】
【従来の技術】
各種のプラズマ応用機器やグロー放電応用機器などにおいては、放電中にアーク放電が発生すると機器の動作に弊害が生ずる場合が多い。このため、アーク放電を確実且つ迅速に遮断することができる放電用電源が必要とされる場合が多い。以下、この具体例として、薄膜形成に用いられるスパッタリング装置を例に挙げて説明する。
【0003】
図9は、DCスパッタリング装置の要部構成を表す模式図である。このスパッタリング装置は、真空チャンバ101とスパッタリング用直流電源110とを有する。電源110の陽極は、接続ケーブル120Aを介してチャンバ101に接続され、接地電位とされている。一方、電源110の陰極は、接続ケーブル120Bを介して、チャンバ101の内部に設けられたスパッタリング・ターゲット104に接続されている。そして、チャンバ101の内部には、薄膜を堆積する基板100が設置される。
【0004】
成膜に際しては、まず、真空排気ポンプ106によりチャンバ101内を真空状態にし、ガス供給源107からアルゴン(Ar)などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源110によりターゲット104とチャンバ101との間に電界を印加し、グロー放電108を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット104の表面に衝突し、ターゲット104の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット104の材料からなる薄膜を基板100の上に形成することができる。
【0005】
このようなスパッタリング装置は、半導体装置、CD(Compact Disk)、DVD(Digital Versatile Disk)液晶表示装置をはじめとする各種の製品の薄膜形成工程において広く用いられている。
【0006】
しかし、このようなスパッタ動作中に、アーク放電150が生ずる場合がある。このようなアーク放電150は、ターゲット104の近傍において生ずる場合が比較的多い。そして、このようなアーク放電150が生ずると、局所的に大電流が流れるために、ターゲット104や基板100に損傷が生ずる。
【0007】
例えば、ターゲット104の側でアーク放電150が生ずると、ターゲット104の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板100の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【0008】
従って、このようなアーク放電による被害を防ぐために、電源110にアーク抑制手段を設ける必要がある。
【0009】
DCスパッタリングのアーク放電を抑制する方法としては、以下のようなものが挙げられる。
【0010】
(1)周期的に電源出力を止め休止期間を設けることによってアーク放電を抑制する。
【0011】
(2)アーク放電のスイッチ作用と電源の出力回路に設けたLCの振動によって電流を反転させることによりアーク放電を消去する。
【0012】
(3)アーク放電を検出して、スイッチ素子でアーク電流を止める。この場合、負荷に直列にスイッチ素子を入れて止める方法と並列に入れる方法がある。
【0013】
(4)アーク放電を検出してスイッチ素子を動作させ逆電圧をかけて消去する。
【0014】
(5)周期的にスイッチ素子を動作させ逆電圧をかけてアーク放電を抑制する。
【0015】
これらのうち、スイッチ素子を使う方法については、本発明者らは、特許第2835322号公報や、特許第2835323号公報において開示した。
【0016】
一方、上記(1)の方法については、スパッタリングが中断されるために、スループットが低下するという問題がある。
【0017】
これに対して、上記(2)の振動電流による方法の場合、スイッチ素子などを用いることなくアーク放電を抑制しうる点で、装置構成を簡略にできる可能性がある。
【0018】
図10は、本発明者が本発明に至る過程で試作した放電用電源を表す模式図である。
【0019】
すなわち、同図に例示した電源110Zは、直流電源部DCPと、振動電流生成部VCGと、を有する。
【0020】
直流電源部DCPは、チャンバ101に正極、ターゲット104に負極の電圧を印加してスパッタリングを行うための電源であり、直流電圧源DCと平滑化インダクタL0を有する。
【0021】
このようにして得られた直流電源部DCPからのDC出力は、振動電流生成部VCGと送電ケーブル120A、120Bを介してチャンバに供給される。
【0022】
振動電流生成部VCGは、振動電流生成用のコンデンサC1とインダクタンスL1とを有し、LC共振回路により振動電流を生成する。
【0023】
以上説明した構成によれば、直流電源部DCPの出力端にLC共振回路を有する振動電流生成部VCGを設けることにより、アーク放電が生じた時に、そのスイッチ作用を利用して振動電流を発生させることができる。この振動電流が0A(ゼロ・アンペア)をクロスして逆方向となった時、アーク放電の整流作用(ホット・スポットのみから熱電子が放出されているので、逆電圧がかかると電流は流れない)によって電流を止めてアークを消すことが可能である。
【0024】
【発明が解決しようとする課題】
しかし、本発明者の独自の検討の結果、このような振動電流によるアーク消去機構を有する放電用電源の場合、その動作に関して改善の余地があることが判明した。
【0025】
すなわち、図10に例示した電源により、振動電流を発生させてアーク消去を行った場合、スパッタ電流が大きいとアークが消えた後、スパッタのプラズマが減衰していることがある。このようにプラズマが減少すると、インダクタンスL1から供給される電流のうちでスパッタに消費される割合が少なくなり、余りの電流成分が振動用のコンデンサC1に急速にチャージされて電圧が上昇する現象が起こる。定常値より高い電圧が加わったスパッタのプラズマは、急速に濃くなってインピーダンスが下がる。このため、振動用のコンデンサC1から供給される電流により定常値の倍以上のスパッタ電流が流れて、再度アーク放電が発生する確率が高くなる。
【0026】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、迅速且つ確実にアーク放電を消去でき、且つアーク放電の再発を確実に阻止できる放電用電源、スパッタリング用電源及びそれを用いたスパッタリング装置を提供することにある。
【0027】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第1のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第1のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、第2のキャパンシタンスを有する放電電圧記憶回路を含み、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第2のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第2のキャパシタンスに充電された電荷を放電することを特徴とする。
【0028】
上記構成によれば、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【0029】
また、本発明の第2の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第1のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第1のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第1のキャパシタンスに対して並列に接続された第2のキャパシタンスと、前記直流電源部の前記正極から前記負極に向けた電流を前記第2のキャパシタンスに対して順方向として流す整流手段と、前記第2のキャパシタンスに充電された電荷を放電する放電手段と、を有する放電電圧記憶回路を含むことを特徴とする。
【0030】
上記構成によっても、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【0031】
また、上記第2の放電用電源において、前記第2のキャパシタンスと前記整流手段とは直列に接続されてなるものとすることができる。
【0032】
また、前記放電手段は、前記第2のキャパシタンスに並列に接続された抵抗を含むものとすることができる。
【0033】
また、前記放電手段は、前記整流手段に並列に接続された抵抗を含むものとすることもできる。
【0034】
また、上記いずれの放電用電源においても、前記放電電圧記憶回路は、前記第1のキャパシタンスの両端に接続されてなるものとすることができる。
【0035】
また、前記放電電圧記憶回路は、前記第1のインダクタンス及び前記第1のキャパシタンスからなる直列回路に対して並列に接続されてなるものとすることができる。
【0036】
また、前記第2のキャパシタンスは、前記第1のキャパシタンスよりも大きいものとすることができる。
【0037】
また、前記直流電源部は、第2のインダクタンスを有し、
前記第2のインダクタンスをL0、定常的な放電電流をIsp、定常的な放電電圧をVsp、最大許容電圧をVmax、前記第1のキャパシタンスをC1とした時に、前記第2のキャパシタンスC2は、
C2≧L0×Isp2/(Vmax2−Vsp2)−C1
なる条件を満たすものとすることができる。
【0038】
一方、本発明のスパッタリング用電源は、
ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、
上記のいずれかの放電用電源を備え、前記振動電流生成部を介して出力される放電用電力のうちの負出力を前記ターゲットに接続して前記スパッタを実施可能としたことを特徴とする。
【0039】
また、本発明のスパッタリング装置は、このスパッタリング用電源と、前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、を備えたことを特徴とする。
【0040】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【0041】
図1は、本発明の実施の形態にかかる放電用電源及びそれを用いたスパッタリング装置を表す模式図である。
【0042】
すなわち、同図に例示した電源110Aは、直流電源部DCPと、振動電流生成部VCGと、を有する。直流電源部DCPは、直流電圧源DCと、平滑化インダクタンスL0とを有する。
【0043】
図2は、直流電圧源DCの具体的な構成例を表す模式図である。
【0044】
直流電源部DCPは、チャンバ101に正極、ターゲット104に負極の電圧を印加してスパッタリングを行うための電源である。その構成は、例えば図2に例示した如く、R、S、Tの3相交流入力を受ける整流ダイオード群DB1、スイッチングトランジスタIGBT及び還流ダイオードFWDからなるインバータINV、変圧トランスT1、整流ダイオード群DB2、及び平滑化インダクタL0を有する。
【0045】
この直流電源部DCPの出力は、制御回路CCにより制御される。すなわち、制御回路CCは、インバータINVを構成するトランジスタIGBTに対してゲートパルスを与えることにより、その動作を制御する。
【0046】
このようにして得られた直流電源部DCPからのDC出力は、振動電流生成部VCGと送電ケーブル120A、120Bを介してチャンバに供給される。
【0047】
振動電流生成部VCGは、振動電流生成用のコンデンサC1とインダクタンスL1とを有し、LC共振回路により振動電流を生成する。また、振動電流生成部VCGにおいて、電流検出器IMと分圧回路VMを設け、スパッタ電流すなわちターゲット104に流れる電流と、スパッタ電圧をそれぞれモニタすることもできる。
【0048】
なお、振動電流生成部VCGの電気成分には、チャンバ101及びターゲット104までの同軸送電ケーブル120A、120Bも含まれる。すなわち、50Ωの同軸ケーブルのインダクタンスは、0.25μH/mであり、その容量は100pF/mである。これに対して、ターゲット104の静電容量は、通常は300pF以下である。
【0049】
またここで、直流電源部DCPのインダクタンスL0は、電源の出力フィルタ用のインダクタンスであり、振動電流生成部VCGのインダクタンスL1よりも充分大きな値(30倍以上)を用いることが望ましい。
【0050】
そして、本発明においては、振動電流生成部VCGにさらに、放電電圧記憶回路IVMが設けられている。図1に例示した構成の場合、放電電圧記憶回路IVMは、コンデンサC1に対して並列に接続されている。そして、放電電圧記憶回路IVMは、コンデンサC2と抵抗R2との並列回路がダイオードD2に対して直列に接続された構成を有する。
【0051】
以上説明した構成によれば、直流電源部DCPの出力端にLC共振回路を有する振動電流生成部VCGを設けることにより、アーク放電が生じた時に、そのスイッチ作用を利用して振動電流を発生させることができる。そして、この振動電流が逆方向となった時、アーク放電の整流作用によって電流を止めてアークを消すことが可能である。
【0052】
そしてさらに、放電電圧記憶回路IVMを設けることにより、アーク消去後に、振動電流が再び通常動作の方向(チャンバ101の側が正極で、ターゲット104の側が負極)に流れる際に、スパッタ電圧の過度の上昇を抑制し、減衰したプラズマに過度の電圧が印加されないようにする作用が得られる。
【0053】
以下、実測データに基づいて、その動作について詳述する。
【0054】
まず、放電電圧記憶回路IVMを設けない比較例について説明する。
【0055】
図3は、比較例の放電用電源の動作を例示するグラフ図である。すなわち、同図は、図10に表したように放電電圧記憶回路IVMを設けない振動電流生成部VCGにおいて振動電流が発生し、アークが消去する波形を表す。
【0056】
ここで、図3の横軸は時間を表し、それぞれスパッタ状態S、アーク放電状態A、休止状態Rに分類されている。そして、同図の波形は、ターゲット104の電圧と電流をそれぞれ表す。ここで、ターゲット電圧は、チャンバー101を基準にターゲット104を測定しているので、Bアンダーバーの位置を基準(ゼロボルト)としてマイナス側に表れる。また、ターゲット電流は、Cアンダーバーを基準(ゼロアンペア)してプラス側に表した。
【0057】
また、電圧のスケールは、200V/div、電流のスケールは、20A/divで、時間軸は、10μs/divとした。
【0058】
図3をその時間軸に沿って説明すると、最初、600V、22Aで安定にスパッタリング状態(S)にあり、その後、放電電圧が80V弱まで突然下がった時点がアーク発生(A)である。この時、コンデンサC1にはスパッタ電圧600Vが既にチャージされていて、ターゲット電圧が80Vに下がった訳であるから、(L1)+(同軸ケーブル120A、120B)のインダクタンスLにその差分の電圧(600−80)=520Vが印加され、520V=L×di/dtとなり、ターゲット電流は急上昇する。同時に、コンデンサC1の電圧は、このターゲット電流を供給するために下がっていく。
【0059】
振動電流は、コンデンサC1の電荷がゼロになった時点で最大となり、その値は、CV2=LI2のエネルギー保存式(注:式の両辺の1/2は省略)を満たす値となる。すなわち、アーク放電電圧80Vを考慮して計算すると、次式の関係が得られる。
ここで、Vspはスパッタ電圧、Varc)はアーク放電電圧、Lcable)はケーブル120A、120Bのインダクタンス、Ipは振動電流をそれぞれ表す。この式を変形すると、次式が得られる。
(Vsp−Varc)/Ip = ((L1+Lcable)/C1)1/2 (2)
すなわち、振動電流Ipは (L/C)1/2と直前のスパッタ電圧で決まる。振動の周期Tは、T=2π(LC)1/2であるので、周期Tと電圧変化dVと振動電流Ipから、インダクタンスLとコンデンサCを逆算できる。
dV/Ip = (L/C)1/2 (3)
T = 2π(LC)1/2 (4)
(3)式と(4)式の両辺をそれぞれかけると、次式が得られる。
一方、(4)式の両辺を(3)式の両辺で割ると次式が得られる。
(5)式よりLを求めると以下の如くとなる。
また、(6)式よりCを求めると以下の如くとなる。
これらの値は、実際の回路定数(L=(20+2.5)μH、C=0.102μF)に近い値である。ここで、ケーブル120A、120Bとターゲット104のコンデンサ成分は、ケーブル120A、120Bの長さを10mとしても 100pF/m×10m+300pF=1300pF=0.0013μF程度であるので、コンデンサC1の容量の1/100程度となり、無視できる。
【0060】
図3において、点線で表した正弦波がアーク振動電流であり、この振動電流の中心がスパッタ電流である。また、破線VC1は、アーク開始時点以降のコンデンサC1の電圧の変化を表す。
【0061】
振動電流がピークに向けて上昇する時に、コンデンサC1の電圧でVC1は0ボルトを下回り、振動電流Sがピークを超えて再び低下してスパッタ電流Ispのレベルを下回る時に、コンデンサC1の電圧VC1は最大の逆電圧まで上昇する。
【0062】
振動電流が0A(厳密にはアーク放電が維持される電圧レベル)を下回った以降は、アーク放電の整流作用により、アークに電流は流れない(すなわち、インダクタンスL1による電流が0Aとなる)から、VC1電圧とターゲット電圧は同じになり、コンデンサC1はインダクタンスL0が定電流に保っていたスパッタ電流Ispによってチャージされ200Vを越えた時点からスパッタの放電電流が増加していく。
【0063】
ここで、アーク放電が消えるのは、振動電流が0Aを切ってからアーク維持電圧以上になる期間、アークにエネルギーが供給されないため、ホットスポットが冷却されて熱電子が出なくなるためである。図3に例示した波形からは、この期間は3μs弱と読める。但し、この期間をどこまで短くしてもアークを消すことができるかについては、各種のパラメータを考慮する必要がある。
【0064】
アーク消去期間を決定するパラメータとしては、例えば、以下のものを挙げることができる。
【0065】
(1)ターゲット物性(仕事関数、熱伝導率、表面酸化:表面の仕事関数、表面温度など)
(2)スパッタ電力(電圧、電流)
(3)振動電流のピーク電流、振動周期(LC値)
(4)スパッタ雰囲気(アルゴン圧力、残留ガス分圧、添加ガスの種類など)
また、図3においてスパッタの放電が止まっているのは、アークが発生してから、再び電圧が200Vを越えるまでの、約10マイクロ秒の期間である。アークが消えてスパッタに戻った時、プラズマの密度が低下しているために、電流がスパッタ電流Ispにすぐ戻らない。このため、ターゲット電圧がマイナス1300V付近まで跳ね上がる。この「跳ね上がり」の過程で、希薄になっていたプラズマ濃度が上がるため、電圧の上昇に遅れてスパッタ電流が約50Aまで上昇してしまう。
【0066】
図3に例示した波形の場合は、スパッタ電流は、約50Aまで上昇した後に、減衰振動して収まっている。しかし、このようにアークが消えた後に、スパッタ電圧が跳ね上がり、大量のスパッタ電流が流れると、再度、アーク放電が生ずる場合がある。
【0067】
図4は、比較例の放電用電源において2回続けてアーク放電が発生した場合を表すグラフ図である。すなわち、同図は、やはり図10に表した比較例の放電用電源において得られた動作波形である。
【0068】
図4を見ると、1回目のアーク放電が発生した後、振動電流によりアークが消去され、ターゲット電圧がマイナス1400Vまで跳ね上がり、これに続いてターゲット電流が60A近くまで上昇した時点で2回目のアーク放電が発生し、ピーク電流は90A近くに達している。但し、この場合には、この2回目のアーク放電の後にも、振動電流の下限が0Aを下回って5マイクロ秒弱の間休止したために、アークは消去された。
【0069】
以上、図3及び図4を参照しつつ説明したように、放電電圧記憶回路IVMを設けない場合、振動電流によりアーク放電が消去された後に、プラズマが希薄となるために、振動電流の方向が正方向に反転した後、ターゲット電圧が過度に上昇して、再びアーク放電が生ずる可能性がある。
【0070】
これに対して、本発明によれば、放電電圧記憶回路IVMを設けることにより、アーク消去後のターゲット電圧の過度の上昇を抑制できる。
【0071】
図5は、本発明の放電用電源の動作を例示するグラフ図である。すなわち、同図は、通常のスパッタ動作中にアーク放電が発生し、振動電流生成部VCGによって振動電流が発生して、アークが消去する波形を表す。
【0072】
図5をその時間軸に沿って説明すると、この電源は、最初の約20マイクロ秒の間、約600V、22Aで安定にスパッタリングしている状態(S)にある。この時、コンデンサC1にはスパッタ電圧600Vがチャージされている。そして、放電電圧記憶回路IVMのコンデンサC2も、同様にスパッタ電圧600Vがチャージされた状態とされている。
【0073】
この後、約20マイクロ秒経過後、放電電圧が80V弱まで突然下がった時点がアーク発生(A)である。ターゲット電圧が80Vに下がった訳であるから、(L1)+(同軸ケーブル120A、120B)のインダクタンスLにその差分の電圧(600−80)=520Vが印加され、520V=L×di/dtとなり、ターゲット電流は急上昇する。同時に、コンデンサC1、C2の電圧は、このターゲット電流を供給するために下がっていく。
【0074】
振動電流は、コンデンサC1、C2の電荷がゼロになった時点で最大となり、その値は、(C1+C2)V2=LI2のエネルギー保存式(注:式の両辺の1/2は省略)を満たす値となる。
【0075】
図5において、点線で表した正弦波がアーク放電による振動電流であり、この振動電流の中心がスパッタ電流である。また、破線VC1は、アーク開始時点以降のコンデンサC1の電圧の変化を表す。
【0076】
振動電流がピークに向けて上昇する時に、コンデンサC1の電圧VC1は0ボルトを下回り、振動電流がピークを超えて再び低下してスパッタ電流Ispのレベルを下回る時に、コンデンサC1の電圧VC1は最大の逆電圧まで上昇する。この時、放電電圧記憶回路IVMのコンデンサC2は、ダイオードD2の作用により、電流はほぼゼロの状態を維持する。
【0077】
振動電流が0A(厳密にはアーク放電が維持される電圧レベル)を下回った以降は、アーク放電の整流作用により、アークに電流は流れない。すなわち、アーク放電を消去することができる。
【0078】
ターゲット電流が流れないと、VC1電圧とターゲット電圧は同じになり、コンデンサC1はインダクタンスL0が定電流に保っていたスパッタ電流Ispによってチャージされ、200Vを越えた時点からスパッタの放電電流が増加していく。
【0079】
図5において、アークが消えて振動電流の方向がスパッタ状態の方向に戻った時、プラズマが薄くなっているために、ターゲット電流が通常のスパッタ電流Ispにすぐ戻らない。このため、ターゲット電圧が通常のスパッタ電圧を超えてマイナス方向に跳ね上がろうとする。このようにターゲット電圧が跳ね上がると、図3に関して前述したように大量のスパッタ電流が流れたり、図4に関して前述したように、再度アーク放電が生ずる可能性が高くなる。
【0080】
これに対して、本発明によれば、直前のスパッタ電圧を超えた時点から放電電圧記憶回路IVMのコンデンサC2を充電する電流が流れることにより、ターゲット電圧の上昇を抑えることができる。その結果として、図5に表したように、ターゲット電圧のマイナス方向への「跳ね上がり」は、通常のスパッタ電圧であるマイナス600ボルトを(マイナス方向に)わずかに超える程度に抑制される。つまり、放電電圧記憶回路IVMを設けることにより、アークが消えた後の、ターゲット電圧の「跳ね上がり」を抑制し、再度のアーク放電の発生を阻止できる。
【0081】
放電電圧記憶回路IVMのコンデンサC2の容量は、定格のスパッタ電流がインダクタンスL0に流れていて、突然放電が止まった時に、所定の最大電圧を越えないような容量以上に設定することが望ましい。
【0082】
例えば、スパッタ電圧が600V、スパッタ電流が25A、すわなち、600(V)×25(A)=15000Wの出力の放電用電源で、最大1000Vを越えないとする場合を例に挙げると以下の如くである。
【0083】
まず、インダクタンスL0にスパッタ電流Ispが流れており、コンデンサC2には定常的なスパッタ電圧Vspがチャージされている状態で、放電が止まった場合、次式が成立する。
1/2×L0×Isp2=1/2(1000V2−Vsp2)×C2 (9)
インダクタンスL0に25Aのスパッタ電流が流れており、コンデンサC2には600Vがチャージされているとすると、Ispは25A、Vspは600Vとなり、次式が得られる。
L0×252=(1000V2−6002)×C2
従って、コンデンサC2の容量は、次式により表される値よりも大きくすることが望ましい。
すなわち、コンデンサC2の容量は、インダクタンスL0と、スパッタ電流(出力電力)と、所定の最大点火電圧と、に応じて適宜決定することができる。
【0084】
また、より一般的な表現として、(9)式から、コンデンサC2は次式の範囲を満たすことが望ましいことが分かる。
C2≧L0×Isp2/(Vmax2−Vsp2) (11)
ここで、Ispはスパッタ電流、Vspは定常的なスパッタ電圧、Vmaxは最大許容電圧をそれぞれ表す。つまり、コンデンサC2の容量を(11)式の範囲とすれば、ターゲット電圧を最大許容電圧Vmax以下の範囲に抑えることができ、アーク放電の再発を確実に阻止することが可能となる。
【0085】
なお、図1の回路においてコンデンサC2に対して並列に接続された抵抗R2は、過電圧の放電用である。すなわち、電圧が跳ね上がった時は、直列に接続されたダイオードを通して順方向電流によりコンデンサC2を充電することにより、過電圧を抑制するが、抵抗R2は、このコンデンサC2を、常にゆっくり放電させ、通常のスパッタ条件に戻った後も、コンデンサC2は、スパッタ電圧に充電された状態が維持される。
【0086】
以上説明したように、本発明によれば、振動電流発生部に放電電圧記憶回路IVMを設けることにより、アークが消去された後のターゲット電圧の過度の上昇を抑制し、再度アーク放電が生ずるという問題を阻止できる。その結果として、迅速且つ確実なアーク放電の遮断と、その後の速やかな通常動作の再開が確保でき、安定に動作して生産性にすぐれた放電用電源を提供できる。
【0087】
図6は、本発明の変形例を表す模式図である。同図については、図1乃至図5に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。なお、図6においては、直流電源部DCPを図1の如く簡略化して表した。
【0088】
本変形例においては、放電電圧記憶回路IVMは、インダクタンスL1とコンデンサC1の両端に対して並列に接続されている。そして、この放電電圧記憶回路IVMは、ダイオードD2と抵抗R2とが並列接続された回路にコンデンサC2が直列に接続された構成を有する。
【0089】
このような放電電圧記憶回路IVMにおいても、アークが消去されて振動電流の方向が正方向に転じた後に、コンデンサC2に充電電流が流れることにより、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【0090】
また、この場合の抵抗R2も、過電圧の放電用として作用する。すなわち、ターゲット電圧が跳ね上がろうとする時は、直列に接続されたダイオードD2を介してコンデンサC2が充電されて過電圧が抑制されるが、通常のスパッタ電圧に戻った時、コンデンサC2のチャージが抵抗R2を通してゆっくり放電され、コンデンサC2の電圧はスパッタ電圧に戻る。
【0091】
また、このような放電電圧記憶回路IVMは、図7に例示したように、振動電流生成部のコンデンサC1の両端に接続してもよい。
【0092】
図8は、本発明において用いることができる放電電圧記憶回路IVMの他の変形例を表す模式図である。
【0093】
すなわち、図8(a)乃至(d)に表した変形例の場合、ツェナー・ダイオードZDやバリスタVRを追加することにより、コンデンサC2の充電と放電の際の電流の流れを適宜調節することができる。
【0094】
すなわち、同図(a)に表した放電電圧記憶回路IVMの場合、ツェナー・ダイオードZDと抵抗R2との直列回路がコンデンサC2に対して並列に接続されている。この回路においては、ツェナー・ダイオードZDの動作電圧をスパッタ電圧とほぼ同じに設定することにより、過電圧になった場合だけコンデンサC2を放電させるので、電力消費が低減し、省エネ効果が得られる。また、ツェナー・ダイオードZDを設けない場合と比較して、抵抗R2の値を小さく選べるので、コンデンサC2の電圧を放電電圧に戻す時間を短くでき、迅速な動作が得られるという効果も得られる。
【0095】
次に、図8(b)に表した放電電圧記憶回路IVMの場合、バリスタVRと抵抗R2との直列回路がコンデンサC2に対して並列に接続されている。バリスタVRは、ツェナー・ダイオードZDとほぼ同様の動作、すなわち低電圧動作をするので、図8(a)の回路とほぼ同様の作用効果が得られる。さらにまた、電気素子の選択の範囲としては、バリスVRのほうがツェナー・ダイオードZDよりも電力容量の大きなものが得やすい。
【0096】
次に、図8(c)に表した具体例の場合、ツェナー・ダイオードZDと抵抗R2との直列回路がダイオードD2に対して並列に接続されている。この回路の場合、コンデンサC2から流れ出す電流は、スパッタ電圧VSPとツェナー・ダイオードZDの電圧VZDとの和すなわち(VSP+VZD)がコンデンサC2の電圧より低い場合に流れるので、コンデンサC2の電圧は、スパッタ電圧VSPよりもZD電圧VZDだけ高い電圧に保たれる。つまり、ツェナー・ダイオードZDの電圧VZDをスパッタ電圧VSPの1〜2割に選ぶと、電圧の跳ね上がり量を選択して、プラズマ濃度の戻りを最適化できる。
【0097】
また、正常スパッタ時は、抵抗R2に全く電流が流れないので、消費電力を低減できる、つまり省エネ効果も得られる。
【0098】
次に、図8(d)に表した具体例は、同図(c)の回路と同様の作用効果を奏する。つまり、前述したように、バリスタVRは、ツェナー・ダイオードZDとほぼ同様の動作、すなわち低電圧動作をするので、バリスタVRの電圧VVRをスパッタ電圧VSPの1〜2割に選ぶと、電圧の跳ね上がり量を選択して、プラズマ濃度の戻りを最適化できる。また、正常スパッタ時は、抵抗R2に全く電流が流れないので、消費電力を低減できる、つまり省エネ効果も得られる。
【0099】
また、これらの図8(a)〜(d)に例示した放電電圧記憶回路IVMのいずれも、図1に例示したようにコンデンサC1の両端に接続してもよく、あるいは、図6に例示したように、コンデンサC1とインダクタンスL2の両端に接続してもよい。
【0100】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【0101】
例えば、本発明の直流電源部、振動電流生成部、放電電圧記憶回路、制御回路、その他スパッタリング装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【0102】
より具体的には、例えば、放電用電源に設けられる各回路の具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【0103】
また、本発明の放電用電源は、スパッタリングのみならず、直流電圧を印加することにより、放電を生じさせる必要のある各種の用途に対して同様に適用して同様の作用効果を得ることができる。
【0104】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての放電用電源、スパッタリング用電源及びスパッタリング装置は本発明の範囲に包含される。
【0105】
【発明の効果】
以上説明したように、本発明によれば、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【0106】
そのため、スパッタ電力を大きくした時のアーク消去失敗確率を劇的に下げることができる。特に、本発明によれば、スパッタ電力を大きくした場合でも、振動用のコンデンサC1の容量に関係なく、過電圧を押さえることができる。従って、振動電流生成部のコンデンサC1とインダクタンスL2を小さく選んで振動周期を短くして、アークを高速に遮断し、且つ、アークに入ってしまうエネルギーを小さくすることができる。その結果として、アークによるダメージが低減でき、振動電流によるノイズや部品のストレスを低減できる。
【0107】
すなわち、本発明によれば、シンプルな構成によりアーク放電を迅速且つ確実に遮断できる放電用電源、スパッタリング用電源及びスパッタリング装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる放電用電源及びそれを用いたスパッタリング装置を表す模式図である。
【図2】直流電圧源DCの具体的な構成例を表す模式図である。
【図3】比較例の放電用電源の動作を例示するグラフ図である。
【図4】比較例の放電用電源において2回続けてアーク放電が発生した場合を表すグラフ図である。
【図5】本発明の放電用電源の動作を例示するグラフ図である。
【図6】本発明の変形例を表す模式図である。
【図7】振動電流生成部のコンデンサC1の両端に放電電圧記憶回路を接続した具体例を表す模式図である。
【図8】本発明において用いることができる放電電圧記憶回路IVMの他の変形例を表す模式図である。
【図9】DCスパッタリング装置の要部構成を表す模式図である。
【図10】本発明者が本発明に至る過程で試作した放電用電源を表す模式図である。
【符号の説明】
100基板
101チャンバ
101真空チャンバ
104ターゲット
106真空排気ポンプ
107ガス供給源
108グロー放電
110、110Z電源
120A、120Bケーブル
150アーク放電
C1、C2コンデンサ(キャパシタンス)
CC制御回路
D2 ダイオード
DB1整流ダイオード群
DB2整流ダイオード群
DCP電源部
IGBTスイッチングトランジスタ
IM電流検出器
INVインバータ
L0平滑化インダクタ
L1インダクタンス
Pset電力設定信号
T1変圧トランス
Claims (11)
- 直流電源部と、
前記直流電源部の正極と負極に並列に接続された第1のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第1のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、第2のキャパンシタンスを有する放電電圧記憶回路を含み、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第2のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第2のキャパシタンスに充電された電荷を放電することを特徴とする放電用電源。 - 直流電源部と、
前記直流電源部の正極と負極に並列に接続された第1のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第1のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第1のキャパシタンスに対して並列に接続された第2のキャパシタンスと、前記直流電源部の前記正極から前記負極に向けた電流を前記第2のキャパシタンスに対して順方向として流す整流手段と、前記第2のキャパシタンスに充電された電荷を放電する放電手段と、を有する放電電圧記憶回路を含むことを特徴とする放電用電源。 - 前記第2のキャパシタンスと前記整流手段とは直列に接続されてなることを特徴とする請求項2記載の放電用電源。
- 前記放電手段は、前記第2のキャパシタンスに並列に接続された抵抗を含むことを特徴とする請求項2または3に記載の放電用電源。
- 前記放電手段は、前記整流手段に並列に接続された抵抗を含むことを特徴とする請求項2または3に記載の放電用電源。
- 前記放電電圧記憶回路は、前記第1のキャパシタンスの両端に接続されてなることを特徴とする請求項1〜5のいずれか1つに記載の放電用電源。
- 前記放電電圧記憶回路は、前記第1のインダクタンス及び前記第1のキャパシタンスからなる直列回路に対して並列に接続されてなることを特徴とする請求項1〜5のいずれか1つに記載の放電用電源。
- 前記第2のキャパシタンスは、前記第1のキャパシタンスよりも大きいことを特徴とする請求項1〜7のいずれか1つに記載の放電用電源。
- 前記直流電源部は、第2のインダクタンスを有し、
前記第2のインダクタンスをL0、定常的な放電電流をIsp、定常的な放電電圧をVsp、最大許容電圧をVmax、前記第1のキャパシタンスをC1とした時に、前記第2のキャパシタンスC2は、
C2≧L0×Isp2/(Vmax2−Vsp2)−C1
なる条件を満たすことを特徴とする請求項1〜7のいずれか1つに記載の放電用電源。 - ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、
請求項1〜9のいずれか1つに記載の放電用電源を備え、
前記振動電流生成部を介して出力される放電用電力のうちの負出力を前記ターゲットに接続して前記スパッタを実施可能としたことを特徴とするスパッタリング用電源。 - 請求項10記載のスパッタリング用電源と、
前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
を備えたことを特徴とするスパッタリング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002160456A JP4218864B2 (ja) | 2002-05-31 | 2002-05-31 | 放電用電源、スパッタリング用電源及びスパッタリング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002160456A JP4218864B2 (ja) | 2002-05-31 | 2002-05-31 | 放電用電源、スパッタリング用電源及びスパッタリング装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004006146A true JP2004006146A (ja) | 2004-01-08 |
JP2004006146A5 JP2004006146A5 (ja) | 2005-09-15 |
JP4218864B2 JP4218864B2 (ja) | 2009-02-04 |
Family
ID=30429862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002160456A Expired - Fee Related JP4218864B2 (ja) | 2002-05-31 | 2002-05-31 | 放電用電源、スパッタリング用電源及びスパッタリング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4218864B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237009A (ja) * | 2005-02-24 | 2006-09-07 | En Technology Inc | プラズマ電源装置用アークエネルギー制御回路 |
JP2011222292A (ja) * | 2010-04-09 | 2011-11-04 | Canon Inc | プラズマ放電用電源装置および方法 |
-
2002
- 2002-05-31 JP JP2002160456A patent/JP4218864B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237009A (ja) * | 2005-02-24 | 2006-09-07 | En Technology Inc | プラズマ電源装置用アークエネルギー制御回路 |
JP4597886B2 (ja) * | 2005-02-24 | 2010-12-15 | イーエヌ テクノロジー インコーポレイテッド | プラズマ電源装置用アークエネルギー制御回路 |
JP2011222292A (ja) * | 2010-04-09 | 2011-11-04 | Canon Inc | プラズマ放電用電源装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4218864B2 (ja) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8467211B2 (en) | Bipolar pulsed power supply and power supply apparatus having plurality of bipolar pulsed power supplies | |
US6967305B2 (en) | Control of plasma transitions in sputter processing systems | |
KR101516229B1 (ko) | 직류를 사용하여 주기적 전압을 인가하기 위한 방법 및 장치 | |
JP5399563B2 (ja) | 直流電源装置 | |
JP4578242B2 (ja) | アーク処理を有する高ピーク電力パルス電源 | |
JP4443404B2 (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
JP5363281B2 (ja) | 電源装置 | |
JP4218864B2 (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
JPH07233472A (ja) | 直流グロー放電処理装置におけるアーク遮断方法及び装置 | |
JP4841949B2 (ja) | 真空装置及び真空装置の電力供給方法 | |
JP4100938B2 (ja) | アーク遮断回路、スパッタ用電源及びスパッタ装置 | |
JP6368928B2 (ja) | 直流スパッタ装置用電源装置 | |
JP2008253096A (ja) | 放電負荷用電源 | |
JP4673653B2 (ja) | 真空装置における異常放電発生予防方法及び真空装置 | |
JP4129950B2 (ja) | 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 | |
JP4129860B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
EP1654394A2 (en) | High peak power plasma pulsed supply with arc handling | |
JP2005042129A (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
Milde et al. | Experience with high power DC supplies with fast arc suppression in large area coating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4218864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |