JP4129950B2 - 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 - Google Patents
突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 Download PDFInfo
- Publication number
- JP4129950B2 JP4129950B2 JP2002348531A JP2002348531A JP4129950B2 JP 4129950 B2 JP4129950 B2 JP 4129950B2 JP 2002348531 A JP2002348531 A JP 2002348531A JP 2002348531 A JP2002348531 A JP 2002348531A JP 4129950 B2 JP4129950 B2 JP 4129950B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- power supply
- output
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、突発電流遮断機能を有する直流電源、スパッタ用電源及びスパッタ装置に関し、特に、順方向に電圧を印加した状態においてアーク放電などの突発的な短絡電流が発生した場合に、これを遮断するために逆方向に電圧を印加可能な突発電流遮断機能を有する直流電源、スパッタ用電源及びスパッタ装置に関する。
【０００２】
【従来の技術】
各種のプラズマ応用機器や、マイクロ波などの電磁波発生器、電力スイッチング装置などにおいて、電源の運転中に負荷側で突発的なインピーダンスの低下が生ずることがある。このインピーダンスの低下は、負荷側で、短絡的な突発電流が流れることなどによる。このような突発放電が生ずると機器の動作に弊害をもたらす場合が多いため、短絡電流を確実且つ迅速に遮断する回路が必要とされる場合が多い。
【０００３】
以下、このような電源の具体例として、薄膜形成に用いるスパッタ用電源を例に挙げて説明する。
【０００４】
図１３は、ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。このスパッタ装置は、真空チャンバ１０１とスパッタ用ＤＣ電源１１０とを有する。電源１１０の陽極は、接続ケーブル１２０Ａを介してチャンバ１０１に接続され、接地電位とされている。一方、電源１１０の陰極は、接続ケーブル１２０Ｂを介して、チャンバ１０１の内部に設けられたスパッタリング・ターゲット１０４に接続されている。そして、チャンバ１０１の内部には、薄膜を堆積する基板１００が設置される。
【０００５】
成膜に際しては、まず、真空排気ポンプ１０６によりチャンバ１０１内を真空状態にし、ガス供給源１０７からアルゴン（Ａｒ）などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源１１０によりターゲット１０４とチャンバ１０１との間に電界を印加し、グロー放電１０８を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット１０４の表面に衝突し、ターゲット１０４の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット１０４の材料からなる薄膜を基板１００の上に形成することができる。
【０００６】
しかし、このようなスパッタ動作中に、チャンバ１０１内での放電が停止する場合がある。例えば、ガス供給源１０７から供給されるガスとポンプ１０６による排気速度とのバランスが変動したような場合、放電条件が満たされなくなると放電が停止してプラズマが消失することがある。放電が停止すると、スパッタ電流が流れなくなり、負荷インピーダンスが急激に上昇する。従って、電源１１０は、このような負荷インピーダンスの急激な上昇に対して柔軟に対応できる構造を有する必要がある。
【０００７】
また一方、スパッタ動作中に、チャンバ１０１内でアーク放電１５０が生ずる場合がある。このようなアーク放電１５０は、ターゲット１０４の近傍において生ずる場合が比較的多いが、基板１００の近傍において生ずる場合もある。そして、このようなアーク放電１５０が生ずると、局所的に大電流が流れるために、チャンバの負荷インピーダンスが低下し、ターゲット１０４や基板１００に損傷が生ずる。
【０００８】
例えば、ターゲット１０４の側でアーク放電１５０が生ずると、ターゲット１０４の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板１００の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【０００９】
一方、基板１００の側にアーク放電１５０が生じた場合にも、基板１００が損傷を受けて不良品になってしまう場合がある。
【００１０】
従って、このようなアーク放電が発生した場合に、迅速且つ確実にアークを消弧できるアーク遮断機能を有するスパッタ用電源が必要とされている。
【００１１】
図１４は、本発明者が本発明に至る過程で試作したスパッタ用電源の要部を表す模式図である。
【００１２】
この電源は、直流電源ＤＣ１とトランジスタＱ１〜４を共有した２つのインバータを有する。すなわち、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ１を有する第１のインバータＩＮＶ１と、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ２を有する第２のインバータＩＮＶ２と、を有する。これらインバータの出力電流は、インダクタＬ１とＬ２とによりそれぞれ平滑化されてチャンバ１０１及びターゲット１０４に供給される。
【００１３】
その動作について説明すると、スパッタを実施する時には、インバータＩＮＶ１、ＩＮＶ２を起動し、整流されたインバータ電流を断続するトランジスタＱ５・６を閉じる。また、インダクタ電流を短絡する絶縁ゲート型バイポーラ・トランジスタＩＧＢＴ１・２を開いた状態として、直流電圧をチャンバ１０１及びターゲット１０４に出力する。
【００１４】
一方、チャンバ内にアーク放電が発生すると、チャンバのインピーダンスが低下し、電圧が低下する。このような電圧の低下によってアーク放電を検出すると、ＩＧＢＴ１・２を閉じ、トランジスタＱ５・６を開く。これにより、逆バイアス電圧源ＤＣ２からＩＧＢＴ２・１、ＤＡ１・２、チャンバ（１０１、１０４）、ＤＣ２の閉回路によって逆方向バイアス電圧を印加し、アーク電流を急速に遮断する。また、このアーク遮断動作の際には、インダクタＬ１・２の電流は、それぞれＤ１とＩＧＢＴ１、Ｄ２とＩＧＢＴ２により構成される短絡回路によって保存される。
【００１５】
このようにして、所定の「遮断期間」の間、チャンバに対して逆方向の電圧を印加した後に、「判定期間」に入る。「判定期間」においては、ＩＧＢＴ１・２を再び開いて順方向電圧を印加し、チャンバの電圧を調べることによりアーク放電が停止したか否かの判定を行う。
【００１６】
「判定期間」にアーク放電を検出した場合、すなわちチャンバの電圧が所定値を下回る場合には、再び「遮断期間」に入り、逆バイアス電圧源ＤＣ２から逆電圧を印加する。一方、「判定期間」にアーク放電を検出しない場合には、そのまま順方向電圧を印加してスパッタを再開する。
【００１７】
「判定期間」におけるインダクタ電流すなわちインバータからの出力電流は、通常のスパッタ時と同様に、アーク発生直前の指令電流を目標に定電流制御される。
【００１８】
【発明が解決しようとする課題】
しかし、図１４に例示した電源の場合、チャンバ内で大規模アークなどが発生すると、遮断動作を繰り返しても消弧までに長い時間を要することがある。この場合、アーク放電が消弧されるまでの間は、「判定期間」には順方向のスパッタ電力が印加される。この順方向電力はアーク発生点に投入されるため、その温度が上昇して「スプラッシュ」などのアーク被害が増大するという問題が生ずる。また、温度の上昇により熱電子の放出も助長されるため、アーク放電を消弧しにくくなるという問題も生ずる。
【００１９】
このような問題は、電源を並列接続したり、大電力で運転する場合などに特に顕著となる。
【００２０】
また一方、アーク放電が頻発すると、スパッタ時と変わらないインダクタ電流がアーク遮断中の逆バイアス電圧源ＤＣ２を流れることとなる。逆バイアス電圧源ＤＣ２は、アーク放電がなければ電流が流れないにも拘わらず、このようなアーク遮断中に流れるインダクタ電流に耐えるだけの電流容量を確保しなければならない。このため、逆バイアス電圧源のＤＣ２を大型化する必要が生ずる。
【００２１】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる突発電流遮断機能を有する直流電源、スパッタ電源及びスパッタ装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明においては、通常のスパッタ条件よりも低い電圧範囲において、電流に制限を設ける。こうすると、アーク放電が連続したり多発するような場合に、「判定期間」のインダクタ電流すなわちインバータ出力電流を抑制できる。その結果として、「判定期間」にアーク発生点に投入される電力が抑制され、アーク発生点の温度が低下して消弧も早くなる。
【００２３】
すなわち、本発明の一態様によれば、負荷に対して順方向の電力を出力する順方向出力手段と、負荷に対して逆方向の電圧を出力する逆方向出力手段と、を備え、第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電圧がゼロに近づくに従って電流の上限を連続的にゼロに近づけることを特徴とする突発電流遮断機能を有する直流電源が提供される。
【００２４】
上記構成によれば、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる電源を提供することができる。
【００２５】
また、本発明の他の一態様によれば、負荷に対して順方向の電力を出力する順方向出力手段と、負荷に対して逆方向の電圧を出力する逆方向出力手段と、を備え、第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電圧がゼロに近づくに従って電流の上限をステップ的にゼロに近づけることを特徴とする突発電流遮断機能を有する直流電源が提供される。
【００２６】
上記構成によっても、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる電源を提供することができる。
【００２７】
また、本発明の他の一態様によれば、負荷に対して順方向の電力を出力する順方向出力手段と、負荷に対して逆方向の電圧を出力する逆方向出力手段と、を備え、第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電流の上限を前記第１の電圧範囲における上限値よりも小さい一定値とすることを特徴とする突発電流遮断機能を有する直流電源が提供される。
【００２８】
上記構成によれば、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる電源を提供することができる。
【００２９】
ここで、前記負荷のインピーダンスの低下が生じて前記逆方向出力手段による前記逆方向の電圧を出力した後に、前記順方向出力手段により前記負荷に対して前記順方向の電力を出力して前記負荷のインピーダンスを判定するものとすることができる。
【００３０】
またここで、前記負荷のインピーダンスを判定した結果、そのインピーダンスが低下した状態のままの時には、前記逆方向出力手段による前記逆方向の電圧を再び出力するものとしてもよい。
【００３４】
また、前記順方向出力手段は、電圧がゼロの時の電流の上限をゼロとはしないものとすれば、電圧がゼロの状態でも有限の電流を流すことができる。
【００３５】
一方、本発明のスパッタリング用電源は、ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、上記のいずれかの突発電流遮断機能を有する直流電源を備え、前記順方向の電力を前記ターゲットに与えて前記スパッタを実施可能としたことを特徴とする。
【００３６】
ここで、前記インピーダンスの低下は、前記スパッタの際のアーク放電の発生によるものとすることができる。
【００３７】
一方、本発明のスパッタリング装置は、上記のいずれかのスパッタリング用電源と、前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、を備えたことを特徴とし、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトなスパッタリング装置を提供することができる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００３９】
図１は、本発明の実施の形態にかかる電源の要部を表す模式図である。
【００４０】
本具体例の電源も、図１４に表したものと同様に、直流電源ＤＣ１とトランジスタＱ１〜４を共有した２つのインバータを有する。すなわち、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ１を有する第１のインバータＩＮＶ１と、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ２を有する第２のインバータＩＮＶ２と、を有する。これらインバータの出力電流は、インダクタＬ１とＬ２とによりそれぞれ平滑化されてチャンバ１０１及びターゲット１０４に供給される。但し、本発明の電源におけるインバータの数は、２つに限定されるものではなく、３つあるいはそれ以上のインバータを設けてもよい。
【００４１】
これらインバータは、電力制御部ＰＣからパルス幅変調器ＰＷＭを介して出力されるパルス信号により駆動される。すなわち、電力制御部ＰＣは、上位の制御装置（図示せず）から電力設定信号Ｐsetを入力し、また、同図に波線で例示したような経路を介してチャンバに印加されている電圧と流れている電流とを適宜モニタする。そして、チャンバ電流と電圧とが設定信号Ｐsetに対応した値となるようにフィードバック制御を行う。そして、この電力制御部ＰＣに、電流制限部ＣＬが設けられている。電流制限部ＣＬは、チャンバ電圧が通常のスパッタ電圧よりも低い電圧範囲において、出力電流を制限する。
【００４２】
図２は、電流制限部ＣＬが行う電流制限動作を説明するためのグラフ図である。すなわち、同図の横軸はチャンバ電圧の絶対値、縦軸はチャンバ電流をそれぞれ表す。なお、ＤＣスパッタ用電源の場合、チャンバ１０１は接地電位とし、ターゲット１０４には通常はマイナスの電圧を印加するが、図２の横軸には、ターゲットに印加する電圧の絶対値を表した。
【００４３】
電源は、その出力電力に上限を有し、例えば本具体例においては、最大電力は６キロワットである。また、定格電流は、例えば、図示したように１２アンペアとすることができる。
【００４４】
正常なスパッタ動作時は、チャンバには例えば、マイナス４００ボルト乃至マイナス７５０ボルト程度の電圧が生ずる。従って、そのスパッタ電圧において、定格電流及び最大出力を超えない範囲で、電力設定信号Ｐsetに対応した電力が得られるように、チャンバ電流を制御する。
【００４５】
これに対して、チャンバのインピーダンスが低下し、正常なスパッタ動作において用いられないような低い電圧となった場合に、電圧に応じて電流値を制限する。例えば、アーク放電が発生した場合には、チャンバ電圧はマイナス１５０ボルトあるいはそれよりも低い（絶対値が小さい）電圧にまで降下する。そこで、本具体例の場合、０ボルトからマイナス３６０ボルトの電圧範囲に電流の上限を設け、チャンバ電流が電流限界線ＣＬＶを超えないように電流制限部ＣＬが電流制限動作をする。
【００４６】
このようにすれば、アーク放電に対する「遮断期間」の後の「判定期間」に、アーク放電を助長するという問題を抑制できる。すなわち、「判定期間」においてもしアーク放電が残留している場合には、チャンバ電圧は低いままである。従って、このような低い電圧の場合に出力電流を制限することによって、アーク放電による被害の拡大を防ぐことができる。
【００４７】
なお、電源の起動やプラズマの点火などを考慮して、電圧がゼロの時でも指令電流はゼロとせずあるオフセット（図２の場合には、１．２アンペア）を設けることが望ましい。
【００４８】
図１の電源の動作について説明すると、以下の如くである。
【００４９】
スパッタを開始する時には、電源は、電流の制限上限値を例えば１．２アンペア（図２）として起動する。そしてまず、インバータＩＮＶ１、ＩＮＶ２を起動し、整流されたインバータ電流を断続するトランジスタＱ５・６を閉じる。また、インダクタ電流を短絡するＩＧＢＴ１・２を開いた状態として、直流電圧（例えば、マイナス１５００Ｖ）をチャンバ１０１及びターゲット１０４に出力する。つまり、この状態では、インバータＩＮＶ１、インダクタＬ２、インバータＩＮＶ２、チャンバ１０１、ターゲット１０４、出力ダイオードＤＡ１・２、インダクタＬ１、インバータＩＮＶ１という経路で電圧を出力する。
【００５０】
チャンバ内でプラズマが点火しグロー放電が始まると、スパッタ電流が流れはじめるが、プラズマの成長により出力電圧も上昇するので、図２の電流限界線ＣＬＶの特性に応じて電流の制限上限も緩和される。そして、例えば電圧が３６０ボルトに達すると、電流限界線ＣＬＶによる制限が解除され、上位の制御装置（図示せず）からの電力設定信号Ｐsetによる電力でスパッタ動作が開始される。
【００５１】
スパッタ中の放電電圧の絶対値は、概ね４００ボルト以上であるが、チャンバ内でアーク放電が発生すると、負荷電圧の絶対値は８０ボルト程度まで低下する。電源は、この電圧低下によりアーク放電を検出すると、アーク遮断動作を開始する。
【００５２】
すなわち、電源は、ＩＧＢＴ１・２を閉じ、トランジスタＱ５・６を開く。これにより、逆バイアス電圧源ＤＣ２からＩＧＢＴ２・１、ＤＡ１・２、チャンバ（１０１、１０４）、ＤＣ２の閉回路によって逆方向バイアス電圧を印加し、アーク電流を急速に遮断する。また、このアーク遮断動作の際には、インダクタＬ１・２の電流は、それぞれＤ１とＩＧＢＴ１、Ｄ２とＩＧＢＴ２により構成される短絡回路によって保存される。
【００５３】
このようにして、所定の「遮断期間」の間、チャンバに対して逆方向の電圧を印加した後に、「判定期間」に入る。判定期間においては、ＩＧＢＴ１・２を再び開いて順方向電圧を印加し、チャンバの電圧を調べることによりアーク放電が停止したか否かの判定を行う。
【００５４】
図３は、本実施形態の電源におけるアーク遮断動作の一例を表すグラフ図である。すなわち、同図（ａ）の実線は電源からの出力電圧、波線はチャンバにおける電圧観測値の時間変化をそれぞれ表す。また、同図（ｂ）の実線は本実施形態の電源を用いた場合のチャンバ電流、一点鎖線は電流制限部ＣＬにおいて設定される電流制限値、波線は図１４に例示した比較例の電源を用いた場合のチャンバ電流の時間変化をそれぞれ表す。
【００５５】
図３（ａ）に表したように、正常なスパッタ時の放電電圧と比べて、アーク放電が発生した時には、電圧の絶対値が低下する。すると、電流制限部ＣＬはこの電圧の低下に応じて、図２に例示した電流限界線ＣＬＶに従って電流を制限する。
【００５６】
所定の「遮断期間」の後には、チャンバに対して順方向電圧を印加してアーク放電の有無を判定する「判定期間」が設けられる。この際に、電流制限部ＣＬによって電流が制限されているので、アーク放電を助長することがない。
【００５７】
実際の動作においては、このように電流を制限した場合、インバータの動作は停止することもある。しかし、短時間の遮断動作によって、インダクタ電流が低下する前にアーク放電を消弧できれば、出力電圧が回復してインバータが再起動する。これにより、スパッタ動作の中断を最小限に抑えることができる。
【００５８】
一方、アーク遮断が長引いて連続アーク状態になる場合には、チャンバ電圧は低いままである。従って、電流制限部ＣＬによる電流制限が継続し、インバータが停止したままで「遮断期間」と「判定期間」とが繰り返される。この時に、図１４に表したような電流制限部を備えない電源の場合、図３（ｂ）に波線で表したように、「判定期間」にチャンバ電流が大量に流れ続け、アーク放電が消弧されない。
【００５９】
これに対して、本発明の電源の場合、「判定期間」の電流を制限することにより、図３（ｂ）に実線で表したように、アーク放電電流を確実に減衰させることができる。例えば、アーク放電の電圧がマイナス８０ボルトの時は、「遮断期間」と「判定期間」の平均の電圧はおよそマイナス４０ボルトである。そこで、図２の電流限界線ＣＬＶにより規定されるように、電流指令値２．４アンペアまでインダクタ電流を下げた後に、インバータが起動して定電流制御モードで運転しながら「遮断期間」と「判定期間」とを繰り返す。このようにしてアークが消弧すると、スパッタ電圧がマイナス４００ボルト以上まで上昇するので、その電圧上昇に従って、電流の上限も緩和される。最終的には、アーク放電が発生する前の電圧と電流レベルに回復してスパッタが再開される。
【００６０】
以上説明したように、本実施形態によれば、正常なスパッタでは用いない低い電圧範囲において、電流を制限することにより、「判定期間」のアーク被害の拡大を防ぐことができる。
【００６１】
またさらに、「遮断期間」においては、逆バイアス電圧源ＤＣ２にアーク放電電流が流れることとなるが、この電流を抑制することにより、逆バイアス電圧源ＤＣ２の電源容量を小さくすることができる。その結果として、電源をコンパクトにし、信頼性も上げることができる。
【００６２】
なお、図２に表した電流限界線ＣＬＶは一例に過ぎず、本発明においては、その他にも各種の特性線を設定することができる。
【００６３】
図４及び図５は、本発明において用いることができる電流限界線ＣＬＶの他の具体例を表すグラフ図である。
【００６４】
図４の本具体例の場合、ゼロボルトからマイナス３６０ボルトの範囲において、電流の上限をステップ的に制限している。
【００６５】
また、図５の具体例の場合、ゼロボルトからマイナス３６０ボルトの範囲において、電流を１．２アンペアの一定値に制限している。
【００６６】
このように、通常の使用条件における電圧よりも低い電圧範囲において電流値を適宜制限することより、本発明の作用効果を同様に得ることができる。
【００６７】
次に、本実施形態の電源の具体例について説明する。
【００６８】
図６は、本実施形態の電源の具体例を表す模式図である。同図については、図１乃至５及び図１４に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６９】
本具体例の電源は、その電力制御部ＰＣに、チャンバ電流をモニタするための電流センサＣsenと、チャンバ電圧をモニタするための電圧センサＶsenとを有する。これらにより検出された電流データＣmsrと電圧データＶmsrは、乗算回路ＭＴＬにおいて乗算され、チャンバ電力が計算される。一方、図示しない上位の制御装置からは電力設定値Ｐsetが入力され、乗算回路ＭＴＬからのチャンバ電力との差分が差分演算回路Ｐerrにおいて演算され、電流指令値Ｃsetが出力される。
【００７０】
電流指令値Ｃsetは、誤差増幅アンプＣerrにおいて所定のゲインで増幅され、パルス幅変調器ＰＷＭに入力されて、インバータの制御パルスが形成される。このようにして、電力設定値Ｐsetに対する電力フィードバック制御が可能とされている。
【００７１】
そして、本具体例の場合、電圧センサＶsenの出力が、電流制限部ＣＬに並列に入力される。電流制限部ＣＬは、電圧増幅器Ｖampと、その出力に逆方向に接続されたクランプダイオードclumpとを有する。クランプダイオードclumpの先には、順方向に接続されたダイオードLDと基準電圧源Ｖrefとからなる定格リミット回路ＲＬが設けられている。
【００７２】
定格リミット回路ＲＬは、電源の定格電流を超える出力を防ぐ役割を有し、電流指令値Ｃsetが基準電圧源Ｖrefを超えると、ダイオードLDがオンすることにより、電流指令値Ｃsetを抑制する。
【００７３】
一方、電流制限部ＣＬにおいては、電圧センサＶsenから電圧データＶmsrが電圧増幅器Ｖampに入力され、増幅されてクランプダイオードclumpに印加される。従って、電圧増幅器Ｖampからの出力電圧が電流指令値Ｃsetを下回った場合には、クランプダイオードclumpがオンすることにより、電流指令値Ｃsetを抑制する。つまり、この電流制限部ＣＬは、電圧データＶmsrに応じて電流指令値Ｃsetを抑制する「可変リミッタ」として動作する。
【００７４】
例えば、ゼロアンペアから定格の１２アンペアの出力電流の範囲に対応して、電流指令値Ｃsetの範囲を０ボルトからプラス６ボルトとすることができる。この場合、クランプダイオードclumpの順方向電圧降下量を０．６ボルトとすると、電流制限用の増幅器Ｖampは、電源の出力電圧がゼロボルトの時にゼロボルトを出力し、出力電圧がマイナス３６０ボルトの時にプラス５．４ボルトを出力するように設定できる。このようにすれば、図２に表した電流限界線ＣＬＶに従って、電圧がゼロボルトからマイナス３６０ボルトの範囲において電流の上限を１．２アンペアから１２アンペアまで連続的に設定できる。
【００７５】
図７は、本発明の変形例の電源を表す模式図である。同図についても、図１乃至６及び図１４に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７６】
本変形例においては、インバータＩＮＶ１、ＩＮＶ２の出力にコンデンサＣ１、Ｃ２がそれぞれ接続されている。また、電源の出力前段には、トランスＴ３が設けられ、トランスＴ３の１次巻線を介して電流を出力し、スイッチング素子ＩＧＢＴ１によってその２次側コイルの短絡回路が形成されている。
【００７７】
アーク放電が発生すると出力電圧が低下するが、電圧変化はトランスＴ３の１次巻線のインダクタンスが吸収し、トランスの入力電圧、すなわち（Ｃ１＋Ｃ２）の直列電圧は維持される。ＩＧＢＴを閉じるとトランスＴ３の２次巻線に（Ｃ１＋Ｃ２）に充電された放電電圧がかかるが、１次巻線は２次巻線よりも２０パーセント程度、巻数が多いので、１次巻線は放電電圧の１．２倍で誘導される。これにより、放電電圧の２０パーセントを逆極性で出力する。
【００７８】
そして、本変形例の電源においても、電力制御部ＰＣに電流制限部ＣＬが設けられ、図６に関して前述したものと同様の動作により、電圧に応じて電流を制御する。その結果として、「判定期間」におけるチャンバ電流を制限し、アーク放電を速やかに減衰させることが可能となる。
【００７９】
次に、本発明の電源において用いることができる電力制御部ＰＣの変形例について説明する。
【００８０】
図８は、本発明において用いることができる電力制御部ＰＣの一例を表すブロック図である。すなわち、同図は、出力電流を限界線ＣＬＶ以下に制御する機能を有する電力制御部ＰＣを表す。
【００８１】
この電力制御部ＰＣは、出力電力演算部１１と、電力制御部１２と、電流制御部１３と、最大電流信号生成部２１と、オフセット生成部２２と、を有する。これらのうち、出力電力演算部１１〜電流制御部１３までが、出力電力のフィードバック制御部に対応し、最大電流信号生成部２１とオフセット生成部２２が、電流制限部に対応する。
【００８２】
出力電力演算部１１には、スパッタリング装置のターゲット電流を表す信号Ｉmsrとターゲット電圧を表す信号Ｖmsrがそれぞれ入力される。出力電力演算部１１は、これらの信号Ｉmsr、Ｖmsrとに基づいて、電源から出力されている電力を演算し、それに対応する出力電力信号ＯＳを出力する。
【００８３】
電力制御部１２は、電力フィードバック制御を実行する。すなわち、出力電力演算部１１から出力された出力電力信号ＯＳと、出力電力の設定値Ｐsetとを比較し、その差分に応じた電流設定値を演算する。そして、後に詳述するように、電流限界信号ＣＬ２と比較して、電流設定信号ＣＳを出力する。
【００８４】
電流制御部１３は、電流フィードバック制御を実行する。すなわち、電流設定信号ＣＳと、信号Ｉmsrとを比較して、ＤＣ電源部ＤＣＰのインバータＩＮＶのゲートパルス幅を制御するレベル信号ＬＳを出力する。
【００８５】
以上説明した各ブロックにより、電流設定信号Ｐsetに対して、ＩmsrとＶmsrとをフィードバック信号としたＤＣ電源部ＤＣＰのフィードバック制御が実行される。
【００８６】
本発明においてはさらに、最大電流信号生成部２１において、例えば、図２、図４、図５などに表した電流限界線ＣＬＶに対応するような電流の上限が設定されている。そして、最大電流信号生成部２１に、ターゲット電圧を表す信号Ｖmsrを入力し、この電流限界線ＣＬＶの上での電流の上限値を演算する。そして、この電流上限値を表す信号を電流限界信号ＣＬ１として出力する。
【００８７】
この電流限界信号ＣＬ１は、オフセット生成部２２に出力され、例えば、出力電圧がゼロボルトの場合でも電流設定がゼロアンペアよりも大きくなるようなオフセットが付与された電流限界信号ＣＬ２として、電力制御部１２に出力される。
【００８８】
なお、本具体例においては、最大電流信号生成部２１とオフセット生成部２２とを別のブロックとしたが、本発明はこれには限定されず、これらは同一のブロック内に設けることもできる。つまり、オフセットまで考慮した電流限界信号ＣＬ２を一度に生成してもよい。
【００８９】
電力制御部１２は、出力電力演算部１１から出力された出力電力信号ＯＳと、出力電力の設定値Ｐsetとを比較して、その差分に応じた電流設定値を演算するが、さらに、この電流設定値と電流限界信号ＣＬ２とを比較する。
【００９０】
そして、電流設定値が電流限界信号ＣＬ２よりも小さい場合、すなわち、流すべき電流値が電流限界線（例えば、図２、図４、図５などの限界線ＣＬＶ）よりも小さい場合には、その電流設定値をそのまま電流設定信号ＣＳとして出力する。
【００９１】
一方、電力制御部１２は、電流設定値が電流限界信号ＣＬ２よりも大きい場合、すなわち、流すべき電流値が限界線ＣＬＶよりも大きい場合には、その電流設定値に代えて、電流限界信号ＣＬ２を電流設定信号ＣＳとして出力する。
【００９２】
以上説明したように、本発明によれば、最大電流信号生成部２１において、電源の用途などを考慮した電流限界線ＣＬＶを設定し、ターゲット電圧Ｖmsrに応じた電流リミットを設定する。つまり、図２、図４、図５などに例示したように、順方向の出力電流が、予め定めた電流限界線ＣＬＶを超えない範囲において、電源を動作させる。
【００９３】
このようにすれば、アーク放電が発生した際の「判定期間」において、電流限界線ＣＬＶを超えたチャンバ電流を流すことを防ぐことができる。その結果として、アーク被害の拡大を解消し、アークを確実に消弧することができる。
【００９４】
さらにまた、電源の構成や、スパッタリング装置の構造、スパッタする材料、条件などに応じて好適な電流限界線ＣＬＶを選択することにより、確実にアークを消去することができ、ターゲットや基板あるいは電源の電気部品などにストレスを与える虞もなくなる。
【００９５】
ここで、オフセット生成部２２により電流設定値にオフセットを与えることにより、アーク電圧以下で、電流限界値の設定を定格の例えば５パーセント程度に固定することにより、最初の出力電圧が出るようにすることができる。但し、このようなオフセット（例えば、図２において、ゼロボルトに対応して設定された１．２アンペアの電流値）は、最大電流信号生成部２１において設定してもよい。
【００９６】
図９は、図８に表したブロック図を具体化した回路の一例を表す模式図である。本具体例の回路の場合、チャンバ電流を表す信号Ｉmsrとチャンバ電圧を表す信号Ｖmsrは、それぞれ０〜５ボルト、０〜マイナス６．６６ボルトの電圧信号として与えられる。また、電力設定値を表す信号Ｐsetは、０〜１０ボルトの電圧信号として与えられる。
【００９７】
そして、信号ＩｏとＶｏは、掛け算器Ｕ１に入力されて掛け算され、出力電力ＯＳが演算される。
【００９８】
この出力信号ＯＳは、電力フィードバック制御の誤差アンプＵ２に入力され、電力設定信号Ｐsetと比較することにより、電流設定信号が出力される。
【００９９】
Ｕ３は、電流フィードバック制御の誤差アンプで、誤差アンプＵ２で計算した電流設定値とＩmsrとを比較してインバータＩＮＶのゲートパルス幅（または周波数）を決めるレベル信号を生成する。誤差アンプＵ２の最大出力が電流の最大値となるように定数設定しておけば、最大電流値（例えば、図２の限界線ＣＬＶ）でリミットをかけることができる。
【０１００】
そしてさらに、演算器Ｕ４において、ＬＣ定数により予め決定した限界特性線に基づいて、チャンバ電圧Ｖmsrに比例した電流限界信号ＣＬ１を生成する。
【０１０１】
そして、演算器Ｕ５において、出力電圧が０ボルトであっても電流設定が０アンペアよりも上になるように、小さなオフセットを与えた電流限界信号ＣＬ２を生成する。
【０１０２】
このような具体例により、図２、図４、図５に例示したように、電流限界線ＣＬＶよりも下側の領域で動作する電源を実現できる。
【０１０３】
図１０は、本発明の放電用電源の要部の変型例を表す模式図である。同図については、図１乃至図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【０１０４】
前述した図９の回路を用いることにより基本的な動作をするのであるが、例えば、出力電圧が８０ボルト以下の場合、オフセットの関係で電流設定が０アンペアにならない。
【０１０５】
そこで、本変型例においては、図１０に表したように、コンパレータＵ６を追加している。コンパレータＵ６は、ヒステリシスを持ったコンパレータであり、出力電圧が第１の既定電圧、例えば２００Ｖを越えるとトランジスタＴｒをＯＮ（オン）して演算器Ｕ５で与えたオフセットを消去する。一方、出力電圧が第２の既定電圧、例えば１０Ｖ以下になると、ＣＲタイマーにより所定のタイミングでトランジスタＴｒをＯＦＦ（オフ）してオフセットを与える。
【０１０６】
アーク電圧以下では、電流限界値の設定を定格の５パーセント程度に固定することにより最初の電圧が出るようにできるが、一方、一旦例えば２００ボルト以上の出力電圧が出た場合には、このオフセットを消去することにより、アーク放電が発生した場合に、電流設定をゼロとして、「判定期間」におけるアーク被害の拡大をより確実に防ぐことができる。
【０１０７】
図１１は、本発明の放電用電源の要部のさらなる変型例を表す模式図である。同図についても、図１乃至図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【０１０８】
本変型例は、アーク放電を検出して、インバータに対するゲートパルスをただちに止める機能を追加したものである。具体的には、演算器Ｕ７、Ｕ８、Ｕ９を追加し、演算器Ｕ７で出力電圧の判定、演算器Ｕ８で出力電流の判定を行い、演算器Ｕ９でこれらの論理積（ＡＮＤ）をとってアーク判定して出力を止める信号を作っている。
【０１０９】
演算器Ｕ７においては、信号Ｖmsrと、既定の電圧とを比較して論理を出力する。この場合の既定の電圧は、例えば、１５０ボルト程度とすることができる。すなわち、この既定値よりもスパッタ電圧が低下したら、アーク放電の可能性があると判定する。
【０１１０】
同様に、演算器Ｕ８においては、信号Ｉmsrと、既定の電流値に対応する信号と、を比較する。ここで既定の電流値は、例えば、定格出力電流の１／５〜１／１０程度とすることが望ましい。
【０１１１】
そして、これら演算器Ｕ７及びＵ８の論理積をとることにより、スパッタ電圧が既定値よりも低く、スパッタ電流が既定値よりも大きい時に、アーク放電と判定する。そして、この判定に基づいて、ゲートパルスを直ちに停止する。
【０１１２】
また、本変型例の回路によれば、アークが消えると短時間で出力を復帰させ、無駄な待ち時間は最少で動作させることができる。
【０１１３】
すなわち、連続アークの判定を付加して、連続アークの判定で、電力制御のスイッチングをただちに止め、電流限界値のオフセットも殺すことにより、連続アークの発生時にアーク電流と持続時間を短くして連続アークに入るエネルギーを小さくするとともに、「判定期間」も必要最小限に制御することができる。
【０１１４】
以上、本発明の電源について、スパッタ用電源を例に挙げて説明した。しかし、本発明は、本発明の電源はスパッタ用に限定されるものではなく、例えば、マグネトロンの発振用電源としても同様に用いて同様の作用効果が得られる。
【０１１５】
すなわち、マグネトロンに順方向電力を供給して発振動作を生じさせ、何らかの原因により、突発的な短絡電流が生じた場合にも、上述した充電動作により充電された逆バイアス電圧源から逆電圧を印加して、迅速に電流を遮断することができる。
【０１１６】
図１２は、本発明の電源をマグネトロンの発振に用いた構成を例示する概念図である。すなわち、同図は、マグネトロンを用いたマイクロ波発生システムを表す。
【０１１７】
このシステムの電源１１０は、所定の直流高電圧をマグネトロン２００に印加して発振させる。この電源１１０として、図１乃至図１１に関して前述した本発明の電源を用いることができる。マグネトロン２００の発振により生じたマイクロ波電力は、導波管を伝送路としてアイソレータ３１０、マイクロ波センサ３２０、マイクロ波整合器３４０を介して、負荷５００に供給される。また、センサ３２０からはフィードバック信号ＦＳが、電源１１０のインバータに与えられ、マイクロ波の出力電力の制御が行われる。
【０１１８】
このようなシステムの場合にも、マグネトロン２００に順方向電力を供給して発振動作を生じさせ、その間に逆バイアス電圧源Ｃ１を適宜、充電しておき、マグネトロン２００において突発的な短絡的電流が生じた場合にも、電源１１０は、上述したアーク放電遮断動作と同様の動作により、迅速に電流を遮断することができる。その結果として、高性能で軽量且つコンパクトな電源を実現できる。
【０１１９】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【０１２０】
例えば、図１、図６及び図７においては、２つのインバータを設けた電源を例示したが、本発明はこれに限定されない。すなわち、本発明は、３つあるいはそれ以上のインバータを設けた、いわゆる「多段インバータ構成」の電源についても同様に適用して同様の作用効果を得ることができる。
【０１２１】
また一方、本発明の電源、スパッタ用電源及びスパッタ装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【０１２２】
より具体的には、例えば、スイッチング回路としてＭＯＳトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）の記号により例示したものや、保護用素子としてバリスタの記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。
【０１２３】
また、同様に、インバータやコンパレータ、論理回路、保護回路などの具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１２４】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての電源、スパッタ用電源及びスパッタ装置は本発明の範囲に包含される。
【０１２５】
【発明の効果】
以上説明したように、本発明によれば、スパッタなどの通常の使用条件よりも低い電圧において出力電流を制限することにより、アーク放電が連続したような場合にインダクタ電流を絞り込むことができる。こうすることにより、アーク遮断の「判定期間」に出力する電流を小さくしてアーク発生点に投入する電力を抑制できる。その結果として、アーク発生点の温度が低下しやすくなり、消弧も早くなるので、並列運転などの大電力スパッタの際にも、スプラッシュなどの発生が減少し、アーク被害が抑制される。
【０１２６】
また、本発明によれば、アーク放電が頻発するような場合も、インダクタ電流が抑制されるので、高速にアーク遮断するための逆バイアス電圧源の電流容量も小さくでき、電源の小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる電源の要部を表す模式図である。
【図２】電流制限部ＣＬが行う電流制限動作を説明するためのグラフ図である。
【図３】本発明の実施形態の電源におけるアーク遮断動作の一例を表すグラフ図である。
【図４】本発明において用いることができる電流限界線ＣＬＶの他の具体例を表すグラフ図である。
【図５】本発明において用いることができる電流限界線ＣＬＶの他の具体例を表すグラフ図である。
【図６】本発明の実施形態の電源の具体例を表す模式図である。
【図７】本発明の変形例の電源を表す模式図である。
【図８】本発明において用いることができる電力制御部ＰＣの一例を表すブロック図である。
【図９】図８に表したブロック図を具体化した回路の一例を表す模式図である。
【図１０】本発明の放電用電源の要部の変型例を表す模式図である。
【図１１】本発明の放電用電源の要部のさらなる変型例を表す模式図である。
【図１２】本発明の電源をマグネトロンの発振に用いた構成を例示する概念図である。
【図１３】ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。
【図１４】本発明者が本発明に至る過程で試作したスパッタ用電源の要部を表す模式図である。
【符号の説明】
１２ 電力制御部
１３ 電流制御部
２１ 最大電流信号生成部
２２ オフセット生成部
LD ダイオード
clump クランプダイオード
１００ 基板
１０１ チャンバ
１０４ ターゲット
１０６ 真空排気ポンプ
１０７ ガス供給源
１０８ グロー放電
１１０ 電源
１２０Ａ、１２０Ｂ 接続ケーブル
１５０ アーク放電
２００ マグネトロン
３１０ アイソレータ
３２０ マイクロ波センサ
３４０ マイクロ波整合器
５００ 負荷
Ｃerr 誤差増幅アンプ
Ｃmsr 電流データ
Ｃsen 電流センサ
Ｃset 電流指令値
Ｃ１ コンデンサ
ＣＬ 電流制限部
ＣＬ１、ＣＬ２ 電流限界信号
ＣＬＶ 電流限界線
ＣＳ 電流設定信号
ＤＡ１ 出力ダイオード
ＤＢ１、ＤＢ２ 整流器
ＤＢ２ 整流器
ＤＣ２ 逆バイアス電圧源
Ｉmsr 電流データ
ＩＮＶ１、ＩＮＶ２ インバータ
Ｌ１、Ｌ２ インダクタ
ＭＴＬ 乗算回路
Ｐerr 差分演算回路
Ｐset 電力設定値
ＰＣ 電力制御部
ＰＷＭ パルス幅変調器
ＲＬ 定格リミット回路
Ｖmsr 電圧データ
Ｖref 基準電圧源
Ｖsen 電圧センサ
【発明の属する技術分野】
本発明は、突発電流遮断機能を有する直流電源、スパッタ用電源及びスパッタ装置に関し、特に、順方向に電圧を印加した状態においてアーク放電などの突発的な短絡電流が発生した場合に、これを遮断するために逆方向に電圧を印加可能な突発電流遮断機能を有する直流電源、スパッタ用電源及びスパッタ装置に関する。
【０００２】
【従来の技術】
各種のプラズマ応用機器や、マイクロ波などの電磁波発生器、電力スイッチング装置などにおいて、電源の運転中に負荷側で突発的なインピーダンスの低下が生ずることがある。このインピーダンスの低下は、負荷側で、短絡的な突発電流が流れることなどによる。このような突発放電が生ずると機器の動作に弊害をもたらす場合が多いため、短絡電流を確実且つ迅速に遮断する回路が必要とされる場合が多い。
【０００３】
以下、このような電源の具体例として、薄膜形成に用いるスパッタ用電源を例に挙げて説明する。
【０００４】
図１３は、ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。このスパッタ装置は、真空チャンバ１０１とスパッタ用ＤＣ電源１１０とを有する。電源１１０の陽極は、接続ケーブル１２０Ａを介してチャンバ１０１に接続され、接地電位とされている。一方、電源１１０の陰極は、接続ケーブル１２０Ｂを介して、チャンバ１０１の内部に設けられたスパッタリング・ターゲット１０４に接続されている。そして、チャンバ１０１の内部には、薄膜を堆積する基板１００が設置される。
【０００５】
成膜に際しては、まず、真空排気ポンプ１０６によりチャンバ１０１内を真空状態にし、ガス供給源１０７からアルゴン（Ａｒ）などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源１１０によりターゲット１０４とチャンバ１０１との間に電界を印加し、グロー放電１０８を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット１０４の表面に衝突し、ターゲット１０４の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット１０４の材料からなる薄膜を基板１００の上に形成することができる。
【０００６】
しかし、このようなスパッタ動作中に、チャンバ１０１内での放電が停止する場合がある。例えば、ガス供給源１０７から供給されるガスとポンプ１０６による排気速度とのバランスが変動したような場合、放電条件が満たされなくなると放電が停止してプラズマが消失することがある。放電が停止すると、スパッタ電流が流れなくなり、負荷インピーダンスが急激に上昇する。従って、電源１１０は、このような負荷インピーダンスの急激な上昇に対して柔軟に対応できる構造を有する必要がある。
【０００７】
また一方、スパッタ動作中に、チャンバ１０１内でアーク放電１５０が生ずる場合がある。このようなアーク放電１５０は、ターゲット１０４の近傍において生ずる場合が比較的多いが、基板１００の近傍において生ずる場合もある。そして、このようなアーク放電１５０が生ずると、局所的に大電流が流れるために、チャンバの負荷インピーダンスが低下し、ターゲット１０４や基板１００に損傷が生ずる。
【０００８】
例えば、ターゲット１０４の側でアーク放電１５０が生ずると、ターゲット１０４の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板１００の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【０００９】
一方、基板１００の側にアーク放電１５０が生じた場合にも、基板１００が損傷を受けて不良品になってしまう場合がある。
【００１０】
従って、このようなアーク放電が発生した場合に、迅速且つ確実にアークを消弧できるアーク遮断機能を有するスパッタ用電源が必要とされている。
【００１１】
図１４は、本発明者が本発明に至る過程で試作したスパッタ用電源の要部を表す模式図である。
【００１２】
この電源は、直流電源ＤＣ１とトランジスタＱ１〜４を共有した２つのインバータを有する。すなわち、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ１を有する第１のインバータＩＮＶ１と、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ２を有する第２のインバータＩＮＶ２と、を有する。これらインバータの出力電流は、インダクタＬ１とＬ２とによりそれぞれ平滑化されてチャンバ１０１及びターゲット１０４に供給される。
【００１３】
その動作について説明すると、スパッタを実施する時には、インバータＩＮＶ１、ＩＮＶ２を起動し、整流されたインバータ電流を断続するトランジスタＱ５・６を閉じる。また、インダクタ電流を短絡する絶縁ゲート型バイポーラ・トランジスタＩＧＢＴ１・２を開いた状態として、直流電圧をチャンバ１０１及びターゲット１０４に出力する。
【００１４】
一方、チャンバ内にアーク放電が発生すると、チャンバのインピーダンスが低下し、電圧が低下する。このような電圧の低下によってアーク放電を検出すると、ＩＧＢＴ１・２を閉じ、トランジスタＱ５・６を開く。これにより、逆バイアス電圧源ＤＣ２からＩＧＢＴ２・１、ＤＡ１・２、チャンバ（１０１、１０４）、ＤＣ２の閉回路によって逆方向バイアス電圧を印加し、アーク電流を急速に遮断する。また、このアーク遮断動作の際には、インダクタＬ１・２の電流は、それぞれＤ１とＩＧＢＴ１、Ｄ２とＩＧＢＴ２により構成される短絡回路によって保存される。
【００１５】
このようにして、所定の「遮断期間」の間、チャンバに対して逆方向の電圧を印加した後に、「判定期間」に入る。「判定期間」においては、ＩＧＢＴ１・２を再び開いて順方向電圧を印加し、チャンバの電圧を調べることによりアーク放電が停止したか否かの判定を行う。
【００１６】
「判定期間」にアーク放電を検出した場合、すなわちチャンバの電圧が所定値を下回る場合には、再び「遮断期間」に入り、逆バイアス電圧源ＤＣ２から逆電圧を印加する。一方、「判定期間」にアーク放電を検出しない場合には、そのまま順方向電圧を印加してスパッタを再開する。
【００１７】
「判定期間」におけるインダクタ電流すなわちインバータからの出力電流は、通常のスパッタ時と同様に、アーク発生直前の指令電流を目標に定電流制御される。
【００１８】
【発明が解決しようとする課題】
しかし、図１４に例示した電源の場合、チャンバ内で大規模アークなどが発生すると、遮断動作を繰り返しても消弧までに長い時間を要することがある。この場合、アーク放電が消弧されるまでの間は、「判定期間」には順方向のスパッタ電力が印加される。この順方向電力はアーク発生点に投入されるため、その温度が上昇して「スプラッシュ」などのアーク被害が増大するという問題が生ずる。また、温度の上昇により熱電子の放出も助長されるため、アーク放電を消弧しにくくなるという問題も生ずる。
【００１９】
このような問題は、電源を並列接続したり、大電力で運転する場合などに特に顕著となる。
【００２０】
また一方、アーク放電が頻発すると、スパッタ時と変わらないインダクタ電流がアーク遮断中の逆バイアス電圧源ＤＣ２を流れることとなる。逆バイアス電圧源ＤＣ２は、アーク放電がなければ電流が流れないにも拘わらず、このようなアーク遮断中に流れるインダクタ電流に耐えるだけの電流容量を確保しなければならない。このため、逆バイアス電圧源のＤＣ２を大型化する必要が生ずる。
【００２１】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる突発電流遮断機能を有する直流電源、スパッタ電源及びスパッタ装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明においては、通常のスパッタ条件よりも低い電圧範囲において、電流に制限を設ける。こうすると、アーク放電が連続したり多発するような場合に、「判定期間」のインダクタ電流すなわちインバータ出力電流を抑制できる。その結果として、「判定期間」にアーク発生点に投入される電力が抑制され、アーク発生点の温度が低下して消弧も早くなる。
【００２３】
すなわち、本発明の一態様によれば、負荷に対して順方向の電力を出力する順方向出力手段と、負荷に対して逆方向の電圧を出力する逆方向出力手段と、を備え、第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電圧がゼロに近づくに従って電流の上限を連続的にゼロに近づけることを特徴とする突発電流遮断機能を有する直流電源が提供される。
【００２４】
上記構成によれば、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる電源を提供することができる。
【００２５】
また、本発明の他の一態様によれば、負荷に対して順方向の電力を出力する順方向出力手段と、負荷に対して逆方向の電圧を出力する逆方向出力手段と、を備え、第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電圧がゼロに近づくに従って電流の上限をステップ的にゼロに近づけることを特徴とする突発電流遮断機能を有する直流電源が提供される。
【００２６】
上記構成によっても、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる電源を提供することができる。
【００２７】
また、本発明の他の一態様によれば、負荷に対して順方向の電力を出力する順方向出力手段と、負荷に対して逆方向の電圧を出力する逆方向出力手段と、を備え、第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電流の上限を前記第１の電圧範囲における上限値よりも小さい一定値とすることを特徴とする突発電流遮断機能を有する直流電源が提供される。
【００２８】
上記構成によれば、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトにできる電源を提供することができる。
【００２９】
ここで、前記負荷のインピーダンスの低下が生じて前記逆方向出力手段による前記逆方向の電圧を出力した後に、前記順方向出力手段により前記負荷に対して前記順方向の電力を出力して前記負荷のインピーダンスを判定するものとすることができる。
【００３０】
またここで、前記負荷のインピーダンスを判定した結果、そのインピーダンスが低下した状態のままの時には、前記逆方向出力手段による前記逆方向の電圧を再び出力するものとしてもよい。
【００３４】
また、前記順方向出力手段は、電圧がゼロの時の電流の上限をゼロとはしないものとすれば、電圧がゼロの状態でも有限の電流を流すことができる。
【００３５】
一方、本発明のスパッタリング用電源は、ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、上記のいずれかの突発電流遮断機能を有する直流電源を備え、前記順方向の電力を前記ターゲットに与えて前記スパッタを実施可能としたことを特徴とする。
【００３６】
ここで、前記インピーダンスの低下は、前記スパッタの際のアーク放電の発生によるものとすることができる。
【００３７】
一方、本発明のスパッタリング装置は、上記のいずれかのスパッタリング用電源と、前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、を備えたことを特徴とし、アーク放電などの突発電流を迅速に遮断し、しかも電源の規模もコンパクトなスパッタリング装置を提供することができる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００３９】
図１は、本発明の実施の形態にかかる電源の要部を表す模式図である。
【００４０】
本具体例の電源も、図１４に表したものと同様に、直流電源ＤＣ１とトランジスタＱ１〜４を共有した２つのインバータを有する。すなわち、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ１を有する第１のインバータＩＮＶ１と、直流電源ＤＣ１、トランジスタＱ１〜４、トランスＴ１及び整流器ＤＢ２を有する第２のインバータＩＮＶ２と、を有する。これらインバータの出力電流は、インダクタＬ１とＬ２とによりそれぞれ平滑化されてチャンバ１０１及びターゲット１０４に供給される。但し、本発明の電源におけるインバータの数は、２つに限定されるものではなく、３つあるいはそれ以上のインバータを設けてもよい。
【００４１】
これらインバータは、電力制御部ＰＣからパルス幅変調器ＰＷＭを介して出力されるパルス信号により駆動される。すなわち、電力制御部ＰＣは、上位の制御装置（図示せず）から電力設定信号Ｐsetを入力し、また、同図に波線で例示したような経路を介してチャンバに印加されている電圧と流れている電流とを適宜モニタする。そして、チャンバ電流と電圧とが設定信号Ｐsetに対応した値となるようにフィードバック制御を行う。そして、この電力制御部ＰＣに、電流制限部ＣＬが設けられている。電流制限部ＣＬは、チャンバ電圧が通常のスパッタ電圧よりも低い電圧範囲において、出力電流を制限する。
【００４２】
図２は、電流制限部ＣＬが行う電流制限動作を説明するためのグラフ図である。すなわち、同図の横軸はチャンバ電圧の絶対値、縦軸はチャンバ電流をそれぞれ表す。なお、ＤＣスパッタ用電源の場合、チャンバ１０１は接地電位とし、ターゲット１０４には通常はマイナスの電圧を印加するが、図２の横軸には、ターゲットに印加する電圧の絶対値を表した。
【００４３】
電源は、その出力電力に上限を有し、例えば本具体例においては、最大電力は６キロワットである。また、定格電流は、例えば、図示したように１２アンペアとすることができる。
【００４４】
正常なスパッタ動作時は、チャンバには例えば、マイナス４００ボルト乃至マイナス７５０ボルト程度の電圧が生ずる。従って、そのスパッタ電圧において、定格電流及び最大出力を超えない範囲で、電力設定信号Ｐsetに対応した電力が得られるように、チャンバ電流を制御する。
【００４５】
これに対して、チャンバのインピーダンスが低下し、正常なスパッタ動作において用いられないような低い電圧となった場合に、電圧に応じて電流値を制限する。例えば、アーク放電が発生した場合には、チャンバ電圧はマイナス１５０ボルトあるいはそれよりも低い（絶対値が小さい）電圧にまで降下する。そこで、本具体例の場合、０ボルトからマイナス３６０ボルトの電圧範囲に電流の上限を設け、チャンバ電流が電流限界線ＣＬＶを超えないように電流制限部ＣＬが電流制限動作をする。
【００４６】
このようにすれば、アーク放電に対する「遮断期間」の後の「判定期間」に、アーク放電を助長するという問題を抑制できる。すなわち、「判定期間」においてもしアーク放電が残留している場合には、チャンバ電圧は低いままである。従って、このような低い電圧の場合に出力電流を制限することによって、アーク放電による被害の拡大を防ぐことができる。
【００４７】
なお、電源の起動やプラズマの点火などを考慮して、電圧がゼロの時でも指令電流はゼロとせずあるオフセット（図２の場合には、１．２アンペア）を設けることが望ましい。
【００４８】
図１の電源の動作について説明すると、以下の如くである。
【００４９】
スパッタを開始する時には、電源は、電流の制限上限値を例えば１．２アンペア（図２）として起動する。そしてまず、インバータＩＮＶ１、ＩＮＶ２を起動し、整流されたインバータ電流を断続するトランジスタＱ５・６を閉じる。また、インダクタ電流を短絡するＩＧＢＴ１・２を開いた状態として、直流電圧（例えば、マイナス１５００Ｖ）をチャンバ１０１及びターゲット１０４に出力する。つまり、この状態では、インバータＩＮＶ１、インダクタＬ２、インバータＩＮＶ２、チャンバ１０１、ターゲット１０４、出力ダイオードＤＡ１・２、インダクタＬ１、インバータＩＮＶ１という経路で電圧を出力する。
【００５０】
チャンバ内でプラズマが点火しグロー放電が始まると、スパッタ電流が流れはじめるが、プラズマの成長により出力電圧も上昇するので、図２の電流限界線ＣＬＶの特性に応じて電流の制限上限も緩和される。そして、例えば電圧が３６０ボルトに達すると、電流限界線ＣＬＶによる制限が解除され、上位の制御装置（図示せず）からの電力設定信号Ｐsetによる電力でスパッタ動作が開始される。
【００５１】
スパッタ中の放電電圧の絶対値は、概ね４００ボルト以上であるが、チャンバ内でアーク放電が発生すると、負荷電圧の絶対値は８０ボルト程度まで低下する。電源は、この電圧低下によりアーク放電を検出すると、アーク遮断動作を開始する。
【００５２】
すなわち、電源は、ＩＧＢＴ１・２を閉じ、トランジスタＱ５・６を開く。これにより、逆バイアス電圧源ＤＣ２からＩＧＢＴ２・１、ＤＡ１・２、チャンバ（１０１、１０４）、ＤＣ２の閉回路によって逆方向バイアス電圧を印加し、アーク電流を急速に遮断する。また、このアーク遮断動作の際には、インダクタＬ１・２の電流は、それぞれＤ１とＩＧＢＴ１、Ｄ２とＩＧＢＴ２により構成される短絡回路によって保存される。
【００５３】
このようにして、所定の「遮断期間」の間、チャンバに対して逆方向の電圧を印加した後に、「判定期間」に入る。判定期間においては、ＩＧＢＴ１・２を再び開いて順方向電圧を印加し、チャンバの電圧を調べることによりアーク放電が停止したか否かの判定を行う。
【００５４】
図３は、本実施形態の電源におけるアーク遮断動作の一例を表すグラフ図である。すなわち、同図（ａ）の実線は電源からの出力電圧、波線はチャンバにおける電圧観測値の時間変化をそれぞれ表す。また、同図（ｂ）の実線は本実施形態の電源を用いた場合のチャンバ電流、一点鎖線は電流制限部ＣＬにおいて設定される電流制限値、波線は図１４に例示した比較例の電源を用いた場合のチャンバ電流の時間変化をそれぞれ表す。
【００５５】
図３（ａ）に表したように、正常なスパッタ時の放電電圧と比べて、アーク放電が発生した時には、電圧の絶対値が低下する。すると、電流制限部ＣＬはこの電圧の低下に応じて、図２に例示した電流限界線ＣＬＶに従って電流を制限する。
【００５６】
所定の「遮断期間」の後には、チャンバに対して順方向電圧を印加してアーク放電の有無を判定する「判定期間」が設けられる。この際に、電流制限部ＣＬによって電流が制限されているので、アーク放電を助長することがない。
【００５７】
実際の動作においては、このように電流を制限した場合、インバータの動作は停止することもある。しかし、短時間の遮断動作によって、インダクタ電流が低下する前にアーク放電を消弧できれば、出力電圧が回復してインバータが再起動する。これにより、スパッタ動作の中断を最小限に抑えることができる。
【００５８】
一方、アーク遮断が長引いて連続アーク状態になる場合には、チャンバ電圧は低いままである。従って、電流制限部ＣＬによる電流制限が継続し、インバータが停止したままで「遮断期間」と「判定期間」とが繰り返される。この時に、図１４に表したような電流制限部を備えない電源の場合、図３（ｂ）に波線で表したように、「判定期間」にチャンバ電流が大量に流れ続け、アーク放電が消弧されない。
【００５９】
これに対して、本発明の電源の場合、「判定期間」の電流を制限することにより、図３（ｂ）に実線で表したように、アーク放電電流を確実に減衰させることができる。例えば、アーク放電の電圧がマイナス８０ボルトの時は、「遮断期間」と「判定期間」の平均の電圧はおよそマイナス４０ボルトである。そこで、図２の電流限界線ＣＬＶにより規定されるように、電流指令値２．４アンペアまでインダクタ電流を下げた後に、インバータが起動して定電流制御モードで運転しながら「遮断期間」と「判定期間」とを繰り返す。このようにしてアークが消弧すると、スパッタ電圧がマイナス４００ボルト以上まで上昇するので、その電圧上昇に従って、電流の上限も緩和される。最終的には、アーク放電が発生する前の電圧と電流レベルに回復してスパッタが再開される。
【００６０】
以上説明したように、本実施形態によれば、正常なスパッタでは用いない低い電圧範囲において、電流を制限することにより、「判定期間」のアーク被害の拡大を防ぐことができる。
【００６１】
またさらに、「遮断期間」においては、逆バイアス電圧源ＤＣ２にアーク放電電流が流れることとなるが、この電流を抑制することにより、逆バイアス電圧源ＤＣ２の電源容量を小さくすることができる。その結果として、電源をコンパクトにし、信頼性も上げることができる。
【００６２】
なお、図２に表した電流限界線ＣＬＶは一例に過ぎず、本発明においては、その他にも各種の特性線を設定することができる。
【００６３】
図４及び図５は、本発明において用いることができる電流限界線ＣＬＶの他の具体例を表すグラフ図である。
【００６４】
図４の本具体例の場合、ゼロボルトからマイナス３６０ボルトの範囲において、電流の上限をステップ的に制限している。
【００６５】
また、図５の具体例の場合、ゼロボルトからマイナス３６０ボルトの範囲において、電流を１．２アンペアの一定値に制限している。
【００６６】
このように、通常の使用条件における電圧よりも低い電圧範囲において電流値を適宜制限することより、本発明の作用効果を同様に得ることができる。
【００６７】
次に、本実施形態の電源の具体例について説明する。
【００６８】
図６は、本実施形態の電源の具体例を表す模式図である。同図については、図１乃至５及び図１４に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６９】
本具体例の電源は、その電力制御部ＰＣに、チャンバ電流をモニタするための電流センサＣsenと、チャンバ電圧をモニタするための電圧センサＶsenとを有する。これらにより検出された電流データＣmsrと電圧データＶmsrは、乗算回路ＭＴＬにおいて乗算され、チャンバ電力が計算される。一方、図示しない上位の制御装置からは電力設定値Ｐsetが入力され、乗算回路ＭＴＬからのチャンバ電力との差分が差分演算回路Ｐerrにおいて演算され、電流指令値Ｃsetが出力される。
【００７０】
電流指令値Ｃsetは、誤差増幅アンプＣerrにおいて所定のゲインで増幅され、パルス幅変調器ＰＷＭに入力されて、インバータの制御パルスが形成される。このようにして、電力設定値Ｐsetに対する電力フィードバック制御が可能とされている。
【００７１】
そして、本具体例の場合、電圧センサＶsenの出力が、電流制限部ＣＬに並列に入力される。電流制限部ＣＬは、電圧増幅器Ｖampと、その出力に逆方向に接続されたクランプダイオードclumpとを有する。クランプダイオードclumpの先には、順方向に接続されたダイオードLDと基準電圧源Ｖrefとからなる定格リミット回路ＲＬが設けられている。
【００７２】
定格リミット回路ＲＬは、電源の定格電流を超える出力を防ぐ役割を有し、電流指令値Ｃsetが基準電圧源Ｖrefを超えると、ダイオードLDがオンすることにより、電流指令値Ｃsetを抑制する。
【００７３】
一方、電流制限部ＣＬにおいては、電圧センサＶsenから電圧データＶmsrが電圧増幅器Ｖampに入力され、増幅されてクランプダイオードclumpに印加される。従って、電圧増幅器Ｖampからの出力電圧が電流指令値Ｃsetを下回った場合には、クランプダイオードclumpがオンすることにより、電流指令値Ｃsetを抑制する。つまり、この電流制限部ＣＬは、電圧データＶmsrに応じて電流指令値Ｃsetを抑制する「可変リミッタ」として動作する。
【００７４】
例えば、ゼロアンペアから定格の１２アンペアの出力電流の範囲に対応して、電流指令値Ｃsetの範囲を０ボルトからプラス６ボルトとすることができる。この場合、クランプダイオードclumpの順方向電圧降下量を０．６ボルトとすると、電流制限用の増幅器Ｖampは、電源の出力電圧がゼロボルトの時にゼロボルトを出力し、出力電圧がマイナス３６０ボルトの時にプラス５．４ボルトを出力するように設定できる。このようにすれば、図２に表した電流限界線ＣＬＶに従って、電圧がゼロボルトからマイナス３６０ボルトの範囲において電流の上限を１．２アンペアから１２アンペアまで連続的に設定できる。
【００７５】
図７は、本発明の変形例の電源を表す模式図である。同図についても、図１乃至６及び図１４に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７６】
本変形例においては、インバータＩＮＶ１、ＩＮＶ２の出力にコンデンサＣ１、Ｃ２がそれぞれ接続されている。また、電源の出力前段には、トランスＴ３が設けられ、トランスＴ３の１次巻線を介して電流を出力し、スイッチング素子ＩＧＢＴ１によってその２次側コイルの短絡回路が形成されている。
【００７７】
アーク放電が発生すると出力電圧が低下するが、電圧変化はトランスＴ３の１次巻線のインダクタンスが吸収し、トランスの入力電圧、すなわち（Ｃ１＋Ｃ２）の直列電圧は維持される。ＩＧＢＴを閉じるとトランスＴ３の２次巻線に（Ｃ１＋Ｃ２）に充電された放電電圧がかかるが、１次巻線は２次巻線よりも２０パーセント程度、巻数が多いので、１次巻線は放電電圧の１．２倍で誘導される。これにより、放電電圧の２０パーセントを逆極性で出力する。
【００７８】
そして、本変形例の電源においても、電力制御部ＰＣに電流制限部ＣＬが設けられ、図６に関して前述したものと同様の動作により、電圧に応じて電流を制御する。その結果として、「判定期間」におけるチャンバ電流を制限し、アーク放電を速やかに減衰させることが可能となる。
【００７９】
次に、本発明の電源において用いることができる電力制御部ＰＣの変形例について説明する。
【００８０】
図８は、本発明において用いることができる電力制御部ＰＣの一例を表すブロック図である。すなわち、同図は、出力電流を限界線ＣＬＶ以下に制御する機能を有する電力制御部ＰＣを表す。
【００８１】
この電力制御部ＰＣは、出力電力演算部１１と、電力制御部１２と、電流制御部１３と、最大電流信号生成部２１と、オフセット生成部２２と、を有する。これらのうち、出力電力演算部１１〜電流制御部１３までが、出力電力のフィードバック制御部に対応し、最大電流信号生成部２１とオフセット生成部２２が、電流制限部に対応する。
【００８２】
出力電力演算部１１には、スパッタリング装置のターゲット電流を表す信号Ｉmsrとターゲット電圧を表す信号Ｖmsrがそれぞれ入力される。出力電力演算部１１は、これらの信号Ｉmsr、Ｖmsrとに基づいて、電源から出力されている電力を演算し、それに対応する出力電力信号ＯＳを出力する。
【００８３】
電力制御部１２は、電力フィードバック制御を実行する。すなわち、出力電力演算部１１から出力された出力電力信号ＯＳと、出力電力の設定値Ｐsetとを比較し、その差分に応じた電流設定値を演算する。そして、後に詳述するように、電流限界信号ＣＬ２と比較して、電流設定信号ＣＳを出力する。
【００８４】
電流制御部１３は、電流フィードバック制御を実行する。すなわち、電流設定信号ＣＳと、信号Ｉmsrとを比較して、ＤＣ電源部ＤＣＰのインバータＩＮＶのゲートパルス幅を制御するレベル信号ＬＳを出力する。
【００８５】
以上説明した各ブロックにより、電流設定信号Ｐsetに対して、ＩmsrとＶmsrとをフィードバック信号としたＤＣ電源部ＤＣＰのフィードバック制御が実行される。
【００８６】
本発明においてはさらに、最大電流信号生成部２１において、例えば、図２、図４、図５などに表した電流限界線ＣＬＶに対応するような電流の上限が設定されている。そして、最大電流信号生成部２１に、ターゲット電圧を表す信号Ｖmsrを入力し、この電流限界線ＣＬＶの上での電流の上限値を演算する。そして、この電流上限値を表す信号を電流限界信号ＣＬ１として出力する。
【００８７】
この電流限界信号ＣＬ１は、オフセット生成部２２に出力され、例えば、出力電圧がゼロボルトの場合でも電流設定がゼロアンペアよりも大きくなるようなオフセットが付与された電流限界信号ＣＬ２として、電力制御部１２に出力される。
【００８８】
なお、本具体例においては、最大電流信号生成部２１とオフセット生成部２２とを別のブロックとしたが、本発明はこれには限定されず、これらは同一のブロック内に設けることもできる。つまり、オフセットまで考慮した電流限界信号ＣＬ２を一度に生成してもよい。
【００８９】
電力制御部１２は、出力電力演算部１１から出力された出力電力信号ＯＳと、出力電力の設定値Ｐsetとを比較して、その差分に応じた電流設定値を演算するが、さらに、この電流設定値と電流限界信号ＣＬ２とを比較する。
【００９０】
そして、電流設定値が電流限界信号ＣＬ２よりも小さい場合、すなわち、流すべき電流値が電流限界線（例えば、図２、図４、図５などの限界線ＣＬＶ）よりも小さい場合には、その電流設定値をそのまま電流設定信号ＣＳとして出力する。
【００９１】
一方、電力制御部１２は、電流設定値が電流限界信号ＣＬ２よりも大きい場合、すなわち、流すべき電流値が限界線ＣＬＶよりも大きい場合には、その電流設定値に代えて、電流限界信号ＣＬ２を電流設定信号ＣＳとして出力する。
【００９２】
以上説明したように、本発明によれば、最大電流信号生成部２１において、電源の用途などを考慮した電流限界線ＣＬＶを設定し、ターゲット電圧Ｖmsrに応じた電流リミットを設定する。つまり、図２、図４、図５などに例示したように、順方向の出力電流が、予め定めた電流限界線ＣＬＶを超えない範囲において、電源を動作させる。
【００９３】
このようにすれば、アーク放電が発生した際の「判定期間」において、電流限界線ＣＬＶを超えたチャンバ電流を流すことを防ぐことができる。その結果として、アーク被害の拡大を解消し、アークを確実に消弧することができる。
【００９４】
さらにまた、電源の構成や、スパッタリング装置の構造、スパッタする材料、条件などに応じて好適な電流限界線ＣＬＶを選択することにより、確実にアークを消去することができ、ターゲットや基板あるいは電源の電気部品などにストレスを与える虞もなくなる。
【００９５】
ここで、オフセット生成部２２により電流設定値にオフセットを与えることにより、アーク電圧以下で、電流限界値の設定を定格の例えば５パーセント程度に固定することにより、最初の出力電圧が出るようにすることができる。但し、このようなオフセット（例えば、図２において、ゼロボルトに対応して設定された１．２アンペアの電流値）は、最大電流信号生成部２１において設定してもよい。
【００９６】
図９は、図８に表したブロック図を具体化した回路の一例を表す模式図である。本具体例の回路の場合、チャンバ電流を表す信号Ｉmsrとチャンバ電圧を表す信号Ｖmsrは、それぞれ０〜５ボルト、０〜マイナス６．６６ボルトの電圧信号として与えられる。また、電力設定値を表す信号Ｐsetは、０〜１０ボルトの電圧信号として与えられる。
【００９７】
そして、信号ＩｏとＶｏは、掛け算器Ｕ１に入力されて掛け算され、出力電力ＯＳが演算される。
【００９８】
この出力信号ＯＳは、電力フィードバック制御の誤差アンプＵ２に入力され、電力設定信号Ｐsetと比較することにより、電流設定信号が出力される。
【００９９】
Ｕ３は、電流フィードバック制御の誤差アンプで、誤差アンプＵ２で計算した電流設定値とＩmsrとを比較してインバータＩＮＶのゲートパルス幅（または周波数）を決めるレベル信号を生成する。誤差アンプＵ２の最大出力が電流の最大値となるように定数設定しておけば、最大電流値（例えば、図２の限界線ＣＬＶ）でリミットをかけることができる。
【０１００】
そしてさらに、演算器Ｕ４において、ＬＣ定数により予め決定した限界特性線に基づいて、チャンバ電圧Ｖmsrに比例した電流限界信号ＣＬ１を生成する。
【０１０１】
そして、演算器Ｕ５において、出力電圧が０ボルトであっても電流設定が０アンペアよりも上になるように、小さなオフセットを与えた電流限界信号ＣＬ２を生成する。
【０１０２】
このような具体例により、図２、図４、図５に例示したように、電流限界線ＣＬＶよりも下側の領域で動作する電源を実現できる。
【０１０３】
図１０は、本発明の放電用電源の要部の変型例を表す模式図である。同図については、図１乃至図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【０１０４】
前述した図９の回路を用いることにより基本的な動作をするのであるが、例えば、出力電圧が８０ボルト以下の場合、オフセットの関係で電流設定が０アンペアにならない。
【０１０５】
そこで、本変型例においては、図１０に表したように、コンパレータＵ６を追加している。コンパレータＵ６は、ヒステリシスを持ったコンパレータであり、出力電圧が第１の既定電圧、例えば２００Ｖを越えるとトランジスタＴｒをＯＮ（オン）して演算器Ｕ５で与えたオフセットを消去する。一方、出力電圧が第２の既定電圧、例えば１０Ｖ以下になると、ＣＲタイマーにより所定のタイミングでトランジスタＴｒをＯＦＦ（オフ）してオフセットを与える。
【０１０６】
アーク電圧以下では、電流限界値の設定を定格の５パーセント程度に固定することにより最初の電圧が出るようにできるが、一方、一旦例えば２００ボルト以上の出力電圧が出た場合には、このオフセットを消去することにより、アーク放電が発生した場合に、電流設定をゼロとして、「判定期間」におけるアーク被害の拡大をより確実に防ぐことができる。
【０１０７】
図１１は、本発明の放電用電源の要部のさらなる変型例を表す模式図である。同図についても、図１乃至図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【０１０８】
本変型例は、アーク放電を検出して、インバータに対するゲートパルスをただちに止める機能を追加したものである。具体的には、演算器Ｕ７、Ｕ８、Ｕ９を追加し、演算器Ｕ７で出力電圧の判定、演算器Ｕ８で出力電流の判定を行い、演算器Ｕ９でこれらの論理積（ＡＮＤ）をとってアーク判定して出力を止める信号を作っている。
【０１０９】
演算器Ｕ７においては、信号Ｖmsrと、既定の電圧とを比較して論理を出力する。この場合の既定の電圧は、例えば、１５０ボルト程度とすることができる。すなわち、この既定値よりもスパッタ電圧が低下したら、アーク放電の可能性があると判定する。
【０１１０】
同様に、演算器Ｕ８においては、信号Ｉmsrと、既定の電流値に対応する信号と、を比較する。ここで既定の電流値は、例えば、定格出力電流の１／５〜１／１０程度とすることが望ましい。
【０１１１】
そして、これら演算器Ｕ７及びＵ８の論理積をとることにより、スパッタ電圧が既定値よりも低く、スパッタ電流が既定値よりも大きい時に、アーク放電と判定する。そして、この判定に基づいて、ゲートパルスを直ちに停止する。
【０１１２】
また、本変型例の回路によれば、アークが消えると短時間で出力を復帰させ、無駄な待ち時間は最少で動作させることができる。
【０１１３】
すなわち、連続アークの判定を付加して、連続アークの判定で、電力制御のスイッチングをただちに止め、電流限界値のオフセットも殺すことにより、連続アークの発生時にアーク電流と持続時間を短くして連続アークに入るエネルギーを小さくするとともに、「判定期間」も必要最小限に制御することができる。
【０１１４】
以上、本発明の電源について、スパッタ用電源を例に挙げて説明した。しかし、本発明は、本発明の電源はスパッタ用に限定されるものではなく、例えば、マグネトロンの発振用電源としても同様に用いて同様の作用効果が得られる。
【０１１５】
すなわち、マグネトロンに順方向電力を供給して発振動作を生じさせ、何らかの原因により、突発的な短絡電流が生じた場合にも、上述した充電動作により充電された逆バイアス電圧源から逆電圧を印加して、迅速に電流を遮断することができる。
【０１１６】
図１２は、本発明の電源をマグネトロンの発振に用いた構成を例示する概念図である。すなわち、同図は、マグネトロンを用いたマイクロ波発生システムを表す。
【０１１７】
このシステムの電源１１０は、所定の直流高電圧をマグネトロン２００に印加して発振させる。この電源１１０として、図１乃至図１１に関して前述した本発明の電源を用いることができる。マグネトロン２００の発振により生じたマイクロ波電力は、導波管を伝送路としてアイソレータ３１０、マイクロ波センサ３２０、マイクロ波整合器３４０を介して、負荷５００に供給される。また、センサ３２０からはフィードバック信号ＦＳが、電源１１０のインバータに与えられ、マイクロ波の出力電力の制御が行われる。
【０１１８】
このようなシステムの場合にも、マグネトロン２００に順方向電力を供給して発振動作を生じさせ、その間に逆バイアス電圧源Ｃ１を適宜、充電しておき、マグネトロン２００において突発的な短絡的電流が生じた場合にも、電源１１０は、上述したアーク放電遮断動作と同様の動作により、迅速に電流を遮断することができる。その結果として、高性能で軽量且つコンパクトな電源を実現できる。
【０１１９】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【０１２０】
例えば、図１、図６及び図７においては、２つのインバータを設けた電源を例示したが、本発明はこれに限定されない。すなわち、本発明は、３つあるいはそれ以上のインバータを設けた、いわゆる「多段インバータ構成」の電源についても同様に適用して同様の作用効果を得ることができる。
【０１２１】
また一方、本発明の電源、スパッタ用電源及びスパッタ装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【０１２２】
より具体的には、例えば、スイッチング回路としてＭＯＳトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）の記号により例示したものや、保護用素子としてバリスタの記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。
【０１２３】
また、同様に、インバータやコンパレータ、論理回路、保護回路などの具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１２４】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての電源、スパッタ用電源及びスパッタ装置は本発明の範囲に包含される。
【０１２５】
【発明の効果】
以上説明したように、本発明によれば、スパッタなどの通常の使用条件よりも低い電圧において出力電流を制限することにより、アーク放電が連続したような場合にインダクタ電流を絞り込むことができる。こうすることにより、アーク遮断の「判定期間」に出力する電流を小さくしてアーク発生点に投入する電力を抑制できる。その結果として、アーク発生点の温度が低下しやすくなり、消弧も早くなるので、並列運転などの大電力スパッタの際にも、スプラッシュなどの発生が減少し、アーク被害が抑制される。
【０１２６】
また、本発明によれば、アーク放電が頻発するような場合も、インダクタ電流が抑制されるので、高速にアーク遮断するための逆バイアス電圧源の電流容量も小さくでき、電源の小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる電源の要部を表す模式図である。
【図２】電流制限部ＣＬが行う電流制限動作を説明するためのグラフ図である。
【図３】本発明の実施形態の電源におけるアーク遮断動作の一例を表すグラフ図である。
【図４】本発明において用いることができる電流限界線ＣＬＶの他の具体例を表すグラフ図である。
【図５】本発明において用いることができる電流限界線ＣＬＶの他の具体例を表すグラフ図である。
【図６】本発明の実施形態の電源の具体例を表す模式図である。
【図７】本発明の変形例の電源を表す模式図である。
【図８】本発明において用いることができる電力制御部ＰＣの一例を表すブロック図である。
【図９】図８に表したブロック図を具体化した回路の一例を表す模式図である。
【図１０】本発明の放電用電源の要部の変型例を表す模式図である。
【図１１】本発明の放電用電源の要部のさらなる変型例を表す模式図である。
【図１２】本発明の電源をマグネトロンの発振に用いた構成を例示する概念図である。
【図１３】ＤＣ（direct current）スパッタ装置の要部構成を表す模式図である。
【図１４】本発明者が本発明に至る過程で試作したスパッタ用電源の要部を表す模式図である。
【符号の説明】
１２ 電力制御部
１３ 電流制御部
２１ 最大電流信号生成部
２２ オフセット生成部
LD ダイオード
clump クランプダイオード
１００ 基板
１０１ チャンバ
１０４ ターゲット
１０６ 真空排気ポンプ
１０７ ガス供給源
１０８ グロー放電
１１０ 電源
１２０Ａ、１２０Ｂ 接続ケーブル
１５０ アーク放電
２００ マグネトロン
３１０ アイソレータ
３２０ マイクロ波センサ
３４０ マイクロ波整合器
５００ 負荷
Ｃerr 誤差増幅アンプ
Ｃmsr 電流データ
Ｃsen 電流センサ
Ｃset 電流指令値
Ｃ１ コンデンサ
ＣＬ 電流制限部
ＣＬ１、ＣＬ２ 電流限界信号
ＣＬＶ 電流限界線
ＣＳ 電流設定信号
ＤＡ１ 出力ダイオード
ＤＢ１、ＤＢ２ 整流器
ＤＢ２ 整流器
ＤＣ２ 逆バイアス電圧源
Ｉmsr 電流データ
ＩＮＶ１、ＩＮＶ２ インバータ
Ｌ１、Ｌ２ インダクタ
ＭＴＬ 乗算回路
Ｐerr 差分演算回路
Ｐset 電力設定値
ＰＣ 電力制御部
ＰＷＭ パルス幅変調器
ＲＬ 定格リミット回路
Ｖmsr 電圧データ
Ｖref 基準電圧源
Ｖsen 電圧センサ
Claims (9)
- 負荷に対して順方向の電力を出力する順方向出力手段と、
負荷に対して逆方向の電圧を出力する逆方向出力手段と、
を備え、
第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、
前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電圧がゼロに近づくに従って電流の上限を連続的にゼロに近づけることを特徴とする突発電流遮断機能を有する直流電源。 - 負荷に対して順方向の電力を出力する順方向出力手段と、
負荷に対して逆方向の電圧を出力する逆方向出力手段と、
を備え、
第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、
前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電圧がゼロに近づくに従って電流の上限をステップ的にゼロに近づけることを特徴とする突発電流遮断機能を有する直流電源。 - 負荷に対して順方向の電力を出力する順方向出力手段と、
負荷に対して逆方向の電圧を出力する逆方向出力手段と、
を備え、
第１の電圧範囲において前記順方向出力手段による前記順方向の電力の出力中に前記負荷のインピーダンスの低下が生ずると、前記逆方向出力手段により前記負荷に対して前記逆方向の電圧を出力する電源であって、
前記順方向出力手段は、前記第１の電圧範囲よりもゼロに近い電圧からゼロに至る電圧範囲において、電流の上限を前記第１の電圧範囲における上限値よりも小さい一定値とすることを特徴とする突発電流遮断機能を有する直流電源。 - 前記負荷のインピーダンスの低下が生じて前記逆方向出力手段による前記逆方向の電圧を出力した後に、前記順方向出力手段により前記負荷に対して前記順方向の電力を出力して前記負荷のインピーダンスを判定することを特徴とする請求項１〜３のいずれか１つに記載の突発電流遮断機能を有する直流電源。
- 前記負荷のインピーダンスを判定した結果、そのインピーダンスが低下した状態のままの時には、前記逆方向出力手段による前記逆方向の電圧を再び出力することを特徴とする請求項４記載の突発電流遮断機能を有する直流電源。
- 前記順方向出力手段は、電圧がゼロの時の電流の上限をゼロとはしないことを特徴とする請求項１〜５のいずれか１つに記載の突発電流遮断機能を有する直流電源。
- ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、
請求項１〜６のいずれか１つに記載の突発電流遮断機能を有する直流電源を備え、
前記順方向の電力を前記ターゲットに与えて前記スパッタを実施可能としたことを特徴とするスパッタリング用電源。 - 前記インピーダンスの低下は、前記スパッタの際のアーク放電の発生によるものであることを特徴とする請求項７記載のスパッタリング用電源。
- 請求項７または８に記載のスパッタリング用電源と、
前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
を備えたことを特徴とするスパッタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002348531A JP4129950B2 (ja) | 2002-11-29 | 2002-11-29 | 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002348531A JP4129950B2 (ja) | 2002-11-29 | 2002-11-29 | 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004183012A JP2004183012A (ja) | 2004-07-02 |
| JP4129950B2 true JP4129950B2 (ja) | 2008-08-06 |
Family
ID=32751430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002348531A Expired - Fee Related JP4129950B2 (ja) | 2002-11-29 | 2002-11-29 | 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4129950B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010031568B4 (de) | 2010-07-20 | 2014-12-11 | TRUMPF Hüttinger GmbH + Co. KG | Arclöschanordnung und Verfahren zum Löschen von Arcs |
| WO2015035373A1 (en) * | 2013-09-09 | 2015-03-12 | Itn Energy Systems, Inc. | Modulation of reverse voltage limited wa veforms in sputtering deposition chambers |
-
2002
- 2002-11-29 JP JP2002348531A patent/JP4129950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004183012A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5669332B2 (ja) | 真空装置用異常放電抑制装置 | |
| EP2113085B1 (en) | Arc recovery without over-voltage plasma chamber power supplies using a shunt switch | |
| JP4443404B2 (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
| KR101689508B1 (ko) | 고주파 전원장치 및 플라즈마 착화방법 | |
| JP5399563B2 (ja) | 直流電源装置 | |
| JP4257770B2 (ja) | アーク遮断回路、スパッタ用電源及びスパッタ装置 | |
| KR100341376B1 (ko) | 플라즈마처리실에서 캐소드를 구동하는전원회로및플라즈마처리방법 | |
| JP4129950B2 (ja) | 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 | |
| JP2011113696A (ja) | 電源装置 | |
| JP3191135B2 (ja) | 直流グロー放電処理装置におけるアーク遮断方法及び装置 | |
| JP4492975B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP4251611B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP2004194420A (ja) | 電源、電源システム、スパッタリング用電源及びスパッタリング装置 | |
| JP4100938B2 (ja) | アーク遮断回路、スパッタ用電源及びスパッタ装置 | |
| JP4492974B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP6368928B2 (ja) | 直流スパッタ装置用電源装置 | |
| JP3962297B2 (ja) | マイクロ波電力供給システム | |
| JP2002294445A (ja) | スパッタリング装置 | |
| JP4129860B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP2004006146A (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
| JP2005042129A (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP2004229401A (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| Mrozek | A method for extinguishing microdischarges in the plasma surface treatment processes | |
| JP2004043891A (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JPH0832184B2 (ja) | スパッタイオンポンプ用電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080516 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4129950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |