JP2011113696A - 電源装置 - Google Patents

Abstract

【課題】 スプラッシュやパーティクルの発生に直結するアーク放電発生時の電流上昇を効果的に制限しつつ、アーク処理終了時に放電電圧が過大となることを防止し得る電源装置を提供する。
【解決手段】 本発明の電源装置Ｅは、プラズマＰに接触するターゲットＴに直流電圧を印加する直流電源部２と、この直流電源部からの正負の出力５ａ、５ｂにて電極に発生するアーク放電を検出すると共に、そのアーク放電の消孤処理をし得るアーク処理部３とを備える。アーク処理部によりアーク放電の発生が検知され、消孤処理が開始されたときに前記電極への出力が定電流特性を有し、その消孤処理の終了までに前記電極への出力が定電圧特性を有するように、前記出力を切り換える出力特性切換回路６、ＳＷ２を備える。
【選択図】 図１

Description

本発明は、プラズマに接触する電極に直流電圧を印加する（電力投入する）電源装置に関する。

ガラスやシリコンウェハなどの基板表面に薄膜を形成する方法として、スパッタリング（以下、「スパッタ」という）装置を用いることが従来から知られている。このスパッタ装置では、例えば、真空雰囲気下の処理室内に所定のスパッタガス（アルゴンガス）を導入すると共に、基板表面に形成しようとする薄膜の組成に応じて作製されたターゲットに電源装置により負の直流電圧を印加してプラズマ雰囲気を形成する。そして、プラズマ雰囲気中のイオンをターゲットに向けて加速させて衝撃させ、スパッタ粒子（ターゲット原子）を飛散させ、基板表面に付着、堆積させて所定の薄膜が形成される。

上記スパッタ装置による薄膜形成中に、何らかの原因によりアーク放電（異常放電）が発生することが知られている。アーク放電が発生すると、プラズマ（負荷）のインピーダンスが急激に小さくなるため、急激な電圧低下が起こり、それに伴って電流が増加する。ここで、ターゲットが特にアルミニウム等の金属製である場合、高いアーク電流値のアーク放電が、例えばターゲットで局所的に発生すると、ターゲットが溶かされて放出されたものが処理基板表面に付着するというパーティクルやスプラッシュ（数μｍ〜数百μｍの塊）が発生し、良好な成膜ができないという不具合が生じる。

上記ターゲットに直流電圧を印加する電源装置ではアーク処理部を設けておくことが一般であり、このようなアーク処理部としては、直流電源部からターゲットへの出力電圧または出力電流を検出する検出手段と、直流電源部からターゲットの正負の出力間に並列もしくは直列に設けたアーク遮断用のスイッチング素子（アークスイッチ）とを有するものが挙げられる。そして、出力電圧または出力電流の変化量からアーク放電の発生を検出した後、上記スイッチング素子を、並列接続している場合には短絡するか、直列接続している場合には開放して、プラズマ（負荷）へのアークエネルギの供給を遮断する。

また、上記不具合を解消するために、電源装置の出力インピーダンスを定電流化する方法も知られている。通常、電源装置からターゲットへの出力にはコンデンサが並列に設けられている場合が多く、アークエネルギの供給を遮断するときの単位時間当たりの特性としては定電圧を示している。そして、プラズマでアーク放電が発生すると、定電圧特性から過電流が短時間に急激に発生してアークエネルギが増大してしまうが、アーク放電の発生が検知された時に上記スイッチング素子を操作することで、過電流の増加を防ぐことができる。但し、スイッチング素子が働く数μＳの間においては、この電流の急激な増加は避けられない。

そこで、この急激な電流増加を防止するために、電源装置の出力特性を、アークスイッチを切り換えてアーク放電を消孤する処理（消孤処理）に必要な間は定電流化させ、スイッチング素子が作動するまでの時間でのアーク電流の増加を極力防ぐ方法が特許文献１で知られている。然し、特許文献１記載の方法では、アーク処理が終了した後の特性に大きな問題がある。つまり、特許文献１記載の方法では、スイッチング素子を制御してアーク処理を終了した後、通常の出力に戻すときに、プラズマ（負荷）のインダクタンス成分により過電圧が生じるという問題がある。このような問題は、特にカソードたるターゲットの面積が大きく、プラズマ体積が大きくなった場合に顕著になる（例えば、大面積のフラットパネル製造用のスパッタ装置にてターゲットの外形寸法が数メートル規模になると、その過度的なインダクタンス成分は数十μＨ以上になる）。

そして、このようなインダクタンス成分により定電流化されている直流電源の出力からの急激な電流の増加により、プラズマでの電圧が通常の放電電圧より過大となってしまう。例えば、通常の放電電圧が−６００Ｖである場合、アーク処理回路のスイッチング素子によりアーク処理が終了した後に、直流電源が定電流化されていると、−１０００Ｖ以上の電圧が発生する。このような過電圧が生じると、アーク放電が多発し易くなる。

特開平１０−２９８７５４号公報

そこで、本発明は、以上の点に鑑み、スプラッシュやパーティクルの発生に直結するアーク放電発生時の電流上昇を効果的に制限しつつ、アーク処理終了時に放電電圧が過大となることを防止し得る電源装置を提供することをその課題とする。

上記課題を解決するために、本発明の電源装置は、プラズマに接触する電極に直流電圧を印加する直流電源部と、この直流電源部からの正負の出力にて電極に発生するアーク放電を検出すると共に、そのアーク放電の消孤処理をし得るアーク処理部とを備え、前記アーク処理部によりアーク放電の発生が検知され、消孤処理が開始されたときに前記電極への出力が定電流特性を有し、その消孤処理の終了までに前記電極への出力が定電圧特性を有するように、前記出力を切り換える出力特性切換回路を備えたことを特徴とする。

本発明によれば、出力特性切換回路を設けたことで、何らかの原因でアーク放電が発生した場合、プラズマのインピーダンスが急激に小さくなることに起因して急激な電圧低下が起こり、それに伴って電流が増加する。このとき、アーク処理部により直流電源部から電極への出力が定電流特性であるため、アーク放電の発生時の単位時間当たりの電流上昇率が制限される。他方で、アーク処理部にてアーク処理を終了する直前または同時に定電圧特性に切り換えることで、プラズマの電圧が通常の放電電圧より過大となることが防止され、ひいては、アーク放電が多発することが防止できる。

本発明においては、前記出力特性切換回路は、正負の両出力のうち少なくとも一方に配置されたインダクタと、このインダクタに並列接続されたスイッチング素子とを備えている構成をすれば、定電流特性から定電圧特性に切り換わる構成を簡単に実現できる。この場合、上記スイッチング素子の切換のタイミングは、アークの持続量、即ち、ターゲットＴへの投入電力、配線によるインダクタンス成分やキャパシタンス成分に貯えられているエネルギを加味してアークの残留エネルギが０になるまでに必要な時間に応じて適宜設定でき、また、マイクロアーク処理時には、アーク放電の発生時の電流上昇率が制限されるように上記スイッチング素子がオフに制御される。

他方で、前記出力特性切換回路は、正負の両出力のうち少なくとも一方に配置されたインダクタと、前記インダクタに直列接続され、過電圧発生時に前記インダクタを短絡するダイオードとを備える構成を採用すれば、過電圧が生じている間、ダイオードがオン状態となってインダクタが短絡されることで、その間だけ定電圧特性になる。これによれば、切り換えを制御する必要があるスイッチング素子を用いないため、回路構成やその制御を簡素化できる。

尚、本発明において、前記電極は、例えば、スパッタリング法を実施する処理室内に配置したターゲットである。

本発明の実施形態の電源装置の構成を概略的に示す図。 図１の電源装置におけるアーク放電の消孤処理を説明する図。 アーク処理を説明する図。 他の実施形態の電源装置の構成を概略的に示す図。 本発明の電源装置の複数台を用いてターゲットに出力する例を説明する図。

以下に図面を参照して、スパッタ装置にてターゲットに直流電圧を印加するために利用される本発明の実施形態の電源装置Ｅを説明する。

図１に示すように、電源装置Ｅは、例えばスパッタリング装置の処理室１内に配置される基板（図示せず）に対向させて配置され、プラズマＰに接触する電極たるターゲットＴに対し、所定の電力で負の直流電圧を印加する。電源装置Ｅは、直流電力の供給を可能とする直流電源部２と、アーク処理部３と、電源装置の稼働を統括制御するＣＰＵ回路４とを備える。直流電源部２は、特に図示しないが、商用の交流電力（例えば、単相ＡＣ２００Ｖ，３相ＡＣ２００など）が入力され、この入力された交流電力を整流して直流電力に変換した後、インバータ変換にて再度交流に変換し、その出力を整流して直流電力に再度変換してターゲットＴに出力する。直流電源部２からの正の出力（ケーブル）５ａの端部はグランド接地（本実施形態では、グランド接地され、処理室１を画成する真空チャンバに接続）され、負の出力（ケーブル）５ｂの端部はターゲットＴに接続されている。なお、図１の直流電源部２中、Ｃはコンデンサである。

アーク処理部３は、正負の両出力５ａ、５ｂ間に並列に接続されたスイッチング素子（アークスイッチ）ＳＷ１を備える。スイッチング素子ＳＷ１は、例えばＩＧＢＴ（ＦＥＴやＴｒを用いることもできる）から構成され、ＣＰＵ回路４に通信自在に接続されたドライバー回路３１によりそのオン、オフの切り換えが制御される。また、アーク処理部３は、出力電流、出力電圧を検出する検出回路３２を備え、検出回路３２で検出された出力電流、出力電圧はＡＤ変換回路３３を介してＣＰＵ回路４に入力されるようになっている。

また、検出回路３２はアーク検出回路３４に接続されている。アーク検出回路３４は、アーク放電が発生したときプラズマ（負荷）Ｐのインピーダンスが急激に小さくなって、急激な電圧低下が起こり、それに伴って電流が増加することから、検出回路３２で検出された出力電流及び／または出力電圧の変化量からアーク放電の発生を検出する。アーク検出回路３４はアーク処理回路３５に通信自在に接続され、アーク処理回路３５は、ＣＰＵ回路４及びドライバー回路３１に通信自在に接続されている。そして、アーク検出回路３４にてアーク放電の発生が検出されると、これがアーク処理回路３５に出力され、アーク処理回路３５により、ドライバー回路３１を介してスイッチング素子ＳＷ１のオン、オフの切り換えが制御され、アーク放電の消孤処理が行なわれる。

ここで、上記構成の電源装置Ｅにおいて、直流電源部２からの出力が定電圧特性であり、インダクタンス成分より容量成分（キャパシタンス成分）が支配的になると、アーク放電発生時にプラズマ負荷側のインピーダンスが小さくなることで、出力とプラズマＰとが結合されて容量成分から急激に出力側に放出される。このため、アーク検出回路３４よるアーク放電の検出から、スイッチング素子ＳＷ１の切り換えによるターゲットＴへの出力遮断までの時間内で大きなアーク電流が流れる虞がある。

本実施形態では、負の出力５ｂに、プラズマＰのインダクタンス成分より大きいインダクタンス値を有するインダクタ６を設けることとした。この場合、後述のマイクロアーク処理時の電流上昇率が、定常電流値の２００％より小さく、より好ましくは、１５０％以下に制限する場合、アーク放電発生時の出力電流上昇率（Δｉ）が、インダクタ６のインダクタンス値をＬ、ターゲットＴへの出力電圧をＶ及び電流変化時間Δｔとすると、Δｉ＝Δｔ・Ｖ／Ｌで算出される。その際、ターゲットＴへの出力電圧を５００Ｖ、出力電流を１００Ａとし、マイクロアーク処理（出力遮断）時間を２００μＳとし、過電流を検出して出力を遮断するまでの電流上昇率を１５０％にするには、Δｉは５０Ａとなる。このような場合には２ｍＨのインダクタンス値を持つインダクタ６を負の出力５ｂに接続すればよい。尚、本実施の形態では、負の出力５ｂに所定値のインダクタ６を設けているが、インダクタ６の接続位置はこれに限定されるものではなく、正の出力５ａまたは正負の両出力５ａ、５ｂにそれぞれ設けてもよい。

ところで、上記構成を採用した場合、アーク処理部３によってアーク処理を終了した後、スイッチング素子ＳＷ１の切り換えを制御して通常の出力に戻すとき、プラズマＰのインダクタンス成分により過電圧が生じ得るため、これを防止する必要がある。

本実施形態では、インダクタ６に並列に他のスイッチング素子ＳＷ２を設け、スイッチング素子ＳＷ１、ＳＷ２及びインダクタ６が本実施形態の出力特性切換回路を構成するようにした。スイッチング素子ＳＷ２は、例えば、ＩＧＢＴ（ＦＥＴやＴｒを用いることもできる）から構成することができ、ドライバー回路３１でそのオン、オフの切り換えが制御される。なお、本実施形態では、直流電源部２からターゲットＴの正負の出力５ａ、５ｂ間に並列に更に他のスイッチング素子ＳＷ３が設けられ、アーク処理部３でのマイクロアーク処理によりアーク放電の消孤処理ができないと判断した場合に、ターゲットＴへの出力を即時遮断できるように構成している。この場合、スイッチング素子ＳＷ３もまた、例えば、ＩＧＢＴ（ＦＥＴやＴｒを用いることもできる）から構成することができ、ドライバー回路３１でそのオン、オフの切り換えが制御される。

次に、図２及び図３を参照して本実施形態の電源装置Ｅでのアーク処理について説明する。処理室１内にターゲットＴと基板とを設置した後、処理室１内を所定圧力まで真空引きする。そして、所定のスパッタガスを導入すると共に、電源装置Ｅを稼働してターゲットＴに所定の負の電位を印加する。これにより、処理室１内にプラズマＰ雰囲気が形成され、ターゲットＴのスパッタにより基板表面に薄膜が形成される。

次に、スパッタ中、何らかの原因によりアーク放電が発生すると、プラズマＰのインピーダンスが急激に小さくなるため、急激に電圧低下が起こり、それに伴って電流が増加する。このとき、アーク処理部３の検出回路３２にて検出された出力電流、出力電圧が所定の範囲を超えて変化すると、アーク検出回路３４によりアーク放電の発生が検出される。例えば、出力電流が一定の範囲を超えて変化すると、アーク放電の前段現象（マイクロアーク）として捉え、その消弧処理が行われる。

即ち、図３を参照して説明すれば、検出回路３２で検出した出力電流Ｉａが、定常出力電流値Ｉｃを超えたとき、アーク処理回路３４によってアーク放電発生の前段現状として捕え、ＣＰＵ回路４及びアーク処理回路３５を介して出力発振用のドライバー回路３１によって出力短絡用のスイッチング素子ＳＷ１が短絡（オン）される。このとき、負の出力５ｂにインダクタ６が設けられているため、直流電源部２からの出力は定電流特性となり、アーク放電の発生時の電流上昇率が制限される。

次いで、所定時間経過後（数μＳ〜数ｍＳ）に、スイッチング素子ＳＷ１の短絡が解除（オフ）されると、ターゲットＴへの出力が再開される。このとき、スイッチング素子ＳＷ１の短絡が解除（オフ）される直前または同時に、インダクタ６短絡用の他のスイッチング素子ＳＷ２が短絡（オン）される（図２参照）。なお、ＳＷ１のオン時間は、アークの持続量、即ち、ターゲットＴへの投入電力、配線によるインダクタンス成分やキャパシタンス成分に貯えられているエネルギを加味してアークの残留エネルギが０になるまでに必要な時間に応じて適宜設定される（１０μＳ程度の時間）。このようにスイッチング素子ＳＷ２をオンすることでインダクタ６が一定期間（数μＳ）短絡され、この状態では、直流電源部２からターゲットＴへの出力が定電圧特性となる。その結果、直流電源部２の出力からの急激な電流の増加が防止され、プラズマＰの電圧が通常の放電電圧より過大となることが防止される。そして、インダクタ６短絡用の他のスイッチング素子ＳＷ２は、スイッチング素子ＳＷ１の短絡が解除された後、数μＳまたはそれ以上経過した後、切り換えられてインダクタ６の短絡が解除（オフ）される。なお、スイッチング素子ＳＷ１の短絡が解除された後、次のアーク放電が発生した場合に、インダクタ６が短絡された状態であると、過電流になってしまう。このため、次のアーク放電が発生したときにはインダクタ６が有効に機能させることができるように、他のスイッチング素子ＳＷ２の切り換え時期を設定することが必要となる。次に、アーク検出回路３４により出力電流Ｉａが定常出力電流値Ｉｃを超えているかが判別され、定常出力電流値Ｉｃを未だ超えていれば、ドライバー回路３１によってスイッチング素子ＳＷ１が再度短絡され、所定期間経過後、上記と同様にして出力の復帰処理が行われる。

この一連のマイクロアーク処理を複数回繰り返しても出力電流Ｉａが定常出力電流値Ｉｃを超えた状態のままであるか、または、出力電流Ｉａが予め設定された所定値を超えると、スプラッシュやパーティクルの発生を誘発するアーク放電が発生すると判断し、ＣＰＵ回路４からの制御によってスイッチング素子ＳＷ３がオンされ、直流電源部２からの出力を停止する（ハードアーク処理）。この処理の間でも、アーク電流値は、定常電流値の２００％より小さく保持されることで、放出されるアークエネルギが小さくして、スプラッシュやパーティクルの発生を効果的に抑制できる。

以上説明したように、本実施形態の電源装置Ｅによれば、出力特性切換回路６、ＳＷ２を設けたことで、何らかの原因でアーク放電が発生したときに、直流電源部２からターゲットＴへの出力が定電流特性であるため、アーク放電の発生時の単位時間当たりの電流上昇率が制限される。他方で、アーク処理部３にてアーク処理を終了する直前または同時に定電圧特性となっていることで、プラズマＰの電圧が通常の放電電圧より過大となることが防止され、ひいては、アーク放電が多発することが防止できる。

以上、本発明の実施形態の電源装置Ｅについて説明したが、本発明は上記に限定されるものではない。上記実施形態では、スイッチング素子ＳＷ１〜ＳＷ３としてＩＧＢＴ、ＦＥＴやＴｒを用いるものを例に説明したがこれに限定されるものではない。また、出力特性切換回路をインダクタ６とスイッチング素子ＳＷ２とから構成したものを例に説明したが、図４に示すように、正負の両出力５ａ、５ｂのうち少なくとも一方に配置されたインダクタ６と、このインダクタ６に並列接続され、過電圧発生時にインダクタ６を短絡するダイオードＤと抵抗Ｒとを直列に備える構成を採用することもできる。この構成によれば、過電圧が生じている間、ダイオードＤがオン状態となってインダクタ６が短絡されることで、その間だけ定電圧特性になる。これによれば、切り換えを制御する必要があるスイッチング素子を用いないため、回路構成やその制御を簡素化できる。抵抗Ｒとしては、数Ω〜１０Ωの範囲のものを用いればよい。

また、上記実施形態では、アークスイッチたるスイッチング素子ＳＷ１を正負の出力５ａ、５ｂ間に並列に接続したものを例に説明したが、これに限定されるものではなく、スイッチング素子ＳＷ１を直列に接続したものにも本発明は適用できる。ところで、スイッチング素子ＳＷ１を正負の出力５ａ、５ｂ間に並列に接続した場合、アーク放電の消孤処理を行っている間、直流電源部２側にとっては負荷が短絡している状況となっている。このため、特別な処理なしに、過電圧が生じることはない。他方、直列に接続した場合、直流電源部２側にとっては、負荷開放となり、定電力制御の場合には電圧が上昇してしまうため、直流電源部側で出力を停止する必要が生じる。

さらに、上記実施形態では、一枚のターゲットＴに１個の電源装置Ｅにて電力投入するものを例に説明したが、図５に示すように、複数台の電源装置にて一枚のターゲットＴに大電力を出力するような場合にも本発明は適用できる。このような場合には、直流電源部２ａ、２ｂ毎に、出力切換回路たるインダクタ６ａ、６ｂ、アークスイッチたるスイッチング素子１０ａ、１０ｂ及びインダクタ６ａ、６ｂ短絡用のスイッチング素子ＳＷ１１ａ、１１ｂを設ければよい。

Ｅ…電源装置、１…処理室、２…直流電源部、３…アーク処理部、５ａ、５ｂ…出力、６…インダクタ、ＳＷ１〜ＳＷ３…スイッチング素子、Ｄ…ダイオード、Ｔ…ターゲット（電極）

Claims (4)

1. プラズマに接触する電極に直流電圧を印加する直流電源部と、
   この直流電源部からの正負の出力にて電極に発生するアーク放電を検出すると共に、そのアーク放電の消孤処理をし得るアーク処理部とを備え、
   前記アーク処理部によりアーク放電の発生が検知され、消孤処理が開始されたときに前記電極への出力が定電流特性を有し、その消孤処理の終了までに前記電極への出力が定電圧特性を有するように、前記出力を切り換える出力特性切換回路を備えたことを特徴とする電源装置。
2. 前記出力特性切換回路は、正負の両出力のうち少なくとも一方に配置されたインダクタと、このインダクタに並列接続されたスイッチング素子とを備えることを特徴とする請求項１記載の電源装置。
3. 前記出力特性切換回路は、正負の両出力のうち少なくとも一方に配置されたインダクタと、前記インダクタに直列接続され、過電圧発生時に前記インダクタを短絡するダイオードとを備えることを特徴とする請求項１記載の電源装置。
4. 前記電極は、スパッタリング法を実施する処理室内に配置したターゲットであることを特徴とする請求項１〜請求項３のいずれか１項に記載の電源装置。

Images