JP4218864B2 - 放電用電源、スパッタリング用電源及びスパッタリング装置 - Google Patents
放電用電源、スパッタリング用電源及びスパッタリング装置 Download PDFInfo
- Publication number
- JP4218864B2 JP4218864B2 JP2002160456A JP2002160456A JP4218864B2 JP 4218864 B2 JP4218864 B2 JP 4218864B2 JP 2002160456 A JP2002160456 A JP 2002160456A JP 2002160456 A JP2002160456 A JP 2002160456A JP 4218864 B2 JP4218864 B2 JP 4218864B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- discharge
- power supply
- sputtering
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Plasma Technology (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、放電用電源、スパッタリング用電源及びスパッタリング装置に関し、特に、アーク放電の発生を防ぎつつＤＣ（direct current）電圧を印加して安定なプラズマ放電あるいはグロー放電が可能な放電用電源、スパッタリング用電源及びこれを用いたスパッタリング装置に関する。
【０００２】
【従来の技術】
各種のプラズマ応用機器やグロー放電応用機器などにおいては、放電中にアーク放電が発生すると機器の動作に弊害が生ずる場合が多い。このため、アーク放電を確実且つ迅速に遮断することができる放電用電源が必要とされる場合が多い。以下、この具体例として、薄膜形成に用いられるスパッタリング装置を例に挙げて説明する。
【０００３】
図９は、ＤＣスパッタリング装置の要部構成を表す模式図である。このスパッタリング装置は、真空チャンバ１０１とスパッタリング用直流電源１１０とを有する。電源１１０の陽極は、接続ケーブル１２０Ａを介してチャンバ１０１に接続され、接地電位とされている。一方、電源１１０の陰極は、接続ケーブル１２０Ｂを介して、チャンバ１０１の内部に設けられたスパッタリング・ターゲット１０４に接続されている。そして、チャンバ１０１の内部には、薄膜を堆積する基板１００が設置される。
【０００４】
成膜に際しては、まず、真空排気ポンプ１０６によりチャンバ１０１内を真空状態にし、ガス供給源１０７からアルゴン（Ａｒ）などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源１１０によりターゲット１０４とチャンバ１０１との間に電界を印加し、グロー放電１０８を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット１０４の表面に衝突し、ターゲット１０４の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット１０４の材料からなる薄膜を基板１００の上に形成することができる。
【０００５】
このようなスパッタリング装置は、半導体装置、ＣＤ（Compact Disk）、ＤＶＤ（Digital Versatile Disk）液晶表示装置をはじめとする各種の製品の薄膜形成工程において広く用いられている。
【０００６】
しかし、このようなスパッタ動作中に、アーク放電１５０が生ずる場合がある。このようなアーク放電１５０は、ターゲット１０４の近傍において生ずる場合が比較的多い。そして、このようなアーク放電１５０が生ずると、局所的に大電流が流れるために、ターゲット１０４や基板１００に損傷が生ずる。
【０００７】
例えば、ターゲット１０４の側でアーク放電１５０が生ずると、ターゲット１０４の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板１００の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【０００８】
従って、このようなアーク放電による被害を防ぐために、電源１１０にアーク抑制手段を設ける必要がある。
【０００９】
ＤＣスパッタリングのアーク放電を抑制する方法としては、以下のようなものが挙げられる。
【００１０】
（１）周期的に電源出力を止め休止期間を設けることによってアーク放電を抑制する。
【００１１】
（２）アーク放電のスイッチ作用と電源の出力回路に設けたＬＣの振動によって電流を反転させることによりアーク放電を消去する。
【００１２】
（３）アーク放電を検出して、スイッチ素子でアーク電流を止める。この場合、負荷に直列にスイッチ素子を入れて止める方法と並列に入れる方法がある。
【００１３】
（４）アーク放電を検出してスイッチ素子を動作させ逆電圧をかけて消去する。
【００１４】
（５）周期的にスイッチ素子を動作させ逆電圧をかけてアーク放電を抑制する。
【００１５】
これらのうち、スイッチ素子を使う方法については、本発明者らは、特許第２８３５３２２号公報や、特許第２８３５３２３号公報において開示した。
【００１６】
一方、上記（１）の方法については、スパッタリングが中断されるために、スループットが低下するという問題がある。
【００１７】
これに対して、上記（２）の振動電流による方法の場合、スイッチ素子などを用いることなくアーク放電を抑制しうる点で、装置構成を簡略にできる可能性がある。
【００１８】
図１０は、本発明者が本発明に至る過程で試作した放電用電源を表す模式図である。
【００１９】
すなわち、同図に例示した電源１１０Ｚは、直流電源部ＤＣＰと、振動電流生成部ＶＣＧと、を有する。
【００２０】
直流電源部ＤＣＰは、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタリングを行うための電源であり、直流電圧源ＤＣと平滑化インダクタＬ０を有する。
【００２１】
このようにして得られた直流電源部ＤＣＰからのＤＣ出力は、振動電流生成部ＶＣＧと送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００２２】
振動電流生成部ＶＣＧは、振動電流生成用のコンデンサＣ１とインダクタンスＬ１とを有し、ＬＣ共振回路により振動電流を生成する。
【００２３】
以上説明した構成によれば、直流電源部ＤＣＰの出力端にＬＣ共振回路を有する振動電流生成部ＶＣＧを設けることにより、アーク放電が生じた時に、そのスイッチ作用を利用して振動電流を発生させることができる。この振動電流が０Ａ（ゼロ・アンペア）をクロスして逆方向となった時、アーク放電の整流作用(ホット・スポットのみから熱電子が放出されているので、逆電圧がかかると電流は流れない）によって電流を止めてアークを消すことが可能である。
【００２４】
【発明が解決しようとする課題】
しかし、本発明者の独自の検討の結果、このような振動電流によるアーク消去機構を有する放電用電源の場合、その動作に関して改善の余地があることが判明した。
【００２５】
すなわち、図１０に例示した電源により、振動電流を発生させてアーク消去を行った場合、スパッタ電流が大きいとアークが消えた後、スパッタのプラズマが減衰していることがある。このようにプラズマが減少すると、インダクタンスＬ１から供給される電流のうちでスパッタに消費される割合が少なくなり、余りの電流成分が振動用のコンデンサＣ１に急速にチャージされて電圧が上昇する現象が起こる。定常値より高い電圧が加わったスパッタのプラズマは、急速に濃くなってインピーダンスが下がる。このため、振動用のコンデンサＣ１から供給される電流により定常値の倍以上のスパッタ電流が流れて、再度アーク放電が発生する確率が高くなる。
【００２６】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、迅速且つ確実にアーク放電を消去でき、且つアーク放電の再発を確実に阻止できる放電用電源、スパッタリング用電源及びそれを用いたスパッタリング装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、第２のキャパシタンスを有する放電電圧記憶回路を含み、
前記放電電圧記憶回路は、前記第１のキャパシタンスの両端に接続されてなり、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第２のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第２のキャパシタンスに充電された電荷を放電することを特徴とする。
また、本発明の第２の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方と前記第１のキャパシタンスとの間に直列に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスよりも大きい第２のキャパンシタンスと、前記第２のキャパシタンスに直列に接続され前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、を有する放電電圧記憶回路を含み、
前記第２のキャパシタンス及び前記整流手段の直列回路は、前記第１のキャパシタンス及び前記第１のインダクタンスの直列回路と並列に接続され、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第２のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第２のキャパシタンスに充電された電荷を放電することを特徴とする。
【００２８】
上記構成によれば、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【００２９】
また、本発明の第３の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスに対して並列に接続された第２のキャパシタンスと、前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、前記第２のキャパシタンスに充電された電荷を放電する放電手段と、を有し、前記第１のキャパシタンスの両端に接続された放電電圧記憶回路を含むことを特徴とする。
また、本発明の第４の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方と前記第１のキャパシタンスとの間に直列に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスよりも大きい第２のキャパシタンスと、前記第２のキャパシタンスに直列に接続され前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、前記第２のキャパシタンスに充電された電荷を放電する放電手段と、を有し、前記第２のキャパシタンス及び前記整流手段の直列回路が前記第１のキャパシタンス及び前記第１のインダクタンスの直列回路と並列に接続された放電電圧記憶回路を含むことを特徴とする。
【００３０】
上記構成によっても、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【００３１】
また、上記第２の放電用電源において、前記第２のキャパシタンスと前記整流手段とは直列に接続されてなるものとすることができる。
【００３２】
また、前記放電手段は、前記第２のキャパシタンスに並列に接続された抵抗を含むものとすることができる。
【００３３】
また、前記放電手段は、前記整流手段に並列に接続された抵抗を含むものとすることもできる。
【００３６】
また、前記第２のキャパシタンスは、前記第１のキャパシタンスよりも大きいものとすることができる。
【００３７】
また、前記直流電源部は、第２のインダクタンスを有し、
前記第２のインダクタンスをＬ０、定常的な放電電流をＩｓｐ、定常的な放電電圧をＶｓｐ、最大許容電圧をＶｍａｘ、前記第１のキャパシタンスをＣ１とした時に、前記第２のキャパシタンスＣ２は、
Ｃ２≧Ｌ０×Ｉｓｐ２／（Ｖｍａｘ２−Ｖｓｐ２）−Ｃ１
なる条件を満たすものとすることができる。
【００３８】
一方、本発明のスパッタリング用電源は、
ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、
上記のいずれかの放電用電源を備え、前記振動電流生成部を介して出力される放電用電力のうちの負出力を前記ターゲットに接続して前記スパッタを実施可能としたことを特徴とする。
【００３９】
また、本発明のスパッタリング装置は、このスパッタリング用電源と、前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、を備えたことを特徴とする。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００４１】
図１は、本発明の実施の形態にかかる放電用電源及びそれを用いたスパッタリング装置を表す模式図である。
【００４２】
すなわち、同図に例示した電源１１０Ａは、直流電源部ＤＣＰと、振動電流生成部ＶＣＧと、を有する。直流電源部ＤＣＰは、直流電圧源ＤＣと、平滑化インダクタンスＬ０とを有する。
【００４３】
図２は、直流電圧源ＤＣの具体的な構成例を表す模式図である。
【００４４】
直流電源部ＤＣＰは、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタリングを行うための電源である。その構成は、例えば図２に例示した如く、Ｒ、Ｓ、Ｔの３相交流入力を受ける整流ダイオード群ＤＢ１、スイッチングトランジスタＩＧＢＴ及び還流ダイオードＦＷＤからなるインバータＩＮＶ、変圧トランスＴ１、整流ダイオード群ＤＢ２、及び平滑化インダクタＬ０を有する。
【００４５】
この直流電源部ＤＣＰの出力は、制御回路ＣＣにより制御される。すなわち、制御回路ＣＣは、インバータＩＮＶを構成するトランジスタＩＧＢＴに対してゲートパルスを与えることにより、その動作を制御する。
【００４６】
このようにして得られた直流電源部ＤＣＰからのＤＣ出力は、振動電流生成部ＶＣＧと送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００４７】
振動電流生成部ＶＣＧは、振動電流生成用のコンデンサＣ１とインダクタンスＬ１とを有し、ＬＣ共振回路により振動電流を生成する。また、振動電流生成部ＶＣＧにおいて、電流検出器ＩＭと分圧回路ＶＭを設け、スパッタ電流すなわちターゲット１０４に流れる電流と、スパッタ電圧をそれぞれモニタすることもできる。
【００４８】
なお、振動電流生成部ＶＣＧの電気成分には、チャンバ１０１及びターゲット１０４までの同軸送電ケーブル１２０Ａ、１２０Ｂも含まれる。すなわち、５０Ωの同軸ケーブルのインダクタンスは、０．２５μＨ／ｍであり、その容量は１００ｐＦ／ｍである。これに対して、ターゲット１０４の静電容量は、通常は３００ｐＦ以下である。
【００４９】
またここで、直流電源部ＤＣＰのインダクタンスＬ０は、電源の出力フィルタ用のインダクタンスであり、振動電流生成部ＶＣＧのインダクタンスＬ１よりも充分大きな値（３０倍以上）を用いることが望ましい。
【００５０】
そして、本発明においては、振動電流生成部ＶＣＧにさらに、放電電圧記憶回路ＩＶＭが設けられている。図１に例示した構成の場合、放電電圧記憶回路ＩＶＭは、コンデンサＣ１に対して並列に接続されている。そして、放電電圧記憶回路ＩＶＭは、コンデンサＣ２と抵抗Ｒ２との並列回路がダイオードＤ２に対して直列に接続された構成を有する。
【００５１】
以上説明した構成によれば、直流電源部ＤＣＰの出力端にＬＣ共振回路を有する振動電流生成部ＶＣＧを設けることにより、アーク放電が生じた時に、そのスイッチ作用を利用して振動電流を発生させることができる。そして、この振動電流が逆方向となった時、アーク放電の整流作用によって電流を止めてアークを消すことが可能である。
【００５２】
そしてさらに、放電電圧記憶回路ＩＶＭを設けることにより、アーク消去後に、振動電流が再び通常動作の方向（チャンバ１０１の側が正極で、ターゲット１０４の側が負極）に流れる際に、スパッタ電圧の過度の上昇を抑制し、減衰したプラズマに過度の電圧が印加されないようにする作用が得られる。
【００５３】
以下、実測データに基づいて、その動作について詳述する。
【００５４】
まず、放電電圧記憶回路ＩＶＭを設けない比較例について説明する。
【００５５】
図３は、比較例の放電用電源の動作を例示するグラフ図である。すなわち、同図は、図１０に表したように放電電圧記憶回路ＩＶＭを設けない振動電流生成部ＶＣＧにおいて振動電流が発生し、アークが消去する波形を表す。
【００５６】
ここで、図３の横軸は時間を表し、それぞれスパッタ状態Ｓ、アーク放電状態Ａ、休止状態Ｒに分類されている。そして、同図の波形は、ターゲット１０４の電圧と電流をそれぞれ表す。ここで、ターゲット電圧は、チャンバー１０１を基準にターゲット１０４を測定しているので、Ｂの位置を基準（ゼロボルト）としてマイナス側に表れる。また、ターゲット電流は、Ｃを基準（ゼロアンペア）としてプラス側に表した。
【００５７】
また、電圧のスケールは、２００Ｖ／ｄｉｖ、電流のスケールは、２０Ａ／ｄｉｖで、時間軸は、１０μｓ／ｄｉｖとした。
【００５８】
図３をその時間軸に沿って説明すると、最初、６００Ｖ、２２Ａで安定にスパッタリング状態（Ｓ）にあり、その後、放電電圧が８０Ｖ弱まで突然下がった時点がアーク発生（Ａ）である。この時、コンデンサＣ１にはスパッタ電圧６００Ｖが既にチャージされていて、ターゲット電圧が８０Ｖに下がった訳であるから、（Ｌ１）＋（同軸ケーブル１２０Ａ、１２０Ｂ）のインダクタンスＬにその差分の電圧（６００−８０）＝５２０Ｖが印加され、５２０Ｖ＝Ｌ×ｄｉ／ｄｔとなり、ターゲット電流は急上昇する。同時に、コンデンサＣ１の電圧は、このターゲット電流を供給するために下がっていく。
【００５９】
振動電流は、コンデンサＣ１の電荷がゼロになった時点で最大となり、その値は、ＣＶ２＝ＬＩ２のエネルギー保存式（注：式の両辺の１／２は省略）を満たす値となる。すなわち、アーク放電電圧８０Ｖを考慮して計算すると、次式の関係が得られる。
Ｃ１×（Ｖｓｐ−Ｖａｒｃ）２＝（Ｌ１＋Ｌｃａｂｌｅ）×Ｉｐ２ （１）
ここで、Ｖｓｐはスパッタ電圧、Ｖａｒｃはアーク放電電圧、Ｌｃａｂｌｅはケーブル１２０Ａ、１２０Ｂのインダクタンス、Ｉｐは振動電流をそれぞれ表す。この式を変形すると、次式が得られる。
（Ｖｓｐ−Ｖａｒｃ）／Ｉｐ＝（（Ｌ１＋Ｌｃａｂｌｅ）／Ｃ１）１／２ （２）
すなわち、振動電流Ｉｐは （Ｌ／Ｃ）１／２と直前のスパッタ電圧で決まる。振動の周期Ｔは、Ｔ＝２π（ＬＣ）１／２であるので、周期Ｔと電圧変化ｄＶと振動電流Ｉｐから、インダクタンスＬとコンデンサＣを逆算できる。
ｄＶ／Ｉｐ＝（Ｌ／Ｃ）１／２ （３）
Ｔ＝２π（ＬＣ）１／２ （４）
（３）式と（４）式の両辺をそれぞれかけると、次式が得られる。
Ｔ×ｄＶ／Ｉｐ＝（Ｌ／Ｃ）１／２×２π（ＬＣ）１／２
＝２πＬ （５）
一方、（４）式の両辺を（３）式の両辺で割ると次式が得られる。
Ｔ／（ｄＶ／Ｉｐ）＝２π（ＬＣ）１／２／（Ｌ／Ｃ）１／２
＝２πＣ （６）
（５）式よりＬを求めると以下の如くとなる。
Ｌ＝Ｔ×ｄＶ／Ｉｐ／２π
＝５２０（Ｖ）／３８（Ａ）×１０Ｅ−６（ｓ）／２π
＝２．１８Ｅ−５Ｈ
＝２１．８μＨ （７）
また、（６）式よりＣを求めると以下の如くとなる。
Ｃ＝Ｔ／２π／（ｄＶ／Ｉｐ）
＝１０Ｅ−６（ｓ）／２π／（５２０（Ｖ）／３８（Ａ））
＝１．１６Ｅ−７Ｆ
＝０．１１６μＦ （８）
これらの値は、実際の回路定数（Ｌ＝（２０＋２．５）μＨ、Ｃ＝０．１０２μＦ）に近い値である。ここで、ケーブル１２０Ａ、１２０Ｂとターゲット１０４のコンデンサ成分は、ケーブル１２０Ａ、１２０Ｂの長さを１０ｍとしても １００ｐＦ／ｍ×１０ｍ＋３００ｐＦ＝１３００ｐＦ＝０．００１３μＦ程度であるので、コンデンサＣ１の容量の１／１００程度となり、無視できる。
【００６０】
図３において、点線で表した正弦波がアーク振動電流であり、この振動電流の中心がスパッタ電流である。また、破線ＶＣ１は、アーク開始時点以降のコンデンサＣ１の電圧の変化を表す。
【００６１】
振動電流がピークに向けて上昇する時に、コンデンサＣ１の電圧でＶＣ１は０ボルトを下回り、振動電流Ｓがピークを超えて再び低下してスパッタ電流Ｉｓｐのレベルを下回る時に、コンデンサＣ１の電圧ＶＣ１は最大の逆電圧まで上昇する。
【００６２】
振動電流が０Ａ（厳密にはアーク放電が維持される電圧レベル）を下回った以降は、アーク放電の整流作用により、アークに電流は流れない（すなわち、インダクタンスＬ１による電流が０Ａとなる）から、ＶＣ１電圧とターゲット電圧は同じになり、コンデンサＣ１はインダクタンスＬ０が定電流に保っていたスパッタ電流Ｉｓｐによってチャージされ２００Ｖを越えた時点からスパッタの放電電流が増加していく。
【００６３】
ここで、アーク放電が消えるのは、振動電流が０Ａを切ってからアーク維持電圧以上になる期間、アークにエネルギーが供給されないため、ホットスポットが冷却されて熱電子が出なくなるためである。図３に例示した波形からは、この期間は３μｓ弱と読める。但し、この期間をどこまで短くしてもアークを消すことができるかについては、各種のパラメータを考慮する必要がある。
【００６４】
アーク消去期間を決定するパラメータとしては、例えば、以下のものを挙げることができる。
【００６５】
（１）ターゲット物性（仕事関数、熱伝導率、表面酸化：表面の仕事関数、表面温度など）
（２）スパッタ電力（電圧、電流）
（３）振動電流のピーク電流、振動周期（ＬＣ値）
（４）スパッタ雰囲気（アルゴン圧力、残留ガス分圧、添加ガスの種類など）また、図３においてスパッタの放電が止まっているのは、アークが発生してから、再び電圧が２００Ｖを越えるまでの、約１０マイクロ秒の期間である。アークが消えてスパッタに戻った時、プラズマの密度が低下しているために、電流がスパッタ電流Ｉｓｐにすぐ戻らない。このため、ターゲット電圧がマイナス１３００Ｖ付近まで跳ね上がる。この「跳ね上がり」の過程で、希薄になっていたプラズマ濃度が上がるため、電圧の上昇に遅れてスパッタ電流が約５０Ａまで上昇してしまう。
【００６６】
図３に例示した波形の場合は、スパッタ電流は、約５０Ａまで上昇した後に、減衰振動して収まっている。しかし、このようにアークが消えた後に、スパッタ電圧が跳ね上がり、大量のスパッタ電流が流れると、再度、アーク放電が生ずる場合がある。
【００６７】
図４は、比較例の放電用電源において２回続けてアーク放電が発生した場合を表すグラフ図である。すなわち、同図は、やはり図１０に表した比較例の放電用電源において得られた動作波形である。
【００６８】
図４を見ると、１回目のアーク放電が発生した後、振動電流によりアークが消去され、ターゲット電圧がマイナス１４００Ｖまで跳ね上がり、これに続いてターゲット電流が６０Ａ近くまで上昇した時点で２回目のアーク放電が発生し、ピーク電流は９０Ａ近くに達している。但し、この場合には、この２回目のアーク放電の後にも、振動電流の下限が０Ａを下回って５マイクロ秒弱の間休止したために、アークは消去された。
【００６９】
以上、図３及び図４を参照しつつ説明したように、放電電圧記憶回路ＩＶＭを設けない場合、振動電流によりアーク放電が消去された後に、プラズマが希薄となるために、振動電流の方向が正方向に反転した後、ターゲット電圧が過度に上昇して、再びアーク放電が生ずる可能性がある。
【００７０】
これに対して、本発明によれば、放電電圧記憶回路ＩＶＭを設けることにより、アーク消去後のターゲット電圧の過度の上昇を抑制できる。
【００７１】
図５は、本発明の放電用電源の動作を例示するグラフ図である。すなわち、同図は、通常のスパッタ動作中にアーク放電が発生し、振動電流生成部ＶＣＧによって振動電流が発生して、アークが消去する波形を表す。
【００７２】
図５をその時間軸に沿って説明すると、この電源は、最初の約２０マイクロ秒の間、約６００Ｖ、２２Ａで安定にスパッタリングしている状態（Ｓ）にある。この時、コンデンサＣ１にはスパッタ電圧６００Ｖがチャージされている。そして、放電電圧記憶回路ＩＶＭのコンデンサＣ２も、同様にスパッタ電圧６００Ｖがチャージされた状態とされている。
【００７３】
この後、約２０マイクロ秒経過後、放電電圧が８０Ｖ弱まで突然下がった時点がアーク発生（Ａ）である。ターゲット電圧が８０Ｖに下がった訳であるから、（Ｌ１）＋（同軸ケーブル１２０Ａ、１２０Ｂ）のインダクタンスＬにその差分の電圧（６００−８０）＝５２０Ｖが印加され、５２０Ｖ＝Ｌ×ｄｉ／ｄｔとなり、ターゲット電流は急上昇する。同時に、コンデンサＣ１、Ｃ２の電圧は、このターゲット電流を供給するために下がっていく。
【００７４】
振動電流は、コンデンサＣ１、Ｃ２の電荷がゼロになった時点で最大となり、その値は、（Ｃ１＋Ｃ２）Ｖ２＝ＬＩ２のエネルギー保存式（注：式の両辺の１／２は省略）を満たす値となる。
【００７５】
図５において、点線で表した正弦波がアーク放電による振動電流であり、この振動電流の中心がスパッタ電流である。また、破線ＶＣ１は、アーク開始時点以降のコンデンサＣ１の電圧の変化を表す。
【００７６】
振動電流がピークに向けて上昇する時に、コンデンサＣ１の電圧ＶＣ１は０ボルトを下回り、振動電流がピークを超えて再び低下してスパッタ電流Ｉｓｐのレベルを下回る時に、コンデンサＣ１の電圧ＶＣ１は最大の逆電圧まで上昇する。この時、放電電圧記憶回路ＩＶＭのコンデンサＣ２は、ダイオードＤ２の作用により、電流はほぼゼロの状態を維持する。
【００７７】
振動電流が０Ａ（厳密にはアーク放電が維持される電圧レベル）を下回った以降は、アーク放電の整流作用により、アークに電流は流れない。すなわち、アーク放電を消去することができる。
【００７８】
ターゲット電流が流れないと、ＶＣ１電圧とターゲット電圧は同じになり、コンデンサＣ１はインダクタンスＬ０が定電流に保っていたスパッタ電流Ｉｓｐによってチャージされ、２００Ｖを越えた時点からスパッタの放電電流が増加していく。
【００７９】
図５において、アークが消えて振動電流の方向がスパッタ状態の方向に戻った時、プラズマが薄くなっているために、ターゲット電流が通常のスパッタ電流Ｉｓｐにすぐ戻らない。このため、ターゲット電圧が通常のスパッタ電圧を超えてマイナス方向に跳ね上がろうとする。このようにターゲット電圧が跳ね上がると、図３に関して前述したように大量のスパッタ電流が流れたり、図４に関して前述したように、再度アーク放電が生ずる可能性が高くなる。
【００８０】
これに対して、本発明によれば、直前のスパッタ電圧を超えた時点から放電電圧記憶回路ＩＶＭのコンデンサＣ２を充電する電流が流れることにより、ターゲット電圧の上昇を抑えることができる。その結果として、図５に表したように、ターゲット電圧のマイナス方向への「跳ね上がり」は、通常のスパッタ電圧であるマイナス６００ボルトを（マイナス方向に）わずかに超える程度に抑制される。つまり、放電電圧記憶回路ＩＶＭを設けることにより、アークが消えた後の、ターゲット電圧の「跳ね上がり」を抑制し、再度のアーク放電の発生を阻止できる。
【００８１】
放電電圧記憶回路ＩＶＭのコンデンサＣ２の容量は、定格のスパッタ電流がインダクタンスＬ０に流れていて、突然放電が止まった時に、所定の最大電圧を越えないような容量以上に設定することが望ましい。
【００８２】
例えば、スパッタ電圧が６００Ｖ、スパッタ電流が２５Ａ、すわなち、６００（Ｖ）×２５（Ａ）＝１５０００Ｗの出力の放電用電源で、最大１０００Ｖを越えないとする場合を例に挙げると以下の如くである。
【００８３】
まず、インダクタンスＬ０にスパッタ電流Ｉｓｐが流れており、コンデンサＣ２には定常的なスパッタ電圧Ｖｓｐがチャージされている状態で、放電が止まった場合、次式が成立する。
１／２×Ｌ０×Ｉｓｐ２＝１／２（１０００Ｖ２−Ｖｓｐ２）×（Ｃ２＋Ｃ１） （９）
インダクタンスＬ０に２５Ａのスパッタ電流が流れており、コンデンサＣ２には６００Ｖがチャージされているとすると、Ｉｓｐは２５Ａ、Ｖｓｐは６００Ｖとなり、次式が得られる。
Ｌ０×２５２＝（１０００Ｖ２−６００２）×（Ｃ２＋Ｃ１）
従って、コンデンサＣ２の容量は、次式により表される値よりも大きくすることが望ましい。
Ｃ２＝Ｌ０×２５２／（１０００２−６００２）−Ｃ１
＝０．０００９７７Ｌ０−Ｃ１ （１０）
すなわち、コンデンサＣ２の容量は、インダクタンスＬ０と、スパッタ電流（出力電力）と、所定の最大点火電圧と、に応じて適宜決定することができる。
【００８４】
また、より一般的な表現として、（９）式から、コンデンサＣ２は次式の範囲を満たすことが望ましいことが分かる。
Ｃ２≧Ｌ０×Ｉｓｐ２／（Ｖｍａｘ２−Ｖｓｐ２）−Ｃ１ （１１）
ここで、Ｉｓｐはスパッタ電流、Ｖｓｐは定常的なスパッタ電圧、Ｖｍａｘは最大許容電圧をそれぞれ表す。つまり、コンデンサＣ２の容量を（１１）式の範囲とすれば、ターゲット電圧を最大許容電圧Ｖｍａｘ以下の範囲に抑えることができ、アーク放電の再発を確実に阻止することが可能となる。
【００８５】
なお、図１の回路においてコンデンサＣ２に対して並列に接続された抵抗Ｒ２は、過電圧の放電用である。すなわち、電圧が跳ね上がった時は、直列に接続されたダイオードを通して順方向電流によりコンデンサＣ２を充電することにより、過電圧を抑制するが、抵抗Ｒ２は、このコンデンサＣ２を、常にゆっくり放電させ、通常のスパッタ条件に戻った後も、コンデンサＣ２は、スパッタ電圧に充電された状態が維持される。
【００８６】
以上説明したように、本発明によれば、振動電流発生部に放電電圧記憶回路ＩＶＭを設けることにより、アークが消去された後のターゲット電圧の過度の上昇を抑制し、再度アーク放電が生ずるという問題を阻止できる。その結果として、迅速且つ確実なアーク放電の遮断と、その後の速やかな通常動作の再開が確保でき、安定に動作して生産性にすぐれた放電用電源を提供できる。
【００８７】
図６は、本発明の変形例を表す模式図である。同図については、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。なお、図６においては、直流電源部ＤＣＰを図１の如く簡略化して表した。
【００８８】
本変形例においては、放電電圧記憶回路ＩＶＭは、インダクタンスＬ１とコンデンサＣ１の両端に対して並列に接続されている。そして、この放電電圧記憶回路ＩＶＭは、ダイオードＤ２と抵抗Ｒ２とが並列接続された回路にコンデンサＣ２が直列に接続された構成を有する。
【００８９】
このような放電電圧記憶回路ＩＶＭにおいても、アークが消去されて振動電流の方向が正方向に転じた後に、コンデンサＣ２に充電電流が流れることにより、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【００９０】
また、この場合の抵抗Ｒ２も、過電圧の放電用として作用する。すなわち、ターゲット電圧が跳ね上がろうとする時は、直列に接続されたダイオードＤ２を介してコンデンサＣ２が充電されて過電圧が抑制されるが、通常のスパッタ電圧に戻った時、コンデンサＣ２のチャージが抵抗Ｒ２を通してゆっくり放電され、コンデンサＣ２の電圧はスパッタ電圧に戻る。
【００９１】
また、このような放電電圧記憶回路ＩＶＭは、図７に例示したように、振動電流生成部のコンデンサＣ１の両端に接続してもよい。
【００９２】
図８は、本発明において用いることができる放電電圧記憶回路ＩＶＭの他の変形例を表す模式図である。
【００９３】
すなわち、図８（ａ）乃至（ｄ）に表した変形例の場合、ツェナー・ダイオードＺＤやバリスタＶＲを追加することにより、コンデンサＣ２の充電と放電の際の電流の流れを適宜調節することができる。
【００９４】
すなわち、同図（ａ）に表した放電電圧記憶回路ＩＶＭの場合、ツェナー・ダイオードＺＤと抵抗Ｒ２との直列回路がコンデンサＣ２に対して並列に接続されている。この回路においては、ツェナー・ダイオードＺＤの動作電圧をスパッタ電圧とほぼ同じに設定することにより、過電圧になった場合だけコンデンサＣ２を放電させるので、電力消費が低減し、省エネ効果が得られる。また、ツェナー・ダイオードＺＤを設けない場合と比較して、抵抗Ｒ２の値を小さく選べるので、コンデンサＣ２の電圧を放電電圧に戻す時間を短くでき、迅速な動作が得られるという効果も得られる。
【００９５】
次に、図８（ｂ）に表した放電電圧記憶回路ＩＶＭの場合、バリスタＶＲと抵抗Ｒ２との直列回路がコンデンサＣ２に対して並列に接続されている。バリスタＶＲは、ツェナー・ダイオードＺＤとほぼ同様の動作、すなわち低電圧動作をするので、図８（ａ）の回路とほぼ同様の作用効果が得られる。さらにまた、電気素子の選択の範囲としては、バリスタＶＲのほうがツェナー・ダイオードＺＤよりも電力容量の大きなものが得やすい。
【００９６】
次に、図８（ｃ）に表した具体例の場合、ツェナー・ダイオードＺＤと抵抗Ｒ２との直列回路がダイオードＤ２に対して並列に接続されている。この回路の場合、コンデンサＣ２から流れ出す電流は、スパッタ電圧ＶSPとツェナー・ダイオードＺＤの電圧ＶZDとの和すなわち（ＶSP＋ＶZD）がコンデンサＣ２の電圧より低い場合に流れるので、コンデンサＣ２の電圧は、スパッタ電圧ＶSPよりもツェナー・ダイオードＺＤの電圧ＶZDだけ高い電圧に保たれる。つまり、ツェナー・ダイオードＺＤの電圧ＶZDをスパッタ電圧ＶSPの１〜２割に選ぶと、電圧の跳ね上がり量を選択して、プラズマ濃度の戻りを最適化できる。
【００９７】
また、正常スパッタ時は、抵抗Ｒ２に全く電流が流れないので、消費電力を低減できる、つまり省エネ効果も得られる。
【００９８】
次に、図８（ｄ）に表した具体例は、同図（ｃ）の回路と同様の作用効果を奏する。つまり、前述したように、バリスタＶＲは、ツェナー・ダイオードＺＤとほぼ同様の動作、すなわち低電圧動作をするので、バリスタＶＲの電圧ＶVRをスパッタ電圧ＶSPの１〜２割に選ぶと、電圧の跳ね上がり量を選択して、プラズマ濃度の戻りを最適化できる。また、正常スパッタ時は、抵抗Ｒ２に全く電流が流れないので、消費電力を低減できる、つまり省エネ効果も得られる。
【００９９】
また、これらの図８（ａ）〜（ｄ）に例示した放電電圧記憶回路ＩＶＭのいずれも、図１に例示したようにコンデンサＣ１の両端に接続してもよく、あるいは、図６に例示したように、コンデンサＣ１とインダクタンスＬ２の両端に接続してもよい。
【０１００】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【０１０１】
例えば、本発明の直流電源部、振動電流生成部、放電電圧記憶回路、制御回路、その他スパッタリング装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【０１０２】
より具体的には、例えば、放電用電源に設けられる各回路の具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１０３】
また、本発明の放電用電源は、スパッタリングのみならず、直流電圧を印加することにより、放電を生じさせる必要のある各種の用途に対して同様に適用して同様の作用効果を得ることができる。
【０１０４】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての放電用電源、スパッタリング用電源及びスパッタリング装置は本発明の範囲に包含される。
【０１０５】
【発明の効果】
以上説明したように、本発明によれば、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【０１０６】
そのため、スパッタ電力を大きくした時のアーク消去失敗確率を劇的に下げることができる。特に、本発明によれば、スパッタ電力を大きくした場合でも、振動用のコンデンサＣ１の容量に関係なく、過電圧を押さえることができる。従って、振動電流生成部のコンデンサＣ１とインダクタンスＬ２を小さく選んで振動周期を短くして、アークを高速に遮断し、且つ、アークに入ってしまうエネルギーを小さくすることができる。その結果として、アークによるダメージが低減でき、振動電流によるノイズや部品のストレスを低減できる。
【０１０７】
すなわち、本発明によれば、シンプルな構成によりアーク放電を迅速且つ確実に遮断できる放電用電源、スパッタリング用電源及びスパッタリング装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる放電用電源及びそれを用いたスパッタリング装置を表す模式図である。
【図２】直流電圧源ＤＣの具体的な構成例を表す模式図である。
【図３】比較例の放電用電源の動作を例示するグラフ図である。
【図４】比較例の放電用電源において２回続けてアーク放電が発生した場合を表すグラフ図である。
【図５】本発明の放電用電源の動作を例示するグラフ図である。
【図６】本発明の変形例を表す模式図である。
【図７】振動電流生成部のコンデンサＣ１の両端に放電電圧記憶回路を接続した具体例を表す模式図である。
【図８】本発明において用いることができる放電電圧記憶回路ＩＶＭの他の変形例を表す模式図である。
【図９】ＤＣスパッタリング装置の要部構成を表す模式図である。
【図１０】本発明者が本発明に至る過程で試作した放電用電源を表す模式図である。
【符号の説明】
１００ 基板
１０１ チャンバ
１０１ 真空チャンバ
１０４ ターゲット
１０６ 真空排気ポンプ
１０７ ガス供給源
１０８ グロー放電
１１０、１１０Ｚ 電源
１２０Ａ、１２０Ｂ ケーブル
１５０ アーク放電
Ｃ１、Ｃ２ コンデンサ（キャパシタンス）
ＣＣ 制御回路
Ｄ２ ダイオード
ＤＢ１ 整流ダイオード群
ＤＢ２ 整流ダイオード群
ＤＣＰ 電源部
ＩＧＢＴ スイッチングトランジスタ
ＩＭ 電流検出器
ＩＮＶ インバータ
Ｌ０ 平滑化インダクタ
Ｌ１ インダクタンス
Ｐｓｅｔ 電力設定信号
Ｔ１ 変圧トランス
【発明の属する技術分野】
本発明は、放電用電源、スパッタリング用電源及びスパッタリング装置に関し、特に、アーク放電の発生を防ぎつつＤＣ（direct current）電圧を印加して安定なプラズマ放電あるいはグロー放電が可能な放電用電源、スパッタリング用電源及びこれを用いたスパッタリング装置に関する。
【０００２】
【従来の技術】
各種のプラズマ応用機器やグロー放電応用機器などにおいては、放電中にアーク放電が発生すると機器の動作に弊害が生ずる場合が多い。このため、アーク放電を確実且つ迅速に遮断することができる放電用電源が必要とされる場合が多い。以下、この具体例として、薄膜形成に用いられるスパッタリング装置を例に挙げて説明する。
【０００３】
図９は、ＤＣスパッタリング装置の要部構成を表す模式図である。このスパッタリング装置は、真空チャンバ１０１とスパッタリング用直流電源１１０とを有する。電源１１０の陽極は、接続ケーブル１２０Ａを介してチャンバ１０１に接続され、接地電位とされている。一方、電源１１０の陰極は、接続ケーブル１２０Ｂを介して、チャンバ１０１の内部に設けられたスパッタリング・ターゲット１０４に接続されている。そして、チャンバ１０１の内部には、薄膜を堆積する基板１００が設置される。
【０００４】
成膜に際しては、まず、真空排気ポンプ１０６によりチャンバ１０１内を真空状態にし、ガス供給源１０７からアルゴン（Ａｒ）などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源１１０によりターゲット１０４とチャンバ１０１との間に電界を印加し、グロー放電１０８を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット１０４の表面に衝突し、ターゲット１０４の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット１０４の材料からなる薄膜を基板１００の上に形成することができる。
【０００５】
このようなスパッタリング装置は、半導体装置、ＣＤ（Compact Disk）、ＤＶＤ（Digital Versatile Disk）液晶表示装置をはじめとする各種の製品の薄膜形成工程において広く用いられている。
【０００６】
しかし、このようなスパッタ動作中に、アーク放電１５０が生ずる場合がある。このようなアーク放電１５０は、ターゲット１０４の近傍において生ずる場合が比較的多い。そして、このようなアーク放電１５０が生ずると、局所的に大電流が流れるために、ターゲット１０４や基板１００に損傷が生ずる。
【０００７】
例えば、ターゲット１０４の側でアーク放電１５０が生ずると、ターゲット１０４の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板１００の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【０００８】
従って、このようなアーク放電による被害を防ぐために、電源１１０にアーク抑制手段を設ける必要がある。
【０００９】
ＤＣスパッタリングのアーク放電を抑制する方法としては、以下のようなものが挙げられる。
【００１０】
（１）周期的に電源出力を止め休止期間を設けることによってアーク放電を抑制する。
【００１１】
（２）アーク放電のスイッチ作用と電源の出力回路に設けたＬＣの振動によって電流を反転させることによりアーク放電を消去する。
【００１２】
（３）アーク放電を検出して、スイッチ素子でアーク電流を止める。この場合、負荷に直列にスイッチ素子を入れて止める方法と並列に入れる方法がある。
【００１３】
（４）アーク放電を検出してスイッチ素子を動作させ逆電圧をかけて消去する。
【００１４】
（５）周期的にスイッチ素子を動作させ逆電圧をかけてアーク放電を抑制する。
【００１５】
これらのうち、スイッチ素子を使う方法については、本発明者らは、特許第２８３５３２２号公報や、特許第２８３５３２３号公報において開示した。
【００１６】
一方、上記（１）の方法については、スパッタリングが中断されるために、スループットが低下するという問題がある。
【００１７】
これに対して、上記（２）の振動電流による方法の場合、スイッチ素子などを用いることなくアーク放電を抑制しうる点で、装置構成を簡略にできる可能性がある。
【００１８】
図１０は、本発明者が本発明に至る過程で試作した放電用電源を表す模式図である。
【００１９】
すなわち、同図に例示した電源１１０Ｚは、直流電源部ＤＣＰと、振動電流生成部ＶＣＧと、を有する。
【００２０】
直流電源部ＤＣＰは、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタリングを行うための電源であり、直流電圧源ＤＣと平滑化インダクタＬ０を有する。
【００２１】
このようにして得られた直流電源部ＤＣＰからのＤＣ出力は、振動電流生成部ＶＣＧと送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００２２】
振動電流生成部ＶＣＧは、振動電流生成用のコンデンサＣ１とインダクタンスＬ１とを有し、ＬＣ共振回路により振動電流を生成する。
【００２３】
以上説明した構成によれば、直流電源部ＤＣＰの出力端にＬＣ共振回路を有する振動電流生成部ＶＣＧを設けることにより、アーク放電が生じた時に、そのスイッチ作用を利用して振動電流を発生させることができる。この振動電流が０Ａ（ゼロ・アンペア）をクロスして逆方向となった時、アーク放電の整流作用(ホット・スポットのみから熱電子が放出されているので、逆電圧がかかると電流は流れない）によって電流を止めてアークを消すことが可能である。
【００２４】
【発明が解決しようとする課題】
しかし、本発明者の独自の検討の結果、このような振動電流によるアーク消去機構を有する放電用電源の場合、その動作に関して改善の余地があることが判明した。
【００２５】
すなわち、図１０に例示した電源により、振動電流を発生させてアーク消去を行った場合、スパッタ電流が大きいとアークが消えた後、スパッタのプラズマが減衰していることがある。このようにプラズマが減少すると、インダクタンスＬ１から供給される電流のうちでスパッタに消費される割合が少なくなり、余りの電流成分が振動用のコンデンサＣ１に急速にチャージされて電圧が上昇する現象が起こる。定常値より高い電圧が加わったスパッタのプラズマは、急速に濃くなってインピーダンスが下がる。このため、振動用のコンデンサＣ１から供給される電流により定常値の倍以上のスパッタ電流が流れて、再度アーク放電が発生する確率が高くなる。
【００２６】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、迅速且つ確実にアーク放電を消去でき、且つアーク放電の再発を確実に阻止できる放電用電源、スパッタリング用電源及びそれを用いたスパッタリング装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、第２のキャパシタンスを有する放電電圧記憶回路を含み、
前記放電電圧記憶回路は、前記第１のキャパシタンスの両端に接続されてなり、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第２のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第２のキャパシタンスに充電された電荷を放電することを特徴とする。
また、本発明の第２の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方と前記第１のキャパシタンスとの間に直列に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスよりも大きい第２のキャパンシタンスと、前記第２のキャパシタンスに直列に接続され前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、を有する放電電圧記憶回路を含み、
前記第２のキャパシタンス及び前記整流手段の直列回路は、前記第１のキャパシタンス及び前記第１のインダクタンスの直列回路と並列に接続され、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第２のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第２のキャパシタンスに充電された電荷を放電することを特徴とする。
【００２８】
上記構成によれば、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【００２９】
また、本発明の第３の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスに対して並列に接続された第２のキャパシタンスと、前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、前記第２のキャパシタンスに充電された電荷を放電する放電手段と、を有し、前記第１のキャパシタンスの両端に接続された放電電圧記憶回路を含むことを特徴とする。
また、本発明の第４の放電用電源は、
直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方と前記第１のキャパシタンスとの間に直列に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスよりも大きい第２のキャパシタンスと、前記第２のキャパシタンスに直列に接続され前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、前記第２のキャパシタンスに充電された電荷を放電する放電手段と、を有し、前記第２のキャパシタンス及び前記整流手段の直列回路が前記第１のキャパシタンス及び前記第１のインダクタンスの直列回路と並列に接続された放電電圧記憶回路を含むことを特徴とする。
【００３０】
上記構成によっても、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【００３１】
また、上記第２の放電用電源において、前記第２のキャパシタンスと前記整流手段とは直列に接続されてなるものとすることができる。
【００３２】
また、前記放電手段は、前記第２のキャパシタンスに並列に接続された抵抗を含むものとすることができる。
【００３３】
また、前記放電手段は、前記整流手段に並列に接続された抵抗を含むものとすることもできる。
【００３６】
また、前記第２のキャパシタンスは、前記第１のキャパシタンスよりも大きいものとすることができる。
【００３７】
また、前記直流電源部は、第２のインダクタンスを有し、
前記第２のインダクタンスをＬ０、定常的な放電電流をＩｓｐ、定常的な放電電圧をＶｓｐ、最大許容電圧をＶｍａｘ、前記第１のキャパシタンスをＣ１とした時に、前記第２のキャパシタンスＣ２は、
Ｃ２≧Ｌ０×Ｉｓｐ２／（Ｖｍａｘ２−Ｖｓｐ２）−Ｃ１
なる条件を満たすものとすることができる。
【００３８】
一方、本発明のスパッタリング用電源は、
ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、
上記のいずれかの放電用電源を備え、前記振動電流生成部を介して出力される放電用電力のうちの負出力を前記ターゲットに接続して前記スパッタを実施可能としたことを特徴とする。
【００３９】
また、本発明のスパッタリング装置は、このスパッタリング用電源と、前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、を備えたことを特徴とする。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００４１】
図１は、本発明の実施の形態にかかる放電用電源及びそれを用いたスパッタリング装置を表す模式図である。
【００４２】
すなわち、同図に例示した電源１１０Ａは、直流電源部ＤＣＰと、振動電流生成部ＶＣＧと、を有する。直流電源部ＤＣＰは、直流電圧源ＤＣと、平滑化インダクタンスＬ０とを有する。
【００４３】
図２は、直流電圧源ＤＣの具体的な構成例を表す模式図である。
【００４４】
直流電源部ＤＣＰは、チャンバ１０１に正極、ターゲット１０４に負極の電圧を印加してスパッタリングを行うための電源である。その構成は、例えば図２に例示した如く、Ｒ、Ｓ、Ｔの３相交流入力を受ける整流ダイオード群ＤＢ１、スイッチングトランジスタＩＧＢＴ及び還流ダイオードＦＷＤからなるインバータＩＮＶ、変圧トランスＴ１、整流ダイオード群ＤＢ２、及び平滑化インダクタＬ０を有する。
【００４５】
この直流電源部ＤＣＰの出力は、制御回路ＣＣにより制御される。すなわち、制御回路ＣＣは、インバータＩＮＶを構成するトランジスタＩＧＢＴに対してゲートパルスを与えることにより、その動作を制御する。
【００４６】
このようにして得られた直流電源部ＤＣＰからのＤＣ出力は、振動電流生成部ＶＣＧと送電ケーブル１２０Ａ、１２０Ｂを介してチャンバに供給される。
【００４７】
振動電流生成部ＶＣＧは、振動電流生成用のコンデンサＣ１とインダクタンスＬ１とを有し、ＬＣ共振回路により振動電流を生成する。また、振動電流生成部ＶＣＧにおいて、電流検出器ＩＭと分圧回路ＶＭを設け、スパッタ電流すなわちターゲット１０４に流れる電流と、スパッタ電圧をそれぞれモニタすることもできる。
【００４８】
なお、振動電流生成部ＶＣＧの電気成分には、チャンバ１０１及びターゲット１０４までの同軸送電ケーブル１２０Ａ、１２０Ｂも含まれる。すなわち、５０Ωの同軸ケーブルのインダクタンスは、０．２５μＨ／ｍであり、その容量は１００ｐＦ／ｍである。これに対して、ターゲット１０４の静電容量は、通常は３００ｐＦ以下である。
【００４９】
またここで、直流電源部ＤＣＰのインダクタンスＬ０は、電源の出力フィルタ用のインダクタンスであり、振動電流生成部ＶＣＧのインダクタンスＬ１よりも充分大きな値（３０倍以上）を用いることが望ましい。
【００５０】
そして、本発明においては、振動電流生成部ＶＣＧにさらに、放電電圧記憶回路ＩＶＭが設けられている。図１に例示した構成の場合、放電電圧記憶回路ＩＶＭは、コンデンサＣ１に対して並列に接続されている。そして、放電電圧記憶回路ＩＶＭは、コンデンサＣ２と抵抗Ｒ２との並列回路がダイオードＤ２に対して直列に接続された構成を有する。
【００５１】
以上説明した構成によれば、直流電源部ＤＣＰの出力端にＬＣ共振回路を有する振動電流生成部ＶＣＧを設けることにより、アーク放電が生じた時に、そのスイッチ作用を利用して振動電流を発生させることができる。そして、この振動電流が逆方向となった時、アーク放電の整流作用によって電流を止めてアークを消すことが可能である。
【００５２】
そしてさらに、放電電圧記憶回路ＩＶＭを設けることにより、アーク消去後に、振動電流が再び通常動作の方向（チャンバ１０１の側が正極で、ターゲット１０４の側が負極）に流れる際に、スパッタ電圧の過度の上昇を抑制し、減衰したプラズマに過度の電圧が印加されないようにする作用が得られる。
【００５３】
以下、実測データに基づいて、その動作について詳述する。
【００５４】
まず、放電電圧記憶回路ＩＶＭを設けない比較例について説明する。
【００５５】
図３は、比較例の放電用電源の動作を例示するグラフ図である。すなわち、同図は、図１０に表したように放電電圧記憶回路ＩＶＭを設けない振動電流生成部ＶＣＧにおいて振動電流が発生し、アークが消去する波形を表す。
【００５６】
ここで、図３の横軸は時間を表し、それぞれスパッタ状態Ｓ、アーク放電状態Ａ、休止状態Ｒに分類されている。そして、同図の波形は、ターゲット１０４の電圧と電流をそれぞれ表す。ここで、ターゲット電圧は、チャンバー１０１を基準にターゲット１０４を測定しているので、Ｂの位置を基準（ゼロボルト）としてマイナス側に表れる。また、ターゲット電流は、Ｃを基準（ゼロアンペア）としてプラス側に表した。
【００５７】
また、電圧のスケールは、２００Ｖ／ｄｉｖ、電流のスケールは、２０Ａ／ｄｉｖで、時間軸は、１０μｓ／ｄｉｖとした。
【００５８】
図３をその時間軸に沿って説明すると、最初、６００Ｖ、２２Ａで安定にスパッタリング状態（Ｓ）にあり、その後、放電電圧が８０Ｖ弱まで突然下がった時点がアーク発生（Ａ）である。この時、コンデンサＣ１にはスパッタ電圧６００Ｖが既にチャージされていて、ターゲット電圧が８０Ｖに下がった訳であるから、（Ｌ１）＋（同軸ケーブル１２０Ａ、１２０Ｂ）のインダクタンスＬにその差分の電圧（６００−８０）＝５２０Ｖが印加され、５２０Ｖ＝Ｌ×ｄｉ／ｄｔとなり、ターゲット電流は急上昇する。同時に、コンデンサＣ１の電圧は、このターゲット電流を供給するために下がっていく。
【００５９】
振動電流は、コンデンサＣ１の電荷がゼロになった時点で最大となり、その値は、ＣＶ２＝ＬＩ２のエネルギー保存式（注：式の両辺の１／２は省略）を満たす値となる。すなわち、アーク放電電圧８０Ｖを考慮して計算すると、次式の関係が得られる。
Ｃ１×（Ｖｓｐ−Ｖａｒｃ）２＝（Ｌ１＋Ｌｃａｂｌｅ）×Ｉｐ２ （１）
ここで、Ｖｓｐはスパッタ電圧、Ｖａｒｃはアーク放電電圧、Ｌｃａｂｌｅはケーブル１２０Ａ、１２０Ｂのインダクタンス、Ｉｐは振動電流をそれぞれ表す。この式を変形すると、次式が得られる。
（Ｖｓｐ−Ｖａｒｃ）／Ｉｐ＝（（Ｌ１＋Ｌｃａｂｌｅ）／Ｃ１）１／２ （２）
すなわち、振動電流Ｉｐは （Ｌ／Ｃ）１／２と直前のスパッタ電圧で決まる。振動の周期Ｔは、Ｔ＝２π（ＬＣ）１／２であるので、周期Ｔと電圧変化ｄＶと振動電流Ｉｐから、インダクタンスＬとコンデンサＣを逆算できる。
ｄＶ／Ｉｐ＝（Ｌ／Ｃ）１／２ （３）
Ｔ＝２π（ＬＣ）１／２ （４）
（３）式と（４）式の両辺をそれぞれかけると、次式が得られる。
Ｔ×ｄＶ／Ｉｐ＝（Ｌ／Ｃ）１／２×２π（ＬＣ）１／２
＝２πＬ （５）
一方、（４）式の両辺を（３）式の両辺で割ると次式が得られる。
Ｔ／（ｄＶ／Ｉｐ）＝２π（ＬＣ）１／２／（Ｌ／Ｃ）１／２
＝２πＣ （６）
（５）式よりＬを求めると以下の如くとなる。
Ｌ＝Ｔ×ｄＶ／Ｉｐ／２π
＝５２０（Ｖ）／３８（Ａ）×１０Ｅ−６（ｓ）／２π
＝２．１８Ｅ−５Ｈ
＝２１．８μＨ （７）
また、（６）式よりＣを求めると以下の如くとなる。
Ｃ＝Ｔ／２π／（ｄＶ／Ｉｐ）
＝１０Ｅ−６（ｓ）／２π／（５２０（Ｖ）／３８（Ａ））
＝１．１６Ｅ−７Ｆ
＝０．１１６μＦ （８）
これらの値は、実際の回路定数（Ｌ＝（２０＋２．５）μＨ、Ｃ＝０．１０２μＦ）に近い値である。ここで、ケーブル１２０Ａ、１２０Ｂとターゲット１０４のコンデンサ成分は、ケーブル１２０Ａ、１２０Ｂの長さを１０ｍとしても １００ｐＦ／ｍ×１０ｍ＋３００ｐＦ＝１３００ｐＦ＝０．００１３μＦ程度であるので、コンデンサＣ１の容量の１／１００程度となり、無視できる。
【００６０】
図３において、点線で表した正弦波がアーク振動電流であり、この振動電流の中心がスパッタ電流である。また、破線ＶＣ１は、アーク開始時点以降のコンデンサＣ１の電圧の変化を表す。
【００６１】
振動電流がピークに向けて上昇する時に、コンデンサＣ１の電圧でＶＣ１は０ボルトを下回り、振動電流Ｓがピークを超えて再び低下してスパッタ電流Ｉｓｐのレベルを下回る時に、コンデンサＣ１の電圧ＶＣ１は最大の逆電圧まで上昇する。
【００６２】
振動電流が０Ａ（厳密にはアーク放電が維持される電圧レベル）を下回った以降は、アーク放電の整流作用により、アークに電流は流れない（すなわち、インダクタンスＬ１による電流が０Ａとなる）から、ＶＣ１電圧とターゲット電圧は同じになり、コンデンサＣ１はインダクタンスＬ０が定電流に保っていたスパッタ電流Ｉｓｐによってチャージされ２００Ｖを越えた時点からスパッタの放電電流が増加していく。
【００６３】
ここで、アーク放電が消えるのは、振動電流が０Ａを切ってからアーク維持電圧以上になる期間、アークにエネルギーが供給されないため、ホットスポットが冷却されて熱電子が出なくなるためである。図３に例示した波形からは、この期間は３μｓ弱と読める。但し、この期間をどこまで短くしてもアークを消すことができるかについては、各種のパラメータを考慮する必要がある。
【００６４】
アーク消去期間を決定するパラメータとしては、例えば、以下のものを挙げることができる。
【００６５】
（１）ターゲット物性（仕事関数、熱伝導率、表面酸化：表面の仕事関数、表面温度など）
（２）スパッタ電力（電圧、電流）
（３）振動電流のピーク電流、振動周期（ＬＣ値）
（４）スパッタ雰囲気（アルゴン圧力、残留ガス分圧、添加ガスの種類など）また、図３においてスパッタの放電が止まっているのは、アークが発生してから、再び電圧が２００Ｖを越えるまでの、約１０マイクロ秒の期間である。アークが消えてスパッタに戻った時、プラズマの密度が低下しているために、電流がスパッタ電流Ｉｓｐにすぐ戻らない。このため、ターゲット電圧がマイナス１３００Ｖ付近まで跳ね上がる。この「跳ね上がり」の過程で、希薄になっていたプラズマ濃度が上がるため、電圧の上昇に遅れてスパッタ電流が約５０Ａまで上昇してしまう。
【００６６】
図３に例示した波形の場合は、スパッタ電流は、約５０Ａまで上昇した後に、減衰振動して収まっている。しかし、このようにアークが消えた後に、スパッタ電圧が跳ね上がり、大量のスパッタ電流が流れると、再度、アーク放電が生ずる場合がある。
【００６７】
図４は、比較例の放電用電源において２回続けてアーク放電が発生した場合を表すグラフ図である。すなわち、同図は、やはり図１０に表した比較例の放電用電源において得られた動作波形である。
【００６８】
図４を見ると、１回目のアーク放電が発生した後、振動電流によりアークが消去され、ターゲット電圧がマイナス１４００Ｖまで跳ね上がり、これに続いてターゲット電流が６０Ａ近くまで上昇した時点で２回目のアーク放電が発生し、ピーク電流は９０Ａ近くに達している。但し、この場合には、この２回目のアーク放電の後にも、振動電流の下限が０Ａを下回って５マイクロ秒弱の間休止したために、アークは消去された。
【００６９】
以上、図３及び図４を参照しつつ説明したように、放電電圧記憶回路ＩＶＭを設けない場合、振動電流によりアーク放電が消去された後に、プラズマが希薄となるために、振動電流の方向が正方向に反転した後、ターゲット電圧が過度に上昇して、再びアーク放電が生ずる可能性がある。
【００７０】
これに対して、本発明によれば、放電電圧記憶回路ＩＶＭを設けることにより、アーク消去後のターゲット電圧の過度の上昇を抑制できる。
【００７１】
図５は、本発明の放電用電源の動作を例示するグラフ図である。すなわち、同図は、通常のスパッタ動作中にアーク放電が発生し、振動電流生成部ＶＣＧによって振動電流が発生して、アークが消去する波形を表す。
【００７２】
図５をその時間軸に沿って説明すると、この電源は、最初の約２０マイクロ秒の間、約６００Ｖ、２２Ａで安定にスパッタリングしている状態（Ｓ）にある。この時、コンデンサＣ１にはスパッタ電圧６００Ｖがチャージされている。そして、放電電圧記憶回路ＩＶＭのコンデンサＣ２も、同様にスパッタ電圧６００Ｖがチャージされた状態とされている。
【００７３】
この後、約２０マイクロ秒経過後、放電電圧が８０Ｖ弱まで突然下がった時点がアーク発生（Ａ）である。ターゲット電圧が８０Ｖに下がった訳であるから、（Ｌ１）＋（同軸ケーブル１２０Ａ、１２０Ｂ）のインダクタンスＬにその差分の電圧（６００−８０）＝５２０Ｖが印加され、５２０Ｖ＝Ｌ×ｄｉ／ｄｔとなり、ターゲット電流は急上昇する。同時に、コンデンサＣ１、Ｃ２の電圧は、このターゲット電流を供給するために下がっていく。
【００７４】
振動電流は、コンデンサＣ１、Ｃ２の電荷がゼロになった時点で最大となり、その値は、（Ｃ１＋Ｃ２）Ｖ２＝ＬＩ２のエネルギー保存式（注：式の両辺の１／２は省略）を満たす値となる。
【００７５】
図５において、点線で表した正弦波がアーク放電による振動電流であり、この振動電流の中心がスパッタ電流である。また、破線ＶＣ１は、アーク開始時点以降のコンデンサＣ１の電圧の変化を表す。
【００７６】
振動電流がピークに向けて上昇する時に、コンデンサＣ１の電圧ＶＣ１は０ボルトを下回り、振動電流がピークを超えて再び低下してスパッタ電流Ｉｓｐのレベルを下回る時に、コンデンサＣ１の電圧ＶＣ１は最大の逆電圧まで上昇する。この時、放電電圧記憶回路ＩＶＭのコンデンサＣ２は、ダイオードＤ２の作用により、電流はほぼゼロの状態を維持する。
【００７７】
振動電流が０Ａ（厳密にはアーク放電が維持される電圧レベル）を下回った以降は、アーク放電の整流作用により、アークに電流は流れない。すなわち、アーク放電を消去することができる。
【００７８】
ターゲット電流が流れないと、ＶＣ１電圧とターゲット電圧は同じになり、コンデンサＣ１はインダクタンスＬ０が定電流に保っていたスパッタ電流Ｉｓｐによってチャージされ、２００Ｖを越えた時点からスパッタの放電電流が増加していく。
【００７９】
図５において、アークが消えて振動電流の方向がスパッタ状態の方向に戻った時、プラズマが薄くなっているために、ターゲット電流が通常のスパッタ電流Ｉｓｐにすぐ戻らない。このため、ターゲット電圧が通常のスパッタ電圧を超えてマイナス方向に跳ね上がろうとする。このようにターゲット電圧が跳ね上がると、図３に関して前述したように大量のスパッタ電流が流れたり、図４に関して前述したように、再度アーク放電が生ずる可能性が高くなる。
【００８０】
これに対して、本発明によれば、直前のスパッタ電圧を超えた時点から放電電圧記憶回路ＩＶＭのコンデンサＣ２を充電する電流が流れることにより、ターゲット電圧の上昇を抑えることができる。その結果として、図５に表したように、ターゲット電圧のマイナス方向への「跳ね上がり」は、通常のスパッタ電圧であるマイナス６００ボルトを（マイナス方向に）わずかに超える程度に抑制される。つまり、放電電圧記憶回路ＩＶＭを設けることにより、アークが消えた後の、ターゲット電圧の「跳ね上がり」を抑制し、再度のアーク放電の発生を阻止できる。
【００８１】
放電電圧記憶回路ＩＶＭのコンデンサＣ２の容量は、定格のスパッタ電流がインダクタンスＬ０に流れていて、突然放電が止まった時に、所定の最大電圧を越えないような容量以上に設定することが望ましい。
【００８２】
例えば、スパッタ電圧が６００Ｖ、スパッタ電流が２５Ａ、すわなち、６００（Ｖ）×２５（Ａ）＝１５０００Ｗの出力の放電用電源で、最大１０００Ｖを越えないとする場合を例に挙げると以下の如くである。
【００８３】
まず、インダクタンスＬ０にスパッタ電流Ｉｓｐが流れており、コンデンサＣ２には定常的なスパッタ電圧Ｖｓｐがチャージされている状態で、放電が止まった場合、次式が成立する。
１／２×Ｌ０×Ｉｓｐ２＝１／２（１０００Ｖ２−Ｖｓｐ２）×（Ｃ２＋Ｃ１） （９）
インダクタンスＬ０に２５Ａのスパッタ電流が流れており、コンデンサＣ２には６００Ｖがチャージされているとすると、Ｉｓｐは２５Ａ、Ｖｓｐは６００Ｖとなり、次式が得られる。
Ｌ０×２５２＝（１０００Ｖ２−６００２）×（Ｃ２＋Ｃ１）
従って、コンデンサＣ２の容量は、次式により表される値よりも大きくすることが望ましい。
Ｃ２＝Ｌ０×２５２／（１０００２−６００２）−Ｃ１
＝０．０００９７７Ｌ０−Ｃ１ （１０）
すなわち、コンデンサＣ２の容量は、インダクタンスＬ０と、スパッタ電流（出力電力）と、所定の最大点火電圧と、に応じて適宜決定することができる。
【００８４】
また、より一般的な表現として、（９）式から、コンデンサＣ２は次式の範囲を満たすことが望ましいことが分かる。
Ｃ２≧Ｌ０×Ｉｓｐ２／（Ｖｍａｘ２−Ｖｓｐ２）−Ｃ１ （１１）
ここで、Ｉｓｐはスパッタ電流、Ｖｓｐは定常的なスパッタ電圧、Ｖｍａｘは最大許容電圧をそれぞれ表す。つまり、コンデンサＣ２の容量を（１１）式の範囲とすれば、ターゲット電圧を最大許容電圧Ｖｍａｘ以下の範囲に抑えることができ、アーク放電の再発を確実に阻止することが可能となる。
【００８５】
なお、図１の回路においてコンデンサＣ２に対して並列に接続された抵抗Ｒ２は、過電圧の放電用である。すなわち、電圧が跳ね上がった時は、直列に接続されたダイオードを通して順方向電流によりコンデンサＣ２を充電することにより、過電圧を抑制するが、抵抗Ｒ２は、このコンデンサＣ２を、常にゆっくり放電させ、通常のスパッタ条件に戻った後も、コンデンサＣ２は、スパッタ電圧に充電された状態が維持される。
【００８６】
以上説明したように、本発明によれば、振動電流発生部に放電電圧記憶回路ＩＶＭを設けることにより、アークが消去された後のターゲット電圧の過度の上昇を抑制し、再度アーク放電が生ずるという問題を阻止できる。その結果として、迅速且つ確実なアーク放電の遮断と、その後の速やかな通常動作の再開が確保でき、安定に動作して生産性にすぐれた放電用電源を提供できる。
【００８７】
図６は、本発明の変形例を表す模式図である。同図については、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。なお、図６においては、直流電源部ＤＣＰを図１の如く簡略化して表した。
【００８８】
本変形例においては、放電電圧記憶回路ＩＶＭは、インダクタンスＬ１とコンデンサＣ１の両端に対して並列に接続されている。そして、この放電電圧記憶回路ＩＶＭは、ダイオードＤ２と抵抗Ｒ２とが並列接続された回路にコンデンサＣ２が直列に接続された構成を有する。
【００８９】
このような放電電圧記憶回路ＩＶＭにおいても、アークが消去されて振動電流の方向が正方向に転じた後に、コンデンサＣ２に充電電流が流れることにより、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【００９０】
また、この場合の抵抗Ｒ２も、過電圧の放電用として作用する。すなわち、ターゲット電圧が跳ね上がろうとする時は、直列に接続されたダイオードＤ２を介してコンデンサＣ２が充電されて過電圧が抑制されるが、通常のスパッタ電圧に戻った時、コンデンサＣ２のチャージが抵抗Ｒ２を通してゆっくり放電され、コンデンサＣ２の電圧はスパッタ電圧に戻る。
【００９１】
また、このような放電電圧記憶回路ＩＶＭは、図７に例示したように、振動電流生成部のコンデンサＣ１の両端に接続してもよい。
【００９２】
図８は、本発明において用いることができる放電電圧記憶回路ＩＶＭの他の変形例を表す模式図である。
【００９３】
すなわち、図８（ａ）乃至（ｄ）に表した変形例の場合、ツェナー・ダイオードＺＤやバリスタＶＲを追加することにより、コンデンサＣ２の充電と放電の際の電流の流れを適宜調節することができる。
【００９４】
すなわち、同図（ａ）に表した放電電圧記憶回路ＩＶＭの場合、ツェナー・ダイオードＺＤと抵抗Ｒ２との直列回路がコンデンサＣ２に対して並列に接続されている。この回路においては、ツェナー・ダイオードＺＤの動作電圧をスパッタ電圧とほぼ同じに設定することにより、過電圧になった場合だけコンデンサＣ２を放電させるので、電力消費が低減し、省エネ効果が得られる。また、ツェナー・ダイオードＺＤを設けない場合と比較して、抵抗Ｒ２の値を小さく選べるので、コンデンサＣ２の電圧を放電電圧に戻す時間を短くでき、迅速な動作が得られるという効果も得られる。
【００９５】
次に、図８（ｂ）に表した放電電圧記憶回路ＩＶＭの場合、バリスタＶＲと抵抗Ｒ２との直列回路がコンデンサＣ２に対して並列に接続されている。バリスタＶＲは、ツェナー・ダイオードＺＤとほぼ同様の動作、すなわち低電圧動作をするので、図８（ａ）の回路とほぼ同様の作用効果が得られる。さらにまた、電気素子の選択の範囲としては、バリスタＶＲのほうがツェナー・ダイオードＺＤよりも電力容量の大きなものが得やすい。
【００９６】
次に、図８（ｃ）に表した具体例の場合、ツェナー・ダイオードＺＤと抵抗Ｒ２との直列回路がダイオードＤ２に対して並列に接続されている。この回路の場合、コンデンサＣ２から流れ出す電流は、スパッタ電圧ＶSPとツェナー・ダイオードＺＤの電圧ＶZDとの和すなわち（ＶSP＋ＶZD）がコンデンサＣ２の電圧より低い場合に流れるので、コンデンサＣ２の電圧は、スパッタ電圧ＶSPよりもツェナー・ダイオードＺＤの電圧ＶZDだけ高い電圧に保たれる。つまり、ツェナー・ダイオードＺＤの電圧ＶZDをスパッタ電圧ＶSPの１〜２割に選ぶと、電圧の跳ね上がり量を選択して、プラズマ濃度の戻りを最適化できる。
【００９７】
また、正常スパッタ時は、抵抗Ｒ２に全く電流が流れないので、消費電力を低減できる、つまり省エネ効果も得られる。
【００９８】
次に、図８（ｄ）に表した具体例は、同図（ｃ）の回路と同様の作用効果を奏する。つまり、前述したように、バリスタＶＲは、ツェナー・ダイオードＺＤとほぼ同様の動作、すなわち低電圧動作をするので、バリスタＶＲの電圧ＶVRをスパッタ電圧ＶSPの１〜２割に選ぶと、電圧の跳ね上がり量を選択して、プラズマ濃度の戻りを最適化できる。また、正常スパッタ時は、抵抗Ｒ２に全く電流が流れないので、消費電力を低減できる、つまり省エネ効果も得られる。
【００９９】
また、これらの図８（ａ）〜（ｄ）に例示した放電電圧記憶回路ＩＶＭのいずれも、図１に例示したようにコンデンサＣ１の両端に接続してもよく、あるいは、図６に例示したように、コンデンサＣ１とインダクタンスＬ２の両端に接続してもよい。
【０１００】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【０１０１】
例えば、本発明の直流電源部、振動電流生成部、放電電圧記憶回路、制御回路、その他スパッタリング装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【０１０２】
より具体的には、例えば、放電用電源に設けられる各回路の具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【０１０３】
また、本発明の放電用電源は、スパッタリングのみならず、直流電圧を印加することにより、放電を生じさせる必要のある各種の用途に対して同様に適用して同様の作用効果を得ることができる。
【０１０４】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての放電用電源、スパッタリング用電源及びスパッタリング装置は本発明の範囲に包含される。
【０１０５】
【発明の効果】
以上説明したように、本発明によれば、アークが消去されて振動電流の方向が正方向に転じた後に、ターゲット電圧の過度の上昇を抑制し、再度のアーク放電を阻止できる。
【０１０６】
そのため、スパッタ電力を大きくした時のアーク消去失敗確率を劇的に下げることができる。特に、本発明によれば、スパッタ電力を大きくした場合でも、振動用のコンデンサＣ１の容量に関係なく、過電圧を押さえることができる。従って、振動電流生成部のコンデンサＣ１とインダクタンスＬ２を小さく選んで振動周期を短くして、アークを高速に遮断し、且つ、アークに入ってしまうエネルギーを小さくすることができる。その結果として、アークによるダメージが低減でき、振動電流によるノイズや部品のストレスを低減できる。
【０１０７】
すなわち、本発明によれば、シンプルな構成によりアーク放電を迅速且つ確実に遮断できる放電用電源、スパッタリング用電源及びスパッタリング装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる放電用電源及びそれを用いたスパッタリング装置を表す模式図である。
【図２】直流電圧源ＤＣの具体的な構成例を表す模式図である。
【図３】比較例の放電用電源の動作を例示するグラフ図である。
【図４】比較例の放電用電源において２回続けてアーク放電が発生した場合を表すグラフ図である。
【図５】本発明の放電用電源の動作を例示するグラフ図である。
【図６】本発明の変形例を表す模式図である。
【図７】振動電流生成部のコンデンサＣ１の両端に放電電圧記憶回路を接続した具体例を表す模式図である。
【図８】本発明において用いることができる放電電圧記憶回路ＩＶＭの他の変形例を表す模式図である。
【図９】ＤＣスパッタリング装置の要部構成を表す模式図である。
【図１０】本発明者が本発明に至る過程で試作した放電用電源を表す模式図である。
【符号の説明】
１００ 基板
１０１ チャンバ
１０１ 真空チャンバ
１０４ ターゲット
１０６ 真空排気ポンプ
１０７ ガス供給源
１０８ グロー放電
１１０、１１０Ｚ 電源
１２０Ａ、１２０Ｂ ケーブル
１５０ アーク放電
Ｃ１、Ｃ２ コンデンサ（キャパシタンス）
ＣＣ 制御回路
Ｄ２ ダイオード
ＤＢ１ 整流ダイオード群
ＤＢ２ 整流ダイオード群
ＤＣＰ 電源部
ＩＧＢＴ スイッチングトランジスタ
ＩＭ 電流検出器
ＩＮＶ インバータ
Ｌ０ 平滑化インダクタ
Ｌ１ インダクタンス
Ｐｓｅｔ 電力設定信号
Ｔ１ 変圧トランス
Claims (11)
- 直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、第２のキャパシタンスを有する放電電圧記憶回路を含み、
前記放電電圧記憶回路は、前記第１のキャパシタンスの両端に接続されてなり、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第２のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第２のキャパシタンスに充電された電荷を放電することを特徴とする放電用電源。 - 直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方と前記第１のキャパシタンスとの間に直列に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスよりも大きい第２のキャパンシタンスと、前記第２のキャパシタンスに直列に接続され前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、を有する放電電圧記憶回路を含み、
前記第２のキャパシタンス及び前記整流手段の直列回路は、前記第１のキャパシタンス及び前記第１のインダクタンスの直列回路と並列に接続され、
前記放電電圧記憶回路は、前記放電用電力が供給される被供給体の入力インピーダンスが上昇した時に前記第２のキャパシタンスを充電する迂回電流を流すことによって出力電圧の上昇を緩和し、その後、迂回電流により第２のキャパシタンスに充電された電荷を放電することを特徴とする放電用電源。 - 直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスに対して並列に接続された第２のキャパシタンスと、前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、前記第２のキャパシタンスに充電された電荷を放電する放電手段と、を有し、前記第１のキャパシタンスの両端に接続された放電電圧記憶回路を含むことを特徴とする放電用電源。 - 直流電源部と、
前記直流電源部の正極と負極に並列に接続された第１のキャパシタンスと、前記正極及び負極の少なくともいずれか一方と前記第１のキャパシタンスとの間に直列に接続された第１のインダクタンスと、を有する振動電流生成部と、
を備え、前記振動電流生成部を介して放電用電力を出力する放電用電源であって、
前記振動電流生成部は、前記第１のキャパシタンスよりも大きい第２のキャパシタンスと、前記第２のキャパシタンスに直列に接続され前記直流電源部の前記正極から前記負極に向けた電流を前記第２のキャパシタンスに対して順方向として流す整流手段と、前記第２のキャパシタンスに充電された電荷を放電する放電手段と、を有し、前記第２のキャパシタンス及び前記整流手段の直列回路が前記第１のキャパシタンス及び前記第１のインダクタンスの直列回路と並列に接続された放電電圧記憶回路を含むことを特徴とする放電用電源。 - 前記第２のキャパシタンスと前記整流手段とは直列に接続されてなることを特徴とする請求項３記載の放電用電源。
- 前記放電手段は、前記第２のキャパシタンスに並列に接続された抵抗を含むことを特徴とする請求項３〜５のいずれか１つに記載の放電用電源。
- 前記放電手段は、前記整流手段に並列に接続された抵抗を含むことを特徴とする請求項３〜５のいずれか１つに記載の放電用電源。
- 前記第２のキャパシタンスは、前記第１のキャパシタンスよりも大きいことを特徴とする請求項１、３、５〜７のいずれか１つに記載の放電用電源。
- 前記直流電源部は、第２のインダクタンスを有し、
前記第２のインダクタンスをＬ０、定常的な放電電流をＩｓｐ、定常的な放電電圧をＶｓｐ、最大許容電圧をＶｍａｘ、前記第１のキャパシタンスをＣ１とした時に、前記第２のキャパシタンスＣ２は、
Ｃ２≧Ｌ０×Ｉｓｐ２／（Ｖｍａｘ２−Ｖｓｐ２）−Ｃ１
なる条件を満たすことを特徴とする請求項１〜７のいずれか１つに記載の放電用電源。 - ターゲットをスパッタして薄膜を形成するスパッタリング用電源であって、
請求項１〜９のいずれか１つに記載の放電用電源を備え、
前記振動電流生成部を介して出力される放電用電力のうちの負出力を前記ターゲットに接続して前記スパッタを実施可能としたことを特徴とするスパッタリング用電源。 - 請求項１０記載のスパッタリング用電源と、
前記ターゲットを収容可能とし大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
を備えたことを特徴とするスパッタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002160456A JP4218864B2 (ja) | 2002-05-31 | 2002-05-31 | 放電用電源、スパッタリング用電源及びスパッタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002160456A JP4218864B2 (ja) | 2002-05-31 | 2002-05-31 | 放電用電源、スパッタリング用電源及びスパッタリング装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004006146A JP2004006146A (ja) | 2004-01-08 |
| JP2004006146A5 JP2004006146A5 (ja) | 2005-09-15 |
| JP4218864B2 true JP4218864B2 (ja) | 2009-02-04 |
Family
ID=30429862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002160456A Expired - Fee Related JP4218864B2 (ja) | 2002-05-31 | 2002-05-31 | 放電用電源、スパッタリング用電源及びスパッタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4218864B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4597886B2 (ja) * | 2005-02-24 | 2010-12-15 | イーエヌ テクノロジー インコーポレイテッド | プラズマ電源装置用アークエネルギー制御回路 |
| JP5623115B2 (ja) * | 2010-04-09 | 2014-11-12 | キヤノン株式会社 | プラズマ放電用電源装置、およびプラズマ放電処理方法 |
-
2002
- 2002-05-31 JP JP2002160456A patent/JP4218864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004006146A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101516229B1 (ko) | 직류를 사용하여 주기적 전압을 인가하기 위한 방법 및 장치 | |
| US8467211B2 (en) | Bipolar pulsed power supply and power supply apparatus having plurality of bipolar pulsed power supplies | |
| JP5399563B2 (ja) | 直流電源装置 | |
| JP4443404B2 (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
| US20040124077A1 (en) | High peak power plasma pulsed supply with arc handling | |
| KR20100094474A (ko) | 직류를 사용한 스퍼터링 증착용 방법 및 장치 | |
| JPS6130665A (ja) | スパツタ装置 | |
| JP5363281B2 (ja) | 電源装置 | |
| JP4218864B2 (ja) | 放電用電源、スパッタリング用電源及びスパッタリング装置 | |
| JP4841949B2 (ja) | 真空装置及び真空装置の電力供給方法 | |
| JPH07233472A (ja) | 直流グロー放電処理装置におけるアーク遮断方法及び装置 | |
| JP4100938B2 (ja) | アーク遮断回路、スパッタ用電源及びスパッタ装置 | |
| JP4931013B2 (ja) | パルススパッタ装置およびパルススパッタ方法 | |
| Carter et al. | Parameter optimization in pulsed DC reactive sputter deposition of aluminum oxide | |
| JP4673653B2 (ja) | 真空装置における異常放電発生予防方法及び真空装置 | |
| JP6368928B2 (ja) | 直流スパッタ装置用電源装置 | |
| JP4129860B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JPH05311418A (ja) | アーク放電防止回路 | |
| JP4129950B2 (ja) | 突発電流遮断機能を有する直流電源、スパッタリング用電源及びスパッタリング装置 | |
| JP7080113B2 (ja) | 薄膜製造方法、スパッタリング装置 | |
| JP2006528731A (ja) | アークハンドリングによる高ピーク電力プラズマパルス電源 | |
| JP2005042129A (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JP4114857B2 (ja) | 電源、スパッタ用電源及びスパッタ装置 | |
| JPS63190167A (ja) | 薄膜製造装置の電源装置 | |
| JPH05311416A (ja) | アーク放電防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081107 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4218864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |