JP5609583B2 - Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus - Google Patents

Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP5609583B2
JP5609583B2 JP2010258642A JP2010258642A JP5609583B2 JP 5609583 B2 JP5609583 B2 JP 5609583B2 JP 2010258642 A JP2010258642 A JP 2010258642A JP 2010258642 A JP2010258642 A JP 2010258642A JP 5609583 B2 JP5609583 B2 JP 5609583B2
Authority
JP
Japan
Prior art keywords
insulating film
conductive film
film
region
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010258642A
Other languages
Japanese (ja)
Other versions
JP2012108407A (en
JP2012108407A5 (en
Inventor
広之 及川
広之 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010258642A priority Critical patent/JP5609583B2/en
Publication of JP2012108407A publication Critical patent/JP2012108407A/en
Publication of JP2012108407A5 publication Critical patent/JP2012108407A5/ja
Application granted granted Critical
Publication of JP5609583B2 publication Critical patent/JP5609583B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電気光学装置、電気光学装置の製造方法、電子機器に関する。   The present invention relates to an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus.

上記電気光学装置として、画素電極のスイッチングを行うトランジスターと、該トランジスターの半導体層よりも第1の絶縁膜を介して上層側に配置されると共に該半導体層のチャネル領域に重なるゲート電極とを備えたアクティブ駆動型の液晶装置が知られている(特許文献1)。
この液晶装置は、基板上で平面的に見てチャネル領域とソース・ドレイン領域との間の接合領域の少なくとも一方に沿った長手状の溝が第1の絶縁膜に形成されており、ゲート電極は、チャネル領域に重なる部分から上記溝内の少なくとも一部に延設された溝内部分を有している。
The electro-optical device includes a transistor that performs switching of a pixel electrode, and a gate electrode that is disposed on an upper layer side through the first insulating film with respect to the semiconductor layer of the transistor and overlaps a channel region of the semiconductor layer. Further, an active drive type liquid crystal device is known (Patent Document 1).
In this liquid crystal device, a longitudinal groove is formed in the first insulating film along at least one of the junction region between the channel region and the source / drain region when viewed in plan on the substrate, and the gate electrode Has an in-groove portion extending from a portion overlapping the channel region to at least a part of the groove.

上記液晶装置は、例えば投射型表示装置の光変調手段(ライトバルブ)として用いられるものであって、ゲート電極が遮光性の導電膜を用いることから上記溝内部分も遮光性を有し、光源からライトバルブに入射した光がトランジスターのチャネル領域に入射することを防止できるとしている。これにより、トランジスターにおける光リーク電流の増大や光誤動作が防止され、フリッカーや表示ムラなどが生じない安定的な表示品質を確保できるとしている。   The liquid crystal device is used, for example, as a light modulation means (light valve) of a projection display device. Since the gate electrode uses a light-shielding conductive film, the groove portion also has a light-shielding property. It is said that the light incident on the light valve can be prevented from entering the channel region of the transistor. This prevents an increase in light leakage current and light malfunction in the transistor, and ensures stable display quality without causing flicker or display unevenness.

特開2008−77030号公報JP 2008-77030 A

しかしながら、上記従来の液晶装置において、ゲート電極となる導電膜を成膜する工程では、上記長手状の溝内の隅々に渡って導電膜を配することが難しく、部分的に導電膜がない部分(所謂ボイド)が生じることがあった。
そうすると、上記溝内における導電膜の遮光性が不完全となり、表示品質が不安定となるおそれがあるという課題があった。
However, in the conventional liquid crystal device, in the step of forming a conductive film to be a gate electrode, it is difficult to dispose the conductive film over every corner in the longitudinal groove, and there is no conductive film partially. A portion (so-called void) sometimes occurred.
If it does so, the light shielding property of the electrically conductive film in the said groove | channel will become incomplete, and there existed a subject that display quality might become unstable.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
本発明の一態様の電気光学装置は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層と、前記半導体層を覆う第1絶縁膜と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜と、前記ゲート電極を覆う第2絶縁膜を覆うように配置され、前記半導体層に電気的に接続されたデータ線を構成する第2導電膜と、前記第2導電膜から前記半導体層へ向かう方向から見て、前記接合領域に沿うように前記第1及び第2絶縁膜に配置された開口と、前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが配置されたことを特徴とする。
本発明の別の一態様の電気光学装置は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層と、前記半導体層を覆う第1絶縁膜と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜と、前記ゲート電極を覆う第2絶縁膜を覆うように配置され、前記半導体層に電気的に接続されたデータ線を構成する第2導電膜と、前記第2導電膜から前記半導体層へ向かう方向から見て、前記接合領域に沿うように前記第1及び第2絶縁膜に配置された開口と、を有し、前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが配置されたことを特徴とする。
本発明の一態様の電気光学装置の製造方法は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層を形成する工程と、前記半導体層を覆う第1絶縁膜を形成する工程と、前記接合領域に沿うように前記第1絶縁膜に開口を形成する工程と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜を形成する工程と、前記ゲート電極を覆う第2絶縁膜を形成する工程と、前記第1絶縁膜の開口に重なるように前記第2絶縁膜に開口を形成する工程と、前記ゲート電極を覆うように配置され、前記半導体層に電気的に接続されたデータ線を構成する第2導電膜を形成する工程と、を含み、前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが形成されてなることを特徴とする。
本発明の別の一態様の電気光学装置の製造方法は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層を形成する工程と、前記半導体層を覆う第1絶縁膜を形成する工程と、前記接合領域に沿うように前記第1絶縁膜に開口を形成する工程と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜を形成する工程と、前記ゲート電極を覆う第2絶縁膜を形成する工程と、前記第1絶縁膜の開口に重なるように前記第2絶縁膜に開口を形成する工程と、前記第2絶縁膜の開口の内部に、第2導電膜を形成する工程と、を含み、前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが形成されてなることを特徴とする。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
An electro-optical device according to one embodiment of the present invention includes a semiconductor layer including a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region. A first insulating film covering the semiconductor layer, a first conductive film constituting a gate electrode facing the channel region via the first insulating film, and a second insulating film covering the gate electrode are arranged, the second conductive film constituting the electrically connected data lines in the semiconductor layer, when viewed from the direction toward the semiconductor layer from the second conductive layer, the first along the junction region an opening and disposed on the second insulating film, the inside of the opening of the first insulating film, characterized in that the first conductive film and the second conductive film is disposed.
An electro-optical device according to another embodiment of the present invention includes a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region. A first insulating film covering the semiconductor layer; a first conductive film forming a gate electrode facing the channel region through the first insulating film; and a second insulating film covering the gate electrode And a second conductive film that constitutes a data line electrically connected to the semiconductor layer, and along the junction region as viewed from the direction from the second conductive film to the semiconductor layer. It has an opening disposed in the first and second insulating films, and within the opening of the first insulating film, characterized in that the first conductive film and the second conductive film is disposed .
A method for manufacturing an electro-optical device according to one embodiment of the present invention includes a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region. A step of forming a semiconductor layer, a step of forming a first insulating film covering the semiconductor layer, a step of forming an opening in the first insulating film along the junction region, and the first insulating film. Forming a first conductive film constituting a gate electrode facing the channel region, forming a second insulating film covering the gate electrode, and overlapping the opening of the first insulating film. and forming a opening in the second insulating film, is disposed so as to cover the gate electrode, and forming a second conductive film constituting the electrically connected data lines in the semiconductor layer, wherein Of the first insulating film Inside the mouth, characterized in that the first conductive film and the second conductive film is formed.
According to another aspect of the present invention, there is provided a method for manufacturing an electro-optical device , which includes a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region. Forming a semiconductor layer containing the semiconductor layer; forming a first insulating film covering the semiconductor layer; forming an opening in the first insulating film along the junction region; and the first insulating film A step of forming a first conductive film that constitutes a gate electrode facing the channel region, a step of forming a second insulating film covering the gate electrode, and an opening of the first insulating film A step of forming an opening in the second insulating film; and a step of forming a second conductive film inside the opening of the second insulating film , and the step of forming the second insulating film inside the opening of the first insulating film. 1 conductive film and the second conductive film are formed It is characterized by comprising.

[適用例1]本適用例の電気光学装置は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に形成された接合領域とを含む半導体層と、前記半導体層を覆う第1絶縁膜と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極部と、前記ゲート電極部を覆う第2絶縁膜上に設けられ、前記半導体層に電気的に接続されたデータ線と、平面的に前記接合領域に沿って前記第1絶縁膜および前記第2絶縁膜に設けられた溝と、前記溝内に、前記ゲート電極部から延在して設けられる第1導電膜と前記データ線とを含む少なくとも2層の導電膜を有する遮光性の側壁部と、を備えたことを特徴とする。   Application Example 1 An electro-optical device according to this application example includes a semiconductor including a source region, a drain region, a channel region, and a junction region formed between the source region or the drain region and the channel region. A layer, a first insulating film covering the semiconductor layer, a gate electrode portion facing the channel region via the first insulating film, and a second insulating film covering the gate electrode portion, A data line electrically connected to the layer, a groove provided in the first insulating film and the second insulating film along the junction region in a plane, and extending from the gate electrode portion into the groove. And a light-shielding side wall having at least two conductive films including the first conductive film and the data line.

この構成によれば、溝内に設けられた遮光性の側壁部が少なくとも2層の導電膜からなるので、1層の導電膜からなる場合に比べて側壁部の遮光性を高めることができる。つまり、半導体層の接合領域に入射する光を確実に遮光可能となるため、入射光に対して安定した駆動状態が得られるトランジスターを備えた電気光学装置を提供できる。
また、側壁部を構成する少なくとも2層の導電膜としてゲート電極部を構成する第1導電膜とデータ線とを利用しているので、新たな導電膜を導入する必要がなく、構造を簡略化できる。
According to this configuration, since the light-shielding side wall provided in the groove is made of at least two layers of conductive film, the light-shielding property of the side wall can be improved as compared with the case of being made of one layer of conductive film. That is, since light incident on the junction region of the semiconductor layer can be reliably blocked, an electro-optical device including a transistor that can obtain a stable driving state with respect to incident light can be provided.
In addition, since the first conductive film constituting the gate electrode portion and the data line are used as at least two layers of the conductive film constituting the side wall portion, it is not necessary to introduce a new conductive film, and the structure is simplified. it can.

[適用例2]上記適用例の電気光学装置において、前記少なくとも2層の導電膜は、絶縁膜を介して積層されているとしてもよい。
この構成によれば、光が一方の導電膜を透過したとしても絶縁膜と他方の導電膜との界面で反射される、あるいは他方の導電膜により遮光される、すなわち側壁部の遮光性を高めることができる。
Application Example 2 In the electro-optical device according to the application example, the at least two conductive films may be stacked via an insulating film.
According to this configuration, even if light passes through one conductive film, it is reflected at the interface between the insulating film and the other conductive film, or is shielded by the other conductive film, that is, the light shielding property of the side wall is improved. be able to.

[適用例3]本適用例の他の電気光学装置は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に形成された接合領域とを含む半導体層と、前記半導体層を覆う第1絶縁膜と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極部と、前記ゲート電極部を覆う第2絶縁膜および第3絶縁膜と、平面的に前記接合領域に沿って前記第1絶縁膜および前記第2絶縁膜に設けられた溝と、前記溝内に、前記ゲート電極部から延在して設けられる第1導電膜と、前記第1絶縁膜と前記第3絶縁膜との間に設けられた第2導電膜とを含む少なくとも2層の導電膜を有する遮光性の側壁部と、を備えたことを特徴とする。   Application Example 3 Another electro-optical device according to this application example includes a source region, a drain region, a channel region, and a junction region formed between the source region or the drain region and the channel region. A semiconductor layer including the first insulating film covering the semiconductor layer, a gate electrode portion facing the channel region through the first insulating film, and a second insulating film and a third insulating film covering the gate electrode portion. And a groove provided in the first insulating film and the second insulating film in a plane along the junction region, and a first conductive film provided in the groove so as to extend from the gate electrode portion. And a light-shielding side wall portion having at least two conductive films including a second conductive film provided between the first insulating film and the third insulating film.

この構成によれば、溝内に設けられた遮光性の側壁部が第1導電膜と第2導電膜とを含む少なくとも2層の導電膜からなるので、第1導電膜だけからなる場合に比べて側壁部の遮光性を高めることができる。つまり、半導体層の接合領域に入射する光を確実に遮光可能となるため、入射光に対して安定した駆動状態が得られるトランジスターを備えた電気光学装置を提供できる。言い換えれば、第2導電膜は、ゲート電極部以外のデータ線を構成するものに限定されず、第1絶縁膜と第3絶縁膜との間に設けられた導電膜を利用できる。   According to this configuration, the light-shielding side wall provided in the groove is composed of at least two layers of the conductive film including the first conductive film and the second conductive film. Thus, the light shielding property of the side wall portion can be improved. That is, since light incident on the junction region of the semiconductor layer can be reliably blocked, an electro-optical device including a transistor that can obtain a stable driving state with respect to incident light can be provided. In other words, the second conductive film is not limited to the one constituting the data line other than the gate electrode portion, and a conductive film provided between the first insulating film and the third insulating film can be used.

[適用例4]上記適用例の電気光学装置において、前記少なくとも2層の導電膜は、互いに接しているとしてもよい。
この構成によれば、側壁部においてより確実な遮光性が得られる。また、溝内において2層の導電膜を絶縁膜を介して配置する場合に比べて、2層の導電膜間に生ずる寄生容量を無くすことができる。
Application Example 4 In the electro-optical device according to the application example described above, the at least two conductive films may be in contact with each other.
According to this configuration, more reliable light shielding can be obtained at the side wall portion. Further, the parasitic capacitance generated between the two conductive films can be eliminated as compared with the case where the two conductive films are arranged in the trench with an insulating film interposed therebetween.

[適用例5]上記適用例の電気光学装置において、前記少なくとも2層の導電膜のうち上層の導電膜は、前記溝内を埋めるように設けられていることが好ましい。
この構成によれば、例えば溝内において一方の導電膜が部分的に欠損を生じているなど不均一であっても、他方の導電膜が溝内を埋めるように設けられているので、側壁部における確実な遮光性が得られる。
Application Example 5 In the electro-optical device according to the application example described above, it is preferable that the upper conductive film among the at least two conductive films is provided so as to fill the groove.
According to this configuration, for example, even if one conductive film is partially defective in the groove, the other conductive film is provided so as to fill the groove. A reliable light-shielding property can be obtained.

[適用例6]上記適用例の電気光学装置において、前記溝は、平面的に前記接合領域に沿うと共に前記接合領域を挟んで両側に設けられていることが好ましい。
この構成によれば、側壁部を備えた溝が接合領域を挟んで両側に設けられているので、半導体層の両側から接合領域に入射する光を遮光することができ、より安定した駆動状態を実現できる。
Application Example 6 In the electro-optical device according to the application example described above, it is preferable that the groove is provided on both sides of the bonding area in a plane along the bonding area.
According to this configuration, since the groove having the side wall portion is provided on both sides of the junction region, light incident on the junction region from both sides of the semiconductor layer can be shielded, and a more stable driving state can be achieved. realizable.

[適用例7]上記適用例の電気光学装置において、前記少なくとも2層の導電膜は、異なる種類の導電膜であるとしてもよい。
この構成によれば、側壁部を異なる種類の導電膜にて構成することにより、同一種類の導電膜を用いる場合に比べて設計上の自由度が向上する。例えばゲート電極部が加熱によって遮光性が低下するポリシリサイドを用いても、第2導電膜として熱に対して安定的な遮光性を示す金属材料を用いることで、側壁部の遮光性を確保できる。
Application Example 7 In the electro-optical device according to the application example described above, the at least two conductive films may be different types of conductive films.
According to this configuration, by configuring the side wall portion with different types of conductive films, the degree of freedom in design is improved as compared with the case where the same type of conductive film is used. For example, even if the gate electrode portion uses polysilicide whose light shielding property is lowered by heating, the light shielding property of the side wall portion can be ensured by using a metal material exhibiting a stable light shielding property against heat as the second conductive film. .

[適用例8]本適用例の電気光学装置の製造方法は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に形成された接合領域とを含む半導体層と、前記半導体層を覆う第1絶縁膜と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極部と、前記ゲート電極部を覆う第2絶縁膜上に設けられ、前記半導体層に電気的に接続されたデータ線と、平面的に前記接合領域に沿って前記第1絶縁膜および前記第2絶縁膜に設けられた溝と、を備えた電気光学装置の製造方法であって、前記溝を含む前記第1絶縁膜上に遮光性の第1導電膜を成膜し、平面的に前記チャネル領域と対向するように前記第1導電膜をパターニングして前記ゲート電極部を形成するゲート電極部形成工程と、前記ゲート電極部および露出した前記第1絶縁膜を覆って前記第2絶縁膜を形成する第2絶縁膜形成工程と、前記溝内の前記第2絶縁膜を除去する第1除去工程と、露出した前記溝を含む前記第2絶縁膜を覆って第3絶縁膜を形成する第3絶縁膜形成工程と、前記第3絶縁膜を覆って遮光性の第2導電膜を成膜し、前記溝内に前記第3絶縁膜を介して前記第1導電膜と前記第2導電膜とが積層された側壁部を形成する工程と、前記第2導電膜をパターニングしてデータ線を形成するデータ線形成工程と、を含むことを特徴とする。   Application Example 8 A method for manufacturing an electro-optical device according to this application example includes a source region, a drain region, a channel region, and a junction region formed between the source region or the drain region and the channel region. A first insulating film covering the semiconductor layer, a gate electrode portion facing the channel region through the first insulating film, and a second insulating film covering the gate electrode portion. And an electro-optical device comprising: a data line electrically connected to the semiconductor layer; and a groove provided in the first insulating film and the second insulating film along the junction region in a plan view. In the method, a light-shielding first conductive film is formed on the first insulating film including the groove, and the first conductive film is patterned so as to be opposed to the channel region in a planar manner. Gate electrode forming electrode part A forming step; a second insulating film forming step for forming the second insulating film so as to cover the gate electrode portion and the exposed first insulating film; and a first removal for removing the second insulating film in the trench A step, a third insulating film forming step of forming a third insulating film so as to cover the second insulating film including the exposed trench, and a light-shielding second conductive film covering the third insulating film Forming a side wall portion in which the first conductive film and the second conductive film are laminated through the third insulating film in the groove; and patterning the second conductive film to form a data line. Forming a data line to be formed.

この方法によれば、溝内に設けられた遮光性の側壁部が第1導電膜と第2導電膜とを含む少なくとも2層の導電膜によって形成されるので、第1導電膜だけからなる場合に比べて側壁部の遮光性を高めることができる。つまり、半導体層の接合領域に入射する光を確実に遮光可能となるため、入射光に対して安定した駆動状態が得られるトランジスターを備えた電気光学装置を製造することができる。
また、側壁部となる少なくとも2層の導電膜としてゲート電極部となる第1導電膜とデータ線となる第2導電膜とを利用しているので、新たな導電膜を成膜する必要がなく、製造工程を簡略化できる。
According to this method, since the light-shielding side wall provided in the groove is formed of at least two layers of the conductive film including the first conductive film and the second conductive film, the light-shielding side wall portion includes only the first conductive film. Compared to the above, the light shielding property of the side wall portion can be improved. In other words, since light incident on the junction region of the semiconductor layer can be reliably shielded, an electro-optical device including a transistor that can obtain a stable driving state with respect to incident light can be manufactured.
In addition, since the first conductive film serving as the gate electrode portion and the second conductive film serving as the data line are used as at least two layers of conductive films serving as the sidewall portions, there is no need to form a new conductive film. The manufacturing process can be simplified.

[適用例9]本適用例の他の電気光学装置の製造方法は、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に形成された接合領域とを含む半導体層と、前記半導体層を覆う第1絶縁膜と、前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極部と、前記ゲート電極部を覆う第2絶縁膜と、平面的に前記接合領域に沿って前記第1絶縁膜および前記第2絶縁膜に設けられた溝と、を備えた電気光学装置の製造方法であって、前記溝を含む前記第1絶縁膜上に遮光性の第1導電膜を成膜し、平面的に前記チャネル領域と対向するように前記第1導電膜をパターニングして前記ゲート電極部を形成するゲート電極部形成工程と、前記ゲート電極部および露出した前記第1絶縁膜を覆って前記第2絶縁膜を形成する第2絶縁膜形成工程と、前記溝内の前記第2絶縁膜を除去する第1除去工程と、露出した前記溝を埋めるように前記第2絶縁膜を覆って遮光性の第2導電膜を成膜し、前記溝内に前記第1導電膜と第2導電膜とが積層された側壁部を形成する工程と、前記溝部分を除いて前記第2絶縁膜上の前記第2導電膜を除去する第2除去工程と、を含むことを特徴とする。   Application Example 9 Another electro-optical device manufacturing method according to this application example includes a source region, a drain region, a channel region, and a junction formed between the source region or the drain region and the channel region. A semiconductor layer including a region; a first insulating film covering the semiconductor layer; a gate electrode portion facing the channel region through the first insulating film; a second insulating film covering the gate electrode portion; A method of manufacturing an electro-optical device including a groove provided in the first insulating film and the second insulating film along the bonding region in a plan view, on the first insulating film including the groove Forming a gate electrode portion by forming a light-shielding first conductive film on the substrate and patterning the first conductive film so as to face the channel region in a plan view; and the gate electrode Part and said exposed A second insulating film forming step of covering the insulating film to form the second insulating film; a first removing step of removing the second insulating film in the trench; and the second so as to fill the exposed trench. Forming a light-shielding second conductive film so as to cover the insulating film, forming a sidewall portion in which the first conductive film and the second conductive film are laminated in the groove, and excluding the groove portion; And a second removal step of removing the second conductive film on the second insulating film.

この方法によれば、溝内において第1導電膜と第2導電膜とが接して積層されるので、より優れた遮光性を有する側壁部を形成することができる。   According to this method, since the first conductive film and the second conductive film are laminated in contact with each other in the groove, a side wall having more excellent light shielding properties can be formed.

[適用例10]上記適用例の電気光学装置の製造方法において、前記側壁部を形成する工程は、遮光性の前記第2導電膜としてアルミニウム膜を用い、前記溝を含む前記第2絶縁膜上に成膜されたアルミニウム膜を融点近傍まで加熱する工程を含むことが好ましい。
この方法によれば、成膜されたアルミニウム膜を融点近傍まで加熱することで、溝内においてアルミニウム膜を隅々まで充填できる。よって、例えば成膜時にボイドなどが発生したとしてもこれを塞ぎ、高い遮光性を有する側壁部を形成できる。
Application Example 10 In the method of manufacturing the electro-optical device according to the application example, in the step of forming the side wall portion, an aluminum film is used as the light-shielding second conductive film, and the second insulating film including the groove is formed. It is preferable that the method includes a step of heating the aluminum film formed to the vicinity of the melting point.
According to this method, by heating the formed aluminum film to near the melting point, the aluminum film can be filled to every corner in the groove. Therefore, for example, even if a void or the like is generated during film formation, this can be closed and a side wall portion having high light shielding properties can be formed.

[適用例11]上記適用例の電気光学装置の製造方法において、露出した前記溝を含む前記第2絶縁膜を覆って第3絶縁膜を形成する第3絶縁膜形成工程と、前記ドレイン領域の端部と平面的に重なる位置に前記第1絶縁膜および前記第2絶縁膜ならびに前記第3絶縁膜を貫通する貫通孔を形成する工程と、前記貫通孔を含む前記第3絶縁膜を覆って第3導電膜を形成する工程と、前記第3導電膜をパターニングして前記ドレイン領域と画素電極とを電気的に接続させる導通部を形成する導通部形成工程と、をさらに備えたことを特徴とする。
この方法によれば、側壁部を構成する2層の導電膜のうち第2導電膜は、第3絶縁膜を介して第3導電膜に隣接することになる。したがって、第3導電膜を側壁部の一部とする場合に比べて、ゲート電極部と導通部との間に生ずる寄生容量を小さくすることができる。つまり、寄生容量によるトランジスターの電気特性の低下を低減可能である。
Application Example 11 In the method of manufacturing the electro-optical device according to the application example described above, a third insulating film forming step of covering the second insulating film including the exposed trench and forming a third insulating film; Forming a through-hole penetrating the first insulating film, the second insulating film, and the third insulating film at a position overlapping the end portion in plan, and covering the third insulating film including the through-hole. The method further comprises: forming a third conductive film; and patterning the third conductive film to form a conductive part that electrically connects the drain region and the pixel electrode. And
According to this method, the second conductive film of the two conductive films constituting the side wall portion is adjacent to the third conductive film via the third insulating film. Therefore, the parasitic capacitance generated between the gate electrode portion and the conducting portion can be reduced as compared with the case where the third conductive film is part of the side wall portion. That is, it is possible to reduce deterioration of the electrical characteristics of the transistor due to parasitic capacitance.

[適用例12]本適用例の電子機器は、上記適用例の電気光学装置、または上記適用例の電気光学装置の製造方法を用いて製造された電気光学装置を備えたことを特徴とする。
この構成によれば、光に対して安定した動作状態が得られる電子機器を提供できる。
Application Example 12 An electronic apparatus according to this application example includes the electro-optical device according to the application example described above or the electro-optical device manufactured using the method for manufacturing the electro-optical device according to the application example.
According to this configuration, it is possible to provide an electronic apparatus that can obtain a stable operation state with respect to light.

(a)は第1実施形態の液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。(A) is a schematic plan view which shows the structure of the liquid crystal device of 1st Embodiment, (b) is a schematic sectional drawing cut | disconnected by the H-H 'line | wire of (a). 第1実施形態の液晶装置の電気的な構成を示す等価回路図。FIG. 2 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device according to the first embodiment. 第1実施形態の液晶装置における画素の配置を示す概略平面図。FIG. 2 is a schematic plan view showing the arrangement of pixels in the liquid crystal device of the first embodiment. (a)および(b)は第1実施形態の液晶装置における画素の構成を示す概略平面図。(A) And (b) is a schematic plan view which shows the structure of the pixel in the liquid crystal device of 1st Embodiment. 図4のA−A’線で切った画素の構造を示す概略断面図。FIG. 5 is a schematic cross-sectional view illustrating the structure of a pixel cut along line A-A ′ in FIG. 4. 図4のB−B’線で切った画素の構造を示す概略断面図。FIG. 5 is a schematic cross-sectional view illustrating a structure of a pixel cut along a B-B ′ line in FIG. 4. (a)〜(e)は液晶装置の製造方法を示す概略断面図。(A)-(e) is a schematic sectional drawing which shows the manufacturing method of a liquid crystal device. 第2実施形態の液晶装置の等価回路図。The equivalent circuit diagram of the liquid crystal device of 2nd Embodiment. 第2実施形態の画素の構成を示す概略平面図。The schematic plan view which shows the structure of the pixel of 2nd Embodiment. 図9のE−E’線で切った画素の構造を示す概略断面図。FIG. 10 is a schematic cross-sectional view illustrating a structure of a pixel cut along line E-E ′ in FIG. 9. 図9のF−F’線で切った画素の要部構造を示す概略断面図。FIG. 10 is a schematic cross-sectional view showing the main structure of a pixel cut along line F-F ′ in FIG. 9. 図9のG−G’線で切った画素の要部構造を示す概略断面図。FIG. 10 is a schematic cross-sectional view illustrating a main structure of a pixel cut along a line G-G ′ in FIG. 9. (a)〜(e)は第2実施形態の液晶装置の製造方法を示す概略断面図。(A)-(e) is a schematic sectional drawing which shows the manufacturing method of the liquid crystal device of 2nd Embodiment. 電子機器としての投射型表示装置の構成を示す概略図。Schematic which shows the structure of the projection type display apparatus as an electronic device.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

(第1実施形態)
本実施形態では、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
(First embodiment)
In the present embodiment, an active matrix liquid crystal device as an electro-optical device including a thin film transistor (TFT) as a pixel switching element will be described as an example. This liquid crystal device can be suitably used as, for example, a light modulation element (liquid crystal light valve) of a projection type display device (liquid crystal projector) described later.

<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
<Liquid crystal device>
First, a liquid crystal device as an electro-optical device according to this embodiment will be described with reference to FIGS. 1 and 2. 1A is a schematic plan view showing the configuration of the liquid crystal device, FIG. 1B is a schematic cross-sectional view taken along line HH ′ of FIG. 1A, and FIG. 2 is an electrical configuration of the liquid crystal device. FIG.

図1(a)および(b)に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英などのガラス基板が用いられている。   As shown in FIGS. 1A and 1B, a liquid crystal device 100 according to the present embodiment includes an element substrate 10 and a counter substrate 20 that are disposed to face each other, and a liquid crystal layer 50 that is sandwiched between the pair of substrates. . As the element substrate 10 and the counter substrate 20, a transparent glass substrate such as quartz is used.

素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。   The element substrate 10 is slightly larger than the counter substrate 20, and both substrates are bonded via a seal material 40 arranged in a frame shape, and liquid crystal having positive or negative dielectric anisotropy is sealed in the gap. A liquid crystal layer 50 is formed. For the sealing material 40, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. A spacer (not shown) is mixed in the sealing material 40 to keep the distance between the pair of substrates constant.

額縁状に配置されたシール材40の内側には、同じく額縁状に遮光膜21が設けられている。遮光膜21は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜21の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。   A light shielding film 21 is similarly provided in a frame shape inside the sealing material 40 arranged in a frame shape. The light shielding film 21 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding film 21 is a display region E having a plurality of pixels P. Although not shown in FIG. 1, the display area E is also provided with a light-shielding portion that divides a plurality of pixels P in a plane.

素子基板10の1辺部に沿ったシール材40との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
なお、検査回路103の配置はこれに限定されず、データ線駆動回路101と表示領域Eとの間のシール材40の内側に沿った位置に設けてもよい。
A data line driving circuit 101 is provided between the element substrate 10 and the sealing material 40 along one side. Further, an inspection circuit 103 is provided inside the sealing material 40 along the other one side facing the one side. Further, a scanning line driving circuit 102 is provided inside the sealing material 40 along the other two sides orthogonal to the one side and facing each other. A plurality of wirings 105 that connect the two scanning line driving circuits 102 are provided inside the sealing material 40 on the other side facing the one side. Wirings connected to the data line driving circuit 101 and the scanning line driving circuit 102 are connected to a plurality of external connection terminals 104 arranged along the one side.
Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction.
The arrangement of the inspection circuit 103 is not limited to this, and the inspection circuit 103 may be provided at a position along the inner side of the sealing material 40 between the data line driving circuit 101 and the display area E.

図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor)30と、信号配線と、これらを覆う配向膜18とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。
As shown in FIG. 1B, on the surface of the element substrate 10 on the liquid crystal layer 50 side, a light-transmitting pixel electrode 15 provided for each pixel P and a thin film transistor (TFT; Thin Film) as a switching element. Transistor) 30, signal wiring, and an alignment film 18 covering these are formed.
In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the TFT 30 to make the switching operation unstable. The light shielding structure will be described later.

対向基板20の液晶層50側の表面には、遮光膜21と、これを覆うように成膜された層間膜層22と、層間膜層22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。   On the surface of the counter substrate 20 on the liquid crystal layer 50 side, a light shielding film 21, an interlayer film layer 22 formed so as to cover the light shielding film 21, and a common electrode 23 provided so as to cover the interlayer film layer 22 are shared. An alignment film 24 covering the electrode 23 is provided.

遮光膜21は、図1(a)に示すように平面的にデータ線駆動回路101や走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   As shown in FIG. 1A, the light shielding film 21 is provided in a frame shape at a position where the data line driving circuit 101, the scanning line driving circuit 102, and the inspection circuit 103 overlap in plan view. Thus, the light incident from the counter substrate 20 side is shielded, and the malfunction of the peripheral circuits including these drive circuits due to the light is prevented. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

層間膜層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜21を覆うように設けられている。このような層間膜層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。   The interlayer film layer 22 is made of an inorganic material such as silicon oxide, for example, and is provided so as to cover the light shielding film 21 with light transmittance. Examples of a method for forming such an interlayer film layer 22 include a method of forming a film using a plasma CVD method or the like.

共通電極23は、例えばITOなどの透明導電膜からなり、層間膜層22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。   The common electrode 23 is made of, for example, a transparent conductive film such as ITO, and covers the interlayer film layer 22 and, as shown in FIG. 1A, the element substrate 10 side by the vertical conduction parts 106 provided at the four corners of the counter substrate 20. It is electrically connected to the wiring.

画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。   The alignment film 18 covering the pixel electrode 15 and the alignment film 24 covering the common electrode 23 are selected based on the optical design of the liquid crystal device 100. For example, an organic material such as polyimide is formed, and the surface thereof is rubbed so that liquid crystal molecules are subjected to a substantially horizontal alignment treatment, or an inorganic material such as SiOx (silicon oxide) is vapor-phase grown. And a film formed by a method and aligned substantially perpendicularly to liquid crystal molecules.

図2に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、データ線6a沿って平行するように配置された容量線3bとを有する。
走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
As shown in FIG. 2, the liquid crystal device 100 is disposed so as to be parallel to the plurality of scanning lines 3 a and the plurality of data lines 6 a as signal lines that are insulated and orthogonal to each other at least in the display region E along the data lines 6 a. Capacitance line 3b.
The direction in which the scanning line 3a extends is the X direction, and the direction in which the data line 6a extends is the Y direction.

走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。   A pixel electrode 15, a TFT 30, and a storage capacitor 16 are provided in a region divided by the scanning line 3a, the data line 6a, the capacitor line 3b, and these signal lines, and these constitute a pixel circuit of the pixel P. doing.

走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
The scanning line 3 a is electrically connected to the gate of the TFT 30, and the data line 6 a is electrically connected to the source of the TFT 30. The pixel electrode 15 is electrically connected to the drain of the TFT 30.
The data line 6a is connected to the data line driving circuit 101 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 101 to the pixels P. The scanning line 3a is connected to a scanning line driving circuit 102 (see FIG. 1), and supplies scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 102 to each pixel P. The image signals D1 to Dn supplied from the data line driving circuit 101 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 102 supplies the scanning signals SC1 to SCm to the scanning line 3a in a pulse-sequential manner at a predetermined timing.

液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは、後述するが、保持容量16は、遮光性の第1容量電極および第2容量電極との間に誘電体層を有するものであって、上記第2容量電極が上記容量線3bを構成している。容量線3bは、固定電位に接続されている。固定電位としては例えばGNDや共通電極23に与えられる共通電位(LCCOM)である。
In the liquid crystal device 100, the TFT 30 that is a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6a are supplied to the pixel electrode 15 at a predetermined timing. It is the structure written in. The predetermined level of image signals D1 to Dn written to the liquid crystal layer 50 via the pixel electrode 15 is held for a certain period between the pixel electrode 15 and the common electrode 23 arranged to face each other via the liquid crystal layer 50. The
In order to prevent the held image signals D1 to Dn from leaking, the holding capacitor 16 is connected in parallel with the liquid crystal capacitor formed between the pixel electrode 15 and the common electrode 23. The storage capacitor 16 is provided between the drain of the TFT 30 and the capacitor line 3b. As will be described in detail later, the storage capacitor 16 has a dielectric layer between the light-shielding first capacitor electrode and the second capacitor electrode, and the second capacitor electrode constitutes the capacitor line 3b. doing. The capacitor line 3b is connected to a fixed potential. The fixed potential is, for example, a common potential (LCCOM) applied to GND or the common electrode 23.

なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。   Note that a data line 6a is connected to the inspection circuit 103 shown in FIG. 1A, and an operation defect or the like of the liquid crystal device 100 is confirmed by detecting the image signal in the manufacturing process of the liquid crystal device 100. Although it can be configured, it is omitted in the equivalent circuit of FIG. The inspection circuit 103 includes a sampling circuit that samples the image signal and supplies it to the data line 6a, and a precharge circuit that supplies a precharge signal of a predetermined voltage level to the data line 6a prior to the image signal. Also good.

このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。   Such a liquid crystal device 100 is a transmission type, and adopts an optical design of a normally white mode in which the pixel P is brightly displayed when not driven and a normally black mode in which the pixel P is darkly displayed when not driven. Polarizing elements are arranged and used according to the optical design on the light incident side and the light exit side, respectively.

次に、画素Pの平面的な配置と構造について、図3〜図6を参照して説明する。図3は第1実施形態の液晶装置における画素の配置を示す概略平面図、図4(a)および(b)は第1実施形態の液晶装置における画素の構成を示す概略平面図、図5は図4のA−A’線で切った画素の構造を示す概略断面図、図6は図4のB−B’線で切った画素の構造を示す概略断面図である。   Next, the planar arrangement and structure of the pixel P will be described with reference to FIGS. 3 is a schematic plan view showing the arrangement of pixels in the liquid crystal device of the first embodiment, FIGS. 4A and 4B are schematic plan views showing the configuration of pixels in the liquid crystal device of the first embodiment, and FIG. 4 is a schematic cross-sectional view showing the structure of the pixel cut along the line AA ′ in FIG. 4, and FIG. 6 is a schematic cross-sectional view showing the structure of the pixel cut along the line BB ′ in FIG.

図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。   As shown in FIG. 3, the pixel P in the liquid crystal device 100 has, for example, a substantially rectangular opening region in a plan view. The opening area is surrounded by a light-shielding non-opening area extending in the X direction and the Y direction and provided in a lattice shape.

X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。走査線3aは遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。   A scanning line 3a shown in FIG. 2 is provided in the non-opening region extending in the X direction. The scanning line 3a uses a light-shielding conductive member, and at least a part of the non-opening region is constituted by the scanning line 3a.

同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aと容量線3bが設けられている。データ線6aおよび容量線3bも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。   Similarly, the data line 6a and the capacitor line 3b shown in FIG. 2 are provided in the non-opening region extending in the Y direction. The data line 6a and the capacitor line 3b are also made of a light-shielding conductive member, and at least a part of the non-opening region is constituted by these.

非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光膜21によっても構成することができる。   The non-opening region can be formed not only by the signal lines provided on the element substrate 10 side, but also by the light shielding film 21 patterned in a lattice shape on the counter substrate 20 side.

非開口領域の交差部付近には、図2に示したTFT30や保持容量16が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30や保持容量16を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。   Near the intersection of the non-opening regions, the TFT 30 and the storage capacitor 16 shown in FIG. 2 are provided. By providing the TFT 30 in the vicinity of the intersection of the non-opening region having the light shielding property, the optical malfunction of the TFT 30 is prevented and the aperture ratio in the opening region is secured. Although the detailed structure of the pixel P will be described later, the width of the non-opening region in the vicinity of the intersecting portion is wider than that in the other portions because the TFT 30 and the storage capacitor 16 are provided in the vicinity of the intersecting portion.

図4(a)に示すように、画素Pは、走査線3aとデータ線6aの交差部にTFT30が設けられている。TFT30は、ソース領域30sと、ドレイン領域30dと、チャネル領域30cと、ソース領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cとドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。   As shown in FIG. 4A, the pixel P is provided with a TFT 30 at the intersection of the scanning line 3a and the data line 6a. The TFT 30 is provided between the source region 30s, the drain region 30d, the channel region 30c, the junction region 30e provided between the source region 30s and the channel region 30c, and the channel region 30c and the drain region 30d. The semiconductor layer 30a has an LDD (Lightly Doped Drain) structure having a junction region 30f. The semiconductor layer 30a is disposed so as to pass through the intersection and overlap the scanning line 3a.

走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域30fおよびドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極部30gが設けられている。   The scanning line 3a has a quadrangular extended portion in a plan view extended in the X and Y directions at the intersection with the data line 6a. A bent gate electrode portion 30g having an opening that overlaps the extension portion in plan and does not overlap the junction region 30f and the drain region 30d is provided.

ゲート電極部30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT5,CNT6によって、電気的に走査線3aと接続している。   In the gate electrode portion 30g, a portion extending in the Y direction overlaps the channel region 30c in a plane. Also, the portion that overlaps the channel region 30c is bent and extends in the X direction, and the portions facing each other are electrically scanned by contact holes CNT5 and CNT6 provided between the extended portions of the scanning lines 3a. It is connected to the line 3a.

コンタクトホールCNT5,CNT6は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられており、本願における溝に相当するものである。   The contact holes CNT5 and CNT6 are rectangular (rectangular) having a long X direction in a plan view, and are provided on both sides so as to sandwich the junction region 30f along the channel region 30c and the junction region 30f of the semiconductor layer 30a. It corresponds to the groove in the present application.

データ線6aは、Y方向に延在すると共に、走査線3aと平面的に重なる同じく拡張部分を有し、当該拡張部分からX方向に突出した部分に設けられたコンタクトホールCNT1によってソース領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31となっている。一方、ドレイン領域30dの端部にもコンタクトホールCNT2が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32となっている。コンタクトホールCNT2に隣り合うようにコンタクトホールCNT3が設けられており、コンタクトホールCNT2とコンタクトホールCNT3とは島状に設けられた中継電極6bによって電気的に接続している。   The data line 6a extends in the Y direction and has the same extended portion that overlaps the scanning line 3a in a plan view. Electrically connected. A portion including the contact hole CNT1 is a source electrode 31. On the other hand, a contact hole CNT2 is also provided at the end of the drain region 30d, and a portion including the contact hole CNT2 serves as the drain electrode 32. A contact hole CNT3 is provided adjacent to the contact hole CNT2, and the contact hole CNT2 and the contact hole CNT3 are electrically connected by a relay electrode 6b provided in an island shape.

画素電極15は、走査線3aやデータ線6aと外縁部が重なるように設けられており、本実施形態では走査線3aと重なる位置に設けられた2つのコンタクトホールCNT3,CNT4を介してドレイン電極32に電気的に接続されている。   The pixel electrode 15 is provided so that the outer edge portion overlaps with the scanning line 3a and the data line 6a. In this embodiment, the pixel electrode 15 is drain electrode via two contact holes CNT3 and CNT4 provided at the position overlapping the scanning line 3a. 32 is electrically connected.

保持容量16は、遮光性の第1容量電極16bと、第1容量電極16bに対向するように配置された透光性の第2容量電極16aとを有している。第1容量電極16bは、走査線3aの拡張部と重なる部分と、該拡張部と重なった部分から走査線3aの延在方向とデータ線6aの延在方向とに延出された部分とを有しており、非開口領域(図3参照)に配置されている。
また、第1容量電極16bは、図4(b)に示すように、画素Pごとに独立して島状に設けられている。1つの画素Pを囲むようにして当該画素Pの第1容量電極16bと隣り合う画素Pの第1容量電極16bとが配置され、遮光性の非開口領域を構成している。
これに対して、第2容量電極16aは、図4(a)および(b)に示すように、第1容量電極16bと平面的に重なると共に、Y方向において複数の画素Pに跨って設けられた本線部16amと本線部16amからX方向に突出した突出部16apとを有している。本線部16amおよび突出部16apは第1容量電極16bおよびデータ線6aや走査線3aとほぼ同等の幅で設けられている。第2容量電極16aは、画素電極15が第1容量電極16bと電気的に接続するコンタクトホールCNT4を含む領域を除いて、第1容量電極16bと重なるように設けられている。
The storage capacitor 16 includes a light-shielding first capacitor electrode 16b and a light-transmitting second capacitor electrode 16a disposed so as to face the first capacitor electrode 16b. The first capacitor electrode 16b includes a portion that overlaps the extended portion of the scanning line 3a, and a portion that extends from the portion overlapping the extended portion in the extending direction of the scanning line 3a and the extending direction of the data line 6a. And is disposed in the non-opening region (see FIG. 3).
Further, as shown in FIG. 4B, the first capacitor electrode 16b is provided in an island shape independently for each pixel P. The first capacitor electrode 16b of the pixel P and the first capacitor electrode 16b of the adjacent pixel P are arranged so as to surround one pixel P, thereby forming a light-shielding non-opening region.
On the other hand, as shown in FIGS. 4A and 4B, the second capacitor electrode 16a overlaps the first capacitor electrode 16b in a plane and is provided across a plurality of pixels P in the Y direction. A main line portion 16am and a protruding portion 16ap protruding from the main line portion 16am in the X direction. The main line portion 16am and the protruding portion 16ap are provided with substantially the same width as the first capacitor electrode 16b, the data line 6a, and the scanning line 3a. The second capacitor electrode 16a is provided so as to overlap the first capacitor electrode 16b except for a region including the contact hole CNT4 in which the pixel electrode 15 is electrically connected to the first capacitor electrode 16b.

次に、図5および図6を参照して、画素Pの構造について、さらに詳しく説明する。
図5に示すように、素子基板10上には、まず走査線3aが形成される。走査線3aは、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、遮光性を有している。
Next, the structure of the pixel P will be described in more detail with reference to FIGS.
As shown in FIG. 5, the scanning line 3 a is first formed on the element substrate 10. The scanning line 3a is made of, for example, a single metal containing at least one of metals such as Al, Ti, Cr, W, Ta, and Mo, an alloy, a metal silicide, a polysilicide, a nitride, or a laminate of these. , Has light shielding properties.

走査線3aを覆うように例えば酸化シリコンなどからなる下地絶縁膜11aが形成され、下地絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域30s、接合領域30e、チャネル領域30c、接合領域30f、ドレイン領域30dを有するLDD構造が形成されている。   A base insulating film 11a made of, for example, silicon oxide is formed so as to cover the scanning line 3a, and a semiconductor layer 30a is formed in an island shape on the base insulating film 11a. The semiconductor layer 30a is made of, for example, a polycrystalline silicon film, and impurity ions are implanted to form an LDD structure having the above-described source region 30s, junction region 30e, channel region 30c, junction region 30f, and drain region 30d.

半導体層30aを覆うように第1絶縁膜(ゲート絶縁膜)11bが形成される。さらに第1絶縁膜11bを挟んでチャネル領域30cに対向する位置にゲート電極部30gが形成される。   A first insulating film (gate insulating film) 11b is formed so as to cover the semiconductor layer 30a. Further, a gate electrode portion 30g is formed at a position facing the channel region 30c with the first insulating film 11b interposed therebetween.

ゲート電極部30gと第1絶縁膜11bとを覆うようにして第2絶縁膜11c、第3絶縁膜11dが形成され、半導体層30aのそれぞれの端部と重なる位置に第1絶縁膜11b、第2絶縁膜11c、第3絶縁膜11dを貫通する2つの孔が形成される。そして、2つの孔を埋めると共に第3絶縁膜11dを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、ソース領域30sに繋がるコンタクトホールCNT1およびデータ線6a並びにソース電極31が形成される。同時に島状に中継電極6bをパターニングすることにより、コンタクトホールCNT2およびドレイン電極32が形成される。   A second insulating film 11c and a third insulating film 11d are formed so as to cover the gate electrode portion 30g and the first insulating film 11b, and the first insulating film 11b and the first insulating film 11d are formed at positions overlapping with respective end portions of the semiconductor layer 30a. Two holes penetrating the second insulating film 11c and the third insulating film 11d are formed. Then, a conductive film is formed using a light-shielding conductive part material such as Al (aluminum) so as to fill the two holes and cover the third insulating film 11d, and is patterned to form the source region 30s. The connected contact hole CNT1, the data line 6a, and the source electrode 31 are formed. At the same time, the contact hole CNT2 and the drain electrode 32 are formed by patterning the relay electrode 6b in an island shape.

データ線6a(ソース電極31)とドレイン電極32と第3絶縁膜11dとを覆うように層間絶縁膜12が形成される。層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。   Interlayer insulating film 12 is formed to cover data line 6a (source electrode 31), drain electrode 32, and third insulating film 11d. The interlayer insulating film 12 is made of, for example, silicon oxide or nitride, and is subjected to a flattening process for flattening surface irregularities caused by covering the region where the TFT 30 is provided. Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating.

層間絶縁膜12上には、走査線3aやデータ線6aと平面的に重なるようにパターニングされたシールド層35が形成されている。シールド層35は、例えばAlなどの遮光性の導電部材からなり、侵入する電磁波を遮蔽してTFT30を保護している。なお、図4(a)の平面図では、シールド層35は図示省略されているが、平面的には図3に示した非開口領域内に形成されている。   On the interlayer insulating film 12, a shield layer 35 patterned so as to overlap the scanning line 3a and the data line 6a in a plane is formed. The shield layer 35 is made of a light-shielding conductive member such as Al, for example, and shields the invading electromagnetic wave to protect the TFT 30. In the plan view of FIG. 4A, the shield layer 35 is not shown, but is formed in the non-opening region shown in FIG. 3 in plan view.

シールド層35と層間絶縁膜12とを覆うように層間絶縁膜13が形成されている。層間絶縁膜13も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜12と同様に平坦化処理を施してもよい。   An interlayer insulating film 13 is formed so as to cover the shield layer 35 and the interlayer insulating film 12. The interlayer insulating film 13 is also made of, for example, silicon oxide or nitride, and may be planarized in the same manner as the interlayer insulating film 12.

2つの層間絶縁膜12,13を貫通する孔がドレイン電極32と重なる位置に形成され、この孔を埋めるようにして遮光性を有する導電膜が成膜される。この導電膜をパターニングして第1容量電極16bが形成される。
上記遮光性の導電膜としては、Al(アルミニウム)、TiN(窒化チタン)などからなる単層膜あるいはこれらが積層された多層膜を用いることができる。
A hole penetrating the two interlayer insulating films 12 and 13 is formed at a position overlapping the drain electrode 32, and a light-shielding conductive film is formed so as to fill the hole. The conductive film is patterned to form the first capacitor electrode 16b.
As the light-shielding conductive film, a single layer film made of Al (aluminum), TiN (titanium nitride) or the like, or a multilayer film in which these layers are stacked can be used.

次に、第1容量電極16bと層間絶縁膜13とを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層16cが形成される領域を除くように保護膜をパターニングする。保護膜を部分的に除去してパターニングする方法としては、例えば成膜された保護膜を部分的にドライエッチングする方法や、予め除去したい第1容量電極16bの表面をレジストなどによってマスキングした状態で保護膜を成膜した後にレジストを除去するリフトオフ法が挙げられる。これにより、第1容量電極16bの外縁部分を覆うと共に層間絶縁膜13の表面を覆う保護層37が形成される。   Next, a protective film made of, for example, silicon oxide is formed so as to cover the first capacitor electrode 16 b and the interlayer insulating film 13. The protective film is patterned so as to exclude the region where the dielectric layer 16c is formed in the protective film. As a method of patterning by partially removing the protective film, for example, a method of partially dry-etching the formed protective film, or a state in which the surface of the first capacitor electrode 16b to be removed is masked with a resist or the like in advance. There is a lift-off method in which the resist is removed after forming the protective film. As a result, the protective layer 37 that covers the outer edge portion of the first capacitor electrode 16b and covers the surface of the interlayer insulating film 13 is formed.

次に、第1容量電極16bと保護層37とを覆うように誘電体膜が成膜され、誘電体膜のうち第1容量電極16bのコンタクトホールCNT4と重なる部分を除くようにパターニングして誘電体層16cが形成される。誘電体膜としては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。さらに、誘電体層16cとほぼ重なるように第2容量電極16aをパターニング形成する。例えば、第1容量電極16bと第2容量電極16aとが共に同じ材料で構成されていたとしても、第2容量電極16aをパターニングする際には、第1容量電極16bは保護層37と誘電体層16cとによって完全に覆われているので、第1容量電極16bがエッチングされてしまうなどの不具合が防止されている。 Next, a dielectric film is formed so as to cover the first capacitor electrode 16b and the protective layer 37, and the dielectric film is patterned to remove the portion overlapping the contact hole CNT4 of the first capacitor electrode 16b. A body layer 16c is formed. Examples of the dielectric film include a silicon nitride film, a single layer film such as haunium oxide (HfO 2 ), alumina (Al 2 O 3 ), and tantalum oxide (Ta 2 O 5 ), or at least two of these single layer films. A multilayer film in which seed single-layer films are stacked may be used. Further, the second capacitor electrode 16a is formed by patterning so as to substantially overlap the dielectric layer 16c. For example, even when the first capacitor electrode 16b and the second capacitor electrode 16a are both made of the same material, when the second capacitor electrode 16a is patterned, the first capacitor electrode 16b is formed of the protective layer 37 and the dielectric material. Since it is completely covered with the layer 16c, problems such as etching of the first capacitor electrode 16b are prevented.

保持容量16は、上記のように形成された遮光性の第1容量電極16bおよび第2容量電極16aと、これらの電極に挟まれた誘電体層16cとから構成されている。   The storage capacitor 16 includes the light-shielding first capacitor electrode 16b and the second capacitor electrode 16a formed as described above, and a dielectric layer 16c sandwiched between these electrodes.

保持容量16と保護層37とを覆うように層間絶縁膜14が形成されている。層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜13と同様に平坦化処理を施してもよい。   An interlayer insulating film 14 is formed so as to cover the storage capacitor 16 and the protective layer 37. The interlayer insulating film 14 is also made of, for example, silicon oxide or nitride, and may be planarized in the same manner as the interlayer insulating film 13.

層間絶縁膜14を貫通する孔が第1容量電極16bと重なる位置に形成され、この孔を埋めるようにしてITOなどの透明導電膜が成膜される。この透明導電膜をパターニングして画素電極15と、第1容量電極16bと画素電極15とを電気的に接続させるコンタクトホールCNT4とが形成される。   A hole penetrating the interlayer insulating film 14 is formed at a position overlapping the first capacitor electrode 16b, and a transparent conductive film such as ITO is formed so as to fill the hole. The transparent conductive film is patterned to form a pixel electrode 15 and a contact hole CNT4 that electrically connects the first capacitor electrode 16b and the pixel electrode 15.

保持容量16において、上述したように第1容量電極16bはコンタクトホールCNT3を介してTFT30のドレイン電極32と電気的に接続すると共に、コンタクトホールCNT4を介して画素電極15と電気的に接続している。第2容量電極16aの本線部16amは上述したようにデータ線6aの延在方向(Y方向)において複数の画素Pに跨るように形成され、等価回路(図2参照)における容量線3bとしても機能している。第2容量電極16aには固定電位が与えられる。これにより、TFT30のドレイン電極32を介して画素電極15に与えられた電位を第2容量電極16aと第1容量電極16bとの間において保持することができる。   In the storage capacitor 16, as described above, the first capacitor electrode 16b is electrically connected to the drain electrode 32 of the TFT 30 through the contact hole CNT3 and electrically connected to the pixel electrode 15 through the contact hole CNT4. Yes. As described above, the main line portion 16am of the second capacitor electrode 16a is formed so as to straddle a plurality of pixels P in the extending direction (Y direction) of the data line 6a, and also as the capacitor line 3b in the equivalent circuit (see FIG. 2). It is functioning. A fixed potential is applied to the second capacitor electrode 16a. Thereby, the potential applied to the pixel electrode 15 through the drain electrode 32 of the TFT 30 can be held between the second capacitor electrode 16a and the first capacitor electrode 16b.

図6に示すように、コンタクトホールCNT5,CNT6は、それぞれ走査線3aを覆う下地絶縁膜11a〜第2絶縁膜11cを貫通する溝内に、絶縁膜としての第3絶縁膜11dを介してゲート電極部30gから延在する第1導電膜と、データ線6aから延在する第2導電膜とが積層された遮光性の側壁部33を有している。   As shown in FIG. 6, the contact holes CNT5 and CNT6 are gated through a third insulating film 11d as an insulating film in a groove penetrating the base insulating film 11a to the second insulating film 11c covering the scanning line 3a. The light-shielding side wall portion 33 is formed by laminating a first conductive film extending from the electrode portion 30g and a second conductive film extending from the data line 6a.

したがって、TFT30の半導体層30aは、平面的に走査線3a、データ線6a、シールド層35、第1容量電極16b、第2容量電極16aが重なりあった非開口領域に設けられて遮光されている。また、チャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられたコンタクトホールCNT5,CNT6によって側方からも遮光されている。すなわち、画素Pに色々な方向から光が入射したとしても、半導体層30aの少なくともチャネル領域30cおよび接合領域30fには光が入射しない立体的な遮光構造が採用されている。   Therefore, the semiconductor layer 30a of the TFT 30 is provided in a non-opening region where the scanning line 3a, the data line 6a, the shield layer 35, the first capacitor electrode 16b, and the second capacitor electrode 16a overlap each other in a plan view. . Further, light is shielded from the side by contact holes CNT5 and CNT6 provided on both sides so as to sandwich the junction region 30f along the channel region 30c and the junction region 30f. That is, even if light enters the pixel P from various directions, a three-dimensional light blocking structure is employed in which light does not enter at least the channel region 30c and the junction region 30f of the semiconductor layer 30a.

次に、このような遮光構造を有する液晶装置100の製造方法、とりわけ側壁部33の形成方法について、図7を参照して説明する。図7(a)〜(e)は液晶装置の製造方法を示す概略断面図である。   Next, a method for manufacturing the liquid crystal device 100 having such a light shielding structure, particularly a method for forming the side wall 33 will be described with reference to FIG. 7A to 7E are schematic cross-sectional views illustrating a method for manufacturing a liquid crystal device.

図7(a)に示すように、まず、コンタクトホールCNT5,CNT6を形成する位置に対応して、下地絶縁膜11aと第1絶縁膜11bとを貫通して走査線3aが露出する2つの溝を形成する。このような溝の形成方法としては、ドライエッチング、ウェットエッチングなどの方法を用いることができる。そして、この溝を含む第1絶縁膜11b上に遮光性の第1導電膜として例えばタングステン、モリブデン、チタニウム、タンタルなどのような高融点メタルのシリサイド膜を成膜し、平面的にチャネル領域と対向するように該シリサイド膜をパターニングしてゲート電極部30gを形成する(ゲート電極部形成工程)。溝の底面および内壁部分にもシリサイド膜が成膜されるので、走査線3aとゲート電極部30gとが電気的に接続される。以降、溝内のシリサイド膜にもゲート電極部30gと同じ符号を付して、シリサイド膜30gと呼ぶこともある。   As shown in FIG. 7A, first, corresponding to the positions where the contact holes CNT5 and CNT6 are formed, two grooves through which the scanning line 3a is exposed through the base insulating film 11a and the first insulating film 11b are exposed. Form. As a method for forming such a groove, a method such as dry etching or wet etching can be used. Then, a silicide film of a refractory metal such as tungsten, molybdenum, titanium, tantalum, or the like is formed as a light-shielding first conductive film on the first insulating film 11b including the trench, and the channel region is planarly formed. The silicide film is patterned so as to face each other to form a gate electrode portion 30g (gate electrode portion forming step). Since the silicide film is also formed on the bottom and inner wall portions of the trench, the scanning line 3a and the gate electrode portion 30g are electrically connected. Hereinafter, the silicide film in the trench may be referred to as the silicide film 30g by being given the same reference numeral as the gate electrode portion 30g.

次に、図7(b)に示すように、コンタクトホールCNT5,CNT6のゲート電極部30gおよび露出した第1絶縁膜11bを覆って第2絶縁膜11cを形成する(第2絶縁膜形成工程)。
そして、図7(c)に示すように、第2絶縁膜11cを覆うように感光性レジスト膜60を形成し、コンタクトホールCNT5,CNT6に対応する位置が開口するように、感光性レジスト膜60をパターニングする。続いて、開口した溝内の第2絶縁膜11cを例えばドライエッチングなどの方法により除去する(第1除去工程)。
次に、図7(d)に示すように、感光性レジスト膜60を剥離して露出した溝を含む第2絶縁膜11cを覆って第3絶縁膜11dを形成する(第3絶縁膜形成工程)。
そして、図7(e)に示すように、溝部分を含む第3絶縁膜11dを覆って遮光性の第2導電膜として例えばAl(アルミニウム)膜を成膜し、成膜されたアルミニウム膜をパターニングしてデータ線6aを形成する(データ線形成工程)。以降、溝内のアルミニウム膜にもデータ線6aと同じ符号を付してアルミニウム膜6aと呼ぶこともある。これにより、溝内には2層の導電膜としての異なる種類のシリサイド膜30gとアルミニウム膜6aとが絶縁膜としての第3絶縁膜11dを介して積層された側壁部33が形成される(側壁部形成工程)。
Next, as shown in FIG. 7B, a second insulating film 11c is formed covering the gate electrode portions 30g of the contact holes CNT5 and CNT6 and the exposed first insulating film 11b (second insulating film forming step). .
Then, as shown in FIG. 7C, a photosensitive resist film 60 is formed so as to cover the second insulating film 11c, and the photosensitive resist film 60 is formed so that positions corresponding to the contact holes CNT5 and CNT6 are opened. Is patterned. Subsequently, the second insulating film 11c in the opened groove is removed by a method such as dry etching (first removal step).
Next, as shown in FIG. 7D, a third insulating film 11d is formed to cover the second insulating film 11c including the groove exposed by peeling off the photosensitive resist film 60 (third insulating film forming step). ).
Then, as shown in FIG. 7E, for example, an Al (aluminum) film is formed as a light-shielding second conductive film covering the third insulating film 11d including the groove portion, and the formed aluminum film is formed. The data line 6a is formed by patterning (data line forming step). Hereinafter, the aluminum film in the groove may be referred to as the aluminum film 6a with the same reference numeral as that of the data line 6a. As a result, a sidewall 33 is formed in the trench, in which different types of silicide films 30g as two layers of conductive films and the aluminum film 6a are stacked via the third insulating film 11d as an insulating film (sidewalls). Part forming step).

上記第1実施形態の効果は、以下の通りである。
(1)液晶装置100において画素Pの画素電極15をスイッチング制御するTFT30は、平面的に走査線3aとデータ線6aの交差点付近の非開口領域に配置されている。また、半導体層30aは、チャネル領域30cと接合領域30fとに沿って設けられた遮光性の側壁部33を有する2つのコンタクトホールCNT5,CNT6によって挟まれている。したがって、画素PごとにTFT30を遮光する立体的な遮光構造を備えているので、液晶装置100に外部から強い(明るい)光が照射されたとしても、半導体層30aに光リーク電流が流れない。ゆえに、TFT30の動作が不安定になったり、光誤動作が生ずることがない。すなわち、照明光に依存することなく安定した表示品質が得られる液晶装置100を提供(製造)できる。
The effects of the first embodiment are as follows.
(1) In the liquid crystal device 100, the TFT 30 that performs switching control of the pixel electrode 15 of the pixel P is planarly disposed in a non-opening region near the intersection of the scanning line 3a and the data line 6a. The semiconductor layer 30a is sandwiched between two contact holes CNT5 and CNT6 each having a light-shielding side wall 33 provided along the channel region 30c and the junction region 30f. Therefore, since each pixel P has a three-dimensional light shielding structure that shields the TFT 30, even if the liquid crystal device 100 is irradiated with strong (bright) light from the outside, no light leakage current flows through the semiconductor layer 30 a. Therefore, the operation of the TFT 30 does not become unstable and optical malfunction does not occur. That is, it is possible to provide (manufacture) the liquid crystal device 100 that can obtain stable display quality without depending on illumination light.

(2)加えて、遮光性の側壁部33は走査線3aとゲート電極部30gとを電気的に接続するコンタクトホールCNT5,CNT6にそれぞれ設けられている。言い換えれば、コンタクトホールCNT5,CNT6における導電膜を側壁部33として利用しているので、あらたに遮光性の側壁部(あるいは溝)を設ける必要がない。   (2) In addition, the light-shielding side wall portion 33 is provided in each of the contact holes CNT5 and CNT6 that electrically connect the scanning line 3a and the gate electrode portion 30g. In other words, since the conductive film in the contact holes CNT5 and CNT6 is used as the side wall portion 33, it is not necessary to newly provide a light shielding side wall portion (or groove).

(3)また、側壁部33はそれぞれ異なる種類の導電膜(シリサイド膜30gとアルミニウム膜6a)の積層構造となっているので、例えば、第1導電膜に欠損があったとしても第2導電膜がこれを補って遮光性を確保することができる。とりわけ、ゲート電極部30gをシリサイド膜を用いて形成する場合には、ゲート電極部30gの形成後に高温処理が施されるとシリサイド膜の遮光性が低下することがある。もしも入射光がシリサイド膜を透過したとしてもアルミニウム膜により遮光されるので、より確実な遮光構造を実現できる。   (3) Since the side wall 33 has a laminated structure of different types of conductive films (silicide film 30g and aluminum film 6a), for example, even if the first conductive film is defective, the second conductive film However, this can be compensated for and the light shielding property can be secured. In particular, when the gate electrode portion 30g is formed using a silicide film, if the high temperature treatment is performed after the gate electrode portion 30g is formed, the light shielding property of the silicide film may be lowered. Even if incident light passes through the silicide film, it is shielded by the aluminum film, so that a more reliable light shielding structure can be realized.

(4)さらに、側壁部33を構成する第2導電膜は、アルミニウム膜からなるデータ線6aを形成する工程で同時に形成される。したがって、第1導電膜と異なる材質の第2導電膜を専用に形成する工程をあらたに設ける必要がないので効率的に側壁部33を形成できる。   (4) Furthermore, the second conductive film constituting the side wall portion 33 is simultaneously formed in the process of forming the data line 6a made of an aluminum film. Therefore, it is not necessary to newly provide a step of forming a second conductive film made of a material different from that of the first conductive film, so that the side wall portion 33 can be formed efficiently.

(第2実施形態)
次に、本発明における電気光学装置としての液晶装置の他の実施形態について、図8〜図12を参照して説明する。図8は第2実施形態の液晶装置の等価回路図、図9は第2実施形態の画素の構成を示す概略平面図、図10は図9のE−E’線で切った画素の構造を示す概略断面図、図11は図9のF−F’線で切った画素の要部構造を示す概略断面図、図12は図9のG−G’線で切った画素の要部構造を示す概略断面図である。なお、第1実施形態の液晶装置100と同じ構成には同じ符号を付して詳細の説明は省略する。
(Second Embodiment)
Next, another embodiment of a liquid crystal device as an electro-optical device according to the present invention will be described with reference to FIGS. 8 is an equivalent circuit diagram of the liquid crystal device according to the second embodiment, FIG. 9 is a schematic plan view showing the configuration of the pixel according to the second embodiment, and FIG. 10 shows the structure of the pixel taken along line EE ′ of FIG. FIG. 11 is a schematic cross-sectional view showing a main part structure of a pixel cut along the line FF ′ of FIG. 9, and FIG. 12 shows a main part structure of the pixel cut along a line GG ′ of FIG. It is a schematic sectional drawing shown. In addition, the same code | symbol is attached | subjected to the same structure as the liquid crystal device 100 of 1st Embodiment, and detailed description is abbreviate | omitted.

第2実施形態は、第1実施形態に対してTFT30や遮光性の側壁部の配置などを異ならせたものである。   The second embodiment differs from the first embodiment in the arrangement of the TFT 30 and the light-shielding side wall portion.

図8に示すように、本実施形態の液晶装置150は、互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、走査線3aに沿って平行するように配置された容量線3bとを有する。
走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
As shown in FIG. 8, the liquid crystal device 150 of the present embodiment is arranged so as to be parallel to the plurality of scanning lines 3a and the plurality of data lines 6a as signal lines that are insulated and orthogonal to each other along the scanning lines 3a. Capacitance line 3b.
The direction in which the scanning line 3a extends is the X direction, and the direction in which the data line 6a extends is the Y direction.

走査線3aおよび容量線3bとデータ線6aとにより区分された領域に、画素電極15Bと、画素電極15Bをスイッチング制御するTFT30と、画素電極15Bに与えられた画像信号(電位)を保持するための保持容量16とが設けられている。   In order to hold the pixel electrode 15B, the TFT 30 for switching control of the pixel electrode 15B, and the image signal (potential) applied to the pixel electrode 15B in a region divided by the scanning line 3a, the capacitor line 3b, and the data line 6a. Storage capacitor 16 is provided.

図8には図示省略したが、第1実施形態の液晶装置100と同様に、走査線3aは走査線駆動回路102に接続され、データ線6aはデータ線駆動回路101に接続されている。つまり、液晶装置150は、第1実施形態の液晶装置100に対して容量線3bが走査線3aに対して平行するように設けられている点が電気的な構成において異なっている。   Although not shown in FIG. 8, the scanning line 3 a is connected to the scanning line driving circuit 102 and the data line 6 a is connected to the data line driving circuit 101, as in the liquid crystal device 100 of the first embodiment. That is, the liquid crystal device 150 is different from the liquid crystal device 100 of the first embodiment in the electrical configuration in that the capacitance line 3b is provided in parallel to the scanning line 3a.

図9に示すように、本実施形態におけるデータ線6aはY方向にほぼ直線的に配置されている。TFT30は、半導体層30aが走査線3aとデータ線6aの交差点付近においてデータ線6aと重なるようにY方向に延在して配置されている。   As shown in FIG. 9, the data lines 6a in this embodiment are arranged substantially linearly in the Y direction. The TFT 30 is arranged extending in the Y direction so that the semiconductor layer 30a overlaps the data line 6a in the vicinity of the intersection of the scanning line 3a and the data line 6a.

走査線3aはX方向に延在すると共に、データ線6aとの交差点において半導体層30aのチャネル領域30cと重なり、チャネル領域30c以外の半導体層30aと重ならないように配置されている。つまり、本実施形態では上記交差点における走査線3aがゲート電極部30gとして機能している。   The scanning line 3a extends in the X direction, and is arranged so as to overlap the channel region 30c of the semiconductor layer 30a at the intersection with the data line 6a and not to overlap with the semiconductor layer 30a other than the channel region 30c. That is, in the present embodiment, the scanning line 3a at the intersection functions as the gate electrode portion 30g.

また、走査線3aは、上記交差点においてX方向に延在する本線部分からY方向に突出した一対の突出部3dを有している。一対の突出部3dは、チャネル領域30cと接合している接合領域30fおよびドレイン領域30dに沿って接合領域30fの両側に配置されている。また、一対の突出部3dと平面的に重なると共に半導体層30aのチャネル領域30cからドレイン領域30dに沿って、平面視で長方形の一対の溝72,73が設けられている。   Further, the scanning line 3a has a pair of protruding portions 3d protruding in the Y direction from the main line portion extending in the X direction at the intersection. The pair of protrusions 3d are disposed on both sides of the junction region 30f along the junction region 30f and the drain region 30d joined to the channel region 30c. In addition, a pair of rectangular grooves 72 and 73 are provided in plan view that overlap the pair of protruding portions 3d and extend from the channel region 30c of the semiconductor layer 30a to the drain region 30d.

半導体層30aのソース領域30sの端部にはデータ線6aとの電気的な接続を図るコンタクトホールCNT11が設けられている。もう一方のドレイン領域30dの端部には画素電極15Bおよび保持容量16との電気的な接続を図るコンタクトホールCNT12が設けられている。   A contact hole CNT11 is provided at the end of the source region 30s of the semiconductor layer 30a to make electrical connection with the data line 6a. At the end of the other drain region 30d, a contact hole CNT12 for providing electrical connection between the pixel electrode 15B and the storage capacitor 16 is provided.

本実施形態における容量線3bは、走査線3aと平面的に重なり、複数の画素に跨るようにX方向に延在して設けられている。また、データ線6aとの交差点付近では、走査線3aの一対の突出部3dと平面的に重なると共に、半導体層30aのチャネル領域30cからドレイン領域30dに掛けて重なるように設けられている。   The capacitor line 3b in the present embodiment is provided to extend in the X direction so as to overlap the scanning line 3a in a plan view and straddle a plurality of pixels. Further, in the vicinity of the intersection with the data line 6a, the pair of protrusions 3d of the scanning line 3a are planarly overlapped and overlapped with the channel region 30c of the semiconductor layer 30a over the drain region 30d.

保持容量16の第1容量電極16bは、上記交差点における容量線3bと重なるように画素ごとに孤立した十字状に設けられている。第1容量電極16bのY方向における一方の端部は、半導体層30aのコンタクトホールCNT11部分を除くソース領域30sと重なるように配置され、Y方向における他方の端部は、コンタクトホールCNT12と重なるように配置されている。また、X方向に隣り合う画素のTFT30の間であって画素電極15Bと重なる位置に平面視で四角形の中継電極71が設けられている。第1容量電極16bはこの中継電極71と重なるようにパターニングされている。中継電極71には第1容量電極16bとの電気的な接続を図るコンタクトホールCNT13と、画素電極15Bとの電気的な接続を図るコンタクトホールCNT14とが設けられている。第1容量電極16bと平面的に重なる容量線3bの部分が保持容量16の第2容量電極16aとして機能している。   The first capacitor electrode 16b of the storage capacitor 16 is provided in an isolated cross shape for each pixel so as to overlap the capacitor line 3b at the intersection. One end of the first capacitor electrode 16b in the Y direction is disposed so as to overlap with the source region 30s except for the contact hole CNT11 portion of the semiconductor layer 30a, and the other end in the Y direction overlaps with the contact hole CNT12. Is arranged. Further, a rectangular relay electrode 71 is provided between the TFTs 30 of the pixels adjacent in the X direction and in a position overlapping the pixel electrode 15B in plan view. The first capacitor electrode 16 b is patterned so as to overlap the relay electrode 71. The relay electrode 71 is provided with a contact hole CNT13 for electrical connection with the first capacitor electrode 16b and a contact hole CNT14 for electrical connection with the pixel electrode 15B. The portion of the capacitance line 3 b that overlaps the first capacitance electrode 16 b in a plane functions as the second capacitance electrode 16 a of the storage capacitor 16.

また、走査線3aやデータ線6aと平面的に重なると共に四角形の画素電極15Bを取り囲むように遮光膜3cが設けられている。   A light shielding film 3c is provided so as to overlap the scanning line 3a and the data line 6a in a plan view and surround the square pixel electrode 15B.

次に、図10、図11を参照して画素の構造について、さらに詳しく説明する。図10に示すように、素子基板10上には、まず、遮光性の導電膜が成膜され、これをパターニングすることにより、前述した遮光膜3cが形成される。遮光膜3cを覆うように下地絶縁膜11aが形成され、遮光膜3cと対向する下地絶縁膜11a上にLDD構造の半導体層30aが形成される。半導体層30aを覆うようにゲート絶縁膜としての第1絶縁膜11bが形成され、チャネル領域30cと対向するように第1絶縁膜11b上にゲート電極部30gつまり走査線3aが形成される。走査線3aを覆うように第2絶縁膜11cと第3絶縁膜11dが形成され、ドレイン領域30dを覆う第1絶縁膜11bおよび第2絶縁膜11cならびに第3絶縁膜11dに貫通孔が形成される。該貫通孔を含めた第3絶縁膜11dを覆うように遮光性の導電膜が成膜され、これをパターニングすることにより第1容量電極16bとコンタクトホールCNT12とが形成される。そして、第1容量電極16bを覆うように誘電体層16cが成膜される。誘電体層16c上に遮光性の導電膜が成膜され、これをパターニングすることにより容量線3bつまり第2容量電極16aが形成される。第2容量電極16aを覆うように層間絶縁膜12が形成され、第1絶縁膜11b、第2絶縁膜11c、第3絶縁膜11d、誘電体層16c、層間絶縁膜12を貫通しソース領域30sの一部が露出するように貫通孔が形成される。該貫通孔を含めた層間絶縁膜12を覆うように遮光性の導電膜が成膜され、これをパターニングすることによりデータ線6aとコンタクトホールCNT11が形成される。データ線6aを覆うように層間絶縁膜13が形成され、その表面に平坦化処理を施した後に、ITOなどの透明導電膜が成膜され、これをパターニングすることにより画素電極15Bが形成される。   Next, the pixel structure will be described in more detail with reference to FIGS. As shown in FIG. 10, a light-shielding conductive film is first formed on the element substrate 10, and the light-shielding film 3c described above is formed by patterning this. A base insulating film 11a is formed so as to cover the light shielding film 3c, and a semiconductor layer 30a having an LDD structure is formed on the base insulating film 11a facing the light shielding film 3c. A first insulating film 11b as a gate insulating film is formed so as to cover the semiconductor layer 30a, and a gate electrode portion 30g, that is, a scanning line 3a is formed on the first insulating film 11b so as to face the channel region 30c. A second insulating film 11c and a third insulating film 11d are formed so as to cover the scanning line 3a, and a through hole is formed in the first insulating film 11b, the second insulating film 11c, and the third insulating film 11d covering the drain region 30d. The A light-shielding conductive film is formed so as to cover the third insulating film 11d including the through hole, and the first capacitor electrode 16b and the contact hole CNT12 are formed by patterning this. Then, a dielectric layer 16c is formed so as to cover the first capacitor electrode 16b. A light-shielding conductive film is formed on the dielectric layer 16c and patterned to form the capacitor line 3b, that is, the second capacitor electrode 16a. An interlayer insulating film 12 is formed so as to cover the second capacitor electrode 16a, and penetrates the first insulating film 11b, the second insulating film 11c, the third insulating film 11d, the dielectric layer 16c, and the interlayer insulating film 12, and the source region 30s. A through hole is formed so that a part of the hole is exposed. A light-shielding conductive film is formed so as to cover the interlayer insulating film 12 including the through hole, and the data line 6a and the contact hole CNT11 are formed by patterning the conductive film. An interlayer insulating film 13 is formed so as to cover the data line 6a, and after planarizing the surface, a transparent conductive film such as ITO is formed, and this is patterned to form a pixel electrode 15B. .

図11に示すように、データ線6aを形成する工程において、誘電体層16cと層間絶縁膜12とを貫通し第1容量電極16bの一部が露出するように貫通孔が形成される。該貫通孔を含めて層間絶縁膜12を覆う導電膜が成膜され、これをパターニングすることにより、前述したようにデータ線6aが形成されると共に、中継電極71とコンタクトホールCNT13とが形成される。さらに、画素電極15Bを形成する工程において、層間絶縁膜13を貫通し中継電極71の一部が露出するように貫通孔が形成され、該貫通孔を含めて層間絶縁膜13を覆う透明導電膜が成膜され、これをパターニングすることにより、前述したように画素電極15Bが形成される。   As shown in FIG. 11, in the step of forming the data line 6a, a through hole is formed so as to penetrate the dielectric layer 16c and the interlayer insulating film 12 and to expose a part of the first capacitor electrode 16b. A conductive film covering the interlayer insulating film 12 including the through hole is formed and patterned to form the data line 6a and the relay electrode 71 and the contact hole CNT13 as described above. The Further, in the step of forming the pixel electrode 15B, a through hole is formed so as to penetrate the interlayer insulating film 13 and a part of the relay electrode 71 is exposed, and the transparent conductive film covering the interlayer insulating film 13 including the through hole As a result, the pixel electrode 15B is formed as described above.

つまり、半導体層30aのドレイン領域30dは、コンタクトホールCNT12によって第1容量電極16bと電気的に接続されると共に、第1容量電極16bと中継電極71およびコンタクトホールCNT13,CNT14を介して画素電極15Bと電気的に接続されている。   That is, the drain region 30d of the semiconductor layer 30a is electrically connected to the first capacitor electrode 16b through the contact hole CNT12, and the pixel electrode 15B through the first capacitor electrode 16b, the relay electrode 71, and the contact holes CNT13 and CNT14. And are electrically connected.

次に図12を参照して溝72,73の構造を説明する。図12に示すように、半導体層30aの接合領域30fの両側において第2絶縁膜11cと第1絶縁膜11bとを貫通し下地絶縁膜11aに至る一対の溝72,73が形成されている。
それぞれの溝72,73内には、走査線3aから延出された第1導電膜としての例えばシリサイド膜30gが設けられていると共に、シリサイド膜30gに接する第2導電膜としての例えばアルミニウム膜81が設けられている。アルミニウム膜81は溝72,73の内部を埋めるように設けられている。これによりそれぞれの溝72,73内に2種の導電膜(シリサイド膜30gおよびアルミニウム膜81)が接して積層された遮光性の側壁部83が形成される。
一対の溝72,73は、遮光膜3cに届くように形成してもよいが、電気的に走査線3aと遮光膜3cとが短絡することになるので、少なくとも接合領域30fを側壁部83によって遮光可能な深さで形成することが望ましい。
Next, the structure of the grooves 72 and 73 will be described with reference to FIG. As shown in FIG. 12, a pair of grooves 72 and 73 penetrating the second insulating film 11c and the first insulating film 11b and reaching the base insulating film 11a are formed on both sides of the junction region 30f of the semiconductor layer 30a.
In each of the grooves 72 and 73, for example, a silicide film 30g as a first conductive film extending from the scanning line 3a is provided, and for example, an aluminum film 81 as a second conductive film in contact with the silicide film 30g. Is provided. The aluminum film 81 is provided so as to fill in the grooves 72 and 73. As a result, a light-shielding sidewall 83 is formed in which the two conductive films (silicide film 30g and aluminum film 81) are stacked in contact with the grooves 72 and 73, respectively.
The pair of grooves 72 and 73 may be formed so as to reach the light shielding film 3c. However, since the scanning line 3a and the light shielding film 3c are electrically short-circuited, at least the junction region 30f is formed by the side wall portion 83. It is desirable to form at a depth that can block light.

溝72,73と第2絶縁膜11cを覆うように第3絶縁膜11dが成膜されている。第3絶縁膜11d上には、前述したように第1容量電極16bと誘電体層16cと第2容量電極16aとからなる保持容量16が設けられている。   A third insulating film 11d is formed so as to cover the grooves 72 and 73 and the second insulating film 11c. As described above, the storage capacitor 16 including the first capacitor electrode 16b, the dielectric layer 16c, and the second capacitor electrode 16a is provided on the third insulating film 11d.

次に、図13を参照して本実施形態の液晶装置150の製造方法、とりわけ側壁部83を含む溝72,73の形成方法について説明する。図13(a)〜(e)は液晶装置の製造方法を示す概略断面図である。詳しくは、図9におけるG−G’線で切った要部断面図に対応するものである。   Next, a method for manufacturing the liquid crystal device 150 according to the present embodiment, particularly a method for forming the grooves 72 and 73 including the side wall 83 will be described with reference to FIG. 13A to 13E are schematic cross-sectional views illustrating a method for manufacturing a liquid crystal device. Specifically, this corresponds to a cross-sectional view of the main part taken along line G-G ′ in FIG. 9.

まず、図13(a)に示すように、第1絶縁膜11bを貫通し下地絶縁膜11aに至る溝72,73をそれぞれ形成する。溝72,73の形成方法としてはドライエッチングなどの方法が挙げられる。溝72,73を含む第1絶縁膜11b上に第1導電膜として例えばシリサイド膜を成膜し、これをパターニングすることにより走査線3aつまりゲート電極部30gを形成する(ゲート電極部形成工程)。溝72,73内の底面や内壁にもシリサイド膜30gが成膜される。
続いて、溝72,73を含む第1絶縁膜11bを覆うように第2絶縁膜11cを成膜する(第2絶縁膜形成工程)。そして、第2絶縁膜11cを覆うように感光性レジスト膜70を形成し、溝72,73に対応する位置に開口を有するようにパターニングする。さらに、溝72,73を覆う部分の第2絶縁膜11cをドライエッチングなどの方法を用いて除去する(第1除去工程)。
First, as shown in FIG. 13A, grooves 72 and 73 that penetrate the first insulating film 11b and reach the base insulating film 11a are formed. Examples of the method for forming the grooves 72 and 73 include dry etching. For example, a silicide film is formed as a first conductive film on the first insulating film 11b including the trenches 72 and 73 and is patterned to form the scanning line 3a, that is, the gate electrode portion 30g (gate electrode portion forming step). . A silicide film 30g is also formed on the bottom and inner walls of the grooves 72 and 73.
Subsequently, a second insulating film 11c is formed so as to cover the first insulating film 11b including the grooves 72 and 73 (second insulating film forming step). Then, a photosensitive resist film 70 is formed so as to cover the second insulating film 11 c and patterned so as to have openings at positions corresponding to the grooves 72 and 73. Further, the portion of the second insulating film 11c covering the grooves 72 and 73 is removed using a method such as dry etching (first removal step).

次に、図13(b)に示すように、感光性レジスト膜70を剥離した後に、溝72,73を含む第2絶縁膜11cを覆うように第2導電膜として例えばアルミニウム膜81を成膜する。溝72,73の平面的な大きさや深さ並びに成膜方法によっては、溝72,73を完全には埋めきれず、空間82を生ずる場合がある。   Next, as shown in FIG. 13B, after the photosensitive resist film 70 is removed, for example, an aluminum film 81 is formed as a second conductive film so as to cover the second insulating film 11c including the grooves 72 and 73. To do. Depending on the planar size and depth of the grooves 72 and 73 and the film forming method, the grooves 72 and 73 may not be completely filled, and a space 82 may be generated.

そこで、成膜されたアルミニウム膜81を融点近傍まで加熱する。そうすると、図13(c)に示すように、溝72,73内の空間82を埋めるようにアルミニウム膜81を成形することができる。   Therefore, the formed aluminum film 81 is heated to near the melting point. Then, as shown in FIG. 13C, the aluminum film 81 can be formed so as to fill the space 82 in the grooves 72 and 73.

次に、図13(d)に示すように、溝72,73の部分を除く第2絶縁膜11c上のアルミニウム膜81を除去する(第2除去工程)。アルミニウム膜81を選択的に除去する方法としては、溝72,73の部分をエッチングレジストで覆って露出したアルミニウム膜81をドライエッチングあるいはウェットエッチングして除去する方法が挙げられる。   Next, as shown in FIG. 13D, the aluminum film 81 on the second insulating film 11c excluding the portions of the grooves 72 and 73 is removed (second removal step). As a method of selectively removing the aluminum film 81, a method of removing the exposed aluminum film 81 by dry etching or wet etching by covering the portions of the grooves 72 and 73 with an etching resist can be cited.

次に、図13(e)に示すように、溝72,73を含む第2絶縁膜11cを覆って第3絶縁膜11dを成膜する(第3絶縁膜形成工程)。第3絶縁膜11dを覆うように第3導電膜を成膜し、これをパターニングすることにより、ドレイン領域30dと画素電極15Bとを電気的に接続させる導通部としての第1容量電極16bを形成する(導通部形成工程)。第1容量電極16bを覆って誘電体層16cを成膜し、誘電体層16cを覆って第4導電膜を成膜し、これをパターニングすることにより第2容量電極16aつまり容量線3bを形成する。容量線3bを覆うように層間絶縁膜12を形成する。   Next, as shown in FIG. 13E, a third insulating film 11d is formed to cover the second insulating film 11c including the grooves 72 and 73 (third insulating film forming step). A third conductive film is formed so as to cover the third insulating film 11d, and is patterned to form the first capacitor electrode 16b as a conductive portion that electrically connects the drain region 30d and the pixel electrode 15B. (Conducting part forming step). A dielectric layer 16c is formed to cover the first capacitor electrode 16b, a fourth conductive film is formed to cover the dielectric layer 16c, and this is patterned to form the second capacitor electrode 16a, that is, the capacitor line 3b. To do. An interlayer insulating film 12 is formed so as to cover the capacitor line 3b.

上記第2実施形態によれば、以下の作用・効果を奏する。
(1)液晶装置150におけるTFT30の半導体層30aは、素子基板10上において、平面的に遮光膜3c、第1容量電極16b、第2容量電極16a、データ線6aが重ねられた非開口領域に設けられている。また、半導体層30aは、チャネル領域30cと接合領域30fとに沿って設けられた遮光性の側壁部83を有する2つの溝72,73によって挟まれている。したがって、画素ごとにTFT30を遮光する立体的な遮光構造を備えているので、液晶装置150に外部から強い(明るい)光が照射されたとしても、半導体層30aに光リーク電流が流れず、TFT30の動作が不安定になったり、光誤動作が生ずることがない。すなわち、照明光に依存することなく安定した表示品質が得られる液晶装置150を提供できる。
According to the said 2nd Embodiment, there exist the following effects.
(1) The semiconductor layer 30a of the TFT 30 in the liquid crystal device 150 is formed in a non-opening region on the element substrate 10 where the light shielding film 3c, the first capacitor electrode 16b, the second capacitor electrode 16a, and the data line 6a are stacked in a plane. Is provided. The semiconductor layer 30a is sandwiched between two grooves 72 and 73 each having a light-shielding side wall 83 provided along the channel region 30c and the junction region 30f. Accordingly, since each pixel has a three-dimensional light shielding structure that shields the TFT 30, even if the liquid crystal device 150 is irradiated with strong (bright) light from the outside, no light leakage current flows through the semiconductor layer 30 a, and the TFT 30. Will not become unstable or cause optical malfunction. That is, it is possible to provide the liquid crystal device 150 that can obtain stable display quality without depending on illumination light.

(2)液晶装置150は、走査線3aの一部をゲート電極部30gとして機能させている。したがって、第1実施形態のようにゲート電極部30gを別に設けてコンタクトホールCNT5,CNT6により走査線3aと電気的に接続させる場合に比べて、両者の電気的な接続を確実にすることができる。加えて、第1実施形態のコンタクトホールCNT5,CNT6内の2種の導電膜は絶縁膜としての第3絶縁膜11dを介して積層されていることに対して、第2実施形態では2種の導電膜(シリサイド膜30gおよびアルミニウム膜81)が接して積層されているので、溝72,73内において寄生容量が発生しない。つまり、寄生容量の発生に伴うTFT30の動作におけるプッシュダウン現象を低減できる。言い換えれば、高速スイッチング動作をさせてもプッシュダウン現象が起き難いTFT30を備えた液晶装置150を提供できる。   (2) In the liquid crystal device 150, a part of the scanning line 3a functions as the gate electrode portion 30g. Therefore, as compared with the case where the gate electrode portion 30g is separately provided and electrically connected to the scanning line 3a by the contact holes CNT5 and CNT6 as in the first embodiment, the electrical connection between them can be ensured. . In addition, the two types of conductive films in the contact holes CNT5 and CNT6 of the first embodiment are stacked via the third insulating film 11d as an insulating film, whereas in the second embodiment, two types of conductive films are stacked. Since the conductive films (silicide film 30g and aluminum film 81) are stacked in contact with each other, no parasitic capacitance is generated in the grooves 72 and 73. That is, it is possible to reduce the push-down phenomenon in the operation of the TFT 30 due to the generation of parasitic capacitance. In other words, it is possible to provide the liquid crystal device 150 including the TFT 30 in which the push-down phenomenon hardly occurs even when the high-speed switching operation is performed.

(3)溝72,73内に側壁部83を形成するにあたり、成膜されたアルミニウム膜81を融点近傍まで加熱して溝72,73内を埋めるように成形するので、遮光性を有する側壁部83を確実に形成できる。   (3) When forming the side wall 83 in the grooves 72 and 73, the formed aluminum film 81 is heated to the vicinity of the melting point so as to fill the grooves 72 and 73, so that the side wall having light shielding properties is formed. 83 can be formed reliably.

(第3実施形態)
<電子機器>
図14は電子機器としての投射型表示装置の構成を示す概略図である。図14に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
(Third embodiment)
<Electronic equipment>
FIG. 14 is a schematic diagram illustrating a configuration of a projection display device as an electronic apparatus. As shown in FIG. 14, a projection display apparatus 1000 as an electronic apparatus according to the present embodiment includes a polarization illumination apparatus 1100 arranged along the system optical axis L, and two dichroic mirrors 1104 and 1105 as light separation elements. Three reflection mirrors 1106, 1107, 1108, five relay lenses 1201, 1202, 1203, 1204, 1205, three transmissive liquid crystal light valves 1210, 1220, 1230 as light modulation means, and a light combining element As a cross dichroic prism 1206 and a projection lens 1207.

偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 1104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 1100. Another dichroic mirror 1105 reflects the green light (G) transmitted through the dichroic mirror 1104 and transmits the blue light (B).

ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the dichroic mirror 1104 is reflected by the reflection mirror 1106 and then enters the liquid crystal light valve 1210 via the relay lens 1205.
Green light (G) reflected by the dichroic mirror 1105 enters the liquid crystal light valve 1220 via the relay lens 1204.
The blue light (B) transmitted through the dichroic mirror 1105 is incident on the liquid crystal light valve 1230 via a light guide system including three relay lenses 1201, 1202, 1203 and two reflection mirrors 1107, 1108.

液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。   The liquid crystal light valves 1210, 1220, and 1230 are disposed to face the incident surfaces of the cross dichroic prism 1206 for each color light. The color light incident on the liquid crystal light valves 1210, 1220, and 1230 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 1206. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected on the screen 1300 by the projection lens 1207 which is a projection optical system, and the image is enlarged and displayed.

液晶ライトバルブ1210は、上述した液晶装置100または液晶装置150が適用されたものである。液晶装置100または液晶装置150は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。   The liquid crystal light valve 1210 is obtained by applying the liquid crystal device 100 or the liquid crystal device 150 described above. The liquid crystal device 100 or the liquid crystal device 150 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and the emission side of colored light. The same applies to the other liquid crystal light valves 1220 and 1230.

このような投射型表示装置1000によれば、光源としてのランプユニット1101から強い(明るい)光が各液晶ライトバルブ1210,1220,1230に照射されたとしても、安定した動作品質が得られる液晶装置100または液晶装置150を備え、高い表示品位が実現されている。   According to such a projection type display device 1000, even when strong (bright) light is irradiated from the lamp unit 1101 as a light source to each of the liquid crystal light valves 1210, 1220, 1230, a liquid crystal device that can obtain stable operation quality. 100 or the liquid crystal device 150 is provided, and high display quality is realized.

上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。   Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.

(変形例1)上記第1実施形態の液晶装置100のコンタクトホールCNT5,CNT6における側壁部33の構造は、これに限定されない。例えば、第2実施形態の側壁部83の構造を適用することもできる。すなわち、ゲート電極部30gから延在して設けられた第1導電膜としてのシリサイド膜に第2導電膜としてのアルミニウム膜を接触させて積層し、アルミニウム膜を覆って第3絶縁膜11dを形成してから、第3絶縁膜11d上にデータ線6aを形成すればよい。このようにすれば、第2実施形態の作用・効果(2)と同じ効果を得ることができる。   (Modification 1) The structure of the side wall 33 in the contact holes CNT5 and CNT6 of the liquid crystal device 100 of the first embodiment is not limited to this. For example, the structure of the side wall portion 83 of the second embodiment can be applied. That is, an aluminum film as a second conductive film is stacked in contact with a silicide film as a first conductive film provided extending from the gate electrode portion 30g, and a third insulating film 11d is formed to cover the aluminum film. Then, the data line 6a may be formed on the third insulating film 11d. If it does in this way, the same effect as operation and effect (2) of a 2nd embodiment can be acquired.

(変形例2)上記第1実施形態または上記第2実施形態における半導体層30aの配置は、これに限定されない。例えば、走査線3aとデータ線6aの交差点において半導体層30aを折り曲げるように配置したとしても、上述した立体的な遮光構造を適用することができる。   (Modification 2) The arrangement of the semiconductor layer 30a in the first embodiment or the second embodiment is not limited to this. For example, even if the semiconductor layer 30a is arranged to be bent at the intersection of the scanning line 3a and the data line 6a, the above three-dimensional light shielding structure can be applied.

(変形例3)上記液晶装置100または上記液晶装置150が適用される電子機器は、投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。   (Modification 3) The electronic apparatus to which the liquid crystal device 100 or the liquid crystal device 150 is applied is not limited to the projection display device 1000. For example, projection-type HUD (head-up display), direct-view type HMD (head-mounted display), electronic book, personal computer, digital still camera, LCD TV, viewfinder type or monitor direct-view type video recorder, car navigation system It can be suitably used as a display unit of an information terminal device such as an electronic notebook or POS.

3a…走査線、6a…データ線、11b…第1絶縁膜、11c…第2絶縁膜、11d…第3絶縁膜、15,15B…画素電極、30…薄膜トランジスター(TFT)、30a…半導体層、30s…ソース領域、30d…ドレイン領域、30c…チャネル領域、30e,30f…接合領域、30g…ゲート電極部および第1導電膜、33…側壁部、72,73…溝、83…側壁部、100,150…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置。   3a ... scanning line, 6a ... data line, 11b ... first insulating film, 11c ... second insulating film, 11d ... third insulating film, 15, 15B ... pixel electrode, 30 ... thin film transistor (TFT), 30a ... semiconductor layer , 30s ... source region, 30d ... drain region, 30c ... channel region, 30e, 30f ... junction region, 30g ... gate electrode portion and first conductive film, 33 ... sidewall portion, 72, 73 ... groove, 83 ... sidewall portion, DESCRIPTION OF SYMBOLS 100,150 ... Liquid crystal device as an electro-optical device, 1000 ... Projection type display apparatus as electronic equipment.

Claims (15)

ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層と、
前記半導体層を覆う第1絶縁膜と、
前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜と、
前記ゲート電極を覆う第2絶縁膜を覆うように配置され、前記半導体層に電気的に接続されたデータ線を構成する第2導電膜と、
前記第2導電膜から前記半導体層へ向かう方向から見て、前記接合領域に沿うように前記第1及び第2絶縁膜に配置された開口と、を有し、
前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが配置されたことを特徴とする電気光学装置。
A semiconductor layer including a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region;
A first insulating film covering the semiconductor layer;
A first conductive film constituting a gate electrode facing the channel region through the first insulating film;
A second conductive film which is disposed so as to cover a second insulating film covering the gate electrode and constitutes a data line electrically connected to the semiconductor layer;
An opening disposed in the first and second insulating films so as to be along the junction region when viewed from the direction from the second conductive film toward the semiconductor layer,
An electro-optical device, wherein the first conductive film and the second conductive film are disposed inside an opening of the first insulating film.
ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層と、
前記半導体層を覆う第1絶縁膜と、
前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜と、
前記第1導電膜を覆う第2絶縁膜と、
前記接合領域に沿うように前記第1及び第2絶縁膜に配置された開口と、
前記第2絶縁膜の開口の内部に配置された第2導電膜と、を有し、
前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが配置されたことを特徴とする電気光学装置。
A semiconductor layer including a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region;
A first insulating film covering the semiconductor layer;
A first conductive film constituting a gate electrode facing the channel region through the first insulating film;
A second insulating film covering the first conductive film;
Openings disposed in the first and second insulating films along the junction region;
A second conductive film disposed inside the opening of the second insulating film,
An electro-optical device, wherein the first conductive film and the second conductive film are disposed inside an opening of the first insulating film.
前記開口の内部に配置された第1導電膜及び第2導電膜は、前記半導体層に向かう光を遮ることを特徴とする請求項1または2に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the first conductive film and the second conductive film disposed inside the opening block light directed toward the semiconductor layer. 前記開口は、前記第2絶縁膜を貫通することを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。   The electro-optical device according to claim 1, wherein the opening penetrates the second insulating film. 前記開口は、さらに前記第1絶縁膜を貫通することを特徴とする請求項4に記載の電気光学装置。   The electro-optical device according to claim 4, wherein the opening further penetrates the first insulating film. 前記第1導電膜と前記第2導電膜との間に第3絶縁膜が配置されていることを特徴とする請求項1乃至5のいずれかに記載の電気光学装置。   6. The electro-optical device according to claim 1, wherein a third insulating film is disposed between the first conductive film and the second conductive film. 前記第1導電膜と前記第2導電膜とは接するように配置されることを特徴とする請求項2に記載の電気光学装置。   The electro-optical device according to claim 2, wherein the first conductive film and the second conductive film are disposed in contact with each other. 前記開口は、前記第2導電膜から前記半導体層へ向かう方向から見て、前記接合領域を挟むように配置されることを特徴とする請求項1乃至7のいずれかに記載の電気光学装置。   The electro-optical device according to claim 1, wherein the opening is disposed so as to sandwich the junction region when viewed from a direction from the second conductive film toward the semiconductor layer. 前記第1導電膜の材料と前記第2導電膜の材料とは、異なることを特徴とする請求項1乃至8のいずれかに記載の電気光学装置。   9. The electro-optical device according to claim 1, wherein a material of the first conductive film and a material of the second conductive film are different. ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層を形成する工程と、
前記半導体層を覆う第1絶縁膜を形成する工程と、
前記接合領域に沿うように前記第1絶縁膜に開口を形成する工程と、
前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜を形成する工程と、
前記ゲート電極を覆う第2絶縁膜を形成する工程と、
前記第1絶縁膜の開口に重なるように前記第2絶縁膜に開口を形成する工程と、
前記ゲート電極を覆うように配置され、前記半導体層に電気的に接続されたデータ線を構成する第2導電膜を形成する工程と、を含み、
前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが形成されてなることを特徴とする電気光学装置の製造方法。
Forming a semiconductor layer including a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region;
Forming a first insulating film covering the semiconductor layer;
Forming an opening in the first insulating film along the bonding region;
Forming a first conductive film constituting a gate electrode facing the channel region via the first insulating film;
Forming a second insulating film covering the gate electrode;
Forming an opening in the second insulating film so as to overlap the opening of the first insulating film;
Forming a second conductive film which is disposed so as to cover the gate electrode and constitutes a data line electrically connected to the semiconductor layer,
The method of manufacturing an electro-optical device, wherein the first conductive film and the second conductive film are formed inside an opening of the first insulating film.
ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域または前記ドレイン領域と前記チャネル領域との間に配置された接合領域と、を含む半導体層を形成する工程と、
前記半導体層を覆う第1絶縁膜を形成する工程と、
前記接合領域に沿うように前記第1絶縁膜に開口を形成する工程と、
前記第1絶縁膜を介して前記チャネル領域に対向するゲート電極を構成する第1導電膜を形成する工程と、
前記ゲート電極を覆う第2絶縁膜を形成する工程と、
前記第1絶縁膜の開口に重なるように前記第2絶縁膜に開口を形成する工程と、
前記第2絶縁膜の開口の内部に、第2導電膜を形成する工程と、を含み、
前記第1絶縁膜の開口の内部に、前記第1導電膜と前記第2導電膜とが形成されてなることを特徴とする電気光学装置の製造方法。
Forming a semiconductor layer including a source region, a drain region, a channel region, and a junction region disposed between the source region or the drain region and the channel region;
Forming a first insulating film covering the semiconductor layer;
Forming an opening in the first insulating film along the bonding region;
Forming a first conductive film constituting a gate electrode facing the channel region via the first insulating film;
Forming a second insulating film covering the gate electrode;
Forming an opening in the second insulating film so as to overlap the opening of the first insulating film;
Forming a second conductive film inside the opening of the second insulating film,
The method of manufacturing an electro-optical device, wherein the first conductive film and the second conductive film are formed inside an opening of the first insulating film.
前記第1絶縁膜の開口に重なるように前記第2絶縁膜に開口を形成する工程の後に、前記第1導電膜を覆う第3絶縁膜を形成する工程をさらに含むことを特徴とする請求項10または11に記載の電気光学装置の製造方法。   The method further comprises the step of forming a third insulating film that covers the first conductive film after the step of forming the opening in the second insulating film so as to overlap the opening of the first insulating film. A method for manufacturing the electro-optical device according to 10 or 11. 前記第2導電膜はアルミニウムであり、
前記第2導電膜を融点近傍まで加熱する工程を含むことを特徴とする請求項11に記載の電気光学装置の製造方法。
The second conductive film is aluminum;
The method of manufacturing an electro-optical device according to claim 11, further comprising a step of heating the second conductive film to near a melting point.
前記第2絶縁膜を覆って第絶縁膜を形成する工程と、
前記ドレイン領域と重なる位置に前記第1絶縁膜及び前記第2絶縁膜ならびに前記第絶縁膜を貫通する貫通孔を形成する工程と、
前記第3絶縁膜を覆って第3導電膜を形成する工程と、
前記第3導電膜をパターニングして前記ドレイン領域と画素電極とを電気的に接続させる導通部を形成する工程と、
をさらに含むことを特徴とする請求項12に記載の電気光学装置の製造方法。
Forming a third insulating film covering the second insulating film;
Forming a through hole penetrating the first insulating film, the second insulating film, and the third insulating film at a position overlapping the drain region;
Forming a third conductive film covering the third insulating film;
Patterning the third conductive film to form a conductive portion that electrically connects the drain region and the pixel electrode;
The method of manufacturing an electro-optical device according to claim 12, further comprising:
請求項1乃至9のいずれかに記載の電気光学装置、または請求項10乃至14のいずれかに記載の電気光学装置の製造方法を用いて製造された電気光学装置を含むことを特徴とする電子機器。   An electro-optical device according to claim 1, or an electro-optical device manufactured by using the electro-optical device manufacturing method according to claim 10. machine.
JP2010258642A 2010-11-19 2010-11-19 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Expired - Fee Related JP5609583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010258642A JP5609583B2 (en) 2010-11-19 2010-11-19 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010258642A JP5609583B2 (en) 2010-11-19 2010-11-19 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2012108407A JP2012108407A (en) 2012-06-07
JP2012108407A5 JP2012108407A5 (en) 2013-11-14
JP5609583B2 true JP5609583B2 (en) 2014-10-22

Family

ID=46494063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010258642A Expired - Fee Related JP5609583B2 (en) 2010-11-19 2010-11-19 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5609583B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044358B2 (en) * 2013-01-18 2016-12-14 セイコーエプソン株式会社 Electro-optical device substrate, electro-optical device, and electronic apparatus
JP6977561B2 (en) * 2015-11-18 2021-12-08 ソニーグループ株式会社 Semiconductor device and projection type display device
CN109804307A (en) * 2016-10-18 2019-05-24 索尼半导体解决方案公司 Liquid crystal display device and projection display device
JP7420725B2 (en) * 2018-08-31 2024-01-23 ソニーセミコンダクタソリューションズ株式会社 Light emitting device and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3551778B2 (en) * 1998-09-07 2004-08-11 セイコーエプソン株式会社 Electro-optical device, substrate for electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP3332083B2 (en) * 1999-04-16 2002-10-07 日本電気株式会社 Liquid crystal display
JP3356429B2 (en) * 2000-04-11 2002-12-16 日本電気株式会社 Liquid crystal display device and liquid crystal projector device
JP3743291B2 (en) * 2001-01-23 2006-02-08 セイコーエプソン株式会社 Electro-optical device and projector
JP4349406B2 (en) * 2006-08-24 2009-10-21 セイコーエプソン株式会社 Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2010072219A (en) * 2008-09-17 2010-04-02 Seiko Epson Corp Substrate for electro-optical device and electro-optical device, and electronic equipment

Also Published As

Publication number Publication date
JP2012108407A (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5834705B2 (en) Electro-optical device and electronic apparatus
US9823530B2 (en) Electro-optical apparatus and electronic apparatus
JP6044358B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP6891502B2 (en) Electro-optics, electronic equipment
JP3197990U (en) Electro-optical device and electronic apparatus
JP5919636B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2018101067A (en) Electro-optic device and electronic equipment
JP2012078624A (en) Electric optical device and electronic equipment
JP6696539B2 (en) Electro-optical device, electronic equipment
JP6251955B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP5609583B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2018136477A (en) Electro-optical device and electronic apparatus
JP5919890B2 (en) Electro-optical device and electronic apparatus
JP2012103385A (en) Electro-optic device and electronic apparatus
JP6303748B2 (en) ELECTRO-OPTICAL DEVICE, OPTICAL UNIT, AND ELECTRONIC DEVICE
JP2013182144A (en) Electro-optic device and electronic apparatus
JP2012181308A (en) Electro-optical device and electronic device
JP2014142390A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP5747586B2 (en) Electro-optical device and electronic apparatus
JP5754207B2 (en) Liquid crystal device and electronic device
JP2016080809A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP6402999B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP5975141B2 (en) Electro-optical device and electronic apparatus
JP2012252033A (en) Electro-optical device and electronic apparatus
JP2014182251A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees