JP2012252033A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2012252033A
JP2012252033A JP2011122159A JP2011122159A JP2012252033A JP 2012252033 A JP2012252033 A JP 2012252033A JP 2011122159 A JP2011122159 A JP 2011122159A JP 2011122159 A JP2011122159 A JP 2011122159A JP 2012252033 A JP2012252033 A JP 2012252033A
Authority
JP
Japan
Prior art keywords
electrode
capacitor
pixel electrode
contact hole
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011122159A
Other languages
Japanese (ja)
Other versions
JP2012252033A5 (en
Inventor
Masayuki Wada
正行 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011122159A priority Critical patent/JP2012252033A/en
Publication of JP2012252033A publication Critical patent/JP2012252033A/en
Publication of JP2012252033A5 publication Critical patent/JP2012252033A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optical device on which a contact hole of a pixel electrode is disposed without reducing the aperture ratio of pixels, and further to provide an electronic apparatus provided with the electro-optical device.SOLUTION: A liquid crystal device in one embodiment comprises: a pixel electrode 15; a thin film transistor, TFT, 30 disposed corresponding to the pixel electrode 15; a second capacitor electrode 16b disposed between the TFT 30 and the pixel electrode 15 so as to cover a semiconductor layer 30a of the TFT 30 as light-shielding first capacitance wiring; and a relay electrode 9 electrically connected to the pixel electrode 15 through a contact hole CNT 8 between second capacitance wiring 71 and the pixel electrode 15. The second capacitor electrode 16b as the first capacitance wiring has an overhanging portion 16ba that overhangs a corner portion of an aperture of a pixel with respect to the pixel electrode 15, and the contact hole CNT 8 is formed so as to be overlapped with the overhanging portion 16ba.

Description

本発明は、電気光学装置およびこれを備えた電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus including the same.

電気光学装置として、投射型表示装置(プロジェクター)の光源から発せられる光を表示情報に基づいて階調制御するライトバルブとしてのアクティブ駆動型の液晶装置が知られている。このような液晶装置は対角の長さが1インチ程度の大きさであって、画素電極をスイッチング制御するトランジスターに対する遮光性を高めつつ、画素の開口率を向上させることが重要な課題となっている。   As an electro-optical device, an active drive type liquid crystal device is known as a light valve that performs gradation control of light emitted from a light source of a projection display device (projector) based on display information. In such a liquid crystal device, the diagonal length is about 1 inch, and it is important to improve the aperture ratio of the pixel while improving the light shielding property to the transistor that controls the switching of the pixel electrode. ing.

上記課題を改善すべく、例えば、特許文献1には、基板上において、トランジスターの半導体層を覆うように設けられた遮光部と、該遮光部と重なるように設けられ、画素電極よりも下層側且つ該半導体層より上層側に形成された第1導電膜と、該第1導電膜より層間絶縁膜を介して上層側に形成されると共に該層間絶縁膜に開孔されたコンタクトホールを介して該第1導電膜と電気的に接続された第2導電膜とを備え、該遮光部は、画素電極に対応した各画素の開口領域の隅に張り出した張出部分を有しており、該コンタクトホールは基板上で平面的に見て、該張出部分と少なくとも部分的に重なっている電気光学装置が開示されている。   In order to improve the above-mentioned problem, for example, in Patent Document 1, a light shielding portion provided on a substrate so as to cover a semiconductor layer of a transistor, and a light shielding portion that overlaps with the light shielding portion, are provided below the pixel electrode. And a first conductive film formed on the upper layer side of the semiconductor layer, and a contact hole formed on the upper layer side of the first conductive film through the interlayer insulating film and opened in the interlayer insulating film. A second conductive film electrically connected to the first conductive film, and the light-shielding portion has a protruding portion protruding at a corner of an opening region of each pixel corresponding to the pixel electrode, An electro-optical device is disclosed in which the contact hole is at least partially overlapped with the protruding portion when viewed in plan on the substrate.

上記特許文献1では、遮光部が下部容量電極と上部容量電極とを有し、いずれか一方の容量電極が画素電極と電気的に接続された容量素子である例が示されている。その際に、上記第1導電膜は、いずれか一方の容量電極として形成されると共に、上記半導体層と電気的に接続され、上記第2導電膜は、上記画素電極と電気的に接続されている。
つまり、第1および第2導電膜は、半導体層と画素電極とを電気的に接続させる中継層として機能している。
Patent Document 1 discloses an example in which the light shielding portion includes a lower capacitor electrode and an upper capacitor electrode, and one of the capacitor electrodes is a capacitor element electrically connected to the pixel electrode. At that time, the first conductive film is formed as one of the capacitor electrodes and is electrically connected to the semiconductor layer, and the second conductive film is electrically connected to the pixel electrode. Yes.
That is, the first and second conductive films function as a relay layer that electrically connects the semiconductor layer and the pixel electrode.

特開2009−63994号公報JP 2009-63994 A

上記特許文献1の電気光学装置における基板上の配線構造は、5層または6層の例が示されており、第2導電膜と最上層の画素電極との間にデータ線や容量線などの配線を形成すると同時に形成された他の中継層を有している。
該他の中継層と画素電極とを電気的に接続させる他のコンタクトホールがやはり必要であり、該他のコンタクトホールも平面的に上記遮光部と重なるように配置されている。
しかしながら、画素の開口率を考慮すると該他のコンタクトホールを設けるスペースを確保することは難しく、上記データ線や容量線などの配線と近づいて配置されるので電気的に短絡するおそれがあった。
また、上記データ線や容量線などとの短絡をおそれて、該他のコンタクトホールを離して配置すると、遮光部の外縁との間の距離が短くなるため、該他のコンタクトホールの凹凸に起因する光漏れを遮光部によって十分に遮光することが困難になるという課題がある。
The wiring structure on the substrate in the electro-optical device of Patent Document 1 is shown as an example of five layers or six layers, such as a data line or a capacitor line between the second conductive film and the uppermost pixel electrode. It has another relay layer formed simultaneously with the formation of the wiring.
Another contact hole for electrically connecting the other relay layer and the pixel electrode is still necessary, and the other contact hole is also arranged so as to overlap the light shielding portion in a plan view.
However, in consideration of the aperture ratio of the pixel, it is difficult to secure a space for providing the other contact hole, and there is a possibility that an electrical short circuit occurs because the space is arranged close to the wiring such as the data line or the capacitor line.
In addition, if the other contact hole is arranged apart from the data line or the capacitor line, the distance from the outer edge of the light-shielding portion is shortened, resulting in unevenness of the other contact hole. There is a problem that it becomes difficult to sufficiently block light leakage by the light blocking portion.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]本適用例の電気光学装置は、画素電極と、前記画素電極に対応して設けられたトランジスターと、前記トランジスターと前記画素電極との間に、前記トランジスターの半導体層を覆うように設けられた遮光性の容量配線と、前記容量配線と前記画素電極との間に、前記画素電極とコンタクトホールを介して電気的に接続された中継電極と、を備え、前記容量配線は、前記画素電極に対する画素の開口隅部に張り出した張り出し部を有し、前記コンタクトホールは、前記張り出し部と重なるように形成されていることを特徴とする。   Application Example 1 An electro-optical device according to this application example covers a pixel electrode, a transistor provided corresponding to the pixel electrode, and a semiconductor layer of the transistor between the transistor and the pixel electrode. And a relay electrode electrically connected to the pixel electrode through a contact hole between the capacitor line and the pixel electrode, and the capacitor line includes: It has a projecting portion that projects at the corner of the opening of the pixel with respect to the pixel electrode, and the contact hole is formed so as to overlap the projecting portion.

この構成によれば、容量配線と画素電極との間に中継電極を設け、この中継電極と画素電極とが電気的に接続されるコンタクトホールを容量配線の張り出し部と重なるように形成するので、容量配線と上記コンタクトホールとの電気的な短絡が防止される。また、容量配線との短絡を考慮しなくてよいので、上記コンタクトホールを容量配線における張り出し部のより内側に配置することが可能となり、上記コンタクトホ−ルに起因する光漏れを遮光性を有する張り出し部によって確実に遮光することができる。
つまり、画素の開口率を低下させることなく、他の配線との電気的な短絡が防止された画素電極のコンタクトホールを有する電気光学装置を提供できる。
According to this configuration, the relay electrode is provided between the capacitor wiring and the pixel electrode, and the contact hole in which the relay electrode and the pixel electrode are electrically connected is formed so as to overlap the protruding portion of the capacitor wiring. An electrical short circuit between the capacitor wiring and the contact hole is prevented. In addition, since it is not necessary to consider a short circuit with the capacitor wiring, the contact hole can be arranged on the inner side of the protruding portion of the capacitor wiring, and light leakage caused by the contact hole has a light shielding property. Light can be reliably shielded by the overhanging portion.
That is, it is possible to provide an electro-optical device having a contact hole of a pixel electrode in which an electrical short circuit with other wiring is prevented without reducing the aperture ratio of the pixel.

[適用例2]上記適用例の電気光学装置において、前記容量配線は、前記張り出し部を有する第1容量配線と、基板上において前記第1容量配線よりも上層に設けられ、前記第1容量配線に電気的に接続される第2容量配線とを有し、前記中継電極は、前記第2容量配線と前記画素電極との間に設けられていることを特徴とする。
この構成によれば、容量配線が異なる配線層に設けられた第1容量配線と第2容量配線とからなり、容量配線としての電気的な抵抗を低下させることが可能となる。さらに、画素電極と中継電極とを繋ぐ上記コンタクトホールと第2容量配線との間の短絡が防止される。
Application Example 2 In the electro-optical device according to the application example, the capacitor wiring is provided in a layer above the first capacitor wiring on the substrate, the first capacitor wiring having the protruding portion, and the first capacitor wiring. And the relay electrode is provided between the second capacitor line and the pixel electrode.
According to this configuration, the capacitor wiring is composed of the first capacitor wiring and the second capacitor wiring provided in different wiring layers, and the electrical resistance as the capacitor wiring can be reduced. Furthermore, a short circuit between the contact hole connecting the pixel electrode and the relay electrode and the second capacitor wiring is prevented.

[適用例3]上記適用例の電気光学装置において、前記画素電極に電気的に接続される保持容量を有し、前記保持容量における一対の容量電極のうちの一方の容量電極が前記第1容量配線を構成していることを特徴とする。
この構成によれば、基板上において一方の容量電極と同層に第1容量配線を設けることが可能となり、一方の容量電極とは別層に第1容量配線を設ける場合に比べて、基板上における配線構造を簡略化できる。
Application Example 3 In the electro-optical device according to the application example described above, a storage capacitor electrically connected to the pixel electrode is included, and one of the pair of capacitor electrodes in the storage capacitor is the first capacitor. It is characterized by constituting wiring.
According to this configuration, it is possible to provide the first capacitor wiring in the same layer as one of the capacitor electrodes on the substrate. Compared to the case where the first capacitor wiring is provided in a layer different from the one of the capacitor electrodes, The wiring structure in can be simplified.

[適用例4]上記適用例の電気光学装置において、前記トランジスターに電気的に接続され、互いに交差する走査線とデータ線とを備え、前記中継電極は遮光性を有し、前記走査線と前記データ線との交差部に重なると共に、前記走査線の延在方向と前記データ線の延在方向とに突出した突出部を有していることが好ましい。
この構成によれば、互いに交差する走査線とデータ線とによって区画された領域に画素電極が設けられ、遮光性の中継電極によって画素電極の辺部を遮光することが可能となるので、フリッカーなどに起因する画素のちらつきを目立ち難くすることができる。
Application Example 4 In the electro-optical device according to the application example described above, the scanning electrode and the data line that are electrically connected to the transistor and intersect each other are provided, the relay electrode has a light shielding property, and the scanning line and the data line It is preferable to have a protruding portion that overlaps the intersection with the data line and protrudes in the extending direction of the scanning line and the extending direction of the data line.
According to this configuration, the pixel electrode is provided in a region partitioned by the scanning line and the data line intersecting each other, and the side of the pixel electrode can be shielded by the light-shielding relay electrode. It is possible to make the flickering of the pixel caused by the image conspicuous.

[適用例5]上記適用例の電気光学装置において、前記中継電極に対して、前記画素電極の前記コンタクトホールは、前記半導体層側のコンタクトホールよりも平面的に大きいことが好ましい。
この構成によれば、透明導電膜を用いて形成される画素電極は、他の配線などに比べて電気的な抵抗が高いので、画素電極に繋がるコンタクトホールの大きさを他のコンタクトホールに比べて大きくすることで、中継電極と画素電極とを安定的に接続させることができる。
Application Example 5 In the electro-optical device according to the application example described above, it is preferable that the contact hole of the pixel electrode is larger in plan than the contact hole on the semiconductor layer side with respect to the relay electrode.
According to this configuration, the pixel electrode formed using the transparent conductive film has a higher electrical resistance than other wirings, so the size of the contact hole connected to the pixel electrode is larger than that of other contact holes. Therefore, the relay electrode and the pixel electrode can be stably connected.

[適用例6]本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、画素における開口率が確保され、明るい表示が得られる電気光学装置を備えた電子機器を提供できる。
Application Example 6 An electronic apparatus according to this application example includes the electro-optical device according to the application example described above.
According to this configuration, it is possible to provide an electronic apparatus including an electro-optical device that secures an aperture ratio in a pixel and obtains a bright display.

(a)は液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。(A) is a schematic plan view which shows the structure of a liquid crystal device, (b) is a schematic sectional drawing cut | disconnected by the H-H 'line | wire of (a). 液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device. 液晶装置における画素の配置を示す概略平面図。FIG. 3 is a schematic plan view showing the arrangement of pixels in a liquid crystal device. 液晶装置の画素における薄膜トランジスターと信号線の配置を示す概略平面図。FIG. 3 is a schematic plan view showing the arrangement of thin film transistors and signal lines in a pixel of a liquid crystal device. (a)および(b)は画素電極と容量電極および中継電極ならびに各コンタクトホールの配置を示す概略平面図。(A) And (b) is a schematic plan view which shows arrangement | positioning of a pixel electrode, a capacitance electrode, a relay electrode, and each contact hole. 図4および図5(a)のA−A’線で切った画素の構造を示す概略断面図。FIG. 6 is a schematic cross-sectional view illustrating the structure of a pixel cut along the line A-A ′ in FIGS. 4 and 5A. 電子機器としての投射型表示装置の構成を示す概略図。Schematic which shows the structure of the projection type display apparatus as an electronic device. 変形例の中継電極を示す概略平面図。The schematic plan view which shows the relay electrode of a modification.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

本実施形態では、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えた電気光学装置としてのアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。   In the present embodiment, an active drive type liquid crystal device as an electro-optical device including a thin film transistor (TFT) as a pixel switching element will be described as an example. This liquid crystal device can be suitably used as, for example, a light modulation element (liquid crystal light valve) of a projection display device (liquid crystal projector).

<液晶装置>
本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
<Liquid crystal device>
A liquid crystal device as an electro-optical device of this embodiment will be described with reference to FIGS. 1 and 2. 1A is a schematic plan view showing the configuration of the liquid crystal device, FIG. 1B is a schematic cross-sectional view taken along line HH ′ of FIG. 1A, and FIG. 2 is an electrical configuration of the liquid crystal device. FIG.

図1(a)および(b)に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英基板、ガラス基板などが用いられている。   As shown in FIGS. 1A and 1B, a liquid crystal device 100 according to the present embodiment includes an element substrate 10 and a counter substrate 20 that are disposed to face each other, and a liquid crystal layer 50 that is sandwiched between the pair of substrates. . As the element substrate 10 and the counter substrate 20, a transparent substrate such as a quartz substrate or a glass substrate is used.

素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。   The element substrate 10 is slightly larger than the counter substrate 20, and both substrates are bonded via a seal material 40 arranged in a frame shape, and liquid crystal having positive or negative dielectric anisotropy is sealed in the gap. A liquid crystal layer 50 is formed. For the sealing material 40, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. A spacer (not shown) is mixed in the sealing material 40 to keep the distance between the pair of substrates constant.

額縁状に配置されたシール材40の内側には、同じく額縁状に遮光膜21が設けられている。遮光膜21は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜21の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。   A light shielding film 21 is similarly provided in a frame shape inside the sealing material 40 arranged in a frame shape. The light shielding film 21 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding film 21 is a display region E having a plurality of pixels P. Although not shown in FIG. 1, the display area E is also provided with a light-shielding portion that divides a plurality of pixels P in a plane.

素子基板10の1辺部に沿ったシール材40との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
なお、検査回路103の配置はこれに限定されず、データ線駆動回路101と表示領域Eとの間のシール材40の内側に沿った位置に設けてもよい。
A data line driving circuit 101 is provided between the element substrate 10 and the sealing material 40 along one side. Further, an inspection circuit 103 is provided inside the sealing material 40 along the other one side facing the one side. Further, a scanning line driving circuit 102 is provided inside the sealing material 40 along the other two sides orthogonal to the one side and facing each other. A plurality of wirings 105 that connect the two scanning line driving circuits 102 are provided inside the sealing material 40 on the other side facing the one side. Wirings connected to the data line driving circuit 101 and the scanning line driving circuit 102 are connected to a plurality of external connection terminals 104 arranged along the one side.
Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction.
The arrangement of the inspection circuit 103 is not limited to this, and the inspection circuit 103 may be provided at a position along the inner side of the sealing material 40 between the data line driving circuit 101 and the display area E.

図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor)30と、信号配線と、これらを覆う配向膜18とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。
As shown in FIG. 1B, on the surface of the element substrate 10 on the liquid crystal layer 50 side, a light-transmitting pixel electrode 15 provided for each pixel P and a thin film transistor (TFT; Thin Film) as a switching element. Transistor) 30, signal wiring, and an alignment film 18 covering these are formed.
In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the TFT 30 to make the switching operation unstable. The light shielding structure will be described later.

対向基板20の液晶層50側の表面には、遮光膜21と、これを覆うように成膜された層間絶縁膜22と、層間絶縁膜22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。   On the surface of the counter substrate 20 on the liquid crystal layer 50 side, a light shielding film 21, an interlayer insulating film 22 formed so as to cover the light shielding film 21, and a common electrode 23 provided so as to cover the interlayer insulating film 22, An alignment film 24 covering the electrode 23 is provided.

遮光膜21は、図1(a)に示すように平面的にデータ線駆動回路101や走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   As shown in FIG. 1A, the light shielding film 21 is provided in a frame shape at a position where the data line driving circuit 101, the scanning line driving circuit 102, and the inspection circuit 103 overlap in plan view. Thus, the light incident from the counter substrate 20 side is shielded, and the malfunction of the peripheral circuits including these drive circuits due to the light is prevented. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

層間絶縁膜22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜21を覆うように設けられている。層間絶縁膜22は、平坦化層としても機能し、層間絶縁膜22を覆う共通電極23の液晶層50に面する表面が平坦になるように形成される。このような層間絶縁膜22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。   The interlayer insulating film 22 is made of an inorganic material such as silicon oxide, for example, and is provided so as to cover the light shielding film 21 with light transmittance. The interlayer insulating film 22 also functions as a planarizing layer, and is formed so that the surface of the common electrode 23 that covers the interlayer insulating film 22 facing the liquid crystal layer 50 is flat. As a method for forming the interlayer insulating film 22, for example, a method of forming a film using a plasma CVD method or the like can be given.

共通電極23は、例えばITOなどの透明導電膜からなり、層間絶縁膜22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。   The common electrode 23 is made of, for example, a transparent conductive film such as ITO, covers the interlayer insulating film 22, and, as shown in FIG. 1A, the element substrate 10 side by the vertical conduction portions 106 provided at the four corners of the counter substrate 20. It is electrically connected to the wiring.

画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。   The alignment film 18 covering the pixel electrode 15 and the alignment film 24 covering the common electrode 23 are selected based on the optical design of the liquid crystal device 100. For example, an organic material such as polyimide is formed, and the surface thereof is rubbed so that liquid crystal molecules are subjected to a substantially horizontal alignment treatment, or an inorganic material such as SiOx (silicon oxide) is vapor-phase grown. And a film formed by a method and aligned substantially perpendicularly to liquid crystal molecules.

図2に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3および複数のデータ線6と、データ線6に沿って平行するように配置された容量配線7とを有する。
走査線3が延在する方向がX方向であり、データ線6が延在する方向がY方向である。
As shown in FIG. 2, the liquid crystal device 100 is parallel to the plurality of scanning lines 3 and the plurality of data lines 6 as signal lines that are insulated and orthogonal to each other at least in the display region E, along the data lines 6. The capacitor wiring 7 is disposed.
The direction in which the scanning line 3 extends is the X direction, and the direction in which the data line 6 extends is the Y direction.

走査線3とデータ線6ならびに容量配線7と、これらの配線により区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。   The scanning line 3, the data line 6 and the capacitor wiring 7, and the pixel electrode 15, the TFT 30, and the storage capacitor 16 are provided in a region divided by these wirings, and these constitute a pixel circuit of the pixel P. Yes.

走査線3はTFT30のゲートに電気的に接続され、データ線6はTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6はデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3は走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6に供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3に対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
The scanning line 3 is electrically connected to the gate of the TFT 30, and the data line 6 is electrically connected to the source of the TFT 30. The pixel electrode 15 is electrically connected to the drain of the TFT 30.
The data line 6 is connected to the data line driving circuit 101 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 101 to the pixels P. The scanning line 3 is connected to a scanning line driving circuit 102 (see FIG. 1), and supplies scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 102 to each pixel P. The image signals D1 to Dn supplied from the data line driving circuit 101 to the data lines 6 may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6 for each group. Good. The scanning line driving circuit 102 supplies the scanning signals SC <b> 1 to SCm to the scanning line 3 in a pulse-sequential manner at a predetermined timing.

液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6から供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量配線7との間に設けられている。詳しくは、後述するが、素子基板10上において、容量配線7は、第1容量配線と、第1容量配線とは別層に設けられ第1容量配線に電気的に接続される第2容量配線とを有しており、第1容量配線は、保持容量16を構成する一対の容量電極のうちの一方の容量電極によって構成されている。また、容量配線7は、固定電位に接続されている。
In the liquid crystal device 100, the TFT 30 which is a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6 are supplied to the pixel electrode 15 at a predetermined timing. It is the structure written in. The predetermined level of image signals D1 to Dn written to the liquid crystal layer 50 via the pixel electrode 15 is held for a certain period between the pixel electrode 15 and the common electrode 23 arranged to face each other via the liquid crystal layer 50. The
In order to prevent the held image signals D1 to Dn from leaking, the holding capacitor 16 is connected in parallel with the liquid crystal capacitor formed between the pixel electrode 15 and the common electrode 23. The storage capacitor 16 is provided between the drain of the TFT 30 and the capacitor wiring 7. Although details will be described later, on the element substrate 10, the capacitor wiring 7 is provided in a layer different from the first capacitor wiring and the first capacitor wiring and is electrically connected to the first capacitor wiring. The first capacitor wiring is configured by one capacitor electrode of the pair of capacitor electrodes constituting the storage capacitor 16. Further, the capacitor wiring 7 is connected to a fixed potential.

なお、図1(a)に示した検査回路103には、データ線6が電気的に接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6に供給するサンプリング回路、データ線6に所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。   Note that the data line 6 is electrically connected to the inspection circuit 103 illustrated in FIG. 1A, and an operation defect of the liquid crystal device 100 is detected by detecting the image signal in the manufacturing process of the liquid crystal device 100. However, it is omitted in the equivalent circuit of FIG. The inspection circuit 103 includes a sampling circuit that samples the image signal and supplies it to the data line 6, and a precharge circuit that supplies a precharge signal of a predetermined voltage level to the data line 6 prior to the image signal. Also good.

このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。   Such a liquid crystal device 100 is a transmission type, and adopts an optical design of a normally white mode in which the pixel P is brightly displayed when not driven and a normally black mode in which the pixel P is darkly displayed when not driven. Polarizing elements are arranged and used according to the optical design on the light incident side and the light exit side, respectively.

次に、画素Pの平面的な配置と構造について、図3〜図6を参照して説明する。図3は液晶装置における画素の配置を示す概略平面図、図4は液晶装置の画素における薄膜トランジスターと信号線の配置を示す概略平面図、図5(a)および(b)は画素電極と容量電極および中継電極ならびに各コンタクトホールの配置を示す概略平面図、図6は図4および図5(a)のA−A’線で切った画素の構造を示す概略断面図である。   Next, the planar arrangement and structure of the pixel P will be described with reference to FIGS. 3 is a schematic plan view showing the arrangement of pixels in the liquid crystal device, FIG. 4 is a schematic plan view showing the arrangement of thin film transistors and signal lines in the pixels of the liquid crystal device, and FIGS. 5A and 5B are pixel electrodes and capacitors. FIG. 6 is a schematic cross-sectional view showing the structure of the pixel cut along the line AA ′ in FIGS. 4 and 5A.

図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。   As shown in FIG. 3, the pixel P in the liquid crystal device 100 has, for example, a substantially rectangular opening region in a plan view. The opening area is surrounded by a light-shielding non-opening area extending in the X direction and the Y direction and provided in a lattice shape.

X方向に延在する非開口領域には、図2に示した走査線3が設けられている。走査線3は遮光性の導電部材が用いられており、走査線3によって非開口領域の少なくとも一部が構成されている。   A scanning line 3 shown in FIG. 2 is provided in the non-opening region extending in the X direction. The scanning line 3 uses a light-shielding conductive member, and the scanning line 3 constitutes at least a part of the non-opening region.

同じく、Y方向に延在する非開口領域には、図2に示したデータ線6と容量配線7が設けられている。データ線6および容量配線7も遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。   Similarly, the data line 6 and the capacitor wiring 7 shown in FIG. 2 are provided in the non-opening region extending in the Y direction. The data line 6 and the capacitor wiring 7 are also made of a light-shielding conductive member, and at least a part of the non-opening region is constituted by these.

非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光膜21によっても構成することができる。   The non-opening region can be formed not only by the signal lines provided on the element substrate 10 side, but also by the light shielding film 21 patterned in a lattice shape on the counter substrate 20 side.

非開口領域の交差部付近には、図2に示したTFT30や保持容量16が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30や保持容量16を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。   Near the intersection of the non-opening regions, the TFT 30 and the storage capacitor 16 shown in FIG. 2 are provided. By providing the TFT 30 in the vicinity of the intersection of the non-opening region having the light shielding property, the optical malfunction of the TFT 30 is prevented and the aperture ratio in the opening region is secured. Although the detailed structure of the pixel P will be described later, the width of the non-opening region in the vicinity of the intersecting portion is wider than that in the other portions because the TFT 30 and the storage capacitor 16 are provided in the vicinity of the intersecting portion.

次に、図4および図5を参照して画素Pの画素回路における薄膜トランジスターなどの各構成要素について説明する。
図4に示すように、画素Pは、走査線3とデータ線6の交差部に設けられたTFT30を有している。TFT30は、ソース領域30sと、ドレイン領域30dと、チャネル領域30cと、ソース領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cとドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3と重なるように配置されている。
Next, components such as a thin film transistor in the pixel circuit of the pixel P will be described with reference to FIGS.
As shown in FIG. 4, the pixel P has a TFT 30 provided at the intersection of the scanning line 3 and the data line 6. The TFT 30 is provided between the source region 30s, the drain region 30d, the channel region 30c, the junction region 30e provided between the source region 30s and the channel region 30c, and the channel region 30c and the drain region 30d. The semiconductor layer 30a has an LDD (Lightly Doped Drain) structure having a junction region 30f. The semiconductor layer 30 a is disposed so as to pass through the intersection and overlap the scanning line 3.

走査線3はデータ線6との交差部において、X,Y方向に拡張された平面視で四角形の拡張部3aを有している。当該拡張部3aに平面的に重なると共に接合領域30fおよびドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極30gが設けられている。   The scanning line 3 has a quadrangular extended portion 3 a in a plan view extended in the X and Y directions at the intersection with the data line 6. A bent gate electrode 30g having an opening that overlaps the extension portion 3a in a plan view and that does not overlap the junction region 30f and the drain region 30d is provided.

ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3の拡張部3aとの間に設けられたコンタクトホールCNT1,CNT2によって、走査線3と電気的に接続している。   In the gate electrode 30g, the portion extending in the Y direction overlaps the channel region 30c in a plane. Further, the scanning line 3 is bent by contact holes CNT1 and CNT2 which are bent from the portion overlapping the channel region 30c and extend in the X direction, and the portions facing each other are provided between the extended portions 3a of the scanning line 3, respectively. And is electrically connected.

コンタクトホールCNT1,CNT2は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。   The contact holes CNT1 and CNT2 are rectangular (rectangular) having a long X direction in a plan view, and are provided on both sides so as to sandwich the junction region 30f along the channel region 30c and the junction region 30f of the semiconductor layer 30a. Yes.

データ線6は、Y方向に延在すると共に、走査線3との交差部において同じく四角形の拡張部6aを有し、当該拡張部6aからX方向に突出した突出部6bに設けられたコンタクトホールCNT3によってソース領域30sと電気的に接続している。コンタクトホールCNT3を含む部分がソース電極となっている。一方、ドレイン領域30dの端部にもコンタクトホールCNT4が設けられており、コンタクトホールCNT4を含む部分がドレイン電極となっている。コンタクトホールCNT4に隣り合うようにコンタクトホールCNT5が設けられており、コンタクトホールCNT5は島状に設けられた中継電極6cと電気的に接続されている。   The data line 6 extends in the Y direction, and also has a rectangular extension 6a at the intersection with the scanning line 3, and is a contact hole provided in a protrusion 6b protruding from the extension 6a in the X direction. The CNT3 is electrically connected to the source region 30s. A portion including the contact hole CNT3 serves as a source electrode. On the other hand, a contact hole CNT4 is also provided at the end of the drain region 30d, and a portion including the contact hole CNT4 serves as a drain electrode. A contact hole CNT5 is provided adjacent to the contact hole CNT4, and the contact hole CNT5 is electrically connected to a relay electrode 6c provided in an island shape.

図5(a)に示すように、保持容量16は、一対の容量電極としての第1容量電極16aと第2容量電極16bとを有している。第1容量電極16aは画素Pごとに設けられると共に、走査線3とデータ線6の交差部に重なるように配置されている。また、該交差部に重なった本体部16aaから走査線3に沿ってX方向に突出した突出部16abを有している。つまり、第1容量電極16aは、本体部16aaと突出部16abとを有し、略四角形の島状となっている。   As shown in FIG. 5A, the storage capacitor 16 has a first capacitor electrode 16a and a second capacitor electrode 16b as a pair of capacitor electrodes. The first capacitor electrode 16 a is provided for each pixel P and is disposed so as to overlap the intersection of the scanning line 3 and the data line 6. Moreover, it has the protrusion part 16ab which protruded in X direction along the scanning line 3 from main-body part 16aa overlapped with this crossing part. That is, the first capacitor electrode 16a has a main body portion 16aa and a protruding portion 16ab, and has a substantially rectangular island shape.

これに対して、第2容量電極16bは、複数の画素Pに跨ってY方向に延在する本線部16bcと、第1容量電極16aの本体部16aaと重なるように設けられ、開口領域(図3参照)側に張り出した張り出し部16baと、張り出し部16baから突出し、第1容量電極16aの突出部16abと重なるように設けられた突出部16bbとを有している。   On the other hand, the second capacitor electrode 16b is provided so as to overlap the main line portion 16bc extending in the Y direction across the plurality of pixels P and the main body portion 16aa of the first capacitor electrode 16a. 3) and a protruding portion 16bb protruding from the protruding portion 16ba and provided so as to overlap the protruding portion 16ab of the first capacitor electrode 16a.

第2容量電極16bの張り出し部16baも、上記した走査線3とデータ線6の交差部と平面的に重なるように形成されており、四角形となっている。   The overhanging portion 16ba of the second capacitor electrode 16b is also formed so as to overlap the above-described intersection between the scanning line 3 and the data line 6 and has a quadrangular shape.

第1容量電極16aの突出部16abは、前述したコンタクトホールCNT5と重なる位置までX方向に突出されており、前述したコンタクトホールCNT4およびコンタクトホールCNT5と、コンタクトホールCNT5の隣に配置されたコンタクトホールCNT6とに電気的に接続されている。   The protruding portion 16ab of the first capacitor electrode 16a protrudes in the X direction to a position overlapping the contact hole CNT5 described above, and the contact hole CNT4 and the contact hole CNT5 described above and the contact hole disposed next to the contact hole CNT5. It is electrically connected to CNT6.

第2容量電極16bの突出部16bbは、第1容量電極16aの突出部16abよりもX方向に突出した長さが短く、コンタクトホールCNT5の手前まで延びている。第2容量電極16bは、前述したように複数の画素Pに跨ってY方向に延在しており、前述した容量配線7の第1容量配線として機能している。したがって、固定電位に接続されており、当然のことながら第1容量電極16aが電気的に接続されるコンタクトホールCNT4,CNT5やこの後説明するコンタクトホールCNT7,CNT8とは電気的に接続されていない。   The protrusion 16bb of the second capacitor electrode 16b has a shorter length in the X direction than the protrusion 16ab of the first capacitor electrode 16a, and extends to the front of the contact hole CNT5. As described above, the second capacitor electrode 16b extends in the Y direction across the plurality of pixels P, and functions as the first capacitor wiring of the capacitor wiring 7 described above. Therefore, it is connected to a fixed potential and, of course, is not electrically connected to contact holes CNT4 and CNT5 to which the first capacitor electrode 16a is electrically connected, and contact holes CNT7 and CNT8 described later. .

画素電極15に電気的に接続されるコンタクトホールCNT8は、画素Pの開口隅部に張り出した第2容量電極16bの張り出し部16baと重なると共に、張り出し部16baの外縁から離間した位置に設けられている。また、平面的に他のコンタクトホールCNT5,CNT6,CNT7よりも大きく形成されている。   The contact hole CNT8 that is electrically connected to the pixel electrode 15 overlaps with the projecting portion 16ba of the second capacitor electrode 16b that projects to the corner of the opening of the pixel P, and is provided at a position separated from the outer edge of the projecting portion 16ba. Yes. Moreover, it is larger than other contact holes CNT5, CNT6 and CNT7 in plan view.

図5(a)は、図4に示した薄膜トランジスターの上層に設けられた保持容量における容量電極の配置を示すものである。図5(b)は保持容量の上層に設けられた中継電極や第2容量配線および画素電極、ならびに各コンタクトホールの平面的な配置を示すものである。   FIG. 5A shows the arrangement of the capacitor electrodes in the storage capacitor provided in the upper layer of the thin film transistor shown in FIG. FIG. 5B shows a planar arrangement of the relay electrode, the second capacitor wiring, the pixel electrode, and each contact hole provided in the upper layer of the storage capacitor.

図5(b)に示すように、第2容量配線71は、第2容量電極16bと同様に複数の画素Pに跨ってY方向に延在して設けられ、前述した走査線3とデータ線6との交差部では、X方向において図面上では左側に拡張された拡張部71aを有している。第2容量配線71もまた固定電位に接続される。第1容量配線として機能する第2容量電極16bと第2容量配線71とは、例えば図1に示した表示領域Eの外側の周辺領域まで引き出されてコンタクトホール(図示省略)を介して電気的に接続される。   As shown in FIG. 5B, the second capacitor wiring 71 is provided to extend in the Y direction across the plurality of pixels P similarly to the second capacitor electrode 16b, and the scanning line 3 and the data line described above. 6 has an extended portion 71a extended to the left in the drawing in the X direction. The second capacitor wiring 71 is also connected to a fixed potential. The second capacitor electrode 16b functioning as the first capacitor line and the second capacitor line 71 are, for example, drawn out to a peripheral region outside the display region E shown in FIG. 1 and electrically connected via a contact hole (not shown). Connected to.

また、第2容量配線71からX方向において離間し、コンタクトホールCNT6とコンタクトホールCNT7とに重なる位置に島状(平面視で四角形)の中継電極71bが設けられている。さらに、第2容量電極16bの張り出し部16baと重なると共に、コンタクトホールCNT7およびコンタクトホールCNT8と電気的に接続される中継電極9が設けられている。   In addition, an island-shaped (quadrangle in plan view) relay electrode 71b is provided at a position spaced apart from the second capacitor wiring 71 in the X direction and overlapping the contact hole CNT6 and the contact hole CNT7. Further, a relay electrode 9 is provided that overlaps the overhanging portion 16ba of the second capacitor electrode 16b and is electrically connected to the contact hole CNT7 and the contact hole CNT8.

X方向に突出する突出部9aを有するL字状の中継電極9(図5(b)にハッチングして表示)は、本発明における中継電極の1つの例であって、第1容量電極16aや第2容量電極16b、すなわち保持容量16と同様に非開口領域に設けられている。   An L-shaped relay electrode 9 (shown by hatching in FIG. 5B) having a protruding portion 9a protruding in the X direction is one example of the relay electrode in the present invention, and includes the first capacitor electrode 16a and the Similar to the second capacitor electrode 16 b, that is, the storage capacitor 16, it is provided in the non-opening region.

次に、素子基板10上における配線構造について、図6を参照してさらに詳しく説明する。図6は図4および図5(a)におけるA−A’線に沿った配線構造を示す概略断面図である。   Next, the wiring structure on the element substrate 10 will be described in more detail with reference to FIG. FIG. 6 is a schematic cross-sectional view showing a wiring structure along the line A-A ′ in FIGS. 4 and 5A.

図6に示すように、素子基板10上には、まず走査線3が形成される。走査線3は、半導体層30aを遮光する遮光膜を兼ねており、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。   As shown in FIG. 6, the scanning line 3 is first formed on the element substrate 10. The scanning line 3 also serves as a light-shielding film that shields the semiconductor layer 30a. For example, the scanning line 3 includes a simple metal, an alloy, a metal silicide, a poly, including at least one of metals such as Al, Ti, Cr, W, Ta, and Mo. Silicide, nitride, or a laminate of these can be used and has light shielding properties.

走査線3を覆うように例えば酸化シリコンなどからなる下地絶縁膜11aが形成され、下地絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域30s、接合領域30e、チャネル領域30c、接合領域30f、ドレイン領域30dを有するLDD構造が形成されている。   A base insulating film 11a made of, for example, silicon oxide is formed so as to cover the scanning lines 3, and a semiconductor layer 30a is formed in an island shape on the base insulating film 11a. The semiconductor layer 30a is made of, for example, a polycrystalline silicon film, and impurity ions are implanted to form an LDD structure having the above-described source region 30s, junction region 30e, channel region 30c, junction region 30f, and drain region 30d.

半導体層30aを覆うように例えば酸化シリコンなどからなる第1絶縁膜(ゲート絶縁膜)11bが形成される。さらに第1絶縁膜11bを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。ゲート電極30gは例えば多結晶シリコン膜を用いて形成することができ、同時に下地絶縁膜11aと第1絶縁膜11bとを貫通して走査線3(拡張部3a)とゲート電極30gとを電気的に接続するコンタクトホールCNT1が形成される。なお、図6では図示されていないが、コンタクトホールCNT2(図4参照)も同時に形成される。   A first insulating film (gate insulating film) 11b made of, for example, silicon oxide is formed so as to cover the semiconductor layer 30a. Further, a gate electrode 30g is formed at a position facing the channel region 30c with the first insulating film 11b interposed therebetween. The gate electrode 30g can be formed using, for example, a polycrystalline silicon film, and at the same time, the scanning line 3 (expansion portion 3a) and the gate electrode 30g are electrically connected through the base insulating film 11a and the first insulating film 11b. A contact hole CNT1 connected to is formed. Although not shown in FIG. 6, a contact hole CNT2 (see FIG. 4) is also formed at the same time.

ゲート電極30gと第1絶縁膜11bとを覆うようにして例えば酸化シリコンなどからなる第2絶縁膜11cが形成される。半導体層30aのドレイン領域30dに重なる第1絶縁膜11bと第2絶縁膜11cとを貫通するコンタクトホールCNT4が形成される。続いて、第2絶縁膜11cを覆うように例えばAlなどの遮光性の金属からなる導電膜を成膜してパターニングすることにより、ドレイン領域30dにコンタクトホールCNT4を介して電気的に接続される第1容量電極16aが形成される。   A second insulating film 11c made of, for example, silicon oxide is formed so as to cover the gate electrode 30g and the first insulating film 11b. A contact hole CNT4 penetrating the first insulating film 11b and the second insulating film 11c overlapping the drain region 30d of the semiconductor layer 30a is formed. Subsequently, a conductive film made of a light-shielding metal such as Al is formed and patterned so as to cover the second insulating film 11c, thereby being electrically connected to the drain region 30d through the contact hole CNT4. A first capacitor electrode 16a is formed.

第1容量電極16aのうち第2容量電極16bと対向する部分およびコンタクトホールCNT5が形成される部分を除くようにして例えば酸化シリコンなどからなる第3絶縁膜11dが成膜される、もしくはパターニング形成される。   A third insulating film 11d made of, for example, silicon oxide is formed or patterned so as to exclude the portion of the first capacitor electrode 16a facing the second capacitor electrode 16b and the portion where the contact hole CNT5 is formed. Is done.

第1容量電極16aのうち少なくとも第2容量電極16bと対向する部分に誘電体層16cが成膜される。誘電体層16cとしては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。厚みは、電気容量を考慮して20nm〜30nmとする。 A dielectric layer 16c is formed on at least a portion of the first capacitor electrode 16a facing the second capacitor electrode 16b. As the dielectric layer 16c, a silicon nitride film, a single-layer film such as haunium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or at least one of these single-layer films is used. A multilayer film in which two types of single-layer films are stacked may be used. The thickness is set to 20 nm to 30 nm in consideration of electric capacity.

誘電体層16cを覆うように例えばTiNなどの遮光性の金属窒化物からなる導電膜を成膜してパターニングすることにより、第1容量配線として機能する第2容量電極16bが形成される。なお、第2容量電極16bはパターニングされた誘電体層16cをすべて覆うように形成される。第1容量電極16aを構成する導電膜と異ならせることによって、厚みが20nm〜30nmと薄い誘電体層16cを介して第2容量電極16bをパターニングする際に、先に形成された第1容量電極16aがエッチングされるなどの不具合を防ぐことができる。また、TiNなどの金属窒化物は耐食性や耐摩耗性に優れているので、この後の工程において、第2容量電極16bが損傷すること、すなわち保持容量16に電気的な不具合が生ずることを防止できる。   By forming and patterning a conductive film made of a light-shielding metal nitride such as TiN so as to cover the dielectric layer 16c, the second capacitor electrode 16b functioning as the first capacitor wiring is formed. The second capacitor electrode 16b is formed so as to cover the entire patterned dielectric layer 16c. When the second capacitor electrode 16b is patterned through the thin dielectric layer 16c having a thickness of 20 nm to 30 nm by making it different from the conductive film constituting the first capacitor electrode 16a, the first capacitor electrode previously formed Problems such as etching of 16a can be prevented. Further, since the metal nitride such as TiN is excellent in corrosion resistance and wear resistance, it is possible to prevent the second capacitor electrode 16b from being damaged, that is, the storage capacitor 16 from being electrically damaged in the subsequent steps. it can.

第2容量電極16bを覆うように例えば酸化シリコンなどからなる第4絶縁膜11eが形成される。半導体層30aのソース領域30sと重なる位置に第1絶縁膜11bから第4絶縁膜11eを貫通するコンタクトホールCNT3と、第1容量電極16aの突出部16abと重なる位置に第3絶縁膜11dおよび第4絶縁膜11eを貫通するコンタクトホールCNT5が形成される。
これらのコンタクトホールCNT3,CNT5を埋めるようにして第4絶縁膜11eを覆う例えばAlなどの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、ソース領域30sにコンタクトホールCNT3を介して電気的に接続されるデータ線6(拡張部6a、突出部6bを含む)と、第1容量電極16aにコンタクトホールCNT5を介して電気的に接続される中継電極6cが形成される。
A fourth insulating film 11e made of, for example, silicon oxide is formed so as to cover the second capacitor electrode 16b. A contact hole CNT3 that penetrates the first insulating film 11b to the fourth insulating film 11e at a position that overlaps the source region 30s of the semiconductor layer 30a, and a third insulating film 11d and a second one that overlap with the protruding portion 16ab of the first capacitor electrode 16a. A contact hole CNT5 penetrating the 4 insulating film 11e is formed.
A conductive film made of a light-shielding metal such as Al is formed to cover the fourth insulating film 11e so as to fill the contact holes CNT3 and CNT5. By patterning the conductive film, the contact hole CNT3 is formed in the source region 30s. A data line 6 (including the extended portion 6a and the protruding portion 6b) that is electrically connected to the first capacitor electrode 16a and a relay electrode 6c that is electrically connected to the first capacitor electrode 16a via the contact hole CNT5 are formed. .

データ線6および中継電極6cを覆うように層間絶縁膜12が形成される。層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。   Interlayer insulating film 12 is formed so as to cover data line 6 and relay electrode 6c. The interlayer insulating film 12 is made of, for example, silicon oxide or nitride, and is subjected to a flattening process for flattening surface irregularities caused by covering the region where the TFT 30 is provided. Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating.

中継電極6cと重なる位置に層間絶縁膜12を貫通するコンタクトホールCNT6が形成される。このコンタクトホールCNT6を被覆すると共に層間絶縁膜12を覆うように例えばAlなどの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、第2容量配線71(拡張部71aを含む)と、中継電極71bが形成される。   A contact hole CNT6 penetrating through the interlayer insulating film 12 is formed at a position overlapping the relay electrode 6c. A conductive film made of a light-shielding metal such as Al is formed so as to cover the contact hole CNT6 and the interlayer insulating film 12, and by patterning the conductive film, the second capacitor wiring 71 (the extended portion 71a is formed). The relay electrode 71b is formed.

次に、第2容量配線71と中継電極71bとを覆う層間絶縁膜13が形成される。層間絶縁膜13も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜12と同様に平坦化処理を施してもよい。   Next, the interlayer insulating film 13 that covers the second capacitor wiring 71 and the relay electrode 71b is formed. The interlayer insulating film 13 is also made of, for example, silicon oxide or nitride, and may be planarized in the same manner as the interlayer insulating film 12.

中継電極71bと重なる位置に層間絶縁膜13を貫通するコンタクトホールCNT7が形成される。このコンタクトホールCNT7を被覆すると共に層間絶縁膜13を覆うように例えばAlなどの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、中継電極9(突出部9aを含む)が形成される。   A contact hole CNT7 penetrating the interlayer insulating film 13 is formed at a position overlapping the relay electrode 71b. A conductive film made of a light-shielding metal such as Al is formed so as to cover the contact hole CNT7 and cover the interlayer insulating film 13, and the relay electrode 9 (including the protruding portion 9a) is formed by patterning the conductive film. Is formed.

次に、中継電極9を覆う層間絶縁膜14が形成される。層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜12と同様に平坦化処理を施してもよい。   Next, an interlayer insulating film 14 that covers the relay electrode 9 is formed. The interlayer insulating film 14 is also made of, for example, silicon oxide or nitride, and may be planarized in the same manner as the interlayer insulating film 12.

中継電極9と重なる位置に層間絶縁膜14を貫通するコンタクトホールCNT8が形成される。このコンタクトホールCNT8を被覆すると共に層間絶縁膜14を覆うように例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、中継電極9にコンタクトホールCNT8を介して電気的に接続される画素電極15が形成される。   A contact hole CNT8 penetrating through the interlayer insulating film 14 is formed at a position overlapping the relay electrode 9. A transparent conductive film such as ITO is formed so as to cover the contact hole CNT8 and cover the interlayer insulating film 14, and is electrically connected to the relay electrode 9 via the contact hole CNT8 by patterning the transparent conductive film. A pixel electrode 15 is formed.

このような素子基板10の配線構造によれば、TFT30のドレイン領域30dはコンタクトホールCNT4を介して保持容量16の第1容量電極16aと電気的に接続される。また、第1容量電極16aの突出部16ab、コンタクトホールCNT5、中継電極6c、コンタクトホールCNT6、中継電極71b、コンタクトホールCNT7、中継電極9、コンタクトホールCNT8を介して画素電極15と電気的に接続される。   According to such a wiring structure of the element substrate 10, the drain region 30d of the TFT 30 is electrically connected to the first capacitor electrode 16a of the storage capacitor 16 through the contact hole CNT4. In addition, the pixel electrode 15 is electrically connected via the protrusion 16ab of the first capacitor electrode 16a, the contact hole CNT5, the relay electrode 6c, the contact hole CNT6, the relay electrode 71b, the contact hole CNT7, the relay electrode 9, and the contact hole CNT8. Is done.

上記第1実施形態によれば、以下の効果が得られる。
(1)素子基板10上において、第2容量配線71と画素電極15との間に中継電極9が設けられているので、第2容量配線71とコンタクトホールCNT8との電気的な短絡が防止される。また、第2容量配線71との短絡を考慮しなくてよいので、コンタクトホールCNT8を遮光性を有する第1容量電極16aの本体部16aaや第2容量電極16bの張り出し部16baに対して平面的により内側に配置することが可能となり、コンタクトホールCNT8に起因する光漏れを上記本体部16aaや上記張り出し部16baによって確実に遮光することができる。
つまり、画素Pの開口率を低下させることなく、他の配線との電気的な短絡が防止された画素電極15のコンタクトホールCNT8を有する液晶装置100を提供できる。
According to the first embodiment, the following effects can be obtained.
(1) Since the relay electrode 9 is provided between the second capacitor wiring 71 and the pixel electrode 15 on the element substrate 10, an electrical short circuit between the second capacitor wiring 71 and the contact hole CNT8 is prevented. The In addition, since it is not necessary to consider a short circuit with the second capacitor wiring 71, the contact hole CNT8 is planar with respect to the main body portion 16aa of the first capacitor electrode 16a having light shielding properties and the overhanging portion 16ba of the second capacitor electrode 16b. Thus, light leakage caused by the contact hole CNT8 can be reliably shielded by the main body 16aa and the overhanging portion 16ba.
That is, it is possible to provide the liquid crystal device 100 having the contact hole CNT8 of the pixel electrode 15 in which an electrical short circuit with other wiring is prevented without reducing the aperture ratio of the pixel P.

(2)容量配線7は、第1容量配線としての第2容量電極16bと第2容量配線71とにより構成されているので、第2容量電極16b単独に比べて、電気抵抗を低減できる。
また、保持容量16における第2容量電極16bが第1容量配線として機能しているので、素子基板10上において第2容量電極16bとは別層に第1容量配線を設ける場合に比べて、素子基板10上における配線構造を簡略化できる。
(2) Since the capacitor wiring 7 is composed of the second capacitor electrode 16b and the second capacitor wiring 71 as the first capacitor wiring, the electric resistance can be reduced as compared with the second capacitor electrode 16b alone.
In addition, since the second capacitor electrode 16b in the storage capacitor 16 functions as the first capacitor wiring, the element capacitor 10 is compared with the case where the first capacitor wiring is provided in a layer different from the second capacitor electrode 16b on the element substrate 10. The wiring structure on the substrate 10 can be simplified.

(3)画素電極15と中継電極9とを電気的に接続させるコンタクトホールCNT8は、中継電極9に対して半導体層30a側に設けられたコンタクトホールCNT5,CNT6,CNT7よりも平面的に大きく形成されている。これにより、中継電極9よりも抵抗が高いITOなどの透明導電膜を用いて画素電極15を形成しても、画素電極15と中継電極9との電気的に安定した接続を実現できる。   (3) The contact hole CNT8 that electrically connects the pixel electrode 15 and the relay electrode 9 is formed to be larger in plan view than the contact holes CNT5, CNT6, and CNT7 provided on the semiconductor layer 30a side with respect to the relay electrode 9. Has been. Thereby, even if the pixel electrode 15 is formed using a transparent conductive film such as ITO having a higher resistance than the relay electrode 9, an electrically stable connection between the pixel electrode 15 and the relay electrode 9 can be realized.

(第2実施形態)
<電子機器>
図7は電子機器としての投射型表示装置の構成を示す概略図である。図7に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
(Second Embodiment)
<Electronic equipment>
FIG. 7 is a schematic diagram illustrating a configuration of a projection display device as an electronic apparatus. As shown in FIG. 7, a projection display apparatus 1000 as an electronic apparatus according to the present embodiment includes a polarization illumination apparatus 1100 arranged along the system optical axis L, and two dichroic mirrors 1104 and 1105 as light separation elements. Three reflection mirrors 1106, 1107, 1108, five relay lenses 1201, 1202, 1203, 1204, 1205, three transmissive liquid crystal light valves 1210, 1220, 1230 as light modulation means, and a light combining element As a cross dichroic prism 1206 and a projection lens 1207.

偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 1104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 1100. Another dichroic mirror 1105 reflects the green light (G) transmitted through the dichroic mirror 1104 and transmits the blue light (B).

ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the dichroic mirror 1104 is reflected by the reflection mirror 1106 and then enters the liquid crystal light valve 1210 via the relay lens 1205.
Green light (G) reflected by the dichroic mirror 1105 enters the liquid crystal light valve 1220 via the relay lens 1204.
The blue light (B) transmitted through the dichroic mirror 1105 enters the liquid crystal light valve 1230 via a light guide system including three relay lenses 1201, 1202, 1203 and two reflection mirrors 1107, 1108.

液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。   The liquid crystal light valves 1210, 1220, and 1230 are disposed to face the incident surfaces of the cross dichroic prism 1206 for each color light. The color light incident on the liquid crystal light valves 1210, 1220, and 1230 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 1206. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected on the screen 1300 by the projection lens 1207 which is a projection optical system, and the image is enlarged and displayed.

液晶ライトバルブ1210は、上述した第1実施形態の液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。   The liquid crystal light valve 1210 is the one to which the liquid crystal device 100 of the first embodiment described above is applied. The liquid crystal device 100 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and the emission side of colored light. The same applies to the other liquid crystal light valves 1220 and 1230.

このような投射型表示装置1000によれば、画素Pにおいて所望の開口率が確保された液晶装置100を液晶ライトバルブ1210,1220,1230として用いているので、偏光照明装置1100から発する光を有効に利用して明るい表示品位が実現されている。   According to such a projection display device 1000, the liquid crystal device 100 in which a desired aperture ratio is secured in the pixel P is used as the liquid crystal light valves 1210, 1220, and 1230. Therefore, the light emitted from the polarization illumination device 1100 is effectively used. The bright display quality is realized by using it.

上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。   Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.

(変形例1)上記第1実施形態の液晶装置100における中継電極9の形状は、これに限定されない。図8は変形例の中継電極を示す概略平面図である。例えば、図8に示すように、変形例の中継電極9は、画素Pを実質的に区画する非開口領域に設けられ、データ線6に沿ってY方向に突出した突出部9bと、走査線3に沿ってX方向に突出した突出部9cとを有している。画素電極15はこれらの突出部9b,9cに重なるように配置されている。
このような中継電極9の形状によれば、画素Pにおける画素電極15の四辺部を液晶層50に近い側に配置された遮光性の中継電極9によって、遮光することができる。したがって、フリッカーなどに起因する画素Pの光漏れを広い視角範囲で遮光することができる。
(Modification 1) The shape of the relay electrode 9 in the liquid crystal device 100 of the first embodiment is not limited to this. FIG. 8 is a schematic plan view showing a relay electrode according to a modification. For example, as shown in FIG. 8, the relay electrode 9 of the modification is provided in a non-opening region that substantially partitions the pixel P, and includes a protruding portion 9 b that protrudes in the Y direction along the data line 6, and a scanning line. 3 and a protruding portion 9c protruding in the X direction. The pixel electrode 15 is disposed so as to overlap the protruding portions 9b and 9c.
According to such a shape of the relay electrode 9, the four sides of the pixel electrode 15 in the pixel P can be shielded by the light-shielding relay electrode 9 disposed on the side close to the liquid crystal layer 50. Therefore, light leakage of the pixel P due to flicker or the like can be shielded in a wide viewing angle range.

(変形例2)上記第1実施形態の液晶装置100における容量配線7の構成は、これに限定されない。例えば、複数の画素Pに跨ってY方向に延在する第2容量電極16bを容量配線7として用い、第2容量配線71はシールド層として機能させてもよい。これによれば、画像の表示に対応した信号をデータ線6に与えたときに、隣り合う画素電極15間で電位差が生じ発生した電界によって、データ線6にノイズが乗ることをシールド層を設けることで低減することができる。   (Modification 2) The configuration of the capacitor wiring 7 in the liquid crystal device 100 of the first embodiment is not limited to this. For example, the second capacitor electrode 16b extending in the Y direction across the plurality of pixels P may be used as the capacitor wiring 7, and the second capacitor wiring 71 may function as a shield layer. According to this, when a signal corresponding to image display is applied to the data line 6, a shield layer is provided to prevent noise on the data line 6 due to an electric field generated by a potential difference between adjacent pixel electrodes 15. Can be reduced.

(変形例3)TFT30における半導体層30aは、上記実施形態のように走査線3と重なるように配置されることに限定されない。例えば、データ線6と重ねる配置や半導体層30aを途中で折り曲げて、走査線3とデータ線6とに重ねるように配置したとしても、本願の中継電極9およびコンタクトホールCNT8の構成を適用することができる。   (Modification 3) The semiconductor layer 30a in the TFT 30 is not limited to be disposed so as to overlap the scanning line 3 as in the above embodiment. For example, the arrangement of the relay electrode 9 and the contact hole CNT8 of the present application is applied even if the semiconductor layer 30a is arranged to be overlapped with the data line 6 or the semiconductor layer 30a is bent in the middle so as to be overlapped with the scanning line 3 and the data line 6. Can do.

(変形例4)上記素子基板10の配線構造を適用可能な電気光学装置は、上記透過型の液晶装置100に限定されない。例えば、画素電極15がAlなどの反射性を有する金属材料により形成された反射型の液晶装置にも適用することができる。反射型の液晶装置では、素子基板10の材料としてシリコン基板を用いてもよい。
また、トランジスターを備えたアクティブ駆動型の電気光学装置であって、例えば有機EL(Electro Luminessence)装置、電気泳動装置などの表示装置にも適用することができる。
(Modification 4) The electro-optical device to which the wiring structure of the element substrate 10 can be applied is not limited to the transmissive liquid crystal device 100. For example, the present invention can also be applied to a reflective liquid crystal device in which the pixel electrode 15 is formed of a reflective metal material such as Al. In the reflective liquid crystal device, a silicon substrate may be used as the material of the element substrate 10.
Further, it is an active drive type electro-optical device including a transistor, and can be applied to a display device such as an organic EL (Electro Luminessence) device or an electrophoresis device.

(変形例5)上記液晶装置100が適用される電子機器は、上記実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。   (Modification 5) The electronic apparatus to which the liquid crystal device 100 is applied is not limited to the projection display device 1000 of the above embodiment. For example, projection-type HUD (head-up display), direct-view type HMD (head-mounted display), electronic book, personal computer, digital still camera, LCD TV, viewfinder type or monitor direct-view type video recorder, car navigation system It can be suitably used as a display unit of an information terminal device such as an electronic notebook or POS.

3…走査線、6…データ線、9…中継電極、9b,9c…中継電極の突出部、10…素子基板、15…画素電極、16…保持容量、16a…第1容量電極、16aa…第1容量電極の本体部、16b…第2容量電極、16ba…第2容量電極の張り出し部、100…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置、CNT8…画素電極のコンタクトホール。   DESCRIPTION OF SYMBOLS 3 ... Scanning line, 6 ... Data line, 9 ... Relay electrode, 9b, 9c ... Projection part of relay electrode, 10 ... Element substrate, 15 ... Pixel electrode, 16 ... Retention capacity, 16a ... First capacity electrode, 16aa ... 1 body electrode body, 16b ... second capacitor electrode, 16ba ... second capacitor electrode projection, 100 ... liquid crystal device as electro-optical device, 1000 ... projection type display device as electronic device, CNT8 ... pixel electrode Contact hole.

Claims (6)

画素電極と、
前記画素電極に対応して設けられたトランジスターと、
前記トランジスターと前記画素電極との間に、前記トランジスターの半導体層を覆うように設けられた遮光性の容量配線と、
前記容量配線と前記画素電極との間に、前記画素電極とコンタクトホールを介して電気的に接続された中継電極と、を備え、
前記容量配線は、前記画素電極に対する画素の開口隅部に張り出した張り出し部を有し、
前記コンタクトホールは、前記張り出し部と重なるように形成されていることを特徴とする電気光学装置。
A pixel electrode;
A transistor provided corresponding to the pixel electrode;
A light-shielding capacitive wiring provided so as to cover the semiconductor layer of the transistor between the transistor and the pixel electrode;
A relay electrode electrically connected to the pixel electrode via a contact hole between the capacitor wiring and the pixel electrode;
The capacitor wiring has a protruding portion that protrudes at an opening corner of the pixel with respect to the pixel electrode,
The electro-optical device, wherein the contact hole is formed so as to overlap the overhanging portion.
前記容量配線は、前記張り出し部を有する第1容量配線と、基板上において前記第1容量配線よりも上層に設けられ、前記第1容量配線に電気的に接続される第2容量配線とを有し、
前記中継電極は、前記第2容量配線と前記画素電極との間に設けられていることを特徴とする請求項1に記載の電気光学装置。
The capacitor wiring includes a first capacitor wiring having the projecting portion and a second capacitor wiring provided on the substrate in an upper layer than the first capacitor wiring and electrically connected to the first capacitor wiring. And
The electro-optical device according to claim 1, wherein the relay electrode is provided between the second capacitor wiring and the pixel electrode.
前記画素電極に電気的に接続される保持容量を有し、
前記保持容量における一対の容量電極のうちの一方の容量電極が前記第1容量配線を構成していることを特徴とする請求項2に記載の電気光学装置。
A storage capacitor electrically connected to the pixel electrode;
3. The electro-optical device according to claim 2, wherein one of the pair of capacitor electrodes in the storage capacitor constitutes the first capacitor wiring.
前記トランジスターに電気的に接続され、互いに交差する走査線とデータ線とを備え、
前記中継電極は遮光性を有し、前記走査線と前記データ線との交差部に重なると共に、前記走査線の延在方向と前記データ線の延在方向とに突出した突出部を有していることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
A scanning line and a data line electrically connected to the transistor and intersecting each other;
The relay electrode has a light-shielding property, and has a protruding portion that protrudes in an extending direction of the scanning line and an extending direction of the data line, and overlaps an intersection of the scanning line and the data line. The electro-optical device according to claim 1, wherein the electro-optical device is provided.
前記中継電極に対して、前記画素電極側の前記コンタクトホールは、前記半導体層側のコンタクトホールよりも平面的に大きいことを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。   5. The electro-optical device according to claim 1, wherein the contact hole on the pixel electrode side with respect to the relay electrode is planarly larger than the contact hole on the semiconductor layer side. apparatus. 請求項1乃至5のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2011122159A 2011-05-31 2011-05-31 Electro-optical device and electronic apparatus Withdrawn JP2012252033A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011122159A JP2012252033A (en) 2011-05-31 2011-05-31 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011122159A JP2012252033A (en) 2011-05-31 2011-05-31 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2012252033A true JP2012252033A (en) 2012-12-20
JP2012252033A5 JP2012252033A5 (en) 2014-05-15

Family

ID=47524939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011122159A Withdrawn JP2012252033A (en) 2011-05-31 2011-05-31 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2012252033A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473452A (en) * 2017-09-08 2019-03-15 株式会社日本有机雷特显示器 Display device
CN114424270A (en) * 2019-09-30 2022-04-29 夏普株式会社 Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063957A (en) * 2007-09-10 2009-03-26 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2009063994A (en) * 2007-08-09 2009-03-26 Seiko Epson Corp Electro-optical device and electronic equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063994A (en) * 2007-08-09 2009-03-26 Seiko Epson Corp Electro-optical device and electronic equipment
JP2009063957A (en) * 2007-09-10 2009-03-26 Seiko Epson Corp Electro-optical device and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473452A (en) * 2017-09-08 2019-03-15 株式会社日本有机雷特显示器 Display device
JP2019049595A (en) * 2017-09-08 2019-03-28 株式会社Joled Display device
US11063109B2 (en) 2017-09-08 2021-07-13 Joled Inc. Display unit
CN109473452B (en) * 2017-09-08 2023-05-19 株式会社日本有机雷特显示器 Display device
CN114424270A (en) * 2019-09-30 2022-04-29 夏普株式会社 Display device
CN114424270B (en) * 2019-09-30 2023-07-11 夏普株式会社 Display device

Similar Documents

Publication Publication Date Title
JP5834705B2 (en) Electro-optical device and electronic apparatus
JP5895473B2 (en) Liquid crystal device and electronic device
JP2014206622A (en) Liquid crystal device driving method, liquid crystal device, electronic apparatus
JP6044358B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2018101067A (en) Electro-optic device and electronic equipment
JP5794013B2 (en) Electro-optical device and electronic apparatus
JP5919636B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2012078624A (en) Electric optical device and electronic equipment
JP2015094880A (en) Electro-optic device and electronic apparatus
JP2012103385A (en) Electro-optic device and electronic apparatus
JP5919890B2 (en) Electro-optical device and electronic apparatus
JP5609583B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6303748B2 (en) ELECTRO-OPTICAL DEVICE, OPTICAL UNIT, AND ELECTRONIC DEVICE
JP6044700B2 (en) Electro-optical device and electronic apparatus
JP2012181308A (en) Electro-optical device and electronic device
US11119376B2 (en) Electro-optical device and electronic apparatus
JP5754207B2 (en) Liquid crystal device and electronic device
JP2012252033A (en) Electro-optical device and electronic apparatus
JP5849605B2 (en) Electro-optical device and electronic apparatus
JP5747586B2 (en) Electro-optical device and electronic apparatus
JP5975141B2 (en) Electro-optical device and electronic apparatus
JP2012220753A (en) Electro-optic device and electronic apparatus
JP6103091B2 (en) Liquid crystal device and electronic device
JP2013057710A (en) Liquid crystal device, manufacturing method therefor, and electronic apparatus
JP2013076848A (en) Electro-optical apparatus, method for manufacturing electro-optical apparatus, and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150304