JP2012220753A - Electro-optic device and electronic apparatus - Google Patents

Electro-optic device and electronic apparatus Download PDF

Info

Publication number
JP2012220753A
JP2012220753A JP2011087007A JP2011087007A JP2012220753A JP 2012220753 A JP2012220753 A JP 2012220753A JP 2011087007 A JP2011087007 A JP 2011087007A JP 2011087007 A JP2011087007 A JP 2011087007A JP 2012220753 A JP2012220753 A JP 2012220753A
Authority
JP
Japan
Prior art keywords
capacitor electrode
conductive film
electrode
capacitor
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011087007A
Other languages
Japanese (ja)
Inventor
Masatsugu Nakagawa
雅嗣 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011087007A priority Critical patent/JP2012220753A/en
Publication of JP2012220753A publication Critical patent/JP2012220753A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device capable of achieving a retention volume having desired electric capacitance even for high definition pixels and an electronic apparatus having the same.SOLUTION: An electro-optic device includes: a data line 6a and a scan line 3a; a transistor 30 provided for corresponding to intersection of the data line 6a and scan line 3a; and a retention volume that is electrically connected with the transistor 30 and in which a first capacitor electrode 16a and a second capacitor electrode 16b are placed oppositely via a dielectric layer. The first capacitor electrode 16a includes a first conductive film and a second conductive film covering the upper and side faces of the first conductive film. The second capacitor electrode 16b opposes to the first capacitor electrode 16a on the upper and side faces of the first capacitor electrode 16a via the dielectric layer to form the retention volume.

Description

本発明は、電気光学装置および電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus.

上記電気光学装置として、画素ごとに薄膜トランジスターなどのスイッチング素子が設けられたアクティブ駆動型の液晶装置が知られている。アクティブ駆動型の液晶装置は、一対の電極間に液晶層を有し、画素ごとに書き込まれた画像信号は、該一対の電極と液晶層とからなる電気容量において一時的に保持される。これに加えて、該画像信号を所定の期間電気的に保持する保持容量が画素ごとに設けられている。   As the electro-optical device, an active drive type liquid crystal device in which a switching element such as a thin film transistor is provided for each pixel is known. An active drive type liquid crystal device has a liquid crystal layer between a pair of electrodes, and an image signal written for each pixel is temporarily held in an electric capacitor including the pair of electrodes and the liquid crystal layer. In addition, a storage capacitor for electrically holding the image signal for a predetermined period is provided for each pixel.

例えば、特許文献1には、トランジスターの半導体層を覆う遮光部が、基板上において順次に積層された下容量電極および上容量電極を有し、いずれか一方の容量電極が画素電極に電気的に接続された容量素子である電気光学装置が開示されている。つまり、容量素子が非開口領域に設けられているので、容量素子を設けることに伴う画素の開口率の低下が防止された構造となっている。   For example, in Patent Document 1, a light-shielding portion that covers a semiconductor layer of a transistor has a lower capacitor electrode and an upper capacitor electrode that are sequentially stacked on a substrate, and one of the capacitor electrodes is electrically connected to a pixel electrode. An electro-optical device that is a connected capacitive element is disclosed. In other words, since the capacitive element is provided in the non-opening region, a reduction in the aperture ratio of the pixel due to the provision of the capacitive element is prevented.

特開2009−63994号公報JP 2009-63994 A

しかしながら、上記特許文献1の画素の構造では、画素が高精細になるにつれて所望の電気容量を有する容量素子の形成が困難になるという課題がある。   However, the pixel structure of Patent Document 1 has a problem in that it becomes difficult to form a capacitor element having a desired electric capacity as the pixel becomes high definition.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]本適用例の電気光学装置は、データ線及び走査線と、前記データ線と前記走査線との交差に対応して設けられたトランジスターと、前記トランジスターに電気的に接続され、第1容量電極と第2容量電極とが誘電体層を介して対向配置される保持容量と、を備え、前記第1容量電極は、第1導電膜と前記第1導電膜の上面及び側面を覆う第2導電膜とを有し、前記第2容量電極は、前記第1容量電極の上面及び側面において前記誘電体層を介して前記第1容量電極と対向して前記保持容量を形成することを特徴とする。   Application Example 1 An electro-optical device according to this application example is electrically connected to a data line and a scanning line, a transistor provided corresponding to an intersection of the data line and the scanning line, and the transistor, A storage capacitor in which a first capacitor electrode and a second capacitor electrode are arranged to face each other with a dielectric layer interposed therebetween, and the first capacitor electrode has an upper surface and side surfaces of the first conductive film and the first conductive film. A second conductive film covering the second capacitive electrode, and the second capacitive electrode forms the storage capacitor opposite to the first capacitive electrode through the dielectric layer on an upper surface and a side surface of the first capacitive electrode. It is characterized by.

この構成によれば、第1容量電極と第2容量電極とが誘電体層を介して重なった部分において、双方が同じ形状の平坦な容量電極である場合に比べて、第1容量電極における第1導電膜の上面及び側面を覆う第2導電膜と誘電体層を介して重なるように第2容量電極が設けられているので、実質的に双方の容量電極が重なり合う面積を増やすことが可能となる。言い換えれば、画素が高精細になったとしても所望の電気容量を有する保持容量を確保することができる。すなわち、安定した電気光学特性を有する電気光学装置を提供できる。
また、第1導電膜は第2導電膜によって保護されるので、第1容量電極と重なるように第2容量電極を例えばフォトリソグラフィ法を用いてパターニング形成するにあたり、現像液やエッチング液などの薬品類を用いたとしても、第1容量電極を構成するところの第1導電膜が損傷したり、劣化するなどの不具合を防止することができる。
According to this configuration, in the portion where the first capacitor electrode and the second capacitor electrode overlap with each other through the dielectric layer, the first capacitor electrode in the first capacitor electrode is compared with the case where both are flat capacitor electrodes having the same shape. Since the second capacitor electrode is provided so as to overlap the second conductive film covering the upper surface and the side surface of the one conductive film via the dielectric layer, it is possible to substantially increase the area where both the capacitive electrodes overlap. Become. In other words, a storage capacitor having a desired electric capacity can be ensured even if the pixel has high definition. That is, an electro-optical device having stable electro-optical characteristics can be provided.
In addition, since the first conductive film is protected by the second conductive film, a chemical such as a developer or an etchant is used in patterning the second capacitor electrode by using, for example, a photolithography method so as to overlap the first capacitor electrode. Even if the kind is used, it is possible to prevent the first conductive film constituting the first capacitor electrode from being damaged or deteriorated.

[適用例2]上記適用例の電気光学装置において、前記第1導電膜は、前記データ線と前記走査線との交差部において、平面的に前記データ線又は前記走査線の延在する方向に延在する本線部と、平面的に前記本線部と交差する方向に突出する複数の突出部とを有してなることを特徴とする。
この構成によれば、第1容量電極と第2容量電極とが重なる部分において、第1導電膜が本線部から突出する複数の突出部を有することにより、第1導電膜の平面的な周長を第2容量電極に比べて長くすることができる。すなわち、本線部だけで構成する場合に比べて保持容量における電気容量を増加させることができる。
Application Example 2 In the electro-optical device according to the application example, the first conductive film is planarly extended in a direction in which the data line or the scanning line extends at an intersection of the data line and the scanning line. It has a main line portion that extends and a plurality of protrusion portions that protrude in a direction that intersects the main line portion in plan view.
According to this configuration, since the first conductive film has the plurality of protrusions protruding from the main line portion in the portion where the first capacitor electrode and the second capacitor electrode overlap, the planar peripheral length of the first conductive film. Can be made longer than the second capacitor electrode. That is, the electric capacity in the storage capacitor can be increased as compared with the case where only the main line portion is used.

[適用例3]上記適用例の電気光学装置において、前記第2導電膜及び前記第2容量電極は、前記第1導電膜における前記複数の突出部の間の領域を含んで形成されていることが好ましい。
この構成によれば、第1容量電極の実質的な表面積をさらに増やすことができ、保持容量における電気容量をさらに増加させることができる。
Application Example 3 In the electro-optical device according to the application example, the second conductive film and the second capacitor electrode are formed so as to include a region between the plurality of protrusions in the first conductive film. Is preferred.
According to this configuration, the substantial surface area of the first capacitor electrode can be further increased, and the electric capacity in the storage capacitor can be further increased.

[適用例4]上記適用例の電気光学装置において、前記第1導電膜は、前記データ線と前記走査線との交差部において、平面的に開口部を有してなるとしてもよい。   Application Example 4 In the electro-optical device according to the application example described above, the first conductive film may have an opening in a plane at an intersection between the data line and the scanning line.

この構成によれば、第1導電膜に開口部を設けることにより、第2容量電極に比べて平面的に長い周長を実現することができる。   According to this configuration, by providing the opening in the first conductive film, it is possible to realize a circumferential length longer than that of the second capacitor electrode.

[適用例5]上記適用例の電気光学装置において、前記第2導電膜及び前記第2容量電極は、前記第1導電膜における前記開口部の領域を含んで形成されていることが好ましい。   Application Example 5 In the electro-optical device according to the application example described above, it is preferable that the second conductive film and the second capacitor electrode are formed so as to include the region of the opening in the first conductive film.

この構成によれば、第1容量電極の実質的な表面積をさらに増やすことができ、保持容量における電気容量をさらに増加させることができる。   According to this configuration, the substantial surface area of the first capacitor electrode can be further increased, and the electric capacity in the storage capacitor can be further increased.

[適用例6]本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、安定した電気光学特性を有する電気光学装置を備えた電子機器を提供することができる。
Application Example 6 An electronic apparatus according to this application example includes the electro-optical device according to the application example described above.
According to this configuration, it is possible to provide an electronic apparatus including an electro-optical device having stable electro-optical characteristics.

(a)は液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。(A) is a schematic plan view which shows the structure of a liquid crystal device, (b) is a schematic sectional drawing cut | disconnected by the H-H 'line | wire of (a). 液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device. 第1実施形態の液晶装置における画素の配置を示す概略平面図。FIG. 2 is a schematic plan view showing the arrangement of pixels in the liquid crystal device of the first embodiment. (a)および(b)は第1実施形態の液晶装置における画素の構成を示す概略平面図。(A) And (b) is a schematic plan view which shows the structure of the pixel in the liquid crystal device of 1st Embodiment. 図4(a)のA−A’線で切った画素の構造を示す概略断面図。FIG. 5 is a schematic cross-sectional view illustrating the structure of a pixel cut along line A-A ′ in FIG. 図4(b)のB−B’線で切った保持容量の構造を示す概略断面図。FIG. 5 is a schematic cross-sectional view showing a structure of a storage capacitor cut along line B-B ′ in FIG. (a)は第1容量電極における第1導電膜の形状を示す概略斜視図、(b)は(a)のC−C’線で切ったときの保持容量の構造を示す断面図。(A) is a schematic perspective view which shows the shape of the 1st electrically conductive film in a 1st capacity | capacitance electrode, (b) is sectional drawing which shows the structure of a storage capacity when it cuts by the C-C 'line | wire of (a). 電子機器としての投射型表示装置の構成を示す概略図。Schematic which shows the structure of the projection type display apparatus as an electronic device. 変形例の保持容量における第1容量電極の形状を示す概略平面図。The schematic plan view which shows the shape of the 1st capacity | capacitance electrode in the storage capacity of a modification. 変形例のコンタクトホールの構成を示す概略断面図。The schematic sectional drawing which shows the structure of the contact hole of a modification.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

(第1実施形態)
本実施形態では、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
(First embodiment)
In the present embodiment, an active matrix liquid crystal device as an electro-optical device including a thin film transistor (TFT) as a pixel switching element will be described as an example. This liquid crystal device can be suitably used as, for example, a light modulation element (liquid crystal light valve) of a projection type display device (liquid crystal projector) described later.

<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
<Liquid crystal device>
First, a liquid crystal device as an electro-optical device according to this embodiment will be described with reference to FIGS. 1 and 2. 1A is a schematic plan view showing the configuration of the liquid crystal device, FIG. 1B is a schematic cross-sectional view taken along line HH ′ of FIG. 1A, and FIG. 2 is an electrical configuration of the liquid crystal device. FIG.

図1(a)および(b)に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英などのガラス基板が用いられている。   As shown in FIGS. 1A and 1B, a liquid crystal device 100 according to the present embodiment includes an element substrate 10 and a counter substrate 20 that are disposed to face each other, and a liquid crystal layer 50 that is sandwiched between the pair of substrates. . As the element substrate 10 and the counter substrate 20, a transparent glass substrate such as quartz is used.

素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。   The element substrate 10 is slightly larger than the counter substrate 20, and both substrates are bonded via a seal material 40 arranged in a frame shape, and liquid crystal having positive or negative dielectric anisotropy is sealed in the gap. A liquid crystal layer 50 is formed. For the sealing material 40, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. A spacer (not shown) is mixed in the sealing material 40 to keep the distance between the pair of substrates constant.

額縁状に配置されたシール材40の内側には、同じく額縁状に遮光膜21が設けられている。遮光膜21は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜21の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。   A light shielding film 21 is similarly provided in a frame shape inside the sealing material 40 arranged in a frame shape. The light shielding film 21 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding film 21 is a display region E having a plurality of pixels P. Although not shown in FIG. 1, the display area E is also provided with a light-shielding portion that divides a plurality of pixels P in a plane.

素子基板10の1辺部に沿ったシール材40との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
なお、検査回路103の配置はこれに限定されず、データ線駆動回路101と表示領域Eとの間のシール材40の内側に沿った位置に設けてもよい。
A data line driving circuit 101 is provided between the element substrate 10 and the sealing material 40 along one side. Further, an inspection circuit 103 is provided inside the sealing material 40 along the other one side facing the one side. Further, a scanning line driving circuit 102 is provided inside the sealing material 40 along the other two sides orthogonal to the one side and facing each other. A plurality of wirings 105 that connect the two scanning line driving circuits 102 are provided inside the sealing material 40 on the other side facing the one side. Wirings connected to the data line driving circuit 101 and the scanning line driving circuit 102 are connected to a plurality of external connection terminals 104 arranged along the one side.
Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction.
The arrangement of the inspection circuit 103 is not limited to this, and the inspection circuit 103 may be provided at a position along the inner side of the sealing material 40 between the data line driving circuit 101 and the display area E.

図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor)30と、信号配線と、これらを覆う配向膜18とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。
As shown in FIG. 1B, on the surface of the element substrate 10 on the liquid crystal layer 50 side, a light-transmitting pixel electrode 15 provided for each pixel P and a thin film transistor (TFT; Thin Film) as a switching element. Transistor) 30, signal wiring, and an alignment film 18 covering these are formed.
In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the TFT 30 to make the switching operation unstable. The light shielding structure will be described later.

対向基板20の液晶層50側の表面には、遮光膜21と、これを覆うように成膜された層間膜層22と、層間膜層22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。   On the surface of the counter substrate 20 on the liquid crystal layer 50 side, a light shielding film 21, an interlayer film layer 22 formed so as to cover the light shielding film 21, and a common electrode 23 provided so as to cover the interlayer film layer 22 are shared. An alignment film 24 covering the electrode 23 is provided.

遮光膜21は、図1(a)に示すように平面的にデータ線駆動回路101や走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   As shown in FIG. 1A, the light shielding film 21 is provided in a frame shape at a position where the data line driving circuit 101, the scanning line driving circuit 102, and the inspection circuit 103 overlap in plan view. Thus, the light incident from the counter substrate 20 side is shielded, and the malfunction of the peripheral circuits including these drive circuits due to the light is prevented. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

層間膜層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜21を覆うように設けられている。このような層間膜層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。   The interlayer film layer 22 is made of an inorganic material such as silicon oxide, for example, and is provided so as to cover the light shielding film 21 with light transmittance. Examples of a method for forming such an interlayer film layer 22 include a method of forming a film using a plasma CVD method or the like.

共通電極23は、例えばITOなどの透明導電膜からなり、層間膜層22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。   The common electrode 23 is made of, for example, a transparent conductive film such as ITO, and covers the interlayer film layer 22 and, as shown in FIG. 1A, the element substrate 10 side by the vertical conduction parts 106 provided at the four corners of the counter substrate 20. It is electrically connected to the wiring.

画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。   The alignment film 18 covering the pixel electrode 15 and the alignment film 24 covering the common electrode 23 are selected based on the optical design of the liquid crystal device 100. For example, an organic material such as polyimide is formed, and the surface thereof is rubbed so that liquid crystal molecules are subjected to a substantially horizontal alignment treatment, or an inorganic material such as SiOx (silicon oxide) is vapor-phase grown. And a film formed by a method and aligned substantially perpendicularly to liquid crystal molecules.

図2に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、データ線6a沿って平行するように配置された容量線3bとを有する。
走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
As shown in FIG. 2, the liquid crystal device 100 is disposed so as to be parallel to the plurality of scanning lines 3 a and the plurality of data lines 6 a as signal lines that are insulated and orthogonal to each other at least in the display region E along the data lines 6 a. Capacitance line 3b.
The direction in which the scanning line 3a extends is the X direction, and the direction in which the data line 6a extends is the Y direction.

走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。   A pixel electrode 15, a TFT 30, and a storage capacitor 16 are provided in a region divided by the scanning line 3a, the data line 6a, the capacitor line 3b, and these signal lines, and these constitute a pixel circuit of the pixel P. is doing.

走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
The scanning line 3 a is electrically connected to the gate of the TFT 30, and the data line 6 a is electrically connected to the source of the TFT 30. The pixel electrode 15 is electrically connected to the drain of the TFT 30.
The data line 6a is connected to the data line driving circuit 101 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 101 to the pixels P. The scanning line 3a is connected to a scanning line driving circuit 102 (see FIG. 1), and supplies scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 102 to each pixel P. The image signals D1 to Dn supplied from the data line driving circuit 101 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 102 supplies the scanning signals SC1 to SCm to the scanning line 3a in a pulse-sequential manner at a predetermined timing.

液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは、後述するが、保持容量16は、遮光性の第1容量電極および第2容量電極との間に誘電体層を有するものである。また、上記第1容量電極が上記容量線3bの機能を果たしており、上記第2容量電極と重なった部分において、第1容量電極が第2容量電極に比べて平面的に長い周長を有している。これにより、双方が同じ形状の容量電極である場合に比べて実質的な表面積を増やすことができ、保持容量16において所望の電気容量が確保されている。また、容量線3b(第1容量電極)は、固定電位に接続されている。
In the liquid crystal device 100, the TFT 30 that is a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6a are supplied to the pixel electrode 15 at a predetermined timing. It is the structure written in. The predetermined level of image signals D1 to Dn written to the liquid crystal layer 50 via the pixel electrode 15 is held for a certain period between the pixel electrode 15 and the common electrode 23 arranged to face each other via the liquid crystal layer 50. The
In order to prevent the held image signals D1 to Dn from leaking, the holding capacitor 16 is connected in parallel with the liquid crystal capacitor formed between the pixel electrode 15 and the common electrode 23. The storage capacitor 16 is provided between the drain of the TFT 30 and the capacitor line 3b. As will be described in detail later, the storage capacitor 16 has a dielectric layer between the light-shielding first capacitor electrode and the second capacitor electrode. In addition, the first capacitor electrode functions as the capacitor line 3b, and the first capacitor electrode has a longer planar length in comparison with the second capacitor electrode in a portion overlapping the second capacitor electrode. ing. As a result, the substantial surface area can be increased compared to the case where both are capacitive electrodes having the same shape, and a desired electric capacity is secured in the storage capacitor 16. Further, the capacitor line 3b (first capacitor electrode) is connected to a fixed potential.

なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。   Note that a data line 6a is connected to the inspection circuit 103 shown in FIG. 1A, and an operation defect or the like of the liquid crystal device 100 is confirmed by detecting the image signal in the manufacturing process of the liquid crystal device 100. Although it can be configured, it is omitted in the equivalent circuit of FIG. The inspection circuit 103 includes a sampling circuit that samples the image signal and supplies it to the data line 6a, and a precharge circuit that supplies a precharge signal of a predetermined voltage level to the data line 6a prior to the image signal. Also good.

このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。   Such a liquid crystal device 100 is a transmission type, and adopts an optical design of a normally white mode in which the pixel P is brightly displayed when not driven and a normally black mode in which the pixel P is darkly displayed when not driven. Polarizing elements are arranged and used according to the optical design on the light incident side and the light exit side, respectively.

次に、画素Pの平面的な配置と構造について、図3〜図7を参照して説明する。図3は第1実施形態の液晶装置における画素の配置を示す概略平面図、図4(a)および(b)は第1実施形態の液晶装置における画素の構成を示す概略平面図、図5は図4(a)のA−A’線で切った画素の構造を示す概略断面図、図6は図4(b)のB−B’線で切った保持容量の構造を示す概略断面図、図7(a)は第1容量電極における第1導電膜の形状を示す概略斜視図、(b)は同図(a)のC−C’線で切ったときの保持容量の構造を示す断面図である。   Next, the planar arrangement and structure of the pixel P will be described with reference to FIGS. 3 is a schematic plan view showing the arrangement of pixels in the liquid crystal device of the first embodiment, FIGS. 4A and 4B are schematic plan views showing the configuration of pixels in the liquid crystal device of the first embodiment, and FIG. 4 is a schematic cross-sectional view showing the structure of the pixel cut along line AA ′ in FIG. 4A, FIG. 6 is a schematic cross-sectional view showing the structure of the storage capacitor cut along line BB ′ in FIG. FIG. 7A is a schematic perspective view showing the shape of the first conductive film in the first capacitor electrode, and FIG. 7B is a cross section showing the structure of the storage capacitor when cut along the line CC ′ in FIG. FIG.

図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。   As shown in FIG. 3, the pixel P in the liquid crystal device 100 has, for example, a substantially rectangular opening region in a plan view. The opening area is surrounded by a light-shielding non-opening area extending in the X direction and the Y direction and provided in a lattice shape.

X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。走査線3aは遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。   A scanning line 3a shown in FIG. 2 is provided in the non-opening region extending in the X direction. The scanning line 3a uses a light-shielding conductive member, and at least a part of the non-opening region is constituted by the scanning line 3a.

同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aと容量線3bが設けられている。データ線6aおよび容量線3bも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。   Similarly, the data line 6a and the capacitor line 3b shown in FIG. 2 are provided in the non-opening region extending in the Y direction. The data line 6a and the capacitor line 3b are also made of a light-shielding conductive member, and at least a part of the non-opening region is constituted by these.

非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光膜21によっても構成することができる。   The non-opening region can be formed not only by the signal lines provided on the element substrate 10 side, but also by the light shielding film 21 patterned in a lattice shape on the counter substrate 20 side.

非開口領域の交差部付近には、図2に示したTFT30や保持容量16が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30や保持容量16を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。   Near the intersection of the non-opening regions, the TFT 30 and the storage capacitor 16 shown in FIG. 2 are provided. By providing the TFT 30 in the vicinity of the intersection of the non-opening region having the light shielding property, the optical malfunction of the TFT 30 is prevented and the aperture ratio in the opening region is secured. Although the detailed structure of the pixel P will be described later, the width of the non-opening region in the vicinity of the intersecting portion is wider than that in the other portions because the TFT 30 and the storage capacitor 16 are provided in the vicinity of the intersecting portion.

図4(a)に示すように、画素Pは、走査線3aとデータ線6aの交差部に設けられたTFT30を有している。TFT30は、ソース領域30sと、ドレイン領域30dと、チャネル領域30cと、ソース領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cとドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。   As shown in FIG. 4A, the pixel P has a TFT 30 provided at the intersection of the scanning line 3a and the data line 6a. The TFT 30 is provided between the source region 30s, the drain region 30d, the channel region 30c, the junction region 30e provided between the source region 30s and the channel region 30c, and the channel region 30c and the drain region 30d. The semiconductor layer 30a has an LDD (Lightly Doped Drain) structure having a junction region 30f. The semiconductor layer 30a is disposed so as to pass through the intersection and overlap the scanning line 3a.

走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域30fおよびドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極30gが設けられている。   The scanning line 3a has a quadrangular extended portion in a plan view extended in the X and Y directions at the intersection with the data line 6a. A bent gate electrode 30g having an opening that planarly overlaps the extension portion and does not overlap the junction region 30f and the drain region 30d is provided.

ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT5,CNT6によって、電気的に走査線3aと接続している。   In the gate electrode 30g, the portion extending in the Y direction overlaps the channel region 30c in a plane. Also, the portion that overlaps the channel region 30c is bent and extends in the X direction, and the portions facing each other are electrically scanned by contact holes CNT5 and CNT6 provided between the extended portions of the scanning lines 3a. It is connected to the line 3a.

コンタクトホールCNT5,CNT6は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。   The contact holes CNT5 and CNT6 are rectangular (rectangular) having a long X direction in a plan view, and are provided on both sides so as to sandwich the junction region 30f along the channel region 30c and the junction region 30f of the semiconductor layer 30a. Yes.

データ線6aは、Y方向に延在すると共に、走査線3aとの交差部において同じく四角形の拡張部を有し、当該拡張部からX方向に突出した部分に設けられたコンタクトホールCNT1によってソース領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31(図5参照)となっている。一方、ドレイン領域30dの端部にもコンタクトホールCNT2,CNT3が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32(図5参照)となっている。コンタクトホールCNT2,CNT3に隣り合うようにコンタクトホールCNT4が設けられており、コンタクトホールCNT2とコンタクトホールCNT3とは島状に設けられた中継電極6bによって電気的に接続している。コンタクトホールCNT3とコンタクトホールCNT4とは、保持容量16の第2容量電極16bによって中継されて電気的に接続されている。詳しいコンタクトホールCNT1,CNT2,CNT3,CNT4の構造については、後述する。   The data line 6a extends in the Y direction and has a rectangular extension portion at the intersection with the scanning line 3a. The source region is formed by a contact hole CNT1 provided in a portion protruding in the X direction from the extension portion. It is electrically connected to 30s. A portion including the contact hole CNT1 is a source electrode 31 (see FIG. 5). On the other hand, contact holes CNT2 and CNT3 are also provided at the end of the drain region 30d, and a portion including the contact hole CNT2 is a drain electrode 32 (see FIG. 5). A contact hole CNT4 is provided adjacent to the contact holes CNT2 and CNT3, and the contact hole CNT2 and the contact hole CNT3 are electrically connected by a relay electrode 6b provided in an island shape. The contact hole CNT3 and the contact hole CNT4 are relayed and electrically connected by the second capacitor electrode 16b of the storage capacitor 16. A detailed structure of the contact holes CNT1, CNT2, CNT3, and CNT4 will be described later.

画素電極15は、走査線3aやデータ線6aと外縁部が重なるように設けられており、本実施形態では走査線3aと重なる位置に設けられた2つのコンタクトホールCNT3,CNT4を介してドレイン電極32に電気的に接続されている。   The pixel electrode 15 is provided so that the outer edge portion overlaps with the scanning line 3a and the data line 6a. In this embodiment, the pixel electrode 15 is drain electrode via two contact holes CNT3 and CNT4 provided at the position overlapping the scanning line 3a. 32 is electrically connected.

図4(a)および(b)に示すように、保持容量16は、第1容量電極16aと、第1容量電極16aに対向配置された第2容量電極16bとを有している。第1容量電極16aは、走査線3aの拡張部と重なる部分と、該拡張部と重なった部分から走査線3aの延在方向とデータ線6aの延在方向とに延出された部分とを有しており、非開口領域(図3参照)に配置されている。   As shown in FIGS. 4A and 4B, the storage capacitor 16 includes a first capacitor electrode 16a and a second capacitor electrode 16b disposed to face the first capacitor electrode 16a. The first capacitor electrode 16a includes a portion that overlaps the extended portion of the scanning line 3a, and a portion that extends from the portion overlapping the extended portion in the extending direction of the scanning line 3a and the extending direction of the data line 6a. And is disposed in the non-opening region (see FIG. 3).

第1容量電極16aは、データ線6aに沿って延在し、複数の画素Pに跨って設けられた本線部16aaと、本線部16aaと交差してX方向に突出すると共に、Y方向において間隔をおいて設けられた3つの突出部16ab,16ac,16adとを有している。突出部16ab,16ac,16adは、データ線6aと走査線3aの交差部における拡張部と平面的に重なるように設けられている。また、突出部16abと突出部16adとの間の突出部16acは、コンタクトホールCNT3が設けられた部分を除いて、走査線3aに沿って延在して、走査線3aと平面的に重なるように設けられている。   The first capacitor electrode 16a extends along the data line 6a, and protrudes in the X direction across the main line portion 16aa provided across the plurality of pixels P, intersects the main line portion 16aa, and is spaced in the Y direction. And three projecting portions 16ab, 16ac, and 16ad provided at a distance. The protruding portions 16ab, 16ac, and 16ad are provided so as to overlap with an extended portion at the intersection of the data line 6a and the scanning line 3a. Further, the protruding portion 16ac between the protruding portion 16ab and the protruding portion 16ad extends along the scanning line 3a except for a portion where the contact hole CNT3 is provided, and overlaps the scanning line 3a in a plane. Is provided.

一方、第2容量電極16bは、図4(b)に示すように、画素Pごとに独立して島状に設けられている。1つの画素Pを囲むようにして当該画素Pの第2容量電極16bと隣り合う画素Pの第2容量電極16bとが配置され、遮光性の非開口領域(図3参照)を構成している。   On the other hand, the second capacitor electrode 16b is provided in an island shape independently for each pixel P, as shown in FIG. The second capacitor electrode 16b of the pixel P and the second capacitor electrode 16b of the adjacent pixel P are arranged so as to surround one pixel P, thereby constituting a light-shielding non-opening region (see FIG. 3).

より具体的には、第2容量電極16bは、データ線6aと走査線3aとの交差部における拡張部と平面的に重なる四角形部分16bbと、四角形部分16bbからデータ線6aに沿ってY方向に突出した突出部16ba,16bdと、同じく四角形部分16bbから走査線3aに沿って突出した突出部16bc,16beとを有している。突出部16bcはコンタクトホールCNT4と重なる位置まで突出し、コンタクトホールCNT3とコンタクトホールCNT4とを電気的に接続させる中継層としても機能している。   More specifically, the second capacitor electrode 16b includes a quadrangular portion 16bb that planarly overlaps an extended portion at the intersection of the data line 6a and the scanning line 3a, and the quadrangular portion 16bb along the data line 6a in the Y direction. The protrusions 16ba and 16bd protrude and the protrusions 16bc and 16be protrude from the rectangular portion 16bb along the scanning line 3a. The protruding portion 16bc protrudes to a position overlapping with the contact hole CNT4, and also functions as a relay layer that electrically connects the contact hole CNT3 and the contact hole CNT4.

隣り合う画素Pの第2容量電極16b同士が同一配線層において向かい合う部分、具体的には、突出部16bcと突出部16beが向かい合う部分16cと、突出部16baと突出部16bdが向かい合う部分16dとには、それぞれ第1容量電極16aを覆う絶縁膜13aが設けられている。   A portion where the second capacitor electrodes 16b of the adjacent pixels P face each other in the same wiring layer, specifically, a portion 16c where the protruding portion 16bc and the protruding portion 16be face each other, and a portion 16d where the protruding portion 16ba and the protruding portion 16bd face each other. Are each provided with an insulating film 13a covering the first capacitor electrode 16a.

次に、図5〜図7を参照して、画素Pの構造について、さらに詳しく説明する。
図5に示すように、素子基板10上には、まず走査線3aが形成される。走査線3aは、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
Next, the structure of the pixel P will be described in more detail with reference to FIGS.
As shown in FIG. 5, the scanning line 3 a is first formed on the element substrate 10. The scanning line 3a is, for example, a metal simple substance containing at least one of metals such as Al, Ti, Cr, W, Ta, and Mo, an alloy, a metal silicide, a polysilicide, a nitride, or a laminate of these. It can be used and has light shielding properties.

走査線3aを覆うように例えば酸化シリコンなどからなる下地絶縁膜11aが形成され、下地絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域30s、接合領域30e、チャネル領域30c、接合領域30f、ドレイン領域30dを有するLDD構造が形成されている。   A base insulating film 11a made of, for example, silicon oxide is formed so as to cover the scanning line 3a, and a semiconductor layer 30a is formed in an island shape on the base insulating film 11a. The semiconductor layer 30a is made of, for example, a polycrystalline silicon film, and impurity ions are implanted to form an LDD structure having the above-described source region 30s, junction region 30e, channel region 30c, junction region 30f, and drain region 30d.

半導体層30aを覆うように第1絶縁膜(ゲート絶縁膜)11bが形成される。さらに第1絶縁膜11bを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。   A first insulating film (gate insulating film) 11b is formed so as to cover the semiconductor layer 30a. Further, a gate electrode 30g is formed at a position facing the channel region 30c with the first insulating film 11b interposed therebetween.

ゲート電極30gと第1絶縁膜11bとを覆うようにして第2絶縁膜11cが形成され、半導体層30aのそれぞれの端部と重なる位置に第1絶縁膜11b、第2絶縁膜11cを貫通する2つのコンタクトホールCNT1,CNT2が形成される。そして、2つのコンタクトホールCNT1,CNT2を埋めると共に第2絶縁膜11cを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT1を介してソース領域30sに繋がるソース電極31ならびにデータ線6aが形成される。同時にコンタクトホールCNT2を介してドレイン領域30dに繋がるドレイン電極32(中継電極6b)が形成される。   A second insulating film 11c is formed so as to cover the gate electrode 30g and the first insulating film 11b, and penetrates the first insulating film 11b and the second insulating film 11c at positions overlapping with respective end portions of the semiconductor layer 30a. Two contact holes CNT1 and CNT2 are formed. Then, a conductive film is formed using a light-shielding conductive part material such as Al (aluminum) so as to fill the two contact holes CNT1 and CNT2 and cover the second insulating film 11c, and patterning this, A source electrode 31 and a data line 6a connected to the source region 30s through the contact hole CNT1 are formed. At the same time, a drain electrode 32 (relay electrode 6b) connected to the drain region 30d through the contact hole CNT2 is formed.

次に、データ線6aおよび中継電極6bと第2絶縁膜11cを覆って層間絶縁膜12が形成される。層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。   Next, the interlayer insulating film 12 is formed so as to cover the data line 6a, the relay electrode 6b, and the second insulating film 11c. The interlayer insulating film 12 is made of, for example, silicon oxide or nitride, and is subjected to a flattening process for flattening surface irregularities caused by covering the region where the TFT 30 is provided. Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating.

層間絶縁膜12を覆うように導電膜が形成され、これを後にコンタクトホールCNT3が形成される部分を除去してパターニングすることにより、第1容量電極16aが形成される。   A conductive film is formed so as to cover the interlayer insulating film 12, and the first capacitor electrode 16a is formed by patterning the conductive film by removing a portion where the contact hole CNT3 is to be formed later.

第1容量電極16aを覆って誘電体層13bが成膜される。誘電体層13bとしては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。 A dielectric layer 13b is formed to cover the first capacitor electrode 16a. As the dielectric layer 13b, a silicon nitride film, a single-layer film such as haunium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or at least one of these single-layer films is used. A multilayer film in which two types of single-layer films are stacked may be used.

平面的に中継電極6bと重なる位置に層間絶縁膜12と誘電体層13bとを貫通するコンタクトホールCNT3が形成される。このコンタクトホールCNT3を埋めるとともに誘電体層13bを覆う導電膜が形成され、これをパターニングすることにより、第1容量電極16aに対向配置され、コンタクトホールCNT3を介して中継電極6bに繋がる第2容量電極16bが形成される。   A contact hole CNT3 penetrating the interlayer insulating film 12 and the dielectric layer 13b is formed at a position overlapping the relay electrode 6b in plan view. A conductive film is formed to fill the contact hole CNT3 and cover the dielectric layer 13b. By patterning the conductive film, the second capacitor is disposed opposite to the first capacitor electrode 16a and connected to the relay electrode 6b via the contact hole CNT3. Electrode 16b is formed.

次に、第2容量電極16bと誘電体層13bとを覆う層間絶縁膜14が形成される。層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜12と同様に平坦化処理を施してもよい。   Next, an interlayer insulating film 14 that covers the second capacitor electrode 16b and the dielectric layer 13b is formed. The interlayer insulating film 14 is also made of, for example, silicon oxide or nitride, and may be planarized in the same manner as the interlayer insulating film 12.

層間絶縁膜14を貫通するコンタクトホールCNT4が第2容量電極16bと重なる位置に形成され、このコンタクトホールCNT4を埋めるようにしてITOなどの透明導電膜が成膜される。この透明導電膜をパターニングしてコンタクトホールCNT4を介して第2容量電極16bと繋がる画素電極15が形成される。   A contact hole CNT4 penetrating the interlayer insulating film 14 is formed at a position overlapping the second capacitor electrode 16b, and a transparent conductive film such as ITO is formed so as to fill the contact hole CNT4. The transparent conductive film is patterned to form a pixel electrode 15 connected to the second capacitor electrode 16b through the contact hole CNT4.

上述したように第2容量電極16bはコンタクトホールCNT3および中継電極6bを介してTFT30のドレイン電極32と電気的に接続すると共に、コンタクトホールCNT4を介して画素電極15と電気的に接続している。第1容量電極16aの本線部16aaは上述したようにデータ線6aの延在方向(Y方向)において複数の画素Pに跨るように形成され、等価回路(図2参照)における容量線3bとしても機能している。これにより、TFT30のドレイン電極32を介して画素電極15に与えられた電位を第1容量電極16aと第2容量電極16bとの間において保持することができる。   As described above, the second capacitor electrode 16b is electrically connected to the drain electrode 32 of the TFT 30 via the contact hole CNT3 and the relay electrode 6b, and is electrically connected to the pixel electrode 15 via the contact hole CNT4. . As described above, the main line portion 16aa of the first capacitance electrode 16a is formed so as to straddle a plurality of pixels P in the extending direction (Y direction) of the data line 6a, and also as the capacitance line 3b in the equivalent circuit (see FIG. 2). It is functioning. Thus, the potential applied to the pixel electrode 15 via the drain electrode 32 of the TFT 30 can be held between the first capacitor electrode 16a and the second capacitor electrode 16b.

次に、保持容量16の構成や構造について、図6および図7を参照してさらに詳しく説明する。図6に示すように、層間絶縁膜12上に設けられた第1容量電極16aは、第1導電膜16a1と、第1導電膜16a1を覆ってこれを保護する第2導電膜16a2とを有している。   Next, the configuration and structure of the storage capacitor 16 will be described in more detail with reference to FIGS. As shown in FIG. 6, the first capacitor electrode 16a provided on the interlayer insulating film 12 includes a first conductive film 16a1 and a second conductive film 16a2 that covers and protects the first conductive film 16a1. is doing.

第1導電膜16a1は、例えば低抵抗配線材料であるAl(アルミニウム)を用いて形成され、厚みはおよそ200nm〜350nmである。   The first conductive film 16a1 is formed using, for example, Al (aluminum), which is a low-resistance wiring material, and has a thickness of approximately 200 nm to 350 nm.

第2導電膜16a2は、第1導電膜16a1が酸化したりや損傷したりして機能が損なわれないように保護するために設けられるものであり、例えば、金属の窒化物であるTi−N(窒化チタン)などを用いることができる。厚みはおよそ100nm〜150nmである。   The second conductive film 16a2 is provided to protect the first conductive film 16a1 from being oxidized or damaged so as not to lose its function. For example, Ti—N (metal nitride) Titanium nitride) or the like can be used. The thickness is approximately 100 nm to 150 nm.

第1容量電極16a上において、隣り合う画素Pの第2容量電極16b同士が向かい合う部分16c,16d(図4(b)参照)には、第1容量電極16aを覆うように絶縁膜13aが形成されている。絶縁膜13aは例えば、シリコンの酸化物や窒化物であって、厚みがおよそ50nm〜100nmである。   On the first capacitor electrode 16a, in the portions 16c and 16d (see FIG. 4B) where the second capacitor electrodes 16b of the adjacent pixels P face each other, an insulating film 13a is formed so as to cover the first capacitor electrode 16a. Has been. The insulating film 13a is, for example, silicon oxide or nitride, and has a thickness of about 50 nm to 100 nm.

絶縁膜13aが形成された第1容量電極16aを覆って誘電体層13bが形成される。前述したように、誘電体層13bは、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いることができる。本実施形態では、アルミナ(Al23)と酸化ハウニュウム(HfO2)の多層膜とし、厚みはおよそ20nm〜30nmとした。 A dielectric layer 13b is formed to cover the first capacitor electrode 16a on which the insulating film 13a is formed. As described above, the dielectric layer 13b is formed of a silicon nitride film, a single layer film such as humic oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or a single layer thereof. A multilayer film in which at least two kinds of single-layer films are laminated can be used. In this embodiment, a multilayer film of alumina (Al 2 O 3 ) and haunium oxide (HfO 2 ) is used, and the thickness is approximately 20 nm to 30 nm.

続いて、誘電体層13b上に導電膜を成膜し、これを第1容量電極16aと対向するようにパターニングすることにより第2容量電極16bを形成する。
第2容量電極16bを構成する導電膜は、例えば、上記第2導電膜16a2と同じ金属の窒化物であるTi−N(窒化チタン)を用いることができる。厚みはおよそ200nmである。耐薬品性や耐磨耗性に優れたTi−Nを用いることにより、この後に層間絶縁膜14や画素電極15などを形成する工程において、保持容量16が劣化や損傷することを防ぐことができる。また、第2容量電極16bのパターニング時に、第2導電膜16a2上で上記導電膜がエッチングされたとしても、当該エッチングされる部分は、絶縁膜13aと誘電体層13bとにより覆われているので、同一材料の第2導電膜16a2までエッチングされることが防止されている。
Subsequently, a conductive film is formed on the dielectric layer 13b, and is patterned so as to face the first capacitor electrode 16a, thereby forming the second capacitor electrode 16b.
For example, Ti-N (titanium nitride), which is the same metal nitride as the second conductive film 16a2, can be used as the conductive film forming the second capacitor electrode 16b. The thickness is approximately 200 nm. By using Ti-N having excellent chemical resistance and wear resistance, it is possible to prevent the storage capacitor 16 from being deteriorated or damaged in the subsequent step of forming the interlayer insulating film 14 or the pixel electrode 15. . Even when the conductive film is etched on the second conductive film 16a2 during the patterning of the second capacitor electrode 16b, the etched portion is covered with the insulating film 13a and the dielectric layer 13b. Etching up to the second conductive film 16a2 made of the same material is prevented.

図7(a)に示すように、走査線3aとデータ線6aとの交差部における拡張部と平面的に重なる部分において、第1容量電極16aは、データ線6aに沿ってY方向に延在する本線部16aaと、本線部16aaと交差し、X方向つまり走査線3aに沿った方向に突出する3つの突出部16ab,16ac,16adとを有している。   As shown in FIG. 7A, the first capacitor electrode 16a extends in the Y direction along the data line 6a in a portion overlapping the extension portion at the intersection of the scanning line 3a and the data line 6a. Main line portion 16aa and three projecting portions 16ab, 16ac, and 16ad that intersect the main line portion 16aa and project in the X direction, that is, the direction along the scanning line 3a.

画素Pが高精細になればなるほど、上記拡張部の平面的な大きさが制約され小さくせざるを得なくなる。そうなると、非開口領域に配置される保持容量16の各容量電極における平面的な大きさも制約される。そこで、本実施形態のように突出部16ab,16ac,16adを設けることにより、第1容量電極16aを上記拡張部と同じように単純な四角形とするよりも、平面的な周長を長くして、上面だけでなく厚み方向における側面部分も容量電極として利用可能とする。   As the pixel P becomes higher in definition, the planar size of the extension portion is restricted and must be reduced. Then, the planar size of each capacitor electrode of the storage capacitor 16 arranged in the non-opening region is also restricted. Therefore, by providing the projecting portions 16ab, 16ac, and 16ad as in the present embodiment, the planar perimeter is made longer than the first capacitor electrode 16a having a simple quadrangle as in the case of the expansion portion. In addition, not only the upper surface but also the side surface portion in the thickness direction can be used as a capacitive electrode.

図7(b)に示すように、上記拡張部と平面的に重なる部分において、第2導電膜16a2は、層間絶縁膜12上に露出した第1導電膜16a1の上面および側面と、突出部16ab,16ac,16adの間の領域とを含めて覆うように形成することが好ましい。
誘電体層13bは第2導電膜16a2を覆うように形成され、第2容量電極16bはさらに誘電体層13bを覆うように形成される。
As shown in FIG. 7B, the second conductive film 16a2 includes a top surface and a side surface of the first conductive film 16a1 exposed on the interlayer insulating film 12, and a protruding portion 16ab in a portion overlapping the extension portion in plan view. , 16ac, and 16ad are preferably formed so as to cover the region.
The dielectric layer 13b is formed so as to cover the second conductive film 16a2, and the second capacitor electrode 16b is further formed so as to cover the dielectric layer 13b.

したがって、第1容量電極16aと第2容量電極16bとを上記拡張部と同じように単純な四角形とするよりも、双方の容量電極の面積を実質的に増やすことができる。   Therefore, it is possible to substantially increase the area of both the capacitance electrodes, rather than making the first capacitance electrode 16a and the second capacitance electrode 16b into a simple quadrangle as in the case of the expansion portion.

上記実施形態における効果は、以下の通りである。
(1)保持容量16は、走査線3aとデータ線6aとの交差部における拡張部に重なるようにして非開口領域に配置されている。保持容量16の第1容量電極16aは、容量線3bとして機能する本線部16aaと、第2容量電極16bと重なる部分において、本線部16aaと交差する3つの突出部16ab,16ac,16adとを有している。したがって、第2容量電極16bと重なる部分において、第1容量電極16aの形状を上記拡張部と同じように単純な四角形とする場合に比べて、第1容量電極16aの平面的な周長が長くなり、誘電体層13bを介して第2容量電極16bと向かい合う面積が大きくなる。ゆえに、画素Pが高精細となっても所望の電気容量を有する保持容量16を実現することができる。
The effects in the above embodiment are as follows.
(1) The storage capacitor 16 is disposed in the non-opening region so as to overlap the extended portion at the intersection of the scanning line 3a and the data line 6a. The first capacitor electrode 16a of the storage capacitor 16 has a main line portion 16aa that functions as the capacitor line 3b, and three projecting portions 16ab, 16ac, and 16ad that intersect the main line portion 16aa in a portion overlapping the second capacitor electrode 16b. is doing. Therefore, in the portion that overlaps the second capacitor electrode 16b, the planar circumference of the first capacitor electrode 16a is longer than the case where the shape of the first capacitor electrode 16a is a simple quadrangle as in the extended portion. Thus, the area facing the second capacitor electrode 16b through the dielectric layer 13b is increased. Therefore, the storage capacitor 16 having a desired electric capacity can be realized even if the pixel P has a high definition.

(2)保持容量16の第1容量電極16aは、平面的な周長が長い第1導電膜16a1と、第1導電膜16a1を覆って保護する第2導電膜16a2とを有する。したがって、第2導電膜16a2上に誘電体層13bや第2容量電極16bを形成するためにフォトリソグラフィ法を用いたとしても、第2導電膜16a2が第1導電膜16a1に比べて耐薬品性や耐摩耗性に優れているので、下層の第1導電膜16a1がエッチングされたり傷ついたりするなどの不具合が生じ難くなる。それゆえに、電気的に安定した特性が得られる保持容量16を構成することができる。   (2) The first capacitor electrode 16a of the storage capacitor 16 includes a first conductive film 16a1 having a long planar circumference and a second conductive film 16a2 that covers and protects the first conductive film 16a1. Therefore, even if the photolithography method is used to form the dielectric layer 13b and the second capacitor electrode 16b on the second conductive film 16a2, the second conductive film 16a2 is more resistant to chemicals than the first conductive film 16a1. In addition, since it is excellent in wear resistance, problems such as etching or damage to the lower first conductive film 16a1 are less likely to occur. Therefore, it is possible to configure the storage capacitor 16 that can obtain an electrically stable characteristic.

(3)加えて、第2導電膜16a2は、3つの突出部16ab,16ac,16adの間の領域を含んで第1導電膜16a1を覆うように形成されることにより、単に第1導電膜16a1の表面(上面および側面)だけを覆う場合に比べて、保持容量16における実質的な電気容量を増やすことができる。   (3) In addition, the second conductive film 16a2 is formed so as to cover the first conductive film 16a1 including the region between the three protrusions 16ab, 16ac, and 16ad, so that the first conductive film 16a1 is simply formed. As compared with the case where only the surface (the upper surface and the side surface) is covered, the substantial electric capacity of the storage capacitor 16 can be increased.

(第2実施形態)
<電子機器>
図8は電子機器としての投射型表示装置の構成を示す概略図である。図8に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
(Second Embodiment)
<Electronic equipment>
FIG. 8 is a schematic diagram illustrating a configuration of a projection display device as an electronic apparatus. As shown in FIG. 8, a projection display apparatus 1000 as an electronic apparatus according to this embodiment includes a polarized illumination apparatus 1100 arranged along the system optical axis L, and two dichroic mirrors 1104 and 1105 as light separation elements. Three reflection mirrors 1106, 1107, 1108, five relay lenses 1201, 1202, 1203, 1204, 1205, three transmissive liquid crystal light valves 1210, 1220, 1230 as light modulation means, and a light combining element As a cross dichroic prism 1206 and a projection lens 1207.

偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 1104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 1100. Another dichroic mirror 1105 reflects the green light (G) transmitted through the dichroic mirror 1104 and transmits the blue light (B).

ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the dichroic mirror 1104 is reflected by the reflection mirror 1106 and then enters the liquid crystal light valve 1210 via the relay lens 1205.
Green light (G) reflected by the dichroic mirror 1105 enters the liquid crystal light valve 1220 via the relay lens 1204.
The blue light (B) transmitted through the dichroic mirror 1105 enters the liquid crystal light valve 1230 via a light guide system including three relay lenses 1201, 1202, 1203 and two reflection mirrors 1107, 1108.

液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。   The liquid crystal light valves 1210, 1220, and 1230 are disposed to face the incident surfaces of the cross dichroic prism 1206 for each color light. The color light incident on the liquid crystal light valves 1210, 1220, and 1230 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 1206. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected on the screen 1300 by the projection lens 1207 which is a projection optical system, and the image is enlarged and displayed.

液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。   The liquid crystal light valve 1210 is the one to which the liquid crystal device 100 described above is applied. The liquid crystal device 100 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and the emission side of colored light. The same applies to the other liquid crystal light valves 1220 and 1230.

このような投射型表示装置1000によれば、複数の画素Pが高精細に配置されていても、所望の電気容量を有する保持容量16により安定した動作状態が得られる液晶装置100を備え、光源としてのランプユニット1101から強い(明るい)光が各液晶ライトバルブ1210,1220,1230に照射されたとしても、高い表示品位が実現されている。   According to such a projection display apparatus 1000, the liquid crystal device 100 is provided which can obtain a stable operation state by the holding capacitor 16 having a desired electric capacity even when the plurality of pixels P are arranged with high definition. Even when strong (bright) light is emitted from the lamp unit 1101 to the liquid crystal light bulbs 1210, 1220, and 1230, high display quality is realized.

上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。   Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.

(変形例1)上記実施形態の液晶装置100において、保持容量16の第1容量電極16aの平面的な周長を長くする方法は、本線部16aaと交差する方向に突出部16ab,16ac,16adを設けることに限定されない。図9は変形例の保持容量における第1容量電極の形状を示す概略平面図である。
図9に示すように、例えば、第1容量電極16aが、第2容量電極16bと重なる部分において、本線部16aaと、本線部16aaから少なくとも2つに分かれて再び本線部16aaに接続される分岐部16af,16agとを有する構成としてもよい。これによれば、第2容量電極16bと重なる部分に、分岐部16af,16agとこれに囲まれた開口部16ahとを設けることで、第1容量電極16aの平面的な周長を長くすることができる。なお、第1容量電極16aは、第1導電膜16a1と第1導電膜16a1を覆う第2導電膜16a2とからなる。また、第1導電膜16a1が上記分岐部16af,16agを有し、第2導電膜16a2は上記開口部16ahを含んで第1導電膜16a1を覆うように形成することがより大きな電気容量を確保する点で好ましい。
また、上記実施形態のように本線部16aaと交差する突出部16ab,16ac,16adを形成する際に、本線部16aaが所定の幅よりも狭くなると電気的な抵抗が上昇するおそれがある。変形例のように本線部16aaに対して分岐部16af,16agを閉じたパターン形状とすることで、容量線3bとしての機能において所定の電気抵抗を確保することができる。
(Modification 1) In the liquid crystal device 100 of the above-described embodiment, the method of increasing the planar peripheral length of the first capacitor electrode 16a of the storage capacitor 16 is to project the protrusions 16ab, 16ac, 16ad in the direction intersecting with the main line portion 16aa. It is not limited to providing. FIG. 9 is a schematic plan view showing the shape of the first capacitor electrode in the storage capacitor of the modification.
As shown in FIG. 9, for example, in the portion where the first capacitor electrode 16 a overlaps the second capacitor electrode 16 b, the main line portion 16 aa and the branch that is divided into at least two from the main line portion 16 aa and connected to the main line portion 16 aa again. It is good also as a structure which has part 16af and 16ag. According to this, the planar peripheral length of the first capacitor electrode 16a is increased by providing the branch portions 16af and 16ag and the opening 16ah surrounded by the branch portions 16af and 16ag at the portion overlapping the second capacitor electrode 16b. Can do. The first capacitor electrode 16a includes a first conductive film 16a1 and a second conductive film 16a2 that covers the first conductive film 16a1. Further, the first conductive film 16a1 has the branch portions 16af and 16ag, and the second conductive film 16a2 is formed so as to cover the first conductive film 16a1 including the opening 16ah to secure a larger electric capacity. This is preferable.
Moreover, when forming the protrusions 16ab, 16ac, and 16ad intersecting with the main line portion 16aa as in the above embodiment, if the main line portion 16aa becomes narrower than a predetermined width, the electrical resistance may increase. A predetermined electrical resistance can be ensured in the function as the capacitor line 3b by forming the pattern shape in which the branch portions 16af and 16ag are closed with respect to the main line portion 16aa as in the modification.

(変形例2)上記実施形態の液晶装置100において、画素電極15とドレイン電極32とを電気的に接続させるコンタクトホールCNT3の構成は、これに限定されない。図10は、変形例のコンタクトホールの構成を示す概略断面図である。
図10に示すように、層間絶縁膜12のドレイン電極32(中継電極6b)と重なる位置にコンタクトホールCNT3を形成し、このコンタクトホールCNT3を埋めると共に層間絶縁膜12を覆うようにして導電膜を成膜して、パターニングすることにより、第1容量電極16aと、コンタクトホールCNT3を介してドレイン電極32に繋がる中継電極16eとを形成する。
次に、中継電極16eを保護する目的で、中継電極16eのコンタクトホールCNT4と重なる部分および端部を覆うように絶縁膜13aを形成する。
第1容量電極16a、中継電極16e、絶縁膜13aを覆うように誘電体層13bを形成する。誘電体層13bは、パターニングよりコンタクトホールCNT3と重なる部分を除去しておく。
そして、誘電体層13bを覆うように導電膜を成膜し、これをパターニングすることにより第2容量電極16bを形成する。このようにすれば、コンタクトホールCNT3は、第1容量電極16aおよび第2容量電極16bを構成するところの導電膜により埋めて構成されるので、安定した電気接続が得られると共に、コンタクトホールCNT3上における層間絶縁膜14の凹凸を小さくすることができる。つまり、配向膜が形成される層間絶縁膜14の表面における凹凸が小さくなり、該凹凸に起因する液晶分子の配向乱れを低減できる。
(Modification 2) In the liquid crystal device 100 of the above embodiment, the configuration of the contact hole CNT3 that electrically connects the pixel electrode 15 and the drain electrode 32 is not limited to this. FIG. 10 is a schematic cross-sectional view illustrating a configuration of a contact hole according to a modification.
As shown in FIG. 10, a contact hole CNT3 is formed at a position overlapping the drain electrode 32 (relay electrode 6b) of the interlayer insulating film 12, and the conductive film is formed so as to fill the contact hole CNT3 and cover the interlayer insulating film 12. By depositing and patterning, the first capacitor electrode 16a and the relay electrode 16e connected to the drain electrode 32 through the contact hole CNT3 are formed.
Next, for the purpose of protecting the relay electrode 16e, an insulating film 13a is formed so as to cover a portion and an end portion overlapping the contact hole CNT4 of the relay electrode 16e.
A dielectric layer 13b is formed so as to cover the first capacitor electrode 16a, the relay electrode 16e, and the insulating film 13a. In the dielectric layer 13b, a portion overlapping the contact hole CNT3 is removed by patterning.
Then, a conductive film is formed so as to cover the dielectric layer 13b, and the second capacitor electrode 16b is formed by patterning the conductive film. In this way, the contact hole CNT3 is filled with the conductive film constituting the first capacitor electrode 16a and the second capacitor electrode 16b, so that stable electrical connection can be obtained and the contact hole CNT3 can be formed on the contact hole CNT3. The unevenness of the interlayer insulating film 14 can be reduced. That is, unevenness on the surface of the interlayer insulating film 14 on which the alignment film is formed is reduced, and alignment disorder of liquid crystal molecules due to the unevenness can be reduced.

(変形例3)TFT30における半導体層30aの配置は、上記第1実施形態のように走査線3aと重ねる配置に限定されない。例えば、データ線6aと重ねる配置や半導体層30aを途中で折り曲げて、走査線3aとデータ線6aとに重ねるように配置したとしても、本願の保持容量16の構成を適用することができる。   (Modification 3) The arrangement of the semiconductor layer 30a in the TFT 30 is not limited to the arrangement overlapping the scanning line 3a as in the first embodiment. For example, the configuration of the storage capacitor 16 of the present application can be applied even if the semiconductor layer 30a is arranged so as to be overlapped with the data line 6a or the semiconductor layer 30a is bent in the middle so as to overlap the scanning line 3a and the data line 6a.

(変形例4)上記液晶装置100が適用される電子機器は、上記実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。   (Modification 4) The electronic apparatus to which the liquid crystal device 100 is applied is not limited to the projection display device 1000 of the above embodiment. For example, a projection-type HUD (head-up display), a direct-view HMD (head-mounted display), an electronic book, a personal computer, a digital still camera, an LCD TV, a viewfinder-type or monitor-direct-view video recorder, car navigation It can be suitably used as a display unit of an information terminal device such as a system, electronic notebook, or POS.

(変形例5)上記素子基板10の配線構造を適用可能な電気光学装置は、上記液晶装置100に限定されない。例えば、トランジスターを備えたアクティブ駆動型の電気光学装置であって、有機EL(Electro Luminessence)装置、電気泳動装置などの表示装置にも適用することができる。   (Modification 5) The electro-optical device to which the wiring structure of the element substrate 10 can be applied is not limited to the liquid crystal device 100. For example, it is an active drive type electro-optical device including a transistor, and can be applied to a display device such as an organic EL (Electro Luminessence) device or an electrophoresis device.

3a…走査線、6a…データ線、16…保持容量、16a…第1容量電極、16aa…第1容量電極の本線部、16a1…第1導電膜、16a2…第2導電膜、16ab,16ac,16ad…突出部、16af,16ag…分岐部、16ah…開口部、16b…第2容量電極、16ba,16bc,16bd,16be…突出部、100…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置。   3a ... Scanning line, 6a ... Data line, 16 ... Retention capacitor, 16a ... First capacitance electrode, 16aa ... Main line portion of the first capacitance electrode, 16a1 ... First conductive film, 16a2 ... Second conductive film, 16ab, 16ac, 16ad ... projection, 16af, 16ag ... branch, 16ah ... opening, 16b ... second capacitance electrode, 16ba, 16bc, 16bd, 16be ... projection, 100 ... liquid crystal device as electro-optical device, 1000 ... electronic device Projection type display device.

Claims (6)

データ線及び走査線と、
前記データ線と前記走査線との交差に対応して設けられたトランジスターと、
前記トランジスターに電気的に接続され、第1容量電極と第2容量電極とが誘電体層を介して対向配置される保持容量と、を備え、
前記第1容量電極は、第1導電膜と前記第1導電膜の上面及び側面を覆う第2導電膜とを有し、
前記第2容量電極は、前記第1容量電極の上面及び側面において前記誘電体層を介して前記第1容量電極と対向して前記保持容量を形成する
ことを特徴とする電気光学装置。
Data lines and scan lines;
A transistor provided corresponding to the intersection of the data line and the scanning line;
A storage capacitor that is electrically connected to the transistor and in which a first capacitor electrode and a second capacitor electrode are disposed to face each other with a dielectric layer interposed therebetween,
The first capacitor electrode includes a first conductive film and a second conductive film covering an upper surface and side surfaces of the first conductive film,
The electro-optical device, wherein the second capacitor electrode is opposed to the first capacitor electrode through the dielectric layer on an upper surface and a side surface of the first capacitor electrode.
前記第1導電膜は、前記データ線と前記走査線との交差部において、平面的に前記データ線又は前記走査線の延在する方向に延在する本線部と、平面的に前記本線部と交差する方向に突出する複数の突出部とを有してなる
ことを特徴とする請求項1に記載の電気光学装置。
The first conductive film includes a main line portion that extends in a plane in a direction in which the data line or the scan line extends, and a main line portion that extends in a plane at an intersection between the data line and the scan line. The electro-optical device according to claim 1, further comprising a plurality of projecting portions projecting in a crossing direction.
前記第2導電膜及び前記第2容量電極は、前記第1導電膜における前記複数の突出部の間の領域を含んで形成されている
ことを特徴とする請求項2に記載の電気光学装置。
The electro-optical device according to claim 2, wherein the second conductive film and the second capacitor electrode are formed to include a region between the plurality of protrusions in the first conductive film.
前記第1導電膜は、前記データ線と前記走査線との交差部において、平面的に開口部を有してなる
ことを特徴とする請求項1に記載の電気光学装置。
2. The electro-optical device according to claim 1, wherein the first conductive film has an opening in a plane at an intersection between the data line and the scanning line.
前記第2導電膜及び前記第2容量電極は、前記第1導電膜における前記開口部の領域を含んで形成されている
ことを特徴とする請求項4に記載の電気光学装置。
The electro-optical device according to claim 4, wherein the second conductive film and the second capacitor electrode are formed so as to include a region of the opening in the first conductive film.
請求項1乃至5のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2011087007A 2011-04-11 2011-04-11 Electro-optic device and electronic apparatus Withdrawn JP2012220753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011087007A JP2012220753A (en) 2011-04-11 2011-04-11 Electro-optic device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011087007A JP2012220753A (en) 2011-04-11 2011-04-11 Electro-optic device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2012220753A true JP2012220753A (en) 2012-11-12

Family

ID=47272318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011087007A Withdrawn JP2012220753A (en) 2011-04-11 2011-04-11 Electro-optic device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2012220753A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122950A (en) * 2012-12-20 2014-07-03 Seiko Epson Corp Electro-optic device and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122950A (en) * 2012-12-20 2014-07-03 Seiko Epson Corp Electro-optic device and electronic equipment

Similar Documents

Publication Publication Date Title
JP5834705B2 (en) Electro-optical device and electronic apparatus
JP6044358B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP6891502B2 (en) Electro-optics, electronic equipment
JP5794013B2 (en) Electro-optical device and electronic apparatus
US20180173064A1 (en) Electro-optical device and electronic apparatus
JP5919636B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2012078624A (en) Electric optical device and electronic equipment
JP5948777B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP2015094880A (en) Electro-optic device and electronic apparatus
JP2012103385A (en) Electro-optic device and electronic apparatus
JP5919890B2 (en) Electro-optical device and electronic apparatus
JP5609583B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6303748B2 (en) ELECTRO-OPTICAL DEVICE, OPTICAL UNIT, AND ELECTRONIC DEVICE
JP2013182144A (en) Electro-optic device and electronic apparatus
JP6044700B2 (en) Electro-optical device and electronic apparatus
JP2012181308A (en) Electro-optical device and electronic device
US11119376B2 (en) Electro-optical device and electronic apparatus
JP5849605B2 (en) Electro-optical device and electronic apparatus
JP5754207B2 (en) Liquid crystal device and electronic device
JP5747586B2 (en) Electro-optical device and electronic apparatus
JP2012252033A (en) Electro-optical device and electronic apparatus
JP2016080809A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP5975141B2 (en) Electro-optical device and electronic apparatus
JP2012220753A (en) Electro-optic device and electronic apparatus
JP6402999B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701