JP5948777B2 - Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus - Google Patents
Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus Download PDFInfo
- Publication number
- JP5948777B2 JP5948777B2 JP2011212173A JP2011212173A JP5948777B2 JP 5948777 B2 JP5948777 B2 JP 5948777B2 JP 2011212173 A JP2011212173 A JP 2011212173A JP 2011212173 A JP2011212173 A JP 2011212173A JP 5948777 B2 JP5948777 B2 JP 5948777B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- crystal device
- pixel electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、液晶装置、液晶装置の製造方法、及び電子機器に関する。 The present invention relates to a liquid crystal device, a method for manufacturing a liquid crystal device, and an electronic apparatus.
上記液晶装置として、画素ごとに薄膜トランジスターなどのスイッチング素子が設けられたアクティブ駆動型の液晶装置が知られている。アクティブ駆動型の液晶装置は一対の電極間に液晶層を有し、画素ごとに書き込まれた画像信号は該一対の電極と液晶層とからなる電気容量において一時的に保持される。 As the liquid crystal device, an active drive type liquid crystal device in which a switching element such as a thin film transistor is provided for each pixel is known. An active drive type liquid crystal device has a liquid crystal layer between a pair of electrodes, and an image signal written for each pixel is temporarily held in an electric capacity composed of the pair of electrodes and the liquid crystal layer.
これに加えて、画素ごとに画像信号を所定の期間電気的に保持するために、例えば、特許文献1に記載のように、ベタ状に配置された容量電極と画素電極との間に誘電体層が挟持された容量素子が設けられている技術が開示されている。 In addition to this, in order to electrically hold an image signal for each pixel for a predetermined period, for example, as described in Patent Document 1, a dielectric is provided between a capacitor electrode and a pixel electrode arranged in a solid shape. A technique is disclosed in which a capacitive element with layers sandwiched is provided.
また、特許文献2に記載のように、平面的に画素電極間にスリットを有する容量電極と画素電極との間に誘電体層が挟持された容量素子が設けられている技術が開示されている。 Further, as disclosed in Patent Document 2, a technique is disclosed in which a capacitor element having a dielectric layer sandwiched between a capacitor electrode having a slit between pixel electrodes in a plane and a pixel electrode is disclosed. .
しかしながら、特許文献1に記載の容量素子は、平面的に見て画素電極間に容量電極が露出しているため、画素電極間に電界漏れが発生する。これにより、液晶の配向が乱れ、光漏れや方位角ずれが起き、その結果、表示する明るさが低下するという課題がある。 However, in the capacitor element described in Patent Document 1, since the capacitor electrode is exposed between the pixel electrodes when seen in a plan view, electric field leakage occurs between the pixel electrodes. As a result, the alignment of the liquid crystal is disturbed, and light leakage and azimuth angle deviation occur. As a result, there is a problem that the brightness to be displayed is lowered.
また、特許文献2に記載の容量素子は、容量電極にスリットを形成する工程が必要になったり、スリットを設けるので容量電極の抵抗が上昇したりする。また、容量電極は、表示領域の外周で繋がっているので、表示領域の外周と中央とにおいて抵抗が変わり、電位の勾配が発生する。これにより、表示ムラが発生するという課題がある。 Further, the capacitor element described in Patent Document 2 requires a step of forming a slit in the capacitor electrode, or the resistance of the capacitor electrode increases because the slit is provided. Further, since the capacitor electrodes are connected at the outer periphery of the display region, the resistance changes between the outer periphery and the center of the display region, and a potential gradient is generated. Accordingly, there is a problem that display unevenness occurs.
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
[適用例1]本適用例に係る液晶装置は、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板のうち一方の基板に設けられたトランジスターと、前記トランジスターと電気的に接続された、画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、を備え、前記容量電極は、平面的に隣り合う画素電極間の領域に窪みを有することを特徴とする。 Application Example 1 A liquid crystal device according to this application example includes a pair of substrates, a liquid crystal layer sandwiched between the pair of substrates, a transistor provided on one of the pair of substrates, the transistor, An electrically connected capacitor element having a pixel electrode, a capacitor electrode, and a dielectric layer sandwiched between the pixel electrode and the capacitor electrode, wherein the capacitor electrode is adjacent in a plane. It is characterized by having a depression in the region between the matching pixel electrodes.
この構成によれば、平面的に隣り合う画素電極間に相当する容量電極の表面に窪みが設けられているので、その上層に設けられた画素電極から容量電極の窪みの底部までの距離を、窪みを設けない場合と比較して、長くすることができる。よって、画素電極と容量電極間で発生する電界を弱めることが可能となり、画素電極間から液晶層に電界が漏れることを抑えることができる。その結果、液晶層が電界の影響を受けて配向が乱れることを抑えることができる。 According to this configuration, since the depression is provided on the surface of the capacitive electrode corresponding to the pixel electrodes adjacent in plan, the distance from the pixel electrode provided in the upper layer to the bottom of the depression of the capacitive electrode is Compared to the case where no depression is provided, the length can be increased. Therefore, the electric field generated between the pixel electrode and the capacitor electrode can be weakened, and the electric field can be prevented from leaking from between the pixel electrodes to the liquid crystal layer. As a result, it is possible to prevent the alignment of the liquid crystal layer from being affected by the electric field.
[適用例2]上記適用例に係る液晶装置において、前記隣り合う画素電極の外縁と平面的に重なると共に、前記隣り合う画素電極間と前記窪みとの間を埋める絶縁膜を有することが好ましい。 Application Example 2 In the liquid crystal device according to the application example described above, it is preferable that the liquid crystal device includes an insulating film that planarly overlaps with an outer edge of the adjacent pixel electrodes and fills between the adjacent pixel electrodes and the recesses.
この構成によれば、絶縁膜を挟んで画素電極の外縁と容量電極とが配置されるので、画素電極間が分離している画素電極の外縁から容量電極までの距離を、絶縁膜の厚み分遠ざけることが可能となる。よって、画素電極間から電界が漏れることを抑えることができる。 According to this configuration, since the outer edge of the pixel electrode and the capacitor electrode are arranged with the insulating film interposed therebetween, the distance from the outer edge of the pixel electrode where the pixel electrodes are separated to the capacitor electrode is determined by the thickness of the insulating film. It is possible to keep away. Therefore, the electric field can be prevented from leaking from between the pixel electrodes.
[適用例3]上記適用例に係る液晶装置において、前記窪みは、平面的にデータ線及び走査線のうち少なくとも一方に沿って配置されていることが好ましい。 Application Example 3 In the liquid crystal device according to the application example described above, it is preferable that the depression is arranged along at least one of the data line and the scanning line in a plan view.
この構成によれば、データ線及び走査線が設けられた画素電極間の非開口領域に窪みが配置されているので、開口領域を通る透過光に窪みの影響がでることなく、液晶層に与える電界の影響を抑えることができる。 According to this configuration, since the depression is arranged in the non-opening region between the pixel electrodes provided with the data line and the scanning line, the transmitted light passing through the opening region is given to the liquid crystal layer without being affected by the depression. The influence of the electric field can be suppressed.
[適用例4]上記適用例に係る液晶装置において、前記容量電極は、平面的に前記隣り合う画素電極間の領域に前記窪みのない部分があることが好ましい。 Application Example 4 In the liquid crystal device according to the application example described above, it is preferable that the capacitor electrode has a portion without the depression in a region between the adjacent pixel electrodes in plan view.
この構成によれば、画素電極間と平面的に重なる領域の容量電極の表面に窪みのない部分があるので、窪みの部分の容量電極の膜の長さと比較して、長さを短くすることが可能となり、容量電極の抵抗が著しく上昇することを抑えることができる。 According to this configuration, since there is a non-depressed portion on the surface of the capacitor electrode in a region that overlaps between the pixel electrodes, the length is shortened compared to the length of the capacitor electrode film in the depressed portion. Thus, the resistance of the capacitor electrode can be prevented from significantly increasing.
[適用例5]上記適用例に係る液晶装置において、前記窪みは、前記画素電極間の隙間より、前記窪みにおける底部の幅の方が広いことが好ましい。 Application Example 5 In the liquid crystal device according to the application example described above, it is preferable that a width of the bottom of the depression is wider than a gap between the pixel electrodes.
この構成によれば、画素電極間の隙間(隣り合う画素電極の端部と端部との幅)より窪みの底の幅の方が広いので、画素電極の端部から容量電極までの距離を離すことが可能となる。よって、画素電極と容量電極との間で発生する電界を弱めることが可能となり、画素電極間から電界が漏れることを抑えることができる。 According to this configuration, since the width of the bottom of the depression is wider than the gap between the pixel electrodes (the width between the end portions of the adjacent pixel electrodes), the distance from the end portion of the pixel electrode to the capacitor electrode is increased. Can be separated. Therefore, it is possible to weaken the electric field generated between the pixel electrode and the capacitor electrode, and to prevent the electric field from leaking between the pixel electrodes.
[適用例6]上記適用例に係る液晶装置において、前記画素電極間の隙間は、前記画素電極の厚みに前記絶縁膜の厚みを加えた長さ以下の長さであることが好ましい。 Application Example 6 In the liquid crystal device according to the application example described above, it is preferable that the gap between the pixel electrodes has a length equal to or less than a length obtained by adding the thickness of the insulating film to the thickness of the pixel electrode.
この構成によれば、上記のような画素電極間の隙間にすることにより、画素電極と容量電極との間で発生する電界を弱めることが可能となり、画素電極間から電界が漏れることを抑えることができる。 According to this configuration, by setting the gap between the pixel electrodes as described above, it is possible to weaken the electric field generated between the pixel electrode and the capacitor electrode, and to suppress leakage of the electric field from between the pixel electrodes. Can do.
[適用例7]本適用例に係る液晶装置の製造方法は、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板のうち一方の基板に設けられたトランジスターと、前記トランジスターに接続された、画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、を備えた液晶装置の製造方法であって、平面的に前記画素電極間の領域と重なる領域にある前記容量電極の表面に窪みを形成する窪み形成工程と、少なくとも前記窪みを埋めるように絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜及び前記容量電極を覆うように前記誘電体層を形成する誘電体層形成工程と、前記誘電体層を覆うように前記画素電極を形成する画素電極形成工程と、を有することを特徴とする。 Application Example 7 A method for manufacturing a liquid crystal device according to this application example includes a pair of substrates, a liquid crystal layer sandwiched between the pair of substrates, a transistor provided on one of the pair of substrates, A method of manufacturing a liquid crystal device, comprising: a capacitor element having a pixel electrode, a capacitor electrode, and a dielectric layer sandwiched between the pixel electrode and the capacitor electrode, connected to the transistor, A recess forming step of forming a recess in a surface of the capacitor electrode in a region overlapping with the region between the pixel electrodes in a plane; an insulating film forming step of forming an insulating film so as to fill at least the recess; and the insulating film And a dielectric layer forming step of forming the dielectric layer so as to cover the capacitor electrode, and a pixel electrode forming step of forming the pixel electrode so as to cover the dielectric layer.
この方法によれば、平面的に隣り合う画素電極間にある容量電極の表面に窪みを形成し、少なくとも窪みを埋めるように絶縁膜を形成するので、その上層に形成する画素電極から窪みの底部までの距離を、窪みを設けない場合と比較して、長くすることができる。よって、画素電極と容量電極間で発生する電界を弱めることが可能となり、画素電極間から液晶層に電界が漏れることを抑えることができる。その結果、液晶層が電界の影響を受けて配向が乱れることを抑えることができる。 According to this method, a depression is formed on the surface of the capacitor electrode between two adjacent pixel electrodes in a plane, and the insulating film is formed so as to fill at least the depression. Therefore, the bottom of the depression is formed from the pixel electrode formed on the upper layer. The distance up to can be made longer than in the case where no depression is provided. Therefore, the electric field generated between the pixel electrode and the capacitor electrode can be weakened, and the electric field can be prevented from leaking from between the pixel electrodes to the liquid crystal layer. As a result, it is possible to prevent the alignment of the liquid crystal layer from being affected by the electric field.
[適用例8]上記適用例に係る液晶装置の製造方法において、前記絶縁膜形成工程は、前記容量電極を覆うように前記絶縁膜となる絶縁膜前駆体を成膜し、その後、エッチバック処理法、CMP処理法、エッチング処理法のいずれかの方法によって、前記少なくとも前記窪みの中に前記絶縁膜を形成することが好ましい。 Application Example 8 In the method of manufacturing a liquid crystal device according to the application example, in the insulating film forming step, an insulating film precursor to be the insulating film is formed so as to cover the capacitor electrode, and then an etch back process is performed. Preferably, the insulating film is formed in the at least the recess by any one of a method, a CMP process, and an etching process.
この方法によれば、上記に記載のいずれかの方法によって絶縁膜を形成するので、窪みが形成された部分であっても、上面が平坦化された絶縁膜を形成することができる。 According to this method, since the insulating film is formed by any one of the methods described above, it is possible to form an insulating film having a flat upper surface even in a portion where a recess is formed.
[適用例9]本適用例に係る電子機器は、上記した液晶装置を備えることを特徴とする。 Application Example 9 An electronic apparatus according to this application example includes the liquid crystal device described above.
この構成によれば、上記に記載の液晶装置を備えているので、液晶層が電界の影響を受けて配向が乱れることを抑え、表示品質が劣化することを抑えることが可能な電子機器を提供することができる。 According to this configuration, since the liquid crystal device described above is provided, it is possible to provide an electronic device capable of suppressing the alignment of the liquid crystal layer from being affected by an electric field and preventing the display quality from being deteriorated. can do.
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。 In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.
本実施形態では、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。 In the present embodiment, an active matrix liquid crystal device including a thin film transistor (TFT) as a pixel switching element will be described as an example. This liquid crystal device can be suitably used as, for example, a light modulation element (liquid crystal light valve) of a projection display device (liquid crystal projector) described later.
(第1実施形態)
<液晶装置の構成>
図1は、液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶装置のH−H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構造を、図1〜図3を参照しながら説明する。
(First embodiment)
<Configuration of liquid crystal device>
FIG. 1 is a schematic plan view showing the configuration of the liquid crystal device. 2 is a schematic cross-sectional view taken along the line HH ′ of the liquid crystal device shown in FIG. FIG. 3 is an equivalent circuit diagram showing an electrical configuration of the liquid crystal device. Hereinafter, the structure of the liquid crystal device will be described with reference to FIGS.
図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する第1基板11、および対向基板20を構成する第2基板12は、例えば、ガラス基板等の透明基板、又はシリコン基板が用いられている。
As shown in FIGS. 1 and 2, the
素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材14を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのギャップ材が混入されている。
The element substrate 10 is slightly larger than the
対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光層18が設けられている。遮光層18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光層18の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。
A
第1基板11の1辺部と、1辺部に沿ったシール材14との間にデータ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14の内側に検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14の内側に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部のシール材14の内側には、2つの走査線駆動回路24を繋ぐ複数の配線(図示せず)が設けられている。
A data
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子61に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。なお、検査回路25の配置はこれに限定されず、データ線駆動回路22と表示領域Eとの間のシール材14の内側に沿った位置に設けてもよい。
Wirings connected to the data line driving
図2に示すように、第1基板11の液晶層15側の表面には、画素Pごとに設けられた光透過性を有する画素電極16cおよびスイッチング素子としての薄膜トランジスター30(以降、「TFT30」と称する。)と、信号配線と、これらを覆う配向膜28とが形成されている。また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。
As shown in FIG. 2, on the surface of the
第2基板12の液晶層15側の表面には、遮光層18と、これを覆うように成膜された層間絶縁層(図示せず)と、層間絶縁層を覆うように設けられた共通電極31と、共通電極31を覆う配向膜32とが設けられている。
On the surface of the
遮光層18は、図1に示すように平面的に走査線駆動回路24、検査回路25と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。
As shown in FIG. 1, the
層間絶縁層は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光層18を覆うように設けられている。このような層間絶縁層の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
The interlayer insulating layer is made of an inorganic material such as silicon oxide, for example, and is provided so as to cover the
共通電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、層間絶縁層を覆うと共に、図2に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。
The
画素電極16cを覆う配向膜28および共通電極31を覆う配向膜32は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
The
図3に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
As shown in FIG. 3, the
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極16cと、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。
A
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域に電気的に接続されている。画素電極16cは、TFT30の画素電極側ソースドレイン領域に電気的に接続されている。
The
データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
The
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
The image signals D1 to Dn supplied from the data line driving
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極16cに書き込まれる構成となっている。そして、画素電極16cを介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極16cと液晶層15を介して対向配置された共通電極31との間で一定期間保持される。
In the
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極16cと共通電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、透明導電膜からなる容量電極および画素電極16cとの間に誘電体層を有するものである。
In order to prevent the held image signals D1 to Dn from leaking, the
このような液晶装置100は、例えば透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
Such a
図4は、液晶装置における画素の構成を示す模式平面図である。図5及び図6は、画素の一部分の構成を示す模式平面図である。図7(a)は、図4〜図6に示す画素のA−A’線に沿う模式断面図である。図7(b)は、図6に示す画素のB−B’線に沿う拡大断面図である。以下、画素の平面的な構造と断面構造について、図4〜図7を参照しながら説明する。 FIG. 4 is a schematic plan view showing a configuration of a pixel in the liquid crystal device. 5 and 6 are schematic plan views showing the configuration of a part of the pixel. FIG. 7A is a schematic cross-sectional view taken along the line A-A ′ of the pixel shown in FIGS. 4 to 6. FIG. 7B is an enlarged sectional view taken along line B-B ′ of the pixel shown in FIG. 6. Hereinafter, the planar structure and cross-sectional structure of the pixel will be described with reference to FIGS.
なお、図5は、画素Pのうちデータ線6aから容量電極16aまでの層を示す模式平面図である。図6は、画素電極16cの層を示す模式平面図である。
FIG. 5 is a schematic plan view showing layers from the
図4に示すように、液晶装置100における画素Pは、例えば、平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
As shown in FIG. 4, the pixel P in the
X方向に延在する非開口領域には、走査線3aが設けられている。走査線3aは、遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。遮光性の導電材料としては、例えば、W(タングステン)、Ti(チタン)、TiN(窒化チタン)等が挙げられる。
A
同じく、Y方向に延在する非開口領域には、データ線6aが設けられている。データ線6aも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
Similarly, a
非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光層18(図1参照)などによっても構成することができる。
The non-opening region is not only constituted by the signal lines provided on the element substrate 10 side, but also constituted by a light shielding layer 18 (see FIG. 1) patterned in a lattice shape on the
非開口領域の交差部(走査線3aとデータ線6aとの交差部)付近には、図3に示したTFT30が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。
The
具体的には、図4に示すように、TFT30は、データ線側ソースドレイン領域30sと、画素電極側ソースドレイン領域30dと、チャネル領域30cと、を有する半導体層30aを備えている。半導体層30aは、上記交差部を通過して、走査線3aに沿うように配置されている。
Specifically, as shown in FIG. 4, the
データ線側ソースドレイン領域30sは、X方向に突出した部分に設けられたコンタクトホールCNT41によって、データ線6aと電気的に接続されている。画素電極側ソースドレイン領域30dは、X方向に突出した部分に設けられたコンタクトホールCNT42によって、中継層51と電気的に接続されている。
The data line side source /
更に、TFT30は、交差部においてデータ線6aに沿うようにゲート電極30gが設けられている。ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、ゲート電極30gは、Y方向に延在した一部分と走査線3aとの間に設けられたコンタクトホールCNT43によって、電気的に走査線3aと接続している(図示省略)。
Further, the
走査線3aは半導体層30aより下層側に配置されているので、走査線3aをTFT30の半導体層30aよりも幅広に形成することによって、液晶プロジェクター等からの光に対して、TFT30のチャネル領域30cを殆ど或いは完全に遮光できる。その結果、液晶装置100の動作時に、TFT30における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
Since the
データ線6a及び走査線3aは、各々のY方向及びX方向に延在している。各画素Pは、データ線6a及び走査線3aによって区分けされている。
The
画素電極16cは、画素P毎に島状に形成されており、走査線3aやデータ線6aと外縁部とが平面的に重なるように設けられている。各画素Pは、データ線6a及び走査線3aによってマトリックス状に区分けされており、各画素Pの端部がデータ線6a及び走査線3aに部分的に重なるように形成されている。
The
図5及び図6に示すように、容量素子16は、容量電極16a及び画素電極16cが相互に重なる領域に形成されている。容量電極16aは、例えば、ITO等の透明導電材料から構成されており、画素電極16cと共に、容量素子16における一対の容量電極を構成している。容量電極16aは、表示領域Eの略全体に重なって配置されている。
As shown in FIGS. 5 and 6, the
容量電極16aは、画素電極16cより下層側に形成されており、画素P毎に開口部52を有している。開口部52の内側には、画素電極16cと画素電極側ソースドレイン領域30d(図7参照)間を電気的に接続するコンタクトホールが形成されている。
The
次に、図7を参照して、画素Pの構造について、さらに詳しく説明する。図7に示すように、第1基板11上には、走査線3aが設けられている。走査線3aは、遮光性を有し、例えば、Al(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)などの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。
Next, the structure of the pixel P will be described in more detail with reference to FIG. As shown in FIG. 7, the
走査線3a上には、第1基板11及び走査線3aを覆うように、例えば、酸化シリコンなどからなる下地絶縁層11aが設けられている。更に、下地絶縁層11a上には、島状に半導体層30aが設けられている。
On the
半導体層30aは、例えば、多結晶シリコン膜からなり、不純物イオンが注入されて、データ線側ソースドレイン領域30s、チャネル領域30c、画素電極側ソースドレイン領域30dを有する。
The
半導体層30a上には、半導体層30a及び下地絶縁層11aを覆うように、第1層間絶縁層(ゲート絶縁層)11bが形成される。更に、第1層間絶縁層11bを挟んでチャネル領域30cに対向する位置にゲート電極30gが設けられている。
A first interlayer insulating layer (gate insulating layer) 11b is formed on the
ゲート電極30g上には、ゲート電極30g及び第1層間絶縁層11bとを覆うようにして第2層間絶縁層11cが設けられている。更に、平面的に半導体層30aの端部と重なる位置に、第1層間絶縁層11b及び第2層間絶縁層11cを貫通する2つのコンタクトホールCNT41,CNT42が設けられている。
A second
具体的には、コンタクトホールCNT41及びコンタクトホールCNT42を埋めると共に第2層間絶縁層11cを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT41、コンタクトホールCNT42、及びコンタクトホールCNT42を介して画素電極側ソースドレイン領域30dに繋がる中継層51が形成される。
Specifically, a conductive film is formed by using a light-shielding conductive part material such as Al (aluminum) so as to fill the contact hole CNT41 and the contact hole CNT42 and cover the second
中継層51は、データ線6aと共にTFT30を遮光している。更に、中継層51は、TFT30及び画素電極16c間の一部を電気的に接続している。
The
中継層51上には、中継層51及び第2層間絶縁層11cを覆うようにして、第3層間絶縁層11dが設けられている。第3層間絶縁層11dには、平面的にコンタクトホールCNT41の一部と重なるようにコンタクトホールCNT43が設けられ、更に、中継層51の一部と重なるようにコンタクトホールCNT44が設けられている。
On the
具体的には、コンタクトホールCNT43,CNT44を埋めると共に第3層間絶縁層11dを覆うように、Al(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、データ線6a及びコンタクトホールCNT43,CNT44が形成される。
Specifically, a conductive film is formed using a light-shielding conductive part material such as Al (aluminum) so as to fill the contact holes CNT43 and CNT44 and cover the third
データ線6a上には、データ線6a及び第3層間絶縁層11dを覆うように、第4層間絶縁層11eが設けられている。第4層間絶縁層11eは、例えば、シリコンの酸化物や窒化物からなり、TFT30などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。
A fourth
平坦化処理の方法としては、例えば、化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)やスピンコート処理などが挙げられる。また、第4層間絶縁層11eには、平面的にコンタクトホールCNT44の一部と重なるように、コンタクトホールCNT45が設けられている。また、第4層間絶縁層11eの一部の領域(非開口領域の一部)の表面には、窪み55が設けられている。
Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating. The fourth
窪み55は、図5に示すように、画素P間において平面的に略十字形状に形成されている。言い換えれば、画素Pを囲むように略十字形状の窪み55が複数形成されている。なお、窪み55についての詳細は、後述する。第4層間絶縁層11e上には、容量素子16を構成する容量電極16aが設けられている。
As shown in FIG. 5, the
具体的には、コンタクトホールCNT45を埋めると共に第4層間絶縁層11eを覆うようにITOなどの透明導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT45及び容量電極16aが形成される。
Specifically, a contact hole CNT45 and a
容量電極16a上には、容量電極16a及び第4層間絶縁層11eを覆うように第5層間絶縁層11fを成膜し、これをパターニングすることにより、表示領域Eの第5層間絶縁層11fを除去する。第5層間絶縁層11f上には、第5層間絶縁層11f及び露出した容量電極16aを覆うように、容量素子70を構成する誘電体層16bが設けられている。
A fifth
誘電体層16bは、例えば、他の誘電体層より相対的に誘電率が高いアルミナで構成されており、表示領域Eにおいて、容量電極16a及び画素電極16cと共に容量素子16を構成している。アルミナは、他の誘電材料に比べて相対的に誘電率が高いため、容量素子16のサイズが一定である場合に設定可能な容量値を高めることが可能である。なお、誘電体層16bの膜厚が薄いほうが、容量素子16の容量値を高めるためにはより好ましい。
The
第5層間絶縁層11f及び誘電体層16bにおける、コンタクトホールCNT45の一部と平面的に重なる領域には、コンタクトホールCNT46が設けられている。更に、誘電体層16b上には、画素電極16cが設けられている。
In the fifth
具体的には、コンタクトホールCNT46を埋めると共に誘電体層16bを覆うようにITOなどの透明導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT46及び画素電極16cが形成される。
Specifically, a
画素電極16cは、コンタクトホールCNT46,CNT45,CNT44、及び中継層51、コンタクトホールCNT42を介して、画素電極側ソースドレイン領域30dに電気的に接続されている。
The
容量素子16は、各々が透明な容量電極16a、誘電体層16b、及び画素電極16cによって構成されているため、開口領域を狭めることもなく、画素Pのうち表示領域Eが占める割合である開口率を低下させることもない。
Since each of the
次に、図7(b)に示すように、画素電極16c間における容量素子116の構成について説明する。画素電極16c間の容量素子116は、第4層間絶縁層11eの表面に窪み55を有し、窪み55及び第4層間絶縁層11eを覆うように容量電極16aが設けられている。更に、窪み55の中、及びその上方が盛り上げるように、第5層間絶縁層11fがパターニングされて設けられている。以降、この部分の第5層間絶縁層11f(絶縁膜)を、「絶縁部11f1」と称する。
Next, as shown in FIG. 7B, the configuration of the
絶縁部11f1上には、絶縁部11f1及び容量電極16aを覆うように誘電体層16bが設けられている。誘電体層16b上には、画素電極16cが設けられており、隣り合う画素電極間を境に画素電極16c1と画素電極16c2とが別々に設けられている。
A
具体的には、窪み55の深さH1は、例えば、100nm〜400nmである。絶縁部11f1の盛り上がった高さH2は、例えば、150nmである。
Specifically, the depth H1 of the
また、画素電極16c1と画素電極16c2との隙間L1は、例えば、0.7μmである。窪み55に成膜された容量電極16aの底面(底部)の幅L2は、例えば、0.8μmである。画素電極16c1,16c2の盛り上がった幅L3は、例えば、0.25μmである。
Further, the gap L1 between the pixel electrode 16c1 and the pixel electrode 16c2 is, for example, 0.7 μm. The width L2 of the bottom surface (bottom portion) of the
このように、平面的に画素電極16c間と重なる領域の容量電極16aの表面に窪み55を設け、画素電極16cと容量電極16aとの距離を離すことにより、画素電極16c1と画素電極16c2との間から、画素電極16cと容量電極16a間で発生する電界が漏れることを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。
As described above, the
また、画素電極16c1と画素電極16c2との間の隙間L1は、画素電極16cの厚みに絶縁部11f1の厚みを加えた長さ以下であることが好ましい。これによれば、画素電極16cと容量電極16aとの間で発生する電界を弱めることが可能となり、画素電極16c1と画素電極16c2との間から電界が漏れることを抑えることができる。
In addition, the gap L1 between the pixel electrode 16c1 and the pixel electrode 16c2 is preferably equal to or shorter than the length obtained by adding the thickness of the insulating portion 11f1 to the thickness of the
<液晶装置の製造方法>
図8は、液晶装置の製造方法を工程順に示すフローチャートである。図9及び図10は、液晶装置の製造方法の一部を示す模式断面図である。以下、液晶装置の製造方法を、図8〜図10を参照しながら説明する。なお、素子基板上に設けられた各層を含めて素子基板と称する場合がある。また、対向基板上に設けられた各層を含めて対向基板と称する場合がある。
<Method for manufacturing liquid crystal device>
FIG. 8 is a flowchart showing a method of manufacturing the liquid crystal device in the order of steps. 9 and 10 are schematic cross-sectional views illustrating a part of the manufacturing method of the liquid crystal device. Hereinafter, a method for manufacturing the liquid crystal device will be described with reference to FIGS. The layers provided on the element substrate may be referred to as an element substrate. In addition, the layers provided on the counter substrate may be referred to as a counter substrate including the layers.
最初に、素子基板10側の製造方法を説明する。ステップS11では、ガラス基板などからなる第1基板11上にTFT30等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第1基板11上にTFT30などを形成する。
First, a manufacturing method on the element substrate 10 side will be described. In step S11, the
ステップS12(窪み形成工程)では、第1基板11上の第4層間絶縁層11eの表面に窪み55を形成する。具体的には、図9(a)に示すように、第4層間絶縁層11eの表面に、例えば、エッチング処理を施して窪み55を形成する。
In step S <b> 12 (recess formation step), a
ステップS13では、窪み55を有する第4層間絶縁層11eを覆うように容量電極16aを形成する(図9(a)参照)。容量電極16aの厚みは、例えば、50nm〜140nmである。
In step S13, the
ステップS14(絶縁膜形成工程)では、窪み55の中及びその上方に絶縁部11f1を形成する。具体的には、まず、図9(b)に示すように、容量電極16aを覆うように第5層間絶縁層11f(絶縁膜前駆体)を成膜する。第5層間絶縁層11fの製造方法としては、例えば、CVD(Chemical Vapor Deposition)法を用いて製造することができる。このときの第5層間絶縁層11fの厚みとしては、例えば、800nmである。
In step S14 (insulating film forming step), the insulating portion 11f1 is formed in and above the
次に、図9(c)に示すように、第5層間絶縁層11fの上面を平坦化する。平坦化処理の方法としては、例えば、エッチバック処理法や化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)、エッチング処理法などが挙げられる。このときの第5層間絶縁層11fの厚みとしては、例えば、上記したように150nmである。
Next, as shown in FIG. 9C, the upper surface of the fifth
次に、図10(d)に示すように、第5層間絶縁層11fをパターニングして、絶縁部11f1を形成する。これにより、窪み55及びその周辺の上方を絶縁部11f1で盛り上げることができる。
Next, as shown in FIG. 10D, the fifth
ステップS15(誘電体層形成工程)では、誘電体層16bを形成する。具体的には、図10(d)に示すように、絶縁部11f1及び容量電極16aを覆うように、誘電体層16bを成膜する。
In step S15 (dielectric layer forming step), the
ステップS16(画素電極形成工程)では、画素電極16cを形成する。具体的には、図10(e)に示すように、誘電体層16bを覆うように、画素電極16cを成膜する。画素電極16cの厚みは、例えば、50nm〜140nmである。その後、図10(f)に示すように、画素電極16cをパターニングして画素P間を分断する。つまり、画素P間に形成した窪み55の上方に、誘電体層16bを覆うように、画素電極16c1と画素電極16c2とが形成される。
In step S16 (pixel electrode formation step), the
このように、画素P間に窪み55を設け、画素電極16cと容量電極16aとの距離を離すことにより、画素電極16c1と画素電極16c2との間に、画素電極16cと容量電極16a間で発生する電界漏れを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。
As described above, the
なお、図7(b)に示すように、画素電極間(画素電極16c1,16c2間)の隙間L1に対して窪み55の底部の幅L2が大きい場合、電界が漏れることによる影響は少ないが、窪み55を第5層間絶縁層11fで埋めたとき表面に窪みができやすい。また、隙間L1を広くしていくと、電界の漏れによる影響が大きくなる。よって、電界が漏れることによる影響や第5層間絶縁層11fの成膜状況などから、隙間L1や幅L2を決めることが望ましい。
As shown in FIG. 7B, when the width L2 at the bottom of the
ステップS17では、画素電極16cの上方に配向膜28を形成する。配向膜28の製造方法としては、例えば、酸化シリコン(SiO2)などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板10側が完成する。
In step S17, the
次に、対向基板20側の製造方法を説明する。まず、ステップS21では、ガラス基板等の透光性材料からなる第2基板12上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極31を形成する。
Next, a manufacturing method on the
ステップS22では、共通電極31上に配向膜32を形成する。配向膜32の製造方法は、配向膜28と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板20側が完成する。次に、素子基板10と対向基板20とを貼り合わせる方法を説明する。
In step S <b> 22, the
ステップS31では、素子基板10上にシール材14を塗布する。詳しくは、素子基板10とディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させて、素子基板10における表示領域Eの周縁部に(表示領域Eを囲むように)シール材14を塗布する。
In step S <b> 31, the sealing
ステップS32では、素子基板10と対向基板20とを貼り合わせる。具体的には、素子基板10に塗布されたシール材14を介して素子基板10と対向基板20とを貼り合わせる。より具体的には、互いの基板10,20の平面的な縦方向や横方向の位置精度を確保しながら行う。
In step S32, the element substrate 10 and the
ステップS33では、液晶注入口(図示せず)から構造体の内部に液晶を注入し、その後、液晶注入口を封止する。封止には、例えば、樹脂等の封止材が用いられる。以上により、液晶装置100が完成する。
In step S33, liquid crystal is injected into the structure from a liquid crystal injection port (not shown), and then the liquid crystal injection port is sealed. For the sealing, for example, a sealing material such as a resin is used. Thus, the
<電子機器の構成>
図11は、上記した液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図である。以下、液晶装置を備えた投射型表示装置の構成を、図11を参照しながら説明する。
<Configuration of electronic equipment>
FIG. 11 is a schematic diagram illustrating a configuration of a projection display device as an electronic apparatus including the liquid crystal device described above. Hereinafter, the configuration of a projection display device including a liquid crystal device will be described with reference to FIG.
図11に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
As shown in FIG. 11, a
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
The polarized
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
The
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
The liquid
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
The liquid
このような投射型表示装置1000によれば、上記した液晶装置100が採用された液晶モジュールを介すことによって、表示品質を向上させることが可能な電子機器を提供することができる。
According to such a projection
以上詳述したように、本実施形態の液晶装置100、液晶装置100の製造方法、及び電子機器によれば、以下に示す効果が得られる。
As described above in detail, according to the
(1)本実施形態の液晶装置100によれば、平面的に隣り合う画素電極16c1,16c2間に相当する領域の第4層間絶縁層11eの表面に窪み55を設け、絶縁部11f1を挟んで誘電体層16b及び画素電極16cが設けられているので、その上層にある画素電極16c1,16c2から窪み55の底部までの距離を、窪み55を設けない場合と比較して長くすることができる。よって、画素電極16c1,16c2と容量電極16a間で発生する電界を弱めることが可能となり、画素電極16c1,16c2間から液晶層15に電界が漏れることを抑えることができる。その結果、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。
(1) According to the
(2)本実施形態の液晶装置100によれば、画素電極16c間の隙間L1(隣り合う画素電極16c1,16c2の端部と端部との幅)より窪み55の底の幅L2の方が広いので、画素電極16cの端部から容量電極16aまでの距離を離すことが可能となる。よって、画素電極16cと容量電極16aとの間で発生する電界を弱めることが可能となり、画素電極16c1,16c2間から液晶層15に電界が漏れることを抑えることができる。
(2) According to the
(3)本実施形態の液晶装置100の製造方法によれば、平面的に隣り合う画素電極16c1,16c2間に相当する領域の第4層間絶縁層11eの表面に窪み55を形成し、絶縁部11f1を挟んで誘電体層16b及び画素電極16cを形成するので、その上層にある画素電極16c1,16c2から窪み55の底部までの距離を、窪み55を設けない場合と比較して長くすることができる。よって、画素電極16c1,16c2と容量電極16a間で発生する電界を弱めることが可能となり、画素電極16c1,16c2間から液晶層15に電界が漏れることを抑えることができる。その結果、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。
(3) According to the method for manufacturing the
(4)本実施形態の電子機器によれば、上記に記載の液晶装置100を備えているので、液晶層15が電界の影響を受けて配向が乱れることを抑え、表示品質を向上させることが可能な電子機器を提供することができる。
(4) According to the electronic apparatus of the present embodiment, since the
(第2実施形態)
<液晶装置の構成>
図12は、第2実施形態の液晶装置の一部の構造を示す模式断面図である。以下、第2実施形態の液晶装置の構造について、図12を参照しながら説明する。
(Second Embodiment)
<Configuration of liquid crystal device>
FIG. 12 is a schematic cross-sectional view illustrating a partial structure of the liquid crystal device according to the second embodiment. Hereinafter, the structure of the liquid crystal device of the second embodiment will be described with reference to FIG.
第2実施形態の液晶装置200は、上述の第1実施形態と比べて、容量素子216の構造が異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
The
図12に示すように、第2実施形態の液晶装置200は、第1実施形態と同様に、画素P間に窪み55を有する容量素子216が設けられている。画素P間の容量素子216は、第4層間絶縁層11eに窪み55を有し、窪み55及び第4層間絶縁層11eを覆うように容量電極16aが設けられている。
As shown in FIG. 12, the
そして、第2実施形態では、窪み55の中のみに絶縁部211f1が設けられている。絶縁部211f1上には、絶縁部211f1及び容量電極16aを覆うように誘電体層216bが設けられている。誘電体層216b上には、画素電極216cが設けられており、隣り合う画素電極間を境に画素電極216c1と画素電極216c2とが別々に設けられている。
In the second embodiment, the insulating portion 211 f 1 is provided only in the
第2実施形態の液晶装置200の製造方法は、略第1実施形態の製造方法と同様である。異なる部分としては、窪み55の中に容量電極16aを成膜した後、窪み55の中のみに絶縁部211f1を形成する。
The manufacturing method of the
具体的には、容量電極16aを覆うように第5層間絶縁層211fを成膜する。次に、第5層間絶縁層11fの上面を平坦化する。平坦化処理の方法としては、例えば、エッチバック法やCMP処理などが挙げられる。また、ウエットエッチングを行って容量電極16aの表面を除去するようにしてもよい。このとき、絶縁部211f1の高さとして、容量電極16aの表面までの高さにする。
Specifically, a fifth interlayer insulating layer 211f is formed so as to cover the
次に、絶縁部211f1及び容量電極16aを覆うように、誘電体層216bを形成する。その後、誘電体層216bを覆うように、画素電極216c1と画素電極216c2とをパターニングして形成する。
Next, the
以上詳述したように、第2実施形態の液晶装置200によれば、以下に示す効果が得られる。
As described above in detail, according to the
(5)第2実施形態の液晶装置200によれば、容量電極16aの上面と、絶縁部211f1の上面との高さを合わせたので、その上に形成する誘電体層216bと画素電極216c(216c1,216c2)とを平坦に形成することが可能となる。よって、液晶層15における液晶の配向が乱れることを抑えることができる。
(5) According to the
なお、本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。 Note that the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification, and is included in the technical scope of the present invention. Is. Moreover, it can also implement with the following forms.
(変形例1)
上記した第1実施形態のように、窪み55の上は、絶縁部11f1を介して誘電体層16bを成膜する構造に限定されず、例えば、図13に示すようにしてもよい。図13は、画素P間における容量素子の構造を示す拡大断面図である。図13に示す液晶装置500のように、窪み55の中に成膜された容量電極16aの上には、容量電極16aを覆うように、誘電体層516bが設けられている。誘電体層516b上における窪み55の上方には、絶縁部11f1が設けられている。
(Modification 1)
As in the first embodiment described above, the structure above the
この場合においても、画素電極16c1,16c2と容量電極16aとの距離を離すことができ、画素電極16c1と画素電極16c2との間から、画素電極16cと容量電極16a間で発生する電界が液晶層15に漏れることを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。
Also in this case, the distance between the pixel electrodes 16c1 and 16c2 and the
(変形例2)
上記した第2実施形態のように、窪み55の上は、絶縁部211f1を介して誘電体層216bを成膜する構造に限定されず、例えば、図14に示すようにしてもよい。図14は、画素P間における容量素子の構造を示す拡大断面図である。図14に示す液晶装置600のように、窪み55の中に成膜された容量電極16aの上には、容量電極16aを覆うように、誘電体層616bが設けられている。誘電体層616b上における窪み55の上方には、絶縁部211f1が設けられている。
(Modification 2)
As in the second embodiment described above, the structure above the
この場合においても、画素電極216c1,216c2と容量電極16aとの距離を離すことができ、画素電極216c1と画素電極216c2との間から、画素電極216cと容量電極16a間で発生する電界が液晶層15に漏れることを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。
Also in this case, the distance between the pixel electrodes 216c1 and 216c2 and the
(変形例3)
上記したように、窪み55の形状は、画素P間において十字形状に形成することに限定されず、例えば、画素P間において平面的に走査線3aに沿う方向に延在して設けるようにしてもよい。また、画素P間において平面的にデータ線6aに沿う方向に延在して設けるようにしてもよい。
(Modification 3)
As described above, the shape of the
(変形例4)
上記したように、第4層間絶縁層11eに形成した窪み55の上に容量電極16aを成膜することに限定されず、例えば、窪み55の上に吸湿性を有するBSG膜を成膜し、その上に容量電極16aを成膜するようにしてもよい。具体的には、BSG膜の厚みは、例えば、50nm〜75nmである。
(Modification 4)
As described above, the
(変形例5)
上記したように、電子機器として投射型表示装置1000(プロジェクター)を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、POS端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。
(Modification 5)
As described above, the projection display apparatus 1000 (projector) has been described as an example of the electronic apparatus. However, the present invention is not limited to this. For example, the present invention may be applied to a viewer, a viewfinder, a head mounted display, and the like. Various electronic devices such as LCD TVs, mobile phones, electronic notebooks, word processors, viewfinder type or monitor direct-view type video tape recorders, workstations, mobile personal computers, video phones, POS terminals, pagers, calculators, touch panels, etc. Further, the present invention may be applied to an electrophoretic device such as electronic paper, a car navigation device, and the like.
3a…走査線、3b…容量線、6a…データ線、10…素子基板、11…第1基板、11a…下地絶縁層、11b…ゲート絶縁層、11c…第2層間絶縁層、11d…第3層間絶縁層、11e…第4層間絶縁層、11f…第5層間絶縁層(絶縁膜)、11f1,211f1…絶縁部(絶縁膜)、12…第2基板、14…シール材、15…液晶層、16,116,216…容量素子、16a…容量電極、16b,216b,516b,616b…誘電体層、16c,216c…画素電極、18…遮光層、20…対向基板、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、28…配向膜、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、31…共通電極、32…配向膜、41,42,43,44,45,46…コンタクトホールCNT、51…中継層、52…開口部、61…外部接続端子、70…容量素子、100,200…液晶装置、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210…液晶ライトバルブ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。
3a ... scanning line, 3b ... capacitance line, 6a ... data line, 10 ... element substrate, 11 ... first substrate, 11a ... underlying insulating layer, 11b ... gate insulating layer, 11c ... second interlayer insulating layer, 11d ... third Interlayer insulating layer, 11e ... fourth interlayer insulating layer, 11f ... fifth interlayer insulating layer (insulating film), 11f1, 211f1 ... insulating portion (insulating film), 12 ... second substrate, 14 ... sealing material, 15 ...
Claims (8)
前記一対の基板に挟持された液晶層と、
前記一対の基板のうち一方の基板に設けられたトランジスターと、
前記トランジスターと電気的に接続された画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、
を備え、
前記容量電極は、平面的に隣り合う画素電極間の領域に窪みを有し、
前記窪みの部分の前記容量電極と前記画素電極の外縁との厚さ方向の距離は、前記窪みのない部分の前記容量電極と前記画素電極との厚さ方向の距離より離れていることを特徴とする液晶装置。 A pair of substrates;
A liquid crystal layer sandwiched between the pair of substrates;
A transistor provided on one of the pair of substrates;
A capacitive element having a pixel electrode electrically connected to the transistor, a capacitive electrode, and a dielectric layer sandwiched between the pixel electrode and the capacitive electrode;
With
The capacitor electrode has a depression in a region between pixel electrodes adjacent in a plane,
The distance in the thickness direction between the capacitor electrode and the outer edge of the pixel electrode in the recessed portion is separated from the distance in the thickness direction between the capacitor electrode and the pixel electrode in the portion without the recess. A liquid crystal device.
前記一対の基板に挟持された液晶層と、
前記一対の基板のうち一方の基板に設けられたトランジスターと、
前記トランジスターと電気的に接続された画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、
を備え、
前記容量電極は、平面的に隣り合う画素電極間の領域に絶縁膜が形成された窪みを有し、
前記絶縁膜は、前記隣り合う画素電極の外縁と平面的に重なると共に、前記窪みの部分の前記画素電極を平坦または盛り上げるように形成されていることを特徴とする液晶装置。 A pair of substrates;
A liquid crystal layer sandwiched between the pair of substrates;
A transistor provided on one of the pair of substrates;
A capacitive element having a pixel electrode electrically connected to the transistor, a capacitive electrode, and a dielectric layer sandwiched between the pixel electrode and the capacitive electrode;
With
The capacitor electrode has a recess in which an insulating film is formed in a region between pixel electrodes adjacent in a plane.
The liquid crystal device, wherein the insulating film overlaps with an outer edge of the adjacent pixel electrode in a planar manner, and is formed to flatten or bulge the pixel electrode in the recessed portion.
前記窪みは、平面的にデータ線及び走査線のうち少なくとも一方に沿って配置されていることを特徴とする液晶装置。 The liquid crystal device according to claim 1 or 2,
The liquid crystal device according to claim 1, wherein the recess is arranged along at least one of the data line and the scanning line in a plan view.
前記窪みは、前記画素電極間の隙間より、前記窪みにおける底部の幅の方が広いことを特徴とする液晶装置。 The liquid crystal device according to any one of claims 1 to 3,
The liquid crystal device according to claim 1, wherein a width of the bottom of the depression is wider than a gap between the pixel electrodes.
前記画素電極間の隙間は、前記画素電極の厚みに前記絶縁膜の厚みを加えた長さ以下の長さであることを特徴とする液晶装置。 The liquid crystal device according to claim 2 ,
The liquid crystal device according to claim 1, wherein the gap between the pixel electrodes has a length equal to or shorter than a length obtained by adding a thickness of the insulating film to a thickness of the pixel electrode.
前記一対の基板に挟持された液晶層と、
前記一対の基板のうち一方の基板に設けられたトランジスターと、
前記トランジスターに接続された、画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、
を備えた液晶装置の製造方法であって、
平面的に前記画素電極間の領域と重なる領域に窪みを有するように前記容量電極を形成する容量電極形成工程と、
少なくとも前記窪みの部分を埋め、前記窪みの部分の前記画素電極を平坦または盛り上げるように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜及び前記容量電極を覆うように前記誘電体層を形成する誘電体層形成工程と、
前記誘電体層を覆うように前記画素電極を形成する画素電極形成工程と、
を有すること
を特徴とする液晶装置の製造方法。 A pair of substrates;
A liquid crystal layer sandwiched between the pair of substrates;
A transistor provided on one of the pair of substrates;
A capacitive element having a pixel electrode connected to the transistor, a capacitive electrode, and a dielectric layer sandwiched between the pixel electrode and the capacitive electrode;
A method of manufacturing a liquid crystal device comprising:
A capacitive electrode forming step of forming the capacitive electrode so as to have a depression in a region overlapping the region between the pixel electrodes in a plane;
An insulating film forming step of forming an insulating film so as to fill at least the depression and flatten or swell the pixel electrode in the depression;
A dielectric layer forming step of forming the dielectric layer so as to cover the insulating film and the capacitive electrode;
A pixel electrode forming step of forming the pixel electrode so as to cover the dielectric layer;
A method for manufacturing a liquid crystal device, comprising:
前記絶縁膜形成工程は、前記容量電極を覆うように前記絶縁膜となる絶縁膜前駆体を成膜し、その後、エッチバック処理法、CMP処理法、エッチング処理法のいずれかの方法によって、前記少なくとも前記窪みの中に前記絶縁膜を形成することを特徴とする液晶装置の製造方法。 It is a manufacturing method of the liquid crystal device according to claim 6,
In the insulating film forming step, an insulating film precursor to be the insulating film is formed so as to cover the capacitor electrode, and thereafter, by any one of an etch back processing method, a CMP processing method, and an etching processing method, A method of manufacturing a liquid crystal device, wherein the insulating film is formed at least in the recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212173A JP5948777B2 (en) | 2011-09-28 | 2011-09-28 | Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212173A JP5948777B2 (en) | 2011-09-28 | 2011-09-28 | Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013073032A JP2013073032A (en) | 2013-04-22 |
JP5948777B2 true JP5948777B2 (en) | 2016-07-06 |
Family
ID=48477580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011212173A Expired - Fee Related JP5948777B2 (en) | 2011-09-28 | 2011-09-28 | Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5948777B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104517583A (en) * | 2015-01-15 | 2015-04-15 | 京东方科技集团股份有限公司 | Display panel, driving method thereof and display device |
CN112859453B (en) * | 2015-03-24 | 2024-02-06 | 群创光电股份有限公司 | Display panel |
TWI534682B (en) * | 2015-03-24 | 2016-05-21 | 群創光電股份有限公司 | Display panel |
JP7181776B2 (en) | 2018-12-05 | 2022-12-01 | 株式会社ジャパンディスプレイ | Display device |
JP7240921B2 (en) * | 2019-03-26 | 2023-03-16 | 株式会社ジャパンディスプレイ | Display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3786515B2 (en) * | 1998-01-30 | 2006-06-14 | セイコーエプソン株式会社 | Liquid crystal device, method for manufacturing the same, and electronic device |
JP3788086B2 (en) * | 1999-01-22 | 2006-06-21 | セイコーエプソン株式会社 | Electro-optical device and display device using the same |
JP4371089B2 (en) * | 2005-09-01 | 2009-11-25 | セイコーエプソン株式会社 | Liquid crystal device and display device using the same |
JP4702067B2 (en) * | 2006-01-16 | 2011-06-15 | セイコーエプソン株式会社 | ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND PROJECTOR |
-
2011
- 2011-09-28 JP JP2011212173A patent/JP5948777B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013073032A (en) | 2013-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5834705B2 (en) | Electro-optical device and electronic apparatus | |
US10088727B2 (en) | Liquid crystal device and electronic apparatus | |
JP2013080040A (en) | Electrooptical device, method for manufacturing electrooptical device, and electronic equipment | |
JP6044358B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2018040969A (en) | Electro-optical device and electronic apparatus | |
JP2018101067A (en) | Electro-optic device and electronic equipment | |
US8698967B2 (en) | Electro-optic device, electronic device, and method of manufacturing electro-optic device | |
JP5948777B2 (en) | Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus | |
JP2015094880A (en) | Electro-optic device and electronic apparatus | |
JP2018136478A (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP2018136477A (en) | Electro-optical device and electronic apparatus | |
JP2014102268A (en) | Microlens array substrate, electro-optic device, and electronic equipment | |
JP5919890B2 (en) | Electro-optical device and electronic apparatus | |
JP2014149335A (en) | Substrate for electro-optic device, electro-optic device, and electronic equipment | |
JP2017083679A (en) | Display device and electronic apparatus | |
JP2013182144A (en) | Electro-optic device and electronic apparatus | |
JP6044700B2 (en) | Electro-optical device and electronic apparatus | |
JP2020034822A (en) | Electro-optical device and electronic apparatus | |
JP2014142390A (en) | Electro-optic device, method for manufacturing electro-optic device, and electronic equipment | |
JP5849605B2 (en) | Electro-optical device and electronic apparatus | |
JP2012181308A (en) | Electro-optical device and electronic device | |
JP6303283B2 (en) | Semiconductor device, electro-optical device, semiconductor device manufacturing method, and electronic apparatus | |
JP6127500B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
JP2014092695A (en) | Electro-optic device and electronic equipment | |
JP6028915B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140722 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5948777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |