JP2014149335A - Substrate for electro-optic device, electro-optic device, and electronic equipment - Google Patents

Substrate for electro-optic device, electro-optic device, and electronic equipment Download PDF

Info

Publication number
JP2014149335A
JP2014149335A JP2013016572A JP2013016572A JP2014149335A JP 2014149335 A JP2014149335 A JP 2014149335A JP 2013016572 A JP2013016572 A JP 2013016572A JP 2013016572 A JP2013016572 A JP 2013016572A JP 2014149335 A JP2014149335 A JP 2014149335A
Authority
JP
Japan
Prior art keywords
substrate
layer
light
light shielding
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013016572A
Other languages
Japanese (ja)
Inventor
Satoshi Ito
智 伊藤
Daisuke Miyawaki
大介 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013016572A priority Critical patent/JP2014149335A/en
Publication of JP2014149335A publication Critical patent/JP2014149335A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a substrate for an electro-optic device, an electro-optic device, and electronic equipment, in which brightness of display and display qualities can be improved by reducing thickness of a common electrode.SOLUTION: A counter substrate 30 includes: a microlens array substrate 10; an optical path length adjusting layer 31 disposed on the microlens array substrate 10; a light-shielding layer 32 disposed on a surface 31a side of the optical path length adjusting layer 31 and having an opening 32a corresponding to each of a plurality of pixels P; and a common electrode 34 disposed to cover the optical path length adjusting layer 31 and the light-shielding layer 32 and to be in contact with the light-shielding layer 32. The light-shielding layer 32 is formed of a metal material. The common electrode 34 has a thickness T of 22 nm or less. A distance D1, D2 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light-shielding layer 32 is equal to or less than the thickness T of the common electrode 34.

Description

本発明は、電気光学装置用基板、電気光学装置、および電子機器に関する。   The present invention relates to a substrate for an electro-optical device, an electro-optical device, and an electronic apparatus.

表示領域に複数の画素およびスイッチング素子が設けられた素子基板と、素子基板に対向配置された対向基板と、の間に電気光学物質(例えば、液晶など)を備えた電気光学装置が知られている。電気光学装置として、例えば、プロジェクターの液晶ライトバルブとして用いられる液晶装置などを挙げることができる。このような液晶装置においては、明るさやコントラストを向上することが求められている。   There is known an electro-optical device including an electro-optical material (for example, liquid crystal) between an element substrate in which a plurality of pixels and switching elements are provided in a display area, and a counter substrate disposed to face the element substrate. Yes. Examples of the electro-optical device include a liquid crystal device used as a liquid crystal light valve of a projector. Such a liquid crystal device is required to improve brightness and contrast.

液晶装置において、スイッチング素子としてのTFTに光が入射して光リーク電流が生じることによる誤動作や表示品質の低下を防止するため、素子基板に遮光層を設けるとともに、対向基板にも遮光層を設ける構成が知られている(例えば、特許文献1参照)。対向基板にも遮光層を設けることで、隣り合う画素同士の間での光漏れが抑えられので、液晶装置のコントラストの向上を図ることができる。   In a liquid crystal device, a light shielding layer is provided on an element substrate and a light shielding layer is also provided on a counter substrate in order to prevent malfunction and deterioration of display quality due to light entering a TFT as a switching element and generating a light leakage current. The configuration is known (see, for example, Patent Document 1). By providing the light-blocking layer also on the counter substrate, light leakage between adjacent pixels can be suppressed, so that the contrast of the liquid crystal device can be improved.

特開2003−167242号公報JP 2003-167242 A

ところで、対向基板のほぼ全面に共通電極(対向電極)が設けられるが、共通電極の厚さが厚いと光の透過率が低下するため、投射される画像の明るさが低下する。また、赤色光(R)、緑色光(G)、青色光(B)の色光毎に液晶装置を透過させて合成された光を投射する場合に、色光によって光の透過率のばらつきが大きいと、白く表示される画素が暗くなることや色相にずれが生じることがある。特許文献1に記載の液晶装置では、共通電極の厚さは約50nm〜200nmとされているが、共通電極の厚さがこのような範囲であると、表示の明るさや表示品質が低下するおそれがあるという課題がある。   By the way, a common electrode (counter electrode) is provided on almost the entire surface of the counter substrate. However, if the thickness of the common electrode is large, the light transmittance decreases, so that the brightness of the projected image decreases. Further, when projecting light synthesized by passing through a liquid crystal device for each color light of red light (R), green light (G), and blue light (B), if the light transmittance varies greatly by the color light, The pixels displayed in white may become dark or the hue may be shifted. In the liquid crystal device described in Patent Document 1, the thickness of the common electrode is about 50 nm to 200 nm. If the thickness of the common electrode is in such a range, the brightness and display quality of the display may be reduced. There is a problem that there is.

また、液晶装置の表示の明るさを向上させるために共通電極の厚さを薄くすると、共通電極の抵抗値の増大を招くこととなる。共通電極の抵抗値が増大すると、共通電極における電位にぶれが生じて、液晶装置の表示にフリッカーが発生するなど表示品質の低下を招くという課題がある。さらに、共通電極の厚さを薄くすると、共通電極の下層の段差が大きい場合に、共通電極に不連続部分やクラックなどが発生し易くなるという課題がある。したがって、共通電極の抵抗値を増大させることや共通電極にクラックなどを発生させることなく、共通電極の厚さを薄くして、表示の明るさと表示品質とを向上できる液晶装置が求められている。   Further, if the thickness of the common electrode is reduced in order to improve the display brightness of the liquid crystal device, the resistance value of the common electrode is increased. When the resistance value of the common electrode increases, there is a problem in that the display quality is deteriorated, for example, the potential at the common electrode is fluctuated and flicker occurs in the display of the liquid crystal device. Furthermore, when the thickness of the common electrode is reduced, there is a problem that a discontinuous portion, a crack, or the like is likely to occur in the common electrode when the level difference in the lower layer of the common electrode is large. Accordingly, there is a need for a liquid crystal device capable of reducing the thickness of the common electrode and improving the display brightness and display quality without increasing the resistance value of the common electrode or causing cracks in the common electrode. .

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]本適用例に係る電気光学装置用基板は、第1部材と、前記第1部材上に配置された第2部材と、前記第2部材の表面側に設けられ、複数の画素の各々に対応する複数の開口部を有する遮光層と、前記第2部材と前記遮光層とを覆うとともに、前記遮光層に接するように設けられた共通電極と、を備え、前記遮光層は金属材料で構成されており、前記共通電極の厚さは22nm以下であり、前記第2部材の表面と前記遮光層の表面との間隔は、前記共通電極の厚さ以下であることを特徴とする。   Application Example 1 An electro-optical device substrate according to this application example is provided with a first member, a second member disposed on the first member, and a surface side of the second member, and includes a plurality of pixels. A light-shielding layer having a plurality of openings corresponding to each of the light-shielding layer, a common electrode provided to cover the second member and the light-shielding layer and to be in contact with the light-shielding layer. The common electrode has a thickness of 22 nm or less, and a distance between the surface of the second member and the surface of the light shielding layer is equal to or less than the thickness of the common electrode. .

本適用例の構成によれば、遮光層が金属材料で構成され、共通電極が遮光層に接するように設けられているので、共通電極は遮光層と電気的に接続される。したがって、共通電極の厚さを薄くしても、遮光層に接していることで共通電極の抵抗値の増大が抑えられる。ここで、発明者らの測定結果によれば、共通電極の厚さを22nm以下とすれば、良好な明るさが得られることが分かっている。そして、共通電極の下層である第2部材の表面と遮光層の表面との間隔(段差)が共通電極の厚さ以下であるので、共通電極の厚さを薄くしても、第2部材の表面と遮光層の表面との段差に起因するクラックなどの発生が抑えられる。これらにより、共通電極の抵抗値を増大させることや共通電極にクラックなどを発生させることなく、共通電極の厚さを薄くすることができる。この結果、電気光学装置用基板を液晶装置に用いた場合に、明るく表示品質の高い液晶装置を提供することができる。   According to the configuration of this application example, the light shielding layer is made of a metal material, and the common electrode is provided so as to be in contact with the light shielding layer. Therefore, the common electrode is electrically connected to the light shielding layer. Therefore, even if the thickness of the common electrode is reduced, an increase in the resistance value of the common electrode can be suppressed by being in contact with the light shielding layer. Here, according to the measurement results of the inventors, it is known that good brightness can be obtained if the thickness of the common electrode is 22 nm or less. And since the space | interval (step) of the surface of the 2nd member which is a lower layer of a common electrode and the surface of a light shielding layer is below the thickness of a common electrode, even if the thickness of a common electrode is made thin, Occurrence of cracks and the like due to a step between the surface and the surface of the light shielding layer is suppressed. Accordingly, it is possible to reduce the thickness of the common electrode without increasing the resistance value of the common electrode or generating cracks in the common electrode. As a result, when the electro-optical device substrate is used in a liquid crystal device, a bright liquid crystal device with high display quality can be provided.

[適用例2]上記適用例に係る電気光学装置用基板であって、前記第2部材の前記表面には、前記複数の開口部のうちの隣り合う開口部の間に溝が設けられており、前記遮光層は、前記溝の内部に設けられていることが好ましい。   Application Example 2 In the electro-optical device substrate according to the application example described above, a groove is provided between adjacent openings of the plurality of openings on the surface of the second member. The light shielding layer is preferably provided inside the groove.

本適用例の構成によれば、第2部材の表面に溝が設けられ、その溝の内部に遮光層が設けられているので、遮光層の厚さを薄くしなくても、第2部材の表面と遮光層の表面との間隔を小さくできる。換言すれば、第2部材の表面に遮光層が設けられている場合と比べて、遮光層の厚さをより厚くして共通電極の抵抗値を低下させることが可能となる。したがって、共通電極の厚さを薄く形成しても、遮光層により共通電極の抵抗値の増大をより確実に抑えることができる。また、遮光層の厚さをより厚くすることで遮光性も向上する。   According to the configuration of this application example, since the groove is provided on the surface of the second member and the light shielding layer is provided inside the groove, the second member can be formed without reducing the thickness of the light shielding layer. The distance between the surface and the surface of the light shielding layer can be reduced. In other words, the resistance value of the common electrode can be reduced by increasing the thickness of the light shielding layer as compared with the case where the light shielding layer is provided on the surface of the second member. Therefore, even if the common electrode is formed thin, an increase in the resistance value of the common electrode can be more reliably suppressed by the light shielding layer. Further, the light shielding property is improved by increasing the thickness of the light shielding layer.

[適用例3]上記適用例に係る電気光学装置用基板であって、前記第1部材には、前記複数の開口部の各々に対応してマイクロレンズが設けられていることが好ましい。   Application Example 3 In the electro-optical device substrate according to the application example, it is preferable that the first member is provided with a microlens corresponding to each of the plurality of openings.

本適用例の構成によれば、複数の開口部の各々に対応して第1部材にマイクロレンズが設けられている。そのため、第1部材側から入射しそのまま直進すると遮光層で遮光されてしまう光のうちの一部を、マイクロレンズにより各開口部内に集光することができるので、光の利用効率を向上させることができる。また、第2部材の溝の内部に遮光層が設けられていると、第2部材の表面に遮光層が設けられている場合と比べて、遮光層を第1部材側に近づけることができるので、遮光層の開口率を高めることが可能となる。そして、遮光層を第1部材側に近づけることで、斜め方向からの光が隣の開口部に入射することを低減できる。これにより、電気光学装置用基板を液晶装置に用いた場合に、より明るく表示品質の高い液晶装置を提供することができる。   According to the configuration of this application example, the microlens is provided on the first member corresponding to each of the plurality of openings. Therefore, a part of the light that is incident from the first member side and goes straight as it is and is shielded by the light shielding layer can be condensed into each opening by the microlens, thereby improving the light utilization efficiency. Can do. Further, when the light shielding layer is provided inside the groove of the second member, the light shielding layer can be brought closer to the first member side as compared with the case where the light shielding layer is provided on the surface of the second member. Thus, the aperture ratio of the light shielding layer can be increased. And it can reduce that the light from an oblique direction injects into the adjacent opening part by making a light shielding layer close to the 1st member side. Accordingly, when the electro-optical device substrate is used in a liquid crystal device, a brighter and higher display quality liquid crystal device can be provided.

[適用例4]上記適用例に係る電気光学装置用基板であって、前記第1部材には、前記複数の開口部のうちの隣り合う開口部の間に反射部が設けられていることが好ましい。   Application Example 4 In the electro-optical device substrate according to the application example described above, the first member is provided with a reflection portion between adjacent openings of the plurality of openings. preferable.

本適用例の構成によれば、第1部材における開口部同士の間に反射部が設けられている。そのため、各開口部から外れて遮光層で遮光されてしまう光のうちの一部を、反射部で反射させて各開口部内に向かわせることができるので、光の利用効率を向上させることができる。また、第2部材の溝の内部に遮光層が設けられていると、第2部材の表面に遮光層が設けられている場合と比べて、遮光層を第1部材側に近づけることができるので、遮光層の開口率を高めることが可能となる。   According to the configuration of this application example, the reflection portion is provided between the openings in the first member. Therefore, a part of the light that is removed from each opening and is blocked by the light blocking layer can be reflected by the reflecting portion and directed into each opening, so that the light use efficiency can be improved. . Further, when the light shielding layer is provided inside the groove of the second member, the light shielding layer can be brought closer to the first member side as compared with the case where the light shielding layer is provided on the surface of the second member. Thus, the aperture ratio of the light shielding layer can be increased.

[適用例5]上記適用例に係る電気光学装置用基板であって、前記第1部材には、前記複数の開口部の各々に対応してカラーフィルターが設けられていることが好ましい。   Application Example 5 In the electro-optical device substrate according to the application example, it is preferable that the first member is provided with a color filter corresponding to each of the plurality of openings.

本適用例の構成によれば、第1部材に複数の開口部の各々に対応してカラーフィルターが設けられている。そのため、各開口部において特定の波長域の色光を透過させることができるので、電気光学装置用基板を液晶装置に用いた場合に、フルカラー表示が可能でより明るく表示品質の高い液晶装置を提供することができる。   According to the configuration of this application example, the first member is provided with the color filter corresponding to each of the plurality of openings. Therefore, since color light in a specific wavelength range can be transmitted through each opening, a full-color display capable of full color display and a brighter display quality can be provided when an electro-optical device substrate is used in the liquid crystal device. be able to.

[適用例6]本適用例に係る電気光学装置は、複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に配置された電気光学物質層と、を備え、前記第2基板が、上記適用例の電気光学装置用基板であることを特徴とする。   Application Example 6 An electro-optical device according to this application example is provided with a first substrate provided with a plurality of pixel electrodes and switching elements corresponding to the pixel electrodes, and opposed to the first substrate. A second substrate disposed; and an electro-optic material layer disposed between the first substrate and the second substrate, wherein the second substrate is a substrate for an electro-optic device according to the application example. It is characterized by that.

本適用例の構成によれば、電気光学物質層を挟持する一対の基板のうちの一方の基板に上記の電気光学装置用基板を備えることで、表示の明るさと表示品質とに優れた電気光学装置を提供することができる。   According to the configuration of this application example, the above-described electro-optic device substrate is provided on one of the pair of substrates sandwiching the electro-optic material layer, so that the electro-optic having excellent display brightness and display quality is achieved. An apparatus can be provided.

[適用例7]本適用例に係る電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。   Application Example 7 An electronic apparatus according to this application example includes the electro-optical device according to the application example described above.

本適用例の構成によれば、表示の明るさと表示品質とに優れた電気光学装置を備えた電子機器を提供することができる。   According to the configuration of this application example, it is possible to provide an electronic apparatus including an electro-optical device that is excellent in display brightness and display quality.

第1の実施形態に係る液晶装置の構成を示す概略図である。It is the schematic which shows the structure of the liquid crystal device which concerns on 1st Embodiment. 第1の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。2 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device according to the first embodiment. FIG. 第1の実施形態に係る液晶装置の構造を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the liquid crystal device which concerns on 1st Embodiment. 共通電極の厚さと光透過率との関係を示すグラフである。It is a graph which shows the relationship between the thickness of a common electrode, and light transmittance. 共通電極の厚さと光透過率との関係を示すグラフである。It is a graph which shows the relationship between the thickness of a common electrode, and light transmittance. 第1の実施形態に係る液晶装置の断面構造を拡大して示す図である。It is a figure which expands and shows the cross-section of the liquid crystal device which concerns on 1st Embodiment. 第1の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing the method for manufacturing the electro-optical device substrate according to the first embodiment. 第1の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing the method for manufacturing the electro-optical device substrate according to the first embodiment. 第2の実施形態に係る液晶装置の構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the liquid crystal device which concerns on 2nd Embodiment. 第2の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。FIG. 10 is a schematic cross-sectional view illustrating a method for manufacturing an electro-optical device substrate according to a second embodiment. 第2の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。FIG. 10 is a schematic cross-sectional view illustrating a method for manufacturing an electro-optical device substrate according to a second embodiment. 第3の実施形態に係る液晶装置の構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the liquid crystal device which concerns on 3rd Embodiment. 第4の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。It is the schematic which shows the structure of the projector as an electronic device which concerns on 4th Embodiment. 第5の実施形態に係る電子機器としてのスマートフォンの構成を示す概略図である。It is the schematic which shows the structure of the smart phone as an electronic device which concerns on 5th Embodiment.

以下、本発明を具体化した実施形態について図面を参照して説明する。使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大、縮小、あるいは誇張して表示している。また、説明に必要な構成要素以外は図示を省略する場合がある。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. The drawings to be used are appropriately enlarged, reduced or exaggerated so that the part to be described can be recognized. In addition, illustrations of components other than those necessary for the description may be omitted.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

(第1の実施形態)
<電気光学装置>
ここでは、電気光学装置として、薄膜トランジスター(Thin Film Transistor:TFT)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置(プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
(First embodiment)
<Electro-optical device>
Here, an active matrix liquid crystal device including a thin film transistor (TFT) as a pixel switching element will be described as an example of the electro-optical device. This liquid crystal device can be suitably used, for example, as a light modulation element (liquid crystal light valve) of a projection display device (projector) described later.

まず、第1の実施形態に係る電気光学装置としての液晶装置について、図1、図2、および図3を参照して説明する。図1は、第1の実施形態に係る液晶装置の構成を示す概略図である。詳しくは、図1(a)は液晶装置の構成を示す概略平面図であり、図1(b)は図1(a)のH−H’線に沿った概略断面図である。図2は、第1の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。また、図3は、第1の実施形態に係る液晶装置の構造を示す概略断面図である。詳しくは、図3は、図1のA−A’線に沿った概略断面図である。   First, a liquid crystal device as an electro-optical device according to the first embodiment will be described with reference to FIGS. 1, 2, and 3. FIG. 1 is a schematic diagram illustrating the configuration of the liquid crystal device according to the first embodiment. Specifically, FIG. 1A is a schematic plan view showing the configuration of the liquid crystal device, and FIG. 1B is a schematic cross-sectional view taken along the line H-H ′ of FIG. FIG. 2 is an equivalent circuit diagram showing an electrical configuration of the liquid crystal device according to the first embodiment. FIG. 3 is a schematic cross-sectional view showing the structure of the liquid crystal device according to the first embodiment. Specifically, FIG. 3 is a schematic cross-sectional view taken along the line A-A ′ of FIG. 1.

図1(a)および(b)に示すように、第1の実施形態に係る液晶装置1は、第1基板としての素子基板20と、素子基板20に対向配置された第2基板としての対向基板30と、素子基板20と対向基板30との間に配置された電気光学物質層としての液晶層40とを備えている。本実施形態では、対向基板30が本発明の電気光学装置用基板に該当する。   As shown in FIGS. 1A and 1B, the liquid crystal device 1 according to the first embodiment includes an element substrate 20 as a first substrate and a counter as a second substrate disposed opposite to the element substrate 20. A substrate 30 and a liquid crystal layer 40 as an electro-optical material layer disposed between the element substrate 20 and the counter substrate 30 are provided. In the present embodiment, the counter substrate 30 corresponds to the electro-optical device substrate of the present invention.

液晶装置1は、例えば、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードで動作する。液晶装置1は、対向基板30側から入射した光を変調して素子基板20側に射出する透過型の液晶装置である。   The liquid crystal device 1 operates in, for example, a TN (Twisted Nematic) mode or a VA (Vertical Alignment) mode. The liquid crystal device 1 is a transmissive liquid crystal device that modulates light incident from the counter substrate 30 side and emits the light to the element substrate 20 side.

図1(a)および(b)に示すように、素子基板20は対向基板30よりも一回り大きく、両基板は、額縁状に配置されたシール材42を介して接合されている。液晶層40は、素子基板20と対向基板30とシール材42とによって囲まれた空間に封入された、電気光学物質としての正または負の誘電異方性を有する液晶で構成されている。   As shown in FIGS. 1A and 1B, the element substrate 20 is slightly larger than the counter substrate 30, and both substrates are bonded via a sealing material 42 arranged in a frame shape. The liquid crystal layer 40 is composed of a liquid crystal having positive or negative dielectric anisotropy as an electro-optical material enclosed in a space surrounded by the element substrate 20, the counter substrate 30, and the sealing material 42.

シール材42は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材42には、素子基板20と対向基板30との間隔を一定に保持するためのスペーサー(図示省略)が混入されている。額縁状に配置されたシール材42の内側には、対向基板30に設けられた額縁状の遮光層32が配置されている。遮光層32は、遮光性を有する金属あるいは金属酸化物などの金属材料からなる。   The sealing material 42 is made of an adhesive such as a thermosetting or ultraviolet curable epoxy resin. Spacers (not shown) are mixed in the sealing material 42 to keep the distance between the element substrate 20 and the counter substrate 30 constant. A frame-shaped light shielding layer 32 provided on the counter substrate 30 is disposed inside the sealing material 42 disposed in a frame shape. The light shielding layer 32 is made of a metal material such as a light-shielding metal or metal oxide.

遮光層32の内側は、複数の画素Pが配列された表示領域Eとなっている。表示領域Eは、液晶装置1において、実質的に表示に寄与する領域である。なお、図1(a)および(b)では図示を省略したが、遮光層32は、表示領域Eの内側にも、複数の画素Pを平面的に区画するように格子状に設けられている。   Inside the light shielding layer 32 is a display area E in which a plurality of pixels P are arranged. The display area E is an area that substantially contributes to display in the liquid crystal device 1. Although not shown in FIGS. 1A and 1B, the light shielding layer 32 is also provided inside the display area E in a lattice shape so as to partition a plurality of pixels P in a plane. .

素子基板20の1辺部のシール材42の外側には、1辺部に沿ってデータ線駆動回路51および複数の外部接続端子54が設けられている。また、その1辺部に対向する他の1辺部に沿ったシール材42の内側には、検査回路53が設けられている。さらに、これらの2辺部と直交し互いに対向する他の2辺部に沿ったシール材42の内側には、走査線駆動回路52が設けられている。   A data line driving circuit 51 and a plurality of external connection terminals 54 are provided outside the sealing material 42 on one side of the element substrate 20 along the one side. Further, an inspection circuit 53 is provided inside the sealing material 42 along the other one side facing the one side. Further, a scanning line driving circuit 52 is provided inside the sealing material 42 along the other two sides that are orthogonal to these two sides and face each other.

検査回路53が設けられた1辺部のシール材42の内側には、2つの走査線駆動回路52を繋ぐ複数の配線55が設けられている。これらデータ線駆動回路51、走査線駆動回路52に繋がる配線は、複数の外部接続端子54に接続されている。また、対向基板30の角部には、素子基板20と対向基板30との間で電気的導通をとるための上下導通部56が設けられている。なお、検査回路53の配置はこれに限定されず、データ線駆動回路51と表示領域Eとの間のシール材42の内側に沿った位置に設けてもよい。   A plurality of wirings 55 that connect the two scanning line driving circuits 52 are provided inside the sealing material 42 on one side where the inspection circuit 53 is provided. Wirings connected to the data line driving circuit 51 and the scanning line driving circuit 52 are connected to a plurality of external connection terminals 54. In addition, a vertical conduction portion 56 is provided at a corner portion of the counter substrate 30 to establish electrical continuity between the element substrate 20 and the counter substrate 30. The arrangement of the inspection circuit 53 is not limited to this, and the inspection circuit 53 may be provided at a position along the inner side of the seal material 42 between the data line driving circuit 51 and the display area E.

以下の説明では、データ線駆動回路51が設けられた1辺部に沿った方向をX方向とし、この1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向とする。図1(a)のH−H’線の方向は、Y方向に沿った方向である。また、X方向およびY方向と直交し図1(b)における上方に向かう方向をZ方向とする。なお、本明細書では、液晶装置1の対向基板30の表面の法線方向(Z方向)から見ることを「平面視」という。   In the following description, the direction along one side where the data line driving circuit 51 is provided is defined as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other is defined as the Y direction. . The direction of the H-H ′ line in FIG. 1A is a direction along the Y direction. Further, a direction orthogonal to the X direction and the Y direction and going upward in FIG. In the present specification, viewing from the normal direction (Z direction) of the surface of the counter substrate 30 of the liquid crystal device 1 is referred to as “plan view”.

図1(b)に示すように、素子基板20の液晶層40側には、画素P毎に設けられたスイッチング素子としてのTFT24(図3参照)と、光透過性を有する画素電極28と、信号配線(図示しない)と、画素電極28を覆う配向膜29とが設けられている。画素電極28は、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの光透過性を有する導電膜からなる。   As shown in FIG. 1B, on the liquid crystal layer 40 side of the element substrate 20, a TFT 24 (see FIG. 3) as a switching element provided for each pixel P, a light-transmissive pixel electrode 28, A signal wiring (not shown) and an alignment film 29 covering the pixel electrode 28 are provided. The pixel electrode 28 is made of a light-transmitting conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

対向基板30は、後述するマイクロレンズ14(図3参照)が設けられた第1部材としてのマイクロレンズアレイ基板10を備えている。対向基板30の液晶層40側、すなわちマイクロレンズアレイ基板10上には、第2部材としての光路長調整層31と、遮光層32と、共通電極(対向電極)34と、共通電極34を覆う配向膜35とが設けられている。   The counter substrate 30 includes a microlens array substrate 10 as a first member provided with a microlens 14 (see FIG. 3) described later. On the liquid crystal layer 40 side of the counter substrate 30, that is, on the microlens array substrate 10, the optical path length adjusting layer 31 as the second member, the light shielding layer 32, the common electrode (counter electrode) 34, and the common electrode 34 are covered. An alignment film 35 is provided.

遮光層32は、図1(a)および(b)に示すように、平面的に走査線駆動回路52、複数の配線55や検査回路53と重なる領域に額縁状に設けられている。遮光層32は、対向基板30側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   As shown in FIGS. 1A and 1B, the light shielding layer 32 is provided in a frame shape in a region overlapping the scanning line driving circuit 52, the plurality of wirings 55, and the inspection circuit 53 in plan view. The light shielding layer 32 serves to shield light incident from the counter substrate 30 side and prevent malfunctions due to light in peripheral circuits including these drive circuits. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

共通電極34は、例えばITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの光透過性を有する導電膜からなる。共通電極34は、図1(a)に示すように対向基板30の四隅に設けられた上下導通部56により素子基板20側の配線に電気的に接続されている。また、共通電極34は、光路長調整層31と遮光層32とを覆うとともに、遮光層32に接するように設けられている。   The common electrode 34 is made of a light-transmitting conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). As shown in FIG. 1A, the common electrode 34 is electrically connected to the wiring on the element substrate 20 side by vertical conduction portions 56 provided at the four corners of the counter substrate 30. The common electrode 34 is provided so as to cover the light path length adjusting layer 31 and the light shielding layer 32 and to be in contact with the light shielding layer 32.

配向膜29および配向膜35は、液晶装置1の光学設計に基づいて選定される。配向膜29および配向膜35は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子を略水平に配向させる処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子を略垂直に配向させる処理が施されたものが挙げられる。   The alignment film 29 and the alignment film 35 are selected based on the optical design of the liquid crystal device 1. For example, the alignment film 29 and the alignment film 35 may be formed by depositing an organic material such as polyimide and rubbing the surface thereof to perform a process for aligning liquid crystal molecules substantially horizontally, or SiOx (silicon oxide). ) And the like are formed by vapor phase epitaxy and subjected to a treatment for aligning liquid crystal molecules substantially vertically.

液晶層40を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置1からは画像信号に応じたコントラストをもつ光が射出される。   The liquid crystal constituting the liquid crystal layer 40 modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. For example, in the normally white mode, the transmittance for incident light decreases according to the voltage applied in units of each pixel P. In the normally black mode, the transmittance for incident light increases in accordance with the voltage applied in units of each pixel P, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device 1 as a whole.

図2に示すように、表示領域Eには、走査線2とデータ線3とが互いに絶縁され交差するように形成されている。走査線2が延在する方向がX方向であり、データ線3が延在する方向がY方向である。画素Pは、走査線2とデータ線3との交差に対応して設けられている。画素Pのそれぞれには、画素電極28と、スイッチング素子としてのTFT24(Thin Film Transistor:薄膜トランジスター)とが設けられている。   As shown in FIG. 2, in the display area E, the scanning lines 2 and the data lines 3 are formed so as to be insulated from each other. The direction in which the scanning line 2 extends is the X direction, and the direction in which the data line 3 extends is the Y direction. The pixel P is provided corresponding to the intersection of the scanning line 2 and the data line 3. Each pixel P is provided with a pixel electrode 28 and a TFT 24 (Thin Film Transistor) as a switching element.

TFT24のソース電極(図示しない)は、データ線駆動回路51から延在するデータ線3に電気的に接続されている。データ線3には、データ線駆動回路51(図1参照)から画像信号(データ信号)S1、S2、…、Snが線順次で供給される。TFT24のゲート電極(図示しない)は、走査線駆動回路52から延在する走査線2の一部である。走査線2には、走査線駆動回路52から走査信号G1、G2、…、Gmが線順次で供給される。TFT24のドレイン電極(図示しない)は、画素電極28に電気的に接続されている。   A source electrode (not shown) of the TFT 24 is electrically connected to the data line 3 extending from the data line driving circuit 51. Image signals (data signals) S1, S2,..., Sn are supplied to the data line 3 from the data line driving circuit 51 (see FIG. 1) in a line sequential manner. A gate electrode (not shown) of the TFT 24 is a part of the scanning line 2 extending from the scanning line driving circuit 52. The scanning signals G1, G2,..., Gm are supplied to the scanning line 2 from the scanning line driving circuit 52 in a line sequential manner. A drain electrode (not shown) of the TFT 24 is electrically connected to the pixel electrode 28.

画像信号S1、S2、…、Snは、TFT24を一定期間だけオン状態とすることにより、データ線3を介して画素電極28に所定のタイミングで書き込まれる。このようにして画素電極28を介して液晶層40に書き込まれた所定レベルの画像信号は、対向基板30に設けられた共通電極34(図3参照)との間に形成される液晶容量で一定期間保持される。   The image signals S1, S2,..., Sn are written to the pixel electrode 28 via the data line 3 at a predetermined timing by turning on the TFT 24 for a certain period. The image signal of a predetermined level written in the liquid crystal layer 40 through the pixel electrode 28 in this manner is constant by the liquid crystal capacitance formed between the common electrode 34 (see FIG. 3) provided on the counter substrate 30. Hold for a period.

なお、保持された画像信号S1、S2、…、Snがリークするのを防止するため、データ線3に沿って平行するように形成された容量線4と画素電極28との間に蓄積容量5が形成され、液晶容量と並列に配置されている。このように、各画素Pの液晶に電圧信号が印加されると、印加された電圧レベルにより液晶の配向状態が変化する。これにより、液晶層40(図3参照)に入射した光が変調されて階調表示が可能となる。   In order to prevent leakage of the held image signals S 1, S 2,..., Sn, the storage capacitor 5 is formed between the capacitor line 4 formed in parallel along the data line 3 and the pixel electrode 28. Is formed and arranged in parallel with the liquid crystal capacitor. Thus, when a voltage signal is applied to the liquid crystal of each pixel P, the alignment state of the liquid crystal changes depending on the applied voltage level. As a result, the light incident on the liquid crystal layer 40 (see FIG. 3) is modulated to enable gradation display.

図3に示すように、素子基板20は、基板21と、遮光層22と、絶縁層23と、TFT24と、絶縁層25と、遮光層26と、絶縁層27と、画素電極28と、配向膜29とを備えている。基板21は、例えばガラスや石英などの光透過性を有する材料からなる。   As shown in FIG. 3, the element substrate 20 includes a substrate 21, a light shielding layer 22, an insulating layer 23, a TFT 24, an insulating layer 25, a light shielding layer 26, an insulating layer 27, a pixel electrode 28, and an orientation. And a film 29. The substrate 21 is made of a light transmissive material such as glass or quartz.

遮光層22は、上層の遮光層26に平面視で重なるように格子状に形成されている。遮光層22および遮光層26は、素子基板20の厚さ方向(Z方向)において、TFT24を間に挟むように配置されている。遮光層22および遮光層26は、遮光性を有する金属材料などからなる。遮光層22および遮光層26が設けられていることにより、TFT24への光の入射が抑制される。   The light shielding layer 22 is formed in a lattice shape so as to overlap the upper light shielding layer 26 in plan view. The light shielding layer 22 and the light shielding layer 26 are disposed so as to sandwich the TFT 24 therebetween in the thickness direction (Z direction) of the element substrate 20. The light shielding layer 22 and the light shielding layer 26 are made of a metal material having a light shielding property. By providing the light shielding layer 22 and the light shielding layer 26, the incidence of light on the TFT 24 is suppressed.

遮光層22および遮光層26は、複数の画素Pのうちの隣り合う画素P同士の間に配置されている。遮光層22および遮光層26は、それぞれ各画素Pに対応する開口部22a、開口部26aを有している。開口部22aおよび開口部26aは、光が透過する領域となる。   The light shielding layer 22 and the light shielding layer 26 are disposed between adjacent pixels P among the plurality of pixels P. The light shielding layer 22 and the light shielding layer 26 have an opening 22a and an opening 26a corresponding to each pixel P, respectively. The opening 22a and the opening 26a are regions through which light is transmitted.

絶縁層23は、基板21と遮光層22とを覆うように設けられている。絶縁層23は、例えば、SiO2などの無機材料からなる。TFT24は、絶縁層23上に設けられている。TFT24は、画素電極28を駆動するスイッチング素子である。図示を省略するが、TFT24は、半導体層、ゲート電極、ソース電極、およびドレイン電極などで構成されている。 The insulating layer 23 is provided so as to cover the substrate 21 and the light shielding layer 22. The insulating layer 23 is made of an inorganic material such as SiO 2 . The TFT 24 is provided on the insulating layer 23. The TFT 24 is a switching element that drives the pixel electrode 28. Although not shown, the TFT 24 includes a semiconductor layer, a gate electrode, a source electrode, a drain electrode, and the like.

ゲート電極は、素子基板20において平面視で半導体層のチャネル領域と重なる領域に絶縁層25の一部(ゲート絶縁膜)を介して形成されている。図示を省略するが、ゲート電極は、下層側に配置された走査線2(図2参照)にコンタクトホールを介して電気的に接続されており、ゲート電極に走査信号が印加されることによってTFT24のオン/オフが制御される。   The gate electrode is formed on the element substrate 20 in a region overlapping with the channel region of the semiconductor layer in plan view via a part (gate insulating film) of the insulating layer 25. Although not shown, the gate electrode is electrically connected to the scanning line 2 (see FIG. 2) arranged on the lower layer side through a contact hole, and the TFT 24 is applied by applying a scanning signal to the gate electrode. ON / OFF is controlled.

絶縁層25は、絶縁層23とTFT24とを覆うように設けられている。絶縁層25は、例えば、SiO2などの無機材料からなる。絶縁層25は、TFT24の半導体層とゲート電極との間を絶縁するゲート絶縁膜を含む。絶縁層25により、TFT24によって生じる表面の凹凸が緩和される。絶縁層25上には、遮光層26が設けられている。そして、絶縁層25と遮光層26とを覆うように、無機材料からなる絶縁層27が設けられている。 The insulating layer 25 is provided so as to cover the insulating layer 23 and the TFT 24. The insulating layer 25 is made of an inorganic material such as SiO 2 , for example. The insulating layer 25 includes a gate insulating film that insulates between the semiconductor layer of the TFT 24 and the gate electrode. The insulating layer 25 relieves surface irregularities caused by the TFT 24. A light shielding layer 26 is provided on the insulating layer 25. An insulating layer 27 made of an inorganic material is provided so as to cover the insulating layer 25 and the light shielding layer 26.

画素電極28は、絶縁層27上に、各画素Pに対応して設けられている。画素電極28は、遮光層22の開口部22aおよび遮光層26の開口部26aに平面視で重なる領域に配置されている。配向膜29は、画素電極28を覆うように設けられている。   The pixel electrode 28 is provided on the insulating layer 27 corresponding to each pixel P. The pixel electrode 28 is disposed in a region overlapping the opening 22 a of the light shielding layer 22 and the opening 26 a of the light shielding layer 26 in plan view. The alignment film 29 is provided so as to cover the pixel electrode 28.

なお、TFT24、TFT24に電気信号を供給する電極や走査線2およびデータ線3などの配線(図示しない)は、平面視で遮光層22および遮光層26に重なる領域に設けられている。TFT24は、例えば、遮光層22および遮光層26の格子の交点、すなわち画素Pの4隅に設けられている。なお、これらの電極や配線などが遮光層22および遮光層26を兼ねる構成であってもよい。   Note that the TFTs 24, electrodes for supplying electric signals to the TFTs 24, and wirings (not shown) such as the scanning lines 2 and the data lines 3 are provided in regions overlapping the light shielding layers 22 and 26 in plan view. The TFT 24 is provided, for example, at the intersection of the lattices of the light shielding layer 22 and the light shielding layer 26, that is, at the four corners of the pixel P. In addition, the structure which these electrodes, wiring, etc. serve as the light shielding layer 22 and the light shielding layer 26 may be sufficient.

<電気光学装置用基板の構成>
第1の実施形態に係る電気光学装置用基板としての対向基板30は、第1部材としてのマイクロレンズアレイ基板10と、第2部材としての光路長調整層31と、遮光層32と、共通電極34と、配向膜35とを備えている。マイクロレンズアレイ基板10は、基板11とレンズ層13とを備えている。マイクロレンズアレイ基板10は、基板11に設けられた凹部12の開口部側が素子基板20に対向するように配置されている。
<Configuration of substrate for electro-optical device>
The counter substrate 30 as the electro-optical device substrate according to the first embodiment includes a microlens array substrate 10 as a first member, an optical path length adjustment layer 31 as a second member, a light shielding layer 32, and a common electrode. 34 and an alignment film 35. The microlens array substrate 10 includes a substrate 11 and a lens layer 13. The microlens array substrate 10 is arranged so that the opening side of the recess 12 provided in the substrate 11 faces the element substrate 20.

基板11は、例えばガラスや石英などの光透過性を有する材料からなる。基板11は、その液晶層40側の表面である面11aに形成された複数の凹部12を有している。凹部12は、各画素Pに対応して配置されている。凹部12は、その底部に向かって先細りとなる曲面状に形成されている。   The substrate 11 is made of a light transmissive material such as glass or quartz. The substrate 11 has a plurality of recesses 12 formed on the surface 11a which is the surface on the liquid crystal layer 40 side. The recess 12 is arranged corresponding to each pixel P. The recess 12 is formed in a curved surface shape that tapers toward the bottom.

レンズ層13は、基板11の面11a側に、凹部12を埋め込むように形成されている。レンズ層13は、光透過性を有し、基板11とは異なる光屈折率を有する材料からなる。より具体的には、レンズ層13は、基板11よりも光屈折率の高い材料からなる。レンズ層13の材料としては、例えばSiON、Al23などの無機材料や樹脂材料が挙げられる。 The lens layer 13 is formed on the surface 11 a side of the substrate 11 so as to bury the recess 12. The lens layer 13 is made of a material having optical transparency and a light refractive index different from that of the substrate 11. More specifically, the lens layer 13 is made of a material having a higher refractive index than that of the substrate 11. Examples of the material of the lens layer 13 include inorganic materials such as SiON and Al 2 O 3 and resin materials.

レンズ層13で凹部12を埋め込むことにより、凸状のマイクロレンズ14が構成される。各マイクロレンズ14は、各画素Pに対応して配置されている。これらの複数のマイクロレンズ14により、マイクロレンズアレイMLAが構成される。   By embedding the concave portion 12 with the lens layer 13, a convex microlens 14 is configured. Each microlens 14 is arranged corresponding to each pixel P. These microlenses 14 constitute a microlens array MLA.

光路長調整層31は、マイクロレンズアレイ基板10上に設けられている。光路長調整層31は、光透過性を有し、基板11とほぼ同じ光屈折率を有する。光路長調整層31は、例えば、シリコン酸化膜(SiO2)などの電気的絶縁性を有する無機材料からなる。光路長調整層31は、マイクロレンズ14の焦点距離を所望の値に合わせる機能を有する。したがって、光路長調整層31の層厚は、光の波長に応じたマイクロレンズ14の焦点距離などの光学条件に基づいて適宜設定される。 The optical path length adjustment layer 31 is provided on the microlens array substrate 10. The optical path length adjustment layer 31 is light transmissive and has substantially the same refractive index as that of the substrate 11. The optical path length adjusting layer 31 is made of, for example, an inorganic material having electrical insulation such as a silicon oxide film (SiO 2 ). The optical path length adjustment layer 31 has a function of adjusting the focal length of the microlens 14 to a desired value. Therefore, the layer thickness of the optical path length adjusting layer 31 is appropriately set based on optical conditions such as the focal length of the microlens 14 corresponding to the wavelength of light.

光路長調整層31は、その液晶層40側の表面31aに形成された溝31bを有している。溝31bは、平面視で、表示領域E(図1(a)参照)の外側に設けられるとともに、表示領域Eの内側において遮光層22および遮光層26に重なる領域に格子状に設けられている。遮光層32は、溝31bの内部に設けられている。   The optical path length adjustment layer 31 has a groove 31b formed in the surface 31a on the liquid crystal layer 40 side. The grooves 31b are provided outside the display area E (see FIG. 1A) in a plan view, and are provided in a grid pattern in an area overlapping the light shielding layer 22 and the light shielding layer 26 inside the display area E. . The light shielding layer 32 is provided inside the groove 31b.

遮光層32は、平面視で、表示領域Eの外側に設けられるとともに、表示領域Eの内側において遮光層22および遮光層26に重なる領域に設けられており、複数の画素Pのうちの隣り合う画素P同士の間に配置されている。遮光層32は、各画素Pに対応する開口部32aを有している。開口部32a内は、光が透過する領域となる。遮光層32は、遮光性を有する金属あるいは金属酸化物などの金属材料からなり、例えば、チタンナイトライド(TiN)からなる。   The light shielding layer 32 is provided outside the display region E in a plan view, and is provided in a region overlapping the light shielding layer 22 and the light shielding layer 26 inside the display region E. The light shielding layer 32 is adjacent to the plurality of pixels P. It is arranged between the pixels P. The light shielding layer 32 has an opening 32 a corresponding to each pixel P. The opening 32a is a region through which light is transmitted. The light shielding layer 32 is made of a metal material such as a light-shielding metal or metal oxide, and is made of, for example, titanium nitride (TiN).

共通電極34は、光路長調整層31と遮光層32とを覆うように設けられている。共通電極34は、複数の画素Pに跨って形成されている。共通電極34は、上述したように、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの光透過性を有する導電膜からなる。共通電極34は、遮光層32の表面32bに接している。したがって、共通電極34は、遮光層32に電気的に接続されている。共通電極34の厚さTは、22nm以下である。   The common electrode 34 is provided so as to cover the optical path length adjustment layer 31 and the light shielding layer 32. The common electrode 34 is formed across a plurality of pixels P. As described above, the common electrode 34 is made of a light-transmitting conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). The common electrode 34 is in contact with the surface 32 b of the light shielding layer 32. Therefore, the common electrode 34 is electrically connected to the light shielding layer 32. The thickness T of the common electrode 34 is 22 nm or less.

配向膜35は、共通電極34を覆うように設けられている。液晶層40は、素子基板20側の配向膜29と対向基板30側の配向膜35との間に封入されている。   The alignment film 35 is provided so as to cover the common electrode 34. The liquid crystal layer 40 is sealed between the alignment film 29 on the element substrate 20 side and the alignment film 35 on the counter substrate 30 side.

第1の実施形態に係る液晶装置1では、光は、対向基板30側(マイクロレンズアレイ基板10側)、すなわち、基板11の液晶層40とは反対側の表面である面11b側から入射し、マイクロレンズ14によって集光される。例えば、面11b側からマイクロレンズ14に入射する光のうち、画素Pの平面的な中心を通過する光軸に沿って入射した入射光L1は、マイクロレンズ14をそのまま直進し、液晶層40を通過して素子基板20側に射出される。   In the liquid crystal device 1 according to the first embodiment, light is incident from the counter substrate 30 side (microlens array substrate 10 side), that is, from the surface 11 b side that is the surface of the substrate 11 opposite to the liquid crystal layer 40. The light is condensed by the microlens 14. For example, of the light incident on the microlens 14 from the surface 11b side, the incident light L1 incident along the optical axis passing through the planar center of the pixel P travels straight through the microlens 14 and passes through the liquid crystal layer 40. It passes through and is emitted to the element substrate 20 side.

入射光L1よりも外側の、平面視で遮光層32と重なる領域からマイクロレンズ14の周縁部に入射した入射光L2は、仮にそのまま直進した場合、破線で示すように遮光層32で遮光されてしまうが、基板11とレンズ層13との間の光屈折率の差により、画素P2の平面的な中心側へ屈折する。   The incident light L2 incident on the peripheral edge of the microlens 14 from a region overlapping the light shielding layer 32 in a plan view outside the incident light L1 is shielded by the light shielding layer 32 as indicated by a broken line if it goes straight as it is. However, it is refracted toward the planar center of the pixel P2 due to the difference in the optical refractive index between the substrate 11 and the lens layer 13.

液晶装置1では、このように直進した場合に遮光層32で遮光されてしまう入射光L2も、各マイクロレンズ14の集光作用により遮光層32の開口部32a内に入射させて液晶層40を通過させることができる。この結果、素子基板20側から射出される光の量を多くできるので、光の利用効率を高めることができる。   In the liquid crystal device 1, the incident light L <b> 2 that is shielded by the light shielding layer 32 when traveling straight in this way is also incident into the opening 32 a of the light shielding layer 32 by the condensing action of each microlens 14, thereby causing the liquid crystal layer 40 to enter. Can be passed. As a result, since the amount of light emitted from the element substrate 20 side can be increased, the light utilization efficiency can be increased.

また、液晶装置1では、光路長調整層31の溝31bの内部に遮光層32が設けられている。そのため、光路長調整層31の表面31aに遮光層32が設けられている場合と比べて、遮光層32をマイクロレンズアレイ基板10側により近付けることができるので、遮光層32の開口率を高めることが可能となる。そして、遮光層32をマイクロレンズアレイ基板10側に近付けることで、斜め方向からの光が隣の画素Pの領域に入射することを低減できる。   In the liquid crystal device 1, the light shielding layer 32 is provided inside the groove 31 b of the optical path length adjusting layer 31. Therefore, compared to the case where the light shielding layer 32 is provided on the surface 31a of the optical path length adjusting layer 31, the light shielding layer 32 can be brought closer to the microlens array substrate 10 side, so that the aperture ratio of the light shielding layer 32 is increased. Is possible. Then, by bringing the light shielding layer 32 closer to the microlens array substrate 10 side, it is possible to reduce the incidence of light from an oblique direction on the region of the adjacent pixel P.

<共通電極の厚さと光透過率>
ここで、第1の実施形態に係る電気光学装置用基板としての対向基板30では、従来の液晶装置における電気光学装置用基板と比べて、共通電極34の厚さが薄くなっている。より具体的には、例えば特許文献1に記載の液晶装置では共通電極の厚さは約50nm〜200nmとされているが、本実施形態に係る液晶装置1では、共通電極34の厚さTを22nm以下としている。このように、共通電極34の厚さTを従来よりも薄くしている理由を、図4および図5を参照して説明する。
<Common electrode thickness and light transmittance>
Here, in the counter substrate 30 as the electro-optical device substrate according to the first embodiment, the common electrode 34 is thinner than the electro-optical device substrate in the conventional liquid crystal device. More specifically, for example, in the liquid crystal device described in Patent Document 1, the thickness of the common electrode is about 50 nm to 200 nm. However, in the liquid crystal device 1 according to the present embodiment, the thickness T of the common electrode 34 is 22 nm or less. The reason why the thickness T of the common electrode 34 is made thinner than the conventional one will be described with reference to FIGS.

図4および図5は、共通電極の厚さと光透過率との関係を示すグラフである。より具体的には、図4(a),(b),(c)および図5(a),(b),(c)の各図は、共通電極34の厚さTを、それぞれ、17.5nm、20nm、22nm、50nm、83.5nm、140nmに異ならせたときの、光の透過率の測定結果を示す図である。各図において、横軸は光の波長(nm)であり、縦軸は透過率(%)である。   4 and 5 are graphs showing the relationship between the thickness of the common electrode and the light transmittance. More specifically, in each of FIGS. 4A, 4B, and 5C and FIGS. 5A, 5B, and 5C, the thickness T of the common electrode 34 is set to 17 respectively. It is a figure which shows the measurement result of the transmittance | permeability of light when making it change into 0.5 nm, 20 nm, 22 nm, 50 nm, 83.5 nm, and 140 nm. In each figure, the horizontal axis represents the light wavelength (nm), and the vertical axis represents the transmittance (%).

なお、後述するが、液晶装置1をプロジェクター100(図13参照)の液晶ライトバルブとして用いる場合、赤色光(R)、緑色光(G)、青色光(B)の各色光が液晶装置1を透過する。したがって、液晶装置1は、これら3つの色光のそれぞれを良好に透過させることが望ましい。赤色光(R)の波長域は600nm〜650nm程度であり、緑色光(G)の波長域は500nm〜550nm程度であり、青色光(B)の波長域は430nm〜480nm程度である。   As will be described later, when the liquid crystal device 1 is used as a liquid crystal light valve of the projector 100 (see FIG. 13), each color light of red light (R), green light (G), and blue light (B) causes the liquid crystal device 1 to be used. To Penetrate. Therefore, it is desirable that the liquid crystal device 1 transmits each of these three color lights satisfactorily. The wavelength range of red light (R) is about 600 nm to 650 nm, the wavelength range of green light (G) is about 500 nm to 550 nm, and the wavelength range of blue light (B) is about 430 nm to 480 nm.

図4(a)に示すように、共通電極34の厚さTが17.5nmの場合、赤色光(R)、緑色光(G)、青色光(B)のそれぞれの波長域において、光の透過率は95%以上と良好である。図4(b)に示すように、共通電極34の厚さTが20nmの場合、厚さTが17.5nmの場合と比べて、青色光(B)の波長域でやや透過率が低下するものの、光の透過率は良好である。図4(c)に示すように、共通電極34の厚さTが22nmの場合、青色光(B)の波長域でさらに透過率が低下するものの、光の透過率は90%以上と良好である。   As shown in FIG. 4A, in the case where the thickness T of the common electrode 34 is 17.5 nm, in the respective wavelength ranges of red light (R), green light (G), and blue light (B), The transmittance is as good as 95% or more. As shown in FIG. 4B, when the thickness T of the common electrode 34 is 20 nm, the transmittance slightly decreases in the wavelength range of the blue light (B) as compared with the case where the thickness T is 17.5 nm. However, the light transmittance is good. As shown in FIG. 4C, when the thickness T of the common electrode 34 is 22 nm, although the transmittance further decreases in the wavelength range of the blue light (B), the light transmittance is as good as 90% or more. is there.

図5(a)に示すように、共通電極34の厚さTが50nmの場合、厚さTが22nm以下の場合と比べて、各波長域において光の透過率が低下し、赤色光(R)の波長域では光の透過率が90%以上となるものの、青色光(B)および緑色光(G)の波長域では光の透過率が90%未満となる。また、青色光(B)の波長域における光の透過率と赤色光(R)の波長域における光の透過率との差が大きくなってしまう。   As shown in FIG. 5A, when the thickness T of the common electrode 34 is 50 nm, the light transmittance is reduced in each wavelength region as compared with the case where the thickness T is 22 nm or less, and red light (R ) Has a light transmittance of 90% or more, but in the wavelength range of blue light (B) and green light (G), the light transmittance is less than 90%. In addition, the difference between the light transmittance in the blue light (B) wavelength region and the light transmittance in the red light (R) wavelength region becomes large.

図5(b)に示すように、共通電極34の厚さTが83.5nmの場合は、各波長域において光の透過率が90%未満となってしまう。また、図5(c)に示すように、共通電極34の厚さTが140nmの場合、緑色光(G)の波長域では光の透過率が95%以上になるものの、赤色光(R)および青色光(B)およびの波長域では光の透過率が低下し、青色光(B)の波長域における光の透過率と緑色光(G)の波長域における光の透過率との差が大きくなってしまう。   As shown in FIG. 5B, when the thickness T of the common electrode 34 is 83.5 nm, the light transmittance is less than 90% in each wavelength region. Further, as shown in FIG. 5C, when the thickness T of the common electrode 34 is 140 nm, the light transmittance is 95% or more in the wavelength region of green light (G), but red light (R). In the wavelength region of blue light (B) and light, the transmittance of light decreases, and the difference between the transmittance of light in the wavelength region of blue light (B) and the transmittance of light in the wavelength region of green light (G) is It gets bigger.

このように、光の透過率が低下すると、プロジェクター100から投射される画像が暗くなる。また、各色光の波長域における光の透過率のばらつきが大きいと、白く表示される画素Pにおいて、白色がくすんで見えたり、色相がずれて見えたりすることとなる。   Thus, when the light transmittance decreases, the image projected from the projector 100 becomes dark. In addition, when there is a large variation in the light transmittance in the wavelength range of each color light, white appears to be dull or the hue appears to be shifted in the pixel P displayed in white.

図4および図5に示す測定結果によれば、共通電極34の厚さTが22nm以下では、光の透過率が良好であり各色光の波長域における光の透過率のばらつきが小さい。しかしながら、共通電極34の厚さTが50nm以上であると、少なくともいずれかの色光の波長域における光の透過率が低下し、色光によって光の透過率のばらつきが大きくなる。   According to the measurement results shown in FIGS. 4 and 5, when the thickness T of the common electrode 34 is 22 nm or less, the light transmittance is good, and the variation in the light transmittance in the wavelength range of each color light is small. However, when the thickness T of the common electrode 34 is 50 nm or more, the light transmittance in at least one of the color light wavelength ranges is lowered, and the variation in the light transmittance due to the color light is increased.

第1の実施形態に係る液晶装置1(対向基板30)では、上述の測定結果に基づいて、共通電極34の厚さTを22nm以下としている。したがって、液晶装置1では、特許文献1に記載の液晶装置と比べて、投射される画像を明るくでき、白く表示される画素Pにおいて白色がくすんで見えたり色相がずれて見えたりすることを抑えることができる。   In the liquid crystal device 1 (counter substrate 30) according to the first embodiment, the thickness T of the common electrode 34 is set to 22 nm or less based on the above measurement result. Therefore, in the liquid crystal device 1, compared with the liquid crystal device described in Patent Document 1, it is possible to brighten the projected image, and to suppress the white color from appearing dull or the hue from being shifted in the white display pixel P. be able to.

一方、共通電極34の厚さTを薄くすると、共通電極34の抵抗値の増大を招いてしまう。そこで、第1の実施形態に係る液晶装置1では、図3に示すように、共通電極34を遮光層32に接するように設けることにより、共通電極34と遮光層32とを電気的に接続させている。遮光層32は、表示領域E(図1(a)参照)の外側に配置されるとともに、表示領域Eの内側にも隣り合う画素P同士の間に配置されており、平面視で共通電極34とほぼ重なる領域に設けられている。これにより、共通電極34の厚さTを薄くしても、共通電極34の抵抗値の増大を抑えることができる。   On the other hand, when the thickness T of the common electrode 34 is reduced, the resistance value of the common electrode 34 is increased. Therefore, in the liquid crystal device 1 according to the first embodiment, as shown in FIG. 3, the common electrode 34 and the light shielding layer 32 are electrically connected by providing the common electrode 34 so as to be in contact with the light shielding layer 32. ing. The light shielding layer 32 is disposed outside the display area E (see FIG. 1A) and also disposed between the adjacent pixels P inside the display area E. The common electrode 34 is seen in plan view. Is provided in a region that substantially overlaps with. Thereby, even if the thickness T of the common electrode 34 is reduced, an increase in the resistance value of the common electrode 34 can be suppressed.

また、共通電極34の厚さTを薄くすると、共通電極34の下層に位置する光路長調整層31の表面31aと遮光層32の表面32bとの間隔(段差)が大きい場合、共通電極34を成膜する際に不連続部分が生じることや、クラックなどが発生するおそれがある。そこで、第1の実施形態に係る液晶装置1では、光路長調整層31の表面31aと遮光層32の表面32bとの間隔を共通電極の厚さT以下としている。   In addition, when the thickness T of the common electrode 34 is reduced, the common electrode 34 is changed when the distance (step) between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 located below the common electrode 34 is large. When forming a film, there is a possibility that a discontinuous portion is generated or a crack is generated. Therefore, in the liquid crystal device 1 according to the first embodiment, the distance between the surface 31a of the optical path length adjustment layer 31 and the surface 32b of the light shielding layer 32 is set to be equal to or less than the thickness T of the common electrode.

液晶装置1(対向基板30)における共通電極34の厚さと、光路長調整層31の表面31aと遮光層32の表面32bとの間隔について、図6を参照してさらに説明する。図6は、第1の実施形態に係る液晶装置の断面構造を拡大して示す図である。詳しくは、図6は、図1のA−A’線に沿った部分断面図であり、図3とは上下方向(Z方向)が反転している。   The thickness of the common electrode 34 in the liquid crystal device 1 (counter substrate 30) and the distance between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 will be further described with reference to FIG. FIG. 6 is an enlarged view showing a cross-sectional structure of the liquid crystal device according to the first embodiment. Specifically, FIG. 6 is a partial cross-sectional view along the line A-A ′ in FIG. 1, and the vertical direction (Z direction) is reversed from FIG. 3.

図6(a),(b),(c)に示すように、第1の実施形態に係る液晶装置1では、上述した通り、遮光層32が、光路長調整層31の溝31bの内部に設けられている。そして、共通電極34が、光路長調整層31と遮光層32とを覆って設けられている。   As shown in FIGS. 6A, 6 </ b> B, and 6 </ b> C, in the liquid crystal device 1 according to the first embodiment, as described above, the light shielding layer 32 is disposed inside the groove 31 b of the optical path length adjustment layer 31. Is provided. A common electrode 34 is provided so as to cover the optical path length adjusting layer 31 and the light shielding layer 32.

液晶装置1(対向基板30)において、図6(a)に示すように、光路長調整層31の表面31aと遮光層32の表面32bとがほぼ平坦な面となっていてもよい。光路長調整層31の表面31aと遮光層32の表面32bとがほぼ平坦な面であると、上層の共通電極34もほぼ平坦に形成される。   In the liquid crystal device 1 (counter substrate 30), as shown in FIG. 6A, the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 may be substantially flat surfaces. When the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 are substantially flat surfaces, the upper common electrode 34 is also formed substantially flat.

液晶装置1(対向基板30)において、図6(b)に示すように、光路長調整層31の表面31aから遮光層32が突出しており、光路長調整層31の表面31aと遮光層32の表面32bとに段差が生じていてもよい。ただし、この場合、光路長調整層31の表面31aと遮光層32の表面32bとの間隔(段差)D1は、共通電極34の厚さT以下とする。   In the liquid crystal device 1 (counter substrate 30), as shown in FIG. 6B, the light shielding layer 32 protrudes from the surface 31a of the optical path length adjustment layer 31, and the surface 31a of the optical path length adjustment layer 31 and the light shielding layer 32 A step may be formed on the surface 32b. However, in this case, the distance (step) D1 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 is set to be equal to or less than the thickness T of the common electrode 34.

図6(b)に示すように、光路長調整層31の表面31aから遮光層32が突出していることで、共通電極34の表面には遮光層32と重なる領域に凸条部が形成されることとなる。共通電極34がこのように形成されていても、光路長調整層31の表面31aと遮光層32の表面32bとの間隔D1を共通電極34の厚さT以下とすることで、共通電極34における不連続部分やクラックなどの発生を抑えることができる。   As shown in FIG. 6B, the light shielding layer 32 protrudes from the surface 31 a of the optical path length adjustment layer 31, so that a convex strip is formed on the surface of the common electrode 34 in a region overlapping the light shielding layer 32. It will be. Even if the common electrode 34 is formed in this way, the distance D1 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 is set to be equal to or less than the thickness T of the common electrode 34. Generation of discontinuous portions and cracks can be suppressed.

また、液晶装置1(対向基板30)において、図6(c)に示すように、光路長調整層31の表面31aから遮光層32が窪んで設けられ、光路長調整層31の表面31aと遮光層32の表面32bとに段差が生じていてもよい。ただし、この場合も、光路長調整層31の表面31aと遮光層32の表面32bとの間隔(段差)D2は、共通電極34の厚さT以下とする。   In the liquid crystal device 1 (counter substrate 30), as shown in FIG. 6C, the light shielding layer 32 is provided so as to be recessed from the surface 31a of the optical path length adjusting layer 31, and the light shielding layer 32 and the surface 31a of the optical path length adjusting layer 31 are shielded. A step may be formed on the surface 32 b of the layer 32. However, also in this case, the distance (step) D2 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 is set to be equal to or less than the thickness T of the common electrode 34.

図6(c)に示すように、光路長調整層31の表面31aから遮光層32が窪んでいることで、共通電極34の表面には遮光層32と重なる領域に凹条部が形成されることとなる。共通電極34がこのように形成されていても、光路長調整層31の表面31aと遮光層32の表面32bとの間隔D2を共通電極34の厚さT以下とすることで、共通電極34における不連続部分やクラックなどの発生を抑えることができる。   As shown in FIG. 6C, the light shielding layer 32 is recessed from the surface 31 a of the optical path length adjusting layer 31, so that a concave portion is formed on the surface of the common electrode 34 in a region overlapping the light shielding layer 32. It will be. Even if the common electrode 34 is formed in this way, the distance D2 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 is set to be equal to or less than the thickness T of the common electrode 34, so that Generation of discontinuous portions and cracks can be suppressed.

図6(a),(b),(c)において、遮光層32は光路長調整層31の溝31bの内部に設けられるので、遮光層32の厚さは限定されない。したがって、遮光層32の厚さをより厚くして共通電極34の抵抗値を低下させることが可能である。また、遮光層32の厚さをより厚くすることで遮光性も向上する。   6A, 6B, and 6C, since the light shielding layer 32 is provided inside the groove 31b of the optical path length adjusting layer 31, the thickness of the light shielding layer 32 is not limited. Therefore, the resistance value of the common electrode 34 can be reduced by increasing the thickness of the light shielding layer 32. Further, by increasing the thickness of the light shielding layer 32, the light shielding property is also improved.

なお、本実施形態では、図6(a)に示すように、光路長調整層31の表面31aと遮光層32の表面32bとがほぼ平坦な面であることが好ましい。光路長調整層31の表面31aと遮光層32の表面32bとがほぼ平坦な面であると、共通電極34における不連続部分やクラックなどの発生をより確実に抑えることができる。   In the present embodiment, as shown in FIG. 6A, it is preferable that the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 are substantially flat surfaces. When the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 are substantially flat surfaces, the occurrence of discontinuous portions and cracks in the common electrode 34 can be more reliably suppressed.

<電気光学装置用基板の製造方法>
次に、第1の実施形態に係る電気光学装置用基板としての対向基板30の製造方法を、図7および図8を参照して説明する。図7および図8は、第1の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。なお、図7および図8の各図は、図1のA−A’線に沿った概略断面図に相当し、図3とは上下方向(Z方向)が反転している。
<Method for Manufacturing Electro-Optical Device Substrate>
Next, a manufacturing method of the counter substrate 30 as the electro-optical device substrate according to the first embodiment will be described with reference to FIGS. 7 and 8 are schematic cross-sectional views illustrating a method for manufacturing the substrate for an electro-optical device according to the first embodiment. Each of FIGS. 7 and 8 corresponds to a schematic cross-sectional view along the line AA ′ in FIG. 1, and the vertical direction (Z direction) is reversed from FIG.

なお、図示しないが、対向基板30の製造工程では、対向基板30を複数枚取りできる大型の基板(マザー基板)で加工が行われ、最終的にそのマザー基板を切断して個片化することにより、複数の対向基板30が得られる。したがって、以下に説明する各工程では個片化する前のマザー基板の状態で加工が行われるが、ここでは、マザー基板の中の個別の対向基板30に対する加工について説明する。   Although not shown, in the manufacturing process of the counter substrate 30, processing is performed on a large substrate (mother substrate) that can take a plurality of counter substrates 30, and the mother substrate is finally cut into individual pieces. Thus, a plurality of counter substrates 30 are obtained. Accordingly, in each step described below, processing is performed in the state of the mother substrate before being singulated, but here, processing on the individual counter substrate 30 in the mother substrate will be described.

まず、図7(a)に示すように、石英などからなる光透過性を有する基板11の面11aに、例えば、多結晶シリコンなどでマスク層91を形成する。そして、例えば、フォトリソグラフィ技術を用いてパターニングし、マスク層91に開口部91aを形成する。開口部91aは、上述した画素Pの領域の平面的な中心位置に対応する位置に形成する。図7(a)は、マスク層91がパターニングされた後の状態を示している。   First, as shown in FIG. 7A, a mask layer 91 is formed of, for example, polycrystalline silicon on a surface 11a of a substrate 11 made of quartz or the like and having optical transparency. Then, for example, patterning is performed using a photolithography technique to form an opening 91 a in the mask layer 91. The opening 91a is formed at a position corresponding to the planar center position of the region of the pixel P described above. FIG. 7A shows a state after the mask layer 91 is patterned.

次に、図7(b)に示すように、マスク層91の開口部91aを介して基板11に、等方性エッチング処理を施すことにより、基板11に凹部12を形成する。等方性エッチング処理として、例えば、フッ酸溶液などのエッチング液を用いたウエットエッチングが用いられる。   Next, as shown in FIG. 7B, the substrate 11 is subjected to an isotropic etching process through the opening 91 a of the mask layer 91, thereby forming the recess 12 in the substrate 11. For example, wet etching using an etchant such as a hydrofluoric acid solution is used as the isotropic etching process.

このエッチング処理により、基板11の面11a側から開口部91aを中心として等方的にエッチングされて、凹部12が形成される。凹部12は、平面視で、開口部91aを中心とする同心円状に形成される。続いて、図7(c)に示すように、基板11からマスク層91を除去する。   By this etching process, the recess 11 is formed by isotropic etching from the surface 11a side of the substrate 11 with the opening 91a as the center. The recess 12 is formed concentrically with the opening 91a as the center in plan view. Subsequently, as shown in FIG. 7C, the mask layer 91 is removed from the substrate 11.

次に、図7(d)に示すように、基板11の面11a側にレンズ層13を形成する。レンズ層13は、光透過性を有し、基板11よりも光屈折率の高い無機材料を用いて、凹部12を埋め込むように形成する。レンズ層13は、例えばCVD(Chemical Vapor Deposition)法を用いて形成することができる。レンズ層13の上面には、凹部12と凹部12同士の間との段差が反映される。   Next, as illustrated in FIG. 7D, the lens layer 13 is formed on the surface 11 a side of the substrate 11. The lens layer 13 is formed so as to embed the concave portion 12 using an inorganic material having light transmittance and a higher refractive index than the substrate 11. The lens layer 13 can be formed using, for example, a CVD (Chemical Vapor Deposition) method. On the upper surface of the lens layer 13, a step between the recess 12 and the recess 12 is reflected.

次に、レンズ層13に対して平坦化処理を施す。この工程では、例えば、CMP(Chemical Mechanical Polishing)処理などを用いて、レンズ層13の上面を研磨することにより、レンズ層13を平坦化する。なお、平坦化工程における平坦化処理の方法としては、CMP処理に限定されるものではなく、エッチバック法を用いてもよい。レンズ層13の層厚は、光路長調整層31の層厚と合わせて、光の波長に応じたマイクロレンズ14の焦点距離などの光学条件に基づいて適宜設定される。これにより、レンズ層13の上面が平坦化されて、マイクロレンズアレイ基板10が形成される。   Next, the lens layer 13 is flattened. In this step, the lens layer 13 is planarized by polishing the upper surface of the lens layer 13 using, for example, CMP (Chemical Mechanical Polishing) processing. Note that the planarization method in the planarization step is not limited to the CMP process, and an etch back method may be used. The layer thickness of the lens layer 13 is appropriately set based on the optical conditions such as the focal length of the microlens 14 corresponding to the wavelength of light, together with the layer thickness of the optical path length adjusting layer 31. Thereby, the upper surface of the lens layer 13 is flattened, and the microlens array substrate 10 is formed.

次に、図8(a)に示すように、マイクロレンズアレイ基板10のレンズ層13上に、光路長調整層31を形成する。光路長調整層31は、例えば、シリコン酸化膜を材料としてCVD法を用いて形成される。   Next, as shown in FIG. 8A, the optical path length adjustment layer 31 is formed on the lens layer 13 of the microlens array substrate 10. The optical path length adjustment layer 31 is formed using, for example, a CVD method using a silicon oxide film as a material.

次に、図8(b)に示すように、光路長調整層31に、表面31aから窪んだ溝31bを形成する。図示を省略するが、光路長調整層31の表面31aにマスク層を形成し、マスク層における遮光層32を形成する領域に開口部を形成する。そして、マスク層の開口部を介して光路長調整層31に、例えばドライエッチングなどの異方性エッチング処理を施すことにより、溝31bが形成される。   Next, as shown in FIG. 8B, a groove 31 b that is recessed from the surface 31 a is formed in the optical path length adjustment layer 31. Although illustration is omitted, a mask layer is formed on the surface 31a of the optical path length adjusting layer 31, and an opening is formed in a region of the mask layer where the light shielding layer 32 is to be formed. Then, the groove 31b is formed by performing an anisotropic etching process such as dry etching on the optical path length adjusting layer 31 through the opening of the mask layer.

次に、図8(c)に示すように、光路長調整層31の表面31aを覆い溝31bを埋めるように、遮光層32となる遮光膜を形成する。遮光膜(遮光層32)は、例えば、TiNを材料としてスパッタリング法を用いて堆積させることにより形成される。遮光膜(遮光層32)の上面には、表面31aと溝31bとの段差が反映される。   Next, as shown in FIG. 8C, a light shielding film to be the light shielding layer 32 is formed so as to cover the surface 31 a of the optical path length adjustment layer 31 and fill the groove 31 b. The light shielding film (light shielding layer 32) is formed, for example, by depositing TiN as a material using a sputtering method. A step between the surface 31a and the groove 31b is reflected on the upper surface of the light shielding film (light shielding layer 32).

次に、図8(d)に示すように、遮光膜(遮光層32)のうち、光路長調整層31の溝31bの内部にある部分以外の部分を除去する。この工程では、いわゆるダマシン法を用いることができる。ダマシン法では、CMP処理を用いて遮光膜(遮光層32)の上面を研磨することにより、遮光膜(遮光層32)のうちの光路長調整層31の表面31aを覆う部分が除去され、溝31bの内部に埋め込まれた部分が残る。これにより、図6(a)に示すように、光路長調整層31の表面31aと遮光層32の表面32bとの間隔を極力小さくしてほぼ平坦な面とすることができる。   Next, as shown in FIG. 8D, portions of the light shielding film (light shielding layer 32) other than the portion inside the groove 31b of the optical path length adjusting layer 31 are removed. In this step, a so-called damascene method can be used. In the damascene method, by polishing the upper surface of the light shielding film (light shielding layer 32) using CMP processing, the portion of the light shielding film (light shielding layer 32) covering the surface 31a of the optical path length adjusting layer 31 is removed, and the groove The portion embedded in 31b remains. Thereby, as shown to Fig.6 (a), the space | interval of the surface 31a of the optical path length adjustment layer 31 and the surface 32b of the light shielding layer 32 can be made as small as possible, and it can be set as a substantially flat surface.

なお、図8(d)に示す工程において、遮光層32が研磨されるとともに光路長調整層31の表面31aも研磨されることで、遮光層32の残った部分が光路長調整層31の表面31aから突出した状態となってもよい。ただし、このような場合は、図6(b)に示すように、光路長調整層31の表面31aと遮光層32の表面32bとの間隔D1が共通電極34の厚さT以下であるものとする。   In the step shown in FIG. 8D, the light shielding layer 32 is polished and the surface 31a of the optical path length adjusting layer 31 is also polished, so that the remaining portion of the light shielding layer 32 is the surface of the optical path length adjusting layer 31. It may be in a state protruding from 31a. However, in such a case, as shown in FIG. 6B, the distance D1 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 is equal to or less than the thickness T of the common electrode 34. To do.

また、図8(d)に示す工程において、遮光層32が研磨されることで、遮光層32の残った部分が光路長調整層31の表面31aから窪んだ状態となってもよい。ただし、このような場合は、図6(c)に示すように、光路長調整層31の表面31aと遮光層32の表面32bとの間隔D2が共通電極34の厚さT以下であるものとする。   Further, in the step shown in FIG. 8D, the remaining portion of the light shielding layer 32 may be recessed from the surface 31 a of the optical path length adjusting layer 31 by polishing the light shielding layer 32. However, in such a case, as shown in FIG. 6C, the distance D2 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 is equal to or less than the thickness T of the common electrode 34. To do.

次に、図8(e)に示すように、光路長調整層31と遮光層32とを覆うように、共通電極34を形成する。共通電極34は、例えば、ITOを材料としてスパッタリング法を用いて、22nm以下の膜厚で堆積させることにより形成される。続いて、図示を省略するが、共通電極34上に配向膜35を形成する。以上で、対向基板30が完成する。   Next, as shown in FIG. 8E, the common electrode 34 is formed so as to cover the optical path length adjustment layer 31 and the light shielding layer 32. The common electrode 34 is formed, for example, by depositing with a film thickness of 22 nm or less by using a sputtering method with ITO as a material. Subsequently, although not shown, an alignment film 35 is formed on the common electrode 34. Thus, the counter substrate 30 is completed.

以上説明したように、第1の実施形態によれば、以下に示す効果が得られる。   As described above, according to the first embodiment, the following effects can be obtained.

(1)遮光層32が金属材料で構成され、共通電極34が遮光層32に接するように設けられているので、共通電極34は遮光層32と電気的に接続されている。したがって、共通電極34の厚さTを、良好な明るさが得られる22nm以下に薄くしても、遮光層32に接していることで共通電極34の抵抗値の増大が抑えられる。そして、共通電極34の下層である光路長調整層31の表面31aと遮光層32の表面32bとの間隔(段差)D1,D2が共通電極34の厚さT以下であるので、共通電極34の厚さTを薄くしても、光路長調整層31の表面31aと遮光層32の表面32bとの間隔(段差)D1,D2に起因するクラックなどの発生が抑えられる。これらにより、共通電極34の抵抗値を増大させることや共通電極34にクラックなどを発生させることを抑止して、共通電極34の厚さTを薄くすることができる。この結果、明るく表示品質の高い液晶装置1を提供することができる。   (1) Since the light shielding layer 32 is made of a metal material and the common electrode 34 is provided in contact with the light shielding layer 32, the common electrode 34 is electrically connected to the light shielding layer 32. Therefore, even if the thickness T of the common electrode 34 is reduced to 22 nm or less where good brightness is obtained, an increase in the resistance value of the common electrode 34 can be suppressed by being in contact with the light shielding layer 32. Since the distances (steps) D1 and D2 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 which are lower layers of the common electrode 34 are equal to or less than the thickness T of the common electrode 34, Even if the thickness T is reduced, the occurrence of cracks and the like due to the distances (steps) D1 and D2 between the surface 31a of the optical path length adjusting layer 31 and the surface 32b of the light shielding layer 32 can be suppressed. Accordingly, it is possible to suppress the increase in the resistance value of the common electrode 34 and the generation of cracks in the common electrode 34 and to reduce the thickness T of the common electrode 34. As a result, the bright liquid crystal device 1 with high display quality can be provided.

(2)光路長調整層31の表面31aに溝31bが設けられ、溝31bの内部に遮光層32が設けられているので、遮光層32の厚さを薄くしなくても、光路長調整層31の表面31aと遮光層32の表面32bとの間隔(段差)D1,D2を小さくできる。換言すれば、光路長調整層31の表面31aに遮光層32が設けられている場合と比べて、遮光層32の厚さをより厚くして共通電極34の抵抗値を低下させることが可能となる。したがって、共通電極34の厚さTを薄く形成しても、遮光層32により共通電極34の抵抗値の増大をより確実に抑えることができる。また、遮光層32の厚さをより厚くすることで遮光性も向上する。   (2) Since the groove 31b is provided on the surface 31a of the optical path length adjustment layer 31, and the light shielding layer 32 is provided inside the groove 31b, the optical path length adjustment layer can be obtained without reducing the thickness of the light shielding layer 32. The distances (steps) D1, D2 between the surface 31a of 31 and the surface 32b of the light shielding layer 32 can be reduced. In other words, compared with the case where the light shielding layer 32 is provided on the surface 31a of the optical path length adjusting layer 31, it is possible to increase the thickness of the light shielding layer 32 and reduce the resistance value of the common electrode 34. Become. Therefore, even if the thickness T of the common electrode 34 is reduced, an increase in the resistance value of the common electrode 34 can be more reliably suppressed by the light shielding layer 32. Further, by increasing the thickness of the light shielding layer 32, the light shielding property is also improved.

(3)各画素P(開口部32a)に対応してマイクロレンズアレイ基板10にマイクロレンズ14が設けられている。そのため、マイクロレンズアレイ基板10(基板11)側から入射しそのまま直進すると遮光層32で遮光されてしまう光のうちの一部を、マイクロレンズ14により各画素Pの領域(開口部32a)内に集光することができるので、光の利用効率を向上させることができる。また、光路長調整層31の溝31bの内部に遮光層32が設けられていると、光路長調整層31の表面31aに遮光層32が設けられている場合と比べて、遮光層32をマイクロレンズアレイ基板10側により近づけることができるので、遮光層32の開口率を高めることが可能となる。そして、遮光層32をマイクロレンズアレイ基板10側に近づけることで、斜め方向からの光が隣の画素Pの領域(開口部32a)に入射することを低減できる。これにより、より明るく表示品質の高い液晶装置1を提供することができる。   (3) The microlens 14 is provided on the microlens array substrate 10 corresponding to each pixel P (opening 32a). For this reason, a part of the light that is incident on the microlens array substrate 10 (substrate 11) side and goes straight as it is and is shielded by the light shielding layer 32 is put into the region (opening 32a) of each pixel P by the microlens 14. Since it can condense, the utilization efficiency of light can be improved. Further, when the light shielding layer 32 is provided inside the groove 31b of the optical path length adjustment layer 31, the light shielding layer 32 is made smaller than when the light shielding layer 32 is provided on the surface 31a of the optical path length adjustment layer 31. Since it can be brought closer to the lens array substrate 10 side, the aperture ratio of the light shielding layer 32 can be increased. Then, by bringing the light shielding layer 32 closer to the microlens array substrate 10 side, it is possible to reduce the incidence of light from an oblique direction on the region (opening 32a) of the adjacent pixel P. Thereby, it is possible to provide the liquid crystal device 1 that is brighter and has higher display quality.

(第2の実施形態)
<電気光学装置>
第2の実施形態に係る電気光学装置としての液晶装置は、第1の実施形態に係る液晶装置に対して、対向基板に反射部(プリズム)が設けられたプリズム基板を備えている点が異なるが、他の構成はほぼ同じである。なお、第1の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
(Second Embodiment)
<Electro-optical device>
The liquid crystal device as the electro-optical device according to the second embodiment is different from the liquid crystal device according to the first embodiment in that the counter substrate includes a prism substrate provided with a reflective portion (prism). However, other configurations are almost the same. In addition, about the component which is common in 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

第2の実施形態に係る液晶装置の構成について図9を参照して説明する。図9は、第2の実施形態に係る液晶装置の構成を示す概略断面図である。詳しくは、図9は、図1のA−A’線(X方向)に沿った概略断面図に相当する。   The configuration of the liquid crystal device according to the second embodiment will be described with reference to FIG. FIG. 9 is a schematic cross-sectional view showing the configuration of the liquid crystal device according to the second embodiment. Specifically, FIG. 9 corresponds to a schematic cross-sectional view along the line A-A ′ (X direction) in FIG. 1.

図9に示すように、第2の実施形態に係る液晶装置1Aは、第1基板としての素子基板20と、第2基板としての対向基板30Aと、液晶層40とを備えている。本実施形態では、対向基板30Aが本発明の電気光学装置用基板に該当する。   As shown in FIG. 9, the liquid crystal device 1A according to the second embodiment includes an element substrate 20 as a first substrate, a counter substrate 30A as a second substrate, and a liquid crystal layer 40. In the present embodiment, the counter substrate 30A corresponds to the electro-optical device substrate of the present invention.

<電気光学装置用基板の構成>
第2の実施形態に係る電気光学装置用基板としての対向基板30Aは、プリズム65が設けられた第1部材としてのプリズム基板60を備えている。対向基板30Aの液晶層40側、すなわちプリズム基板60上には、第2部材としての平坦化層33と、遮光層32と、共通電極34と、配向膜35とが設けられている。
<Configuration of substrate for electro-optical device>
The counter substrate 30A as the electro-optical device substrate according to the second embodiment includes a prism substrate 60 as a first member provided with a prism 65. On the liquid crystal layer 40 side of the counter substrate 30A, that is, on the prism substrate 60, a planarizing layer 33 as a second member, a light shielding layer 32, a common electrode 34, and an alignment film 35 are provided.

プリズム基板60は、基板61と、基板61の液晶層40側の面61aに設けられたプリズム(反射部)65と、面61a上に積層された第1封止層63および第2封止層64とを有している。基板61は、例えばガラスや石英などの光透過性を有する材料からなる。   The prism substrate 60 includes a substrate 61, a prism (reflecting portion) 65 provided on the surface 61a of the substrate 61 on the liquid crystal layer 40 side, and a first sealing layer 63 and a second sealing layer stacked on the surface 61a. 64. The substrate 61 is made of a light transmissive material such as glass or quartz.

プリズム65は、基板61の面61aの側に形成された溝62を有している。溝62は、液晶層40に向かって開くように、断面視でV字状に形成されている。溝62の断面は、面61aに開口する開口部62cを底辺とし、V字状の2つの傾斜面62aを2辺とする略二等辺三角形形状をなしている。溝62の内部は、中空状態の中空部62bとなっている。   The prism 65 has a groove 62 formed on the surface 61 a side of the substrate 61. The groove 62 is formed in a V shape in a sectional view so as to open toward the liquid crystal layer 40. The cross section of the groove 62 has a substantially isosceles triangular shape having an opening 62c opening in the surface 61a as a base and two V-shaped inclined surfaces 62a as two sides. The inside of the groove 62 is a hollow portion 62b in a hollow state.

溝62は、平面視で、遮光層22および遮光層26に重なるように格子状に設けられている。溝62の略二等辺三角形形状の頂点は、遮光層22および遮光層26の幅方向の中心に位置している。溝62の幅(略二等辺三角形形状の底辺の長さ)は、遮光層22および遮光層26の幅と同じか、あるいはやや幅広に設定されている。   The grooves 62 are provided in a lattice shape so as to overlap the light shielding layer 22 and the light shielding layer 26 in plan view. The apex of the substantially isosceles triangle shape of the groove 62 is located at the center of the light shielding layer 22 and the light shielding layer 26 in the width direction. The width of the groove 62 (the length of the base of the approximately isosceles triangle shape) is set to be the same as or slightly wider than the width of the light shielding layer 22 and the light shielding layer 26.

第1封止層63は、基板61の面61aを覆い、溝62の開口部62cを塞ぐように設けられている。第1封止層63は、溝62に対してオーバーハング状態であり、例えば、溝62の開口部62cから内部に入り込まないように形成されている。第1封止層63には、溝62の開口部62cと重なる領域内に、開口部62cよりも小さな開口面積で中空部62bに連通する貫通孔63aが設けられている。   The first sealing layer 63 is provided so as to cover the surface 61 a of the substrate 61 and close the opening 62 c of the groove 62. The first sealing layer 63 is in an overhanging state with respect to the groove 62, and is formed so as not to enter the inside from the opening 62 c of the groove 62, for example. The first sealing layer 63 is provided with a through hole 63a communicating with the hollow portion 62b with an opening area smaller than that of the opening 62c in a region overlapping the opening 62c of the groove 62.

貫通孔63aは、平面視で、格子状の遮光層22および遮光層26の交差部と重なるように配置されている。第2封止層64は、第1封止層63を覆って形成され、貫通孔63aを塞いでいる。第1封止層63および第2封止層64は、シリコン酸化膜などの無機材料で形成されており、光透過性を有する。   The through-hole 63a is arranged so as to overlap with the intersection of the lattice-shaped light shielding layer 22 and the light shielding layer 26 in plan view. The second sealing layer 64 is formed so as to cover the first sealing layer 63 and closes the through hole 63a. The first sealing layer 63 and the second sealing layer 64 are made of an inorganic material such as a silicon oxide film and have light transmittance.

溝62は第1封止層63および第2封止層64によって封止されており、溝62の内部に中空状態の中空部62bを構成している。中空部62bは、例えば、真空に近い状態となっている。プリズム65は、基板61の面61aとは反対側の面61bから入射する光を、基板61と溝62との境界面(傾斜面62a)において、液晶層40側に向けて反射する。なお、中空部62bは、空気層となっていてもよい。   The groove 62 is sealed by the first sealing layer 63 and the second sealing layer 64, and forms a hollow portion 62 b in the hollow state inside the groove 62. The hollow part 62b is in a state close to a vacuum, for example. The prism 65 reflects light incident from the surface 61 b opposite to the surface 61 a of the substrate 61 toward the liquid crystal layer 40 side at the boundary surface (inclined surface 62 a) between the substrate 61 and the groove 62. The hollow portion 62b may be an air layer.

平坦化層33は、プリズム基板60(第2封止層64)上に設けられている。平坦化層33は、例えば、シリコン酸化膜などの無機材料で形成されており、光透過性と電気的絶縁性とを有する。平坦化層33は、その液晶層40側の表面33aに形成された溝33bを有している。溝33bは、平面視で、表示領域E(図1(a)参照)の外側に設けられるとともに、表示領域Eの内側において遮光層22および遮光層26に重なる領域に格子状に設けられている。遮光層32は、溝33bの内部に設けられている。   The planarization layer 33 is provided on the prism substrate 60 (second sealing layer 64). The planarization layer 33 is made of, for example, an inorganic material such as a silicon oxide film, and has light transmittance and electrical insulation. The planarizing layer 33 has a groove 33b formed in the surface 33a on the liquid crystal layer 40 side. The grooves 33b are provided outside the display region E (see FIG. 1A) in a plan view, and are provided in a grid pattern in a region overlapping the light shielding layer 22 and the light shielding layer 26 inside the display region E. . The light shielding layer 32 is provided inside the groove 33b.

遮光層32は、第1の実施形態と同様に、平面視で、表示領域Eの外側に設けられるとともに、表示領域Eの内側において遮光層22および遮光層26に重なる領域に設けられており、複数の画素Pのうちの隣り合う画素P同士の間に配置されている。   As in the first embodiment, the light shielding layer 32 is provided outside the display region E in a plan view, and is provided in a region overlapping the light shielding layer 22 and the light shielding layer 26 inside the display region E. It arrange | positions between the adjacent pixels P among the some pixels P. FIG.

共通電極34は、平坦化層33と遮光層32とを覆うように設けられている。共通電極34は、第1の実施形態と同様に、遮光層32の表面32bに接しており、遮光層32に電気的に接続されている。共通電極34の厚さTは、22nm以下である。また、図示を省略するが、平坦化層33の表面33aと遮光層32の表面32bとの間隔(段差)は、共通電極34の厚さT以下である。   The common electrode 34 is provided so as to cover the planarization layer 33 and the light shielding layer 32. Similar to the first embodiment, the common electrode 34 is in contact with the surface 32 b of the light shielding layer 32 and is electrically connected to the light shielding layer 32. The thickness T of the common electrode 34 is 22 nm or less. Although not shown, the distance (step) between the surface 33 a of the planarization layer 33 and the surface 32 b of the light shielding layer 32 is equal to or less than the thickness T of the common electrode 34.

第2の実施形態に係る液晶装置1Aでは、対向基板30A(プリズム基板60)側から入射した光は、液晶層40によって画素P毎に光変調された後、素子基板20側に射出される。例えば、画素Pの領域(開口部32a)の平面的な中心を通過する光軸に沿って入射した入射光L1は、そのまま画素Pの領域内で直進し、液晶層40を通過して素子基板20側に射出される。   In the liquid crystal device 1A according to the second embodiment, light incident from the counter substrate 30A (prism substrate 60) side is light-modulated for each pixel P by the liquid crystal layer 40 and then emitted to the element substrate 20 side. For example, the incident light L1 incident along the optical axis passing through the planar center of the pixel P region (opening 32a) travels straight in the pixel P region, passes through the liquid crystal layer 40, and passes through the element substrate. 20 side is injected.

一方、入射光L1よりも外側から入射した入射光L2は、そのまま直進した場合、画素Pの領域から外れて遮光層32で遮光されてしまう。液晶装置1Aでは、このような入射光L2を、プリズム65で反射させることにより画素Pの領域に向かわせる。このように、液晶装置1Aでは、プリズム65により入射光を画素Pの領域に向けて効率よく導くので、入射光の利用効率を高めることができる。   On the other hand, when the incident light L2 incident from the outside of the incident light L1 travels straight as it is, the incident light L2 deviates from the region of the pixel P and is shielded by the light shielding layer 32. In the liquid crystal device 1 </ b> A, such incident light L <b> 2 is reflected by the prism 65 to be directed toward the region of the pixel P. As described above, in the liquid crystal device 1A, the incident light is efficiently guided toward the area of the pixel P by the prism 65, so that the utilization efficiency of the incident light can be increased.

また、第2の実施形態に係る液晶装置1Aでは、第1の実施形態と同様に、共通電極34が金属材料で構成された遮光層32と電気的に接続されており、共通電極34の厚さTが22nm以下である。そして、共通電極34の下層である平坦化層33の表面33aと遮光層32の表面32bとの間隔(段差)が共通電極34の厚さT以下である。したがって、第1の実施形態と同様に、共通電極34の抵抗値を増大させることや共通電極34にクラックなどを発生させることを抑止して、明るく表示品質の高い液晶装置1Aを提供することができる。   In the liquid crystal device 1A according to the second embodiment, as in the first embodiment, the common electrode 34 is electrically connected to the light shielding layer 32 made of a metal material. The thickness T is 22 nm or less. The distance (step) between the surface 33 a of the planarization layer 33, which is the lower layer of the common electrode 34, and the surface 32 b of the light shielding layer 32 is equal to or less than the thickness T of the common electrode 34. Therefore, as in the first embodiment, it is possible to provide a liquid crystal device 1A that is bright and has high display quality by preventing the resistance value of the common electrode 34 from increasing and cracks and the like from being generated in the common electrode 34. it can.

<電気光学装置用基板の製造方法>
次に、第2の実施形態に係る電気光学装置用基板としての対向基板30Aの製造方法について図10および図11を参照して説明する。図10および図11は、第2の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。なお、図10および図11の各図は、図1のA−A’線に沿った概略断面図に相当し、図3とは上下方向(Z方向)が反転している。
<Method for Manufacturing Electro-Optical Device Substrate>
Next, a manufacturing method of the counter substrate 30A as the electro-optical device substrate according to the second embodiment will be described with reference to FIGS. 10 and 11 are schematic cross-sectional views illustrating a method for manufacturing an electro-optical device substrate according to the second embodiment. Each of FIGS. 10 and 11 corresponds to a schematic cross-sectional view along the line AA ′ in FIG. 1, and the vertical direction (Z direction) is reversed from FIG. 3.

まず、図10(a)に示すように、石英などからなる光透過性を有する基板61の面61aにマスク層92を形成し、フォトリソグラフィ技術を用いてマスク層92に開口部92aを形成する。なお、マスク層92としては、溝62の開口部62cの幅に対する深さの比が大きなプリズム65を形成するため、例えば、W(タングステン)やWSi(タングステンシリサイド)などの金属材料からなるハードマスクが好適に用いられる。   First, as shown in FIG. 10A, a mask layer 92 is formed on a surface 61a of a light-transmitting substrate 61 made of quartz or the like, and an opening 92a is formed in the mask layer 92 using a photolithography technique. . As the mask layer 92, for example, a hard mask made of a metal material such as W (tungsten) or WSi (tungsten silicide) is used to form the prism 65 having a large depth ratio to the width of the opening 62c of the groove 62. Are preferably used.

次に、図10(b)に示すように、マスク層92の開口部92aを介して基板61にエッチング処理を施すことにより、基板61の面61aに、開口部62cと傾斜面62aとを有する溝62を形成する。エッチング処理としては、例えば、高密度プラズマを形成可能なICP(ICP-RIE/Inductive Coupled Plasma-RIE)ドライエッチング装置によるドライエッチング処理を用いる。ここでは、マスク層92に対して基板61のエッチング選択比が大きくなるエッチング条件を用いることが好ましい。   Next, as shown in FIG. 10B, the substrate 61 is etched through the opening 92a of the mask layer 92, whereby the surface 61a of the substrate 61 has an opening 62c and an inclined surface 62a. A groove 62 is formed. As the etching process, for example, a dry etching process using an ICP (ICP-RIE / Inductive Coupled Plasma-RIE) dry etching apparatus capable of forming high-density plasma is used. Here, it is preferable to use etching conditions that increase the etching selectivity of the substrate 61 with respect to the mask layer 92.

次に、図10(c)に示すように、基板61からマスク層92を除去した後、基板61の面61aを覆い、溝62の内部を埋めて開口部62cを塞ぐ犠牲層93を形成する。犠牲層93の材料としては、例えば、シリコンを用いることができる。犠牲層93を形成する方法としては、例えば、CVD(Chemical Vapor Deposition)法を用いることができる。   Next, as shown in FIG. 10C, after removing the mask layer 92 from the substrate 61, a sacrificial layer 93 that covers the surface 61a of the substrate 61 and fills the inside of the groove 62 to close the opening 62c is formed. . As a material of the sacrificial layer 93, for example, silicon can be used. As a method for forming the sacrificial layer 93, for example, a CVD (Chemical Vapor Deposition) method can be used.

次に、図10(d)に示すように、例えば、CMP処理を用いたダマシン法により、犠牲層93のうち溝62の内部よりも外側にある部分を除去する。これにより、犠牲層93のうち溝62の内部を埋める部分が残される。   Next, as shown in FIG. 10D, for example, a portion of the sacrificial layer 93 located outside the inside of the groove 62 is removed by a damascene method using a CMP process. As a result, a portion of the sacrificial layer 93 that fills the inside of the groove 62 remains.

次に、図11(a)に示すように、基板61の面61aおよび犠牲層93(溝62)を覆うように第1封止層63を形成する。第1封止層63は、シリコン酸化膜などの無機材料で形成される。続いて、第1封止層63の犠牲層93(溝62)と重なる位置に、犠牲層93に到達する貫通孔63aを形成する。これにより、貫通孔63a内に犠牲層93が露出する。   Next, as shown in FIG. 11A, a first sealing layer 63 is formed so as to cover the surface 61a of the substrate 61 and the sacrificial layer 93 (groove 62). The first sealing layer 63 is formed of an inorganic material such as a silicon oxide film. Subsequently, a through hole 63 a that reaches the sacrificial layer 93 is formed at a position overlapping the sacrificial layer 93 (groove 62) of the first sealing layer 63. Thereby, the sacrificial layer 93 is exposed in the through-hole 63a.

次に、図11(b)に示すように、溝62の内部に埋め込まれた犠牲層93を除去する。この工程では、第1封止層63の貫通孔63aを介して、例えば、フッ素系ガスをエッチングガスとするドライエッチング処理を施す。これにより、犠牲層93が選択的にエッチングされて溝62の内部から除去される。   Next, as shown in FIG. 11B, the sacrificial layer 93 embedded in the groove 62 is removed. In this step, a dry etching process using, for example, a fluorine-based gas as an etching gas is performed through the through hole 63a of the first sealing layer 63. Thereby, the sacrificial layer 93 is selectively etched and removed from the inside of the groove 62.

次に、図11(c)に示すように、第1封止層63を覆うとともに貫通孔63aを塞ぐ第2封止層64を形成する。第2封止層64は、例えば、第1封止層63と同様にシリコン酸化膜などの無機材料で形成する。これにより、第1封止層63の貫通孔63aが塞がれ、溝62の内部が中空状態で封止されて中空部62bが形成される。この結果、基板61にプリズム65が形成される。   Next, as shown in FIG. 11C, a second sealing layer 64 that covers the first sealing layer 63 and closes the through hole 63a is formed. The second sealing layer 64 is formed of, for example, an inorganic material such as a silicon oxide film similarly to the first sealing layer 63. Thereby, the through hole 63a of the first sealing layer 63 is closed, and the inside of the groove 62 is sealed in a hollow state to form a hollow portion 62b. As a result, a prism 65 is formed on the substrate 61.

次に、図11(d)に示すように、プリズム基板60の第2封止層64上に、平坦化層33を形成する。平坦化層33は、例えば、シリコン酸化膜を材料としてCVD法を用いて形成される。続いて、平坦化層33に、表面33aから窪んだ溝33bを形成する。図示を省略するが、その後、平坦化層33上に、第1の実施形態と同様にして遮光層32となる遮光膜を形成し、ダマシン法を用いて遮光膜(遮光層32)の上面を研磨する。さらに、平坦化層33と遮光層32上に共通電極34と配向膜35とを形成することにより、対向基板30Aが得られる。なお、平坦化層33の代わりに、光透過性を有する基板を用いる構成としてもよい。   Next, as illustrated in FIG. 11D, the planarization layer 33 is formed on the second sealing layer 64 of the prism substrate 60. The planarization layer 33 is formed using, for example, a CVD method using a silicon oxide film as a material. Subsequently, a groove 33 b recessed from the surface 33 a is formed in the planarizing layer 33. Although illustration is omitted, after that, a light-shielding film to be the light-shielding layer 32 is formed on the planarizing layer 33 in the same manner as in the first embodiment, and the upper surface of the light-shielding film (light-shielding layer 32) is formed using a damascene method. Grind. Further, by forming the common electrode 34 and the alignment film 35 on the planarizing layer 33 and the light shielding layer 32, the counter substrate 30A is obtained. Note that, instead of the planarization layer 33, a structure having a light-transmitting substrate may be used.

以上説明したように、第2の実施形態によれば、以下に示す効果が得られる。   As described above, according to the second embodiment, the following effects can be obtained.

(1)共通電極34が金属材料で構成された遮光層32と電気的に接続されており、共通電極34の厚さTが22nm以下である。そして、共通電極34の下層である平坦化層33の表面33aと遮光層32の表面32bとの間隔(段差)が共通電極34の厚さT以下である。したがって、第1の実施形態と同様に、共通電極34の抵抗値を増大させることや共通電極34にクラックなどを発生させることを抑止して、明るく表示品質の高い液晶装置1Aを提供することができる。   (1) The common electrode 34 is electrically connected to the light shielding layer 32 made of a metal material, and the thickness T of the common electrode 34 is 22 nm or less. The distance (step) between the surface 33 a of the planarization layer 33, which is the lower layer of the common electrode 34, and the surface 32 b of the light shielding layer 32 is equal to or less than the thickness T of the common electrode 34. Therefore, as in the first embodiment, it is possible to provide a liquid crystal device 1A that is bright and has high display quality by preventing the resistance value of the common electrode 34 from increasing and cracks and the like from being generated in the common electrode 34. it can.

(2)平坦化層33の表面33aに溝33bが設けられ、溝33bの内部に遮光層32が設けられているので、遮光層32の厚さを薄くしなくても、平坦化層33の表面33aと遮光層32の表面32bとの間隔(段差)を小さくできる。換言すれば、平坦化層33の表面33aに遮光層32が設けられている場合と比べて、遮光層32の厚さをより厚くして共通電極34の抵抗値を低下させることが可能となる。したがって、共通電極34の厚さTを薄く形成しても、遮光層32により共通電極34の抵抗値の増大をより確実に抑えることができる。また、遮光層の厚さをより厚くすることで遮光性も向上する。   (2) Since the groove 33b is provided on the surface 33a of the planarization layer 33 and the light shielding layer 32 is provided inside the groove 33b, the planarization layer 33 can be formed without reducing the thickness of the light shielding layer 32. The distance (step) between the surface 33a and the surface 32b of the light shielding layer 32 can be reduced. In other words, compared to the case where the light shielding layer 32 is provided on the surface 33a of the planarization layer 33, it is possible to increase the thickness of the light shielding layer 32 and reduce the resistance value of the common electrode 34. . Therefore, even if the thickness T of the common electrode 34 is reduced, an increase in the resistance value of the common electrode 34 can be more reliably suppressed by the light shielding layer 32. Further, the light shielding property is improved by increasing the thickness of the light shielding layer.

(3)プリズム基板60における隣り合う画素P(開口部32a)同士の間にプリズム65が設けられている。そのため、各画素Pの領域(開口部32a)から外れて遮光層32で遮光されてしまう光のうちの一部を、プリズム65で反射させて各画素Pの領域(開口部32a)内に向かわせることができるので、光の利用効率を向上させることができる。また、平坦化層33の溝33bの内部に遮光層32が設けられていると、平坦化層33の表面33aに遮光層32が設けられている場合と比べて、遮光層32をプリズム基板60側に近づけることができるので、遮光層32の開口率を高めることが可能となる。   (3) The prism 65 is provided between adjacent pixels P (opening 32a) on the prism substrate 60. For this reason, a part of the light that is out of the area of each pixel P (opening 32a) and is shielded by the light shielding layer 32 is reflected by the prism 65 and directed into the area of each pixel P (opening 32a). Therefore, the light utilization efficiency can be improved. Further, when the light shielding layer 32 is provided inside the groove 33 b of the planarization layer 33, the light shielding layer 32 is disposed on the prism substrate 60 as compared with the case where the light shielding layer 32 is provided on the surface 33 a of the planarization layer 33. Since it can be brought closer to the side, the aperture ratio of the light shielding layer 32 can be increased.

(第3の実施形態)
<電気光学装置>
第3の実施形態に係る電気光学装置としての液晶装置は、上記実施形態に係る液晶装置に対して、対向基板にカラーフィルターが設けられたカラーフィルター基板を備えている点が異なるが、他の構成はほぼ同じである。なお、第1の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
(Third embodiment)
<Electro-optical device>
The liquid crystal device as the electro-optical device according to the third embodiment is different from the liquid crystal device according to the above embodiment in that the counter substrate includes a color filter substrate provided with a color filter. The configuration is almost the same. In addition, about the component which is common in 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

第3の実施形態に係る液晶装置の構成について図12を参照して説明する。図12は、第3の実施形態に係る液晶装置の構成を示す概略断面図である。詳しくは、図12は、図1のA−A’線(X方向)に沿った概略断面図に相当する。   The configuration of the liquid crystal device according to the third embodiment will be described with reference to FIG. FIG. 12 is a schematic cross-sectional view showing the configuration of the liquid crystal device according to the third embodiment. Specifically, FIG. 12 corresponds to a schematic cross-sectional view along the line A-A ′ (X direction) in FIG. 1.

図12に示すように、第3の実施形態に係る液晶装置1Bは、第1基板としての素子基板20と、第2基板としての対向基板30Bと、液晶層40とを備えている。本実施形態では、対向基板30Bが本発明の電気光学装置用基板に該当する。   As shown in FIG. 12, the liquid crystal device 1B according to the third embodiment includes an element substrate 20 as a first substrate, a counter substrate 30B as a second substrate, and a liquid crystal layer 40. In the present embodiment, the counter substrate 30B corresponds to the electro-optical device substrate of the present invention.

第3の実施形態に係る液晶装置1Bは、赤色(R)の波長域の光を透過する画素P(R)と、緑色(G)の波長域の光を透過する画素P(G)と、青色(B)の波長域の光を透過する画素P(B)とを有している。液晶装置1Bでは、画素P(R),P(G),P(B)により、画像を形成する際の一つの単位である画素群が構成される。これにより、液晶装置1Bは、フルカラー表示が可能である。   The liquid crystal device 1B according to the third embodiment includes a pixel P (R) that transmits light in the red (R) wavelength region, a pixel P (G) that transmits light in the green (G) wavelength region, And a pixel P (B) that transmits light in a blue (B) wavelength region. In the liquid crystal device 1B, a pixel group which is one unit for forming an image is configured by the pixels P (R), P (G), and P (B). As a result, the liquid crystal device 1B can perform full color display.

<電気光学装置用基板の構成>
第3の実施形態に係る電気光学装置用基板としての対向基板30Bは、カラーフィルター73が設けられた第1部材としてのカラーフィルター基板70を備えている。対向基板30Bの液晶層40側、すなわちカラーフィルター基板70上には、第2部材としての平坦化層33と、遮光層32と、共通電極34と、配向膜35とが設けられている。
<Configuration of substrate for electro-optical device>
The counter substrate 30 </ b> B as the electro-optical device substrate according to the third embodiment includes a color filter substrate 70 as a first member provided with a color filter 73. On the liquid crystal layer 40 side of the counter substrate 30 </ b> B, that is, on the color filter substrate 70, a planarizing layer 33 as a second member, a light shielding layer 32, a common electrode 34, and an alignment film 35 are provided.

カラーフィルター基板70は、基板71と、基板71の液晶層40側の面71aに設けられた隔壁72とカラーフィルター73とを有している。基板71は、例えばガラスや石英などの光透過性を有する材料からなる。   The color filter substrate 70 includes a substrate 71, partition walls 72 provided on the surface 71 a of the substrate 71 on the liquid crystal layer 40 side, and a color filter 73. The substrate 71 is made of a light-transmitting material such as glass or quartz.

隔壁72は、平面視で、遮光層22および遮光層26に重なるように格子状に設けられている。隔壁72は、例えば、遮光性を有する樹脂材料などで構成されている。隔壁72は、画素P(R),P(G),P(B)の領域に対応する開口部72aを有し、開口部72aによりカラーフィルター73を区画している。   The partition walls 72 are provided in a lattice shape so as to overlap the light shielding layer 22 and the light shielding layer 26 in plan view. The partition wall 72 is made of, for example, a light shielding resin material. The partition 72 has an opening 72a corresponding to the area of the pixels P (R), P (G), and P (B), and the color filter 73 is partitioned by the opening 72a.

カラーフィルター基板70は、カラーフィルター73として、赤色(R)の波長域に対応するカラーフィルター73Rと、緑色(G)の波長域に対応するカラーフィルター73Gと、青色(B)の波長域に対応するカラーフィルター73Bとを有している。カラーフィルター73R,73G,73Bは、画素P(R),P(G),P(B)に対応して配置されている。   The color filter substrate 70 corresponds to the color filter 73R corresponding to the red (R) wavelength range, the color filter 73G corresponding to the green (G) wavelength range, and the blue (B) wavelength range as the color filter 73. Color filter 73B. The color filters 73R, 73G, 73B are arranged corresponding to the pixels P (R), P (G), P (B).

平坦化層33は、例えば、シリコン酸化膜などの無機材料や樹脂材料で形成されており、光透過性と電気的絶縁性とを有する。平坦化層33は、その液晶層40側の表面33aに形成された溝33bを有している。溝33bは、平面視で、遮光層22および遮光層26に重なる領域に格子状に設けられている。遮光層32は、溝33bの内部に設けられている。   The planarization layer 33 is made of, for example, an inorganic material such as a silicon oxide film or a resin material, and has light transmittance and electrical insulation. The planarizing layer 33 has a groove 33b formed in the surface 33a on the liquid crystal layer 40 side. The grooves 33b are provided in a lattice shape in a region overlapping the light shielding layer 22 and the light shielding layer 26 in plan view. The light shielding layer 32 is provided inside the groove 33b.

共通電極34は、平坦化層33と遮光層32とを覆うように設けられている。共通電極34は、上記実施形態と同様に、遮光層32の表面32bに接しており、遮光層32に電気的に接続されている。共通電極34の厚さTは、22nm以下である。また、図示を省略するが、平坦化層33の表面33aと遮光層32の表面32bとの間隔(段差)は、共通電極34の厚さT以下である。   The common electrode 34 is provided so as to cover the planarization layer 33 and the light shielding layer 32. The common electrode 34 is in contact with the surface 32 b of the light shielding layer 32 and is electrically connected to the light shielding layer 32 as in the above embodiment. The thickness T of the common electrode 34 is 22 nm or less. Although not shown, the distance (step) between the surface 33 a of the planarization layer 33 and the surface 32 b of the light shielding layer 32 is equal to or less than the thickness T of the common electrode 34.

第3の実施形態に係る液晶装置1Bでは、対向基板30B(カラーフィルター基板70)側から入射した光は、カラーフィルター73R,73G,73Bのいずれかを透過する。カラーフィルター73R,73G,73Bのそれぞれを透過した、赤色(R)、緑色(G)、青色(B)の各波長域に対応する光は、液晶層40によって画素P(R),P(G),P(B)毎に光変調された後、素子基板20側に射出される。これにより、フルカラーの画像が形成される。なお、カラーフィルター73は、赤色(R)、緑色(G)、青色(B)の3色のカラーフィルター以外に、例えば白色など他の色に対応するカラーフィルターを含んでいてもよい。   In the liquid crystal device 1B according to the third embodiment, light incident from the counter substrate 30B (color filter substrate 70) side is transmitted through one of the color filters 73R, 73G, and 73B. Light corresponding to each wavelength band of red (R), green (G), and blue (B) that has passed through each of the color filters 73R, 73G, and 73B is transmitted by the liquid crystal layer 40 to the pixels P (R) and P (G ) And P (B), the light is modulated and then emitted to the element substrate 20 side. Thereby, a full-color image is formed. The color filter 73 may include color filters corresponding to other colors such as white, in addition to the three color filters of red (R), green (G), and blue (B).

カラーフィルター基板70の製造方法の概略を説明する。図示を省略するが、まず、基板71の面71aの全面に隔壁72となる樹脂層を形成し、樹脂層に開口部72aを形成する。続いて、隔壁72の開口部72aの内側に、カラーフィルター材を、例えばインクジェット法などの液滴吐出法により滴下して充填する。カラーフィルター材は、樹脂材料を所定の溶媒に溶解または分散させた液状体に赤色(R)、緑色(G)、青色(B)の各色の染料や顔料などの着色材料を配合したものを用いることができる。   An outline of a method for manufacturing the color filter substrate 70 will be described. Although not shown, first, a resin layer to be the partition wall 72 is formed on the entire surface 71a of the substrate 71, and an opening 72a is formed in the resin layer. Subsequently, a color filter material is dropped and filled inside the opening 72a of the partition wall 72 by a droplet discharge method such as an inkjet method. As the color filter material, a liquid material in which a resin material is dissolved or dispersed in a predetermined solvent is mixed with coloring materials such as red (R), green (G), and blue (B) dyes and pigments. be able to.

隔壁72の開口部72aの内側に滴下したカラーフィルター材を、熱処理や紫外線照射などにより乾燥させ固化させることにより、カラーフィルター基板70が得られる。そして、カラーフィルター基板70上に、第2の実施形態と同様に、平坦化層33と、遮光層32と、共通電極34と、配向膜35とを形成することにより、対向基板30Bが得られる。なお、平坦化層33の代わりに、光透過性を有する基板を用いる構成としてもよい。   The color filter substrate 70 is obtained by drying and solidifying the color filter material dropped inside the opening 72a of the partition wall 72 by heat treatment or ultraviolet irradiation. Then, as in the second embodiment, the counter substrate 30B is obtained by forming the planarization layer 33, the light shielding layer 32, the common electrode 34, and the alignment film 35 on the color filter substrate 70. . Note that, instead of the planarization layer 33, a structure having a light-transmitting substrate may be used.

以上説明したように、第3の実施形態によれば、共通電極34が金属材料で構成された遮光層32と電気的に接続されており、共通電極34の厚さTが22nm以下である。そして、共通電極34の下層である平坦化層33の表面33aと遮光層32の表面32bとの間隔(段差)が共通電極34の厚さT以下であるので、上記実施形態と同様の効果が得られる。   As described above, according to the third embodiment, the common electrode 34 is electrically connected to the light shielding layer 32 made of a metal material, and the thickness T of the common electrode 34 is 22 nm or less. Since the distance (step) between the surface 33a of the planarization layer 33 and the surface 32b of the light shielding layer 32, which is the lower layer of the common electrode 34, is equal to or less than the thickness T of the common electrode 34, the same effect as in the above embodiment is obtained. can get.

また、対向基板30Bのカラーフィルター基板70に画素P(R),P(G),P(B)の各々に対応してカラーフィルター73R,73G,73Bが設けられている。そのため、各画素P(R),P(G),P(B)の領域において赤色(R)、緑色(G)、青色(B)の波長域の色光を透過させることができる。これにより、フルカラー表示が可能でより明るく表示品質の高い液晶装置1Bを提供することができる。   In addition, color filters 73R, 73G, and 73B are provided on the color filter substrate 70 of the counter substrate 30B corresponding to each of the pixels P (R), P (G), and P (B). Therefore, colored light in the red (R), green (G), and blue (B) wavelength regions can be transmitted in the regions of the pixels P (R), P (G), and P (B). As a result, it is possible to provide a liquid crystal device 1B that is capable of full-color display and is brighter and has higher display quality.

(第4の実施形態)
<電子機器>
次に、第4の実施形態に係る電子機器について図13を参照して説明する。図13は、第4の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。
(Fourth embodiment)
<Electronic equipment>
Next, an electronic apparatus according to a fourth embodiment will be described with reference to FIG. FIG. 13 is a schematic diagram illustrating a configuration of a projector as an electronic apparatus according to the fourth embodiment.

図13に示すように、第4の実施形態に係る電子機器としてのプロジェクター(投射型表示装置)100は、偏光照明装置110と、光分離素子としての2つのダイクロイックミラー104,105と、3つの反射ミラー106,107,108と、5つのリレーレンズ111,112,113,114,115と、3つの液晶ライトバルブ121,122,123と、光合成素子としてのクロスダイクロイックプリズム116と、投射レンズ117とを備えている。   As shown in FIG. 13, a projector (projection display device) 100 as an electronic apparatus according to the fourth embodiment includes a polarization illumination device 110, two dichroic mirrors 104 and 105 as light separation elements, and three Reflective mirrors 106, 107, 108, five relay lenses 111, 112, 113, 114, 115, three liquid crystal light valves 121, 122, 123, a cross dichroic prism 116 as a light combining element, and a projection lens 117 It has.

偏光照明装置110は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット101と、インテグレーターレンズ102と、偏光変換素子103とを備えている。ランプユニット101と、インテグレーターレンズ102と、偏光変換素子103とは、システム光軸Lに沿って配置されている。   The polarization illumination device 110 includes a lamp unit 101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 102, and a polarization conversion element 103. The lamp unit 101, the integrator lens 102, and the polarization conversion element 103 are arranged along the system optical axis L.

ダイクロイックミラー104は、偏光照明装置110から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー105は、ダイクロイックミラー104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 110. Another dichroic mirror 105 reflects the green light (G) transmitted through the dichroic mirror 104 and transmits the blue light (B).

ダイクロイックミラー104で反射した赤色光(R)は、反射ミラー106で反射した後にリレーレンズ115を経由して液晶ライトバルブ121に入射する。ダイクロイックミラー105で反射した緑色光(G)は、リレーレンズ114を経由して液晶ライトバルブ122に入射する。ダイクロイックミラー105を透過した青色光(B)は、3つのリレーレンズ111,112,113と2つの反射ミラー107,108とで構成される導光系を経由して液晶ライトバルブ123に入射する。   The red light (R) reflected by the dichroic mirror 104 is reflected by the reflection mirror 106 and then enters the liquid crystal light valve 121 via the relay lens 115. The green light (G) reflected by the dichroic mirror 105 enters the liquid crystal light valve 122 via the relay lens 114. The blue light (B) transmitted through the dichroic mirror 105 is incident on the liquid crystal light valve 123 via a light guide system composed of three relay lenses 111, 112, 113 and two reflection mirrors 107, 108.

光変調素子としての透過型の液晶ライトバルブ121,122,123は、クロスダイクロイックプリズム116の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ121,122,123に入射した色光は、映像情報(映像信号)に基づいて変調され、クロスダイクロイックプリズム116に向けて射出される。   The transmissive liquid crystal light valves 121, 122, and 123 as light modulation elements are disposed to face the incident surfaces of the cross dichroic prism 116 for each color light. The color light incident on the liquid crystal light valves 121, 122, 123 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 116.

クロスダイクロイックプリズム116は、4つの直角プリズムが貼り合わされて構成されており、その内面には赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ117によってスクリーン130上に投射され、画像が拡大されて表示される。   The cross dichroic prism 116 is formed by bonding four right-angle prisms, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. Yes. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected onto the screen 130 by the projection lens 117 which is a projection optical system, and the image is enlarged and displayed.

液晶ライトバルブ121は、第1の実施形態の対向基板30を有する液晶装置1、または第2の実施形態の対向基板30Aを有する液晶装置1Aが適用されたものである。液晶ライトバルブ121は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ122,123も同様である。   The liquid crystal light valve 121 is applied with the liquid crystal device 1 having the counter substrate 30 of the first embodiment or the liquid crystal device 1A having the counter substrate 30A of the second embodiment. The liquid crystal light valve 121 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and emission side of colored light. The same applies to the other liquid crystal light valves 122 and 123.

第4の実施形態に係るプロジェクター100の構成によれば、複数の画素Pが高精細に配置されていても、第1の実施形態の液晶装置1、または第2の実施形態の液晶装置1Aを備えているので、表示の明るさと表示品質とに優れたプロジェクター100を提供することができる。   According to the configuration of the projector 100 according to the fourth embodiment, even if the plurality of pixels P are arranged with high definition, the liquid crystal device 1 of the first embodiment or the liquid crystal device 1A of the second embodiment is used. Since the projector 100 is provided, the projector 100 excellent in display brightness and display quality can be provided.

なお、プロジェクター100は、2枚以下の液晶ライトバルブ(液晶装置1,1A)を備えた構成であってもよいし、4枚以上の液晶ライトバルブ(液晶装置1,1A)を備えた構成であってもよい。   The projector 100 may have a configuration including two or less liquid crystal light valves (liquid crystal devices 1 and 1A) or a configuration including four or more liquid crystal light valves (liquid crystal devices 1 and 1A). There may be.

また、液晶装置1,1Aを適用可能な電子機器は、プロジェクター100に限定されない。液晶装置1,1Aは、例えば、投射型のHUD(ヘッドアップディスプレイ)、直視型のHMD(ヘッドマウントディスプレイ)などにも好適に用いることができる。   Further, the electronic apparatus to which the liquid crystal devices 1 and 1A can be applied is not limited to the projector 100. The liquid crystal devices 1 and 1A can be suitably used for, for example, a projection type HUD (head-up display), a direct-view type HMD (head-mounted display), and the like.

(第5の実施形態)
<電子機器>
次に、第5の実施形態に係る電子機器について図14を参照して説明する。図14は、第5の実施形態に係る電子機器としてのスマートフォンの構成を示す概略図である。
(Fifth embodiment)
<Electronic equipment>
Next, an electronic apparatus according to a fifth embodiment will be described with reference to FIG. FIG. 14 is a schematic diagram illustrating a configuration of a smartphone as an electronic apparatus according to the fifth embodiment.

図14に示すように、第5の実施形態に係る電子機器(直視型の表示装置)としてのスマートフォン200は、携帯電話機能と、PDA(Personal Digital Assistant)機能とを兼ね備えた携帯端末装置である。また、通常の音声通話などの通信機能だけでなく、ネットワーク機能や、スケジュール・個人情報の管理などの電子手帳としての機能も備えている。   As shown in FIG. 14, a smartphone 200 as an electronic apparatus (direct-view display device) according to the fifth embodiment is a mobile terminal device that has both a mobile phone function and a PDA (Personal Digital Assistant) function. . In addition to a communication function such as a normal voice call, it also has a network function and a function as an electronic notebook such as schedule / personal information management.

スマートフォン200は、操作部兼表示部201に、上述した第3の実施形態の対向基板30Bを有する液晶装置1Bを備えている。操作部兼表示部201には、例えば、アイコン202が表示される。スマートフォン200では、アイコン202にタッチするなどの操作により種々の機能を動作させて、操作部兼表示部201に表示を行うことができる。   The smartphone 200 includes the liquid crystal device 1 </ b> B having the counter substrate 30 </ b> B of the third embodiment described above in the operation unit / display unit 201. For example, an icon 202 is displayed on the operation unit / display unit 201. In the smartphone 200, various functions can be operated by an operation such as touching the icon 202 to display on the operation unit / display unit 201.

第5の実施形態に係るスマートフォン200の構成によれば、複数の画素P(P(R),P(G),P(B))が高精細に配置されていても、第3の実施形態の液晶装置1Bを備えているので、表示の明るさと表示品質とに優れたスマートフォン200を提供することができる。   According to the configuration of the smartphone 200 according to the fifth embodiment, even if the plurality of pixels P (P (R), P (G), P (B)) are arranged with high definition, the third embodiment Since the liquid crystal device 1B is provided, the smartphone 200 that is excellent in display brightness and display quality can be provided.

なお、液晶装置1Bを適用可能な電子機器は、スマートフォン200に限定されない。液晶装置1Bは、例えば、ディスプレイ、携帯電話機、PDA(Personal Digital Assistants)、モバイルコンピューター、デジタルスチルカメラ、デジタルビデオカメラ、カーナビゲーション装置、オーディオ機器などの直視型の表示装置にも好適に用いることができる。   The electronic device to which the liquid crystal device 1B can be applied is not limited to the smartphone 200. The liquid crystal device 1B can be suitably used for a direct-view display device such as a display, a mobile phone, a PDA (Personal Digital Assistants), a mobile computer, a digital still camera, a digital video camera, a car navigation device, and an audio device. it can.

1,1A,1B…液晶装置(電気光学装置)、10…マイクロレンズアレイ基板(第1部材)、11…基板、11a…面、14…マイクロレンズ、20…素子基板(第1基板)、24…TFT(スイッチング素子)、28…画素電極、30,30A,30B…対向基板(電気光学装置用基板、第2基板)、31…光路長調整層(第2部材)、31a…表面、31b…溝、32…遮光層、32a…開口部、32b…表面、33…平坦化層(第2部材)、33a…表面、33b…溝、34…共通電極、40…液晶層(電気光学物質層)、60…プリズム基板(第1部材)、65…プリズム(反射部)、70…カラーフィルター基板(第1部材)、73,73R,73G,73B…カラーフィルター、100…プロジェクター(電子機器)、200…スマートフォン(電子機器)。   DESCRIPTION OF SYMBOLS 1,1A, 1B ... Liquid crystal device (electro-optical device), 10 ... Microlens array substrate (first member), 11 ... Substrate, 11a ... Surface, 14 ... Microlens, 20 ... Element substrate (first substrate), 24 ... TFT (switching element), 28 ... Pixel electrode, 30, 30A, 30B ... Opposite substrate (substrate for electro-optical device, second substrate), 31 ... Optical path length adjusting layer (second member), 31a ... Surface, 31b ... Groove, 32 ... light shielding layer, 32a ... opening, 32b ... surface, 33 ... flattening layer (second member), 33a ... surface, 33b ... groove, 34 ... common electrode, 40 ... liquid crystal layer (electro-optic material layer) , 60 ... prism substrate (first member), 65 ... prism (reflecting part), 70 ... color filter substrate (first member), 73, 73R, 73G, 73B ... color filter, 100 ... projector (electronic device), 200 Smart phone (electronic device).

Claims (7)

第1部材と、
前記第1部材上に配置された第2部材と、
前記第2部材の表面側に設けられ、複数の画素の各々に対応する複数の開口部を有する遮光層と、
前記第2部材と前記遮光層とを覆うとともに、前記遮光層に接するように設けられた共通電極と、を備え、
前記遮光層は金属材料で構成されており、
前記共通電極の厚さは22nm以下であり、
前記第2部材の表面と前記遮光層の表面との間隔は、前記共通電極の厚さ以下であることを特徴とする電気光学装置用基板。
A first member;
A second member disposed on the first member;
A light shielding layer provided on the surface side of the second member and having a plurality of openings corresponding to each of the plurality of pixels;
A common electrode provided to cover the second member and the light shielding layer and to be in contact with the light shielding layer;
The light shielding layer is made of a metal material,
The common electrode has a thickness of 22 nm or less;
The electro-optical device substrate according to claim 1, wherein a distance between the surface of the second member and the surface of the light shielding layer is equal to or less than a thickness of the common electrode.
請求項1に記載の電気光学装置用基板であって、
前記第2部材の前記表面には、前記複数の開口部のうちの隣り合う開口部の間に溝が設けられており、
前記遮光層は、前記溝の内部に設けられていることを特徴とする電気光学装置用基板。
The electro-optical device substrate according to claim 1,
A groove is provided on the surface of the second member between adjacent openings of the plurality of openings,
The substrate for an electro-optical device, wherein the light shielding layer is provided inside the groove.
請求項1または2に記載の電気光学装置用基板であって、
前記第1部材には、前記複数の開口部の各々に対応してマイクロレンズが設けられていることを特徴とする電気光学装置用基板。
The substrate for an electro-optical device according to claim 1 or 2,
The electro-optical device substrate, wherein the first member is provided with a microlens corresponding to each of the plurality of openings.
請求項1または2に記載の電気光学装置用基板であって、
前記第1部材には、前記複数の開口部のうちの隣り合う開口部の間に反射部が設けられていることを特徴とする電気光学装置用基板。
The substrate for an electro-optical device according to claim 1 or 2,
The electro-optical device substrate according to claim 1, wherein the first member is provided with a reflection portion between adjacent openings of the plurality of openings.
請求項1または2に記載の電気光学装置用基板であって、
前記第1部材には、前記複数の開口部の各々に対応してカラーフィルターが設けられていることを特徴とする電気光学装置用基板。
The substrate for an electro-optical device according to claim 1 or 2,
The electro-optical device substrate according to claim 1, wherein the first member is provided with a color filter corresponding to each of the plurality of openings.
複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第1基板と、
前記第1基板に対向配置された第2基板と、
前記第1基板と前記第2基板との間に配置された電気光学物質層と、を備え、
前記第2基板が、請求項1から5のいずれか一項に記載の電気光学装置用基板であることを特徴とする電気光学装置。
A first substrate provided with a plurality of pixel electrodes and a switching element corresponding to each of the plurality of pixel electrodes;
A second substrate disposed opposite the first substrate;
An electro-optic material layer disposed between the first substrate and the second substrate,
6. The electro-optical device, wherein the second substrate is the substrate for an electro-optical device according to any one of claims 1 to 5.
請求項6に記載の電気光学装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 6.
JP2013016572A 2013-01-31 2013-01-31 Substrate for electro-optic device, electro-optic device, and electronic equipment Pending JP2014149335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013016572A JP2014149335A (en) 2013-01-31 2013-01-31 Substrate for electro-optic device, electro-optic device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013016572A JP2014149335A (en) 2013-01-31 2013-01-31 Substrate for electro-optic device, electro-optic device, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2014149335A true JP2014149335A (en) 2014-08-21

Family

ID=51572380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013016572A Pending JP2014149335A (en) 2013-01-31 2013-01-31 Substrate for electro-optic device, electro-optic device, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2014149335A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170056083A (en) * 2015-11-12 2017-05-23 삼성디스플레이 주식회사 Polarizer and display device having the same
JP2019522822A (en) * 2016-08-08 2019-08-15 昆山龍騰光電有限公司 Liquid crystal display device capable of switching viewing angle and method of switching viewing angle thereof
CN110764252A (en) * 2019-10-28 2020-02-07 京东方科技集团股份有限公司 Transparent panel and naked eye three-dimensional display device
WO2021014907A1 (en) * 2019-07-19 2021-01-28 ソニー株式会社 Liquid crystal display device and electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170056083A (en) * 2015-11-12 2017-05-23 삼성디스플레이 주식회사 Polarizer and display device having the same
KR102520245B1 (en) * 2015-11-12 2023-04-11 삼성디스플레이 주식회사 Polarizer and display device having the same
JP2019522822A (en) * 2016-08-08 2019-08-15 昆山龍騰光電有限公司 Liquid crystal display device capable of switching viewing angle and method of switching viewing angle thereof
US10809551B2 (en) 2016-08-08 2020-10-20 Infovision Optoelectronics (Kunshan) Co., Ltd. Liquid crystal display device having switchable viewing angles and viewing angle switching method thereof
WO2021014907A1 (en) * 2019-07-19 2021-01-28 ソニー株式会社 Liquid crystal display device and electronic device
US11927846B2 (en) 2019-07-19 2024-03-12 Sony Group Corporation Liquid crystal display device and electronic apparatus
CN110764252A (en) * 2019-10-28 2020-02-07 京东方科技集团股份有限公司 Transparent panel and naked eye three-dimensional display device
CN110764252B (en) * 2019-10-28 2022-02-25 京东方科技集团股份有限公司 Transparent panel and naked eye three-dimensional display device

Similar Documents

Publication Publication Date Title
US9823530B2 (en) Electro-optical apparatus and electronic apparatus
JP6318881B2 (en) Microlens array substrate, microlens array substrate manufacturing method, electro-optical device, and electronic apparatus
JP6044358B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2015011090A (en) Method for manufacturing substrate for electro-optic device, substrate for electro-optic device, electro-optic device and electronic device
JP2013025071A (en) Electro-optic device, method for manufacturing electro-optic device, and projection type display device
JP2012215747A (en) Electro-optic device, electronic appliance, and manufacturing method for electro-optic device
JP5948777B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP2014149335A (en) Substrate for electro-optic device, electro-optic device, and electronic equipment
JP2014092601A (en) Method for manufacturing microlens array substrate, microlens array substrate, electro-optic device, and electronic equipment
JP2014102268A (en) Microlens array substrate, electro-optic device, and electronic equipment
US20150077686A1 (en) Substrate for electro-optical device, electro-optical device, and electronic apparatus
JP6303283B2 (en) Semiconductor device, electro-optical device, semiconductor device manufacturing method, and electronic apparatus
JP6299493B2 (en) Microlens array substrate, electro-optical device, and electronic device
JP6032065B2 (en) Method for manufacturing substrate for electro-optical device
JP6028915B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
JP6127500B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
JP2014126574A (en) Method for manufacturing substrate for electrooptical device, electro optical device and electronic equipment
JP2016018094A (en) Method for manufacturing substrate for electro-optic device, substrate for electro-optic device, electro-optic device, and electronic equipment
US9383633B2 (en) Electro-optical device and electronic apparatus
JP6236827B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2015094879A (en) Manufacturing method for microlens array substrate, electro-optical device, and electronic device
JP2014187240A (en) Method for manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic equipment
JP2013025073A (en) Electro-optic device, method for manufacturing electro-optic device, and projection type display device
JP2013025070A (en) Electro-optic device, method for manufacturing electro-optic device, and projection type display device
JP2015087571A (en) Method for manufacturing microlens array substrate, microlens array substrate, electro-optic device, and electronic equipment

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109