JP6236827B2 - Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus - Google Patents
Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Download PDFInfo
- Publication number
- JP6236827B2 JP6236827B2 JP2013065751A JP2013065751A JP6236827B2 JP 6236827 B2 JP6236827 B2 JP 6236827B2 JP 2013065751 A JP2013065751 A JP 2013065751A JP 2013065751 A JP2013065751 A JP 2013065751A JP 6236827 B2 JP6236827 B2 JP 6236827B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- contact hole
- insulating layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。 The present invention relates to an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus.
上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。 As one of the electro-optical devices, for example, an active drive type liquid crystal device including a transistor for each pixel as an element for switching control of a pixel electrode is known. Liquid crystal devices are used in, for example, direct-view displays and projector light valves.
液晶装置は、例えば、特許文献1に記載のように、表示領域において、容量線の一部を固定電位側容量電極(Vcom配線)として利用した容量電極を有する蓄積容量が設けられている。 For example, as described in Patent Document 1, a liquid crystal device is provided with a storage capacitor having a capacitor electrode in which a part of a capacitor line is used as a fixed potential side capacitor electrode (Vcom wiring) in a display region.
しかしながら、上記の先行文献においては、Vcom配線に電位を供給するためのパッド等の構造は開示されていない。本発明者の研究によれば、表示領域における画素電極と蓄積容量の一方の電極とを接続するためのコンタクトホールとパッド領域のVcom配線に電位を供給するためのパッド開口を同じ工程で開口しようとする場合、前記コンタクトホールが開口する時間と前記パッド開口が開口する時間との差が生じ、蓄積容量(容量絶縁膜)が破壊されたり、容量絶縁膜が劣化して蓄積容量の寿命が短くなったりする現象が生じることがわかった。 However, the above prior art does not disclose a structure such as a pad for supplying a potential to the Vcom wiring. According to the inventor's research, the contact hole for connecting the pixel electrode in the display area and one electrode of the storage capacitor and the pad opening for supplying the potential to the Vcom wiring in the pad area should be opened in the same process. In this case, there is a difference between the opening time of the contact hole and the opening time of the pad opening, and the storage capacitor (capacitor insulating film) is destroyed or the capacitor insulating film is deteriorated to shorten the life of the storage capacitor. It has been found that a phenomenon occurs.
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。 An aspect of the present invention has been made to solve at least a part of the above problems, and can be realized as the following forms or application examples.
[適用例1]本適用例に係る電気光学装置は、基板と、前記基板の上に配置された共通電位配線と、前記共通電位配線の上に配置された絶縁層と、前記絶縁層の上に配置された画素電極と、前記共通電位配線と電気的に接続された第1電極と、前記第1電極と電気的に接続されるパッド電極と、前記画素電極と前記共通電位配線とに電気的に接続される蓄積容量と、前記第1電極と前記パッド電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第1コンタクトホールと、前記画素電極と前記蓄積容量とを電気的に接続するため、前記絶縁層を貫通するように配置される第2コンタクトホールと、前記パッド電極と前記第1電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第3コンタクトホールと、を含み、前記蓄積容量は、前記共通電位配線と、絶縁膜を含む容量絶縁膜と、容量電極と、を含み、前記基板の上から見て、前記第3コンタクトホールの領域において、前記共通電位配線と前記第1電極との間に、第1調整膜が配置されていることを特徴とする。 [Application Example 1] An electro-optical device according to this application example includes a substrate, a common potential wiring disposed on the substrate, an insulating layer disposed on the common potential wiring, and the insulating layer. A pixel electrode, a first electrode electrically connected to the common potential wiring, a pad electrode electrically connected to the first electrode, and the pixel electrode and the common potential wiring. A storage capacitor to be electrically connected, a first contact hole disposed so as to penetrate the insulating layer to electrically connect the first electrode and the pad electrode, the pixel electrode, and the storage capacitor To electrically connect the second contact hole disposed so as to penetrate the insulating layer, the pad electrode and the first electrode, so as to penetrate the insulating layer. A third contact hole arranged in The storage capacitor includes the common potential wiring, a capacitor insulating film including an insulating film, and a capacitor electrode, and the common potential in the region of the third contact hole as viewed from above the substrate. A first adjustment film is disposed between the wiring and the first electrode.
本適用例によれば、第3コンタクトホールの下側に第1調整膜が配置され、第2コンタクトホールの下側に容量絶縁膜が配置されているので、第2コンタクトホール及び第3コンタクトホールにおいて、絶縁層の表面から容量電極の表面までの深さを略同じにすることができる。よって、絶縁層に第1コンタクトホール、第2コンタクトホール、第3コンタクトホールを同時に形成する際、深さが一番深い第1コンタクトホールより先に、第2コンタクトホール及び第3コンタクトホールが開口することになる。これにより、共通電位配線に蓄積された静電気は、第2コンタクトホール及び第3コンタクトホールから放電される。その結果、第3コンタクトホールが設けられていない場合のように、第2コンタクトホールに静電気が集中して蓄積容量が破壊したり劣化したりすることを抑えることができる。 According to this application example, since the first adjustment film is disposed below the third contact hole and the capacitive insulating film is disposed below the second contact hole, the second contact hole and the third contact hole are arranged. The depth from the surface of the insulating layer to the surface of the capacitor electrode can be made substantially the same. Therefore, when the first contact hole, the second contact hole, and the third contact hole are simultaneously formed in the insulating layer, the second contact hole and the third contact hole are opened before the deepest first contact hole. Will do. Thereby, the static electricity accumulated in the common potential wiring is discharged from the second contact hole and the third contact hole. As a result, as in the case where the third contact hole is not provided, it is possible to suppress the static electricity from being concentrated in the second contact hole and destroying or deteriorating the storage capacitor.
[適用例2]上記適用例に係る電気光学装置において、前記第1調整膜は、前記絶縁膜であることが好ましい。 Application Example 2 In the electro-optical device according to the application example, it is preferable that the first adjustment film is the insulating film.
本適用例によれば、第3コンタクトホールの下側に絶縁膜が配置され、第2コンタクトホールの下側に前記絶縁膜が配置されるため、第2コンタクトホール及び第3コンタクトホールにおいて、絶縁層の表面から容量電極の表面までの深さを略同じにすることができる。 According to this application example, since the insulating film is disposed below the third contact hole and the insulating film is disposed below the second contact hole, the insulating film is insulated in the second contact hole and the third contact hole. The depth from the surface of the layer to the surface of the capacitive electrode can be made substantially the same.
[適用例3]上記適用例に係る電気光学装置において、前記第3コンタクトホールは、前記第1コンタクトホールの周囲に配置されることが好ましい。 Application Example 3 In the electro-optical device according to the application example, it is preferable that the third contact hole is disposed around the first contact hole.
本適用例によれば、効率的な第3コンタクトホールの配置を行うことができる。 According to this application example, it is possible to efficiently arrange the third contact holes.
[適用例4]上記適用例に係る電気光学装置において、前記第3コンタクトホールは、前記パッド電極の周縁に複数配置されていることが好ましい。 Application Example 4 In the electro-optical device according to the application example described above, it is preferable that a plurality of the third contact holes are arranged on the periphery of the pad electrode.
本適用例によれば、パッド電極の周縁に複数の第3コンタクトホールが配置されているので、複数の第3コンタクトホールから静電気を放電させることが可能となり、蓄積容量側の第2コンタクトホールに過剰な静電気が流れることを抑えることができる。 According to this application example, since the plurality of third contact holes are arranged on the periphery of the pad electrode, static electricity can be discharged from the plurality of third contact holes, and the second contact hole on the storage capacitor side can be discharged. Excessive static electricity can be prevented from flowing.
[適用例5]上記適用例に係る電気光学装置において、前記第3コンタクトホールは、前記基板の上から見て、前記パッド電極の周縁の一部を残して繋がっていることが好ましい。 Application Example 5 In the electro-optical device according to the application example described above, it is preferable that the third contact hole is connected with a part of the periphery of the pad electrode viewed from above the substrate.
本適用例によれば、パッド電極の周縁において1つに繋がった第3コンタクトホールが配置されているので、第3コンタクトホールを比較的簡単に形成することができる。よって、かかる工数を抑えることができる。 According to this application example, the third contact hole connected to one at the periphery of the pad electrode is disposed, and therefore the third contact hole can be formed relatively easily. Therefore, this man-hour can be suppressed.
[適用例6]本適用例に係る電気光学装置の製造方法は、基板の上に共通電位配線を形成する共通電位配線形成工程と、前記共通電位配線の上に、絶縁膜を含む容量絶縁膜、及び第1調整膜を形成する第1調整膜形成工程と、前記容量絶縁膜の上に容量電極を形成し、前記共通電位配線及び前記第1調整膜の上に第2調整膜を形成する第2調整膜形成工程と、前記容量電極、前記第2調整膜、及び前記共通電位配線の上に絶縁層を形成する絶縁層形成工程と、前記絶縁層において、パッド電極と前記第2調整膜とを接続するための第1コンタクトホールと、画素電極と前記容量電極とを接続するための第2コンタクトホールと、前記第1調整膜と前記第2調整膜と接続するための第3コンタクトホールと、を形成するコンタクトホール形成工程と、前記パッド電極及び前記画素電極を形成するパッド電極形成工程と、を含むことを特徴とする Application Example 6 A method for manufacturing an electro-optical device according to this application example includes a common potential wiring forming step of forming a common potential wiring on a substrate, and a capacitive insulating film including an insulating film on the common potential wiring. And a first adjustment film forming step of forming a first adjustment film, a capacitance electrode is formed on the capacitance insulating film, and a second adjustment film is formed on the common potential wiring and the first adjustment film. A second adjusting film forming step; an insulating layer forming step of forming an insulating layer on the capacitor electrode, the second adjusting film, and the common potential wiring; and a pad electrode and the second adjusting film in the insulating layer. A first contact hole for connecting the pixel electrode and the capacitor electrode, a second contact hole for connecting the capacitor electrode, and a third contact hole for connecting the first adjustment film and the second adjustment film. And forming contact holes When, characterized in that it comprises a and a pad electrode formation step of forming the pad electrode and the pixel electrode
本適用例によれば、第3コンタクトホールの下側に第1調整膜を形成し、第2コンタクトホールの下側に容量電極を形成するので、第2コンタクトホール及び第3コンタクトホールにおいて、絶縁層の表面から容量電極及び第2調整膜の表面までの深さを略同じにすることができる。よって、絶縁層に第1コンタクトホール、第2コンタクトホール、第3コンタクトホールを同時に形成する際、深さが一番深い第1コンタクトホールより先に、第2コンタクトホール及び第3コンタクトホールが開口することになる。これにより、共通電位配線に蓄積された静電気は、第2コンタクトホール及び第3コンタクトホールから放電される。その結果、第3コンタクトホールが設けられていない場合のように、第2コンタクトホールに静電気が集中して蓄積容量が破壊したり劣化したりすることを抑えることができる。 According to this application example, the first adjustment film is formed below the third contact hole, and the capacitor electrode is formed below the second contact hole. Therefore, the second contact hole and the third contact hole are insulated. The depth from the surface of the layer to the surface of the capacitive electrode and the second adjustment film can be made substantially the same. Therefore, when the first contact hole, the second contact hole, and the third contact hole are simultaneously formed in the insulating layer, the second contact hole and the third contact hole are opened before the deepest first contact hole. Will do. Thereby, the static electricity accumulated in the common potential wiring is discharged from the second contact hole and the third contact hole. As a result, as in the case where the third contact hole is not provided, it is possible to suppress the static electricity from being concentrated in the second contact hole and destroying or deteriorating the storage capacitor.
[適用例7]上記適用例に係る電気光学装置の製造方法において、前記コンタクトホール形成工程は、前記パッド電極が形成される領域の周縁に複数の前記第3コンタクトホールを形成することが好ましい。 Application Example 7 In the method of manufacturing the electro-optical device according to the application example, it is preferable that the contact hole forming step forms a plurality of the third contact holes at a periphery of a region where the pad electrode is formed.
本適用例によれば、パッド電極の周縁に複数の第3コンタクトホールを形成するので、複数の第3コンタクトホールから静電気を放電させることが可能となり、蓄積容量側の第2コンタクトホールに過剰な静電気が流れることを抑えることができる。 According to this application example, since the plurality of third contact holes are formed at the periphery of the pad electrode, it is possible to discharge static electricity from the plurality of third contact holes, and the second contact hole on the storage capacitor side is excessively charged. Static electricity can be prevented from flowing.
[適用例8]上記適用例に係る電気光学装置の製造方法において、前記コンタクトホール形成工程は、前記基板の上から見て、前記パッド電極が形成される領域周縁の一部を残して繋がった前記第3コンタクトホールを形成することが好ましい。 Application Example 8 In the electro-optical device manufacturing method according to the application example described above, the contact hole forming step is connected with a part of a peripheral edge of the region where the pad electrode is formed viewed from above the substrate. Preferably, the third contact hole is formed.
本適用例によれば、パッド電極の周縁において1つに繋がった第3コンタクトホールを形成するので、第3コンタクトホールを比較的簡単に形成することができる。よって、かかる工数を抑えることができる。 According to this application example, the third contact hole connected to one at the periphery of the pad electrode is formed, and therefore the third contact hole can be formed relatively easily. Therefore, this man-hour can be suppressed.
[適用例9]本適用例に係る電子機器は、上記に記載の電気光学装置、または上記に記載の電気光学装置の製造方法により製造された電気光学装置を備えることを特徴とする。 Application Example 9 An electronic apparatus according to this application example includes the electro-optical device described above or the electro-optical device manufactured by the method for manufacturing the electro-optical device described above.
本適用例によれば、信頼性の高い電子機器を提供することができる。 According to this application example, a highly reliable electronic device can be provided.
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。 In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.
本実施形態では、液晶装置として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。 In this embodiment, an active matrix liquid crystal device including a thin film transistor (TFT) as a pixel switching element will be described as an example of the liquid crystal device. This liquid crystal device can be suitably used, for example, as a light modulation element (liquid crystal light valve) of a projection display device (liquid crystal projector).
<電気光学装置としての液晶装置の構成>
図1は、電気光学装置としての液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶装置のH−H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図1〜図3を参照しながら説明する。
<Configuration of liquid crystal device as electro-optical device>
FIG. 1 is a schematic plan view showing a configuration of a liquid crystal device as an electro-optical device. 2 is a schematic cross-sectional view taken along the line HH ′ of the liquid crystal device shown in FIG. FIG. 3 is an equivalent circuit diagram showing an electrical configuration of the liquid crystal device. Hereinafter, the configuration of the liquid crystal device will be described with reference to FIGS.
図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された電気光学層としての液晶層15とを有する。素子基板10を構成する基板としての第1基材10a、および対向基板20を構成する第2基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
As shown in FIGS. 1 and 2, the
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。平面視で環状に設けられたシール材14の内側で、素子基板10は対向基板20の間に正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
The
シール材14の内縁より内側には、複数の画素Pが配列した表示領域Eが設けられている。表示領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図1及び図2では図示を省略したが、表示領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光膜(ブラックマトリックス;BM)が対向基板20に設けられている。
A display area E in which a plurality of pixels P are arranged is provided inside the inner edge of the sealing
素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と表示領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と表示領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
A data
対向基板20における環状に配置されたシール材14と表示領域Eとの間には、遮光膜18(見切り部)が設けられている。遮光膜18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜18の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示を省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光膜が設けられている。
A light shielding film 18 (parting portion) is provided between the sealing
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子65に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
Wirings connected to the data line driving
図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)と、信号配線と、これらを覆う配向膜28とが形成されている。
As shown in FIG. 2, on the surface of the
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板10は、少なくとも画素電極27、TFT30、配向膜28を含むものである。
In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the
対向基板20の液晶層15側の表面には、遮光膜18と、これを覆うように成膜された平坦化層33と、平坦化層33を覆うように設けられた対向電極31と、対向電極31を覆う配向膜32とが設けられている。本発明における対向基板20は、少なくとも対向電極31、配向膜32を含むものである。
On the surface of the
遮光膜18は、図1に示すように、表示領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている(図示簡略)。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。
As shown in FIG. 1, the
平坦化層33は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜18を覆うように設けられている。このような平坦化層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
The
対向電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、平坦化層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。
The
画素電極27を覆う配向膜28および対向電極31を覆う配向膜32は、液晶装置100の光学設計に基づいて選定される。例えば、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
The
このような液晶装置100は透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
Such a
図3に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、共通電位配線としての容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
As shown in FIG. 3, the
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、TFT30と、蓄積容量16とが設けられ、これらが画素Pの画素回路を構成している。
A
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されている。
The
データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
The
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングで供給する。
The image signals D1 to Dn supplied from the data line driving
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持される。
In the
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に蓄積容量16が接続されている。蓄積容量16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。
In order to prevent the retained image signals D1 to Dn from leaking, a
図4は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図4を参照しながら説明する。なお、図4は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。 FIG. 4 is a schematic cross-sectional view showing the structure of the liquid crystal device. Hereinafter, the structure of the liquid crystal device will be described with reference to FIG. FIG. 4 shows the cross-sectional positional relationship of each component and is expressed on a scale that can be clearly shown.
図4に示すように、液晶装置100は、一対の基板のうち一方の基板である素子基板10と、これに対向配置される他方の基板である対向基板20(図示せず)とを備えている。素子基板10を構成する第1基材10aは、上記したように、例えば、石英基板等によって構成されている。
As shown in FIG. 4, the
第1基材10a上には、例えば、Al(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)等からなる下側遮光膜3cが形成されている。下側遮光膜3cは、平面的に格子状にパターニングされており、各画素Pの開口領域を規定している。なお、下側遮光膜3cは、走査線3aの一部として機能するようにしてもよい。第1基材10a及び下側遮光膜3c上には、シリコン酸化膜等からなる下地絶縁層11aが形成されている。
On the
下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン(高純度の多結晶シリコン)等からなる半導体層30aと、半導体層30a上に形成されたゲート絶縁膜11gと、ゲート絶縁膜11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。走査線3aは、ゲート電極30gとしても機能する。
On the
半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。
The
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTとして形成されている。
The
ゲート電極30g、及びゲート絶縁膜11g上には、シリコン酸化膜等からなる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、Al(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT1を介してデータ線側ソースドレイン領域30sに繋がるデータ線側ソースドレイン電極51ならびにデータ線6aが形成されている。同時にコンタクトホールCNT2を介して画素電極側ソースドレイン領域30dに繋がる画素電極側ソースドレイン電極52(中継電極6b)が形成されている。
A first
次に、データ線6a及び中継電極6bと第1層間絶縁層11bを覆って第2層間絶縁層11cが形成される。第2層間絶縁層11cは、例えば、シリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)やスピンコート処理などが挙げられる。その後、第2層間絶縁層11cを貫通するコンタクトホールCNT3が形成されている。
Next, a second
第2層間絶縁層11c上には、コンタクトホールCNT3を埋めると共に、第2層間絶縁層11cを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT3を介して画素電極側ソースドレイン領域30dに繋がる中継電極3d、ならびに蓄積容量16の一部を構成する容量線3bが形成されている。
A conductive film is formed on the second
容量線3bは、例えば、下層にアルミニウム(Al)膜が配置され、上層に窒化チタン(TiN)膜が配置された積層構造になっている。
For example, the
次に、容量線3bを覆うように容量絶縁膜16bが形成されている。容量絶縁膜16bは、例えば、シリコン窒化膜である。
Next, a capacitive insulating
容量絶縁膜16b及び第2層間絶縁層11c上には、Al(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、中継電極3d、及び蓄積容量16を構成する画素電極電位層としての容量電極16cが形成される。
On the capacitive insulating
容量電極16c及び中継電極3d上には、シリコン酸化膜などからなる絶縁層としての第3層間絶縁層11dが形成されている。そして、第3層間絶縁層11dを貫通するコンタクトホールCNT5が形成されている。第3層間絶縁層11d上は、第2層間絶縁層11cと同様に平坦化処理を施してもよい。
A third
第3層間絶縁層11dを貫通するコンタクトホールCNT5は、蓄積容量16と重なる位置に形成される。第3層間絶縁層11d上には、このコンタクトホールCNT5を埋めるようにしてITOなどの透明導電膜が成膜される。そして、この透明導電膜をパターニングすることにより、コンタクトホールCNT5を介して容量電極16cと繋がる、画素電極27が形成される。
The contact hole CNT5 that penetrates the third
容量電極16cは、中継電極3d、コンタクトホールCNT3、中継電極6b、コンタクトホールCNT2を介して、TFT30の画素電極側ソースドレイン領域30dと電気的に接続されると共に、コンタクトホールCNT5を介して画素電極27と電気的に接続されている。
The
画素電極27は、例えば、ITO膜等の透明導電性膜から形成されている。画素電極27及び第3層間絶縁層11d上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜28(図2参照)が設けられている。配向膜28上には、シール材14(図1及び図2参照)により囲まれた空間に液晶等が封入された液晶層15が設けられている。
The
一方、第2基材20a上(液晶層15側)には、その全面に渡って対向電極31が設けられている(図2参照)。対向電極31上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜32が設けられている。対向電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。
On the other hand, the
液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態で配向膜28,32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
The liquid crystal layer 15 takes a predetermined alignment state by the
図5は、液晶装置の画素電極及びパッド領域周辺の構造を示す模式断面図である。図6は、図5に示すパッド領域を上方から見た模式平面図である。以下、液晶装置のうち特にパッド領域周辺の構造を、図5及び図6を参照しながら説明する。なお、図5及び図6は、各構成要素の平面的又は断面的な位置関係を示すものであり、明示可能な尺度で表されている。 FIG. 5 is a schematic cross-sectional view showing the structure around the pixel electrode and pad region of the liquid crystal device. FIG. 6 is a schematic plan view of the pad area shown in FIG. 5 as viewed from above. Hereinafter, the structure around the pad region in the liquid crystal device will be described with reference to FIGS. FIG. 5 and FIG. 6 show the planar or cross-sectional positional relationship of each component, and are expressed on a scale that can be clearly shown.
図5に示すように、液晶装置100は、表示領域Eにおいて画素電極27が設けられており、表示領域Eの周囲のパッド領域40aにパッド電極27aが設けられている。具体的には、第1基材10a上に絶縁層11(11a〜11c)が設けられている。絶縁層11(11a〜11c)上には、容量線3bが設けられている。
As shown in FIG. 5, in the
表示領域Eの容量線3b上には、蓄積容量16を構成する容量絶縁膜16bが設けられている。また、パッド領域40a周縁の容量線3b上には、容量絶縁膜16bと同じ膜厚であり同じ材質である第1調整膜16b1が、容量絶縁膜16bと同層に設けられている。
On the
表示領域Eの容量絶縁膜16b上には、画素電極27と電気的に接続される容量電極16cが設けられている。パッド領域40aには、容量電極16cと同層に、容量電極16cと同じ膜厚であり同じ材質である第2調整膜16c1(第1電極)が、第1調整膜16b1に跨るように設けられている。
On the
上記した容量線3bの面積は、他の配線の面積と比較して極端に広い。つまり、容量線3bは、製造途中において、大きな寄生容量を有する恐れがある。
The area of the
容量電極16c、第2調整膜16c1、及び容量線3b上には、第3層間絶縁層11dが設けられている。蓄積容量16を構成する容量電極16c上には、コンタクトホールCNT5が設けられている。また、パッド領域40aの第1調整膜16b1と平面視で重なる領域の第3層間絶縁層11dには、複数のコンタクトホールCNT6(第3コンタクトホール)が設けられている。
A third
ここで、画素電極27と電気的に接続されるコンタクトホールCNT5と、パッド電極27aの周囲に設けられたコンタクトホールCNT6との深さは同じである。しかし、パッド電極27aは容量線3bと電気的に接続させることから、コンタクトホールCNT5,6の深さより、コンタクトホールCNT7(第1コンタクトホール)の深さの方が深くなっている。
Here, the depths of the contact hole CNT5 electrically connected to the
表示領域Eには、コンタクトホールCNT5の中を埋めると共に、第3層間絶縁層11d上に透明導電膜をパターニングすることにより、画素電極27が形成される。パッド領域40aは、コンタクトホールCNT6,7の中に積層すると共に、第3層間絶縁層11d上に透明導電膜をパターニングすることにより、パッド電極27aが形成される。
In the display region E, the
図6に示すように、パッド電極27aの周囲には、複数のコンタクトホールCNT6が配置されている。つまり、このような構造を有することにより、製造過程において、第3層間絶縁層11dにコンタクトホールCNT5,6,7を形成する際、深さが浅いコンタクトホールCNT5,6が先に貫通する。このとき、容量線3bに蓄積された静電気が貫通したコンタクトホールCNT5,6から放電する。
As shown in FIG. 6, a plurality of contact holes CNT6 are arranged around the
パッド電極27aの周囲にコンタクトホールCNT6を配置しない場合、パッド領域40aにおけるコンタクトホールCNT7の貫通時間が、コンタクトホールCNT5の貫通時間より遅くなることにより、容量線3bに蓄積された静電気が、画素電極27側のコンタクトホールCNT5に集中して流れることがある。
When the contact hole CNT6 is not disposed around the
しかしながら、図5及び図6に示すように、パッド電極27aの周囲に、パッド電極27aと電気的に接続されたコンタクトホールCNT6が配置されているので、コンタクトホールCNT5,6が貫通した際に流れる静電気が、蓄積容量16に集中することを抑えることが可能となる。よって、蓄積容量16を構成する容量絶縁膜16bが破壊されることを抑えることができる。以下、液晶装置100の製造方法について説明する。
However, as shown in FIGS. 5 and 6, since the contact hole CNT6 electrically connected to the
<電気光学装置としての液晶装置の製造方法>
図7及び図8は、電気光学装置としての液晶装置の製造方法のうち、画素電極及びパッド領域周辺の製造方法を示す模式断面図である。以下、液晶装置の製造方法を、図7及び図8を参照しながら説明する。なお、下側遮光膜3cから第2層間絶縁層11cまでを絶縁層11とし、図示及び説明は省略する。
<Method for Manufacturing Liquid Crystal Device as Electro-Optical Device>
7 and 8 are schematic cross-sectional views showing a method for manufacturing the pixel electrode and the periphery of the pad region, among the methods for manufacturing the liquid crystal device as the electro-optical device. Hereinafter, a method for manufacturing the liquid crystal device will be described with reference to FIGS. In addition, the lower light-shielding
まず、図7(a)に示す工程(共通電位配線形成工程、第1調整膜形成工程)では、第1基材10a上に、容量線3bを形成する。具体的には、第1基材10a上に周知の成膜技術を用いて、下層にアルミニウム(Al)膜、上層に窒化チタン(TiN)膜が積層された容量線3bを形成する。
First, in the process shown in FIG. 7A (common potential wiring formation process, first adjustment film formation process), the
次に、容量線3b上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、シリコン窒化膜などからなる容量絶縁膜16b、及び第1調整膜16b1を形成する。
Next, the
図7(b)に示す工程(第2調整膜形成工程)では、パッド領域40aにおいて、複数の第1調整膜16b1に跨るように、アルミニウムと窒化チタンなどの積層構造からなる第2調整膜16c1をパターニングして形成する。また、表示領域Eにおいて、容量絶縁膜16b上に、アルミニウムと窒化チタンなどの積層構造からなる容量電極16cをパターニングして形成する。
In the step (second adjustment film forming step) shown in FIG. 7B, in the
図7(c)に示す工程(絶縁層形成工程)では、容量電極16c、第2調整膜16c1、及び容量線3b上に、第3層間絶縁層11dを形成する。具体的には、例えば、CVD法(化学気相成長法:Chemical Vapor Deposition)などを用いて、シリコン酸化膜などからなる第3層間絶縁層11dを形成する。
In the step (insulating layer forming step) shown in FIG. 7C, the third
第3層間絶縁層11dは、下層に形成した膜によって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば、化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)などが挙げられる。
The third
図8(d)に示す工程(コンタクトホール形成工程)では、第3層間絶縁層11dにコンタクトホールCNT5,6,7を形成する。具体的には、まず、コンタクトホールCNT5,6,7を、フォトリソグラフィ技術及びエッチング技術を用いて形成する。
In the step (contact hole forming step) shown in FIG. 8D, contact holes CNT5, 6, 7 are formed in the third
なお、容量線3bとパッド電極27aとを電気的に接続させる必要があるため、パッド電極27aが形成される領域と平面視で重なる領域には、シリコン窒化膜などからなる第1調整膜16b1が配置されていない。よって、第3層間絶縁層11dにおいて、コンタクトホールCNT7が貫通するより先に、コンタクトホールCNT5,6が貫通する。このとき、容量線3bに蓄積された静電気が、コンタクトホールCNT5,6から放電する。
Since it is necessary to electrically connect the
このように、パッド電極27aが形成されるコンタクトホールCNT7の周囲にコンタクトホールCNT6を形成することにより、画素電極27と接続されるコンタクトホールCNT5と略同じタイミングで開口させることが可能となる。これにより、容量線3bに蓄積された静電気が、パッド電極27aの周囲のコンタクトホールCNT6及び画素電極27と接続されるコンタクトホールCNT5から放電される。よって、表示領域Eの蓄積容量16に静電気が集中して流れた場合のように、容量絶縁膜16bが静電気破壊することを抑えることができる。
As described above, by forming the contact hole CNT6 around the contact hole CNT7 where the
図8(e)に示す工程(コンタクトホール形成工程)では、引き続きエッチング処理を進めることにより、パッド電極領域40bのコンタクトホールCNT7を開口させる。これにより、第3層間絶縁層11dにコンタクトホールCNT5,6,7を形成することができる。
In the step shown in FIG. 8E (contact hole forming step), the contact hole CNT7 in the
図8(f)に示す工程(パッド電極形成工程)では、コンタクトホールCNT5,6,7内に透明導電膜を積層させると共に、第3層間絶縁層11d上のパッド領域40aにパッド電極27a、表示領域Eに画素電極27をパターニングして形成する。その後、公知の方法により、対向基板20側を形成し、互いの基板10,20を貼り合わせることにより、液晶装置100が完成する。
In the step (pad electrode forming step) shown in FIG. 8 (f), a transparent conductive film is laminated in the contact holes CNT5, 6 and 7, and the
<電子機器の構成>
次に、本実施形態の電子機器としての投射型表示装置について、図9を参照しながら説明する。図9は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
<Configuration of electronic equipment>
Next, a projection display device as an electronic apparatus according to the present embodiment will be described with reference to FIG. FIG. 9 is a schematic diagram showing a configuration of a projection display device including the above-described liquid crystal device.
図9に示すように、本実施形態の投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
As shown in FIG. 9, the
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
The polarized
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
The
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
The liquid
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected on the
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
The liquid
このような投射型表示装置1000によれば、液晶ライトバルブ1210,1220,1230を用いているので、高い信頼性を得ることができる。
According to such a
なお、液晶装置100が搭載される電子機器としては、投射型表示装置1000の他、ヘッドアップディスプレイ、スマートフォン、EVF(Electrical View Finder)、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
The electronic device on which the
以上詳述したように、本実施形態の液晶装置100、液晶装置100の製造方法、及び電子機器によれば、以下に示す効果が得られる。
As described above in detail, according to the
(1)本実施形態の液晶装置100、及び液晶装置100の製造方法によれば、コンタクトホールCNT6の下側に、コンタクトホールCNT5の下側に形成する容量絶縁膜16bと同層の第1調整膜16b1と、容量電極16cと同層の第2調整膜16c1とを形成するので、表示領域EのコンタクトホールCNT5及びパッド領域40aのコンタクトホールCNT6において、第3層間絶縁層11dの表面から容量電極16c及び第2調整膜16c1の表面までの深さを略同じにすることができる。よって、第3層間絶縁層11dにコンタクトホールCNT5,6,7を同時に形成する際、深さが一番深いコンタクトホールCNT7より先に、コンタクトホールCNT5,6が略同じタイミングで開口することになる。これにより、容量線3bに蓄積された静電気が、コンタクトホールCNT5,6から放電される。その結果、パッド電極27aの周縁にコンタクトホールCNT6を形成しない場合のように、画素電極27側のコンタクトホールCNT5に静電気が集中して蓄積容量16が破壊したり劣化したりすることを抑えることができる。
(1) According to the
(2)本実施形態の電子機器によれば、上記した液晶装置100を備えているので、信頼性の高い電子機器を提供することができる。
(2) According to the electronic apparatus of the present embodiment, since the above-described
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。 The aspect of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. It is included in the range. Moreover, it can also implement with the following forms.
(変形例1)
上記した図6の平面図のように、パッド電極27aの周縁に複数のコンタクトホールCNT6を設けることに限定されず、例えば、図10に示すようにしてもよい。図10は、パッド領域40aを上方から見た模式平面図である。図10に示すパッド領域40aは、パッド電極27aの三辺を囲むように繋がった1つのコンタクトホールCNT8が設けられている。
(Modification 1)
As shown in the plan view of FIG. 6 described above, the present invention is not limited to providing a plurality of contact holes CNT6 at the periphery of the
これによれば、フォトマスクなどの形状を簡単にすることが可能となり、かかる工数を抑えることができる。また、複数のコンタクトホールを1つに繋げたコンタクトホールCNT8で構成するので、コンタクトホールCNT8の中に透明導電膜を確実に積層させることが可能となり、確実にパッド電極27aと第2調整膜16c1とを電気的に接続させることができる。
According to this, the shape of the photomask or the like can be simplified, and the number of man-hours can be suppressed. Further, since the contact hole CNT8 is formed by connecting a plurality of contact holes into one, a transparent conductive film can be reliably stacked in the contact hole CNT8, and the
また、図11に示すように、複数のコンタクトホールCNT6のそれぞれに対し、第1調整膜16b2を配置するようにしてもよい。図11は、パッド領域を上方から見た模式平面図である。これによれば、パッド電極27aと第2調整膜16c1とを電気的に接続させることができると共に、パッド電極27aの周縁の全体にコンタクトホールCNT6を配置することができる。
Further, as shown in FIG. 11, the first adjustment film 16b2 may be arranged for each of the plurality of contact holes CNT6. FIG. 11 is a schematic plan view of the pad region as viewed from above. According to this, the
(変形例2)
上記したように、電気光学装置として液晶装置100に適用することに限定されず、例えば、有機EL装置、プラズマディスプレイ、電子ペーパー等に適用するようにしてもよい。
(Modification 2)
As described above, the electro-optical device is not limited to being applied to the
3a…走査線、3b…共通電位配線としての容量線、3c…下側遮光膜、3d…中継電極、CNT8…コンタクトホール、CNT5…コンタクトホール(第2コンタクトホール)、CNT6…コンタクトホール(第3コンタクトホール)、CNT7…コンタクトホール(第1コンタクトホール)、6a…データ線、6b…中継電極、10…素子基板、10a…基板としての第1基材、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶縁層、11d…絶縁層としての第3層間絶縁層、11g…ゲート絶縁膜、14…シール材、15…液晶層、16…蓄積容量、16b…容量絶縁膜、16b1…第1調整膜、16c…容量電極、16c1…第1電極としての第2調整膜、18…遮光膜、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、27a…パッド電極、28,32…配向膜、29…配線、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…対向電極、33…平坦化層、40a…パッド領域、40b…パッド電極領域、51…データ線側ソースドレイン電極、52…画素電極側ソースドレイン電極、65…外部接続用端子、100…液晶装置、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。
3a ... Scanning line, 3b ... Capacitance line as common potential wiring, 3c ... Lower light shielding film, 3d ... Relay electrode, CNT8 ... Contact hole, CNT5 ... Contact hole (second contact hole), CNT6 ... Contact hole (third Contact hole), CNT7 ... contact hole (first contact hole), 6a ... data line, 6b ... relay electrode, 10 ... element substrate, 10a ... first substrate as substrate, 11a ... base insulating layer, 11b ... first Interlayer insulating layer, 11c ... second interlayer insulating layer, 11d ... third interlayer insulating layer as an insulating layer, 11g ... gate insulating film, 14 ... sealing material, 15 ... liquid crystal layer, 16 ... storage capacitor, 16b ... capacitor insulating film , 16b1 ... first adjustment film, 16c ... capacitance electrode, 16c1 ... second adjustment film as the first electrode, 18 ... light-shielding film, 20 ... counter substrate, 20a ... second base material, 2 Data line driving circuit, 24 Scanning line driving circuit, 25 Inspection circuit, 26 Vertical conduction part, 27 Pixel electrode, 27a Pad electrode, 28, 32 Alignment film, 29 Wiring, 30 TFT, 30a ... Semiconductor layer, 30c ... Channel region, 30d ... Pixel electrode side source / drain region, 30d1 ... Pixel electrode side LDD region, 30g ... Gate electrode, 30s ... Data line side source / drain region, 30s1 ... Data line side LDD region, 31 ...
Claims (5)
前記画素は、蓄積容量と、前記蓄積容量の上層に設けられた画素電極とを有し、
前記蓄積容量は、容量線からなる第1容量電極と、前記画素電極に電気的に接続された第2容量電極と、前記第1容量電極と前記第2容量電極との間に設けられた容量絶縁膜とを有し、
前記画素電極と前記第2容量電極との間には絶縁層が設けられ、
前記表示領域の外側にはパッド電極が設けられ、
前記パッド電極と前記容量線との間の層であって、前記絶縁層の下層に位置し、前記パッド電極と前記容量線とを電気的に接続する第1電極が設けられ、
前記第1電極と前記パッド電極とを電気的に接続し、前記絶縁層に形成された第1コンタクトホールが設けられ、
前記画素における前記第2容量電極と前記画素電極とを電気的に接続し、前記絶縁層に形成された第2コンタクトホールが設けられ、
前記第1電極と前記パッド電極とを電気的に接続し、前記絶縁層に形成されるとともに、前記パッド電極の外側に位置する第3コンタクトホールが設けられ、
前記第3コンタクトホールの開口部と重なる領域において、前記容量線と前記第1電極との間に設けられ、前記容量絶縁膜と同じ膜からなる島状の調整膜が配置されていることを特徴とする電気光学装置。 An electro-optical device having a plurality of pixels in a display area,
The pixel includes a storage capacitor and a pixel electrode provided in an upper layer of the storage capacitor,
The storage capacitor includes a first capacitor electrode comprising a capacitor line, a second capacitor electrode electrically connected to the pixel electrode, capacitor provided between the first capacitor electrode and the second capacitor electrode An insulating film,
An insulating layer is provided between the pixel electrode and the second capacitor electrode,
A pad electrode is provided outside the display area,
A layer between the pad electrode and the capacitor line, located below the insulating layer, and provided with a first electrode that electrically connects the pad electrode and the capacitor line;
Electrically connecting the first electrode and the pad electrode, and a first contact hole formed in the insulating layer is provided;
A second contact hole formed in the insulating layer is provided to electrically connect the second capacitor electrode and the pixel electrode in the pixel;
The first electrode and the pad electrode are electrically connected, formed in the insulating layer, and provided with a third contact hole located outside the pad electrode,
In the region overlapping with the opening of the third contact hole, an island-shaped adjustment film made of the same film as the capacitor insulating film is provided between the capacitor line and the first electrode. An electro-optical device.
前記第3コンタクトホールは、前記パッド電極の外側に複数配置され、前記第3コンタクトホールの開口部と重なる領域毎に、前記調整膜が配置されていることを特徴とする電気光学装置。 The electro-optical device according to claim 1,
The electro-optical device, wherein a plurality of the third contact holes are arranged outside the pad electrode, and the adjustment film is arranged for each region overlapping with the opening of the third contact hole.
前記基板の上に配置された共通電位配線と、
前記共通電位配線の上に配置された絶縁層と、
前記絶縁層の上に配置された画素電極と、
前記共通電位配線と電気的に接続された第1電極と、
前記第1電極と電気的に接続されるパッド電極と、
前記画素電極と前記共通電位配線とに電気的に接続される蓄積容量と、
前記第1電極と前記パッド電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第1コンタクトホールと、
前記画素電極と前記蓄積容量とを電気的に接続するため、前記絶縁層を貫通するように配置される第2コンタクトホールと、
前記パッド電極と前記第1電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第3コンタクトホールと、を含み、
前記蓄積容量は、前記共通電位配線と、絶縁膜を含む容量絶縁膜と、容量電極と、を含み、
前記基板の上から見て、前記第3コンタクトホールの領域において、前記共通電位配線と前記第1電極との間に、第1調整膜が配置され、
前記第1調整膜は、前記絶縁膜であり、
前記第3コンタクトホールは、前記パッド電極の周縁に複数配置されていることを特徴とする電気光学装置。 A substrate,
Common potential wiring disposed on the substrate;
An insulating layer disposed on the common potential wiring;
A pixel electrode disposed on the insulating layer;
A first electrode electrically connected to the common potential wiring;
A pad electrode electrically connected to the first electrode;
A storage capacitor electrically connected to the pixel electrode and the common potential wiring;
A first contact hole disposed to penetrate the insulating layer to electrically connect the first electrode and the pad electrode;
A second contact hole disposed so as to penetrate the insulating layer to electrically connect the pixel electrode and the storage capacitor;
A third contact hole disposed so as to penetrate the insulating layer in order to electrically connect the pad electrode and the first electrode ;
The storage capacitor includes the common potential wiring, a capacitor insulating film including an insulating film, and a capacitor electrode,
When viewed from above the substrate, in the region of the third contact hole, a first adjustment film is disposed between the common potential wiring and the first electrode,
The first adjustment film is the insulating film;
The electro-optical device, wherein a plurality of the third contact holes are arranged on the periphery of the pad electrode.
基板の上に前記容量線を形成する容量線形成工程と、
前記表示領域において、前記容量線と重なる領域に前記容量絶縁膜を形成するとともに、前記表示領域の外側の領域において、前記パッド電極と重なる領域に調整膜を形成する容量膜形成工程と、
前記容量絶縁膜の上層に前記第2容量電極を形成し、前記容量線と前記調整膜との上層に第1電極を形成する電極形成工程と、
前記第1電極、前記第2容量電極、及び前記容量線の上層に絶縁層を形成する絶縁層形成工程と、
前記絶縁層に対して、前記第1電極の一部を露出させる第1コンタクトホールを形成し、前記第2容量電極の一部を露出させる第2コンタクトホールを形成し、前記調整膜と前記第1電極とが重なる領域において、前記第1電極の一部を露出させる第3コンタクトホールを形成するコンタクトホール形成工程と、
前記画素電極と前記パッド電極とを形成する電極形成工程とを有し、
前記コンタクトホール形成工程において、前記第2コンタクトホールと前記第3コンタクトホールとを同時に開口させることにより、前記容量線に帯電した静電気が前記第2コンタクトホールと前記第3コンタクトホールとから放出されるようにすることを特徴とする電気光学装置の製造方法。 The display area includes a plurality of pixels, the pixels including a storage capacitor and a pixel electrode provided in an upper layer of the storage capacitor, wherein the storage capacitor includes a first capacitor electrode formed of a capacitor line, and the pixel A second capacitive electrode electrically connected to the electrode; and a capacitive insulating film provided between the first capacitive electrode and the second capacitive electrode, and a pad electrode is provided outside the display region. A method of manufacturing an electro-optical device provided,
A capacitor line forming step of forming the capacitor line on the substrate;
Forming a capacitive insulating film in a region overlapping the capacitor line in the display region, and forming a adjustment film in a region overlapping the pad electrode in a region outside the display region;
An electrode forming step of forming the second capacitor electrode on an upper layer of the capacitor insulating film and forming a first electrode on an upper layer of the capacitor line and the adjustment film;
An insulating layer forming step of forming an insulating layer on the first electrode, the second capacitor electrode, and the capacitor line;
A first contact hole that exposes a part of the first electrode is formed in the insulating layer, a second contact hole that exposes a part of the second capacitor electrode is formed, and the adjustment film and the first A contact hole forming step of forming a third contact hole exposing a part of the first electrode in a region overlapping with one electrode;
An electrode forming step of forming the pixel electrode and the pad electrode;
In the contact hole forming step, the second contact hole and the third contact hole are simultaneously opened, so that static electricity charged in the capacitor line is discharged from the second contact hole and the third contact hole. A method for manufacturing an electro-optical device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013065751A JP6236827B2 (en) | 2013-03-27 | 2013-03-27 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013065751A JP6236827B2 (en) | 2013-03-27 | 2013-03-27 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014191151A JP2014191151A (en) | 2014-10-06 |
JP6236827B2 true JP6236827B2 (en) | 2017-11-29 |
Family
ID=51837442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013065751A Expired - Fee Related JP6236827B2 (en) | 2013-03-27 | 2013-03-27 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6236827B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007293072A (en) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | Method of manufacturing electro-optical device and the electro-optical device, and electronic equipment |
EP2342754A4 (en) * | 2008-09-19 | 2015-05-20 | Semiconductor Energy Lab | Display device |
JP5587592B2 (en) * | 2008-11-07 | 2014-09-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US8115883B2 (en) * | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2013003184A (en) * | 2011-06-13 | 2013-01-07 | Seiko Epson Corp | Electro-optic device and projection type display device |
-
2013
- 2013-03-27 JP JP2013065751A patent/JP6236827B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014191151A (en) | 2014-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9823530B2 (en) | Electro-optical apparatus and electronic apparatus | |
JP2014212191A (en) | Semiconductor device, electrooptical device, method of manufacturing semiconductor device, method of manufacturing electrooptical device, and electronic equipment | |
US9645458B2 (en) | Electrooptical device, method of manufacturing electrooptical device, and electronic apparatus | |
JP5919890B2 (en) | Electro-optical device and electronic apparatus | |
JP2013182144A (en) | Electro-optic device and electronic apparatus | |
JP2014142390A (en) | Electro-optic device, method for manufacturing electro-optic device, and electronic equipment | |
JP2014228673A (en) | Liquid crystal device, method for manufacturing liquid crystal device and electronic equipment | |
JP6303283B2 (en) | Semiconductor device, electro-optical device, semiconductor device manufacturing method, and electronic apparatus | |
JP2015055816A (en) | Substrate for electro-optic device, method for manufacturing substrate for electro-optic device, electro-optic device, and electronic equipment | |
JP6236827B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP2014182251A (en) | Electro-optic device, method for manufacturing electro-optic device, and electronic equipment | |
JP6205836B2 (en) | Liquid crystal device and electronic device | |
JP2018056260A (en) | Semiconductor device and electro-optical device | |
JP7028281B2 (en) | Electro-optics and electronic devices | |
JP7435087B2 (en) | Electro-optical devices and electronic equipment | |
JP2017040847A (en) | Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus | |
JP2017097086A (en) | Liquid crystal device and electronic apparatus | |
JP2014142385A (en) | Electro-optic device, method for manufacturing electro-optic device, and electronic equipment | |
JP6277640B2 (en) | Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2022015457A (en) | Electro-optic device, electronic apparatus, electro-optic device manufacturing method | |
JP2015132703A (en) | Liquid crystal device, manufacturing method of liquid crystal device, and electronic apparatus | |
JP2022007339A (en) | Electro-optic device and electronic apparatus | |
JP2018050069A (en) | Semiconductor device, electrooptical device, and electronic apparatus | |
JP2014119683A (en) | Liquid crystal device and electronic apparatus | |
JP2014216402A (en) | Semiconductor device, electro-optic device, semiconductor device manufacturing method, electro-optic device manufacturing device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151224 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160610 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6236827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |