JP2017097086A - Liquid crystal device and electronic apparatus - Google Patents

Liquid crystal device and electronic apparatus Download PDF

Info

Publication number
JP2017097086A
JP2017097086A JP2015227375A JP2015227375A JP2017097086A JP 2017097086 A JP2017097086 A JP 2017097086A JP 2015227375 A JP2015227375 A JP 2015227375A JP 2015227375 A JP2015227375 A JP 2015227375A JP 2017097086 A JP2017097086 A JP 2017097086A
Authority
JP
Japan
Prior art keywords
light
liquid crystal
shielding layer
light shielding
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015227375A
Other languages
Japanese (ja)
Inventor
正行 和田
Masayuki Wada
正行 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015227375A priority Critical patent/JP2017097086A/en
Priority to US15/331,007 priority patent/US10088727B2/en
Publication of JP2017097086A publication Critical patent/JP2017097086A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal device capable of improving display qualities, and an electronic apparatus.SOLUTION: The liquid crystal device includes a liquid crystal layer 15 disposed on a first substrate 10a, a first light-shielding layer 3c1 disposed between the first substrate 10a and the liquid crystal layer 15, a second light-shielding layer 3c2 disposed between the first light-shielding layer 3c1 and the liquid crystal layer 15, a first transistor 30 (301) disposed in a display region, and a second transistor disposed in a peripheral region that is a peripheral region of the display region. The first transistor 301 is disposed to overlap at least the second light-shielding layer 3c2 in a plan view, while the second transistor is disposed to overlap at least the first light-shielding layer 3c2 in a plan view.SELECTED DRAWING: Figure 4

Description

本発明は、液晶装置、及び電子機器に関する。   The present invention relates to a liquid crystal device and an electronic apparatus.

上記液晶装置として、例えば、画素電極をスイッチング制御するトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置は、例えば、電子機器としての液晶プロジェクターの液晶ライトバルブとして用いられる。   As the liquid crystal device, for example, an active drive type liquid crystal device including a transistor for switching control of a pixel electrode for each pixel is known. This liquid crystal device is used, for example, as a liquid crystal light valve of a liquid crystal projector as an electronic apparatus.

液晶装置は、素子基板と、素子基板と対向するように配置された対向基板と、素子基板と対向基板とによって挟持された液晶層と、を備えている。素子基板には、上記トランジスターと、トランジスターに液晶プロジェクターからの光を遮光する遮光層とが備えられている。   The liquid crystal device includes an element substrate, a counter substrate disposed so as to face the element substrate, and a liquid crystal layer sandwiched between the element substrate and the counter substrate. The element substrate includes the transistor and a light shielding layer that shields light from the liquid crystal projector.

例えば、特許文献1に記載の液晶装置では、画素領域の基板上にトランジスターが設けられ、基板とトランジスター(活性層)との間に第1遮光膜と第2遮光膜とを設けて、トランジスターに向かう光を遮断する方法が開示されている。特に、液晶プロジェクターの光量が増加することにより、遮光性の向上が求められている。   For example, in the liquid crystal device described in Patent Document 1, a transistor is provided on a substrate in a pixel region, and a first light-shielding film and a second light-shielding film are provided between the substrate and the transistor (active layer). A method is disclosed for blocking incoming light. In particular, as the amount of light of the liquid crystal projector increases, an improvement in light shielding properties is required.

特開2003−131261号公報JP 2003-131261 A

しかしながら、特許文献1には、画素領域における遮光膜の構造は開示されているものの、画素領域周辺の周辺領域の遮光膜の構造は開示されておらず、周辺領域のトランジスターに光が入射すると、トランジスター特性が変動するなど悪影響を及ぼすという課題がある。   However, Patent Document 1 discloses the structure of the light shielding film in the pixel region, but does not disclose the structure of the light shielding film in the peripheral region around the pixel region, and when light enters the transistor in the peripheral region, There is a problem of adverse effects such as changes in transistor characteristics.

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   An aspect of the present invention has been made to solve at least a part of the above problems, and can be realized as the following forms or application examples.

[適用例1]本適用例に係る液晶装置は、基板と、前記基板上に配置された液晶層と、前記基板と前記液晶層との間に配置された第1遮光層と、前記第1遮光層と前記液晶層との間に配置された第2遮光層と、表示領域における前記第2遮光層と前記液晶層との間に設けられた第1トランジスターと、前記表示領域の周辺の領域である周辺領域における前記第1遮光層と前記液晶層との間に設けられた第2トランジスターと、を備え、前記第1トランジスターは、少なくとも前記第2遮光層と平面視で重なるように配置され、前記第2トランジスターは、少なくとも前記第1遮光層と平面視で重なるように配置されていることを特徴とする。   Application Example 1 A liquid crystal device according to this application example includes a substrate, a liquid crystal layer disposed on the substrate, a first light-shielding layer disposed between the substrate and the liquid crystal layer, and the first A second light-shielding layer disposed between the light-shielding layer and the liquid crystal layer; a first transistor provided between the second light-shielding layer and the liquid crystal layer in the display region; and a region around the display region A second transistor provided between the first light-shielding layer and the liquid crystal layer in the peripheral region, wherein the first transistor is arranged to overlap at least the second light-shielding layer in plan view. The second transistor is disposed so as to overlap at least the first light shielding layer in plan view.

本適用例によれば、表示領域に配置された画素の第1トランジスターは、第2遮光層と平面視で重なっているので、表示領域に光が入射した場合でも、第1トランジスターを遮光させることができる。一方、周辺領域に配置された第2トランジスターは、第1遮光層と平面視で重なっているので、例えば、外部から漏れた光が入射した場合でも遮光させることができる。更に、第2遮光層は第1遮光層より第1トランジスターに近いレイヤーに配置されているので、光の透過領域にある第1トランジスターに光が入射することをより抑えることができる。また、斜め光に対して遮光性を向上させることができる。   According to this application example, since the first transistor of the pixel arranged in the display area overlaps the second light shielding layer in plan view, the first transistor is shielded even when light is incident on the display area. Can do. On the other hand, since the second transistor arranged in the peripheral region overlaps the first light shielding layer in plan view, it can be shielded even when light leaking from the outside is incident, for example. Furthermore, since the second light shielding layer is disposed in a layer closer to the first transistor than the first light shielding layer, it is possible to further suppress the light from entering the first transistor in the light transmission region. Further, the light shielding property against oblique light can be improved.

[適用例2]上記適用例に係る液晶装置において、前記第1トランジスターは、前記第1遮光層及び前記第2遮光層と平面視で重なるように配置されていることが好ましい。   Application Example 2 In the liquid crystal device according to the application example, it is preferable that the first transistor is disposed so as to overlap the first light shielding layer and the second light shielding layer in plan view.

本適用例によれば、第1遮光層及び第2遮光層の2層と平面視で重なるように第1トランジスターが配置されているので、光が透過する領域(表示領域)の第1トランジスターの遮光性をより向上させることができる。   According to this application example, since the first transistor is arranged so as to overlap the two layers of the first light shielding layer and the second light shielding layer in plan view, the first transistor in the region where light is transmitted (display region). The light shielding property can be further improved.

[適用例3]上記適用例に係る液晶装置において、前記第1遮光層と前記第2遮光層とは、前記第1トランジスターのゲート電極と、1つのコンタクトホールによって電気的に接続されていることが好ましい。   Application Example 3 In the liquid crystal device according to the application example, the first light shielding layer and the second light shielding layer are electrically connected to the gate electrode of the first transistor through one contact hole. Is preferred.

本適用例によれば、第1遮光層及び第2遮光層が、ゲート電極と電気的に接続されているので、フローティングの場合のように電位がばらつくなどトランジスター特性が変動することを抑えることができる。更に、1つのコンタクトホールで接続されているので、開口率を大きく下げることを抑えることができる。また、画素ピッチが狭くなった場合にも効果的に対応させることができる。   According to this application example, since the first light-shielding layer and the second light-shielding layer are electrically connected to the gate electrode, it is possible to suppress fluctuations in transistor characteristics such as potential variation as in the case of floating. it can. Furthermore, since the connection is made with one contact hole, it is possible to suppress the aperture ratio from being greatly lowered. Further, it is possible to effectively cope with a case where the pixel pitch is narrowed.

[適用例4]上記適用例に係る液晶装置において、前記第1遮光層及び前記第2遮光層のうち少なくとも一方は、光反射性を有する材料であることが好ましい。   Application Example 4 In the liquid crystal device according to the application example described above, it is preferable that at least one of the first light shielding layer and the second light shielding layer is a material having light reflectivity.

本適用例によれば、第1遮光層や第2遮光層が光反射性を有するので、第1トランジスターや第2トランジスター(更には液晶装置)が加熱されることを抑えることができる。   According to this application example, since the first light-shielding layer and the second light-shielding layer have light reflectivity, it is possible to prevent the first transistor and the second transistor (and also the liquid crystal device) from being heated.

[適用例5]上記適用例に係る液晶装置において、前記第1遮光層及び前記第2遮光層の材料は、タングステンシリサイドであることが好ましい。   Application Example 5 In the liquid crystal device according to the application example, it is preferable that a material of the first light shielding layer and the second light shielding layer is tungsten silicide.

本適用例によれば、第1遮光層や第2遮光層がタングステンシリサイドであるので、第1トランジスターや第2トランジスター(更には液晶装置)が加熱されることを抑えることができる。   According to this application example, since the first light-shielding layer and the second light-shielding layer are tungsten silicide, it is possible to prevent the first transistor and the second transistor (and also the liquid crystal device) from being heated.

[適用例6]本適用例に係る電子機器は、上記に記載の液晶装置を備えることを特徴とする。   Application Example 6 An electronic apparatus according to this application example includes the liquid crystal device described above.

本適用例によれば、上記液晶装置を備えているので、表示品質に優れた電子機器を提供することができる。   According to this application example, since the liquid crystal device is provided, an electronic apparatus having excellent display quality can be provided.

液晶装置の構成を示す模式平面図。FIG. 2 is a schematic plan view illustrating a configuration of a liquid crystal device. 図1に示す液晶装置のH−H’線に沿う模式断面図。FIG. 2 is a schematic cross-sectional view taken along the line H-H ′ of the liquid crystal device illustrated in FIG. 1. 液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device. 液晶装置のうち主に画素の構造を示す模式断面図。FIG. 3 is a schematic cross-sectional view mainly illustrating a pixel structure in a liquid crystal device. 図1における液晶装置のA部を拡大して示す拡大平面図。The enlarged plan view which expands and shows the A section of the liquid crystal device in FIG. 第1実施形態の表示領域の遮光層の構造を示す概略断面図。The schematic sectional drawing which shows the structure of the light shielding layer of the display area of 1st Embodiment. 周辺領域の遮光層の構造を示す概略断面図。The schematic sectional drawing which shows the structure of the light shielding layer of a peripheral region. 電子機器としてのプロジェクターの構成を示す概略図。Schematic which shows the structure of the projector as an electronic device. 第2実施形態の表示領域の遮光層の構成を示す概略断面図。The schematic sectional drawing which shows the structure of the light shielding layer of the display area of 2nd Embodiment. 周辺領域の遮光層の構成を示す概略断面図。The schematic sectional drawing which shows the structure of the light shielding layer of a peripheral region. 第3実施形態の表示領域の遮光層及び第1トランジスターの構成を示す概略平面図。The schematic plan view which shows the structure of the light shielding layer and 1st transistor of the display area of 3rd Embodiment. 表示領域の遮光層及び第1トランジスターの構成を示す概略断面図。FIG. 3 is a schematic cross-sectional view illustrating a configuration of a light shielding layer and a first transistor in a display region.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

本実施形態では、液晶装置として、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投写型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。   In the present embodiment, an active matrix liquid crystal device including a thin film transistor as a pixel switching element will be described as an example of the liquid crystal device. This liquid crystal device can be suitably used, for example, as a light modulation element (liquid crystal light valve) of a projection display device (liquid crystal projector).

(第1実施形態)
<液晶装置の構成>
図1は、液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶装置のH−H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図1〜図3を参照しながら説明する。
(First embodiment)
<Configuration of liquid crystal device>
FIG. 1 is a schematic plan view showing the configuration of the liquid crystal device. FIG. 2 is a schematic cross-sectional view along the line HH ′ of the liquid crystal device shown in FIG. FIG. 3 is an equivalent circuit diagram showing an electrical configuration of the liquid crystal device. Hereinafter, the configuration of the liquid crystal device will be described with reference to FIGS.

図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板10及び対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する第1基材10a(基板)、および対向基板20を構成する第2基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。   As shown in FIGS. 1 and 2, the liquid crystal device 100 according to the present embodiment includes an element substrate 10 and a counter substrate 20 that are arranged to face each other, and a liquid crystal layer 15 that is sandwiched between the pair of substrates. As the first base material 10a (substrate) constituting the element substrate 10 and the second base material 20a constituting the counter substrate 20, for example, a transparent substrate such as a glass substrate or a quartz substrate is used.

素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。その隙間に、正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。   The element substrate 10 is larger than the counter substrate 20, and both the substrates are bonded via a sealing material 14 disposed along the outer periphery of the counter substrate 20. A liquid crystal having positive or negative dielectric anisotropy is sealed in the gap to form the liquid crystal layer 15.

シール材14は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサーが混入されている。スペーサーは、セルギャップを出すために用いられる。   For example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed as the sealing material 14. Spacers for keeping a constant distance between the pair of substrates are mixed in the sealing material 14. The spacer is used to create a cell gap.

シール材14の内側には、表示に寄与する複数の画素Pが配列した表示領域Eが設けられている。表示領域Eの周囲には、表示に寄与しない周辺回路などが設けられた周辺領域E1が配置されている。   A display area E in which a plurality of pixels P contributing to display are arranged is provided inside the sealing material 14. Around the display area E, a peripheral area E1 provided with peripheral circuits that do not contribute to display is arranged.

素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と表示領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と表示領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。   A data line driving circuit 22 is provided between the sealing material 14 along one side of the element substrate 10 and the one side. Further, an inspection circuit 25 is provided between the sealing material 14 and the display area E along the other one side facing the one side. Further, a scanning line driving circuit 24 is provided between the sealing material 14 and the display area E along the other two sides that are orthogonal to the one side and face each other. A plurality of wirings 29 connecting the two scanning line driving circuits 24 are provided between the sealing material 14 and the inspection circuit 25 along the other one side facing the one side.

対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光膜18(見切り部)が設けられている。遮光膜18は、例えば、光反射性を有する金属あるいは金属酸化物などからなり、遮光膜18の内側が複数の画素Pを有する表示領域Eとなっている。遮光膜18としては、例えば、タングステンシリサイド(WSi)を用いることができる。なお、図1では図示を省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光膜が設けられている。   A light shielding film 18 (parting portion) is also provided in the same frame shape inside the sealing material 14 arranged in a frame shape on the counter substrate 20 side. The light shielding film 18 is made of, for example, a light reflective metal or metal oxide, and the inside of the light shielding film 18 is a display region E having a plurality of pixels P. As the light shielding film 18, for example, tungsten silicide (WSi) can be used. Although not shown in FIG. 1, a light shielding film that divides a plurality of pixels P in a plane is also provided in the display area E.

これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子65に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。   Wirings connected to the data line driving circuit 22 and the scanning line driving circuit 24 are connected to a plurality of external connection terminals 65 arranged along the one side. Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction.

図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(以降、「トランジスター30」と呼称する)と、信号配線(図示せず)と、これらを覆う第1配向膜28とが形成されている。   As shown in FIG. 2, on the surface of the first base material 10a on the liquid crystal layer 15 side, a transparent pixel electrode 27 provided for each pixel P and a thin film transistor (hereinafter referred to as “transistor 30”) as a switching element. , Signal wiring (not shown), and a first alignment film 28 covering them are formed.

また、トランジスター30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造(図示せず)が採用されている。本発明における素子基板10は、少なくとも画素電極27、トランジスター30、信号配線、第1配向膜28を含むものである。   Further, a light shielding structure (not shown) that prevents light from entering the semiconductor layer in the transistor 30 and unstable switching operation is employed. The element substrate 10 in the present invention includes at least the pixel electrode 27, the transistor 30, the signal wiring, and the first alignment film 28.

対向基板20の液晶層15側の表面には、遮光膜18と、これを覆うように成膜された絶縁層33と、絶縁層33を覆うように設けられた対向電極31と、対向電極31を覆う第2配向膜32とが設けられている。本発明における対向基板20は、少なくとも遮光膜18、対向電極31、第2配向膜32を含むものである。   On the surface of the counter substrate 20 on the liquid crystal layer 15 side, the light shielding film 18, the insulating layer 33 formed so as to cover it, the counter electrode 31 provided so as to cover the insulating layer 33, and the counter electrode 31 And a second alignment film 32 is provided. The counter substrate 20 in the present invention includes at least the light shielding film 18, the counter electrode 31, and the second alignment film 32.

遮光膜18は、図1に示すように表示領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   The light shielding film 18 surrounds the display area E as shown in FIG. 1 and is provided at a position overlapping the scanning line driving circuit 24 and the inspection circuit 25 in plan view. Thus, the light incident on the peripheral circuit including these drive circuits from the counter substrate 20 side is shielded, and the peripheral circuit is prevented from malfunctioning due to the light. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

絶縁層33は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜18を覆うように設けられている。このような絶縁層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。   The insulating layer 33 is made of, for example, an inorganic material such as silicon oxide, and is provided so as to cover the light shielding film 18 with optical transparency. As a method of forming such an insulating layer 33, for example, a method of forming a film using a plasma CVD (Chemical Vapor Deposition) method or the like can be cited.

対向電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、絶縁層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続されている。   The counter electrode 31 is made of, for example, a transparent conductive film such as ITO (Indium Tin Oxide), covers the insulating layer 33, and includes the element substrate 10 by the vertical conduction portions 26 provided at the four corners of the counter substrate 20 as shown in FIG. It is electrically connected to the side wiring.

画素電極27を覆う第1配向膜28および対向電極31を覆う第2配向膜32は、液晶装置100の光学設計に基づいて選定される。第1配向膜28及び第2配向膜32としては、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。   The first alignment film 28 that covers the pixel electrode 27 and the second alignment film 32 that covers the counter electrode 31 are selected based on the optical design of the liquid crystal device 100. As the first alignment film 28 and the second alignment film 32, an inorganic material such as SiOx (silicon oxide) is formed using a vapor phase growth method, and the liquid crystal molecules having a negative dielectric anisotropy are substantially omitted. A vertically aligned inorganic alignment film can be mentioned.

このような液晶装置100は、例えば透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。   Such a liquid crystal device 100 is, for example, a transmissive type, and normally white of the pixel P when the voltage is not applied is larger than the transmittance when the voltage is applied, or the pixel P when the voltage is not applied. A normally black mode optical design is adopted in which the transmittance is smaller than the transmittance when a voltage is applied. Polarizing elements are arranged and used according to the optical design on the light incident side and the light exit side, respectively.

図3に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。例えば、走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。   As shown in FIG. 3, the liquid crystal device 100 includes a plurality of scanning lines 3 a and a plurality of data lines 6 a that are insulated from each other and orthogonal to each other at least in the display region E, and capacitance lines 3 b. For example, the direction in which the scanning line 3a extends is the X direction, and the direction in which the data line 6a extends is the Y direction.

走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、トランジスター30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。   A pixel electrode 27, a transistor 30, and a capacitive element 16 are provided in a region divided by the scanning line 3a, the data line 6a and the capacitive line 3b, and these signal lines, and these constitute the pixel circuit of the pixel P. It is composed.

走査線3aはトランジスター30のゲートに電気的に接続され、データ線6aはトランジスター30のデータ線側ソースドレイン領域に電気的に接続されている。画素電極27は、トランジスター30の画素電極側ソースドレイン領域に電気的に接続されている。   The scanning line 3a is electrically connected to the gate of the transistor 30, and the data line 6a is electrically connected to the data line side source / drain region of the transistor 30. The pixel electrode 27 is electrically connected to the pixel electrode side source / drain region of the transistor 30.

データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。   The data line 6a is connected to the data line driving circuit 22 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 22 to the pixels P. The scanning line 3a is connected to the scanning line driving circuit 24 (see FIG. 1), and supplies the scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 24 to each pixel P.

データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。   The image signals D1 to Dn supplied from the data line driving circuit 22 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 24 supplies the scanning signals SC1 to SCm to the scanning line 3a in a pulse-sequential manner at a predetermined timing.

液晶装置100は、スイッチング素子であるトランジスター30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持される。   In the liquid crystal device 100, the transistor 30 as a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6a are pixel electrodes at a predetermined timing. 27 is written. The predetermined level of the image signals D1 to Dn written to the liquid crystal layer 15 through the pixel electrode 27 is held for a certain period between the pixel electrode 27 and the counter electrode 31 disposed to face the liquid crystal layer 15. The

保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、トランジスター30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、2つの容量電極の間に誘電体層を有するものである。   In order to prevent the held image signals D1 to Dn from leaking, the capacitive element 16 is connected in parallel with the liquid crystal capacitance formed between the pixel electrode 27 and the counter electrode 31. The capacitive element 16 is provided between the pixel electrode side source / drain region of the transistor 30 and the capacitive line 3b. The capacitive element 16 has a dielectric layer between two capacitive electrodes.

<液晶装置を構成する画素の構成>
次に、画素の構成について、図4を参照して説明する。図4は、液晶装置のうち主に画素の構造を示す模式断面図である。なお、図4は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
<Configuration of pixels constituting liquid crystal device>
Next, the configuration of the pixel will be described with reference to FIG. FIG. 4 is a schematic cross-sectional view mainly showing the structure of a pixel in the liquid crystal device. FIG. 4 shows the cross-sectional positional relationship of each component and is expressed on a scale that can be clearly shown.

図4に示すように、液晶装置100の画素Pは、素子基板10と、これに対向配置される対向基板20とを備えている。素子基板10を構成する第1基材10aは、例えば、石英基板である。   As shown in FIG. 4, the pixel P of the liquid crystal device 100 includes an element substrate 10 and a counter substrate 20 disposed to face the element substrate 10. The first base material 10a constituting the element substrate 10 is, for example, a quartz substrate.

図4に示すように、第1基材10a上には、例えば、タングステンシリサイド(WSi)などからなる第1遮光層3c1が配置されている。第1遮光層3c1は、平面的に格子状にパターニングされており、各画素Pの開口領域を規定している。   As shown in FIG. 4, a first light shielding layer 3c1 made of, for example, tungsten silicide (WSi) is disposed on the first base material 10a. The first light shielding layer 3c1 is planarly patterned in a lattice shape and defines an opening region of each pixel P.

第1遮光層3c1及び第1基材10a上には、酸化シリコンなどからなる第1絶縁層11aが形成されている。第1絶縁層11a上には、半導体層30aの一部の領域と平面視で重なるように、例えば、光反射性を有するタングステンシリサイド(WSi)などからなる第2遮光層3c2が形成されている。第2遮光層3c2及び第1絶縁層11a上には、酸化シリコンなどからなる第2絶縁層11bが形成されている。   A first insulating layer 11a made of silicon oxide or the like is formed on the first light shielding layer 3c1 and the first base material 10a. On the first insulating layer 11a, a second light shielding layer 3c2 made of, for example, tungsten silicide (WSi) having light reflectivity is formed so as to overlap with a partial region of the semiconductor layer 30a in plan view. . A second insulating layer 11b made of silicon oxide or the like is formed on the second light shielding layer 3c2 and the first insulating layer 11a.

第2絶縁層11b上には、トランジスター30及び走査線3a等が形成されている。トランジスター30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン(高純度の多結晶シリコン)等からなる半導体層30aと、半導体層30a上に形成されたゲート絶縁層11gと、ゲート絶縁層11g上に形成されたポリシリコン膜等からなるゲート電極30gとを有する。走査線3aは、ゲート電極30gとしても機能する。   On the second insulating layer 11b, the transistor 30 and the scanning line 3a are formed. The transistor 30 has, for example, an LDD (Lightly Doped Drain) structure, and includes a semiconductor layer 30a made of polysilicon (high purity polycrystalline silicon) and the like, and a gate insulating layer 11g formed on the semiconductor layer 30a. And a gate electrode 30g made of a polysilicon film or the like formed on the gate insulating layer 11g. The scanning line 3a also functions as the gate electrode 30g.

半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のトランジスター30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。   The semiconductor layer 30a is formed as an N-type transistor 30 by implanting N-type impurity ions such as phosphorus (P) ions. Specifically, the semiconductor layer 30a includes a channel region 30c, a data line side LDD region 30s1, a data line side source / drain region 30s, a pixel electrode side LDD region 30d1, and a pixel electrode side source / drain region 30d. ing.

チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、トランジスター30は、N型のトランジスターとして形成されている。   The channel region 30c is doped with P-type impurity ions such as boron (B) ions. The other regions (30s1, 30s, 30d1, 30d) are doped with N-type impurity ions such as phosphorus (P) ions. Thus, the transistor 30 is formed as an N-type transistor.

ゲート電極30g及びゲート絶縁層11g上には、酸化シリコン等からなる第3層間絶縁層11cが形成されている。第3層間絶縁層11c上には、容量素子16が設けられている。具体的には、トランジスター30の画素電極側ソースドレイン領域30d及び画素電極27に電気的に接続された画素電位側容量電極としての第1容量電極16aと、固定電位側容量電極としての容量線3b(第2容量電極16b)の一部とが、誘電体膜16cを介して対向配置されることにより、容量素子16が形成されている。   A third interlayer insulating layer 11c made of silicon oxide or the like is formed on the gate electrode 30g and the gate insulating layer 11g. A capacitive element 16 is provided on the third interlayer insulating layer 11c. Specifically, the first capacitor electrode 16a as the pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 30d and the pixel electrode 27 of the transistor 30, and the capacitor line 3b as the fixed potential side capacitor electrode. A part of the (second capacitor electrode 16b) is disposed to face the dielectric film 16c, whereby the capacitor element 16 is formed.

誘電体膜16cは、例えば、シリコン窒化膜である。第2容量電極16b(容量線3b)は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。   The dielectric film 16c is, for example, a silicon nitride film. The second capacitor electrode 16b (capacitor line 3b) includes at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). , Metal simple substance, alloy, metal silicide, polysilicide, and a laminate of these. Alternatively, it can be formed from an Al (aluminum) film.

第1容量電極16aは、例えば、導電性のポリシリコン膜からなり容量素子16の画素電位側容量電極として機能する。ただし、第1容量電極16aは、容量線3bと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第1容量電極16aは、画素電位側容量電極としての機能のほか、コンタクトホールCNT1,CNT3,CNT4を介して、画素電極27とトランジスター30の画素電極側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。   The first capacitor electrode 16 a is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode of the capacitor element 16. However, the first capacitor electrode 16a may be composed of a single layer film or a multilayer film containing a metal or an alloy, like the capacitor line 3b. In addition to functioning as a pixel potential side capacitance electrode, the first capacitance electrode 16a relays the pixel electrode 27 and the pixel electrode side source / drain region 30d (drain region) of the transistor 30 via contact holes CNT1, CNT3, and CNT4. Has a function to connect.

容量素子16上には、第4層間絶縁層11dを介してデータ線6aが形成されている。データ線6aは、ゲート絶縁層11g、第3層間絶縁層11c、誘電体膜16c、及び第4層間絶縁層11dに開孔されたコンタクトホールCNT2を介して、半導体層30aのデータ線側ソースドレイン領域30s(ソース領域)に電気的に接続されている。   A data line 6a is formed on the capacitive element 16 via a fourth interlayer insulating layer 11d. The data line 6a is connected to the data line side source / drain of the semiconductor layer 30a through the contact hole CNT2 formed in the gate insulating layer 11g, the third interlayer insulating layer 11c, the dielectric film 16c, and the fourth interlayer insulating layer 11d. It is electrically connected to the region 30s (source region).

データ線6aの上層には、第5層間絶縁層11eを介して画素電極27が形成されている。第5層間絶縁層11eは、例えば、シリコンの酸化物や窒化物からなり、トランジスター30が設けられた領域を覆うことによって生じる表面の凸部を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)やスピンコート処理などが挙げられる。第5層間絶縁層11eには、コンタクトホールCNT4が形成されている。   A pixel electrode 27 is formed on the data line 6a via a fifth interlayer insulating layer 11e. The fifth interlayer insulating layer 11e is made of, for example, silicon oxide or nitride, and is subjected to a flattening process for flattening a convex portion on the surface generated by covering the region where the transistor 30 is provided. Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating. A contact hole CNT4 is formed in the fifth interlayer insulating layer 11e.

画素電極27は、コンタクトホールCNT4,CNT3を介して第1容量電極16aに接続されることにより、半導体層30aの画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお、画素電極27は、例えば、ITO膜等の透明導電性膜から形成されている。   The pixel electrode 27 is electrically connected to the pixel electrode side source / drain region 30d (drain region) of the semiconductor layer 30a by being connected to the first capacitor electrode 16a via the contact holes CNT4 and CNT3. The pixel electrode 27 is formed of a transparent conductive film such as an ITO film, for example.

画素電極27及び隣り合う画素電極27間の第5層間絶縁層11e上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した第1配向膜28が設けられている。第1配向膜28の上には、シール材14により囲まれた空間に液晶等が封入された液晶層15が設けられている。 On the fifth interlayer insulating layer 11e between the pixel electrode 27 and the adjacent pixel electrode 27, a first alignment film 28 obtained by oblique deposition of an inorganic material such as silicon oxide (SiO 2 ) is provided. On the first alignment film 28, a liquid crystal layer 15 in which liquid crystal or the like is sealed in a space surrounded by the sealing material 14 is provided.

一方、対向基板20の絶縁層33上(液晶層15側)には、例えば、その全面に渡って対向電極31が設けられている。対向電極31上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した第2配向膜32が設けられている。対向電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。 On the other hand, on the insulating layer 33 (on the liquid crystal layer 15 side) of the counter substrate 20, for example, the counter electrode 31 is provided over the entire surface. A second alignment film 32 is formed on the counter electrode 31 by obliquely depositing an inorganic material such as silicon oxide (SiO 2 ). The counter electrode 31 is made of a transparent conductive film such as an ITO film, for example, like the pixel electrode 27 described above.

液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態で配向膜28,32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20を貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、素子基板10と対向基板20の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。   The liquid crystal layer 15 takes a predetermined alignment state by the alignment films 28 and 32 in a state where no electric field is generated between the pixel electrode 27 and the counter electrode 31. The sealing material 14 is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the element substrate 10 and the counter substrate 20, and sets the distance between the element substrate 10 and the counter substrate 20 to a predetermined value. Spacers such as glass fiber or glass beads are mixed.

後述するプロジェクター1000の光は、例えば、液晶装置100の裏面側(素子基板10側)から入射する。   For example, light from a projector 1000 to be described later enters from the back side (element substrate 10 side) of the liquid crystal device 100.

<遮光層の構成>
次に、第1実施形態の遮光層の構成について、図5〜図7を参照して説明する。図5は、図1における液晶装置のA部を拡大して示す拡大平面図である。図6は、表示領域の遮光層(第2遮光層)の構造を示す概略断面図である。図7は、周辺領域の遮光層(第1遮光層)の構造を示す概略断面図である。
<Configuration of light shielding layer>
Next, the structure of the light shielding layer of 1st Embodiment is demonstrated with reference to FIGS. FIG. 5 is an enlarged plan view showing the portion A of the liquid crystal device in FIG. 1 in an enlarged manner. FIG. 6 is a schematic cross-sectional view showing the structure of the light shielding layer (second light shielding layer) in the display area. FIG. 7 is a schematic cross-sectional view showing the structure of the light shielding layer (first light shielding layer) in the peripheral region.

図5に示すように、液晶装置100は、第1トランジスター301を有する画素Pが配置された表示領域Eと、第2トランジスター302を有する周辺回路が配置された周辺領域E1と、を有する。   As shown in FIG. 5, the liquid crystal device 100 includes a display region E in which a pixel P having a first transistor 301 is disposed, and a peripheral region E1 in which a peripheral circuit having a second transistor 302 is disposed.

表示領域Eには、例えば、第1基材10a側から第1絶縁層11a、第2遮光層3c2、第2絶縁層11b、及び半導体層30a1の順に積層されている。第2遮光層3c2は、半導体層30a1と平面視で重なるように配置されている。具体的には、第2遮光層3c2は、少なくとも半導体層30a1のLDD領域と平面視で重なるように配置されている。   In the display area E, for example, the first insulating layer 11a, the second light shielding layer 3c2, the second insulating layer 11b, and the semiconductor layer 30a1 are stacked in this order from the first base material 10a side. The second light shielding layer 3c2 is disposed so as to overlap the semiconductor layer 30a1 in plan view. Specifically, the second light shielding layer 3c2 is disposed so as to overlap at least the LDD region of the semiconductor layer 30a1 in plan view.

周辺領域E1には、例えば、第1基材10a側から第1遮光層3c1、第1絶縁層11a、第2絶縁層11b、及び半導体層30a2の順に積層されている。第1遮光層3c1は、半導体層30a2と平面視で重なるように配置されている。具体的には、第1遮光層3c1は、少なくとも半導体層30a2のLDD領域と平面視で重なるように配置されている。   In the peripheral region E1, for example, the first light shielding layer 3c1, the first insulating layer 11a, the second insulating layer 11b, and the semiconductor layer 30a2 are stacked in this order from the first base material 10a side. The first light shielding layer 3c1 is arranged to overlap the semiconductor layer 30a2 in plan view. Specifically, the first light shielding layer 3c1 is disposed so as to overlap at least the LDD region of the semiconductor layer 30a2.

第1遮光層3c1及び第2遮光層3c2の材料としては、遮光性や光反射性を有する材料であればよく、例えば、遮光膜18と同様に、光反射性のタングステンシリサイド(WSi)を用いることができる。このようにタングステンシリサイドを用いることにより、トランジスターに熱が加わることを抑えることができる。   The material of the first light-shielding layer 3c1 and the second light-shielding layer 3c2 may be any material having a light-shielding property or a light-reflecting property. For example, similar to the light-shielding film 18, a light-reflective tungsten silicide (WSi) is used. be able to. By using tungsten silicide in this manner, heat can be suppressed from being applied to the transistor.

表示領域Eに設けられた第2遮光層3c2は、第1トランジスター301と平面視で重なるように配置されていると共に、第1遮光層3c1のレイヤーと比較して近い位置で遮光させることが可能となり、プロジェクターなどの光が透過する光透過領域において遮光性を向上させることができる。   The second light shielding layer 3c2 provided in the display area E is arranged so as to overlap the first transistor 301 in plan view, and can be shielded from light at a position closer to the first light shielding layer 3c1. Thus, the light shielding property can be improved in a light transmission region where light such as a projector is transmitted.

周辺領域E1に設けられた第1遮光層3c1は、第2トランジスター302と平面視で重なるように配置されているので、外部から漏れた光などを遮光させることが可能となり、例えば、トランジスター特性が変動することを抑えることができる。   Since the first light shielding layer 3c1 provided in the peripheral region E1 is arranged so as to overlap the second transistor 302 in plan view, it is possible to shield light leaked from the outside. For example, the transistor characteristics are Fluctuation can be suppressed.

第1遮光層3c1の膜厚は、例えば、200nm以上である。第2遮光層3c2の膜厚は、例えば、100nm以上である。第1絶縁層11aの膜厚は、例えば、2000Åである。第2絶縁層11bの膜厚は、例えば、2000Åである。   The film thickness of the first light shielding layer 3c1 is, for example, 200 nm or more. The film thickness of the second light shielding layer 3c2 is, for example, 100 nm or more. The film thickness of the first insulating layer 11a is, for example, 2000 mm. The film thickness of the second insulating layer 11b is, for example, 2000 mm.

<電子機器の構成>
図8は、電子機器としてのプロジェクターの構成を示す概略図である。以下、プロジェクターの構成を、図8を参照しながら説明する。
<Configuration of electronic equipment>
FIG. 8 is a schematic diagram illustrating a configuration of a projector as an electronic apparatus. Hereinafter, the configuration of the projector will be described with reference to FIG.

図8に示すように、本実施形態のプロジェクター1000は、システム光軸Lに沿って配置された照明系としての偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投写レンズ1207とを備えている。   As shown in FIG. 8, the projector 1000 according to the present embodiment includes a polarization illumination device 1100 as an illumination system arranged along the system optical axis L, two dichroic mirrors 1104 and 1105 as light separation elements, and 3 Two reflection mirrors 1106, 1107, 1108, five relay lenses 1201, 1202, 1203, 1204, 1205, three transmissive liquid crystal light valves 1210, 1220, 1230 as light modulating means, and a cross as a light combining element A dichroic prism 1206 and a projection lens 1207 are provided.

偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 1104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 1100. Another dichroic mirror 1105 reflects the green light (G) transmitted through the dichroic mirror 1104 and transmits the blue light (B).

ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。   The red light (R) reflected by the dichroic mirror 1104 is reflected by the reflection mirror 1106 and then enters the liquid crystal light valve 1210 via the relay lens 1205. Green light (G) reflected by the dichroic mirror 1105 enters the liquid crystal light valve 1220 via the relay lens 1204. The blue light (B) transmitted through the dichroic mirror 1105 enters the liquid crystal light valve 1230 via a light guide system including three relay lenses 1201, 1202, 1203 and two reflection mirrors 1107, 1108.

液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。   The liquid crystal light valves 1210, 1220, and 1230 are disposed to face the incident surfaces of the cross dichroic prism 1206 for each color light. The color light incident on the liquid crystal light valves 1210, 1220, and 1230 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 1206.

このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系1400を構成する投写レンズ1207によってスクリーン1300上に投写され、画像が拡大されて表示される。   In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected onto the screen 1300 by the projection lens 1207 constituting the projection optical system 1400, and the image is enlarged and displayed.

液晶ライトバルブ1210は、後述する液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。   The liquid crystal light valve 1210 is a liquid crystal device 100 to be described later. The liquid crystal device 100 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and the emission side of colored light. The same applies to the other liquid crystal light valves 1220 and 1230.

以上のような構成の電子機器は、上述した実施形態の液晶装置100を用いるため、信頼性が高く優れた表示特性を有するプロジェクター1000を提供することができる。   Since the electronic apparatus having the above-described configuration uses the liquid crystal device 100 of the above-described embodiment, it is possible to provide the projector 1000 having high reliability and excellent display characteristics.

なお、上記液晶装置100が搭載される電子機器としては、プロジェクター1000の他、例えば、ヘッドマウントディスプレイ(HMD)、ヘッドアップディスプレイ(HUD)、スマートフォン、EVF(Electrical View Finder)、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、車載機器、照明機器など各種電子機器に用いることができる。   In addition to the projector 1000, examples of the electronic device on which the liquid crystal device 100 is mounted include a head mounted display (HMD), a head-up display (HUD), a smartphone, an EVF (Electrical View Finder), a mobile phone, and a mobile computer. It can be used in various electronic devices such as digital cameras, digital video cameras, in-vehicle devices, and lighting devices.

以上詳述したように、第1実施形態の液晶装置100及び電子機器によれば、以下に示す効果が得られる。   As described above in detail, according to the liquid crystal device 100 and the electronic apparatus of the first embodiment, the following effects can be obtained.

(1)第1実施形態の液晶装置100によれば、表示領域Eに配置された画素Pの第1トランジスター301は、第2遮光層3c2と平面視で重なっているので、表示領域Eにプロジェクター1000からの光が入射した場合でも、第1トランジスター301を光から遮光させることができる。一方、周辺領域E1に配置された周辺回路の第2トランジスター302は、第1遮光層3c1と平面視で重なっているので、例えば、外部から漏れた光が入射した場合でも遮光させることが可能となり、周辺回路の特性不良なく遮光することができる。更に、第2遮光層3c2は第1遮光層3c1より第1トランジスター301に近いレイヤーに配置されているので、光の透過領域にある第1トランジスター301に光が入射することをより抑えることができる。また、第1トランジスター301から近い位置で遮光できるため、斜め光に対して遮光性を向上させることができる。   (1) According to the liquid crystal device 100 of the first embodiment, the first transistor 301 of the pixel P arranged in the display area E overlaps with the second light-shielding layer 3c2 in plan view. Even when light from 1000 is incident, the first transistor 301 can be shielded from the light. On the other hand, since the second transistor 302 of the peripheral circuit arranged in the peripheral region E1 overlaps the first light shielding layer 3c1 in a plan view, for example, even when light leaking from the outside enters, it can be shielded. Therefore, the light can be shielded without any defective characteristics of the peripheral circuit. Further, since the second light shielding layer 3c2 is disposed in a layer closer to the first transistor 301 than the first light shielding layer 3c1, it is possible to further suppress the light from entering the first transistor 301 in the light transmission region. . Further, since light can be shielded at a position close to the first transistor 301, the light shielding property against oblique light can be improved.

(2)第1実施形態の液晶装置100によれば、第1遮光層3c1や第2遮光層3c2に光反射性を有するタングステンシリサイドが用いられているので、第1トランジスター301や第2トランジスター302(更には液晶装置100)が加熱されることを抑えることができる。   (2) According to the liquid crystal device 100 of the first embodiment, since the first light-shielding layer 3c1 and the second light-shielding layer 3c2 are made of tungsten silicide having light reflectivity, the first transistor 301 and the second transistor 302 are used. (Further, the liquid crystal device 100) can be prevented from being heated.

(3)第1実施形態の電子機器によれば、上記液晶装置100を備えるので、表示品質に優れた電子機器を提供することができる。   (3) According to the electronic device of the first embodiment, since the liquid crystal device 100 is provided, an electronic device with excellent display quality can be provided.

(第2実施形態)
<遮光層の構成>
次に、第2実施形態の遮光層の構成について、図9及び図10を参照して説明する。図9は、表示領域の遮光層の構成を示す概略断面図である。図10は、周辺領域の遮光層の構成を示す概略断面図である。
(Second Embodiment)
<Configuration of light shielding layer>
Next, the structure of the light shielding layer of 2nd Embodiment is demonstrated with reference to FIG.9 and FIG.10. FIG. 9 is a schematic cross-sectional view showing the configuration of the light shielding layer in the display area. FIG. 10 is a schematic cross-sectional view showing the configuration of the light shielding layer in the peripheral region.

第2実施形態の液晶装置200は、上述の第1実施形態の液晶装置100と比べて、表示領域Eに第1遮光層3c1及び第2遮光層3c2の2層を配置している部分が異なり、その他の部分については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。   The liquid crystal device 200 of the second embodiment is different from the liquid crystal device 100 of the first embodiment described above in that the two light shielding layers 3c1 and 3c2 are arranged in the display area E. The other parts are almost the same. Therefore, in the second embodiment, portions different from the first embodiment will be described in detail, and descriptions of other overlapping portions will be omitted as appropriate.

図9に示すように、第2実施形態の液晶装置200の表示領域Eには、第1基材10a側から第1遮光層3c1、第1絶縁層11a、第2遮光層3c2、第2絶縁層11b、及び半導体層30a1の順に積層されている。第1遮光層3c1及び第2遮光層3c2は、半導体層30a1と平面視で重なるように配置されている。具体的には、第1遮光層3c1及び第2遮光層3c2は、少なくとも半導体層30a1のLDD領域と平面視で重なるように配置されている。   As shown in FIG. 9, in the display area E of the liquid crystal device 200 of the second embodiment, the first light shielding layer 3c1, the first insulating layer 11a, the second light shielding layer 3c2, and the second insulation are formed from the first base material 10a side. The layer 11b and the semiconductor layer 30a1 are stacked in this order. The first light shielding layer 3c1 and the second light shielding layer 3c2 are arranged to overlap the semiconductor layer 30a1 in plan view. Specifically, the first light shielding layer 3c1 and the second light shielding layer 3c2 are arranged so as to overlap at least the LDD region of the semiconductor layer 30a1 in plan view.

図10に示すように、周辺領域E1には、第1実施形態と同様に、第1基材10a側から第1遮光層3c1、第1絶縁層11a、第2絶縁層11b、及び半導体層30a2の順に積層されている。第1遮光層3c1は、半導体層30a2と平面視で重なるように配置されている。具体的には、第1遮光層3c1は、少なくとも半導体層30a2のLDD領域と平面視で重なるように配置されている。   As shown in FIG. 10, in the peripheral region E1, as in the first embodiment, the first light shielding layer 3c1, the first insulating layer 11a, the second insulating layer 11b, and the semiconductor layer 30a2 from the first base material 10a side. Are stacked in this order. The first light shielding layer 3c1 is arranged to overlap the semiconductor layer 30a2 in plan view. Specifically, the first light shielding layer 3c1 is disposed so as to overlap at least the LDD region of the semiconductor layer 30a2.

表示領域Eの第1トランジスター301は、第1遮光層3c1及び第2遮光層3c2と平面視で重なるように配置されているので、第2遮光層3c2のみの場合と比較して、遮光性を向上させることができる。特に、光透過領域において遮光性を大きく向上させることができる。   Since the first transistor 301 in the display region E is arranged so as to overlap the first light shielding layer 3c1 and the second light shielding layer 3c2 in plan view, the first transistor 301 has a light shielding property as compared with the case of only the second light shielding layer 3c2. Can be improved. In particular, the light shielding property can be greatly improved in the light transmission region.

周辺領域E1に設けられた第1遮光層3c1は、第1実施形態と同様に、第2トランジスター302と平面視で重なるように配置されているので、外部から漏れた光などを遮光させることが可能となり、例えば、トランジスター特性が変動することを抑えることができる。   As in the first embodiment, the first light shielding layer 3c1 provided in the peripheral region E1 is disposed so as to overlap the second transistor 302 in a plan view, and therefore can shield light leaked from the outside. For example, fluctuations in transistor characteristics can be suppressed.

以上詳述したように、第2実施形態の液晶装置200によれば、上記した第1実施形態の効果に加えて、以下に示す効果が得られる。   As described above in detail, according to the liquid crystal device 200 of the second embodiment, the following effects can be obtained in addition to the effects of the first embodiment.

(4)第2実施形態の液晶装置200によれば、表示領域Eにおいて、第1遮光層3c1及び第2遮光層3c2の2層と平面視で重なるように第1トランジスター301が配置されているので、プロジェクター1000の光が第1トランジスター301に入射することを抑えることが可能となり、遮光性を向上させることができる。   (4) According to the liquid crystal device 200 of the second embodiment, in the display region E, the first transistor 301 is disposed so as to overlap with the first light shielding layer 3c1 and the second light shielding layer 3c2 in plan view. Therefore, the light from the projector 1000 can be prevented from entering the first transistor 301, and the light shielding property can be improved.

(第3実施形態)
<遮光層の構成>
次に、第3実施形態の遮光層の構成について、図11及び図12を参照して説明する。図11は、表示領域の遮光層及び第1トランジスターの構成を示す概略平面図である。図12は、表示領域の遮光層及び第1トランジスターの構成を示す概略断面図である。
(Third embodiment)
<Configuration of light shielding layer>
Next, the structure of the light shielding layer of 3rd Embodiment is demonstrated with reference to FIG.11 and FIG.12. FIG. 11 is a schematic plan view showing the configuration of the light shielding layer and the first transistor in the display area. FIG. 12 is a schematic cross-sectional view illustrating the configuration of the light shielding layer and the first transistor in the display area.

第3実施形態の液晶装置300は、上述の第2実施形態の液晶装置200と比べて、表示領域Eに第1遮光層3c1及び第2遮光層3c2の2層が配置され、更に第1遮光層3c1及び第2遮光層3c2がゲート電極30gと電気的に接続されている部分が異なり、その他の部分については概ね同様である。このため第3実施形態では、第2実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。   In the liquid crystal device 300 of the third embodiment, compared to the liquid crystal device 200 of the second embodiment described above, two layers of the first light shielding layer 3c1 and the second light shielding layer 3c2 are arranged in the display region E, and further the first light shielding layer. The portions where the layer 3c1 and the second light shielding layer 3c2 are electrically connected to the gate electrode 30g are different, and the other portions are substantially the same. For this reason, in 3rd Embodiment, a different part from 2nd Embodiment is demonstrated in detail, and description is abbreviate | omitted suitably about another overlapping part.

図11及び図12に示すように、第3実施形態の液晶装置300の表示領域Eには、第2実施形態と同様に、第1基材10a側から第1遮光層3c1、第1絶縁層11a、第2遮光層3c2、第2絶縁層11b、及び半導体層30a1の順に積層されている。更に、半導体層30a1の上には、ゲート絶縁層11gを介してゲート電極30gが配置されている。   As shown in FIGS. 11 and 12, in the display region E of the liquid crystal device 300 of the third embodiment, as in the second embodiment, the first light shielding layer 3c1 and the first insulating layer are formed from the first base material 10a side. 11a, the second light shielding layer 3c2, the second insulating layer 11b, and the semiconductor layer 30a1 are stacked in this order. Furthermore, a gate electrode 30g is disposed on the semiconductor layer 30a1 via a gate insulating layer 11g.

第1遮光層3c1及び第2遮光層3c2は、コンタクトホールCNT11を介して、ゲート電極30gと電気的に接続されている。また、第1遮光層3c1及び第2遮光層3c2は、コンタクトホールCNT12を介して、ゲート電極30gと電気的に接続されている。   The first light shielding layer 3c1 and the second light shielding layer 3c2 are electrically connected to the gate electrode 30g through the contact hole CNT11. The first light shielding layer 3c1 and the second light shielding layer 3c2 are electrically connected to the gate electrode 30g through the contact hole CNT12.

周辺領域E1の構造は、第1実施形態及び第2実施形態と同様である。   The structure of the peripheral region E1 is the same as that of the first embodiment and the second embodiment.

表示領域Eの第1トランジスター301は、第1遮光層3c1及び第2遮光層3c2とゲート電極30gとが電気的に接続されて、第1遮光層3c1及び第2遮光層3c2をゲート電位にできるので、トランジスター特性を向上させることができる。   In the first transistor 301 in the display region E, the first light-shielding layer 3c1 and the second light-shielding layer 3c2 and the gate electrode 30g are electrically connected, and the first light-shielding layer 3c1 and the second light-shielding layer 3c2 can be set to the gate potential. Therefore, transistor characteristics can be improved.

また、1つのコンタクトホールCNT11(又はCNT12)で第1遮光層3c1及び第2遮光層3c2をゲート電極30gと電気的に接続できるので、平面的な領域が広がることを抑えることが可能となり、開口率を維持することができる。更に、画素ピッチを狭くする際に効果的である。   In addition, since the first light shielding layer 3c1 and the second light shielding layer 3c2 can be electrically connected to the gate electrode 30g with one contact hole CNT11 (or CNT12), it is possible to suppress the spread of the planar area, and the opening The rate can be maintained. Furthermore, it is effective when the pixel pitch is narrowed.

以上詳述したように、第3実施形態の液晶装置300によれば、上記実施形態の効果に加えて、以下に示す効果が得られる。   As described above in detail, according to the liquid crystal device 300 of the third embodiment, the following effects can be obtained in addition to the effects of the above embodiments.

(5)第3実施形態の液晶装置300によれば、第1遮光層3c1及び第2遮光層3c2が、ゲート電極30gと電気的に接続されているので、フローティングの場合のように電位がばらつくなどトランジスター特性が変動することを抑えることができる。更に、1つのコンタクトホールCNT11(又はCNT12)で接続されているので、開口率を大きく低下させることを抑えることができる。また、画素ピッチが狭くなった場合にも効果的に対応させることができる。更に、レイアウト上の制約を受けることが少ない。   (5) According to the liquid crystal device 300 of the third embodiment, since the first light shielding layer 3c1 and the second light shielding layer 3c2 are electrically connected to the gate electrode 30g, the potential varies as in the case of floating. For example, the transistor characteristics can be prevented from changing. Furthermore, since it is connected by one contact hole CNT11 (or CNT12), it is possible to suppress the aperture ratio from being greatly reduced. Further, it is possible to effectively cope with a case where the pixel pitch is narrowed. Furthermore, there are few restrictions on layout.

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。   The aspect of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. It is included in the range. Moreover, it can also implement with the following forms.

(変形例1)
上記したように、周辺領域E1の遮光層は、第1遮光層3c1のみに限定されず、第1遮光層3c1と第2遮光層3c2との2層を配置するようにしてもよい。
(Modification 1)
As described above, the light shielding layer in the peripheral region E1 is not limited to the first light shielding layer 3c1, and two layers of the first light shielding layer 3c1 and the second light shielding layer 3c2 may be arranged.

(変形例2)
上記した第1実施形態の第2遮光層3c2は、フローティング状態であることに限定されず、例えば、コンタクトホールを設けてゲート電極30gと電気的に接続するようにしてもよい。
(Modification 2)
The second light shielding layer 3c2 of the first embodiment described above is not limited to being in a floating state. For example, a contact hole may be provided to be electrically connected to the gate electrode 30g.

3a…走査線、3b…容量線、3c1…第1遮光層、3c2…第2遮光層、6a…データ線、10…素子基板、10a…第1基材、11a…第1絶縁層、11b…第2絶縁層、11c…第3層間絶縁層、11d…第4層間絶縁層、11e…第5層間絶縁層、11g…ゲート絶縁層、14…シール材、15…液晶層、16…容量素子、16a…第1容量電極、16b…第2容量電極、16c…誘電体膜、18…遮光膜、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28…第1配向膜、29…配線、30…トランジスター、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…ゲート電極、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…対向電極、32…第2配向膜、33…絶縁層、65…外部接続用端子、100,200,300…液晶装置、301…第1トランジスター、302…第2トランジスター、1000…プロジェクター、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投写レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン、1400…投写光学系。   3a ... scanning line, 3b ... capacitance line, 3c1 ... first light shielding layer, 3c2 ... second light shielding layer, 6a ... data line, 10 ... element substrate, 10a ... first base material, 11a ... first insulating layer, 11b ... 2nd insulating layer, 11c ... 3rd interlayer insulating layer, 11d ... 4th interlayer insulating layer, 11e ... 5th interlayer insulating layer, 11g ... Gate insulating layer, 14 ... Sealing material, 15 ... Liquid crystal layer, 16 ... Capacitance element, 16a ... 1st capacity electrode, 16b ... 2nd capacity electrode, 16c ... Dielectric film, 18 ... Light shielding film, 20 ... Opposite substrate, 20a ... 2nd base material, 22 ... Data line drive circuit, 24 ... Scan line drive circuit , 25 ... inspection circuit, 26 ... vertical conduction part, 27 ... pixel electrode, 28 ... first alignment film, 29 ... wiring, 30 ... transistor, 30a ... semiconductor layer, 30c ... channel region, 30d ... pixel electrode side source / drain region 30d1... Pixel electrode side LDD region, 0 g: gate electrode, 30 s: data line side source / drain region, 30 s 1: data line side LDD region, 31 ... counter electrode, 32 ... second alignment film, 33 ... insulating layer, 65 ... terminal for external connection, 100, 200, DESCRIPTION OF SYMBOLS 300 ... Liquid crystal device 301 ... 1st transistor 302 ... 2nd transistor 1000 ... Projector 1100 ... Polarized illumination apparatus 1101 ... Lamp unit 1102 ... Integrator lens 1103 ... Polarization conversion element 1104, 1105 ... Dichroic mirror, 1106, 1107, 1108 ... reflective mirror, 1201, 1202, 1203, 1204, 1205 ... relay lens, 1206 ... cross dichroic prism, 1207 ... projection lens, 1210, 1220, 1230 ... liquid crystal light valve, 1300 ... screen, 1 00 ... projection optical system.

Claims (6)

基板と、
前記基板上に配置された液晶層と、
前記基板と前記液晶層との間に配置された第1遮光層と、
前記第1遮光層と前記液晶層との間に配置された第2遮光層と、
表示領域における前記第2遮光層と前記液晶層との間に設けられた第1トランジスターと、
前記表示領域の周辺の領域である周辺領域における前記第1遮光層と前記液晶層との間に設けられた第2トランジスターと、
を備え、
前記第1トランジスターは、少なくとも前記第2遮光層と平面視で重なるように配置され、
前記第2トランジスターは、少なくとも前記第1遮光層と平面視で重なるように配置されていることを特徴とする液晶装置。
A substrate,
A liquid crystal layer disposed on the substrate;
A first light-shielding layer disposed between the substrate and the liquid crystal layer;
A second light-shielding layer disposed between the first light-shielding layer and the liquid crystal layer;
A first transistor provided between the second light-shielding layer and the liquid crystal layer in a display region;
A second transistor provided between the first light-shielding layer and the liquid crystal layer in a peripheral region that is a peripheral region of the display region;
With
The first transistor is disposed so as to overlap at least the second light shielding layer in plan view,
The liquid crystal device, wherein the second transistor is arranged to overlap at least the first light shielding layer in a plan view.
請求項1に記載の液晶装置であって、
前記第1トランジスターは、前記第1遮光層及び前記第2遮光層と平面視で重なるように配置されていることを特徴とする液晶装置。
The liquid crystal device according to claim 1,
The liquid crystal device, wherein the first transistor is arranged to overlap the first light shielding layer and the second light shielding layer in a plan view.
請求項1又は請求項2に記載の液晶装置であって、
前記第1遮光層と前記第2遮光層とは、前記第1トランジスターのゲート電極と、1つのコンタクトホールによって電気的に接続されていることを特徴とする液晶装置。
The liquid crystal device according to claim 1 or 2,
The liquid crystal device, wherein the first light shielding layer and the second light shielding layer are electrically connected to the gate electrode of the first transistor through one contact hole.
請求項1乃至請求項3のいずれか一項に記載の液晶装置であって、
前記第1遮光層及び前記第2遮光層のうち少なくとも一方は、光反射性を有する材料であることを特徴とする液晶装置。
The liquid crystal device according to any one of claims 1 to 3,
At least one of the first light-shielding layer and the second light-shielding layer is a light-reflective material.
請求項4に記載の液晶装置であって、
前記第1遮光層及び前記第2遮光層の材料は、タングステンシリサイドであることを特徴とする液晶装置。
The liquid crystal device according to claim 4,
The liquid crystal device according to claim 1, wherein a material of the first light shielding layer and the second light shielding layer is tungsten silicide.
請求項1乃至請求項5のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the liquid crystal device according to any one of claims 1 to 5.
JP2015227375A 2015-10-29 2015-11-20 Liquid crystal device and electronic apparatus Pending JP2017097086A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015227375A JP2017097086A (en) 2015-11-20 2015-11-20 Liquid crystal device and electronic apparatus
US15/331,007 US10088727B2 (en) 2015-10-29 2016-10-21 Liquid crystal device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015227375A JP2017097086A (en) 2015-11-20 2015-11-20 Liquid crystal device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2017097086A true JP2017097086A (en) 2017-06-01

Family

ID=58803708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015227375A Pending JP2017097086A (en) 2015-10-29 2015-11-20 Liquid crystal device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2017097086A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117264A (en) * 2017-12-27 2019-07-18 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117264A (en) * 2017-12-27 2019-07-18 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2014212191A (en) Semiconductor device, electrooptical device, method of manufacturing semiconductor device, method of manufacturing electrooptical device, and electronic equipment
JP2016014757A (en) Electro-optic device and electronic equipment
JP6251955B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2016029431A (en) Electro-optic device, manufacturing method thereof, and electronic apparatus
JP6263944B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP5919890B2 (en) Electro-optical device and electronic apparatus
JP2013182144A (en) Electro-optic device and electronic apparatus
JP2017083679A (en) Display device and electronic apparatus
JP5754207B2 (en) Liquid crystal device and electronic device
JP2014142390A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2014228673A (en) Liquid crystal device, method for manufacturing liquid crystal device and electronic equipment
JP2012181308A (en) Electro-optical device and electronic device
JP2017097086A (en) Liquid crystal device and electronic apparatus
JP2015055816A (en) Substrate for electro-optic device, method for manufacturing substrate for electro-optic device, electro-optic device, and electronic equipment
JP2014182251A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP7409236B2 (en) Electro-optical devices and electronic equipment
JP7435087B2 (en) Electro-optical devices and electronic equipment
JP6303283B2 (en) Semiconductor device, electro-optical device, semiconductor device manufacturing method, and electronic apparatus
JP7028281B2 (en) Electro-optics and electronic devices
JP2017040847A (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP2022007339A (en) Electro-optic device and electronic apparatus
JP2014092691A (en) Liquid crystal device and electronic equipment
JP6236827B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2022015457A (en) Electro-optic device, electronic apparatus, electro-optic device manufacturing method
JP6361155B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus