JP2014122950A - Electro-optic device and electronic equipment - Google Patents

Electro-optic device and electronic equipment Download PDF

Info

Publication number
JP2014122950A
JP2014122950A JP2012277752A JP2012277752A JP2014122950A JP 2014122950 A JP2014122950 A JP 2014122950A JP 2012277752 A JP2012277752 A JP 2012277752A JP 2012277752 A JP2012277752 A JP 2012277752A JP 2014122950 A JP2014122950 A JP 2014122950A
Authority
JP
Japan
Prior art keywords
light
pixel electrode
electrode
film
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012277752A
Other languages
Japanese (ja)
Other versions
JP2014122950A5 (en
Inventor
Yoshitake Tateno
善丈 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012277752A priority Critical patent/JP2014122950A/en
Publication of JP2014122950A publication Critical patent/JP2014122950A/en
Publication of JP2014122950A5 publication Critical patent/JP2014122950A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device which has higher transmittance for light in a wavelength range where sensitivity is high in human visual sense characteristics and for light in a wavelength range where degradation by light is easily caused, and which is bright and reduces progression of degradation by light.SOLUTION: The electro-optic device comprises: an element substrate body 10a; and a storage capacitance 17 comprising a pixel electrode 15, a capacitive electrode 16 disposed between the element substrate body 10a and the pixel electrode 15 and opposing to the pixel electrode 15, and a dielectric layer 14. A spectral distribution of light transmitted through the element substrate body 10a and the storage capacitance 17 shows peaks in a wavelength range from 530 nm to 590 nm and in a wavelength range from 400 nm to 460 nm.

Description

本発明は、電気光学装置、及び当該電気光学装置を備えた電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus including the electro-optical device.

上記電気光学装置として、例えば液晶プロジェクターの光変調手段(ライトバルブ)として用いられるアクティブ駆動型の液晶装置が挙げられる。該液晶装置の画素は、画素電極と、画素電極をスイッチング制御するトランジスターと、画素電極に書き込まれた画像信号を保持するための蓄積容量とを含む画素回路を有している。   As the electro-optical device, for example, an active drive type liquid crystal device used as light modulation means (light valve) of a liquid crystal projector can be cited. A pixel of the liquid crystal device includes a pixel circuit including a pixel electrode, a transistor that controls switching of the pixel electrode, and a storage capacitor for holding an image signal written to the pixel electrode.

この種の液晶装置では、より明るく、より高いコントラストの画像表示が好ましく、光を変調する表示領域においては光を遮る要素を少なくし、且つ蓄積容量の容量値を大きくし、画素電極における画像信号の電位保持特性を高める必要があった。   In this type of liquid crystal device, brighter and higher contrast image display is preferable. In the display area where light is modulated, the number of elements that block light is reduced, and the capacitance value of the storage capacitor is increased, so that the image signal at the pixel electrode is increased. It was necessary to improve the potential holding characteristics.

このため、表示領域のうち光が透過可能な開口領域において、トランジスター素子の上層に設けられた透明導電膜と、該透明導電膜上に形成された透光性の誘電体膜と、該トランジスター素子に電気的に接続された透明な画素電極と、で構成された蓄積容量を備えた電気光学装置が提案されていた(特許文献1)。当該電気光学装置は、透明な膜で蓄積容量が構成されているため、光の利用効率(透過率)の低下を抑制しつつ、蓄積容量の大容量化を図ることができるとしている。   Therefore, a transparent conductive film provided in an upper layer of the transistor element, a translucent dielectric film formed on the transparent conductive film, and the transistor element in an opening region through which light can be transmitted in the display region There has been proposed an electro-optical device having a storage capacitor composed of a transparent pixel electrode electrically connected to (Patent Document 1). Since the electro-optical device has a storage capacitor made of a transparent film, the storage capacitor can be increased in capacity while suppressing a decrease in light utilization efficiency (transmittance).

特開2010−176119号公報JP 2010-176119 A

しかしながら、透光性の誘電体膜を挟んで透明導電膜と透明な画素電極とを単純に重ねただけでは、開口領域を透過する光がこれらの薄膜に吸収されたり、これら薄膜の界面で反射したりして、必ずしも所望の透過率を得ることができないおそれがあった。言い換えれば、画素の開口領域に透光性の蓄積容量を設けた場合に、開口領域を透過する光の透過率を最適化する必要があるという課題があった。   However, if a transparent conductive film and a transparent pixel electrode are simply stacked with a translucent dielectric film in between, the light transmitted through the aperture region is absorbed by these thin films or reflected at the interface between these thin films. As a result, the desired transmittance may not always be obtained. In other words, when a transparent storage capacitor is provided in the opening region of the pixel, there is a problem that it is necessary to optimize the transmittance of light transmitted through the opening region.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]本適用例に係る電気光学装置は、基板と、画素電極と、前記基板と前記画素電極との間で前記画素電極に対向配置された容量電極と、前記画素電極と前記容量電極との間に挟まれた誘電体層とを含む蓄積容量と、を備え、前記基板及び前記蓄積容量を透過する光の分光分布が、530nmから590nmの波長範囲と、400nmから460nmの波長範囲と、でピークを有することを特徴とする。   Application Example 1 An electro-optical device according to this application example includes a substrate, a pixel electrode, a capacitor electrode disposed opposite to the pixel electrode between the substrate and the pixel electrode, the pixel electrode, and the capacitor. A storage capacitor including a dielectric layer sandwiched between electrodes, and a spectral distribution of light transmitted through the substrate and the storage capacitor is a wavelength range of 530 nm to 590 nm and a wavelength range of 400 nm to 460 nm And has a peak.

本適用例に係る電気光学装置は、基板と、画素電極と容量電極と誘電体層とを含む蓄積容量と、を備え、基板及び蓄積容量を透過する光の分光分布が、530nmから590nmの波長範囲と、400nmから460nmの波長範囲と、で透過率が大きくなるピークを有するようになっている。
530nmから590nmの波長範囲の光は、人間の視感度特性で感度が高い波長範囲の光であり、表示の明るさに最も影響を及ぼす光に相当する。従って、人間の視感度特性で感度が高い波長範囲の光に対して高い透過率を有することで、より明るい表示の電気光学装置を提供することができる。
400nm〜460nmの波長範囲の光は、可視光域における短波長側の光であり、可視光域における長波長側の光と比べて、高い光エネルギーを有し、電気光学装置の劣化(光劣化)を進行させやすい。当該短波長側の光に対して高い透過率を有するということは、当該短波長側の光の吸収や反射が小さくなるということであり、当該短波長側の光の吸収や反射の影響が小さくなる。すなわち、当該短波長側の光の影響を受けにくく、当該短波長側の光による劣化が進行しにくくなる。従って、光の劣化が進行しにくく、耐光性に優れた、高信頼性の電気光学装置を提供することができる。
The electro-optical device according to this application example includes a substrate and a storage capacitor including a pixel electrode, a capacitor electrode, and a dielectric layer, and a spectral distribution of light transmitted through the substrate and the storage capacitor has a wavelength of 530 to 590 nm. It has a peak in which the transmittance increases in the range and the wavelength range from 400 nm to 460 nm.
Light in the wavelength range of 530 nm to 590 nm is light in a wavelength range with high sensitivity in human visibility characteristics, and corresponds to light that most affects the brightness of display. Accordingly, it is possible to provide a brighter electro-optical device by having a high transmittance with respect to light in a wavelength range with high sensitivity to human visibility.
The light in the wavelength range of 400 nm to 460 nm is light on the short wavelength side in the visible light range, has higher light energy than the light on the long wavelength side in the visible light range, and deteriorates the electro-optical device (light degradation). ) Is easy to proceed. Having a high transmittance for the light on the short wavelength side means that the absorption and reflection of the light on the short wavelength side is small, and the influence of the absorption and reflection of the light on the short wavelength side is small. Become. That is, it is difficult to be affected by the light on the short wavelength side, and deterioration due to the light on the short wavelength side is less likely to proceed. Therefore, it is possible to provide a highly reliable electro-optical device that is less prone to light degradation and excellent in light resistance.

[適用例2]上記適用例に記載の電気光学装置において、前記誘電体層は、第1の誘電体膜と、第2の誘電体膜と、を含むことが好ましい。   Application Example 2 In the electro-optical device according to the application example described above, it is preferable that the dielectric layer includes a first dielectric film and a second dielectric film.

第1の誘電体膜に欠陥(例えば、ピンホール)が生じた場合に、第1の誘電体膜の欠陥個所は第2の誘電体膜で補償される。すなわち、誘電体層を、第1の誘電体膜と、第2の誘電体膜とを含んで構成することによって、誘電体層の欠陥密度を小さくし、誘電体層をより薄膜化することがきる。誘電体層を薄膜化することで、誘電体層は、可視光域の光に対して高い透明性を有する、すなわち530nmから590nmの波長範囲の光と、400nmから460nmの波長範囲の光とに対して、高い透過率を有するようになる。   When a defect (for example, a pinhole) occurs in the first dielectric film, the defect portion of the first dielectric film is compensated by the second dielectric film. In other words, by configuring the dielectric layer to include the first dielectric film and the second dielectric film, the defect density of the dielectric layer can be reduced, and the dielectric layer can be made thinner. Yes. By reducing the thickness of the dielectric layer, the dielectric layer has high transparency with respect to light in the visible light range, that is, light in the wavelength range of 530 nm to 590 nm and light in the wavelength range of 400 nm to 460 nm. On the other hand, it has a high transmittance.

[適用例3]上記適用例に記載の電気光学装置において、前記第1の誘電体膜は酸化ハフニウムであり、前記第2の誘電体膜は酸化アルミニウムであることが好ましい。   Application Example 3 In the electro-optical device according to the application example described above, it is preferable that the first dielectric film is hafnium oxide and the second dielectric film is aluminum oxide.

第1の誘電体膜の構成材料である酸化ハフニウムは、誘電率が大きいという特長を有し、第2の誘電体膜の構成材料である酸化アルミニウムは、リーク電流が小さいという特長を有している。誘電体層を酸化ハフニウムと酸化アルミニウムとの積層構造とすることで、大きな容量密度を有し、低リーク電流で耐圧性に優れた容量素子(蓄積容量)を形成することができる。   Hafnium oxide, which is a constituent material of the first dielectric film, has a feature that the dielectric constant is large, and aluminum oxide, which is a constituent material of the second dielectric film, has a feature that the leakage current is small. Yes. When the dielectric layer has a stacked structure of hafnium oxide and aluminum oxide, a capacitor element (storage capacitor) having a large capacitance density, a low leakage current, and an excellent withstand voltage can be formed.

[適用例4]上記適用例に記載の電気光学装置において、前記画素電極及び前記容量電極はITO膜であり、前記画素電極の膜厚及び前記容量電極の膜厚は126nmから154nmの範囲にあることが好ましい。   Application Example 4 In the electro-optical device according to the application example, the pixel electrode and the capacitor electrode are ITO films, and the film thickness of the pixel electrode and the film thickness of the capacitor electrode are in the range of 126 nm to 154 nm. It is preferable.

画素電極及び容量電極を透過する光の一部が、画素電極及び容量電極とこれに接する他の膜(層)の界面で反射(多重反射)され、当該反射光と、画素電極及び容量電極を透過する光との間で光の干渉(多重干渉)が生じる場合に、画素電極及び容量電極を透過する光の透過率は、画素電極及び容量電極の光路長(膜厚×屈折率)や光の波長などによって変化する。例えば、画素電極及び容量電極を透過する光の波長によっては、当該光の干渉によって光が減衰し、画素電極及び容量電極を透過する光の透過率が低下する場合がある。
画素電極の膜厚及び容量電極の膜厚が126nmから154nmの範囲にあると、530nmから590nmの波長範囲の光、及び400nmから460nmの波長範囲の光に対して、当該光の干渉による光の減衰が抑制され、画素電極及び容量電極を透過する光の透過率の低下が抑制される。従って、画素電極の膜厚及び容量電極の膜厚が126nmから154nmの範囲にあると、蓄積容量は、530nmから590nmの波長範囲と、400nmから460nmの波長範囲とで、高い透過率を有するようになる。
Part of the light transmitted through the pixel electrode and the capacitor electrode is reflected (multiple reflection) at the interface between the pixel electrode and the capacitor electrode and another film (layer) in contact with the pixel electrode and the capacitor electrode. When light interference (multiple interference) occurs between the transmitted light and the transmitted light, the transmittance of the light transmitted through the pixel electrode and the capacitor electrode is the optical path length (film thickness × refractive index) or light of the pixel electrode and the capacitor electrode. It depends on the wavelength of For example, depending on the wavelength of light transmitted through the pixel electrode and the capacitor electrode, the light may be attenuated by the interference of the light, and the transmittance of the light transmitted through the pixel electrode and the capacitor electrode may be reduced.
When the pixel electrode film thickness and the capacitor electrode film thickness are in the range of 126 nm to 154 nm, the light due to the interference of the light with respect to the light in the wavelength range of 530 nm to 590 nm and the light in the wavelength range of 400 nm to 460 nm is transmitted. Attenuation is suppressed, and a decrease in the transmittance of light transmitted through the pixel electrode and the capacitor electrode is suppressed. Accordingly, when the film thickness of the pixel electrode and the film thickness of the capacitor electrode are in the range of 126 nm to 154 nm, the storage capacitor has a high transmittance in the wavelength range of 530 nm to 590 nm and in the wavelength range of 400 nm to 460 nm. become.

[適用例5]上記適用例に記載の電気光学装置において、前記画素電極の膜厚は140nmから154nmの範囲にあり、前記容量電極の膜厚は126nmから140nmの範囲にあることが好ましい。   Application Example 5 In the electro-optical device according to the application example described above, it is preferable that the pixel electrode has a film thickness in the range of 140 nm to 154 nm, and the capacitor electrode has a film thickness in the range of 126 nm to 140 nm.

ITO膜で構成される透明電極(画素電極、容量電極)の膜厚が140nmである蓄積容量は、明るい環境下で人間の目が最も高感度となる波長(555nm)付近で、光の透過率が大きくなるピークを有し、より明るい表示を提供することができる。
透明電極の膜厚が140nmより薄くなると、透過率が大きくなるピークの波長(ピーク波長)は555nmよりも短波長側にシフトし、透明電極の膜厚が140nmより厚くなると、ピーク波長は555nmよりも長波長側にシフトする。画素電極の膜厚を140nmから154nmの範囲に設定し(140nmよりも厚くし)、容量電極の膜厚を126nmから140nmの範囲に設定すると(140nmよりも薄くすると)、画素電極の膜厚を140nmよりも厚くしたことの影響と、容量電極の膜厚を140nmよりも薄くしたことの影響とが相殺され、画素電極及び容量電極の膜厚が140nmである場合と略同様のピーク波長を有するようになる。すなわち、本適用例の蓄積容量は、明るい環境下で人間の目が最も高感度となる波長(555nm)付近で透過率が大きくなるピークを有するので、より明るい表示を提供することができる。
A storage capacitor having a transparent electrode (pixel electrode, capacitor electrode) film thickness of 140 nm made of an ITO film has a light transmittance near a wavelength (555 nm) at which the human eye is most sensitive in a bright environment. Can have a larger peak and provide a brighter display.
When the film thickness of the transparent electrode is thinner than 140 nm, the peak wavelength (peak wavelength) at which the transmittance increases is shifted to a shorter wavelength side than 555 nm, and when the film thickness of the transparent electrode is thicker than 140 nm, the peak wavelength is from 555 nm. Shift to the longer wavelength side. When the film thickness of the pixel electrode is set in the range of 140 nm to 154 nm (thicker than 140 nm) and the film thickness of the capacitor electrode is set in the range of 126 nm to 140 nm (thinner than 140 nm), the film thickness of the pixel electrode is increased. The influence of having a thickness greater than 140 nm and the effect of making the thickness of the capacitor electrode thinner than 140 nm are offset, and the peak wavelength is substantially the same as when the thickness of the pixel electrode and the capacitance electrode is 140 nm. It becomes like this. That is, the storage capacity of this application example has a peak in which the transmittance increases in the vicinity of the wavelength (555 nm) at which the human eye has the highest sensitivity in a bright environment, so that a brighter display can be provided.

[適用例6]上記適用例に記載の電気光学装置において、前記画素電極の膜厚は126nmから140nmの範囲にあり、前記容量電極の膜厚は140nmから154nmの範囲にあることが好ましい。   Application Example 6 In the electro-optical device according to the application example described above, it is preferable that the pixel electrode has a film thickness in the range of 126 nm to 140 nm, and the capacitor electrode has a film thickness in the range of 140 nm to 154 nm.

ITO膜で構成される透明電極(画素電極、容量電極)の膜厚が140nmである蓄積容量は、明るい環境下で人間の目が最も高感度となる波長(555nm)付近で、光の透過率が大きくなるピークを有し、より明るい表示を提供することができる。
透明電極の膜厚が140nmより薄くなると、透過率が大きくなる光の波長(ピーク波長)は555nmよりも短波長側にシフトし、透明電極の膜厚が140nmより厚くなると、ピーク波長は555nmよりも長波長側にシフトする。画素電極の膜厚を126nmから140nmの範囲に設定し(140nmよりも薄くし)、容量電極の膜厚を140nmから154nmの範囲に設定すると(140nmよりも厚くすると)、画素電極の膜厚を140nmよりも薄くしたことの影響と、容量電極の膜厚を140nmよりも厚くしたことの影響とが相殺され、画素電極及び容量電極の膜厚が140nmである場合と略同様のピーク波長を有するようになる。すなわち、本適用例の蓄積容量は、明るい環境下で人間の目が最も高感度となる波長(555nm)付近で透過率が大きくなるピークを有するので、より明るい表示を提供することができる。
A storage capacitor having a transparent electrode (pixel electrode, capacitor electrode) film thickness of 140 nm made of an ITO film has a light transmittance near a wavelength (555 nm) at which the human eye is most sensitive in a bright environment. Can have a larger peak and provide a brighter display.
When the film thickness of the transparent electrode is thinner than 140 nm, the wavelength (peak wavelength) of light that increases the transmittance shifts to a shorter wavelength side than 555 nm, and when the film thickness of the transparent electrode is larger than 140 nm, the peak wavelength is from 555 nm. Shift to the longer wavelength side. When the film thickness of the pixel electrode is set in the range of 126 nm to 140 nm (less than 140 nm) and the film thickness of the capacitor electrode is set in the range of 140 nm to 154 nm (when thicker than 140 nm), the film thickness of the pixel electrode is increased. The effect of making the thickness thinner than 140 nm and the effect of making the thickness of the capacitive electrode thicker than 140 nm are offset, and the pixel electrode and the capacitive electrode have substantially the same peak wavelength as when the thickness is 140 nm. It becomes like this. That is, the storage capacity of this application example has a peak in which the transmittance increases in the vicinity of the wavelength (555 nm) at which the human eye has the highest sensitivity in a bright environment, so that a brighter display can be provided.

[適用例7]上記適用例に記載の電気光学装置において、前記誘電体層は前記第1の誘電体膜と前記第2の誘電体膜とが交互に積層された多層膜であり、前記誘電体層の膜厚は20nmから50nmの範囲にあることが好ましい。   Application Example 7 In the electro-optical device according to the application example, the dielectric layer is a multilayer film in which the first dielectric film and the second dielectric film are alternately stacked, and the dielectric layer The thickness of the body layer is preferably in the range of 20 nm to 50 nm.

誘電体層の膜厚は20nmから50nmの範囲にあり、誘電体層は極めて薄い薄膜であるので、可視光に対して高い透明性を有している。すなわち、誘電体層は、530nmから590nmの波長範囲の光と、400nmから460nmの波長範囲の光とに対して、高い透過率を有するようになる。   The film thickness of the dielectric layer is in the range of 20 nm to 50 nm, and since the dielectric layer is a very thin thin film, it has high transparency to visible light. That is, the dielectric layer has a high transmittance with respect to light in the wavelength range of 530 nm to 590 nm and light in the wavelength range of 400 nm to 460 nm.

[適用例8]本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えていることを特徴とする。   Application Example 8 An electronic apparatus according to this application example includes the electro-optical device described in the application example.

本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備え、人間の視感度特性で感度が高い波長範囲の光が高効率で活用され、光劣化が進行しやすい波長範囲の光の影響が小さくなっているので、明るい表示品位と優れた耐光性(高い信頼性)とを有する。例えば、投射型表示装置、投射型のHUD(ヘッドアップディスプレイ)、直視型のHMD(ヘッドマウントディスプレイ)、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、POSなどの情報端末機器、電子手帳などの電子機器に、上記適用例に記載の電気光学装置を適用させることができる。   An electronic apparatus according to this application example includes the electro-optical device according to the application example described above, and has a wavelength range in which light having a high sensitivity in human visual sensitivity characteristics is used with high efficiency and light degradation is likely to proceed. Since the influence of light is reduced, it has bright display quality and excellent light resistance (high reliability). For example, a projection display device, a projection type HUD (head-up display), a direct-view type HMD (head-mounted display), an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type or a monitor direct-view type video recorder The electro-optical device described in the application example can be applied to an electronic terminal device such as an information terminal device such as a car navigation system, a POS, or an electronic notebook.

(a)は実施形態1に係る液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。(A) is a schematic plan view which shows the structure of the liquid crystal device which concerns on Embodiment 1, (b) is a schematic sectional drawing cut | disconnected by the H-H 'line | wire of (a). 実施形態1に係る液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device according to the first embodiment. 画素の配置を示す概略平面図。The schematic plan view which shows arrangement | positioning of a pixel. (a)は画素における薄膜トランジスター及び信号線の配置を示す概略平面図、(b)は画素における容量電極及び画素電極の配置を示す概略平面図。(A) is a schematic plan view which shows arrangement | positioning of the thin-film transistor and signal line in a pixel, (b) is a schematic plan view which shows arrangement | positioning of the capacitive electrode and pixel electrode in a pixel. 図4のA−A’線で切った画素の構造を示す概略断面図。FIG. 5 is a schematic cross-sectional view illustrating the structure of a pixel cut along line A-A ′ in FIG. 4. 図3のB−B’線で切った画素の構造を示す概略断面図。FIG. 4 is a schematic cross-sectional view illustrating the structure of a pixel cut along line B-B ′ in FIG. 3. 開口領域を透過する光の進路を示す模式図。The schematic diagram which shows the course of the light which permeate | transmits an opening area | region. 画素電極の膜厚及び容量電極の膜厚を同じ膜厚で変化させた場合の分光特性。Spectral characteristics when the film thickness of the pixel electrode and the film thickness of the capacitor electrode are changed with the same film thickness. 画素電極の膜厚を140nmとし、容量電極の膜厚を140nmから182nmに変化させた場合の分光特性。Spectral characteristics when the thickness of the pixel electrode is 140 nm and the thickness of the capacitor electrode is changed from 140 nm to 182 nm. 画素電極の膜厚を140nmとし、容量電極の膜厚を140nmから98nmに変化させた場合の分光特性。Spectral characteristics when the thickness of the pixel electrode is 140 nm and the thickness of the capacitor electrode is changed from 140 nm to 98 nm. 容量電極の膜厚を140nmとし、画素電極の膜厚を140nmから182nmに変化させた場合の分光特性。Spectral characteristics when the thickness of the capacitor electrode is 140 nm and the thickness of the pixel electrode is changed from 140 nm to 182 nm. 容量電極の膜厚を140nmとし、画素電極の膜厚を140nmから98nmに変化させた場合の分光特性。Spectral characteristics when the thickness of the capacitor electrode is 140 nm and the thickness of the pixel electrode is changed from 140 nm to 98 nm. 画素電極または容量電極の一方を140nmより薄くし、他方を140nmよりも厚くした場合の分光特性。Spectral characteristics when one of the pixel electrode or the capacitor electrode is thinner than 140 nm and the other is thicker than 140 nm. 電子機器としての投射型表示装置の構成を示す概略図。Schematic which shows the structure of the projection type display apparatus as an electronic device.

以下、図面を参照して、本発明の実施形態について説明する。係る実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の各図においては、各層や各部位を図面上で認識可能な程度の大きさとするため、各層や各部位の縮尺を実際とは異ならせしめてある。   Embodiments of the present invention will be described below with reference to the drawings. Such embodiment shows one mode of the present invention, does not limit the present invention, and can be arbitrarily changed within the scope of the technical idea of the present invention. In each of the following drawings, the scale of each layer or each part is made different from the actual scale so that each layer or each part can be recognized on the drawing.

(実施形態1)
「液晶装置の概要」
実施形態1に係る液晶装置100は、電気光学装置の一例であり、薄膜トランジスター(以降、TFTと称す)30を備えた透過型の液晶装置である。本実施形態に係る液晶装置100は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子として好適に使用することができるものである。
(Embodiment 1)
"Outline of LCD device"
The liquid crystal device 100 according to the first embodiment is an example of an electro-optical device, and is a transmissive liquid crystal device including a thin film transistor (hereinafter referred to as TFT) 30. The liquid crystal device 100 according to the present embodiment can be suitably used as, for example, a light modulation element of a projection display device (liquid crystal projector) described later.

まず、本実施形態に係る液晶装置100の全体構成について、図1及び図2を参照して説明する。
図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
First, the overall configuration of the liquid crystal device 100 according to the present embodiment will be described with reference to FIGS. 1 and 2.
1A is a schematic plan view showing the configuration of the liquid crystal device, FIG. 1B is a schematic cross-sectional view taken along line HH ′ of FIG. 1A, and FIG. 2 is an electrical configuration of the liquid crystal device. FIG.

図1(a)及び(b)に示すように、液晶装置100は、対向配置された素子基板10及び対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。   As shown in FIGS. 1A and 1B, the liquid crystal device 100 includes an element substrate 10 and a counter substrate 20 that are arranged to face each other, and a liquid crystal layer 50 that is sandwiched between the pair of substrates.

素子基板10は、対向基板20よりも一回り大きい。素子基板10と対向基板20とは、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。   The element substrate 10 is slightly larger than the counter substrate 20. The element substrate 10 and the counter substrate 20 are bonded via a seal material 40 arranged in a frame shape, and liquid crystal having positive or negative dielectric anisotropy is sealed in the gap to form a liquid crystal layer 50. Yes. For the sealing material 40, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. A spacer (not shown) is mixed in the sealing material 40 to keep the distance between the pair of substrates constant.

額縁状に配置されたシール材40の内側には、同じく額縁状に遮光膜21が設けられている。遮光膜21は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜21の内側が表示領域Eとなっている。表示領域Eには、マトリックス状に画素Pが複数配置されている。表示領域Eは、表示に寄与する有効な複数の画素Pを囲むように配置された複数のダミー画素を含んでいるとしてもよい。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。   A light shielding film 21 is similarly provided in a frame shape inside the sealing material 40 arranged in a frame shape. The light shielding film 21 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding film 21 is a display region E. In the display area E, a plurality of pixels P are arranged in a matrix. The display area E may include a plurality of dummy pixels arranged so as to surround a plurality of effective pixels P that contribute to display. Although not shown in FIG. 1, the display area E is also provided with a light-shielding portion that divides a plurality of pixels P in a plane.

素子基板10の複数の外部接続用端子104が配列した1辺部と該1辺部に沿ったシール材40との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子104に接続されている。
以降、該1辺部に沿った方向をX方向、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向、及び素子基板10から対向基板20に向かう方向をZ方向として説明する。
A data line driving circuit 101 is provided between one side portion on which the plurality of external connection terminals 104 of the element substrate 10 are arranged and the sealing material 40 along the one side portion. Further, an inspection circuit 103 is provided inside the sealing material 40 along the other one side facing the one side. Further, a scanning line driving circuit 102 is provided inside the sealing material 40 along the other two sides orthogonal to the one side and facing each other. A plurality of wirings 105 that connect the two scanning line driving circuits 102 are provided inside the sealing material 40 on the other side facing the one side. Wirings connected to the data line driving circuit 101 and the scanning line driving circuit 102 are connected to a plurality of external connection terminals 104 arranged along the one side.
Hereinafter, the direction along the one side is the X direction, the direction along the other two sides orthogonal to the one side and facing each other is the Y direction, and the direction from the element substrate 10 toward the counter substrate 20 is Z. This will be described as a direction.

図1(b)に示すように、素子基板10は、素子基板本体10a、並びに素子基板本体10aの液晶層50側の面に形成された薄膜トランジスター(Thin Film Transistor;以降TFTと称す)30や画素電極15、及び画素電極15を覆う配向膜18などを有している。素子基板本体10aは、例えば石英やガラスなどの透明材料で構成されている。また、TFT30や画素電極15は画素Pの構成要素であり、画素PはX方向及びY方向にマトリックス状に配列されている。画素Pの詳細は、後述する。
なお、素子基板本体10aは、本発明における「基板」の一例である。
As shown in FIG. 1B, the element substrate 10 includes an element substrate main body 10a, and a thin film transistor (hereinafter referred to as TFT) 30 formed on the surface of the element substrate main body 10a on the liquid crystal layer 50 side. The pixel electrode 15 and the alignment film 18 that covers the pixel electrode 15 are included. The element substrate body 10a is made of a transparent material such as quartz or glass. The TFT 30 and the pixel electrode 15 are components of the pixel P, and the pixels P are arranged in a matrix in the X direction and the Y direction. Details of the pixel P will be described later.
The element substrate main body 10a is an example of the “substrate” in the present invention.

対向基板20は、対向基板本体20a、並びに対向基板本体20aの液晶層50側の面に順に積層された遮光膜21、層間絶縁膜22、対向電極23、及び配向膜24などを有している。
対向基板本体20aは、例えば石英やガラスなどの透明材料で構成されている。
The counter substrate 20 includes a counter substrate body 20a, a light shielding film 21, an interlayer insulating film 22, a counter electrode 23, an alignment film 24, and the like, which are sequentially stacked on the surface of the counter substrate body 20a on the liquid crystal layer 50 side. .
The counter substrate body 20a is made of a transparent material such as quartz or glass.

遮光膜21は、図1(a)に示すように平面視でデータ線駆動回路101や走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   As shown in FIG. 1A, the light shielding film 21 is provided in a frame shape at a position overlapping the data line driving circuit 101, the scanning line driving circuit 102, and the inspection circuit 103 in plan view. Thus, the light incident from the counter substrate 20 side is shielded, and the malfunction of the peripheral circuits including these drive circuits due to the light is prevented. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

層間絶縁膜22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜21を覆うように設けられている。また、層間絶縁膜22は、遮光膜21によって基板上に生ずる凹凸を緩和する平坦化層としても機能している。このような層間絶縁膜22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。   The interlayer insulating film 22 is made of an inorganic material such as silicon oxide, for example, and is provided so as to cover the light shielding film 21 with light transmittance. In addition, the interlayer insulating film 22 also functions as a planarizing layer that relaxes unevenness generated on the substrate by the light shielding film 21. As a method for forming the interlayer insulating film 22, for example, a method of forming a film using a plasma CVD method or the like can be given.

対向電極23は、例えばITOなどの透明導電膜からなり、層間絶縁膜22を覆うと共に、表示領域Eに亘って形成される。対向電極23は、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続されている。   The counter electrode 23 is made of a transparent conductive film such as ITO, for example, covers the interlayer insulating film 22 and is formed over the display region E. The counter electrode 23 is electrically connected to the wiring on the element substrate 10 side by vertical conduction portions 106 provided at the four corners of the counter substrate 20 as shown in FIG.

画素電極15を覆う配向膜18及び対向電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて設定されており、本実施形態では、酸化シリコンなどの無機材料の斜め蒸着膜(無機配向膜)で構成されている。また、配向膜18,24は、ポリイミドなどの有機配向膜を使用してもよい。   The alignment film 18 that covers the pixel electrode 15 and the alignment film 24 that covers the counter electrode 23 are set based on the optical design of the liquid crystal device 100. In this embodiment, an obliquely deposited film (inorganic film) of an inorganic material such as silicon oxide is used. Alignment film). The alignment films 18 and 24 may be organic alignment films such as polyimide.

図2に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3a及び複数のデータ線6aと、走査線3aに対して平行に延在する容量線3bと、を有する。   As shown in FIG. 2, the liquid crystal device 100 extends in parallel to the scanning lines 3 a and a plurality of scanning lines 3 a and a plurality of data lines 6 a as signal lines that are insulated and orthogonal to each other at least in the display region E. Capacitance line 3b.

走査線3aとデータ線6aとにより区分された領域に、画素電極15と、TFT30と、蓄積容量17とが設けられ、これらが画素Pの画素回路を構成している。   A pixel electrode 15, a TFT 30, and a storage capacitor 17 are provided in an area divided by the scanning line 3a and the data line 6a, and these constitute a pixel circuit of the pixel P.

走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。   The scanning line 3 a is electrically connected to the gate of the TFT 30, and the data line 6 a is electrically connected to the source of the TFT 30. The pixel electrode 15 is electrically connected to the drain of the TFT 30.

データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。   The data line 6a is connected to the data line driving circuit 101 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 101 to the pixels P. The scanning line 3a is connected to a scanning line driving circuit 102 (see FIG. 1), and supplies scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 102 to each pixel P. The image signals D1 to Dn supplied from the data line driving circuit 101 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 102 supplies the scanning signals SC1 to SCm to the scanning line 3a in a pulse-sequential manner at a predetermined timing.

液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された対向電極23との間で一定期間保持される。   In the liquid crystal device 100, the TFT 30 that is a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6a are supplied to the pixel electrode 15 at a predetermined timing. It is the structure written in. The predetermined level of image signals D1 to Dn written to the liquid crystal layer 50 through the pixel electrode 15 are held for a certain period between the pixel electrode 15 and the counter electrode 23 arranged to face each other through the liquid crystal layer 50. The

保持された画像信号D1〜Dnがリークするのを防止するために、画素電極15と対向電極23との間に形成される液晶容量と並列に蓄積容量17が接続されている。蓄積容量17は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは後述するが、蓄積容量17を構成する一対の透光性電極のうちの一方が容量線3bとして機能している。   In order to prevent the retained image signals D1 to Dn from leaking, a storage capacitor 17 is connected in parallel with the liquid crystal capacitor formed between the pixel electrode 15 and the counter electrode 23. The storage capacitor 17 is provided between the drain of the TFT 30 and the capacitor line 3b. As will be described in detail later, one of the pair of translucent electrodes constituting the storage capacitor 17 functions as the capacitor line 3b.

なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。   Note that a data line 6a is connected to the inspection circuit 103 shown in FIG. 1A, and an operation defect or the like of the liquid crystal device 100 is confirmed by detecting the image signal in the manufacturing process of the liquid crystal device 100. Although it can be configured, it is omitted in the equivalent circuit of FIG. The inspection circuit 103 includes a sampling circuit that samples the image signal and supplies it to the data line 6a, and a precharge circuit that supplies a precharge signal of a predetermined voltage level to the data line 6a prior to the image signal. Also good.

このような液晶装置100は透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きくて明表示となるノーマリーホワイトモードや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さくて暗表示となるノーマリーブラックモードの光学設計が採用される。光学設計に応じて、光の入射側と射出側とにそれぞれ偏光素子(図示省略)が配置されて用いられる。   Such a liquid crystal device 100 is a transmission type, and the transmittance of the pixel P when the voltage is not applied is larger than the transmittance when the voltage is applied, and a normally white mode where a bright display is obtained, or when no voltage is applied. The normally black mode optical design is adopted in which the transmittance of the pixel P is smaller than the transmittance at the time of voltage application and dark display is achieved. Depending on the optical design, polarizing elements (not shown) are respectively used on the light incident side and the light emitting side.

「画素の概要」
次に、画素Pの概要について、図3〜図6を参照して説明する。
図3は液晶装置における画素の配置を示す概略平面図、図4(a)は画素における薄膜トランジスター及び信号線の配置を示す概略平面図、同図(b)は画素における蓄積容量を構成する容量電極及び画素電極の配置を示す概略平面図、図5は図4のA−A’線で切った画素の構造を示す概略断面図、図6は図3のB−B’線で切った画素の構造を示す概略断面図である。
"Pixel overview"
Next, an outline of the pixel P will be described with reference to FIGS.
3 is a schematic plan view showing the arrangement of pixels in the liquid crystal device, FIG. 4A is a schematic plan view showing the arrangement of thin film transistors and signal lines in the pixel, and FIG. 3B is a capacitor constituting a storage capacitor in the pixel. 5 is a schematic plan view showing the arrangement of electrodes and pixel electrodes, FIG. 5 is a schematic cross-sectional view showing the structure of the pixel cut along line AA ′ in FIG. 4, and FIG. 6 is a pixel cut along line BB ′ in FIG. It is a schematic sectional drawing which shows this structure.

図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形(略正方形)の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。   As shown in FIG. 3, the pixel P in the liquid crystal device 100 has, for example, a substantially quadrangular (substantially square) opening region in a plan view. The opening area is surrounded by a light-shielding non-opening area extending in the X direction and the Y direction and provided in a lattice shape.

X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。走査線3aは遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。   A scanning line 3a shown in FIG. 2 is provided in the non-opening region extending in the X direction. The scanning line 3a uses a light-shielding conductive member, and at least a part of the non-opening region is constituted by the scanning line 3a.

同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aが設けられている。データ線6aも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。   Similarly, a data line 6a shown in FIG. 2 is provided in the non-opening region extending in the Y direction. The data line 6a also uses a light-shielding conductive member, and at least a part of the non-opening region is constituted by these.

非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光膜21によっても構成されている。   The non-opening region is formed not only by the signal lines provided on the element substrate 10 side, but also by a light shielding film 21 patterned in a lattice pattern on the counter substrate 20 side.

非開口領域の交差部付近には、図2に示したTFT30が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。   The TFT 30 shown in FIG. 2 is provided near the intersection of the non-opening regions. By providing the TFT 30 in the vicinity of the intersection of the non-opening region having the light shielding property, the optical malfunction of the TFT 30 is prevented and the aperture ratio in the opening region is secured. Although the detailed structure of the pixel P will be described later, the width of the non-opening region in the vicinity of the intersecting portion is wider than that in other portions due to the provision of the TFT 30 near the intersecting portion.

次に、図4〜図6を参照して画素Pの画素回路における薄膜トランジスターなどの各構成要素について説明する。
図4に示すように、画素Pは、走査線3aとデータ線6aとの交差部に設けられたTFT30を有している。TFT30は、データ線側ソース・ドレイン領域30sと、チャネル領域30cと、画素電極側ソース・ドレイン領域30dと、データ線側ソース・ドレイン領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cと画素電極側ソース・ドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。
Next, each component such as a thin film transistor in the pixel circuit of the pixel P will be described with reference to FIGS.
As shown in FIG. 4, the pixel P includes a TFT 30 provided at the intersection of the scanning line 3a and the data line 6a. The TFT 30 includes a data line side source / drain region 30s, a channel region 30c, a pixel electrode side source / drain region 30d, and a junction region 30e provided between the data line side source / drain region 30s and the channel region 30c. And a semiconductor layer 30a having an LDD (Lightly Doped Drain) structure having a junction region 30f provided between the channel region 30c and the pixel electrode side source / drain region 30d. The semiconductor layer 30a is disposed so as to pass through the intersection and overlap the scanning line 3a.

走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域30f及び画素電極側ソース・ドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極30gが設けられている。   The scanning line 3a has a quadrangular extended portion in a plan view extended in the X and Y directions at the intersection with the data line 6a. A bent gate electrode 30g having an opening that overlaps the extension portion in plan and does not overlap with the junction region 30f and the pixel electrode side source / drain region 30d is provided.

ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT3,CNT4によって、走査線3aと電気的に接続している。   In the gate electrode 30g, the portion extending in the Y direction overlaps the channel region 30c in a plane. Further, the scanning lines 3a and CNT4 are bent by contact holes CNT3 and CNT4 that are bent from the portion overlapping the channel region 30c and extend in the X direction, and the portions facing each other are provided between the extended portions of the scanning line 3a. Electrically connected.

コンタクトホールCNT3,CNT4は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。   The contact holes CNT3 and CNT4 are rectangular (rectangular) having a long X direction in plan view, and are provided on both sides so as to sandwich the junction region 30f along the channel region 30c and the junction region 30f of the semiconductor layer 30a. Yes.

データ線6aは、Y方向に延在すると共に、走査線3aとの交差部において同じく四角形の拡張部を有し、当該拡張部からX方向に突出した突出部6cに設けられたコンタクトホールCNT1によってデータ線側ソース・ドレイン領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31となっている。一方、画素電極側ソース・ドレイン領域30dの端部にもコンタクトホールCNT2が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32となっている。   The data line 6a extends in the Y direction and also has a rectangular extension at the intersection with the scanning line 3a, and is formed by a contact hole CNT1 provided in the protrusion 6c protruding from the extension in the X direction. It is electrically connected to the data line side source / drain region 30s. A portion including the contact hole CNT1 is a source electrode 31. On the other hand, the contact hole CNT2 is also provided at the end of the pixel electrode side source / drain region 30d, and the portion including the contact hole CNT2 serves as the drain electrode 32.

走査線3aの延在方向(X方向)において、コンタクトホールCNT2に隣り合うようにコンタクトホールCNT5,CNT7が設けられている。コンタクトホールCNT2とコンタクトホールCNT5とは島状に設けられた第1中継電極6bを介して電気的に接続されている。コンタクトホールCNT5とコンタクトホールCNT7とは同じく島状に設けられた第2中継電極7bを介して電気的に接続されている。   Contact holes CNT5 and CNT7 are provided adjacent to the contact hole CNT2 in the extending direction (X direction) of the scanning line 3a. The contact hole CNT2 and the contact hole CNT5 are electrically connected via a first relay electrode 6b provided in an island shape. The contact hole CNT5 and the contact hole CNT7 are electrically connected through the second relay electrode 7b provided in the same island shape.

図4(b)に示すように、画素電極15は、前述した開口領域(図3参照)と平面的に重なると共に外縁部が非開口領域(図3参照)に掛かるように配置されている。また、画素電極15はコンタクトホールCNT7との電気的な接続を図るための突出部15aを有している。つまり、画素電極15は画素Pごとに設けられた略四角形(略正方形)の島状となっている。   As shown in FIG. 4B, the pixel electrode 15 is arranged so as to overlap the above-described opening region (see FIG. 3) in a plan view and the outer edge portion covers the non-opening region (see FIG. 3). Further, the pixel electrode 15 has a protrusion 15a for electrical connection with the contact hole CNT7. That is, the pixel electrode 15 has a substantially rectangular (substantially square) island shape provided for each pixel P.

容量電極16は、透光性材料で構成され、X方向及びY方向にマトリックス状に配置された複数の画素Pに跨るように設けられている。容量電極16は、画素Pごとに画素電極15と平面的に重なり、蓄積容量17を構成する。コンタクトホールCNT7で画素電極15と容量電極16とが接触しないように、容量電極16は、第2中継電極7bと平面的に重なる部分に開口部16chを有している。容量電極16は、表示領域Eに亘るように設けられ、複数の画素Pに共通する容量線3b(図2参照)の機能も有している。容量電極16の一部は、表示領域Eの外側に引き出され、固定電位が供給される配線に電気的に接続されている。   The capacitor electrode 16 is made of a translucent material and is provided so as to straddle a plurality of pixels P arranged in a matrix in the X direction and the Y direction. The capacitor electrode 16 overlaps with the pixel electrode 15 in each pixel P in plan view, and constitutes a storage capacitor 17. The capacitor electrode 16 has an opening 16ch in a portion overlapping with the second relay electrode 7b so that the pixel electrode 15 and the capacitor electrode 16 do not contact with each other through the contact hole CNT7. The capacitor electrode 16 is provided so as to extend over the display region E, and also has a function of the capacitor line 3b (see FIG. 2) common to the plurality of pixels P. A part of the capacitor electrode 16 is drawn outside the display area E and is electrically connected to a wiring to which a fixed potential is supplied.

図5に示すように、素子基板本体10a上には、まず走査線3aが形成される。走査線3aは、半導体層30aを遮光する遮光膜を兼ねており、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。   As shown in FIG. 5, the scanning line 3a is first formed on the element substrate body 10a. The scanning line 3a also serves as a light-shielding film that shields the semiconductor layer 30a. For example, the scanning line 3a includes a metal simple substance including at least one of metals such as Al, Ti, Cr, W, Ta, and Mo, an alloy, a metal silicide, Silicide, nitride, or a laminate of these can be used and has light shielding properties.

走査線3aを覆うように例えば酸化シリコンなどからなる下地絶縁膜9が形成され、下地絶縁膜9上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したデータ線側ソース・ドレイン領域30s、接合領域30e、チャネル領域30c、接合領域30f、画素電極側ソース・ドレイン領域30dを有するLDD構造が形成されている。   A base insulating film 9 made of, for example, silicon oxide or the like is formed so as to cover the scanning line 3a, and a semiconductor layer 30a is formed on the base insulating film 9 in an island shape. The semiconductor layer 30a is made of, for example, a polycrystalline silicon film, and is implanted with impurity ions, and the data line side source / drain region 30s, the junction region 30e, the channel region 30c, the junction region 30f, and the pixel electrode side source / drain region 30d described above. An LDD structure having is formed.

半導体層30aを覆うように例えば酸化シリコンなどからなる第1絶縁膜(ゲート絶縁膜)11aが形成される。さらに第1絶縁膜11aを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。ゲート電極30gは例えば多結晶シリコン膜を用いて形成することができ、同時に下地絶縁膜9と第1絶縁膜11aとを貫通して走査線3a(拡張部)とゲート電極30gとを電気的に接続するコンタクトホールCNT3,CNT4(図4参照)も形成される。   A first insulating film (gate insulating film) 11a made of, for example, silicon oxide is formed so as to cover the semiconductor layer 30a. Further, a gate electrode 30g is formed at a position facing the channel region 30c with the first insulating film 11a interposed therebetween. The gate electrode 30g can be formed using, for example, a polycrystalline silicon film, and at the same time, penetrates the base insulating film 9 and the first insulating film 11a to electrically connect the scanning line 3a (extended portion) and the gate electrode 30g. Contact holes CNT3 and CNT4 (see FIG. 4) to be connected are also formed.

ゲート電極30gと第1絶縁膜11aとを覆うようにして例えば酸化シリコンなどからなる第2絶縁膜11bが形成される。半導体層30aのデータ線側ソース・ドレイン領域30sに重なる第1絶縁膜11aと第2絶縁膜11bとを貫通するコンタクトホールCNT1が形成される。同じく、半導体層30aの画素電極側ソース・ドレイン領域30dに重なる第1絶縁膜11aと第2絶縁膜11bとを貫通するコンタクトホールCNT2が形成される。続いて、第2絶縁膜11bを覆うように例えばAlなどの遮光性の金属からなる導電膜を成膜してパターニングすることにより、データ線側ソース・ドレイン領域30sにコンタクトホールCNT1を介して電気的に接続されるデータ線6aが形成される。同時に、画素電極側ソース・ドレイン領域30dにコンタクトホールCNT2を介して電気的に接続される第1中継電極6bが形成される。   A second insulating film 11b made of, for example, silicon oxide is formed so as to cover the gate electrode 30g and the first insulating film 11a. A contact hole CNT1 penetrating through the first insulating film 11a and the second insulating film 11b overlapping the data line side source / drain region 30s of the semiconductor layer 30a is formed. Similarly, a contact hole CNT2 penetrating the first insulating film 11a and the second insulating film 11b overlapping the pixel electrode side source / drain region 30d of the semiconductor layer 30a is formed. Subsequently, a conductive film made of a light-shielding metal such as Al is formed and patterned so as to cover the second insulating film 11b, whereby the data line side source / drain region 30s is electrically connected to the data line side source / drain region 30s via the contact hole CNT1. Connected data lines 6a are formed. At the same time, the first relay electrode 6b electrically connected to the pixel electrode side source / drain region 30d through the contact hole CNT2 is formed.

続いて、データ線6a及び第1中継電極6bを覆うように第1層間絶縁膜12が形成される。第1層間絶縁膜12は、例えばシリコンの酸化物や窒化物あるいは酸窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。   Subsequently, the first interlayer insulating film 12 is formed so as to cover the data line 6a and the first relay electrode 6b. The first interlayer insulating film 12 is made of, for example, silicon oxide, nitride, or oxynitride, and is subjected to a flattening process for flattening the surface unevenness caused by covering the region where the TFT 30 is provided. Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating.

第1中継電極6bと重なる位置に第1層間絶縁膜12を貫通するコンタクトホールCNT5が形成される。このコンタクトホールCNT5を被覆すると共に第1層間絶縁膜12を覆うように例えばAlなどの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、配線7aと、コンタクトホールCNT5を介して第1中継電極6bに電気的に接続される第2中継電極7bとが形成される。
配線7aは、平面的にTFT30の半導体層30aやデータ線6aと重なるように形成され、固定電位が与えられてシールド層として機能するものである。
A contact hole CNT5 penetrating the first interlayer insulating film 12 is formed at a position overlapping the first relay electrode 6b. A conductive film made of a light-shielding metal such as Al is formed so as to cover the contact hole CNT5 and cover the first interlayer insulating film 12, and the wiring 7a and the contact hole CNT5 are formed by patterning the conductive film. And a second relay electrode 7b electrically connected to the first relay electrode 6b.
The wiring 7a is formed so as to overlap with the semiconductor layer 30a and the data line 6a of the TFT 30 in a plan view, and functions as a shield layer when given a fixed potential.

配線7aと第2中継電極7bとを覆うように第2層間絶縁膜13が形成される。第2層間絶縁膜13も、例えばシリコンの酸化物や窒化物あるいは酸窒化物を用いて形成することができ、CMP処理などの平坦化処理が施される。   A second interlayer insulating film 13 is formed so as to cover the wiring 7a and the second relay electrode 7b. The second interlayer insulating film 13 can also be formed using, for example, silicon oxide, nitride, or oxynitride, and is subjected to a planarization process such as a CMP process.

次に、第2層間絶縁膜13を覆うように例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、容量線3bとして機能する容量電極16が形成される。上述したように、容量電極16は、少なくとも複数の画素Pが含まれる表示領域Eに亘って形成されると共に、第2中継電極7bと平面的に重なる部分に開口部16chが形成される。   Next, a transparent conductive film such as, for example, ITO is formed so as to cover the second interlayer insulating film 13, and by patterning this, a capacitor electrode 16 that functions as the capacitor line 3b is formed. As described above, the capacitor electrode 16 is formed over the display region E including at least the plurality of pixels P, and the opening 16ch is formed in a portion overlapping the second relay electrode 7b in a plan view.

次に、容量電極16を覆うように誘電体層14が成膜される。誘電体層14は、第1の誘電体膜(図示省略)と第2の誘電体膜(図示省略)とが交互に積層された多層膜である。   Next, the dielectric layer 14 is formed so as to cover the capacitor electrode 16. The dielectric layer 14 is a multilayer film in which a first dielectric film (not shown) and a second dielectric film (not shown) are alternately stacked.

第1の誘電体膜は酸化ハフニウム(HfO2)であり、第2の誘電体膜は酸化アルミニウム(Al23)である。誘電体層14は、酸化ハフニウム(第1の誘電体膜)と、酸化アルミニウム(第2の誘電体膜)と、酸化ハフニウム(第1の誘電体膜)と、酸化アルミニウム(第2の誘電体膜)と、酸化ハフニウム(第1の誘電体膜)とが順に積層された5層構造を有している。酸化ハフニウムは誘電率が大きいという特長を有し、酸化アルミニウムはリーク電流が小さいという特長を有している。誘電体層14を酸化ハフニウムと酸化アルミニウムとの積層構造とすることで、大きな容量密度を有し、低リーク電流で耐圧性に優れた容量素子(蓄積容量17)を形成することができる。
なお、誘電体層14を構成する材料としては、酸化ハフニウムや酸化アルミニウムの他に、シリコン窒化膜や酸化タンタル(Ta25)などを使用することができる。誘電体層14は、本実施形態の5層構造に限定されず、これ以上の積層数でも、これ以下の積層数であっても良い。
The first dielectric film is hafnium oxide (HfO 2 ), and the second dielectric film is aluminum oxide (Al 2 O 3 ). The dielectric layer 14 includes hafnium oxide (first dielectric film), aluminum oxide (second dielectric film), hafnium oxide (first dielectric film), and aluminum oxide (second dielectric film). Film) and hafnium oxide (first dielectric film) are sequentially stacked. Hafnium oxide has a feature that the dielectric constant is large, and aluminum oxide has a feature that leakage current is small. By forming the dielectric layer 14 to have a laminated structure of hafnium oxide and aluminum oxide, a capacitor element (storage capacitor 17) having a large capacitance density, low leakage current, and excellent withstand voltage can be formed.
As a material constituting the dielectric layer 14, a silicon nitride film, tantalum oxide (Ta 2 O 5 ) or the like can be used in addition to hafnium oxide and aluminum oxide. The dielectric layer 14 is not limited to the five-layer structure of the present embodiment, and the number of stacked layers may be larger or smaller than this.

誘電体層14の膜厚は、電気容量を考慮して20nm〜50nmである。誘電体層14は、このように極めて薄い薄膜であり、可視光に対して高い透明性を有している。すなわち、誘電体層14の膜厚が20nm〜50nmであれば、誘電体層14が5層以上の積層数を有していても可視光(400nm〜800nmの波長範囲の光)の透過は阻害されず、誘電体層14は可視光に対して高い透明性を有する。   The film thickness of the dielectric layer 14 is 20 nm to 50 nm in consideration of electric capacity. The dielectric layer 14 is such an extremely thin thin film and has high transparency with respect to visible light. That is, if the film thickness of the dielectric layer 14 is 20 nm to 50 nm, transmission of visible light (light in the wavelength range of 400 nm to 800 nm) is inhibited even if the dielectric layer 14 has a number of five or more layers. The dielectric layer 14 is highly transparent to visible light.

次に、第2中継電極7bと重なる位置に第2層間絶縁膜13及び誘電体層14を貫通するコンタクトホールCNT7が形成される。そして、コンタクトホールCNT7を被覆すると共に、誘電体層14を覆う例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、コンタクトホールCNT7を介して第2中継電極7bに電気的に接続される画素電極15が形成される。
画素電極15は容量電極16と平面的に重なり、画素電極15と誘電体層14と容量電極16とによって、透光性の蓄積容量17が画素Pごとに形成される。配向膜18は、表示領域Eの全域を覆い、上述した酸化シリコンなどの無機配向膜で構成されている。
Next, a contact hole CNT7 that penetrates through the second interlayer insulating film 13 and the dielectric layer 14 is formed at a position overlapping the second relay electrode 7b. Then, a transparent conductive film such as ITO is formed to cover the contact hole CNT7 and cover the dielectric layer 14, and by patterning this, the second relay electrode 7b is electrically connected to the contact hole CNT7 through the contact hole CNT7. A pixel electrode 15 to be connected is formed.
The pixel electrode 15 overlaps the capacitor electrode 16 in a plan view, and a translucent storage capacitor 17 is formed for each pixel P by the pixel electrode 15, the dielectric layer 14, and the capacitor electrode 16. The alignment film 18 covers the entire display area E and is composed of the above-described inorganic alignment film such as silicon oxide.

このような素子基板10の配線構造によれば、TFT30のドレイン電極32は、第1中継電極6b、コンタクトホールCNT5、第2中継電極7b、コンタクトホールCNT7を介して画素電極15と電気的に接続される。   According to such a wiring structure of the element substrate 10, the drain electrode 32 of the TFT 30 is electrically connected to the pixel electrode 15 through the first relay electrode 6b, the contact hole CNT5, the second relay electrode 7b, and the contact hole CNT7. Is done.

図6に示すように、画素Pの開口領域には、透明な素子基板本体10aの液晶層50側の面には、下地絶縁膜9と、第1絶縁膜11aと、第2絶縁膜11bと、第1層間絶縁膜12と、第2層間絶縁膜13と、透光性の容量電極16と、誘電体層14と、画素電極15と、配向膜18と、が順に積層されている。   As shown in FIG. 6, in the opening area of the pixel P, the base insulating film 9, the first insulating film 11a, and the second insulating film 11b are formed on the surface of the transparent element substrate body 10a on the liquid crystal layer 50 side. The first interlayer insulating film 12, the second interlayer insulating film 13, the translucent capacitive electrode 16, the dielectric layer 14, the pixel electrode 15, and the alignment film 18 are sequentially stacked.

下地絶縁膜9、第1絶縁膜11a、第2絶縁膜11b、第1層間絶縁膜12、第2層間絶縁膜13などの絶縁膜は、前述したようにシリコンの酸化物(酸化シリコン)または窒化物あるいは酸窒化物からなるため、素子基板本体10aの構成材料の例えば石英とほぼ同じ屈折率(可視光領域で1.4〜1.5)を有している。このように、素子基板10の素子基板本体10aから第2層間絶縁膜13までの構成要素では、それぞれの屈折率がほぼ同じであるため、これらの層(膜)を透過する可視光は、層(膜)の界面で反射したり、屈折したりすることがほとんどないので、その光の強度(透過率)が減衰し難い。   As described above, the base insulating film 9, the first insulating film 11a, the second insulating film 11b, the first interlayer insulating film 12, the second interlayer insulating film 13 and the like are made of silicon oxide (silicon oxide) or nitride. Therefore, it has substantially the same refractive index (1.4 to 1.5 in the visible light region) as that of the constituent material of the element substrate body 10a, for example, quartz. In this way, the constituent elements from the element substrate main body 10a to the second interlayer insulating film 13 of the element substrate 10 have substantially the same refractive index, so that visible light transmitted through these layers (films) Since it hardly reflects or refracts at the (film) interface, the intensity (transmittance) of the light is difficult to attenuate.

これに対して、第2層間絶縁膜13から上の部分(蓄積容量17が形成された部分)では、第2層間絶縁膜13(可視光域で屈折率が1.4〜1.5)と、容量電極16(ITOならば可視光域で屈折率が1.5〜1.9)と、誘電体層14(可視光域で屈折率が1.9〜2.0(酸化ハフニウム))と、画素電極15(ITOならば可視光域で屈折率が1.5〜1.9)と、配向膜18(屈折率が1.4〜1.5(酸化シリコン)と、が積層された構造を有している。このように、素子基板10の第2層間絶縁膜13か配向膜18までの構成要素は、蓄積容量17を構成する透明導電膜(画素電極15、容量電極16)が、異なる屈折率の透光性薄膜(第2層間絶縁膜13、誘電体層14、配向膜18)によって挟まれた構造を有し、当該透明導電膜と当該透光性薄膜との間で、光の反射(多重反射)が生じる。そして、当該透明導電膜と当該透光性薄膜との間で反射される光と、当該透明導電膜を透過する光とが干渉(多重干渉)し、当該透明導電膜を透過する光の透過率(輝度)が変動する。この光の干渉は、当該透明導電膜(画素電極15、容量電極16)の光路長(膜厚×屈折率)や、光の波長などによって変化する。   On the other hand, in the portion above the second interlayer insulating film 13 (the portion where the storage capacitor 17 is formed), the second interlayer insulating film 13 (with a refractive index of 1.4 to 1.5 in the visible light region) And capacitive electrode 16 (if ITO, the refractive index is 1.5 to 1.9 in the visible light region), and dielectric layer 14 (refractive index in the visible light region is 1.9 to 2.0 (hafnium oxide)), The pixel electrode 15 (with ITO having a refractive index of 1.5 to 1.9 in the visible light region) and the alignment film 18 (with a refractive index of 1.4 to 1.5 (silicon oxide)) are stacked. As described above, the constituent elements from the second interlayer insulating film 13 to the alignment film 18 of the element substrate 10 include the transparent conductive film (pixel electrode 15 and capacitor electrode 16) constituting the storage capacitor 17. It has a structure sandwiched between translucent thin films having different refractive indexes (second interlayer insulating film 13, dielectric layer 14, and alignment film 18). Light reflection (multiple reflection) occurs between the bright conductive film and the translucent thin film, and the light reflected between the transparent conductive film and the translucent thin film and the transparent conductive film. The light transmitted through the transparent conductive film interferes (multiple interference), and the transmittance (brightness) of the light transmitted through the transparent conductive film fluctuates due to the transparent conductive film (pixel electrode 15 and capacitor electrode 16). Depending on the optical path length (film thickness × refractive index), the wavelength of light, and the like.

例えば、画素電極15及び容量電極16を透過する光の波長によっては、反射される光と透過する光との間の干渉によって、画素電極15及び容量電極16を透過する光が減衰する(透過率が低下する)場合がある。また、画素電極15及び容量電極16を透過する光の波長によっては、反射される光と透過する光との間の干渉によって、画素電極15及び容量電極16を透過する光が増幅する(透過率が増加する)場合がある。   For example, depending on the wavelength of the light transmitted through the pixel electrode 15 and the capacitor electrode 16, the light transmitted through the pixel electrode 15 and the capacitor electrode 16 is attenuated by the interference between the reflected light and the transmitted light (transmittance). May decrease). Further, depending on the wavelength of the light transmitted through the pixel electrode 15 and the capacitor electrode 16, the light transmitted through the pixel electrode 15 and the capacitor electrode 16 is amplified by the interference between the reflected light and the transmitted light (transmittance). May increase).

「要求される分光特性(目標性能)」
次に、図7を参照して液晶装置100(素子基板10)に要求される分光特性(目標性能)の概要を説明する。
図7は、図3に示す開口領域を透過する光の進路を示す模式図である。図中で符号K1が付された矢印は、光源(図示省略)から発せられ素子基板10に入射する光を示しており、以降入射光K1と称す。符号K2が付された矢印は、素子基板10(蓄積容量17)を透過し、素子基板10から出射される光を示しており、以降出射光K2と称す。符号K3が付された矢印は、蓄積容量17(画素電極15、容量電極16)で反射される光を示しており、以降反射光K2と称す。
"Required spectral characteristics (target performance)"
Next, an outline of spectral characteristics (target performance) required for the liquid crystal device 100 (element substrate 10) will be described with reference to FIG.
FIG. 7 is a schematic diagram showing a path of light transmitted through the opening region shown in FIG. In the figure, an arrow with a symbol K1 indicates light emitted from a light source (not shown) and incident on the element substrate 10, and is hereinafter referred to as incident light K1. An arrow with a symbol K2 indicates light that passes through the element substrate 10 (storage capacitor 17) and is emitted from the element substrate 10, and is hereinafter referred to as emitted light K2. The arrow with the symbol K3 indicates the light reflected by the storage capacitor 17 (pixel electrode 15 and capacitor electrode 16), and is hereinafter referred to as reflected light K2.

図7に示すように、光源から発した光K1は、Z(−)方向、すなわち対向基板20から素子基板10向けて進行する。素子基板10に入射した入射光Iは、素子基板10を透過する出射光K2と、蓄積容量17で反射される反射光K3と、素子基板10の中で吸収される吸収光とに分かれる。素子基板10の中で吸収される光は微弱であるので、入射光K1は、出射光K2と反射光K3とに分かれると考えて良い。   As shown in FIG. 7, the light K <b> 1 emitted from the light source travels in the Z (−) direction, that is, from the counter substrate 20 toward the element substrate 10. Incident light I incident on the element substrate 10 is divided into outgoing light K2 that passes through the element substrate 10, reflected light K3 that is reflected by the storage capacitor 17, and absorbed light that is absorbed in the element substrate 10. Since the light absorbed in the element substrate 10 is weak, it can be considered that the incident light K1 is divided into the outgoing light K2 and the reflected light K3.

出射光K2は、液晶装置100を透過し、表示に寄与する表示光となる。出射光K2の輝度が大きくなると明るい表示となるので、出射光K2の輝度は大きい方が好ましい。一方、反射光K3は、表示に寄与しない光であり、配向膜18,24や液晶層50を透過し、Z(+)方向、すなわち素子基板10から対向基板20に向けて進行する。反射光K3は、配向膜18,24や液晶層50の劣化(光劣化)を招く恐れがあるので、反射光K3の輝度は小さい方が好ましい。また、出射光K2の輝度と、反射光K3の輝度とは背反の関係にある。具体的には、反射光K3の輝度が小さくなった分、出射光K2の輝度が大きくなるという関係にある。   The emitted light K2 is transmitted through the liquid crystal device 100 and becomes display light contributing to display. When the luminance of the outgoing light K2 is increased, a bright display is obtained. Therefore, it is preferable that the luminance of the outgoing light K2 is higher. On the other hand, the reflected light K3 is light that does not contribute to display, passes through the alignment films 18 and 24 and the liquid crystal layer 50, and travels in the Z (+) direction, that is, from the element substrate 10 toward the counter substrate 20. Since the reflected light K3 may cause deterioration (light deterioration) of the alignment films 18 and 24 and the liquid crystal layer 50, it is preferable that the brightness of the reflected light K3 is small. Further, the luminance of the emitted light K2 and the luminance of the reflected light K3 are in a trade-off relationship. Specifically, there is a relationship that the luminance of the outgoing light K2 increases as the luminance of the reflected light K3 decreases.

上述したように、出射光K2の輝度(透過率)は、画素電極15の膜厚、容量電極16の膜厚、入射光K1の波長などによって変化する。入射光K1の全波長域において、出射光K2の輝度を大きくすることは難しく、液晶装置100の用途に応じて、液晶装置100の分光特性を最適化する必要がある。   As described above, the luminance (transmittance) of the emitted light K2 varies depending on the film thickness of the pixel electrode 15, the film thickness of the capacitor electrode 16, the wavelength of the incident light K1, and the like. In the entire wavelength range of the incident light K1, it is difficult to increase the luminance of the outgoing light K2, and it is necessary to optimize the spectral characteristics of the liquid crystal device 100 according to the use of the liquid crystal device 100.

本実施形態の液晶装置100は、後述する液晶プロジェクターに好適に使用できる光変調素子(ライトバルブ)である。当該液晶プロジェクターでは、光源から、青の波長範囲(400nm〜500nm)の光、緑の波長範囲(500nm〜600nm)、及び赤の波長範囲(600nm〜700nm)の光が発せられ、光変調素子としての液晶装置100に入射する。そして、光変調素子としての液晶装置100には、より明るい表示を提供することや、強い光に曝されても光変調素子としての性能が劣化しにくいこと(耐光性)などの性能が要求される。このため、本実施形態では、以下の項目を目標性能として、液晶装置100の分光特性の最適化を図った。   The liquid crystal device 100 of the present embodiment is a light modulation element (light valve) that can be suitably used for a liquid crystal projector described later. In the liquid crystal projector, light in a blue wavelength range (400 nm to 500 nm), green wavelength range (500 nm to 600 nm), and red wavelength range (600 nm to 700 nm) is emitted from a light source as a light modulation element. Is incident on the liquid crystal device 100. The liquid crystal device 100 as a light modulation element is required to have performances such as providing a brighter display and being less likely to deteriorate as a light modulation element even when exposed to strong light (light resistance). The Therefore, in the present embodiment, the spectral characteristics of the liquid crystal device 100 are optimized with the following items as target performance.

1)人間の視感度特性で感度が高い波長範囲の光、具体的には530nm〜590nmの波長範囲の出射光K2の輝度(光の透過率)を大きくする。人間の視感度特性で感度が高い波長範囲の光は、表示の明るさに最も影響を及ぼし、この波長範囲の光の透過率を高くすると、明るい表示が得られる。   1) Increasing the luminance (light transmittance) of light in a wavelength range that is highly sensitive to human visibility characteristics, specifically, emitted light K2 in the wavelength range of 530 nm to 590 nm. Light in a wavelength range having high sensitivity in human visibility characteristics has the most influence on the brightness of display, and a bright display can be obtained by increasing the transmittance of light in this wavelength range.

2)配向膜18,24や液晶層50に影響しやすい短波長域の光、具体的には400nm〜460nmの波長範囲の光の透過率を大きくし、400nm〜460nmの波長範囲の反射光K3を弱くする。400nm〜460nmの波長範囲の反射光K3が弱くなると、反射光K3による配向膜18,24や液晶層50の劣化が進行しにくくなり、耐光性が向上する。   2) Increasing the transmittance of light in a short wavelength range that easily affects the alignment films 18 and 24 and the liquid crystal layer 50, specifically light in the wavelength range of 400 nm to 460 nm, and reflected light K3 in the wavelength range of 400 nm to 460 nm. To weaken. When the reflected light K3 in the wavelength range of 400 nm to 460 nm is weakened, the alignment films 18 and 24 and the liquid crystal layer 50 are not easily deteriorated by the reflected light K3, and the light resistance is improved.

本実施形態では、試作実験や光学的シミュレーションなどを繰り返し、530nm〜590nmの波長範囲の光の透過率、及び400nm〜460nmの波長範囲の光の透過率が高くなるように、蓄積容量17を構成する画素電極15及び容量電極16の膜厚の最適化を図った。すなわち、試作実験や光学的シミュレーションなどを繰り返し、素子基板本体10aや蓄積容量17を透過する光の分光分布が、530nm〜590nmの波長範囲、及び400nm〜460nmの波長範囲において、透過率が大きくなるピークを有するように、画素電極15及び容量電極16の膜厚の最適化を図った。そして、試作実験や光学的シミュレーションなどを繰り返した結果、530nm〜590nmの波長範囲及び400nm〜460nmの波長範囲のそれぞれにおいて、安定して透過率が大きくなるピークを形成する条件を見出すに至った。   In this embodiment, prototype storage and optical simulation are repeated, and the storage capacitor 17 is configured so that the transmittance of light in the wavelength range of 530 nm to 590 nm and the transmittance of light in the wavelength range of 400 nm to 460 nm are increased. The film thickness of the pixel electrode 15 and the capacitor electrode 16 to be optimized was attempted. That is, by repeating trial experiments and optical simulations, the transmittance increases in the spectral distribution of light transmitted through the element substrate body 10a and the storage capacitor 17 in the wavelength range of 530 nm to 590 nm and in the wavelength range of 400 nm to 460 nm. The film thickness of the pixel electrode 15 and the capacitor electrode 16 was optimized so as to have a peak. Then, as a result of repeating prototype experiments and optical simulations, the inventors have found a condition for forming a peak in which the transmittance is stably increased in each of a wavelength range of 530 nm to 590 nm and a wavelength range of 400 nm to 460 nm.

「画素電極及び容量電極の好適条件」
次に、具体的な実施例、比較例を挙げて、画素電極15及び容量電極16の好適条件を説明する。
"Preferable conditions for pixel electrode and capacitor electrode"
Next, preferred conditions of the pixel electrode 15 and the capacitor electrode 16 will be described with specific examples and comparative examples.

(実施例1)
実施例1は、画素電極15及び容量電極16がITOで構成され、画素電極15の膜厚は140nmであり、容量電極16の膜厚は140nmである。
Example 1
In Example 1, the pixel electrode 15 and the capacitor electrode 16 are made of ITO, the film thickness of the pixel electrode 15 is 140 nm, and the film thickness of the capacitor electrode 16 is 140 nm.

(実施例2)
実施例2は、画素電極15及び容量電極16がITOで構成され、実施例1に対して、容量電極16の膜厚を10%(14nm)厚くして、154nmに設定したものである。
(Example 2)
In the second embodiment, the pixel electrode 15 and the capacitor electrode 16 are made of ITO. The film thickness of the capacitor electrode 16 is 10% (14 nm) thicker than that of the first embodiment, and is set to 154 nm.

(実施例3)
実施例3は、画素電極15及び容量電極16がITOで構成され、実施例1に対して、容量電極16の膜厚を10%(14nm)薄くして、126nmに設定したものである。
(Example 3)
In Example 3, the pixel electrode 15 and the capacitor electrode 16 are made of ITO, and the film thickness of the capacitor electrode 16 is 10% (14 nm) thinner than that of Example 1 and set to 126 nm.

(実施例4)
実施例4は、画素電極15及び容量電極16がITOで構成され、実施例1に対して、画素電極15の膜厚を10%(14nm)厚くして、154nmに設定したものである。
Example 4
In Example 4, the pixel electrode 15 and the capacitor electrode 16 are made of ITO, and the film thickness of the pixel electrode 15 is 10% (14 nm) thicker than that of Example 1, and is set to 154 nm.

(実施例5)
実施例5は、画素電極15及び容量電極16がITOで構成され、実施例1に対して、画素電極15の膜厚を10%(14nm)薄くして、126nmに設定したものである。
(Example 5)
In the fifth embodiment, the pixel electrode 15 and the capacitor electrode 16 are made of ITO. The film thickness of the pixel electrode 15 is 10% (14 nm) thinner than that of the first embodiment and is set to 126 nm.

(実施例6)
実施例6は、画素電極15及び容量電極16がITOで構成され、実施例1に対して、画素電極15の膜厚を10%(14nm)薄くして126nmに設定し、容量電極16の膜厚を10%(14nm)厚くして154nmに設定したものである。
(Example 6)
In the sixth embodiment, the pixel electrode 15 and the capacitor electrode 16 are made of ITO, and the film thickness of the pixel electrode 15 is reduced by 10% (14 nm) to 126 nm compared to the first embodiment. The thickness was increased to 10% (14 nm) and set to 154 nm.

(実施例7)
実施例7は、画素電極15及び容量電極16がITOで構成され、実施例1に対して、画素電極15の膜厚を10%(14nm)厚くして154nmに設定し、容量電極16の膜厚を10%(14nm)薄くして126nmに設定したものである。
(Example 7)
In the seventh embodiment, the pixel electrode 15 and the capacitor electrode 16 are made of ITO, and the film thickness of the pixel electrode 15 is set to 154 nm by increasing the film thickness of the pixel electrode 15 by 10% (14 nm) compared to the first embodiment. The thickness is reduced by 10% (14 nm) and set to 126 nm.

(比較例1)
比較例1は、実施例1に対して、画素電極15及び容量電極16の膜厚を、およそ29%(40nm)薄くして100nmに設定したものである。
(Comparative Example 1)
In Comparative Example 1, the film thickness of the pixel electrode 15 and the capacitor electrode 16 is set to 100 nm by reducing the film thickness of the pixel electrode 15 and the capacitor electrode 16 by approximately 29% (40 nm).

(比較例2)
比較例2は、実施例1に対して、画素電極15及び容量電極16の膜厚を、およそ14%(20nm)薄くして120nmに設定したものである。
(Comparative Example 2)
In Comparative Example 2, the film thickness of the pixel electrode 15 and the capacitor electrode 16 is set to 120 nm by reducing the film thickness of the pixel electrode 15 and the capacitor electrode 16 by about 14% (20 nm).

(比較例3)
比較例3は、実施例1に対して、画素電極15及び容量電極16の膜厚を、およそ14%(20nm)厚くして160nmに設定したものである。
(Comparative Example 3)
In Comparative Example 3, the film thickness of the pixel electrode 15 and the capacitor electrode 16 is set to 160 nm by increasing the film thickness of the pixel electrode 15 and the capacitor electrode 16 by about 14% (20 nm).

(比較例4)
比較例4は、実施例1に対して、画素電極15及び容量電極16の膜厚を、およそ29%(40nm)厚くして180nmに設定したものである。
(Comparative Example 4)
In Comparative Example 4, compared to Example 1, the film thickness of the pixel electrode 15 and the capacitor electrode 16 is set to 180 nm by increasing the film thickness by approximately 29% (40 nm).

(比較例5)
比較例5は、実施例1に対して、容量電極16の膜厚を、およそ20%(28nm)厚くして168nmに設定したものである。
(Comparative Example 5)
In Comparative Example 5, compared with Example 1, the thickness of the capacitor electrode 16 is set to 168 nm by increasing the film thickness by approximately 20% (28 nm).

(比較例6)
比較例6は、実施例1に対して、容量電極16の膜厚を、およそ30%(42nm)厚くして182nmに設定したものである。
(Comparative Example 6)
In Comparative Example 6, compared to Example 1, the thickness of the capacitor electrode 16 is set to 182 nm by increasing the film thickness by approximately 30% (42 nm).

(比較例7)
比較例7は、実施例1に対して、容量電極16の膜厚を、およそ20%(28nm)薄くして112nmに設定したものである。
(Comparative Example 7)
In Comparative Example 7, the thickness of the capacitor electrode 16 is set to 112 nm by reducing the film thickness of the capacitive electrode 16 by about 20% (28 nm).

(比較例8)
比較例8は、実施例1に対して、容量電極16の膜厚を、およそ30%(42nm)薄くして98nmに設定したものである。
(Comparative Example 8)
In Comparative Example 8, the film thickness of the capacitive electrode 16 is set to 98 nm by reducing the film thickness of the capacitive electrode 16 by about 30% (42 nm).

(比較例9)
比較例9は、実施例1に対して、画素電極15の膜厚を、およそ20%(28nm)厚くして168nmに設定したものである。
(Comparative Example 9)
In Comparative Example 9, the film thickness of the pixel electrode 15 is set to 168 nm by increasing the film thickness of the pixel electrode 15 by about 20% (28 nm).

(比較例10)
比較例10は、実施例1に対して、画素電極15の膜厚を、およそ30%(42nm)厚くして182nmに設定したものである。
(Comparative Example 10)
In Comparative Example 10, compared to Example 1, the film thickness of the pixel electrode 15 is set to 182 nm by increasing the thickness by approximately 30% (42 nm).

(比較例11)
比較例11は、実施例1に対して、画素電極15の膜厚をおよそ20%(28nm)薄くして112nmに設定したものである。
(Comparative Example 11)
In Comparative Example 11, compared with Example 1, the film thickness of the pixel electrode 15 is reduced by about 20% (28 nm) and set to 112 nm.

(比較例12)
比較例12は、実施例1に対して、画素電極15の膜厚をおよそ30%(42nm)薄くして98nmに設定したものである。
(Comparative Example 12)
In Comparative Example 12, compared to Example 1, the film thickness of the pixel electrode 15 is reduced by about 30% (42 nm) and set to 98 nm.

以降、図8〜図13を参照して、実施例1〜実施例7、及び比較例1〜比較例12における画素電極15及び容量電極16の好適例について説明する。   Hereinafter, with reference to FIGS. 8 to 13, preferred examples of the pixel electrode 15 and the capacitor electrode 16 in Examples 1 to 7 and Comparative Examples 1 to 12 will be described.

図8は、実施例1及び比較例1〜比較例4に関する液晶装置の分光特性を示しており、(a)は分光分布を示すグラフであり、(b)は透過率が大きくなるピークの波長(以降、ピーク波長と称す)を示す表である。図9は、実施例1と実施例2及び比較例5と比較例6に関する液晶装置の分光特性を示しており、(a)は分光分布を示すグラフであり、(b)はピーク波長を示す表である。図10は、実施例1と実施例3及び比較例7と比較例8に関する液晶装置の分光特性を示しており、(a)は分光分布を示すグラフであり、(b)はピーク波長を示す表である。図11は、実施例1と実施例4及び比較例9と比較例10に関する液晶装置の分光特性を示しており、(a)は分光分布を示すグラフであり、(b)はピーク波長を示す表である。図12は、実施例1と実施例5及び比較例11比較例12に関する液晶装置の分光特性を示しており、(a)は分光分布を示すグラフであり、(b)はピーク波長を示す表である。図13は、実施例1と実施例6と実施例7とに関する液晶装置の分光特性を示しており、(a)は分光分布を示すグラフであり、(b)はピーク波長を示す表である。
なお、図8〜図13において、ピーク波長1は400nm〜500nmの波長範囲で観測されるピーク波長を、ピーク波長2は500nm〜700nmの波長範囲で観測されるピーク波長を示している。
FIG. 8 shows the spectral characteristics of the liquid crystal devices related to Example 1 and Comparative Examples 1 to 4, where (a) is a graph showing the spectral distribution, and (b) is the peak wavelength at which the transmittance increases. It is a table | surface which shows (henceforth a peak wavelength). FIG. 9 shows the spectral characteristics of the liquid crystal devices related to Example 1, Example 2, Comparative Example 5 and Comparative Example 6, (a) is a graph showing the spectral distribution, and (b) shows the peak wavelength. It is a table. FIG. 10 shows the spectral characteristics of the liquid crystal devices related to Example 1 and Example 3, and Comparative Example 7 and Comparative Example 8, (a) is a graph showing the spectral distribution, and (b) shows the peak wavelength. It is a table. FIG. 11 shows the spectral characteristics of the liquid crystal devices related to Example 1, Example 4, and Comparative Example 9 and Comparative Example 10, where (a) is a graph showing the spectral distribution and (b) shows the peak wavelength. It is a table. FIG. 12 shows the spectral characteristics of the liquid crystal devices related to Example 1, Example 5 and Comparative Example 11 Comparative Example 12, (a) is a graph showing the spectral distribution, and (b) is a table showing the peak wavelength. It is. FIG. 13 shows spectral characteristics of the liquid crystal devices related to Example 1, Example 6, and Example 7, (a) is a graph showing the spectral distribution, and (b) is a table showing the peak wavelength. .
8 to 13, the peak wavelength 1 indicates the peak wavelength observed in the wavelength range of 400 nm to 500 nm, and the peak wavelength 2 indicates the peak wavelength observed in the wavelength range of 500 nm to 700 nm.

図8〜図13では、上記実施例1〜実施例7、及び上記比較例1〜比較例12に関して、光学的なシミュレーションによって求めた開口領域を透過する光(透過光K2)の分光分布がグラフ化されている。また、図8〜図13における分光分布を示すグラフの縦軸は、の透過率を示し、透過率の最大値を1として指標化されている。
なお、素子基板10の素子基板本体10aから第2層間絶縁膜13までの構成要素(素子基板本体10a、下地絶縁膜9、第1絶縁膜11a、第2絶縁膜11b、第1層間絶縁膜12、第2層間絶縁膜13)は、可視光域(400nm〜800nm)の光に対して透明とし、素子基板10の第2層間絶縁膜13か配向膜18までの構成要素において、異なる屈折率の膜(層)の界面で光の反射が生じるものとして、各実施例や各比較例の光学的シミュレーションを実施した。また、各実施例や各比較例の膜厚構成に相当する試作品を作製し、光学シミュレーションで求めた分光特性と試作品による分光特性の実測値とが一致すること、すなわちシミュレーション結果の妥当性が確認されている。
8 to 13, the spectral distribution of light (transmitted light K2) transmitted through the aperture region obtained by optical simulation with respect to Examples 1 to 7 and Comparative Examples 1 to 12 is a graph. It has become. In addition, the vertical axis of the graphs showing the spectral distributions in FIGS. 8 to 13 indicates the transmittance, and the maximum value of the transmittance is indexed as 1.
It should be noted that components of the element substrate 10 from the element substrate body 10a to the second interlayer insulating film 13 (element substrate body 10a, base insulating film 9, first insulating film 11a, second insulating film 11b, first interlayer insulating film 12). The second interlayer insulating film 13) is transparent to light in the visible light range (400 nm to 800 nm), and has different refractive indexes in the constituent elements from the second interlayer insulating film 13 to the alignment film 18 of the element substrate 10. An optical simulation of each example and each comparative example was performed on the assumption that light reflection occurs at the interface of the film (layer). In addition, prototypes corresponding to the film thickness configurations of the examples and comparative examples are prepared, and the spectral characteristics obtained by optical simulation and the measured spectral characteristics of the prototype match, that is, the validity of the simulation results. Has been confirmed.

図8には、画素電極15の膜厚及び容量電極16の膜厚を、それぞれ同じ膜厚で変化させた場合の分光特性が図示されている。図8に示すように、実施例1は、430nm及び560nmに透過率が大きくなるピークを有している。すなわち、実施例1は、液晶装置100は、530nm〜590nmの波長範囲及び400nm〜460nmの波長範囲のそれぞれで、透過率が大きくなるピークを有している。これに対して、比較例1のピークの波長は440nmであり、比較例2のピークの波長は500nmであり、比較例3のピークの波長は470nm及び620nmであり、比較例4のピークの波長は500nm及び680nmであり、いずれの場合も530nm〜590nmの波長範囲及び400nm〜460nmの波長範囲の少なくとも一方で、透過率が大きくなるピークを有していない。   FIG. 8 shows spectral characteristics when the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are changed with the same film thickness. As shown in FIG. 8, Example 1 has peaks at which transmittance increases at 430 nm and 560 nm. That is, in Example 1, the liquid crystal device 100 has a peak in which the transmittance increases in each of the wavelength range of 530 nm to 590 nm and the wavelength range of 400 nm to 460 nm. In contrast, the peak wavelength of Comparative Example 1 is 440 nm, the peak wavelength of Comparative Example 2 is 500 nm, the peak wavelengths of Comparative Example 3 are 470 nm and 620 nm, and the peak wavelength of Comparative Example 4 is Are 500 nm and 680 nm. In either case, at least one of the wavelength range of 530 nm to 590 nm and the wavelength range of 400 nm to 460 nm does not have a peak in which the transmittance increases.

特に、実施例1に係る液晶装置100は、明るい環境下で人間の目が最も高感度となる光の波長(555nm)付近に透過率が大きくなるピークを有している、すなわち明るい表示を実現するために特に優れた分光特性を有している。さらに、実施例1に係る液晶装置100は、配向膜18,24や液晶層50の劣化に影響しやすい光の波長範囲でも透過率が大きくなるピークを有し、配向膜18,24や液晶層50を劣化させる反射光K3が弱くなっているので、反射光K3による配向膜18,24や液晶層50の劣化が進行しにくく、優れた耐光性を有している。
このように、実施例1は、比較例1〜比較例4と比べて、より明るい表示と優れた耐光性とが実現される。また、実施例1は、人間の視感度特性に対して特に優れた分光特性を有し、より明るい表示を実現することができる。
In particular, the liquid crystal device 100 according to the first embodiment has a peak in which the transmittance increases near the wavelength of light (555 nm) at which the human eye has the highest sensitivity in a bright environment, that is, realizes a bright display. Therefore, it has particularly excellent spectral characteristics. Furthermore, the liquid crystal device 100 according to Example 1 has a peak in which the transmittance increases even in the wavelength range of light that easily affects the deterioration of the alignment films 18 and 24 and the liquid crystal layer 50, and the alignment films 18 and 24 and the liquid crystal layer Since the reflected light K3 that deteriorates 50 is weakened, the alignment films 18 and 24 and the liquid crystal layer 50 are not easily deteriorated by the reflected light K3, and have excellent light resistance.
As described above, Example 1 achieves a brighter display and superior light resistance as compared with Comparative Examples 1 to 4. Further, the first embodiment has particularly excellent spectral characteristics with respect to human visibility characteristics, and can realize brighter display.

図9には、画素電極15の膜厚を140nm一定とし、容量電極16の膜厚を140nmから182nmに変化させた場合の分光特性が図示されている。図9に示すように、実施例2のピークの波長は440nm及び580nmであり、比較例5のピークの波長は450nm及び600nmであり、比較例6のピークの波長は460nm及び630nmである。このように、画素電極15の膜厚が140nm一定の場合、容量電極16の膜厚が140nm〜154nmの範囲で、目標性能を満足する(実施例1、実施例2)。一方、容量電極16の膜厚が168nm〜182nmの範囲では、目標性能を満足しない(比較例5、比較例6)。
従って、画素電極15の膜厚は140nm、及び容量電極16の膜厚は140nm〜154nmの範囲が好ましい。換言すれば、画素電極15の膜厚と容量電極16の膜厚とを共に140nmとした場合、容量電極16の膜厚の変動範囲は、+10%(+14nm)まで許容される。
FIG. 9 shows spectral characteristics when the thickness of the pixel electrode 15 is constant at 140 nm and the thickness of the capacitor electrode 16 is changed from 140 nm to 182 nm. As shown in FIG. 9, the peak wavelengths of Example 2 are 440 nm and 580 nm, the peak wavelengths of Comparative Example 5 are 450 nm and 600 nm, and the peak wavelengths of Comparative Example 6 are 460 nm and 630 nm. Thus, when the film thickness of the pixel electrode 15 is constant at 140 nm, the target performance is satisfied when the film thickness of the capacitor electrode 16 is in the range of 140 nm to 154 nm (Example 1, Example 2). On the other hand, when the film thickness of the capacitive electrode 16 is in the range of 168 nm to 182 nm, the target performance is not satisfied (Comparative Example 5 and Comparative Example 6).
Therefore, it is preferable that the pixel electrode 15 has a thickness of 140 nm and the capacitor electrode 16 has a thickness of 140 nm to 154 nm. In other words, if both the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are 140 nm, the variation range of the film thickness of the capacitor electrode 16 is allowed to + 10% (+14 nm).

図10には、画素電極15の膜厚を140nmとし、容量電極16の膜厚を140nmから98nmに変化させた場合の分光特性が図示されている。図10に示すように、実施例3のピークの波長は410nm及び540nmであり、比較例7のピークの波長は400nm及び520nmであり、比較例8のピークの波長は500nmである。このように、画素電極15の膜厚が140nm一定の場合、容量電極16の膜厚が126nm〜140nmの範囲で、目標性能を満足する(実施例1、実施例3)。一方、容量電極16の膜厚が98nm〜112nmの範囲では、目標性能を満足しない(比較例7、比較例8)。
従って、画素電極15の膜厚は140nm、及び容量電極16の膜厚は126nm〜140nmの範囲が好ましい。換言すれば、画素電極15の膜厚と容量電極16の膜厚とを共に140nmとした場合、容量電極16の膜厚変動範囲は、−10%(−14nm)まで許容される。
FIG. 10 shows the spectral characteristics when the thickness of the pixel electrode 15 is 140 nm and the thickness of the capacitor electrode 16 is changed from 140 nm to 98 nm. As shown in FIG. 10, the peak wavelengths of Example 3 are 410 nm and 540 nm, the peak wavelengths of Comparative Example 7 are 400 nm and 520 nm, and the peak wavelength of Comparative Example 8 is 500 nm. Thus, when the film thickness of the pixel electrode 15 is constant at 140 nm, the target performance is satisfied when the film thickness of the capacitor electrode 16 is in the range of 126 nm to 140 nm (Examples 1 and 3). On the other hand, when the film thickness of the capacitive electrode 16 is in the range of 98 nm to 112 nm, the target performance is not satisfied (Comparative Example 7 and Comparative Example 8).
Therefore, it is preferable that the pixel electrode 15 has a thickness of 140 nm and the capacitor electrode 16 has a thickness of 126 nm to 140 nm. In other words, when the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are both 140 nm, the film thickness variation range of the capacitor electrode 16 is allowed to be −10% (−14 nm).

図9と図10とから、画素電極15の膜厚が140nmの条件では、容量電極16の膜厚範囲は、126nm〜154nmが好ましい。換言すれば、画素電極15の膜厚と容量電極16の膜厚とを共に140nmとした場合、容量電極16の膜厚変動範囲は、±10%(±14nm)まで許容される。   9 and 10, the film thickness range of the capacitor electrode 16 is preferably 126 nm to 154 nm under the condition that the film thickness of the pixel electrode 15 is 140 nm. In other words, when the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are both 140 nm, the film thickness variation range of the capacitor electrode 16 is allowed to ± 10% (± 14 nm).

図11は、容量電極16の膜厚を140nmとし、画素電極15の膜厚を140nmから182nmに変化させた場合の分光特性が図示されている。図11に示すように、実施例4のピークの波長は440nm及び580nmであり、比較例9のピークの波長は450nm及び600nmであり、比較例10のピークの波長は460nm及び620nmである。このように、容量電極16の膜厚が140nm一定の場合、画素電極15の膜厚が140nm〜154nmの範囲で、目標性能を満足する(実施例1、実施例4)。一方、画素電極15の膜厚が168nm〜182nmの範囲では、目標性能を満足しない(比較例9、比較例10)。
従って、容量電極16の膜厚は140nm、及び画素電極15の膜厚は140nm〜154nmの範囲が好ましい。換言すれば、画素電極15の膜厚と容量電極16の膜厚とを共に140nmとした場合、画素電極15の膜厚変動範囲は、+10%(+14nm)まで許容される。
FIG. 11 shows spectral characteristics when the thickness of the capacitor electrode 16 is 140 nm and the thickness of the pixel electrode 15 is changed from 140 nm to 182 nm. As shown in FIG. 11, the peak wavelengths of Example 4 are 440 nm and 580 nm, the peak wavelengths of Comparative Example 9 are 450 nm and 600 nm, and the peak wavelengths of Comparative Example 10 are 460 nm and 620 nm. Thus, when the film thickness of the capacitor electrode 16 is constant at 140 nm, the target performance is satisfied when the film thickness of the pixel electrode 15 is in the range of 140 nm to 154 nm (Examples 1 and 4). On the other hand, when the film thickness of the pixel electrode 15 is in the range of 168 nm to 182 nm, the target performance is not satisfied (Comparative Example 9 and Comparative Example 10).
Therefore, the thickness of the capacitor electrode 16 is preferably 140 nm, and the thickness of the pixel electrode 15 is preferably in the range of 140 nm to 154 nm. In other words, when the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are both 140 nm, the film thickness variation range of the pixel electrode 15 is allowed to + 10% (+14 nm).

図12は、容量電極16の膜厚を140nmとし、画素電極15の膜厚を140nmから98nmに変化させた場合の分光特性が図示されている。図12に示すように、実施例5のピークの波長は410nm及び540nmであり、比較例11のピークの波長は520nmであり、比較例12のピークの波長は500nmである。このように、容量電極16の膜厚が140nm一定の場合、画素電極15の膜厚が126nm〜140nmの範囲で、目標性能を満足する(実施例1、実施例5)。一方、画素電極15の膜厚が98nm〜112nmの範囲では、目標性能を満足しない(比較例11、比較例12)。
従って、画素電極15の膜厚は140nm、及び容量電極16の膜厚は126nm〜140nmの範囲が好ましい。換言すれば、画素電極15の膜厚と容量電極16の膜厚とを共に140nmとした場合、画素電極15の膜厚変動範囲は、−10%(−14nm)まで許容される。
FIG. 12 shows spectral characteristics when the thickness of the capacitor electrode 16 is 140 nm and the thickness of the pixel electrode 15 is changed from 140 nm to 98 nm. As shown in FIG. 12, the peak wavelengths of Example 5 are 410 nm and 540 nm, the peak wavelength of Comparative Example 11 is 520 nm, and the peak wavelength of Comparative Example 12 is 500 nm. As described above, when the film thickness of the capacitor electrode 16 is constant 140 nm, the target performance is satisfied when the film thickness of the pixel electrode 15 is in the range of 126 nm to 140 nm (Examples 1 and 5). On the other hand, when the film thickness of the pixel electrode 15 is in the range of 98 nm to 112 nm, the target performance is not satisfied (Comparative Example 11 and Comparative Example 12).
Therefore, it is preferable that the pixel electrode 15 has a thickness of 140 nm and the capacitor electrode 16 has a thickness of 126 nm to 140 nm. In other words, when the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are both 140 nm, the film thickness variation range of the pixel electrode 15 is allowed to be −10% (−14 nm).

図11と図12とから、容量電極16の膜厚が140nmの条件では、画素電極15の膜厚範囲は、126nm〜154nmが好ましい。換言すれば、画素電極15の膜厚と容量電極16の膜厚とを共に140nmとした場合、画素電極15の膜厚変動範囲は、±10%(±14nm)まで許容される。   From FIG. 11 and FIG. 12, when the film thickness of the capacitor electrode 16 is 140 nm, the film thickness range of the pixel electrode 15 is preferably 126 nm to 154 nm. In other words, when the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are both 140 nm, the film thickness variation range of the pixel electrode 15 is allowed to ± 10% (± 14 nm).

図10及び図12に示すように、画素電極15または容量電極16の一方を実施例1の膜厚(140nm)とし、他方を実施例1よりも薄い膜厚に変化させた場合、ピーク波長は短波長側に変化する。図9及び図11に示すように、画素電極15または容量電極16の一方を実施例1の膜厚(140nm)とし、他方を実施例1よりも厚い膜厚に変化させた場合、ピーク波長は長波長側に変化する。例えば、画素電極15または容量電極16の一方を実施例1の膜厚(140nm)よりも薄くし、他方を実施例1の膜厚(140nm)よりも厚くすると、膜厚を薄くした影響と膜厚を厚くした影響とを相殺することが可能になる。   As shown in FIGS. 10 and 12, when one of the pixel electrode 15 and the capacitor electrode 16 is changed to a film thickness (140 nm) of the first embodiment and the other is changed to a film thickness thinner than that of the first embodiment, the peak wavelength is It changes to the short wavelength side. As shown in FIGS. 9 and 11, when one of the pixel electrode 15 and the capacitor electrode 16 is changed to a film thickness (140 nm) of the first embodiment and the other is changed to a film thickness thicker than that of the first embodiment, the peak wavelength is It changes to the long wavelength side. For example, if one of the pixel electrode 15 and the capacitor electrode 16 is made thinner than the film thickness (140 nm) of the first embodiment and the other is made thicker than the film thickness (140 nm) of the first embodiment, the effect of reducing the film thickness and the film It becomes possible to offset the effect of increasing the thickness.

図13には、画素電極15または容量電極16の一方を実施例1の膜厚(140nm)より薄くし、他方を実施例1の膜厚(140nm)よりも厚くした条件、すなわち実施例6及び実施例7の分光特性が図示されている。具体的には、実施例6は、画素電極15を実施例1の膜厚(140nm)よりも10%(14nm)薄くし、容量電極16を実施例1の膜厚(140nm)よりも10%(14nm)厚くした条件に相当する。実施例7は、容量電極16を実施例1の膜厚(140nm)よりも10%(14nm)薄くし、画素電極15を実施例1の膜厚(140nm)よりも10%(14nm)厚くした条件に相当する。   FIG. 13 shows a condition in which one of the pixel electrode 15 and the capacitor electrode 16 is thinner than the film thickness (140 nm) of the first embodiment and the other is thicker than the film thickness (140 nm) of the first embodiment, that is, the sixth embodiment. The spectral characteristics of Example 7 are shown. Specifically, in Example 6, the pixel electrode 15 is 10% (14 nm) thinner than the film thickness (140 nm) of Example 1, and the capacitor electrode 16 is 10% of the film thickness (140 nm) of Example 1. (14 nm) This corresponds to the thickened condition. In Example 7, the capacitor electrode 16 was made 10% (14 nm) thinner than the film thickness (140 nm) of Example 1, and the pixel electrode 15 was made 10% (14 nm) thicker than the film thickness (140 nm) of Example 1. Corresponds to the conditions.

図13に示すように、実施例1のピークの波長は430nm及び560nmであり、実施例6のピークの波長は420nm及び560nmであり、実施例7のピークの波長は420nm及び560nmである。このように、画素電極15または容量電極16の一方を実施例1の膜厚(140nm)よりも薄くし、他方を実施例1の膜厚(140nm)よりも厚くした条件では、膜厚を薄くした影響と膜厚を厚くした影響とが相殺され、実施例1と略同等の分光特性を有するようになる(実施例6、実施例7)。
実施例6及び実施例7に係る液晶装置100も、明るい環境下で人間の目が最も高感度となる光の波長(555nm)付近に透過率が大きくなるピークを有している、すなわち明るい表示を実現するために特に優れた分光特性を有している。
As shown in FIG. 13, the peak wavelengths of Example 1 are 430 nm and 560 nm, the peak wavelengths of Example 6 are 420 nm and 560 nm, and the peak wavelengths of Example 7 are 420 nm and 560 nm. Thus, the film thickness is reduced under the condition that one of the pixel electrode 15 and the capacitor electrode 16 is thinner than the film thickness (140 nm) of the first embodiment and the other is thicker than the film thickness (140 nm) of the first embodiment. The effect of increasing the film thickness and the effect of increasing the film thickness are offset, and the spectral characteristics substantially equivalent to those of Example 1 are obtained (Examples 6 and 7).
The liquid crystal devices 100 according to the sixth and seventh embodiments also have a peak in which the transmittance increases near the wavelength of light (555 nm) at which the human eye has the highest sensitivity in a bright environment, that is, a bright display. In particular, it has excellent spectral characteristics.

以上総括すると、本実施形態では、以下の効果を得ることができる。
1)画素電極15の膜厚と容量電極16の膜厚とが、共に140nmであると、液晶装置100は、明るい環境下で人間の目の最も高感度となる光の波長(555nm)付近に透過率が大きくなるピークを有している、すなわち明るい表示を実現するために特に優れた分光特性を有している。さらに、配向膜18,24や液晶層50に影響を及ぼしやすい光の波長範囲(400nm〜460nm)でも透過率が大きくなるピークを有し、当該波長範囲(400nm〜460nm)の反射光K3が弱くなっている。よって、当該波長範囲(400nm〜460nm)の反射光K3によって、配向膜18,24や液晶層50の劣化が進行しにくくなる。従って、耐光性に優れ、特に明るい表示の液晶装置100を提供することができる。
In summary, in the present embodiment, the following effects can be obtained.
1) When the film thickness of the pixel electrode 15 and the film thickness of the capacitor electrode 16 are both 140 nm, the liquid crystal device 100 is in the vicinity of the wavelength (555 nm) of light that provides the highest sensitivity for human eyes in a bright environment. It has a peak at which the transmittance increases, that is, it has particularly excellent spectral characteristics for realizing a bright display. Furthermore, even in the wavelength range (400 nm to 460 nm) of light that easily affects the alignment films 18, 24 and the liquid crystal layer 50, there is a peak in which the transmittance increases, and the reflected light K 3 in the wavelength range (400 nm to 460 nm) is weak. It has become. Therefore, it is difficult for the alignment films 18 and 24 and the liquid crystal layer 50 to deteriorate due to the reflected light K3 in the wavelength range (400 nm to 460 nm). Accordingly, it is possible to provide the liquid crystal device 100 which is excellent in light resistance and has a particularly bright display.

2)画素電極15の膜厚が140nmである場合に、容量電極16が126nm〜154nmの膜厚範囲で、液晶装置100は、人間の視感度特性で感度が高い光の波長範囲(530nm〜590nm)、及び配向膜18,24や液晶層50の劣化を招きやすい光の波長範囲(400nm〜460nm)に透過率が大きくなるピークを有するようになる。従って、耐光性に優れ、明るい表示の液晶装置100を提供することができる。   2) When the pixel electrode 15 has a film thickness of 140 nm, the capacitive electrode 16 has a film thickness range of 126 nm to 154 nm, and the liquid crystal device 100 has a wavelength range of light (530 nm to 590 nm) with high human visibility characteristics. ) And the wavelength range (400 nm to 460 nm) of light that tends to cause deterioration of the alignment films 18, 24 and the liquid crystal layer 50. Therefore, it is possible to provide the liquid crystal device 100 which has excellent light resistance and a bright display.

3)容量電極16の膜厚が140nmである場合に、画素電極15が126nm〜154nmの膜厚範囲で、液晶装置100は、人間の視感度特性で感度が高い光の波長範囲(530nm〜590nm)、及び配向膜18,24や液晶層50の劣化を招きやすい光の波長範囲(400nm〜460nm)で透過率が大きくなるピークを有するようになる。従って、耐光性に優れ、明るい表示の液晶装置100を提供することができる。   3) When the film thickness of the capacitive electrode 16 is 140 nm, the pixel electrode 15 is in the film thickness range of 126 nm to 154 nm, and the liquid crystal device 100 has a light wavelength range (530 nm to 590 nm) with high human visibility characteristics. ), And the alignment films 18 and 24 and the liquid crystal layer 50 have a peak in which the transmittance increases in the wavelength range (400 nm to 460 nm) of light that tends to cause deterioration. Therefore, it is possible to provide the liquid crystal device 100 which has excellent light resistance and a bright display.

4)画素電極15または容量電極16の一方を実施例1の膜厚(140nm)よりも薄くし、他方を実施例1の膜厚(140nm)よりも厚くすると、膜厚を薄くした影響と膜厚を厚くした影響とが相殺され、実施例1と略同等の分光特性を有するようになる。詳しくは、画素電極15の膜厚が140nmから154nm及び容量電極16の膜厚が126nmから140nmである場合、または画素電極15の膜厚が126nmから140nm及び容量電極16の膜厚が140nmから154nmである場合のいずれかにおいて、液晶装置100は、実施例1と略同等の分光特性を有するようになる。従って、これらの条件においても、耐光性に優れ、特に明るい表示の液晶装置100を提供することができる。   4) When one of the pixel electrode 15 and the capacitor electrode 16 is made thinner than the film thickness (140 nm) of the first embodiment and the other is made thicker than the film thickness (140 nm) of the first embodiment, the effect of reducing the film thickness and the film The effect of increasing the thickness is offset, and the spectral characteristics substantially equivalent to those of the first embodiment are obtained. Specifically, when the thickness of the pixel electrode 15 is 140 nm to 154 nm and the thickness of the capacitor electrode 16 is 126 nm to 140 nm, or the thickness of the pixel electrode 15 is 126 nm to 140 nm and the thickness of the capacitor electrode 16 is 140 nm to 154 nm. In any case, the liquid crystal device 100 has substantially the same spectral characteristics as the first embodiment. Therefore, even under these conditions, it is possible to provide the liquid crystal device 100 which is excellent in light resistance and has a particularly bright display.

5)誘電体層14は、第1の誘電体膜(酸化ハフニウム)と第2の誘電体膜(酸化アルミニウム)とが交互に積層された多層膜である。誘電体層14を異なる誘電体膜で構成することによって、誘電体層14の欠陥密度を小さくし、誘電体層14を薄膜化することがきる。
さらに、第1の誘電体膜の構成材料である酸化ハフニウムは、誘電率が大きいという特長を有している。第2の誘電体膜の構成材料である酸化アルミニウムは、リーク電流が小さいという特長を有している。誘電体層14を、酸化ハフニウムと酸化アルミニウムとが積層した構造とすることによって、大きな容量密度を有し、低リーク電流で耐圧性に優れた容量素子(蓄積容量17)を形成することができる。
さらに、誘電体層14の膜厚は、20nm〜40nmと極めて薄い。誘電体層14を極めて薄くすることによって、可視域の光に対して高い透明性を有するようになる。すなわち、誘電体層14は、人間の視感度特性で感度が高くなる波長範囲(530nm〜590nm)の光、及び配向膜18,24や液晶層50の劣化を招きやすい波長範囲(400nm〜460nm)の光に対して、高い透過率を有する。
5) The dielectric layer 14 is a multilayer film in which first dielectric films (hafnium oxide) and second dielectric films (aluminum oxide) are alternately stacked. By configuring the dielectric layer 14 with different dielectric films, the defect density of the dielectric layer 14 can be reduced and the dielectric layer 14 can be made thinner.
Furthermore, hafnium oxide, which is a constituent material of the first dielectric film, has a feature that the dielectric constant is large. Aluminum oxide, which is a constituent material of the second dielectric film, has a feature that leakage current is small. When the dielectric layer 14 has a structure in which hafnium oxide and aluminum oxide are stacked, a capacitor element (storage capacitor 17) having a large capacitance density, low leakage current, and excellent withstand voltage can be formed. .
Furthermore, the film thickness of the dielectric layer 14 is as extremely thin as 20 nm to 40 nm. By making the dielectric layer 14 very thin, it has high transparency to visible light. That is, the dielectric layer 14 has a wavelength range (400 nm to 460 nm) that tends to cause deterioration of the alignment films 18 and 24 and the liquid crystal layer 50, and light in a wavelength range (530 nm to 590 nm) where the sensitivity is high in human visibility characteristics. It has a high transmittance with respect to light.

(実施形態2)
「電子機器」
図14は電子機器としての投射型表示装置の構成を示す概略図である。図14に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
(Embodiment 2)
"Electronics"
FIG. 14 is a schematic diagram illustrating a configuration of a projection display device as an electronic apparatus. As shown in FIG. 14, a projection display apparatus 1000 as an electronic apparatus according to the present embodiment includes a polarization illumination apparatus 1100 arranged along the system optical axis L, and two dichroic mirrors 1104 and 1105 as light separation elements. Three reflection mirrors 1106, 1107, 1108, five relay lenses 1201, 1202, 1203, 1204, 1205, three transmissive liquid crystal light valves 1210, 1220, 1230 as light modulation means, and a light combining element As a cross dichroic prism 1206 and a projection lens 1207.

偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 1104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 1100. Another dichroic mirror 1105 reflects the green light (G) transmitted through the dichroic mirror 1104 and transmits the blue light (B).

ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the dichroic mirror 1104 is reflected by the reflection mirror 1106 and then enters the liquid crystal light valve 1210 via the relay lens 1205.
Green light (G) reflected by the dichroic mirror 1105 enters the liquid crystal light valve 1220 via the relay lens 1204.
The blue light (B) transmitted through the dichroic mirror 1105 is incident on the liquid crystal light valve 1230 via a light guide system including three relay lenses 1201, 1202, 1203 and two reflection mirrors 1107, 1108.

液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。   The liquid crystal light valves 1210, 1220, and 1230 are disposed to face the incident surfaces of the cross dichroic prism 1206 for each color light. The color light incident on the liquid crystal light valves 1210, 1220, and 1230 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 1206. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected on the screen 1300 by the projection lens 1207 which is a projection optical system, and the image is enlarged and displayed.

液晶ライトバルブ1210は、上述した実施形態1の液晶装置100が適用されたものである。偏光照明装置1100から発した光は、液晶装置100の対向基板20(図1参照)に入射し、素子基板10(図1参照)からクロスダイクロイックプリズム1206に向けて射出される。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。   The liquid crystal light valve 1210 is obtained by applying the liquid crystal device 100 of the first embodiment described above. Light emitted from the polarization illumination device 1100 enters the counter substrate 20 (see FIG. 1) of the liquid crystal device 100 and is emitted from the element substrate 10 (see FIG. 1) toward the cross dichroic prism 1206. The liquid crystal device 100 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and the emission side of colored light. The same applies to the other liquid crystal light valves 1220 and 1230.

このような投射型表示装置1000によれば、人間の視感度特性で感度が高くなる波長範囲(530nm〜590nm)の光、及び配向膜18,24や液晶層50の光劣化に影響しやすい波長範囲(400nm〜460nm)の光のそれぞれに対して高い透過率を有する液晶装置100が、液晶ライトバルブ1210,1220,1230として用いているので、明るい表示品位と、液晶ライトバルブ1210,1220,1230の光劣化が抑制された高い信頼性とが実現される。   According to such a projection type display apparatus 1000, light in a wavelength range (530 nm to 590 nm) in which sensitivity is high due to human visibility characteristics, and wavelengths that easily affect light degradation of the alignment films 18 and 24 and the liquid crystal layer 50. Since the liquid crystal device 100 having a high transmittance with respect to each light in the range (400 nm to 460 nm) is used as the liquid crystal light valves 1210, 1220, 1230, the bright display quality and the liquid crystal light valves 1210, 1220, 1230 are used. High reliability in which photodegradation is suppressed is realized.

本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う液晶装置100及び該液晶装置100を適用する電子機器もまた本発明の技術的範囲に含まれるものである。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. Electronic equipment to which the liquid crystal device 100 is applied is also included in the technical scope of the present invention.
Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.

(変形例1)実施形態1では、画素電極15及び容量電極16を構成する材料は、ITOであった。画素電極15及び容量電極16を構成する材料は、ITOに限定されず、IZO(Indium Zinc Oxide)であっても良い。   (Modification 1) In Embodiment 1, the material constituting the pixel electrode 15 and the capacitor electrode 16 was ITO. The material constituting the pixel electrode 15 and the capacitor electrode 16 is not limited to ITO, and may be IZO (Indium Zinc Oxide).

(変形例2)実施形態1では、光源からの光は対向基板20から素子基板10に向けて入射した。液晶装置100に対する光源からの光の入射方向は、対向基板20から素子基板10に向かう方向に限定されず、素子基板10から対向基板20に向かう方向であっても良い。   (Modification 2) In the first embodiment, light from the light source is incident from the counter substrate 20 toward the element substrate 10. The incident direction of light from the light source to the liquid crystal device 100 is not limited to the direction from the counter substrate 20 toward the element substrate 10, and may be the direction from the element substrate 10 toward the counter substrate 20.

(変形例3)上記液晶装置100が適用される電子機器は、実施形態2の投射型表示装置1000に限定されない。投射型表示装置1000の他に、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、POSなどの情報端末機器、電子手帳などの電子機器に、実施形態1に係る液晶装置100や、変形例1及び変形例2に係る液晶装置を適用させることができる。   (Modification 3) The electronic apparatus to which the liquid crystal device 100 is applied is not limited to the projection display device 1000 of the second embodiment. In addition to the projection display device 1000, a projection type HUD (head-up display), a direct-view type HMD (head-mounted display), an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type, or a monitor direct-view type The liquid crystal device 100 according to the first embodiment and the liquid crystal devices according to the first and second modifications can be applied to electronic devices such as video recorders, car navigation systems, POS and other information terminal devices, and electronic notebooks. .

CNT1,CNT2,CNT3,CNT4,CNT5,CNT7…コンタクトホール、3a…走査線、3b…容量線、6a…データ線、6b…第1中継電極、6c…突出部、7a…配線、7b…第2中継電極、9…下地絶縁膜、10…素子基板、10a…素子基板本体、11a…第1絶縁膜、11b…第2絶縁膜、12…第1層間絶縁膜、13…第2層間絶縁膜、14…誘電体層、15…画素電極、15a…突出部、16…容量電極、16ch…開口部、17…蓄積容量、18,24…配向膜、20…対向基板、20a…対向基板本体、21…遮光膜、22…層間絶縁膜、23…対向電極、30…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソース・ドレイン領域、30e,30f…接合領域、30g…ゲート電極、30s…データ線側ソース・ドレイン領域、31…ソース電極、32…ドレイン電極、40…シール材、50…液晶層、100…液晶装置、101…データ線駆動回路、102…走査線駆動回路、103…検査回路、104…外部接続用端子、105…配線、106…上下導通部、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。   CNT1, CNT2, CNT3, CNT4, CNT5, CNT7 ... contact hole, 3a ... scanning line, 3b ... capacitance line, 6a ... data line, 6b ... first relay electrode, 6c ... projection, 7a ... wiring, 7b ... second Relay electrode, 9 ... base insulating film, 10 ... element substrate, 10a ... element substrate body, 11a ... first insulating film, 11b ... second insulating film, 12 ... first interlayer insulating film, 13 ... second interlayer insulating film, DESCRIPTION OF SYMBOLS 14 ... Dielectric layer, 15 ... Pixel electrode, 15a ... Projection part, 16 ... Capacitance electrode, 16ch ... Opening part, 17 ... Storage capacity, 18, 24 ... Orientation film, 20 ... Counter substrate, 20a ... Counter substrate main body, 21 ... Light-shielding film, 22 ... Interlayer insulating film, 23 ... Counter electrode, 30 ... TFT, 30a ... Semiconductor layer, 30c ... Channel region, 30d ... Source / drain region on the pixel electrode side, 30e, 30f ... Junction region, 30g ... Gate current , 30 s... Data line side source / drain region, 31... Source electrode, 32... Drain electrode, 40... Sealing material, 50 ... liquid crystal layer, 100. DESCRIPTION OF SYMBOLS 103 ... Inspection circuit, 104 ... External connection terminal, 105 ... Wiring, 106 ... Vertical conduction part, 1000 ... Projection type display apparatus, 1100 ... Polarized illumination apparatus, 1101 ... Lamp unit, 1102 ... Integrator lens, 1103 ... Polarization conversion element 1104, 1105 ... Dichroic mirror, 1106, 1107, 1108 ... Reflection mirror, 1201, 1202, 1203, 1204, 1205 ... Relay lens, 1206 ... Cross dichroic prism, 1207 ... Projection lens, 1210, 1220, 1230 ... Liquid crystal light valve 1300 ... Scree .

Claims (8)

基板と、
画素電極と、前記基板と前記画素電極との間で前記画素電極に対向配置された容量電極と、前記画素電極と前記容量電極との間に挟まれた誘電体層と、を含む蓄積容量と、
を備え、
前記基板及び前記蓄積容量を透過する光の分光分布が、530nmから590nmの波長範囲と、400nmから460nmの波長範囲と、でピークを有することを特徴とする電気光学装置。
A substrate,
A storage capacitor comprising: a pixel electrode; a capacitor electrode disposed opposite to the pixel electrode between the substrate and the pixel electrode; and a dielectric layer sandwiched between the pixel electrode and the capacitor electrode; ,
With
An electro-optical device, wherein a spectral distribution of light transmitted through the substrate and the storage capacitor has peaks in a wavelength range of 530 nm to 590 nm and a wavelength range of 400 nm to 460 nm.
前記誘電体層は、第1の誘電体膜と、第2の誘電体膜と、を含むことを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the dielectric layer includes a first dielectric film and a second dielectric film. 前記第1の誘電体膜は酸化ハフニウムであり、前記第2の誘電体膜は酸化アルミニウムであることを特徴とする請求項2に記載の電気光学装置。   The electro-optical device according to claim 2, wherein the first dielectric film is hafnium oxide and the second dielectric film is aluminum oxide. 前記画素電極及び前記容量電極はITO膜であり、前記画素電極の膜厚及び前記容量電極の膜厚は、126nmから154nmの範囲にあることを特徴とする請求項1乃至3のいずれか1項に記載の電気光学装置。   4. The pixel electrode and the capacitor electrode are ITO films, and the film thickness of the pixel electrode and the film thickness of the capacitor electrode are in the range of 126 nm to 154 nm. The electro-optical device according to 1. 前記画素電極の膜厚は140nmから154nmの範囲にあり、前記容量電極の膜厚は126nmから140nmの範囲にあることを特徴とする請求項4に記載の電気光学装置。   5. The electro-optical device according to claim 4, wherein the pixel electrode has a thickness in a range of 140 nm to 154 nm, and the capacitor electrode has a thickness in a range of 126 nm to 140 nm. 前記画素電極の膜厚は126nmから140nmの範囲にあり、前記容量電極の膜厚は140nmから154nmの範囲にあることを特徴とする請求項4に記載の電気光学装置。   The electro-optical device according to claim 4, wherein the pixel electrode has a thickness in a range of 126 nm to 140 nm, and the capacitive electrode has a thickness in a range of 140 nm to 154 nm. 前記誘電体層は、前記第1の誘電体膜と前記第2の誘電体膜とが交互に積層された多層膜であり、前記誘電体層の膜厚は20nmから50nmの範囲にあることを特徴とする請求項2に記載の電気光学装置。   The dielectric layer is a multilayer film in which the first dielectric film and the second dielectric film are alternately stacked, and the thickness of the dielectric layer is in the range of 20 nm to 50 nm. The electro-optical device according to claim 2. 請求項1乃至7のいずれか1項に記載の電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2012277752A 2012-12-20 2012-12-20 Electro-optic device and electronic equipment Withdrawn JP2014122950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012277752A JP2014122950A (en) 2012-12-20 2012-12-20 Electro-optic device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277752A JP2014122950A (en) 2012-12-20 2012-12-20 Electro-optic device and electronic equipment

Publications (2)

Publication Number Publication Date
JP2014122950A true JP2014122950A (en) 2014-07-03
JP2014122950A5 JP2014122950A5 (en) 2016-01-28

Family

ID=51403499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277752A Withdrawn JP2014122950A (en) 2012-12-20 2012-12-20 Electro-optic device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2014122950A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347826A (en) * 1993-06-07 1994-12-22 Sanyo Electric Co Ltd Liquid crystal display device
JP2001033818A (en) * 1999-07-21 2001-02-09 Sharp Corp Liquid crystal display device
JP2012220753A (en) * 2011-04-11 2012-11-12 Seiko Epson Corp Electro-optic device and electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347826A (en) * 1993-06-07 1994-12-22 Sanyo Electric Co Ltd Liquid crystal display device
JP2001033818A (en) * 1999-07-21 2001-02-09 Sharp Corp Liquid crystal display device
JP2012220753A (en) * 2011-04-11 2012-11-12 Seiko Epson Corp Electro-optic device and electronic apparatus

Similar Documents

Publication Publication Date Title
JP5794013B2 (en) Electro-optical device and electronic apparatus
JP6417847B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6044358B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2018101067A (en) Electro-optic device and electronic equipment
JP2012078624A (en) Electric optical device and electronic equipment
JP5919636B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2015094880A (en) Electro-optic device and electronic apparatus
JP2018136477A (en) Electro-optical device and electronic apparatus
JP5919890B2 (en) Electro-optical device and electronic apparatus
JP2013182144A (en) Electro-optic device and electronic apparatus
JP5754207B2 (en) Liquid crystal device and electronic device
JP2017083679A (en) Display device and electronic apparatus
JP2012108407A (en) Electro-optic device, method of manufacturing electro-optic device, and electronic apparatus
JP2012181308A (en) Electro-optical device and electronic device
JP5975141B2 (en) Electro-optical device and electronic apparatus
JP2016080809A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP6402999B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2019008099A (en) Electro-optical device and electronic apparatus
JP6146120B2 (en) Liquid crystal device and electronic device
JP2012252033A (en) Electro-optical device and electronic apparatus
JP2014182251A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2014122950A (en) Electro-optic device and electronic equipment
JP2013076848A (en) Electro-optical apparatus, method for manufacturing electro-optical apparatus, and electronic equipment
JP2013025139A (en) Electro-optic device and electronic equipment
JP2017097086A (en) Liquid crystal device and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20161129