JP2012078624A - Electric optical device and electronic equipment - Google Patents

Electric optical device and electronic equipment Download PDF

Info

Publication number
JP2012078624A
JP2012078624A JP2010224600A JP2010224600A JP2012078624A JP 2012078624 A JP2012078624 A JP 2012078624A JP 2010224600 A JP2010224600 A JP 2010224600A JP 2010224600 A JP2010224600 A JP 2010224600A JP 2012078624 A JP2012078624 A JP 2012078624A
Authority
JP
Japan
Prior art keywords
electrode
pixel
light
optical device
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010224600A
Other languages
Japanese (ja)
Inventor
Masatsugu Nakagawa
雅嗣 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010224600A priority Critical patent/JP2012078624A/en
Publication of JP2012078624A publication Critical patent/JP2012078624A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an electric optical device equipped with a holding capacity capable of securing a desired electric capacity while securing numerical aperture in the opening area of a pixel and electronic equipment equipped with this electric optical device.SOLUTION: A crystal liquid device as an electric optical device includes: a translucent pixel electrode 15; a TFT 30 and a holding capacity installed in correspondence with the pixel electrode 15; a translucent data line 6a electrically connected to the TFT 30, and extended to a first direction; and a translucent scanning line 3a extended to a second direction crossing the data line 6a. The holding capacity includes: a translucent first electrode 16b installed to cover the TFT 30; and a translucent second electrode 16a opposed to the first electrode 16b, which has a main track part extended to one of the first direction and the second direction and a projecting part which projects to the other direction of the first direction and the second direction. The main track part is installed so as to be wider than the first electrode 16b and the data line 6a, and the projecting part is installed so as to be wider than the first electrode 16b and the scanning line 3a.

Description

本発明は、電気光学装置、電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus.

上記電気光学装置として、例えば画素電極をスイッチング制御する薄膜トランジスターを備えたアクティブ駆動型の液晶装置が知られている。このような液晶装置は、駆動回路として上記薄膜トランジスターを介して上記画素電極に与えられた電位を保持するための保持容量を備えている。   As the electro-optical device, for example, an active drive type liquid crystal device including a thin film transistor that performs switching control of a pixel electrode is known. Such a liquid crystal device includes a storage capacitor for holding a potential applied to the pixel electrode through the thin film transistor as a drive circuit.

例えば、特許文献1〜特許文献3には、薄膜トランジスターや画素電極が設けられる基板上において、画素の開口率を考慮した保持容量の構成について具体例が示されている。   For example, Patent Documents 1 to 3 show specific examples of the configuration of a storage capacitor in consideration of the aperture ratio of a pixel on a substrate on which a thin film transistor and a pixel electrode are provided.

上記特許文献1には、画素間の非開口領域に蓄積容量(保持容量の1つ)を有し、該蓄積容量の上部容量電極と開口領域に設けられた画素電極とが、層間絶縁膜に設けられ開口領域に一部が延出した透明な導電膜(中継層)を介して電気的に接続された電気光学装置が開示されている。   In Patent Document 1, a storage capacitor (one storage capacitor) is provided in a non-opening region between pixels, and an upper capacitor electrode of the storage capacitor and a pixel electrode provided in the opening region are provided in an interlayer insulating film. An electro-optical device is disclosed that is electrically connected via a transparent conductive film (relay layer) that is provided and partially extends in an opening region.

上記特許文献2には、ゲートラインとデータラインとにより区画された画素領域内に液晶容量を含む合計3個の保持容量を有し、その1つは共通容量線と透明な上部電極とで構成され、他の1つが画素電極に接続した容量電極と共通容量線とで構成された液晶表示素子が開示されている。   The above-mentioned Patent Document 2 has a total of three storage capacitors including a liquid crystal capacitor in a pixel region partitioned by a gate line and a data line, one of which is composed of a common capacitor line and a transparent upper electrode. In addition, a liquid crystal display element is disclosed in which the other one is composed of a capacitor electrode connected to a pixel electrode and a common capacitor line.

上記特許文献3には、基板上に第1の透明導電膜を少なくとも画素電極が配置される範囲全体を覆うように設け、上記第1の透明導電膜と上記画素電極との間に第1の透明絶縁膜を挟んで蓄積容量を形成したアクティブマトリクス型液晶表示装置が開示されている。   In Patent Document 3, a first transparent conductive film is provided on a substrate so as to cover at least the entire area where the pixel electrode is disposed, and a first transparent conductive film is provided between the first transparent conductive film and the pixel electrode. An active matrix liquid crystal display device in which a storage capacitor is formed with a transparent insulating film interposed therebetween is disclosed.

特開2007−192975号公報JP 2007-192975 A 特開平11−119260号公報JP-A-11-119260 特開2000−267134号公報JP 2000-267134 A

しかしながら、上記特許文献1の電気光学装置では、蓄積容量が設けられる非開口領域の幅つまり画素間の幅が狭くなると蓄積容量における電気容量が小さくなってしまう課題があった。
また、上記特許文献2や上記特許文献3では、画素の開口領域に画素電極以外の透明導電膜からなる容量電極を設けるので、開口領域に入射した光が該容量電極により吸収あるいは反射され開口領域における光の透過率が低下するおそれがあるという課題があった。
However, the electro-optical device disclosed in Patent Document 1 has a problem that when the width of a non-opening region in which a storage capacitor is provided, that is, the width between pixels is narrowed, the capacitance of the storage capacitor is reduced.
In Patent Document 2 and Patent Document 3, a capacitor electrode made of a transparent conductive film other than the pixel electrode is provided in the opening region of the pixel, so that light incident on the opening region is absorbed or reflected by the capacitor electrode. There is a problem that the light transmittance in the case may decrease.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]本適用例の電気光学装置は、透光性の画素電極と、前記画素電極に対応して設けられたトランジスターおよび保持容量と、前記トランジスターに電気的に接続され第1方向に延在する遮光性のデータ線と、前記データ線と交差する第2方向に延在する遮光性の走査線と、を備え、前記保持容量は、前記トランジスターを覆うように設けられた遮光性の第1電極と、前記第1電極に対向し、前記第1方向および前記第2方向の一方に延在する本線部と前記第1方向および前記第2方向の他方に突出する突出部とを有する透光性の第2電極と、を有し、前記本線部は、前記第1電極および前記データ線よりも幅広に設けられ、前記突出部は前記第1電極および前記走査線よりも幅広に設けられていることを特徴とする。   Application Example 1 An electro-optical device according to this application example includes a light-transmitting pixel electrode, a transistor and a storage capacitor provided corresponding to the pixel electrode, and a transistor electrically connected to the transistor in a first direction. A light-shielding data line extending in the second direction and a light-shielding scanning line extending in a second direction intersecting the data line, wherein the storage capacitor is provided so as to cover the transistor. A first electrode; a main line portion facing the first electrode and extending in one of the first direction and the second direction; and a protruding portion protruding in the other of the first direction and the second direction. A light-transmitting second electrode, wherein the main line portion is provided wider than the first electrode and the data line, and the projecting portion is provided wider than the first electrode and the scanning line. It is characterized by being.

この構成によれば、保持容量を構成する遮光性の第1電極に平面的に重なる第2電極が透光性を有してる。また、第2電極の本線部は第1電極およびデータ線よりも幅広く、第2電極の本線部から突出する突出部は第1電極および走査線よりも幅広となっている。したがって、第2電極におけるデータ線および走査線ならびに第1電極よりも幅広に設けられた部分が、画素電極を有する画素の開口領域にはみ出していても開口率を低下させない。また、遮光性の第1電極の電極面積を有効に活用して所望の電気容量を確保することができる。すなわち、画素の開口率を確保しつつ、安定した動作品質が得られる電気光学装置を提供できる。   According to this configuration, the second electrode that planarly overlaps the light-shielding first electrode constituting the storage capacitor has translucency. The main line portion of the second electrode is wider than the first electrode and the data line, and the protruding portion protruding from the main line portion of the second electrode is wider than the first electrode and the scanning line. Therefore, the aperture ratio is not lowered even if the portion of the second electrode that is wider than the data line, the scanning line, and the first electrode protrudes from the opening region of the pixel having the pixel electrode. Moreover, a desired electric capacity can be ensured by effectively utilizing the electrode area of the light-shielding first electrode. That is, it is possible to provide an electro-optical device that can obtain stable operation quality while ensuring the aperture ratio of the pixel.

[適用例2]上記適用例の電気光学装置において、前記第2電極は、透光性の誘電体層を介して前記第1電極の側面の少なくとも一部を覆うように設けられていることが好ましい。
この構成によれば、第1電極に対して第2電極を単に対向配置する場合に比べて、保持容量における実質的な電気容量を増やすことができる。
Application Example 2 In the electro-optical device according to the application example, the second electrode is provided so as to cover at least a part of the side surface of the first electrode with a translucent dielectric layer interposed therebetween. preferable.
According to this configuration, it is possible to increase the substantial electric capacity in the storage capacitor as compared with the case where the second electrode is simply arranged to face the first electrode.

[適用例3]上記適用例の電気光学装置において、前記第1電極は、前記画素電極に電気的に接続されており、前記第2電極は、前記第1電極が前記画素電極と電気的に接続される部分を除いて、前記第1電極を平面的に覆うように設けられていることを特徴とする。
この構成によれば、遮光性の第1電極の電極面積をより有効に活用して所望の電気容量を確保することができる。
Application Example 3 In the electro-optical device according to the application example, the first electrode is electrically connected to the pixel electrode, and the second electrode is electrically connected to the pixel electrode. The first electrode is provided so as to cover the first electrode excluding a portion to be connected.
According to this configuration, a desired electric capacity can be secured by more effectively utilizing the electrode area of the light-shielding first electrode.

[適用例4]上記適用例の電気光学装置において、前記保持容量は、マトリクス状に設けられた複数の画素ごとに設けられ、前記第2電極は、前記第1方向および/または前記第2方向に延在して前記複数の画素に跨って設けられると共に、固定電位に接続されていることが好ましい。
この構成によれば、第2電極を容量線として機能させ、簡素な構成で画素電極ごとに印加された電位を保持することができる。また、マトリクス状に設けられた複数の画素間の非開口領域(遮光領域)を有効に活用して保持容量を構成できる。言い換えれば、非開口領域(遮光領域)の面積が小さくなっても所望の電気容量を確保することができる。
Application Example 4 In the electro-optical device according to the application example, the storage capacitor is provided for each of a plurality of pixels provided in a matrix, and the second electrode is provided in the first direction and / or the second direction. It is preferable to extend across the plurality of pixels and to be connected to a fixed potential.
According to this configuration, the potential applied to each pixel electrode can be held with a simple configuration by causing the second electrode to function as a capacitor line. In addition, a storage capacitor can be configured by effectively utilizing a non-opening region (light-shielding region) between a plurality of pixels provided in a matrix. In other words, a desired electric capacity can be secured even if the area of the non-opening region (light shielding region) is reduced.

[適用例5]本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、安定した動作品質が得られる電気光学装置を備えた電子機器を提供できる。
Application Example 5 An electronic apparatus according to this application example includes the electro-optical device according to the application example described above.
According to this configuration, it is possible to provide an electronic apparatus including an electro-optical device that can obtain stable operation quality.

(a)は液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。(A) is a schematic plan view which shows the structure of a liquid crystal device, (b) is a schematic sectional drawing cut | disconnected by the H-H 'line | wire of (a). 液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device. 画素の構造を示す概略平面図。FIG. 2 is a schematic plan view showing a structure of a pixel. 実施例の画素の構成を示す概略平面図。FIG. 2 is a schematic plan view illustrating a configuration of a pixel according to an embodiment. 実施例の保持容量における電極の配置を示す概略平面図。The schematic plan view which shows arrangement | positioning of the electrode in the storage capacity of an Example. 図4のB−B’線で切った画素の構造を示す概略断面図。FIG. 5 is a schematic cross-sectional view illustrating a structure of a pixel cut along a B-B ′ line in FIG. 4. 比較例の保持容量における電極の配置を示す概略平面図。The schematic plan view which shows arrangement | positioning of the electrode in the storage capacity of a comparative example. 図7のC−C’線で切った画素の構造を示す概略断面図。FIG. 8 is a schematic cross-sectional view illustrating a structure of a pixel cut along a C-C ′ line in FIG. 7. 電子機器としての投射型表示装置の構成を示す概略図。Schematic which shows the structure of the projection type display apparatus as an electronic device.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

本実施形態では、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。   In the present embodiment, an active matrix liquid crystal device as an electro-optical device including a thin film transistor (TFT) as a pixel switching element will be described as an example. This liquid crystal device can be suitably used as, for example, a light modulation element (liquid crystal light valve) of a projection type display device (liquid crystal projector) described later.

<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
<Liquid crystal device>
First, a liquid crystal device as an electro-optical device according to this embodiment will be described with reference to FIGS. 1 and 2. 1A is a schematic plan view showing the configuration of the liquid crystal device, FIG. 1B is a schematic cross-sectional view taken along line HH ′ of FIG. 1A, and FIG. 2 is an electrical configuration of the liquid crystal device. FIG.

図1(a)および(b)に示すように、本実施形態の液晶装置100は、一対の基板のうちの一方の基板としての素子基板10と、他方の基板としての対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英などのガラス基板が用いられている。   As shown in FIGS. 1A and 1B, a liquid crystal device 100 according to the present embodiment includes an element substrate 10 as one of a pair of substrates, a counter substrate 20 as the other substrate, and these And a liquid crystal layer 50 sandwiched between a pair of substrates. As the element substrate 10 and the counter substrate 20, a transparent glass substrate such as quartz is used.

素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。   The element substrate 10 is slightly larger than the counter substrate 20, and both substrates are bonded via a seal material 40 arranged in a frame shape, and liquid crystal having positive or negative dielectric anisotropy is sealed in the gap. A liquid crystal layer 50 is formed. For the sealing material 40, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. A spacer (not shown) is mixed in the sealing material 40 to keep the distance between the pair of substrates constant.

額縁状に配置されたシール材40の内側には、同じく額縁状に遮光膜21が設けられている。遮光膜21は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜21の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。   A light shielding film 21 is similarly provided in a frame shape inside the sealing material 40 arranged in a frame shape. The light shielding film 21 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding film 21 is a display region E having a plurality of pixels P. Although not shown in FIG. 1, the display area E is also provided with a light-shielding portion that divides a plurality of pixels P in a plane.

素子基板10の1辺部に沿ったシール材40との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
なお、検査回路103の配置はこれに限定されず、データ線駆動回路101と表示領域Eとの間のシール材40の内側に沿った位置に設けてもよい。
A data line driving circuit 101 is provided between the element substrate 10 and the sealing material 40 along one side. Further, an inspection circuit 103 is provided inside the sealing material 40 along the other one side facing the one side. Further, a scanning line driving circuit 102 is provided inside the sealing material 40 along the other two sides orthogonal to the one side and facing each other. A plurality of wirings 105 that connect the two scanning line driving circuits 102 are provided inside the sealing material 40 on the other side facing the one side. Wirings connected to the data line driving circuit 101 and the scanning line driving circuit 102 are connected to a plurality of external connection terminals 104 arranged along the one side.
Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction.
The arrangement of the inspection circuit 103 is not limited to this, and the inspection circuit 103 may be provided at a position along the inner side of the sealing material 40 between the data line driving circuit 101 and the display area E.

図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor)30と、信号配線と、これらを覆う配向膜18とが形成されている。   As shown in FIG. 1B, on the surface of the element substrate 10 on the liquid crystal layer 50 side, a light-transmitting pixel electrode 15 provided for each pixel P and a thin film transistor (TFT; Thin Film) as a switching element. Transistor) 30, signal wiring, and an alignment film 18 covering these are formed.

対向基板20の液晶層50側の表面には、遮光膜21と、これを覆うように成膜された層間膜層22と、層間膜層22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。   On the surface of the counter substrate 20 on the liquid crystal layer 50 side, a light shielding film 21, an interlayer film layer 22 formed so as to cover the light shielding film 21, and a common electrode 23 provided so as to cover the interlayer film layer 22 are shared. An alignment film 24 covering the electrode 23 is provided.

遮光膜21は、図1(a)に示すように平面的にデータ線駆動回路101や走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。   As shown in FIG. 1A, the light shielding film 21 is provided in a frame shape at a position where the data line driving circuit 101, the scanning line driving circuit 102, and the inspection circuit 103 overlap in plan view. Thus, the light incident from the counter substrate 20 side is shielded, and the malfunction of the peripheral circuits including these drive circuits due to the light is prevented. Further, unnecessary stray light is shielded from entering the display area E, and high contrast in the display of the display area E is ensured.

層間膜層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜21を覆うように設けられている。このような層間膜層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。   The interlayer film layer 22 is made of an inorganic material such as silicon oxide, for example, and is provided so as to cover the light shielding film 21 with light transmittance. Examples of a method for forming such an interlayer film layer 22 include a method of forming a film using a plasma CVD method or the like.

共通電極23は、例えばITOなどの透明導電膜からなり、層間膜層22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。   The common electrode 23 is made of, for example, a transparent conductive film such as ITO, and covers the interlayer film layer 22 and, as shown in FIG. 1A, the element substrate 10 side by the vertical conduction parts 106 provided at the four corners of the counter substrate 20. It is electrically connected to the wiring.

画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。   The alignment film 18 covering the pixel electrode 15 and the alignment film 24 covering the common electrode 23 are selected based on the optical design of the liquid crystal device 100. For example, an organic material such as polyimide is formed, and the surface thereof is rubbed so that liquid crystal molecules are subjected to a substantially horizontal alignment treatment, or an inorganic material such as SiOx (silicon oxide) is vapor-phase grown. And a film formed by a method and aligned substantially perpendicularly to liquid crystal molecules.

図2に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、データ線6a沿って平行するように配置された容量線3bとを有する。
データ線6aが延在する方向がY方向(第1方向)であり、走査線3aが延在する方向がX方向(第2方向)である。
As shown in FIG. 2, the liquid crystal device 100 is disposed so as to be parallel to the plurality of scanning lines 3 a and the plurality of data lines 6 a as signal lines that are insulated and orthogonal to each other at least in the display region E along the data lines 6 a. Capacitance line 3b.
The direction in which the data line 6a extends is the Y direction (first direction), and the direction in which the scanning line 3a extends is the X direction (second direction).

走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。   A pixel electrode 15, a TFT 30, and a storage capacitor 16 are provided in a region divided by the scanning line 3a, the data line 6a, the capacitor line 3b, and these signal lines, and these constitute a pixel circuit of the pixel P. is doing.

走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
The scanning line 3 a is electrically connected to the gate of the TFT 30, and the data line 6 a is electrically connected to the source of the TFT 30. The pixel electrode 15 is electrically connected to the drain of the TFT 30.
The data line 6a is connected to the data line driving circuit 101 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 101 to the pixels P. The scanning line 3a is connected to a scanning line driving circuit 102 (see FIG. 1), and supplies scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 102 to each pixel P. The image signals D1 to Dn supplied from the data line driving circuit 101 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 102 supplies the scanning signals SC1 to SCm to the scanning line 3a in a pulse-sequential manner at a predetermined timing.

液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは、後述するが、保持容量16は、遮光性の第1電極と透光性の第2電極との間に透光性の誘電体層を有するものであって、上記第2電極が上記容量線3bを構成している。容量線3bは、固定電位に接続されている。固定電位としては例えばGNDや共通電極23に与えられる共通電位(LCCOM)である。
In the liquid crystal device 100, the TFT 30 that is a switching element is turned on for a certain period by the input of the scanning signals SC1 to SCm, so that the image signals D1 to Dn supplied from the data line 6a are supplied to the pixel electrode 15 at a predetermined timing. It is the structure written in. The predetermined level of image signals D1 to Dn written to the liquid crystal layer 50 via the pixel electrode 15 is held for a certain period between the pixel electrode 15 and the common electrode 23 arranged to face each other via the liquid crystal layer 50. The
In order to prevent the held image signals D1 to Dn from leaking, the holding capacitor 16 is connected in parallel with the liquid crystal capacitor formed between the pixel electrode 15 and the common electrode 23. The storage capacitor 16 is provided between the drain of the TFT 30 and the capacitor line 3b. As will be described in detail later, the storage capacitor 16 has a light-transmitting dielectric layer between the light-shielding first electrode and the light-transmitting second electrode, and the second electrode is the above-mentioned The capacitor line 3b is configured. The capacitor line 3b is connected to a fixed potential. The fixed potential is, for example, a common potential (LCCOM) applied to GND or the common electrode 23.

なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。   Note that a data line 6a is connected to the inspection circuit 103 shown in FIG. 1A, and an operation defect or the like of the liquid crystal device 100 is confirmed by detecting the image signal in the manufacturing process of the liquid crystal device 100. Although it can be configured, it is omitted in the equivalent circuit of FIG. The inspection circuit 103 includes a sampling circuit that samples the image signal and supplies it to the data line 6a, and a precharge circuit that supplies a precharge signal of a predetermined voltage level to the data line 6a prior to the image signal. Also good.

このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。   Such a liquid crystal device 100 is a transmission type, and adopts an optical design of a normally white mode in which the pixel P is brightly displayed when not driven and a normally black mode in which the pixel P is darkly displayed when not driven. Polarizing elements are arranged and used according to the optical design on the light incident side and the light exit side, respectively.

図3は画素の構造を示す概略平面図である。図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。   FIG. 3 is a schematic plan view showing the structure of the pixel. As shown in FIG. 3, the pixel P in the liquid crystal device 100 has, for example, a substantially rectangular opening region in a plan view. The opening area is surrounded by a light-shielding non-opening area extending in the X direction and the Y direction and provided in a lattice shape.

X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。言い換えれば、低抵抗配線材料からなる走査線3aによって非開口領域の少なくとも一部が構成されている。   A scanning line 3a shown in FIG. 2 is provided in the non-opening region extending in the X direction. In other words, at least a part of the non-opening region is constituted by the scanning line 3a made of the low resistance wiring material.

同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aと容量線3bが設けられている。言い換えれば、低抵抗配線材料からなるデータ線6aによって非開口領域の少なくとも一部が構成されている。   Similarly, the data line 6a and the capacitor line 3b shown in FIG. 2 are provided in the non-opening region extending in the Y direction. In other words, at least a part of the non-opening region is constituted by the data line 6a made of the low resistance wiring material.

非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光膜21によっても構成することができる。   The non-opening region can be formed not only by the signal lines provided on the element substrate 10 side, but also by the light shielding film 21 patterned in a lattice shape on the counter substrate 20 side.

非開口領域の交差部付近には、図2に示したTFT30や保持容量16が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30や保持容量16を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。   Near the intersection of the non-opening regions, the TFT 30 and the storage capacitor 16 shown in FIG. 2 are provided. By providing the TFT 30 in the vicinity of the intersection of the non-opening region having the light shielding property, the optical malfunction of the TFT 30 is prevented and the aperture ratio in the opening region is secured. Although the detailed structure of the pixel P will be described later, the width of the non-opening region in the vicinity of the intersecting portion is wider than that in the other portions because the TFT 30 and the storage capacitor 16 are provided in the vicinity of the intersecting portion.

次に、このような液晶装置100におけるより具体的な画素Pの構造について、実施例を挙げて説明する。
図4は実施例の画素の構成を示す概略平面図、図5は実施例の保持容量における電極の配置を示す概略平面図、図6は図4のB−B’線で切った画素の構造を示す概略断面図、図7は比較例の保持容量における電極の配置を示す概略平面図、図8は図7のC−C’線で切った画素の構造を示す概略断面図である。
Next, a more specific structure of the pixel P in the liquid crystal device 100 will be described with examples.
4 is a schematic plan view showing the configuration of the pixel of the embodiment, FIG. 5 is a schematic plan view showing the arrangement of electrodes in the storage capacitor of the embodiment, and FIG. 6 is the structure of the pixel cut along the line BB ′ of FIG. FIG. 7 is a schematic plan view showing the arrangement of electrodes in the storage capacitor of the comparative example, and FIG. 8 is a schematic cross-sectional view showing the structure of the pixel taken along the line CC ′ of FIG.

図4に示すように、実施例の画素Pは、走査線3aとデータ線6aの交差部にTFT30が設けられている。TFT30は、ソース領域30sとドレイン領域30dとの間にチャンネル領域30cを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なるようにしてY方向に延在した部分がX方向に屈曲した形状のゲート電極30gが設けられている。ゲート電極30gは、Y方向に延在した部分が平面的にチャンネル領域30cと重なっている。また、折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクト部33,34によって、電気的に走査線3aと接続している。   As shown in FIG. 4, in the pixel P of the embodiment, a TFT 30 is provided at the intersection of the scanning line 3a and the data line 6a. The TFT 30 includes a semiconductor layer 30a having an LDD (Lightly Doped Drain) structure having a channel region 30c between a source region 30s and a drain region 30d. The semiconductor layer 30a is disposed so as to pass through the intersection and overlap the scanning line 3a. The scanning line 3a has a quadrangular extended portion in a plan view extended in the X and Y directions at the intersection with the data line 6a. A gate electrode 30g having a shape in which a portion extending in the Y direction is bent in the X direction so as to overlap the extension portion in a plane is provided. In the gate electrode 30g, a portion extending in the Y direction overlaps the channel region 30c in plan. Further, the bent portions extend in the X direction, and the portions facing each other are electrically connected to the scanning line 3a by contact portions 33 and 34 provided between the extended portions of the scanning line 3a.

データ線6aは、Y方向に延在すると共に、X方向に突出して走査線3aと平面的に重なる部分を有し、当該部分に設けられたコンタクトホールCNT1によってソース領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31となっている。一方、ドレイン領域30dの端部にもコンタクトホールCNT2が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32となっている。コンタクトホールCNT2に隣り合うようにコンタクトホールCNT3が設けられており、コンタクトホールCNT2とコンタクトホールCNT3とは島状に設けられた導体部6bによって電気的に接続している。   The data line 6a extends in the Y direction, has a portion that protrudes in the X direction and overlaps the scanning line 3a in a plan view, and is electrically connected to the source region 30s by a contact hole CNT1 provided in the portion. ing. A portion including the contact hole CNT1 is a source electrode 31. On the other hand, a contact hole CNT2 is also provided at the end of the drain region 30d, and a portion including the contact hole CNT2 serves as the drain electrode 32. A contact hole CNT3 is provided adjacent to the contact hole CNT2, and the contact hole CNT2 and the contact hole CNT3 are electrically connected by a conductor portion 6b provided in an island shape.

画素電極15は、走査線3aやデータ線6aと一部が重なるように設けられており、本実施例では走査線3aと重なる位置に設けられた2つのコンタクトホールCNT3,4を介してドレイン電極32に電気的に接続している。   The pixel electrode 15 is provided so as to partially overlap the scanning line 3a and the data line 6a. In this embodiment, the pixel electrode 15 is drain electrode via two contact holes CNT3 and 4 provided at the position overlapping the scanning line 3a. 32 is electrically connected.

保持容量16は、遮光性の第1電極16bと、第1電極16bに対向するように配置された透光性の第2電極16aとを有している。第1電極16bは、走査線3aの拡張部と重なる部分と、該拡張部と重なった部分から走査線3aの延在方向とデータ線6aの延在方向とに延出された部分とを有しており、非開口領域(図3参照)に配置されている。
また、第1電極16bは、図5に示すように、画素Pごとに独立して島状に設けられている。1つの画素Pを囲むようにして当該画素Pの第1電極16bと隣り合う画素Pの第1電極16bとが配置され、遮光性の非開口領域を構成している。
これに対して、第2電極16aは、図4および図5に示すように、第1電極16bと平面的に重なると共に、Y方向において複数の画素Pに跨って設けられた本線部16amと本線部16amからX方向に突出した突出部16apとを有している。本線部16amはX方向において第1電極16bおよびデータ線6aよりも幅広に設けられている。突出部16apはY方向において第1電極16bおよび走査線3aよりも幅広に設けられている。すなわち、第2電極16aは、画素電極15が第1電極16bと電気的に接続するコンタクトホールCNT4を含む領域を除いて、第1電極16bをほぼ覆うように設けられ、且つ、その一部が隣り合う画素Pの開口領域(図3参照)にはみ出るように設けられている。
The storage capacitor 16 includes a light-shielding first electrode 16b and a translucent second electrode 16a disposed so as to face the first electrode 16b. The first electrode 16b has a portion that overlaps the extended portion of the scanning line 3a, and a portion that extends from the portion overlapping the extended portion in the extending direction of the scanning line 3a and the extending direction of the data line 6a. It is arranged in the non-opening region (see FIG. 3).
Further, as shown in FIG. 5, the first electrode 16 b is provided in an island shape independently for each pixel P. The first electrode 16b of the pixel P and the first electrode 16b of the adjacent pixel P are disposed so as to surround one pixel P, thereby constituting a light-shielding non-opening region.
On the other hand, as shown in FIGS. 4 and 5, the second electrode 16 a overlaps the first electrode 16 b in a plan view and has a main line 16 am and a main line provided across a plurality of pixels P in the Y direction. And a protruding portion 16ap protruding in the X direction from the portion 16am. The main line portion 16am is provided wider than the first electrode 16b and the data line 6a in the X direction. The protruding portion 16ap is provided wider than the first electrode 16b and the scanning line 3a in the Y direction. That is, the second electrode 16a is provided so as to substantially cover the first electrode 16b except for a region including the contact hole CNT4 in which the pixel electrode 15 is electrically connected to the first electrode 16b, and a part of the second electrode 16a is provided. It is provided so as to protrude into the opening region (see FIG. 3) of the adjacent pixel P.

次に、図6を参照して、実施例の画素Pの構造について、さらに詳しく説明する。
図6に示すように、素子基板10上には、まず走査線3aが形成される。走査線3aは、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、遮光性を有している。
Next, the structure of the pixel P of the embodiment will be described in more detail with reference to FIG.
As shown in FIG. 6, the scanning line 3 a is first formed on the element substrate 10. The scanning line 3a is made of, for example, a single metal containing at least one of metals such as Al, Ti, Cr, W, Ta, and Mo, an alloy, a metal silicide, a polysilicide, a nitride, or a laminate of these. , Has light shielding properties.

走査線3aを覆うように例えば酸化シリコンなどからなる第1絶縁膜11aが形成され、第1絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域30s、チャンネル領域30c、ドレイン領域30dを有するLDD構造が形成されている。   A first insulating film 11a made of, for example, silicon oxide is formed so as to cover the scanning line 3a, and a semiconductor layer 30a is formed in an island shape on the first insulating film 11a. The semiconductor layer 30a is made of, for example, a polycrystalline silicon film, and impurity ions are implanted to form an LDD structure having the above-described source region 30s, channel region 30c, and drain region 30d.

半導体層30aを覆うように第2絶縁膜(ゲート絶縁膜)11bが形成される。さらに第2絶縁膜11bを挟んでチャンネル領域30cに対応する位置にゲート電極30gが形成される。   A second insulating film (gate insulating film) 11b is formed so as to cover the semiconductor layer 30a. Further, a gate electrode 30g is formed at a position corresponding to the channel region 30c with the second insulating film 11b interposed therebetween.

ゲート電極30gと第2絶縁膜11bとを覆うようにして第3絶縁膜11cが形成され、半導体層30aのそれぞれの端部と重なる位置に第2絶縁膜11bと第3絶縁膜11cとを貫通する2つの孔が形成される。そして、2つの孔を埋めると共に第3絶縁膜11cを覆うようにAlなどの低抵抗配線材料を用いて導電膜を成膜し、これをパターニングすることによって、ソース領域30sに繋がるコンタクトホールCNT1およびデータ線6a並びにソース電極31が形成される。同時に島状に導体部6bをパターニングすることにより、コンタクトホールCNT2およびドレイン電極32が形成される。   A third insulating film 11c is formed so as to cover the gate electrode 30g and the second insulating film 11b, and penetrates the second insulating film 11b and the third insulating film 11c at positions overlapping with respective end portions of the semiconductor layer 30a. Two holes are formed. Then, a conductive film is formed using a low-resistance wiring material such as Al so as to fill the two holes and cover the third insulating film 11c, and by patterning the conductive film, a contact hole CNT1 connected to the source region 30s and The data line 6a and the source electrode 31 are formed. At the same time, the contact hole CNT2 and the drain electrode 32 are formed by patterning the conductor portion 6b in an island shape.

データ線6a(ソース電極31)とドレイン電極32と第3絶縁膜11cとを覆うように第1層間絶縁膜12が形成される。第1層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。   The first interlayer insulating film 12 is formed so as to cover the data line 6a (source electrode 31), the drain electrode 32, and the third insulating film 11c. The first interlayer insulating film 12 is made of, for example, silicon oxide or nitride, and is subjected to a flattening process for flattening surface irregularities caused by covering the region where the TFT 30 is provided. Examples of the planarization method include chemical mechanical polishing (CMP) and spin coating.

第1層間絶縁膜12上には、走査線3aやデータ線6aと平面的に重なるようにパターニングされたシールド層35が形成されている。シールド層35は、例えばAlなどの低抵抗配線材料からなり、遮光性を有すると共に侵入する電磁波を遮蔽してTFT30を保護している。なお、図4の平面図では、シールド層35は図示省略されているが、平面的には図3に示した非開口領域内に形成されている。   On the first interlayer insulating film 12, a shield layer 35 patterned so as to overlap the scanning line 3a and the data line 6a in a plane is formed. The shield layer 35 is made of a low-resistance wiring material such as Al, for example, and has a light shielding property and shields the invading electromagnetic wave to protect the TFT 30. In the plan view of FIG. 4, the shield layer 35 is not shown, but is formed in the non-opening region shown in FIG. 3 in plan view.

シールド層35と第1層間絶縁膜12とを覆うように第2層間絶縁膜13が形成されている。第2層間絶縁膜13も例えばシリコンの酸化物や窒化物からなり、第1層間絶縁膜12と同様に平坦化処理を施してもよい。   A second interlayer insulating film 13 is formed so as to cover shield layer 35 and first interlayer insulating film 12. The second interlayer insulating film 13 is also made of, for example, silicon oxide or nitride, and may be subjected to a planarization process in the same manner as the first interlayer insulating film 12.

第1層間絶縁膜12および第2層間絶縁膜13を貫通する孔がドレイン電極32と重なる位置に形成され、この孔を埋めるようにして遮光性を有する導電膜が成膜される。この導電膜をパターニングして第1電極16bが形成される。
上記遮光性の導電膜としては、低抵抗配線材料であるAL(アルミニウム)、TiN(窒化チタン)などからなる単層膜あるいはこれらが積層された多層膜を用いることができる。本実施例における第1電極16bの膜厚はおよそ100nm〜1000nmである。
A hole penetrating the first interlayer insulating film 12 and the second interlayer insulating film 13 is formed at a position overlapping the drain electrode 32, and a light-shielding conductive film is formed so as to fill the hole. The conductive film is patterned to form the first electrode 16b.
As the light-shielding conductive film, a single-layer film made of AL (aluminum), TiN (titanium nitride), or the like, which is a low-resistance wiring material, or a multilayer film in which these layers are stacked can be used. The film thickness of the first electrode 16b in this embodiment is approximately 100 nm to 1000 nm.

第1電極16bと第2層間絶縁膜13とを覆うように透光性の誘電体膜が成膜され、誘電体膜のうち第1電極16bのコンタクトホールCNT4と重なる部分を除くようにパターニングして誘電体層16cが形成される。透光性の誘電体膜としては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。 A translucent dielectric film is formed so as to cover the first electrode 16b and the second interlayer insulating film 13, and the dielectric film is patterned so as to exclude a portion overlapping the contact hole CNT4 of the first electrode 16b. Thus, the dielectric layer 16c is formed. As the light-transmitting dielectric film, a silicon nitride film, a single-layer film such as haunium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or a single-layer film thereof Of these, a multilayer film in which at least two kinds of single-layer films are stacked may be used.

誘電体層16cと第1電極16bの一部と第2層間絶縁膜13とを覆うようにITOなどの透明導電膜が成膜され、この透明導電膜をパターニングして透光性を有する第2電極16aが形成される。このとき、第2電極16aは、コンタクトホールCNT4と重なる部分が除かれると共に、図6の円形の破線で囲んだ第1電極16bの端部では、誘電体層16cを介して第1電極16bの側面も覆うようにパターニングされている。また、平面的には、図5に示したように、隣り合う画素Pの開口領域(図3参照)にはみ出るようにパターニングされている。言い換えれば、開口領域にはみ出た部分では、第1電極16bの側面を誘電体層16cを介して覆っている。第2電極16aの膜厚はおよそ数百nmである。   A transparent conductive film such as ITO is formed so as to cover the dielectric layer 16c, a part of the first electrode 16b, and the second interlayer insulating film 13, and the transparent conductive film is patterned to form a second light-transmitting material. Electrode 16a is formed. At this time, the second electrode 16a is removed from the portion overlapping the contact hole CNT4, and at the end of the first electrode 16b surrounded by the circular broken line in FIG. 6, the first electrode 16b is interposed via the dielectric layer 16c. It is patterned to cover the side. Further, in a plan view, as shown in FIG. 5, patterning is performed so as to protrude into the opening region (see FIG. 3) of the adjacent pixel P. In other words, the side surface of the first electrode 16b is covered with the dielectric layer 16c in the portion protruding from the opening region. The film thickness of the second electrode 16a is approximately several hundred nm.

保持容量16は、上記のように形成された遮光性の第1電極16bと、透光性の第2電極16aと、これらの電極に挟まれた誘電体層16cとから構成されている。   The storage capacitor 16 includes a light-shielding first electrode 16b formed as described above, a light-transmissive second electrode 16a, and a dielectric layer 16c sandwiched between these electrodes.

保持容量16と第2層間絶縁膜13とを覆うように第3層間絶縁膜14が形成されている。第3層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、第2層間絶縁膜13と同様に平坦化処理を施してもよい。   A third interlayer insulating film 14 is formed so as to cover the storage capacitor 16 and the second interlayer insulating film 13. The third interlayer insulating film 14 is also made of, for example, silicon oxide or nitride, and may be planarized in the same manner as the second interlayer insulating film 13.

第3層間絶縁膜14を貫通する孔が第1電極16bと重なる位置に形成され、この孔を埋めるようにしてITOなどの透明導電膜が成膜される。この透明導電膜をパターニングして画素電極15と、第1電極16bと画素電極15とを電気的に接続させるコンタクトホールCNT4とが形成される。   A hole penetrating the third interlayer insulating film 14 is formed at a position overlapping the first electrode 16b, and a transparent conductive film such as ITO is formed so as to fill the hole. The transparent conductive film is patterned to form a pixel electrode 15 and a contact hole CNT4 that electrically connects the first electrode 16b and the pixel electrode 15.

保持容量16において、上述したように第1電極16bはコンタクトホールCNT3を介してTFT30のドレイン電極32と電気的に接続すると共に、コンタクトホールCNT4を介して画素電極15と電気的に接続している。第2電極16aの本線部16amは上述したようにデータ線6aの延在方向(Y方向)において複数の画素Pに跨るように形成され、等価回路(図2参照)における容量線3bとしても機能している。第2電極16aには固定電位が与えられる。これにより、TFT30のドレイン電極32を介して画素電極15に与えられた電位を第2電極16aと第1電極16bとの間において保持することができる。   In the storage capacitor 16, as described above, the first electrode 16b is electrically connected to the drain electrode 32 of the TFT 30 via the contact hole CNT3 and is electrically connected to the pixel electrode 15 via the contact hole CNT4. . The main line portion 16am of the second electrode 16a is formed so as to straddle a plurality of pixels P in the extending direction (Y direction) of the data line 6a as described above, and also functions as the capacitor line 3b in the equivalent circuit (see FIG. 2). is doing. A fixed potential is applied to the second electrode 16a. Thus, the potential applied to the pixel electrode 15 via the drain electrode 32 of the TFT 30 can be held between the second electrode 16a and the first electrode 16b.

次に、比較例の画素の構成と構造について、図7および図8を参照して説明する。なお、実施例の画素Pと同じ構成については同じ符号を付して詳細の説明は省略する。比較例の画素は、実施例の画素に対して画素回路のうち保持容量の構成が異なるものである。   Next, the configuration and structure of the pixel of the comparative example will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected about the structure same as the pixel P of an Example, and detailed description is abbreviate | omitted. The pixel of the comparative example is different from the pixel of the embodiment in the configuration of the storage capacitor in the pixel circuit.

図7に示すように、比較例の画素PBは、画素PBごとに独立して設けられた遮光性の第1電極16bと、Y方向(データ線6aの延在方向)において複数の画素PBに跨ると共に第1電極16bに重なるように設けられた同じく遮光性の第2電極16dとを有している。つまり、第1電極16bと第2電極16dとはいずれも非開口領域(図3参照)内に設けられている。   As illustrated in FIG. 7, the pixel PB of the comparative example includes a first light-shielding electrode 16 b provided independently for each pixel PB, and a plurality of pixels PB in the Y direction (extending direction of the data line 6 a). The light-shielding second electrode 16d is provided so as to straddle and overlap the first electrode 16b. That is, the first electrode 16b and the second electrode 16d are both provided in the non-opening region (see FIG. 3).

図8に示すように、第2層間絶縁膜13の表面を覆うと共に、第2層間絶縁膜13に設けられた貫通孔とを埋めるように導電膜が成膜され、この導電膜をパターニングして第1電極16bが形成される。   As shown in FIG. 8, a conductive film is formed so as to cover the surface of the second interlayer insulating film 13 and fill the through hole provided in the second interlayer insulating film 13, and this conductive film is patterned. A first electrode 16b is formed.

次に、第1電極16bと第2層間絶縁膜13とを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層16cが形成される領域を除くように保護膜をパターニングする。保護膜を部分的に除去してパターニングする方法としては、例えば成膜された保護膜を部分的にドライエッチングする方法や、予め除去したい第1電極16bの表面をレジストなどによってマスキングした状態で保護膜を成膜した後にレジストを除去するリフトオフ法が挙げられる。これにより、第1電極16bの外縁部分を覆うと共に第2層間絶縁膜13の表面を覆う保護層37が形成される。   Next, a protective film made of, for example, silicon oxide is formed so as to cover the first electrode 16 b and the second interlayer insulating film 13. The protective film is patterned so as to exclude the region where the dielectric layer 16c is formed in the protective film. As a method for partially removing the protective film and patterning, for example, a method in which the formed protective film is partially dry-etched, or the surface of the first electrode 16b to be removed is protected with a resist or the like masked in advance. There is a lift-off method in which the resist is removed after the film is formed. As a result, a protective layer 37 that covers the outer edge portion of the first electrode 16b and covers the surface of the second interlayer insulating film 13 is formed.

次に、第1電極16bと保護層37とを覆うように誘電体層16cをパターニング形成する。さらに、誘電体層16cとほぼ重なるように第2電極16dをパターニング形成する。例えば、第1電極16bと第2電極16dとが共に同じ材料で構成されていたとしても、第2電極16dをパターニングする際には、第1電極16bは保護層37と誘電体層16cとによって完全に覆われているので、第1電極16bがエッチングされてしまうなどの不具合が防止されている。   Next, the dielectric layer 16 c is formed by patterning so as to cover the first electrode 16 b and the protective layer 37. Further, the second electrode 16d is formed by patterning so as to substantially overlap the dielectric layer 16c. For example, even if the first electrode 16b and the second electrode 16d are both made of the same material, when the second electrode 16d is patterned, the first electrode 16b is formed by the protective layer 37 and the dielectric layer 16c. Since it is completely covered, problems such as etching of the first electrode 16b are prevented.

比較例の画素PBにおける保持容量16’は、上述したように形成された、第1電極16bと、誘電体層16cと、第2電極16dとによって構成されている。   The storage capacitor 16 'in the pixel PB of the comparative example is configured by the first electrode 16b, the dielectric layer 16c, and the second electrode 16d formed as described above.

そして、保持容量16’と保護層37とを覆うように第3層間絶縁膜14を形成する。もちろん、第3層間絶縁膜14に平坦化処理を施してもよい。第3層間絶縁膜14と保護層37とを貫通する孔を第1電極16bと重なる位置に設け、この孔を埋めるように透明導電膜を成膜してパターニングすることにより画素電極15とコンタクトホールCNT4とが形成される。   Then, the third interlayer insulating film 14 is formed so as to cover the storage capacitor 16 ′ and the protective layer 37. Of course, the third interlayer insulating film 14 may be planarized. A hole penetrating the third interlayer insulating film 14 and the protective layer 37 is provided at a position overlapping the first electrode 16b, and a transparent conductive film is formed and patterned so as to fill the hole, whereby the pixel electrode 15 and the contact hole are formed. CNT4 is formed.

このような比較例の画素PBと本実施形態の実施例の画素Pとを比べると、以下の点で実施例の画素Pのほうが優れている。すなわち、実施例における効果は以下の通りである。   When the pixel PB of the comparative example and the pixel P of the example of the present embodiment are compared, the pixel P of the example is superior in the following points. That is, the effects in the embodiment are as follows.

(1)実施例の画素Pにおける保持容量16は、第1電極16bに対して平面的に重なると共に一部が開口領域にはみ出した透光性を有する第2電極16aを有している。したがって、開口領域における開口率を維持した状態で、非開口領域に設けられた第1電極16bの面積を有効に活用できる。具体的には、図5には実施例の保持容量16の平面的な電極面積をハッチングして示し、図7には比較例の保持容量16’の平面的な電極面積を同じくハッチングして示しているが、実施例の方が大きな電極面積を確保できる。
言い換えれば、画素Pが高精細となり、非開口領域の面積が少なくなっても所望の電気容量を有する保持容量16を備えた液晶装置100を提供できる。
(1) The storage capacitor 16 in the pixel P of the embodiment includes a second electrode 16a having a light-transmitting property that overlaps the first electrode 16b in plan and partially protrudes from the opening region. Therefore, the area of the first electrode 16b provided in the non-opening region can be effectively utilized while maintaining the opening ratio in the opening region. Specifically, FIG. 5 shows hatching of the planar electrode area of the storage capacitor 16 of the embodiment, and FIG. 7 shows hatching of the planar electrode area of the storage capacitor 16 'of the comparative example. However, the embodiment can secure a larger electrode area.
In other words, the liquid crystal device 100 including the storage capacitor 16 having a desired electric capacity can be provided even when the pixel P has high definition and the area of the non-opening region is reduced.

(2)実施例の画素Pにおける保持容量16の第2電極16aは、図6に示したように、第1電極16bの側面を誘電体層16cを介して覆った部分を有している。つまり、比較例に比べて、第1電極16bの側面も保持容量16の電極の一部として有効活用できる。   (2) As shown in FIG. 6, the second electrode 16a of the storage capacitor 16 in the pixel P of the embodiment has a portion in which the side surface of the first electrode 16b is covered with the dielectric layer 16c. That is, compared with the comparative example, the side surface of the first electrode 16b can also be effectively used as a part of the electrode of the storage capacitor 16.

(3)実施例の画素Pにおける保持容量16の一対の電極は互いに異なる材料系を用いて形成されている。したがって、誘電体層16c上において第2電極16aをパターニングする際に第1電極16bが損傷しないパターニング条件を選択可能である。言い換えれば、比較例のように第1電極16bを保護する保護層37を設けなくてもよいので、液晶装置100の構造並びに液晶装置100の製造工程を簡略化できる。   (3) The pair of electrodes of the storage capacitor 16 in the pixel P of the embodiment is formed using different material systems. Therefore, it is possible to select a patterning condition that does not damage the first electrode 16b when the second electrode 16a is patterned on the dielectric layer 16c. In other words, unlike the comparative example, it is not necessary to provide the protective layer 37 for protecting the first electrode 16b, so that the structure of the liquid crystal device 100 and the manufacturing process of the liquid crystal device 100 can be simplified.

<電子機器>
図9は電子機器としての投射型表示装置の構成を示す概略図である。図9に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
<Electronic equipment>
FIG. 9 is a schematic diagram illustrating a configuration of a projection display device as an electronic apparatus. As shown in FIG. 9, the projection display apparatus 1000 as the electronic apparatus of the present embodiment includes a polarization illumination apparatus 1100 arranged along the system optical axis L, and two dichroic mirrors 1104 and 1105 as light separation elements. Three reflection mirrors 1106, 1107, 1108, five relay lenses 1201, 1202, 1203, 1204, 1205, three transmissive liquid crystal light valves 1210, 1220, 1230 as light modulation means, and a light combining element As a cross dichroic prism 1206 and a projection lens 1207.

偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。   The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as an ultra-high pressure mercury lamp or a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。   The dichroic mirror 1104 reflects red light (R) and transmits green light (G) and blue light (B) among the polarized light beams emitted from the polarization illumination device 1100. Another dichroic mirror 1105 reflects the green light (G) transmitted through the dichroic mirror 1104 and transmits the blue light (B).

ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the dichroic mirror 1104 is reflected by the reflection mirror 1106 and then enters the liquid crystal light valve 1210 via the relay lens 1205.
Green light (G) reflected by the dichroic mirror 1105 enters the liquid crystal light valve 1220 via the relay lens 1204.
The blue light (B) transmitted through the dichroic mirror 1105 enters the liquid crystal light valve 1230 via a light guide system including three relay lenses 1201, 1202, 1203 and two reflection mirrors 1107, 1108.

液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。   The liquid crystal light valves 1210, 1220, and 1230 are disposed to face the incident surfaces of the cross dichroic prism 1206 for each color light. The color light incident on the liquid crystal light valves 1210, 1220, and 1230 is modulated based on video information (video signal) and emitted toward the cross dichroic prism 1206. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface thereof. The three color lights are synthesized by these dielectric multilayer films, and the light representing the color image is synthesized. The synthesized light is projected on the screen 1300 by the projection lens 1207 which is a projection optical system, and the image is enlarged and displayed.

液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。   The liquid crystal light valve 1210 is the one to which the liquid crystal device 100 described above is applied. The liquid crystal device 100 is arranged with a gap between a pair of polarizing elements arranged in crossed Nicols on the incident side and the emission side of colored light. The same applies to the other liquid crystal light valves 1220 and 1230.

このような投射型表示装置1000によれば、画素Pごとに所望の電気容量が確保された保持容量16を有し安定した動作品質が得られる液晶装置100を備え、高い表示品位が実現されている。   According to such a projection type display device 1000, the liquid crystal device 100 having the holding capacitor 16 in which a desired electric capacity is secured for each pixel P and having a stable operation quality is obtained, and high display quality is realized. Yes.

上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。   Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.

(変形例1)上記液晶装置100におけるTFT30の半導体層30aは、走査線3aに沿って配置されることに限定されない。例えば、半導体層30aを走査線3aとデータ線6aとの交差部において屈曲させ、走査線3aとデータ線6aのそれぞれに平面的に重なるように配置してもよい。   (Modification 1) The semiconductor layer 30a of the TFT 30 in the liquid crystal device 100 is not limited to being disposed along the scanning line 3a. For example, the semiconductor layer 30a may be bent at the intersection between the scanning line 3a and the data line 6a and may be disposed so as to overlap the scanning line 3a and the data line 6a in a plane.

(変形例2)上記保持容量16における透光性の第2電極16aは、Y方向(データ線6aの延在方向)において複数の画素Pに跨るように設けられることに限定されない。例えば、X方向(走査線3aの延在方向)において複数の画素Pに跨るように設けてもよい。また、X方向およびY方向において複数の画素Pに跨るように設けてもよい。言い換えれば画素電極15と第1電極16bとを電気的に接続させる領域を除いて、突出部16apを走査線3aの延在方向(X方向)に連続させてもよい。これによれば、透光性の第2電極16aをITOなどの透明導電膜により形成しても、本線部16amをX方向またはY方向に延在させる場合に比べて電気抵抗を小さくすることができる。これによれば、第2電極16aに固定電位を与えたときに画素Pごとの固定電位が抵抗成分によって変動することを抑制することができる。   (Modification 2) The translucent second electrode 16a in the storage capacitor 16 is not limited to be provided so as to straddle a plurality of pixels P in the Y direction (extending direction of the data line 6a). For example, you may provide so that it may straddle the some pixel P in a X direction (extension direction of the scanning line 3a). Moreover, you may provide so that it may straddle the some pixel P in a X direction and a Y direction. In other words, the protruding portion 16ap may be continued in the extending direction (X direction) of the scanning line 3a except for the region where the pixel electrode 15 and the first electrode 16b are electrically connected. According to this, even if the translucent second electrode 16a is formed of a transparent conductive film such as ITO, the electrical resistance can be reduced as compared with the case where the main line portion 16am extends in the X direction or the Y direction. it can. According to this, when a fixed potential is applied to the second electrode 16a, the fixed potential for each pixel P can be suppressed from fluctuating due to the resistance component.

(変形例3)上記保持容量16における透光性の第2電極16aの構成は、これに限定されない。例えば、透光性の第2電極16aにさらに遮光性の導電膜を非開口領域の範囲内で積層する構成としてもよい。これによれば、第2電極16aにおける電気抵抗をさらに低下させることができ、第2電極16aに固定電位を与えたときに画素Pごとの固定電位が抵抗成分によって変動することをさらに抑制することができる。   (Modification 3) The configuration of the translucent second electrode 16a in the storage capacitor 16 is not limited to this. For example, a light-shielding conductive film may be stacked on the translucent second electrode 16a within the range of the non-opening region. According to this, it is possible to further reduce the electric resistance of the second electrode 16a, and further suppress the fluctuation of the fixed potential for each pixel P due to the resistance component when a fixed potential is applied to the second electrode 16a. Can do.

(変形例4)上記液晶装置100が適用される電子機器は、投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。   (Modification 4) The electronic apparatus to which the liquid crystal device 100 is applied is not limited to the projection display device 1000. For example, a projection-type HUD (head-up display), a direct-view HMD (head-mounted display), an electronic book, a personal computer, a digital still camera, an LCD TV, a viewfinder-type or monitor-direct-view video recorder, car navigation It can be suitably used as a display unit of an information terminal device such as a system, electronic notebook, or POS.

3a…走査線、6a…データ線、15…画素電極、16…保持容量、16a…第2電極、16am…本線部、16ap…突出部、16b…第1電極、16c…誘電体層、30…薄膜トランジスター(TFT)、30a…半導体層、100…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置、P…画素。   3a ... Scanning line, 6a ... Data line, 15 ... Pixel electrode, 16 ... Retention capacitor, 16a ... Second electrode, 16am ... Main line, 16ap ... Protrusion, 16b ... First electrode, 16c ... Dielectric layer, 30 ... Thin film transistor (TFT), 30a ... semiconductor layer, 100 ... liquid crystal device as an electro-optical device, 1000 ... projection type display device as electronic equipment, P ... pixel.

Claims (5)

透光性の画素電極と、
前記画素電極に対応して設けられたトランジスターおよび保持容量と、
前記トランジスターに電気的に接続され第1方向に延在する遮光性のデータ線と、
前記データ線と交差する第2方向に延在する遮光性の走査線と、
を備え、
前記保持容量は、
前記トランジスターを覆うように設けられた遮光性の第1電極と、
前記第1電極に対向し、前記第1方向および前記第2方向の一方に延在する本線部と前記第1方向および前記第2方向の他方に突出する突出部とを有する透光性の第2電極と、を有し、
前記本線部は、前記第1電極および前記データ線よりも幅広に設けられ、前記突出部は前記第1電極および前記走査線よりも幅広に設けられている
ことを特徴とする電気光学装置。
A translucent pixel electrode;
A transistor and a storage capacitor provided corresponding to the pixel electrode;
A light-shielding data line electrically connected to the transistor and extending in a first direction;
A light-shielding scanning line extending in a second direction intersecting the data line;
With
The holding capacity is
A first light-shielding electrode provided to cover the transistor;
A translucent first electrode having a main line portion facing the first electrode and extending in one of the first direction and the second direction and a protruding portion protruding in the other of the first direction and the second direction. Two electrodes,
The electro-optical device, wherein the main line portion is provided wider than the first electrode and the data line, and the protruding portion is provided wider than the first electrode and the scanning line.
前記第2電極は、透光性の誘電体層を介して前記第1電極の側面の少なくとも一部を覆うように設けられていることを特徴とする請求項1に記載の電気光学装置。   2. The electro-optical device according to claim 1, wherein the second electrode is provided so as to cover at least a part of a side surface of the first electrode with a translucent dielectric layer interposed therebetween. 前記第1電極は、前記画素電極に電気的に接続されており、前記第2電極は、前記第1電極が前記画素電極と電気的に接続される部分を除いて、前記第1電極を平面的に覆うように設けられていることを特徴とする請求項1または2に記載の電気光学装置。   The first electrode is electrically connected to the pixel electrode, and the second electrode is planar with the first electrode except for a portion where the first electrode is electrically connected to the pixel electrode. The electro-optical device according to claim 1, wherein the electro-optical device is provided so as to cover it. 前記保持容量は、マトリクス状に設けられた複数の画素ごとに設けられ、前記第2電極は、前記第1方向および/または前記第2方向に延在して前記複数の画素に跨って設けられると共に、固定電位に接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。   The storage capacitor is provided for each of a plurality of pixels provided in a matrix, and the second electrode extends in the first direction and / or the second direction and extends over the plurality of pixels. The electro-optical device according to claim 1, wherein the electro-optical device is connected to a fixed potential. 請求項1乃至4のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2010224600A 2010-10-04 2010-10-04 Electric optical device and electronic equipment Withdrawn JP2012078624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010224600A JP2012078624A (en) 2010-10-04 2010-10-04 Electric optical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224600A JP2012078624A (en) 2010-10-04 2010-10-04 Electric optical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2012078624A true JP2012078624A (en) 2012-04-19

Family

ID=46238936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224600A Withdrawn JP2012078624A (en) 2010-10-04 2010-10-04 Electric optical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2012078624A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151517A1 (en) * 2014-04-01 2015-10-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2015197582A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Electro-optic device, manufacturing method of electro-optic device and electronic device
JP2015197584A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Electro-optic device, manufacturing method thereof, and electronic device
JP2015197583A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Electro-optic device, manufacturing method thereof, and electronic device
JP2016090917A (en) * 2014-11-10 2016-05-23 セイコーエプソン株式会社 Electro-optic device, electronic equipment, and method for manufacturing electro-optic device
CN106125440A (en) * 2016-09-05 2016-11-16 京东方科技集团股份有限公司 Array base palte and preparation method thereof, display device
US11081588B2 (en) 2018-09-03 2021-08-03 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11598997B2 (en) 2019-10-21 2023-03-07 Seiko Epson Corporation Electro-optical device and electronic apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151517A1 (en) * 2014-04-01 2015-10-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2015197582A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Electro-optic device, manufacturing method of electro-optic device and electronic device
JP2015197584A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Electro-optic device, manufacturing method thereof, and electronic device
JP2015197583A (en) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 Electro-optic device, manufacturing method thereof, and electronic device
CN106068532A (en) * 2014-04-01 2016-11-02 精工爱普生株式会社 Electro-optical device and electronic equipment
US9939697B2 (en) 2014-04-01 2018-04-10 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2016090917A (en) * 2014-11-10 2016-05-23 セイコーエプソン株式会社 Electro-optic device, electronic equipment, and method for manufacturing electro-optic device
CN106125440A (en) * 2016-09-05 2016-11-16 京东方科技集团股份有限公司 Array base palte and preparation method thereof, display device
US11081588B2 (en) 2018-09-03 2021-08-03 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11598997B2 (en) 2019-10-21 2023-03-07 Seiko Epson Corporation Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
JP5834705B2 (en) Electro-optical device and electronic apparatus
JP6044358B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5794013B2 (en) Electro-optical device and electronic apparatus
JP2012078624A (en) Electric optical device and electronic equipment
US20180173064A1 (en) Electro-optical device and electronic apparatus
JP5919636B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2018136477A (en) Electro-optical device and electronic apparatus
JP2015094880A (en) Electro-optic device and electronic apparatus
JP5919890B2 (en) Electro-optical device and electronic apparatus
JP2012103385A (en) Electro-optic device and electronic apparatus
JP5609583B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6303748B2 (en) ELECTRO-OPTICAL DEVICE, OPTICAL UNIT, AND ELECTRONIC DEVICE
JP6044700B2 (en) Electro-optical device and electronic apparatus
JP2012181308A (en) Electro-optical device and electronic device
JP2019039943A (en) Electro-optical device and electronic apparatus
JP5754207B2 (en) Liquid crystal device and electronic device
JP5747586B2 (en) Electro-optical device and electronic apparatus
JP5849605B2 (en) Electro-optical device and electronic apparatus
JP2017083678A (en) Electro-optical device and electronic apparatus
JP5975141B2 (en) Electro-optical device and electronic apparatus
JP2016080809A (en) Electro-optic device, method for manufacturing electro-optic device, and electronic equipment
JP2012252033A (en) Electro-optical device and electronic apparatus
JP6402999B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2013076848A (en) Electro-optical apparatus, method for manufacturing electro-optical apparatus, and electronic equipment
JP2012220753A (en) Electro-optic device and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140107