JP2010072219A - Substrate for electro-optical device and electro-optical device, and electronic equipment - Google Patents
Substrate for electro-optical device and electro-optical device, and electronic equipment Download PDFInfo
- Publication number
- JP2010072219A JP2010072219A JP2008238229A JP2008238229A JP2010072219A JP 2010072219 A JP2010072219 A JP 2010072219A JP 2008238229 A JP2008238229 A JP 2008238229A JP 2008238229 A JP2008238229 A JP 2008238229A JP 2010072219 A JP2010072219 A JP 2010072219A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- electro
- optical device
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。 The present invention relates to an electro-optical device substrate used in an electro-optical device such as a liquid crystal device, an electro-optical device including the electro-optical device substrate, and a liquid crystal projector including the electro-optical device. The present invention relates to the technical field of electronic equipment.
この種の電気光学装置の一例である液晶装置には、オフ電流を低減する等の目的で、薄膜トランジスタ(Thin Film Transistor:TFT)の、チャネル領域とソース・ドレイン領域との間に、例えばLDD(Lightly Doped Drain)領域等の接合領域が形成される。 A liquid crystal device, which is an example of this type of electro-optical device, includes, for example, an LDD (Thin Film Transistor) between a channel region and a source / drain region of a thin film transistor (TFT) for the purpose of reducing off current. A junction region such as a Lightly Doped Drain region is formed.
このような液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(即ち、ライトバルブ)としても多用されている。特に、投射型表示装置の場合、光源からの強力な光がライトバルブに入射されるため、ライトバルブ内のTFTの接合領域に光が照射された場合には、接合領域に光リーク電流が生じてしまうという問題点がある。このような問題点に対し、接合領域の上に、入射光を遮る遮光手段としての遮光膜がライトバルブに設けられている。 Such a liquid crystal device is often used not only as a direct-view display but also as a light modulation means (that is, a light valve) of, for example, a projection display device. In particular, in the case of a projection display device, since strong light from a light source is incident on a light valve, a light leakage current is generated in the junction area when light is irradiated on the TFT junction area in the light valve. There is a problem that. For such problems, a light shielding film as a light shielding means for shielding incident light is provided on the light valve on the junction region.
他方で、この種の電気光学装置では画像品位を向上する目的で、電気光学装置の高精細化や高開口率化が図られる。しかしながら、上記のように光リーク電流を防止するための遮光膜を設けてしまうことによって、実質的に開口領域が狭くなり、画像品位が低下してしまうおそれがある。 On the other hand, in this type of electro-optical device, for the purpose of improving image quality, the electro-optical device can have high definition and a high aperture ratio. However, by providing the light shielding film for preventing the light leakage current as described above, the opening area is substantially narrowed, and the image quality may be deteriorated.
上記電気光学装置の遮光性能の向上と、開口率の向上とを両立する技術として、例えば、ゲート電極が、TFTのソース・ドレイン領域と重なるように形成された、所謂GOLD(Gate Overlapped Lightly Doped Drain)構造を有するTFTが提案されている。或いは、TFTの上層側に配置され、データ線側LDD領域を覆う第1部分と、画素電極側LDD領域を覆う第2部分とを有する、導電性遮光膜としての上部容量電極を備える電気光学装置用基板が提案されている(特許文献1参照)。或いは、層間絶縁膜を介してTFTよりも上層側に形成され、TFTの低濃度ドレイン領域に少なくとも部分的に重なる本線部と、TFTの高濃度ドレイン領域に重なる延在部とを有する走査線を備える電気光学装置用基板が提案されている(特許文献2参照)。或いは、TFTの半導体層に沿って長手状の溝を形成し、該形成された溝内に、ゲート電極の一部を設けた電気光学装置用基板が提案されている(特許文献3参照)。 As a technique for simultaneously improving the light shielding performance and the aperture ratio of the electro-optical device, for example, a so-called GOLD (Gate Overlapped Lightly Drained Drain) in which a gate electrode is formed so as to overlap with a source / drain region of a TFT. A TFT having a structure has been proposed. Alternatively, an electro-optical device including an upper capacitance electrode as a conductive light-shielding film, which is disposed on the upper layer side of the TFT and includes a first portion that covers the data line side LDD region and a second portion that covers the pixel electrode side LDD region. Substrates have been proposed (see Patent Document 1). Alternatively, a scanning line formed on the upper layer side of the TFT through the interlayer insulating film and having a main line portion at least partially overlapping the low concentration drain region of the TFT and an extension portion overlapping the high concentration drain region of the TFT An electro-optical device substrate is proposed (see Patent Document 2). Alternatively, there has been proposed an electro-optical device substrate in which a longitudinal groove is formed along a semiconductor layer of a TFT and a part of a gate electrode is provided in the formed groove (see Patent Document 3).
しかしながら、GOLD構造を有するTFTでは、非動作時におけるドレイン電流が増大してしまう可能性があるという技術的問題点がある。また、特許文献1及び3に記載の技術では、斜めに入射する入射光がTFTを構成する半導体層(特に画素電極側LDD部)に到達してしまい、TFTにおける光リーク電流が発生してしまう可能性があるという技術的問題点がある。また、特許文献2に記載の技術では、ゲート電極と走査線とを接続するコンタクトホールを画素内に形成しなければならず、高開口率化の妨げとなる可能性があるという技術的問題点がある。
However, the TFT having the GOLD structure has a technical problem that the drain current may increase during non-operation. In the techniques described in
本発明は、例えば上記問題点に鑑みてなされたものであり、遮光性能を向上させると共に開口率を高め、更に、非動作時におけるチャネル電流を抑制することができる電気光学装置用基板及び電気光学装置、並びに電子機器を提供することを課題とする。 The present invention has been made in view of the above-described problems, for example, and is a substrate for an electro-optical device and an electro-optical device that can improve the light shielding performance, increase the aperture ratio, and further suppress the channel current during non-operation. It is an object to provide an apparatus and an electronic device.
本発明の電気光学装置用基板は、上記課題を解決するために、基板と、前記基板上で互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、前記画素電極と電気的に接続された画素電極側ソース・ドレイン領域とチャネル領域との間に形成された第1接合領域と、前記データ線と電気的に接続されたデータ線側ソース・ドレイン領域と前記チャネル領域との間に形成された第2接合領域とを有する半導体層、及び前記基板上で平面的に見て、前記チャネル領域に重なるように配置されたゲート電極を有するトランジスタと、前記ゲート電極と、第1絶縁膜を介して互いに異なる層に配置されており、前記基板上で平面的に見て、前記第1接合領域に少なくとも部分的に重なるように形成されると共に、前記ゲート電極と電気的に接続された導電性遮光膜とを備える。 In order to solve the above problems, an electro-optical device substrate of the present invention includes a substrate, a plurality of data lines and a plurality of scanning lines intersecting with each other on the substrate, the plurality of data lines and the plurality of scanning lines. A pixel electrode formed in each of a plurality of pixels that constitute a display region on the substrate, and a pixel electrode side source / drain region electrically connected to the pixel electrode; A first junction region formed between the channel region, a data line side source / drain region electrically connected to the data line, and a second junction region formed between the channel region. A semiconductor layer and a transistor having a gate electrode arranged so as to overlap the channel region in plan view on the substrate, the gate electrode, and the first insulating film are arranged in different layers. Cage, wherein as viewed in plan on the substrate, wherein with being formed so as to overlap at least partially in a first junction region, and a said gate electrode and electrically connected to the conductive light shielding film.
本発明の電気光学装置用基板によれば、例えば、データ線から画素電極へ画像信号が制御され、所謂アクティブマトリックス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたトランジスタがオン又はオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、複数のデータ線及び複数の走査線の交差に対応して、基板上において表示領域となるべき領域にマトリックス状に複数設けられている。 According to the substrate for an electro-optical device of the present invention, for example, an image signal is controlled from a data line to a pixel electrode, so that an image display by a so-called active matrix method is possible. The image signal is supplied from the data line to the pixel electrode through the transistor at a predetermined timing when a transistor electrically connected between the data line and the pixel electrode is turned on or off. The pixel electrode is a transparent electrode made of a transparent conductive material such as ITO (Indium Tin Oxide), for example, and is matrixed in an area to be a display area on the substrate corresponding to the intersection of a plurality of data lines and a plurality of scanning lines. A plurality are provided.
トランジスタは、複数の画素の各々の開口領域を互いに隔てる非開口領域に設けられる。ここに、本発明に係る「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶等の電気光学物質を透過した出射光の階調を変化させることが可能となる領域である。換言すれば、「開口領域」とは、画素に集光される光が、光を透過させない或いは光透過率が透明電極に比べて小さい配線、遮光膜、各種素子等の遮光体で遮られることがない領域を意味する。本発明に係る「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線、遮光膜、各種素子等の遮光体が配設されている領域を意味する。 The transistor is provided in a non-opening region that separates open regions of the plurality of pixels from each other. Here, the “opening region” according to the present invention is a region in a pixel through which light is substantially transmitted, for example, a region in which a pixel electrode is formed, and a liquid crystal or the like according to a change in transmittance. This is a region in which the gradation of the emitted light transmitted through the electro-optic material can be changed. In other words, the “open area” means that light condensed on the pixel does not transmit light or is blocked by a light-shielding body such as a wiring, a light-shielding film, and various elements having a light transmittance smaller than that of the transparent electrode. It means the area without. The “non-opening region” according to the present invention means a region where light contributing to display is not transmitted, for example, a region in which light-shielding bodies such as non-transparent wiring, light-shielding film, and various elements are arranged in the pixel. Means.
トランジスタは、チャネル領域、画素電極側ソース・ドレイン領域及びデータ線側ソース・ドレイン領域を有する半導体層と、ゲート電極とを有する。画素電極側ソース・ドレイン領域は、画素電極と互いに電気的に接続される。データ線側ソース・ドレイン領域は、データ線と互いに電気的に接続される。 The transistor includes a semiconductor layer having a channel region, a pixel electrode side source / drain region and a data line side source / drain region, and a gate electrode. The pixel electrode side source / drain regions are electrically connected to the pixel electrode. The data line side source / drain regions are electrically connected to the data lines.
半導体層のチャネル領域と画素電極側ソース・ドレイン領域との間には、第1接合領域が形成される。即ち、第1接合領域は、チャネル領域と画素電極側ソース・ドレイン領域との接合部に形成される領域である。他方、チャネル領域とデータ線側ソース・ドレイン領域との間には、第2接合領域が形成される。即ち、第2接合領域は、チャネル領域とデータ線側ソース・ドレイン領域との接合部に形成される領域である。 A first junction region is formed between the channel region of the semiconductor layer and the pixel electrode side source / drain region. That is, the first junction region is a region formed at the junction between the channel region and the pixel electrode side source / drain region. On the other hand, a second junction region is formed between the channel region and the data line side source / drain region. That is, the second junction region is a region formed at the junction between the channel region and the data line side source / drain region.
具体的には例えば、第1及び第2接合領域は、トランジスタがPNP型トランジスタ又はNPN型トランジスタ(即ち、Nチャネル型トランジスタ又はPチャネル型トランジスタ)として形成された場合のPN接合領域を意味する。或いは、トランジスタがLDD構造を有する場合のLDD領域(即ち、イオンプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を意味する。 Specifically, for example, the first and second junction regions mean PN junction regions when the transistors are formed as PNP transistors or NPN transistors (that is, N-channel transistors or P-channel transistors). Alternatively, it means an LDD region (that is, an impurity region formed by implanting impurities into a semiconductor layer by ion implantation such as an ion plantation method) when the transistor has an LDD structure.
ゲート電極は、例えば、半導体層よりもゲート絶縁膜を介して上層側に配置される。ゲート絶縁膜は、半導体層を覆うように、典型的には、基板上の全面に積層される。 For example, the gate electrode is disposed on the upper layer side of the semiconductor layer via the gate insulating film. The gate insulating film is typically laminated on the entire surface of the substrate so as to cover the semiconductor layer.
例えばチタンナイトライド(TiN)、タングステンシリサイド(WSi)等を含んでなる導電性遮光膜は、ゲート電極と、第1絶縁膜を介して互いに異なる層(典型的には、ゲート電極よりも第1絶縁膜を介して上層側)に配置されている。導電性遮光膜は、基板上で平面的に見て、第1接合領域に少なくとも部分的に重なるように形成されると共に、ゲート電極と互いに電気的に接続される。 For example, the conductive light-shielding film containing titanium nitride (TiN), tungsten silicide (WSi), or the like has a gate electrode and a layer different from each other via the first insulating film (typically, a first layer than the gate electrode). It is arranged on the upper layer side through an insulating film. The conductive light shielding film is formed so as to at least partially overlap the first junction region when viewed in plan on the substrate, and is electrically connected to the gate electrode.
本願発明者の研究によれば、第2接合領域に光が照射された場合に比べ、第1接合領域に光が照射された場合のほうが、トランジスタに光リーク電流が生じやすいことが判明している。従って、上述の如く、第1接合領域に少なくとも部分的に重なるように、導電性遮光膜を形成することによって、光リーク電流が相対的に生じやすい第1接合領域に対する遮光性能を向上させることができる。この結果、トランジスタに流れる光リーク電流を効果的に低減することができる。 According to the research of the present inventor, it has been found that the light leakage current is more likely to be generated in the transistor when the light is applied to the first junction region than when the light is applied to the second junction region. Yes. Therefore, as described above, by forming the conductive light shielding film so as to at least partially overlap the first junction region, it is possible to improve the light shielding performance for the first junction region where light leakage current is relatively likely to occur. it can. As a result, the light leakage current flowing through the transistor can be effectively reduced.
本発明では特に、導電性遮光膜とゲート電極とが互いに電気的に接続されている。具体的には例えば、第1絶縁膜に設けられたコンタクトホールを介して、導電性遮光膜とゲート電極とが互いに電気的に接続されている。このため、導電性遮光膜のうち、第1絶縁膜に設けられたコンタクトホール内に設けられた部分が、壁状の遮光体として機能し、第2接合領域の側から斜めに入射して第1接合領域に到達する入射光を遮光することができる。 In the present invention, in particular, the conductive light shielding film and the gate electrode are electrically connected to each other. Specifically, for example, the conductive light shielding film and the gate electrode are electrically connected to each other through a contact hole provided in the first insulating film. For this reason, a portion of the conductive light shielding film provided in the contact hole provided in the first insulating film functions as a wall-shaped light shielding body, and is incident obliquely from the second bonding region side. Incident light that reaches one junction region can be shielded.
また、相対的に光リーク電流が生じやすい第1接合領域を、重点的に遮光するように導電性遮光膜を形成することによって、必要以上の開口率の低下を防止することができる。即ち、高開口率化を図ることができる。更に、導電性遮光膜の第1接合領域に重なる部分と第1接合領域との積層方向の距離が比較的大きいので、非動作時におけるチャネル電流を抑制することができる。 In addition, by forming a conductive light-shielding film so as to intensively shield the first junction region where light leakage current is relatively likely to occur, it is possible to prevent the aperture ratio from being lowered more than necessary. That is, a high aperture ratio can be achieved. Furthermore, since the distance in the stacking direction between the portion of the conductive light-shielding film that overlaps the first junction region and the first junction region is relatively large, channel current during non-operation can be suppressed.
以上の結果、本発明の電気光学装置用基板によれば、遮光性能を向上させると共に開口率を高め、更に、非動作時におけるチャネル電流を抑制することができる。 As a result, according to the electro-optical device substrate of the present invention, it is possible to improve the light shielding performance, increase the aperture ratio, and further suppress the channel current during non-operation.
本発明の電気光学装置用基板の一態様では、前記ゲート電極は、前記チャネル領域に重なる部分の脇から、前記半導体層と距離を隔てたまま前記半導体層に沿って突出する突出部を有する。 In one aspect of the substrate for an electro-optical device according to the aspect of the invention, the gate electrode has a protruding portion that protrudes along the semiconductor layer while being spaced apart from the semiconductor layer from a side of a portion overlapping the channel region.
この態様によれば、典型的には基板上で平面的に見て、或いは3次元的に見て、ゲート電極は、半導体層のチャネル領域に重なる部分の脇から、半導体層と距離を隔てたまま半導体層に沿って、即ち、半導体層の長手方向に沿って、突出する突出部を有する。 According to this aspect, the gate electrode is separated from the semiconductor layer from the side of the portion that overlaps the channel region of the semiconductor layer, typically in plan view on the substrate or in three dimensions. It has the protrusion part which protrudes along the semiconductor layer as it is, ie, along the longitudinal direction of a semiconductor layer.
ここに、「チャネル領域に重なる脇」とは、両脇を意味してよい、即ち、一対の突出部が長手状に延びる半導体層の両側に突出してもよい。或いは、「チャネル領域に重なる脇」とは、片脇を意味してよい。また、「チャネル領域に重なる脇」とは、半導体層の長手方向に交わる方向にチャネル領域から距離があいており、突出部は、その根元側で半導体層から距離を隔てたまま突出していることを意味する。 Here, “sides overlapping the channel region” may mean both sides, that is, a pair of protrusions may protrude on both sides of the semiconductor layer extending in the longitudinal direction. Alternatively, “sides overlapping the channel region” may mean one side. In addition, “side over the channel region” means that there is a distance from the channel region in a direction intersecting with the longitudinal direction of the semiconductor layer, and the protruding portion protrudes with a distance from the semiconductor layer at the base side. Means.
更に、突出部は、画素電極側ソース・ドレイン領域へ向う側にのみ半導体層の両脇又は片脇から突出していてもよいし、データ線側ソース・ドレイン領域へ向う側にのみ半導体層の両脇又は片脇から突出していてもよい。或いは、突出部は、画素電極側ソース・ドレイン領域及びデータ線側ソース・ドレイン領域の各々へ向う側に突出していてもよい。即ち、突出部は、一つの半導体層が有する4つの脇から最大で4つまで突出していてもよい。 Furthermore, the protruding portion may protrude from both sides or one side of the semiconductor layer only on the side toward the pixel electrode side source / drain region, or on both sides of the semiconductor layer only on the side toward the data line side source / drain region. You may protrude from one side. Alternatively, the protruding portion may protrude to the side facing the pixel electrode side source / drain region and the data line side source / drain region. That is, up to four protrusions may protrude from the four sides of one semiconductor layer.
本発明では、基板上で平面的に見た場合の、突出部及びチャネル領域間の半導体層の長手方向に交わる方向の距離は、第1及び第2接合領域の少なくとも一方に、突出部に起因するリーク電流が発生することを抑制すると共に、斜めに入射して第1及び第2接合領域の少なくとも一方に到達する入射光を遮るように設定されている。 In the present invention, the distance in the direction intersecting with the longitudinal direction of the semiconductor layer between the protrusion and the channel region when viewed in plan on the substrate is caused by the protrusion in at least one of the first and second junction regions. In addition, the generation of the leak current is suppressed, and the incident light that obliquely enters and reaches at least one of the first and second junction regions is blocked.
本願発明者の研究によれば、基板上で平面的に見て、突出部及びチャネル領域間の半導体層の長手方向に交わる方向の距離を短くすると、ゲート電極と同電位である突出部が第1及び第2接合領域の少なくとも一方に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、第1及び第2接合領域の少なくとも一方で想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されているトランジスタにおいて、例えばリーク電流の発生、オンオフ閾値の変化等に代表される動作不良が生じる可能性がある。他方、突出部及びチャネル領域間の距離を長くすると、斜めに入射し第1及び第2接合領域の少なくとも一方に到達する光を遮る効果が低減してしまうことが判明している。 According to the research of the present inventor, when the distance between the protrusion and the channel region in the longitudinal direction of the semiconductor layer is shortened in plan view on the substrate, the protrusion having the same potential as the gate electrode is At least one of the first and second junction regions functions as an electrode that applies the same potential as the gate voltage to a greater or lesser extent. That is, an unexpected change in carrier density occurs in at least one of the first and second junction regions. For this reason, in a transistor that is originally supposed to have a channel formed by applying a gate voltage to the channel region, there is a possibility that an operation failure represented by, for example, the occurrence of a leakage current or a change in an on / off threshold value may occur. There is. On the other hand, it has been found that increasing the distance between the protrusion and the channel region reduces the effect of blocking light incident obliquely and reaching at least one of the first and second junction regions.
しかるに本発明では、上述の如く、突出部及びチャネル領域間の距離が設定されているため、トランジスタの動作不良の発生を抑制すると共に、遮光性能を向上させることができる。 However, in the present invention, since the distance between the protrusion and the channel region is set as described above, it is possible to suppress the occurrence of malfunction of the transistor and improve the light shielding performance.
この態様では、前記ゲート電極は、ゲート絶縁膜を介して前記半導体層の上層側に配置されており、前記突出部は、前記ゲート絶縁膜及び前記半導体層の下層側に設けられた第2絶縁膜に形成された溝又は貫通口内に埋め込まれている部分を含んでよい。 In this aspect, the gate electrode is disposed on the upper layer side of the semiconductor layer via a gate insulating film, and the projecting portion is a second insulating layer provided on the lower layer side of the gate insulating film and the semiconductor layer. It may include a groove formed in the film or a portion embedded in the through hole.
このように構成すれば、斜めに入射し、第1及び第2接合領域の少なくとも一方に到達する入射光に対する遮光性能をより向上させることができる。 If comprised in this way, the light-shielding performance with respect to the incident light which injects diagonally and reaches | attains at least one of the 1st and 2nd junction area | region can be improved more.
ゲート電極のうち、溝又は貫通口(例えばスルーホール)内に埋め込まれた部分は、3次元的に見て、半導体層における第1及び第2接合領域の少なくとも一方に沿った、壁状の遮光体として形成される。従って、半導体層の近傍に配置された壁状の遮光体としての溝又は貫通口内に埋め込まれた部分により、半導体層に対して斜めに入射する光の遮光性能を高めることができる。 Of the gate electrode, a portion embedded in a groove or a through-hole (for example, a through hole) is a wall-shaped light-shielding along at least one of the first and second junction regions in the semiconductor layer as viewed three-dimensionally. Formed as a body. Therefore, the light shielding performance of light incident obliquely on the semiconductor layer can be enhanced by the groove or the portion embedded in the through-hole as the wall-shaped light shielding element disposed in the vicinity of the semiconductor layer.
この態様では、前記複数の走査線の少なくとも一部は、前記第2絶縁膜を介して前記半導体層の下層側に配置されており、前記ゲート電極は、前記複数の走査線の少なくとも一部に電気的に接続されていてよい。 In this aspect, at least a part of the plurality of scanning lines is disposed on a lower layer side of the semiconductor layer via the second insulating film, and the gate electrode is formed on at least a part of the plurality of scanning lines. It may be electrically connected.
このように構成すれば、ゲート電極、ゲート電極のうち、第2絶縁膜に形成された、例えばスルーホール内に設けられた部分、走査線及び導電性遮光膜によって、少なくとも第1接合部分の4方を隙間なく覆うことができ、遮光性能をより向上させることができる。 With this configuration, at least 4 of the first junction portion is formed by the gate electrode and the portion of the gate electrode formed in the second insulating film, for example, the portion provided in the through hole, the scanning line, and the conductive light shielding film. Can be covered without gaps, and the light shielding performance can be further improved.
本発明の電気光学装置用基板の他の態様では、前記導電性遮光膜は、前記第1絶縁膜を介して前記ゲート電極の上層側に配置されており、前記第1絶縁膜に形成された溝又は貫通口内に埋め込まれている部分を含む。 In another aspect of the electro-optical device substrate of the present invention, the conductive light-shielding film is disposed on an upper layer side of the gate electrode with the first insulating film interposed therebetween, and is formed on the first insulating film. A portion embedded in the groove or the through hole is included.
この態様によれば、導電性遮光膜のうち、溝又は貫通口内に埋め込まれた部分は、3次元的に見て、少なくとも半導体層におけるチャネル領域が延びる方向に交わる方向に沿った、壁状の遮光体として形成される。従って、半導体層に対して斜めに入射する光の遮光性能を高めることができる。 According to this aspect, the portion of the conductive light-shielding film embedded in the groove or the through-hole has a wall-like shape along the direction intersecting at least the direction in which the channel region in the semiconductor layer extends, as viewed three-dimensionally. It is formed as a light shield. Accordingly, it is possible to improve the light shielding performance of light incident obliquely on the semiconductor layer.
尚、導電性遮光膜のうち、溝又は貫通口内に埋め込まれた部分は、更に、チャネル領域が延びる方向に沿って形成されていてもよい。即ち、基板上で平面的に見て、導電性遮光膜のうち、溝又は貫通口内に埋め込まれた部分は、「L字型」又は「コの字型」に形成されていてもよい。 Note that a portion of the conductive light shielding film embedded in the groove or the through hole may be further formed along the direction in which the channel region extends. That is, when viewed in plan on the substrate, a portion of the conductive light shielding film embedded in the groove or the through hole may be formed in an “L-shape” or a “U-shape”.
本発明の電気光学装置用基板の他の態様では、前記導電性遮光膜と同層に配置されており、前記画素電極側ソース・ドレイン領域及び前記画素電極と電気的に接続された第1中継電極と、前記導電性遮光膜と同層に配置されており、前記データ線側ソース・ドレイン領域及び前記データ線と電気的に接続された第2中継電極とを更に備える。 In another aspect of the electro-optical device substrate of the present invention, the first relay is disposed in the same layer as the conductive light shielding film and is electrically connected to the pixel electrode side source / drain region and the pixel electrode. The electrode further includes a second relay electrode disposed in the same layer as the conductive light shielding film and electrically connected to the data line side source / drain region and the data line.
この態様によれば、第1中継電極は、導電性遮光膜と同層に配置されており、画素電極側ソース・ドレイン領域及び画素電極と互いに電気的に接続されている。他方、第2中継電極は、導電性遮光膜と同層に配置されており、データ線側ソース・ドレイン領域及びデータ線と互いに電気的に接続されている。 According to this aspect, the first relay electrode is disposed in the same layer as the conductive light shielding film, and is electrically connected to the pixel electrode side source / drain region and the pixel electrode. On the other hand, the second relay electrode is disposed in the same layer as the conductive light shielding film, and is electrically connected to the data line side source / drain region and the data line.
中継電極を設けることによって、例えばデータ線及びデータ線側ソース・ドレイン領域間における電気抵抗を低減する、或いは、断線を防止することができ、実用上非常に有利である。 By providing the relay electrode, for example, the electrical resistance between the data line and the data line side source / drain region can be reduced, or disconnection can be prevented, which is very advantageous in practice.
本発明の電気光学装置用基板の他の態様では、前記第1接合領域及び前記第2接合領域は、LDD領域である。 In another aspect of the electro-optical device substrate of the present invention, the first bonding region and the second bonding region are LDD regions.
この態様によれば、トランジスタは、LDD構造を有する。よって、トランジスタの非動作時において、画素電極側ソース・ドレイン領域とデータ線側ソース・ドレイン領域とに流れるオフ電流を低減し、且つトランジスタの飽和動作時におけるドレイン端の電界緩和を低減でき、ホットキャリア現象による閾値の上昇(トランジスタ特性劣化に関する信頼性上の課題)に起因したオン電流の低下を抑制できる。 According to this aspect, the transistor has an LDD structure. Therefore, when the transistor is not in operation, the off-current flowing through the pixel electrode side source / drain region and the data line side source / drain region can be reduced, and the electric field relaxation at the drain end during the saturation operation of the transistor can be reduced. It is possible to suppress a decrease in on-state current due to an increase in threshold due to a carrier phenomenon (an issue on reliability related to transistor characteristic deterioration).
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。 In order to solve the above-described problems, an electro-optical device of the present invention includes the above-described substrate for an electro-optical device of the present invention.
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板(但し、その各種態様を含む)を備えているため、遮光性能を向上させると共に開口率を高め、更に、非動作時におけるチャネル電流を抑制することができる。 According to the electro-optical device of the present invention, since the above-described substrate for the electro-optical device of the present invention (including various aspects thereof) is provided, the light shielding performance is improved and the aperture ratio is increased. The channel current at the time can be suppressed.
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。 In order to solve the above problems, an electronic apparatus of the present invention comprises the above-described electro-optical device of the present invention.
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な画像を表示可能な、投射型表示装置、テレビ、携帯電話、電子手帳、携帯オーディオプレーヤ、ワードプロセッサ、デジタルカメラ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネル等の各種電子機器を実現できる。 According to the electronic apparatus of the present invention, since the electro-optical device of the present invention described above is provided, a projection display device, a television set, a mobile phone, an electronic notebook, a portable audio player, which can display a high-quality image, Various electronic devices such as a word processor, a digital camera, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.
以下図面を参照しながら、本発明に係る電気光学装置用基板及び電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリックス駆動方式の液晶装置を挙げる。 Hereinafter, embodiments of an electro-optical device substrate, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to the drawings. In this embodiment, as an example of an electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is used.
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側からみた平面図であり、図2は、図1のH−H´線断面図である。 First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the TFT array substrate as viewed from the side of the counter substrate together with the components formed thereon, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10及び対向基板20が対向配置されている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の透明基板からなる。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素100cが設けられた領域に対応する、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
1 and 2, in the liquid crystal device according to the present embodiment, a
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。
The sealing
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
In FIG. 1, a light-shielding frame light-shielding
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。
A data
TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
On the
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。
In FIG. 2, on the
画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。尚、TFTアレイ基板10から画素電極9aまでの部分が、本発明に係る「電気光学装置用基板」の一例を構成している。
The
対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
A
遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光膜23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。
On the
尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
In addition to the data line driving
In addition, a precharge circuit for supplying a precharge signal of a predetermined voltage level in advance of the image signal, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed. .
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリックス状に形成された複数の画素における各種素子、配線等の等価回路図である。 Next, an electrical configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.
図3において、画像表示領域10aを構成するマトリックス状に形成された複数の画素の夫々には、画素電極9a、及び本発明に係る「トランジスタ」の一例としてのTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
In FIG. 3, a
TFT30のゲートに走査線11が電気的に接続されており、液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
The
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。 The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。
In order to prevent the image signal held here from leaking, a
次に、本実施形態に係る液晶装置のゲート電極の形状について図4乃至図6を参照して説明する。ここに、図4は、本実施形態に係る液晶装置のゲート電極の平面形状を示す平面図である。図5は、図4のA−A´線断面図であり、図6は、図4のB−B´線断面図である。 Next, the shape of the gate electrode of the liquid crystal device according to the present embodiment will be described with reference to FIGS. FIG. 4 is a plan view showing the planar shape of the gate electrode of the liquid crystal device according to this embodiment. 5 is a cross-sectional view taken along the line AA ′ of FIG. 4, and FIG. 6 is a cross-sectional view taken along the line BB ′ of FIG.
尚、図4乃至図6では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図4乃至図6では、説明の便宜上、導電性遮光膜710より上層側の構成要素については図示を省略している。
4 to 6, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing. In FIGS. 4 to 6, for convenience of explanation, the components on the upper layer side of the conductive
図4において、走査線11はX方向に沿って延びており、ここでは図示しない、データ線6aは、走査線11と互いに交差するように、Y方向に沿って延びている。走査線11及びデータ線6aが互いに交差する箇所の各々には画素スイッチング用のTFT30が設けられている。
In FIG. 4, the
走査線11、データ線6a、導電性遮光膜710及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9a(図示せず)に対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、データ線6a、導電性遮光膜710及びTFT30は、表示の妨げとならないように、非開口領域内に配置されている。
The
図4及び図6において、TFT20は、半導体層1a及びゲート電極31を含んで構成されている。
4 and 6, the
半導体層1aは、例えばポリシリコンからなり、Y方向に沿ったチャネル長を有するチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。ここで、本実施形態に係る「画素電極側LDD領域1c」及び「データ線側LDD領域1b」は、夫々、本発明に係る「第1接合領域」及び「第2接合領域」の一例である。
The
データ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eは、チャネル領域1a´を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a´及びデータ線側ソース・ドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a´及び画素電極側ソース・ドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。
The data line side source /
データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極31をマスクとして不純物を高濃度に打ち込んでデータ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eを形成する自己整合型であってもよい。
The data line
図5及び図6に示すように、ゲート電極31は、半導体層1aよりも上層側に配置され、例えば導電性ポリシリコンから形成されている。図4に示すように、ゲート電極31は、X方向に延材する本体部と、TFT30のチャネル領域1a´のうち該本体部が重ならない領域と重なるようにY方向に沿って延在する突出部31aとを有している。ゲート電極31及び半導体層1a間は、本発明に係る「ゲート絶縁膜」の一例としての絶縁膜2(図5及び図6参照)によって絶縁されている。
As shown in FIGS. 5 and 6, the
図4において、本実施形態では、ゲート電極31は、本発明に係る「突出部」の一例として、画素電極側LDD領域1cの両側に沿うように延設された延設部31aを有している。言い換えれば、ゲート電極31は、チャネル領域1a´に重なると共に画素電極側LDD領域1cをその両側から部分的に囲むような状態(即ち、いわば逆U字形状)を有している。図5に示すように、絶縁膜2及び下地絶縁膜12には、溝810が形成されている。ゲート電極31は、該ゲート電極31の一部が溝810内に形成されてなる溝内部分31bを有している。
In FIG. 4, in this embodiment, the
ここで、本実施形態に係る「下地絶縁膜12」は、本発明に係る「第2絶縁膜」の一例である。尚、下地絶縁膜12は、走査線11からTFT30を絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の劣化を防止する機能を有する。
Here, the “underlying insulating
溝810は、絶縁膜2及び下地絶縁膜12を貫通して、走査線11に達するまで掘られており、溝内部分31bと走査線11とは互いに電気的に接続されている。言い換えれば、溝810は、溝内部分31bによってゲート電極31と走査線11とを互いに電気的に接続するためのコンタクトホールとして形成されている。
The
図5及び図6に示すように、走査線11は、半導体層1aよりも下地絶縁膜12を介して下層側に配置されており、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。走査線11は、TFTアレイ基板10上で平面的に見て、X方向に沿うように、ストライプ状にパターニングされた本線部11xと、該本線部11xからY方向に沿って延在する延在部11yとを有している。
As shown in FIGS. 5 and 6, the
図5及び図6に示すように、導電性遮光膜710は、TFTアレイ基板10上のTFT30よりも、本発明に係る「第1絶縁膜」の一例としての層間絶縁膜41を介して上層側に配置されており、例えばチタンナイトライド(TiN)、タングステンシリサイド(WSi)等の比較的OD(Optical Densiity)値の高い遮光性の導電材料からなる。層間絶縁膜41には、溝820が形成されており、導電性遮光膜710は、該導電性遮光膜710の一部が溝820内に形成されてなる溝内部分710aを有している。
As shown in FIGS. 5 and 6, the conductive light-shielding
溝820は、層間絶縁膜41及び絶縁膜2を貫通して、ゲート電極31に達するまで掘られており、溝内部分710aとゲート電極31とは互いに電気的に接続されている。言い換えれば、溝820は、溝内部分710aによって導電性遮光膜710とゲート電極31とを互いに電気的に接続するためのコンタクトホールとして形成されている。
The
尚、層間絶縁膜41の膜厚は、300nm(ナノメートル)〜400nmであることが望ましい。本願発明者の研究によれば、層間絶縁膜41の膜厚を厚くすると(即ち、半導体層1a及び導電性遮光膜710間の積層方向の距離を長くすると)、画素電極側LDD領域1cに対して斜めに入射する入射光を遮る効果が低減してしまう。他方、層間絶縁膜41の膜厚を薄くすると、非動作時におけるチャネル電流が増大してしまうことが判明している。しかるに本発明では、層間絶縁膜41の膜厚が上述の如く設定されているので、遮光性能を向上させると共に、非動作時におけるチャネル電流を抑制することができる。
Note that the film thickness of the
図4に示すように、導電性遮光膜710は、TFTアレイ基板10上で平面的に見て、画素電極側LDD領域1cに少なくとも部分的に重なるように配置されている。このため、画素電極側LDD領域1cに上層側から入射する入射光を、導電性遮光膜710によって遮光することができる。従って、画素電極側LDD領域1cにおける光リーク電流の発生を低減することができる。
As shown in FIG. 4, the conductive
更に、上述の如く、ゲート電極31は溝810内に延設された溝内部分31bを有しており、導電性遮光膜710は、溝820内に延設された溝内部分710aを有している。具体的には、図5に示すように、溝内部分31bは、溝810における半導体層1a側の内側壁部及び該内側壁部に対向する外側壁部、並びに溝810の底部に沿って形成されている。また、溝内部分710aは、溝820における半導体層1a側の内側壁部及び該内側壁部に対向する外側壁部、並びに溝820の底部に沿って形成されている。
Further, as described above, the
即ち、溝内部分31b及び710aは、3次元的に見て、半導体層1aにおける画素電極側LDD領域1cに沿った、壁状の遮光体として形成されている。加えて、図6に示すように、溝内部分710aは、走査線11の延びる方向(即ち、図4におけるY方向)に沿った壁状の遮光体としても形成されている。
That is, the in-
従って、画素電極側LDD領域1cに対して斜めに入射する入射光(即ち、図4におけるX方向或いはY方向に沿った成分を有する入射光)を、溝内部分31b及び710aによって遮ることができる。つまり、画素電極側LDD領域1cの近傍に配置された壁状の遮光体として形成される溝内部分31b及び710aによって、画素電極側LDD領域1cに対して斜めに入射する入射光に対する遮光性能を強化することができる。この結果、画像表示におけるフリッカや画素ムラを低減することができる。
Therefore, incident light incident on the pixel electrode side LDD region 1c obliquely (that is, incident light having a component along the X direction or the Y direction in FIG. 4) can be blocked by the in-
尚、溝810及び820を画素電極側LDD領域1cの片側(即ち、図5中の左側又は右側)のみに設けて、溝内部分31b及び710aを画素電極側LDD領域1cの片側のみに形成してもよい。この場合にも画素電極側LDD領域1cに対して斜めに入射する入射光に対する遮光性能を相応に強化することができる。但し、遮光性能を強化するという観点からは、本実施形態のように、画素電極側LDD領域1cの両側に溝内部分31b及び710aを形成することが望ましい。
The
図4に示すように、走査線11は、TFT30のチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソース・ドレイン領域1d及び画素電極側ソース・ドレイン領域1eに対向する領域を含むように形成されている。よって、走査線11によって、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域1a´を殆ど或いは完全に遮光できる。即ち、走査線11は、走査信号を供給する配線として機能すると共に戻り光に対するTFT30の遮光膜として機能することが可能である。従って、液晶装置の動作時に、TFT30における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
4, the
尚、図5に示すように、導電性遮光膜710、ゲート電極31及び走査線11は、画素電極側LDD領域1cを囲むように形成されている。このため、導電性遮光膜710、ゲート電極31及び走査線11によって、画素電極側LDD領域1cに向かう入射光の大部分を遮ることができる。
As shown in FIG. 5, the conductive
ここで、本願発明者は、TFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすいと結論づけている。即ち、TFT30の動作時に、画素電極側LDD領域1cに光が照射された場合には、データ線側LDD領域1bに光が照射された場合よりも、TFT30における光リーク電流が発生しやすいと結論づけている。従って、上述の如く、ゲート電極31及び導電性遮光膜710を形成することによって、光リーク電流が相対的に生じ易い画素電極側LDD領域1cに対する遮光性能を高めることができ、TFT30に流れる光リーク電流を効果的に低減できる。
Here, the inventor of the present application concludes that a light leakage current is more likely to occur in the pixel electrode side LDD region 1c than in the data line
加えて、画素電極側LDD領域1cに比べて光リーク電流が相対的に発生しにくいデータ線側LDD領域1bに対して必要最低限の遮光を施すことによって、開口率の無駄な低下を防止することができる。尚、ここで「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味する。開口率が大きい程、液晶装置の表示性能が向上する。
In addition, the necessary minimum light shielding is applied to the data line
図6に示すように、導電性遮光膜710と同層には、データ線側ソース・ドレイン領域1dと、コンタクトホール81を介して、電気的に接続されている中継電極720と、画素電極側ソース・ドレイン領域1eと、コンタクトホール83を介して、電気的に接続されている中継電極730とが形成されている。ここに、本実施形態に係る「中継電極720」及び「中継電極730」は、夫々、本発明に係る「第2中継電極」及び「第1中継電極」の一例である。
As shown in FIG. 6, in the same layer as the conductive
このような中継電極720及び730を設けることによって、該中継電極720及び730の上層側に配置される、例えばデータ線6aや画素電極9a等と、半導体層1aとの間における電気抵抗を低減したり、断線を防止することができる。
By providing
(変形例)
次に、本実施形態に係る液晶装置の変形例について、図7を参照して説明する。ここに、図7は、図4と同趣旨の本実施形態の変形例に係る液晶装置のゲート電極の平面形状を示す平面図である。
(Modification)
Next, a modification of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 7 is a plan view showing the planar shape of the gate electrode of the liquid crystal device according to the modification of the present embodiment having the same meaning as FIG.
図7に示すように、本変形例では、X方向に沿って延びる走査線11a及び11bが設けられている。そして、ゲート電極31は、走査線11aの一部として形成されている。走査線11aは、半導体層1aよりも絶縁膜2(図5参照)を介して上層側に配置されている。他方、走査線11bは、半導体層1aよりも下地絶縁膜12(図5参照)を介して下層側に配置されている。
As shown in FIG. 7, in the present modification,
<電子機器>
次に、図8を参照しながら、上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した液晶装置は、プロジェクタのライトバルブとして用いられている。図8は、プロジェクタの構成例を示す平面図である。
<Electronic equipment>
Next, a case where the above-described liquid crystal device is applied to a projector which is an example of an electronic device will be described with reference to FIG. The liquid crystal device described above is used as a light valve of a projector. FIG. 8 is a plan view showing a configuration example of the projector.
図8に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
As shown in FIG. 8, a
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110R、1110Bによる表示像は、液晶パネル1110Gによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
Since light corresponding to the primary colors R, G, and B is incident on the
尚、図8を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 8, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板及び電気光学装置、並びに電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. For electro-optical devices with such changes A substrate, an electro-optical device, and an electronic apparatus are also included in the technical scope of the present invention.
1a…半導体層、1a´…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソース・ドレイン領域、1e…画素電極側ソース・ドレイン領域、2…絶縁膜、11、11a、11b…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、12…下地絶縁膜、20…対向基板、21…対向電極、23…遮光膜、31…ゲート電極、31b、710a…溝内部分、41…層間絶縁膜、50…液晶層、52…シール材、53…額縁遮光膜、70…蓄積容量、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、300…容量線、710…導電性遮光膜、810、820…溝
DESCRIPTION OF
Claims (9)
前記基板上で互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され、且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、
前記画素電極と電気的に接続された画素電極側ソース・ドレイン領域とチャネル領域との間に形成された第1接合領域と、前記データ線と電気的に接続されたデータ線側ソース・ドレイン領域と前記チャネル領域との間に形成された第2接合領域とを有する半導体層、及び前記基板上で平面的に見て、前記チャネル領域に重なるように配置されたゲート電極を有するトランジスタと、
前記ゲート電極と、第1絶縁膜を介して互いに異なる層に配置されており、前記基板上で平面的に見て、前記第1接合領域に少なくとも部分的に重なるように形成されると共に、前記ゲート電極と電気的に接続された導電性遮光膜と
を備えることを特徴とする電気光学装置用基板。 A substrate,
A plurality of data lines and a plurality of scanning lines intersecting each other on the substrate;
A pixel electrode defined in correspondence with the intersection of the plurality of data lines and the plurality of scanning lines and formed on each of a plurality of pixels constituting a display region on the substrate;
A first junction region formed between a pixel electrode side source / drain region electrically connected to the pixel electrode and a channel region; and a data line side source / drain region electrically connected to the data line. And a semiconductor layer having a second junction region formed between the channel region and a transistor having a gate electrode disposed so as to overlap the channel region in plan view on the substrate;
The gate electrode and the first insulating film are disposed in different layers, and are formed so as to at least partially overlap the first junction region when viewed in plan on the substrate, An electro-optical device substrate comprising: a conductive light-shielding film electrically connected to the gate electrode.
前記突出部は、前記ゲート絶縁膜及び前記半導体層の下層側に設けられた第2絶縁膜に形成された溝又は貫通口内に埋め込まれている部分を含む
ことを特徴とする請求項2に記載の電気光学装置用基板。 The gate electrode is disposed on the upper layer side of the semiconductor layer via a gate insulating film,
The said protrusion part contains the part embedded in the groove | channel or through-hole formed in the 2nd insulating film provided in the lower layer side of the said gate insulating film and the said semiconductor layer. Electro-optical device substrate.
前記ゲート電極は、前記複数の走査線の少なくとも一部に電気的に接続されている
ことを特徴とする請求項3に記載の電気光学装置用基板。 At least some of the plurality of scanning lines are disposed on a lower layer side of the semiconductor layer via the second insulating film,
The electro-optical device substrate according to claim 3, wherein the gate electrode is electrically connected to at least a part of the plurality of scanning lines.
前記導電性遮光膜と同層に配置されており、前記データ線側ソース・ドレイン領域及び前記データ線と電気的に接続された第2中継電極と
を更に備えることを特徴とする請求項1乃至5のいずれか一項に記載の電気光学装置用基板。 A first relay electrode that is disposed in the same layer as the conductive light shielding film and is electrically connected to the pixel electrode side source / drain regions and the pixel electrode;
The second relay electrode disposed in the same layer as the conductive light shielding film and electrically connected to the data line side source / drain region and the data line. The substrate for an electro-optical device according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008238229A JP2010072219A (en) | 2008-09-17 | 2008-09-17 | Substrate for electro-optical device and electro-optical device, and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008238229A JP2010072219A (en) | 2008-09-17 | 2008-09-17 | Substrate for electro-optical device and electro-optical device, and electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010072219A true JP2010072219A (en) | 2010-04-02 |
Family
ID=42204079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008238229A Pending JP2010072219A (en) | 2008-09-17 | 2008-09-17 | Substrate for electro-optical device and electro-optical device, and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010072219A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012108407A (en) * | 2010-11-19 | 2012-06-07 | Seiko Epson Corp | Electro-optic device, method of manufacturing electro-optic device, and electronic apparatus |
-
2008
- 2008-09-17 JP JP2008238229A patent/JP2010072219A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012108407A (en) * | 2010-11-19 | 2012-06-07 | Seiko Epson Corp | Electro-optic device, method of manufacturing electro-optic device, and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5663904B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP5245333B2 (en) | Electro-optical device and electronic apparatus | |
JP5532568B2 (en) | Electro-optical device and electronic apparatus | |
JP2009122253A (en) | Electro-optical device and electronic equipment | |
JP4241777B2 (en) | Electro-optical device and electronic apparatus | |
JP5381031B2 (en) | Electro-optical device and electronic apparatus | |
JP2009047967A (en) | Electro-optical device and electronic apparatus | |
JP2008151900A (en) | Electro-optical device and electronic equipment | |
JP2004004722A (en) | Electrooptical device and electronic equipment | |
JP2009122256A (en) | Electro-optical device and electronic equipment | |
JP2010096966A (en) | Electro-optical apparatus, method for manufacturing same, and electronic device | |
JP5104140B2 (en) | Electro-optical device and electronic apparatus | |
JP5298480B2 (en) | Electro-optical device and electronic apparatus | |
JP2008040399A (en) | Substrate for electrooptical device, electrooptical device, and electronic apparatus | |
JP5292738B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2006085137A (en) | Electro-optical apparatus and electronic device | |
JP2004240053A (en) | Electrooptical device and electronic apparatus | |
JP2010128421A (en) | Electrooptical device and electronic apparatus | |
JP2011203288A (en) | Electrooptic apparatus and electronic apparatus | |
JP2008003380A (en) | Electrooptical apparatus and electronic equipment | |
JP2006253173A (en) | Electrooptical device and manufacturing method thereof, and electronic equipment | |
JP2010191163A (en) | Electrooptical device and electronic device | |
JP5707970B2 (en) | Electro-optical device and electronic apparatus | |
JP2008191518A (en) | Electrooptical device, substrate for same, and electronic equipment | |
JP2010072219A (en) | Substrate for electro-optical device and electro-optical device, and electronic equipment |