JP2008151900A - Electro-optical device and electronic equipment - Google Patents
Electro-optical device and electronic equipment Download PDFInfo
- Publication number
- JP2008151900A JP2008151900A JP2006338048A JP2006338048A JP2008151900A JP 2008151900 A JP2008151900 A JP 2008151900A JP 2006338048 A JP2006338048 A JP 2006338048A JP 2006338048 A JP2006338048 A JP 2006338048A JP 2008151900 A JP2008151900 A JP 2008151900A
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- semiconductor layer
- region
- gate electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ(TFT:Thin Film Transistor)がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献1は、TFTを構成する半導体層よりも上層側に配置されたゲート配線のうち、該ゲート配線と半導体層よりも下層側に配置された裏面遮光膜とを接続するためのコンタクトホール内に設けられた部分によって、TFTを遮光する機能を高める技術を開示している。
A liquid crystal device which is an example of this type of electro-optical device is frequently used not only as a direct-view display but also as a light modulation means (light valve) of, for example, a projection display device. In particular, in the case of a projection display device, strong light from a light source is incident on a liquid crystal light valve, and this thin film transistor (TFT: Thin Film Transistor) in the liquid crystal light valve does not cause an increase in leakage current or malfunction. As described above, a light shielding film as a light shielding means for blocking incident light is built in the liquid crystal light valve. Regarding such a light shielding means or a light shielding film, for example,
しかしながら、特許文献1に開示された技術では、ゲート配線と裏面遮光膜とを接続するためのコンタクトホールは、平面的に見てデータ線に沿った長方形状を有するように形成されている。このため、この種の電気光学装置に要請される高開口率化に伴って配線幅が狭くなると、コンタクトホールを形成する面積を十分に確保することが困難となり、コンタクト抵抗が増大してしまうおそれがあるという技術的問題点がある。
However, in the technique disclosed in
本発明は、例えば上述した問題点に鑑みなされたものであり、開口率の向上に適しており、TFTにおける光リーク電流の発生を低減できると共にTFTのゲート電極と該ゲート電極と異なる層に配置された走査線との間の良好な電気的接続を実現可能な電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。 The present invention has been made in view of, for example, the above-described problems, and is suitable for improving the aperture ratio, can reduce generation of light leakage current in the TFT, and is disposed in a TFT gate electrode and a layer different from the gate electrode. It is an object of the present invention to provide an electro-optical device capable of realizing good electrical connection with a scanning line and an electronic apparatus including the electro-optical device.
本発明に係る第1の電気光学装置は上記課題を解決するために、基板上に、互いに交差するデータ線及び走査線と、該データ線及び走査線の交差に対応して設けられた画素電極と、該画素電極毎の開口領域を互いに隔てる非開口領域のうち前記交差に対応する交差領域に設けられ、(i)前記走査線と絶縁膜を介して互いに異なる層に配置され、前記データ線が延びる第1の方向に沿ったチャネル長を有するチャネル領域が形成された半導体層と、(ii)該半導体層に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極とを含むトランジスタとを備え、前記絶縁膜には、前記基板上で平面的に見て、前記半導体層の脇に前記第1の方向に沿って延在する第1部分と、前記走査線の一部と重なると共に前記走査線が延びる第2の方向に沿って延在する第2部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成される。 In order to solve the above problems, a first electro-optical device according to the present invention has a data line and a scanning line intersecting with each other on a substrate, and a pixel electrode provided corresponding to the intersection of the data line and the scanning line. A non-opening region that separates the opening regions of the pixel electrodes from each other, and (i) arranged in different layers through the scanning line and the insulating film, and the data line A semiconductor layer in which a channel region having a channel length along a first direction in which the channel extends is formed; and (ii) a gate disposed in a layer opposite to the scanning line with respect to the semiconductor layer and overlapping the channel region A first portion extending along the first direction beside the semiconductor layer when viewed in plan on the substrate; and the scanning line. And part of the scan And a second portion extending along a second direction that extends, a contact hole for electrically connecting the scanning line and the gate electrode is formed.
本発明に係る第1の電気光学装置によれば、その動作時には、走査線を介して走査信号がトランジスタのゲート電極に順次供給され、データ線を介して画像信号がトランジスタのソースに供給され、画像信号が画素電極に供給される。これらにより、画素電極がデータ線及び走査線の交差に対応して例えばマトリクス状に複数設けられた画素領域(或いは「画像表示領域」とも呼ぶ)における画像表示が可能となる、即ち、所謂アクティブマトリクス方式による画像表示が可能となる。 According to the first electro-optical device of the invention, during the operation, the scanning signal is sequentially supplied to the gate electrode of the transistor via the scanning line, and the image signal is supplied to the source of the transistor via the data line, An image signal is supplied to the pixel electrode. As a result, image display is possible in a pixel area (or also referred to as “image display area”) in which a plurality of pixel electrodes are provided in a matrix, for example, corresponding to the intersection of data lines and scanning lines, that is, a so-called active matrix. It is possible to display an image by a method.
ここで、走査線、データ線及びトランジスタは、基板上で平面的に見て、画素電極毎(即ち画素電極に対応する画素毎)の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を互いに隔てる非開口領域内に設けられる。即ち、これらの走査線、データ線及びトランジスタは、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に設けられる。 Here, the scanning line, the data line, and the transistor actually contribute to display in each pixel electrode (that is, each pixel corresponding to the pixel electrode) in an opening area (that is, each pixel corresponding to the pixel electrode) when viewed in plan. (Region where light is transmitted or reflected) is provided in a non-opening region that is separated from each other. That is, these scanning lines, data lines, and transistors are provided not in the opening area of each pixel but in the non-opening area so as not to hinder display.
トランジスタは、非開口領域のうち、データ線及び走査線の交差に対応する交差領域に設けられ(即ち、交差領域の全部又は一部に設けられ)、チャネル領域を有する半導体層、及びチャネル領域に重なるゲート電極を含む。 The transistor is provided in a non-opening region in a crossing region corresponding to a crossing of the data line and the scanning line (that is, provided in all or part of the crossing region), and in the semiconductor layer having the channel region, and in the channel region Overlapping gate electrodes are included.
半導体層は、基板上の積層構造において、走査線と絶縁膜を介して互いに異なる層(即ち、走査線よりも絶縁膜を介して下層側又は上層側)に配置される。チャネル領域は、データ線が延びる第1の方向(言い換えれば、複数の走査線が配列される方向、即ちY方向)に沿ったチャネル長を有する。即ち、半導体層は、典型的には、第1の方向に沿って延びるように形成される。 In the stacked structure on the substrate, the semiconductor layers are arranged in different layers through the scanning lines and the insulating film (that is, lower layers or upper layers through the insulating film than the scanning lines). The channel region has a channel length along a first direction in which data lines extend (in other words, a direction in which a plurality of scanning lines are arranged, that is, a Y direction). That is, the semiconductor layer is typically formed so as to extend along the first direction.
ゲート電極は、基板上の積層構造において、半導体層に対して走査線と反対側の層に配置される。この場合には半導体層の脇にコンタクトホールを形成してゲート電極と走査線とを電気的に接続するとよい。即ち、走査線が半導体層よりも下層側に配置される場合には、ゲート電極は半導体層よりも例えばゲート絶縁膜を介して上層側に配置される、言い換えれば、トランジスタはトップゲート型のトランジスタとして形成される。一方、走査線が半導体層よりも上層側に配置される場合には、ゲート電極は半導体層よりも例えばゲート絶縁膜を介して下層側に配置される、言い換えれば、トランジスタはボトムゲート型のトランジスタとして形成される。 The gate electrode is arranged in a layer opposite to the scanning line with respect to the semiconductor layer in the stacked structure on the substrate. In this case, a contact hole may be formed on the side of the semiconductor layer to electrically connect the gate electrode and the scanning line. In other words, when the scanning line is disposed on the lower layer side than the semiconductor layer, the gate electrode is disposed on the upper layer side of the semiconductor layer, for example, via the gate insulating film. In other words, the transistor is a top gate type transistor. Formed as. On the other hand, when the scanning line is disposed on the upper layer side than the semiconductor layer, the gate electrode is disposed on the lower layer side, for example, via the gate insulating film with respect to the semiconductor layer. In other words, the transistor is a bottom gate type transistor. Formed as.
ゲート電極及び走査線は、基板上の積層構造においてゲート電極と走査線との間に配置された絶縁膜(或いは、該絶縁膜及び例えばゲート絶縁膜)に形成或いは開孔されたコンタクトホールを介して電気的に接続される。即ち、例えば、走査線が半導体層よりも下層側に配置される場合(即ち、走査線よりも絶縁膜を介して上層側にトランジスタがトップゲート型として配置される場合)には、ゲート電極が、当該ゲート電極のうちチャネル領域と重なる部分からコンタクトホール内に延設されることで、ゲート電極と走査線とが電気的に接続される。或いは、例えば、走査線が半導体層よりも上層側に配置される場合(即ち、走査線よりも絶縁膜を介して下層側にトランジスタがボトムゲート型として形成される場合)には、走査線が、当該第2の方向に沿って延びる本線部からコンタクトホール内に延設されることで、ゲート電極と走査線とが電気的に接続される。いずれの場合にも、コンタクトホール内には、ゲート電極或いは走査線の一部が形成される。尚、コンタクトホール内に、ゲート電極及び走査線のいずれとも異なる導電材料からなるプラグを形成することによって、ゲート電極と走査線とが電気的に接続されるように構成してもよい。 The gate electrode and the scanning line are connected to each other through a contact hole formed or opened in an insulating film (or the insulating film and the gate insulating film, for example) disposed between the gate electrode and the scanning line in the stacked structure on the substrate. Are electrically connected. That is, for example, when the scan line is disposed on the lower layer side than the semiconductor layer (that is, when the transistor is disposed on the upper layer side through the insulating film than the scan line), the gate electrode is The gate electrode is extended from the portion overlapping the channel region into the contact hole, whereby the gate electrode and the scanning line are electrically connected. Alternatively, for example, when the scan line is disposed on the upper layer side than the semiconductor layer (that is, when the transistor is formed as a bottom gate type through the insulating film from the scan line), the scan line is The gate electrode and the scanning line are electrically connected by extending from the main line portion extending along the second direction into the contact hole. In either case, a part of the gate electrode or the scanning line is formed in the contact hole. Note that a plug made of a conductive material different from both the gate electrode and the scanning line may be formed in the contact hole so that the gate electrode and the scanning line are electrically connected.
本発明では特に、ゲート電極と走査線とを電気的に接続するためのコンタクトホールは、基板上で平面的に見て、半導体層の脇に第1の方向に沿って延在する第1部分と、走査線の一部と重なると共に走査線が延びる第2の方向(言い換えれば、第1の方向に交わる方向或いは複数のデータ線が配列される方向、即ちX方向)に沿って延在する第2部分とを有する。即ち、コンタクトホールは、第1部分と第2部分とによって、例えばL字状或いはT字状などの平面形状を有する溝(或いはコンタクト溝)として、絶縁膜に例えばエッチング等によって形成される。 In the present invention, in particular, the contact hole for electrically connecting the gate electrode and the scanning line is a first portion extending along the first direction on the side of the semiconductor layer when viewed in plan on the substrate. And extending along a second direction (in other words, a direction intersecting the first direction or a direction in which a plurality of data lines are arranged, that is, the X direction) which overlaps a part of the scanning line and extends. A second portion. That is, the contact hole is formed in the insulating film by, for example, etching or the like as a groove (or contact groove) having a planar shape such as an L shape or a T shape by the first portion and the second portion.
よって、高い開口率を維持しつつ、ゲート電極と走査線との間のコンタクト抵抗を低減できる。即ち、本発明では特に、コンタクトホールは第1及び第2部分を有するので、仮にコンタクトホールが例えば円形状、正方形状、長方形状などの平面形状を有する場合と比較して、限られた非開口領域において当該コンタクトホールを形成する領域の面積を広くすることができる。従って、ゲート電極と走査線との間の電気的な抵抗を低減しつつ、開口率を向上させることができる。尚、ここに「開口率」とは、各画素に対応する全領域(即ち、開口領域と非開口領域との合計)において開口領域が占める比率を意味し、開口率が大きいほど、液晶装置の表示性能が向上する。 Therefore, the contact resistance between the gate electrode and the scanning line can be reduced while maintaining a high aperture ratio. That is, in the present invention, since the contact hole has the first and second portions, the non-opening is limited as compared with the case where the contact hole has a planar shape such as a circular shape, a square shape, or a rectangular shape. In the region, the area of the region where the contact hole is formed can be increased. Therefore, the aperture ratio can be improved while reducing the electrical resistance between the gate electrode and the scanning line. Here, the “aperture ratio” means the ratio occupied by the opening area in the entire area corresponding to each pixel (that is, the total of the opening area and the non-opening area). Display performance is improved.
更に本発明では特に、上述したように、コンタクトホールの第1部分は、半導体層の脇に第1の方向に沿って延在する。即ち、第1部分は、第1の方向に沿って延びるように形成された半導体層の側面側に、所定距離だけ離れて、第1の方向に沿って長手状に形成される。よって、第1部分内に形成されたゲート電極或いは走査線の一部は、3次元的に見て、半導体層に沿った、例えば壁状の遮光体として形成される。従って、半導体層に対して斜めに入射する光(即ち、基板面に沿った成分を有する光)を、第1部分(より正確には、第1部分内に形成されたゲート電極或いは走査線の一部)によって遮ることができる。つまり、半導体層の近傍に配置された例えば壁状の遮光体として形成される第1部分によって、半導体層に対して斜めに入射する光を遮る遮光性を強化できる。この結果、画像表示におけるフリッカや画素ムラを低減できる。 Further, in the present invention, as described above, the first portion of the contact hole extends along the first direction on the side of the semiconductor layer. That is, the first portion is formed in a longitudinal shape along the first direction at a predetermined distance from the side surface side of the semiconductor layer formed so as to extend along the first direction. Therefore, a part of the gate electrode or the scanning line formed in the first portion is formed as a light shielding body, for example, in the form of a wall along the semiconductor layer as viewed three-dimensionally. Therefore, light incident obliquely on the semiconductor layer (that is, light having a component along the substrate surface) is converted into the first portion (more precisely, the gate electrode or the scanning line formed in the first portion). Can be blocked by some). In other words, the first portion formed as, for example, a wall-shaped light blocking body disposed in the vicinity of the semiconductor layer can enhance the light blocking property of blocking light incident obliquely on the semiconductor layer. As a result, flicker and pixel unevenness in image display can be reduced.
以上説明したように、本発明に係る第1の電気光学装置によれば、走査線とゲート電極とを電気的に接続するためのコンタクトホールは、第1及び第2部分を有するので、開口率の向上に適しており、トランジスタにおける光リーク電流の発生を低減できると共にトランジスタのゲート電極と走査線との間の良好な電気的接続を実現できる。この結果、明るく、フリッカや画素ムラが低減された、高品質な画像表示が可能となる。 As described above, according to the first electro-optical device according to the present invention, the contact hole for electrically connecting the scanning line and the gate electrode has the first and second portions. Therefore, it is possible to reduce the occurrence of light leakage current in the transistor and realize good electrical connection between the gate electrode of the transistor and the scanning line. As a result, bright, high-quality image display with reduced flicker and pixel unevenness is possible.
本発明に係る第1の電気光学装置の一態様では、前記ゲート電極は、前記チャネル領域に重なる本体部分と該本体部分から前記基板上で平面的に見て前記コンタクトホールと重なるように延設されたゲート電極延設部分とを有し、前記走査線は、前記第2の方向に沿って延びる本線部分と該本線部分から前記基板上で平面的に見て前記第1部分と重なるように延設された走査線延設部分とを有する。 In one aspect of the first electro-optical device according to the present invention, the gate electrode extends from the main body portion so as to overlap the contact hole when viewed in plan on the substrate. A gate line extending portion, and the scanning line overlaps the main portion extending along the second direction and the first portion when viewed in plan on the substrate from the main portion. And an extended scanning line extending portion.
この態様によれば、ゲート電極延設部分或いは走査線延設部分をコンタクトホール内に形成できるので、ゲート電極及び走査線間を確実に電気的に接続できると共に半導体層に対する遮光性を確実に強化できる。 According to this aspect, the gate electrode extending portion or the scanning line extending portion can be formed in the contact hole, so that the gate electrode and the scanning line can be reliably electrically connected and the light shielding property to the semiconductor layer is reliably enhanced. it can.
本発明に係る第1の電気光学装置の他の態様では、前記半導体層は、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域とを有し、前記第1部分は、前記第1及び第2の接合領域の少なくとも一方に沿って形成される。 In another aspect of the first electro-optical device according to the invention, the semiconductor layer includes a data line side source / drain region electrically connected to the data line and a pixel electrically connected to the pixel electrode. An electrode-side source / drain region; a first junction region formed between the channel region and the data line side source / drain region; and a second junction formed between the channel region and the pixel electrode-side source / drain region. And the first portion is formed along at least one of the first and second joining regions.
この態様によれば、第1部分(より正確には、第1部分内に形成されたゲート電極或いは走査線の一部)は、3次元的に見て、半導体層における第1及び第2の接合領域の少なくとも一方に沿った、例えば壁状の遮光体として形成される。従って、半導体層における第1及び第2の接合領域の少なくとも一方に対して斜めに入射する光を、第1部分によって遮ることができる。つまり、半導体層の近傍に配置された例えば壁状の遮光体として形成される第1部分によって、半導体層に対して斜めに入射する光を遮る遮光性を強化できる。 According to this aspect, the first portion (more precisely, a part of the gate electrode or the scanning line formed in the first portion) is the first and second in the semiconductor layer as viewed three-dimensionally. For example, it is formed as a wall-shaped light shielding body along at least one of the joining regions. Therefore, the light incident obliquely on at least one of the first and second junction regions in the semiconductor layer can be blocked by the first portion. In other words, the first portion formed as, for example, a wall-shaped light blocking body disposed in the vicinity of the semiconductor layer can enhance the light blocking property of blocking light incident obliquely on the semiconductor layer.
尚、本発明に係る「第1の接合領域」は、チャネル領域とデータ線側ソースドレイン領域との接合部に形成される領域であり、本発明に係る「第2の接合領域」は、チャネル領域と画素電極側ソースドレイン領域との接合部に形成される領域である。即ち、第1及び第2の接合領域は、例えば、トランジスタが例えばNPN型或いはPNP型トランジスタ(即ち、Nチャネル型或いはPチャネル型トランジスタ)として形成された場合におけるPN接合領域や、トランジスタがLDD構造を有する場合におけるLDD領域(即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層にソースドレイン領域よりも少量の不純物を打ち込んでなる領域)を意味する。 The “first junction region” according to the present invention is a region formed at the junction between the channel region and the data line side source / drain region, and the “second junction region” according to the present invention is a channel. This is a region formed at the junction between the region and the pixel electrode side source / drain region. That is, the first and second junction regions are, for example, a PN junction region when the transistor is formed as an NPN type or PNP type transistor (ie, an N channel type or P channel type transistor), or the transistor has an LDD structure. Means an LDD region (that is, a region formed by implanting a smaller amount of impurities than the source / drain region into the semiconductor layer by implanting impurities such as ion implantation).
上述した、第1部分が第1及び第2の接合領域の少なくとも一方に沿って形成される態様では、前記コンタクトホールは、前記基板上で平面的に見て前記半導体層の両側に形成され、前記第1部分は、前記少なくとも一方の両側に設けられてもよい。 In the above-described aspect in which the first portion is formed along at least one of the first and second junction regions, the contact hole is formed on both sides of the semiconductor layer when viewed in plan on the substrate, The first portion may be provided on both sides of the at least one.
この場合には、コンタクトホールの第1部分(より正確には、第1部分内に形成されたゲート電極或いは走査線の一部)が、半導体層における第1及び第2の接合領域の少なくとも一方の両側に、例えば壁状の遮光体として形成される。よって、少なくとも一方の接合領域に対して両側から斜めに入射される光を遮光できる。従って、トランジスタにおける光リーク電流をより確実に低減できる。 In this case, the first portion of the contact hole (more precisely, a part of the gate electrode or the scanning line formed in the first portion) is at least one of the first and second junction regions in the semiconductor layer. For example, it is formed as a wall-shaped light-shielding body on both sides. Therefore, it is possible to block light incident obliquely from both sides with respect to at least one of the bonding regions. Therefore, the light leakage current in the transistor can be reduced more reliably.
更に、コンタクトホールが、半導体層の両側に1つずつ形成されるので、ゲート電極と走査線と間の電気的な抵抗をより確実に低減できる。 Furthermore, since one contact hole is formed on each side of the semiconductor layer, the electrical resistance between the gate electrode and the scanning line can be more reliably reduced.
上述した、第1部分が第1及び第2の接合領域の少なくとも一方に沿って形成される態様では、前記第1部分は、前記基板上で平面的に見て前記第2の接合領域に沿って設けられてもよい。 In the above-described aspect in which the first portion is formed along at least one of the first and second bonding regions, the first portion is along the second bonding region when viewed in plan on the substrate. May be provided.
この場合には、コンタクトホールの第1部分(より正確には、第1部分内に形成されたゲート電極或いは走査線の一部)は、第2の接合領域に沿って、例えば壁状の遮光体として形成される。ここで、本願発明者の研究によれば、理論的に、トランジスタの動作時に、第2の接合領域では、第1の接合領域に比べて光リーク電流が相対的に発生しやすい傾向にあり、実験でも証明されている。本態様では、コンタクトホールの第1部分によって、半導体層の第2の接合領域に入射する光をより確実に遮光することにより、半導体層の第2の接合領域に入射する光の量をより低減することが可能となる。その結果、より効果的にトランジスタにおける光リーク電流の発生を低減することが可能となる。 In this case, the first part of the contact hole (more precisely, a part of the gate electrode or the scanning line formed in the first part) is, for example, a wall-shaped light shielding along the second junction region. Formed as a body. Here, according to the research of the present inventor, theoretically, in the operation of the transistor, in the second junction region, the light leakage current tends to be relatively easily generated compared to the first junction region. Proven in experiments. In this aspect, the first portion of the contact hole more reliably blocks light incident on the second junction region of the semiconductor layer, thereby further reducing the amount of light incident on the second junction region of the semiconductor layer. It becomes possible to do. As a result, generation of light leakage current in the transistor can be more effectively reduced.
上述した、第1部分が第1及び第2の接合領域の少なくとも一方に沿って形成される態様では、前記第1及び第2の接合領域は、LDD領域であってもよい。 In the aspect in which the first portion is formed along at least one of the first and second junction regions as described above, the first and second junction regions may be LDD regions.
この場合には、トランジスタは、LDD構造を有する。よって、トランジスタの非動作時において、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れるオフ電流を低減し、且つトランジスタの飽和動作時におけるドレイン端の電界緩和を低減でき、ホットキャリア現象による閾値の上昇(トランジスタ特性劣化に関する信頼性上の課題)に起因したオン電流の低下及びオフリーク電流の上昇を抑制できる。 In this case, the transistor has an LDD structure. Therefore, when the transistor is not in operation, the off-current flowing in the data line side source / drain region and the pixel electrode side source / drain region can be reduced, and the relaxation of the electric field at the drain end in the saturation operation of the transistor can be reduced. It is possible to suppress a decrease in on-current and an increase in off-leakage current due to an increase in threshold value (reliability problem regarding transistor characteristic deterioration).
本発明に係る第1の電気光学装置の他の態様では、前記走査線は、前記半導体層よりも下層側に配置される。 In another aspect of the first electro-optical device according to the invention, the scanning line is arranged on a lower layer side than the semiconductor layer.
この態様によれば、トップゲート型のトランジスタよりも絶縁膜を介して下層側に走査線が配置される。よって、走査線は、戻り光からトランジスタを遮光する下側遮光膜或いは裏面遮光膜として機能することができる。即ち、下側遮光膜としての走査線によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などである、基板側から装置内に入射する戻り光からトランジスタを遮光できる。従って、トランジスタにおける光リーク電流の発生をより確実に低減できる。 According to this aspect, the scanning line is arranged on the lower layer side through the insulating film than the top gate type transistor. Therefore, the scanning line can function as a lower light-shielding film or a rear light-shielding film that shields the transistor from the return light. That is, the backside reflection on the substrate by the scanning line as the lower light-shielding film, the light emitted from another electro-optical device by a multi-plate projector or the like and penetrating the composite optical system, etc., into the device from the substrate side The transistor can be shielded from incident return light. Therefore, generation of light leakage current in the transistor can be reduced more reliably.
本発明に係る第1の電気光学装置の他の態様では、前記ゲート電極及び前記走査線は、遮光性導電材料を含んでなる。 In another aspect of the first electro-optical device according to the invention, the gate electrode and the scanning line include a light-shielding conductive material.
この態様によれば、ゲート電極及び走査線を、トランジスタに入射する光を遮光する遮光膜として確実に機能させることができる。特に、ゲート電極或いは走査線の一部を、コンタクトホールの第1部分内に形成された例えば壁状の遮光体として確実に機能させることができる。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。 According to this aspect, the gate electrode and the scanning line can reliably function as a light shielding film that shields light incident on the transistor. In particular, a part of the gate electrode or the scanning line can reliably function as, for example, a wall-shaped light shielding body formed in the first portion of the contact hole. Therefore, generation of light leakage current in the transistor can be more reliably reduced.
本発明に係る第1の電気光学装置の他の態様では、前記第1部分の幅は、前記第2部分の幅よりも狭い。 In another aspect of the first electro-optical device according to the invention, the width of the first portion is narrower than the width of the second portion.
この態様によれば、第1部分の幅は、第2部分の幅よりも狭いので、第1部分を形成することによる非開口領域の増大(言い換えれば、開口率の低下)を殆ど招かない。更に、第2部分の幅は、第1部分の幅よりも広いので、第2部分によってゲート電極と走査線との間のコンタクト抵抗を確実に低減できる。つまり、高い開口率を確実に維持しつつ、主として第1部分によってトランジスタに対する遮光性を強化でき、主として第2部分によってゲート電極と走査線との間のコンタクト抵抗を低減できる。 According to this aspect, since the width of the first portion is narrower than the width of the second portion, an increase in the non-opening region (in other words, a decrease in the aperture ratio) due to the formation of the first portion is hardly caused. Furthermore, since the width of the second portion is wider than the width of the first portion, the contact resistance between the gate electrode and the scanning line can be reliably reduced by the second portion. That is, while maintaining a high aperture ratio, the light shielding property for the transistor can be enhanced mainly by the first portion, and the contact resistance between the gate electrode and the scanning line can be mainly reduced by the second portion.
本発明に係る第2の電気光学装置は上記課題を解決するために、基板上に、互いに交差するデータ線及び走査線と、該データ線及び走査線の交差に対応して設けられた画素電極と、該画素電極毎の開口領域を互いに隔てる非開口領域のうち前記交差に対応する交差領域に設けられ、(i)前記走査線と絶縁膜を介して互いに異なる層に配置され、前記走査線が延びる方向に沿ったチャネル長を有するチャネル領域が形成された半導体層と、(ii)該半導体層に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極とを含むトランジスタとを備え、前記絶縁膜には、前記基板上で平面的に見て、前記半導体層の脇に前記走査線が延びる方向に沿って延在する第1部分と、前記データ線の一部と重なると共に前記データ線が延びる方向に沿って延在する第2部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成される。 In order to solve the above problems, a second electro-optical device according to the present invention has a data line and a scanning line intersecting each other on a substrate, and a pixel electrode provided corresponding to the intersection of the data line and the scanning line. And (i) the scanning lines and the non-opening areas that separate the opening areas of the pixel electrodes from each other. A semiconductor layer in which a channel region having a channel length along a direction in which the gate electrode extends is formed; and (ii) a gate electrode disposed in a layer opposite to the scanning line with respect to the semiconductor layer and overlapping the channel region. A first portion extending along a direction in which the scanning line extends on the side of the semiconductor layer when viewed in plan on the substrate, and one of the data lines. And the above-mentioned And a second portion extending along the direction in which data lines extend, a contact hole for electrically connecting the scanning line and the gate electrode is formed.
本発明に係る第2の電気光学装置によれば、その動作時には、上述した本発明に係る第1の電気光学装置と概ね同様に、画素領域における画像表示が可能となる。 According to the second electro-optical device according to the present invention, during the operation, the image display in the pixel region can be performed in substantially the same manner as the above-described first electro-optical device according to the present invention.
トランジスタは、非開口領域のうち、データ線及び走査線の交差に対応する交差領域に設けられ(即ち、交差領域の全部又は一部に設けられ)、チャネル領域を有する半導体層、及びチャネル領域に重なるゲート電極を含む。 The transistor is provided in a non-opening region in a crossing region corresponding to a crossing of the data line and the scanning line (that is, provided in all or part of the crossing region), and in the semiconductor layer having the channel region, and in the channel region Overlapping gate electrodes are included.
半導体層は、基板上の積層構造において、走査線と絶縁膜を介して互いに異なる層(即ち、走査線よりも絶縁膜を介して下層側又は上層側)に配置される。チャネル領域は、走査線が延びる方向(言い換えれば、複数のデータ線が配列される方向、即ちX方向)に沿ったチャネル長を有する。即ち、半導体層は、典型的には、走査線が延びる方向に沿って延びるように形成される。 In the stacked structure on the substrate, the semiconductor layers are arranged in different layers through the scanning lines and the insulating film (that is, lower layers or upper layers through the insulating film than the scanning lines). The channel region has a channel length along the direction in which the scanning lines extend (in other words, the direction in which a plurality of data lines are arranged, that is, the X direction). That is, the semiconductor layer is typically formed so as to extend along the direction in which the scanning line extends.
ゲート電極は、基板上の積層構造において、半導体層に対して走査線と反対側の層に配置される。この場合には半導体層の脇にコンタクトホールを形成してゲート電極と走査線とを電気的に接続するとよい。 The gate electrode is arranged in a layer opposite to the scanning line with respect to the semiconductor layer in the stacked structure on the substrate. In this case, a contact hole may be formed on the side of the semiconductor layer to electrically connect the gate electrode and the scanning line.
ゲート電極及び走査線は、基板上の積層構造においてゲート電極と走査線との間に配置された絶縁膜(或いは、該絶縁膜及び例えばゲート絶縁膜)に形成或いは開孔されたコンタクトホールを介して電気的に接続される。 The gate electrode and the scanning line are connected to each other through a contact hole formed or opened in an insulating film (or the insulating film and the gate insulating film, for example) disposed between the gate electrode and the scanning line in the stacked structure on the substrate. Are electrically connected.
本発明では特に、ゲート電極と走査線とを電気的に接続するためのコンタクトホールは、基板上で平面的に見て、半導体層の脇に走査線が延びる方向に沿って延在する第1部分と、データ線の一部と重なると共にデータ線が延びる方向(言い換えれば、複数の走査線が配列される方向、即ちY方向)に沿って延在する第2部分とを有する。即ち、コンタクトホールは、第1部分と第2部分とによって、例えばL字状或いはT字状などの平面形状を有する溝(或いはコンタクト溝)として、絶縁膜に例えばエッチング等によって形成される。 Particularly in the present invention, the contact hole for electrically connecting the gate electrode and the scanning line is a first extending along the direction in which the scanning line extends to the side of the semiconductor layer as viewed in plan on the substrate. And a second portion that overlaps a part of the data line and extends in the direction in which the data line extends (in other words, the direction in which the plurality of scanning lines are arranged, that is, the Y direction). That is, the contact hole is formed in the insulating film by, for example, etching or the like as a groove (or contact groove) having a planar shape such as an L shape or a T shape by the first portion and the second portion.
よって、高い開口率を維持しつつ、ゲート電極と走査線との間のコンタクト抵抗を低減できる。即ち、本発明では特に、コンタクトホールは第1及び第2部分を有するので、仮にコンタクトホールが例えば円形状、正方形状、長方形状などの平面形状を有する場合と比較して、限られた非開口領域において当該コンタクトホールを形成する領域の面積を広くすることができる。従って、ゲート電極と走査線との間の電気的な抵抗を低減しつつ、開口率を向上させることができる。 Therefore, the contact resistance between the gate electrode and the scanning line can be reduced while maintaining a high aperture ratio. That is, in the present invention, since the contact hole has the first and second portions, the non-opening is limited as compared with the case where the contact hole has a planar shape such as a circular shape, a square shape, or a rectangular shape. In the region, the area of the region where the contact hole is formed can be increased. Therefore, the aperture ratio can be improved while reducing the electrical resistance between the gate electrode and the scanning line.
更に本発明では特に、上述したように、コンタクトホールの第1部分は、半導体層の脇に走査線が延びる方向に沿って延在する。即ち、第1部分は、走査線が延びる方向に沿って延びるように形成された半導体層の側面側に、所定距離だけ離れて、走査線が延びる方向に沿って長手状に形成される。よって、第1部分内に形成されたゲート電極或いは走査線の一部は、3次元的に見て、半導体層に沿った、例えば壁状の遮光体として形成される。従って、半導体層に対して斜めに入射する光(即ち、基板面に沿った成分を有する光)を、第1部分(より正確には、第1部分内に形成されたゲート電極或いは走査線の一部)によって遮ることができる。つまり、半導体層の近傍に配置された例えば壁状の遮光体として形成される第1部分によって、半導体層に対して斜めに入射する光を遮る遮光性を強化できる。この結果、画像表示におけるフリッカや画素ムラを低減できる。 Further, particularly in the present invention, as described above, the first portion of the contact hole extends along the direction in which the scanning line extends to the side of the semiconductor layer. That is, the first portion is formed in a longitudinal shape along the direction in which the scanning line extends, on the side surface side of the semiconductor layer formed so as to extend in the direction in which the scanning line extends, at a predetermined distance. Therefore, a part of the gate electrode or the scanning line formed in the first portion is formed as a light shielding body, for example, in the form of a wall along the semiconductor layer as viewed three-dimensionally. Therefore, light incident obliquely on the semiconductor layer (that is, light having a component along the substrate surface) is converted into the first portion (more precisely, the gate electrode or the scanning line formed in the first portion). Can be blocked by some). In other words, the first portion formed as, for example, a wall-shaped light blocking body disposed in the vicinity of the semiconductor layer can enhance the light blocking property of blocking light incident obliquely on the semiconductor layer. As a result, flicker and pixel unevenness in image display can be reduced.
以上説明したように、本発明に係る第2の電気光学装置によれば、走査線とゲート電極とを電気的に接続するためのコンタクトホールは、第1及び第2部分を有するので、開口率の向上に適しており、トランジスタにおける光リーク電流の発生を低減できると共にトランジスタのゲート電極と走査線との間の良好な電気的接続を実現できる。この結果、明るく、フリッカや画素ムラが低減された、高品質な画像表示が可能となる。 As described above, according to the second electro-optical device according to the present invention, the contact hole for electrically connecting the scanning line and the gate electrode has the first and second portions, and thus the aperture ratio. Therefore, it is possible to reduce the occurrence of light leakage current in the transistor and realize good electrical connection between the gate electrode of the transistor and the scanning line. As a result, bright, high-quality image display with reduced flicker and pixel unevenness is possible.
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。 In order to solve the above-described problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。 According to the electronic apparatus of the present invention, since it includes the electro-optical device of the present invention described above, a projection display device, a mobile phone, an electronic notebook, a word processor, and a viewfinder capable of performing high-quality display. Various electronic devices such as a video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.
<第1実施形態>
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。
<First Embodiment>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2.
図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図2は、図1のH−H´断面図である。 FIG. 1 is a plan view of a liquid crystal device when a TFT array substrate is viewed from the counter substrate side together with each component formed thereon, and FIG. 2 is a cross-sectional view taken along line HH ′ of FIG.
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20もTFTアレイ基板10と同様に透明基板である。TFTアレイ基板10と対向基板20との間に液晶層50が封入されている。TFTアレイ基板10と対向基板20とは、複数の画素部が設けられる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
1 and 2, in the liquid crystal device according to the present embodiment, a
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
In FIG. 1, a light-shielding frame light-shielding
対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
Vertical
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用のTFTや例えば走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
In FIG. 2, on the
尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
1 and 2, on the
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。 Next, an electrical configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG.
図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the image display area of the liquid crystal device according to the present embodiment.
図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の夫々には、画素電極9a及び本発明に係る「トランジスタ」の一例としてのTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
In FIG. 3, a
TFT30のゲートに走査線11が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して液晶層50(図2参照)を構成する液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
The
液晶層50を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
The liquid crystal constituting the
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線300に電気的に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。
In order to prevent the image signal held here from leaking, a
次に、上述の動作を実現する画素部の具体的な構成について、図4から図6を参照して説明する。 Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS.
図4及び図5は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素部の平面図である。図4及び図5は、それぞれ、後述する積層構造のうち下層部分(図4)と上層部分(図5)とを分かって図示している。図6は、図4及び図5を重ね合わせた場合のA−A´断面図である。 4 and 5 are plan views of a plurality of adjacent pixel portions of the TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. 4 and 5 respectively show the lower layer portion (FIG. 4) and the upper layer portion (FIG. 5) in the laminated structure described later. FIG. 6 is a cross-sectional view taken along line AA ′ when FIGS. 4 and 5 are overlapped.
尚、図6においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図5及び図6では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。
In FIG. 6, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing. In FIGS. 5 and 6, for convenience of explanation, illustration of a portion located above the
図5において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている(点線によって、その輪郭が示されている)。
In FIG. 5, a plurality of
図4及び図5に示すように、画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線11が設けられている。即ち、走査線11は、X方向に沿って延びており、データ線6aは、走査線11と交差するように、Y方向に沿って延びている。走査線11及びデータ線6aが互いに交差する交差領域の各々にはTFT30が設けられている。
As shown in FIGS. 4 and 5,
走査線11、データ線6a、蓄積容量70、中継層93及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、蓄積容量70、データ線6a、中継層93及びTFT30は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。尚、走査線11、蓄積容量70、データ線6a及び中継層93は、非開口領域の一部をそれぞれ規定している。
The
図6に示すように、TFTアレイ基板10上には、走査線11、TFT30、蓄積容量70、データ線6a、画素電極9a等の各種の構成要素が積層構造をなして設けられている。この積層構造は、下から順に、走査線11を含む第1層、ゲート電極3を有するTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、画素電極9a等を含む第5層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、それぞれ設けられており、上述した各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42及び43には、例えば、TFT30の半導体層1a中のデータ線側ソースドレイン領域1dとデータ線6aとを電気的に接続するコンタクトホール81等が形成されている。以下では、これらの各要素について、下から順に説明を行う。尚、上述した積層構造のうち第1層から第1層間絶縁膜までが、下層部分として図4に図示されており、第3層から第6層までが上層部分として図5に図示されている。
As shown in FIG. 6, on the
(第1層の構成―走査線等―)
図6において、第1層として、走査線11が設けられている。走査線11は、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性導電材料からなる。
(Structure of the first layer-scanning lines, etc.)
In FIG. 6, a
図4に示すように、走査線11は、X方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、走査線11は、X方向に沿うように延びる本線部分11xと、該本線部分11xからY方向に延設された延設部分11yとを備えている。尚、相隣接する走査線11の延設部分11yは相互に接続されることはなく、従って、該走査線11は1本1本分断された形となっている。
As shown in FIG. 4, the
(第2層の構成―TFT等―)
図6において、第2層として、TFT30が設けられている。
(Second layer configuration-TFT, etc.)
In FIG. 6, a
図4及び図6に示すように、TFT30は、半導体層1a及びゲート電極3を含んで構成されている。
As shown in FIGS. 4 and 6, the
半導体層1aは、例えばポリシリコンからなり、Y方向に沿ったチャネル長を有するチャネル領域1a´、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明に係る「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明に係る「第2の接合領域」の一例である。
The
データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a´を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a´及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a´及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下及びオフリーク電流の上昇を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
The data line side source /
走査線11及び半導体層1a間は、本発明に係る「絶縁膜」の一例としての下地絶縁膜12によって絶縁されている。下地絶縁層12は、走査線11から半導体層1aを絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の劣化を防止する機能を有する。
The
尚、図4において、下地絶縁膜12には、本発明に係る「コンタクトホール」の一例としてのコンタクトホール810が形成されている。コンタクトホール810に関する構成については、図7から図9を参照して後に詳細に説明する。
In FIG. 4, a
図4及び図6に示すように、ゲート電極3は、半導体層1aよりもゲート絶縁膜2を介して上層側に配置されている。即ち、TFT30は、トップゲート型のTFTとして形成されている。ゲート電極3は、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。尚、ゲート電極3は、例えば導電性ポリシリコンから形成されてもよい。
As shown in FIGS. 4 and 6, the
図4に示すように、ゲート電極3は、TFT30のチャネル領域1a´に重なる本体部分3aと、該本体部分3aからX方向に沿って延設される延設部分32と、該本体部分3aからY方向に沿って延設される延設部分31とを有している。尚、延設部分31及び31は、本発明に係る「ゲート電極延設部分」の一例である。ゲート電極3は、ゲート絶縁膜2及び下地絶縁膜12を貫通して開孔されたコンタクトホール810を介して、走査線11と互いに電気的に接続されている。
As shown in FIG. 4, the
尚、本実施形態では、各TFT30のゲート電極3をそれぞれ分離して形成したが、例えば、同一の走査線11に対応するTFT30(即ち、X方向に沿って互いに隣接するTFT30)のゲート電極3を互いに繋ぐように形成してもよい。言い換えれば、同一の走査線11に対応するTFT30のゲート電極3を含む、半導体層1aに対して走査線11とは反対側の層に配置された他の走査線として形成してもよい。この場合には、走査線を二重配線として構成でき、ゲート電極3に走査信号をより確実に供給できる。
In the present embodiment, the
(第3層の構成―蓄積容量等―)
図6において、第3層として蓄積容量70が設けられている。蓄積容量70は、TFT30よりも第1層間絶縁膜41を介して上層側に設けられている。
(3rd layer configuration-storage capacity, etc.)
In FIG. 6, a
蓄積容量70は、下部容量電極71と上部容量電極300aが誘電体膜75を介して対向配置されることにより形成されている。
The
図5及び図6に示すように、上部容量電極300aは、容量線300の一部として形成されている。容量線300は、画素電極9aが配置された画像表示領域10aからその周囲に延設されている。上部容量電極300aは、容量線300を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極300aは、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。尚、上部容量電極300aは、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
As shown in FIGS. 5 and 6, the
下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83を介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、第2層間絶縁膜42及び誘電体膜75を貫通して開孔されたコンタクトホール84(図5参照)を介して、後述するデータ線6aと同層(即ち、第4層)に配置された中継層93に電気的に接続されている。更に、中継層93(図5参照)は、第3層間絶縁膜43に開孔されたコンタクトホール85(図5参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接続を中継する。下部容量電極71は、導電性のポリシリコンから形成されている。よって、蓄積容量70は、所謂MIS構造を有している。尚、下部容量電極71は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300aとTFT30との間に配置される、光吸収層或いは遮光膜としての機能も有する。
The
誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
The
尚、下部容量電極71を、上部容量電極300aと同様に金属膜から形成してもよい。即ち、蓄積容量70を、金属膜−誘電体膜(絶縁膜)−金属膜の3層構造を有する、所謂MIM構造を有するように形成してもよい。
The
尚、図4及び図5に示すように、本実施形態では、蓄積容量70は、コンタクトホール810を覆うように形成されている。このため、図7から図9を参照して後述するように、蓄積容量70は、コンタクトホール810に起因して第1層間絶縁膜41の上層側表面に生じた凹部710の表面に沿って形成された凹状部分70tを有している。
As shown in FIGS. 4 and 5, in this embodiment, the
(第4層の構成―データ線等―)
図6において、第4層としてデータ線6aが設けられている。また、第4層には、中継層93(図5参照)が、データ線6aと同一膜から形成されている。
(Fourth layer configuration-data lines, etc.)
In FIG. 6, a
図5及び図6に示すように、データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、第1層間絶縁膜41、誘電体膜75及び第2層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。
As shown in FIGS. 5 and 6, the
図5において、中継層93は、層間絶縁膜42上においてデータ線6a(図6参照)と同層に形成されている。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
In FIG. 5, the
(第5層の構成―画素電極等―)
図6において、第5層として画素電極9aが設けられている。画素電極9aは、データ線6aよりも第3層間絶縁膜43を介して上層側に形成されている。
(Fifth layer configuration-pixel electrode, etc.)
In FIG. 6, a
図5及び図6に示すように、画素電極9aは、下部容量電極71、コンタクトホール83、84及び85、並びに中継層93を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
As shown in FIGS. 5 and 6, the
以上に説明した画素部の構成は、図4及び図5に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。
The configuration of the pixel portion described above is common to each pixel portion as shown in FIGS. Such pixel portions are periodically formed in the
次に、本実施形態に係る液晶装置の走査線及びゲート電極、並びに該走査線及びゲート電極間を互いに電気的に接続するコンタクトホールの各々の形状について、蓄積容量の形状と共に、図7から図9を参照して詳細に説明する。 Next, the shape of each of the scanning line and the gate electrode of the liquid crystal device according to the present embodiment, and the contact hole for electrically connecting the scanning line and the gate electrode to each other together with the shape of the storage capacitor are shown in FIGS. This will be described in detail with reference to FIG.
図7は、本実施形態に係る液晶装置の走査線及びゲート電極、並びに該走査線及びゲート電極間を互いに電気的に接続するコンタクトホールの各々の平面形状を、蓄積容量の平面形状と共に示す平面図である。図8は、図7のC−C´断面図である。図9は、図7のD−D´断面図である。 FIG. 7 is a plan view showing the planar shape of each of the scanning lines and gate electrodes of the liquid crystal device according to the present embodiment and the contact holes electrically connecting the scanning lines and the gate electrodes together with the planar shape of the storage capacitor. FIG. 8 is a cross-sectional view taken along the line CC ′ of FIG. 9 is a cross-sectional view taken along the line DD ′ of FIG.
尚、図7では、図4に示した画素部を構成する構成要素のうち、走査線11、TFT30及び蓄積容量70を拡大して示し、その他の構成要素については図示を省略している。また、図8及び図9では、第2層間絶縁膜42より上層側の構成要素については図示を省略している。
In FIG. 7, the
図7において、走査線11は、図4を参照して上述したように、X方向に沿う本線部分11xと、該本線部11xからY方向に沿って延設された延設部分11yとを有している。延設部分11yは、データ線側LDD領域1bに対向する領域を含むように形成された第1延設部分11y1と、画素電極側LDD領域1cに対向する領域を含むように形成された第2延設部分11y2とからなる。よって、データ線側LDD領域1b及び画素電極側LDD領域1cに下層側から入射する光を、第1延設部分11y1及び第2延設部分11y2の各々によって遮光できる。従って、データ線側LDD領域1b及び画素電極側LDD領域1cにおける光リーク電流の発生を低減できる。
In FIG. 7, the
更に、本実施形態では、走査線11における第2延設部分11y2は、第1延設部分11y1よりもX方向の幅が広くなるように構成されている。即ち、第2延設部分11y2のX方向の幅W2は、第1延設部分11y1のX方向の幅W1よりも広くなっている。よって、画素電極側LDD領域1cに下層側から入射する光を、データ線側LDD領域1bに下層側から入射する光よりも確実に遮光できる。よって、光リーク電流が相対的に生じ易い画素電極側LDD領域1cに対する遮光性を高めることができ、TFT30に流れる光リーク電流を効果的に低減できる。
Further, in the present embodiment, the second extending portion 11y2 in the
図7から図9に示すように、ゲート電極3と走査線11とは、ゲート絶縁膜2及び下地絶縁膜12を貫通して開孔されたコンタクトホール810を介して電気的に接続されている。
As shown in FIGS. 7 to 9, the
図7に示すように、本実施形態では特に、コンタクトホール810は、TFTアレイ基板10上で平面的に見て、半導体層1aの脇にY方向に沿って延在する第1部分811と、走査線11の本線部分11xの一部と重なると共にX方向に沿って延在する第2部分812とを有している。即ち、コンタクトホール810は、第1部分811と第2部分812とが繋がって、いわばL字状に折れ曲がった平面形状を有している。更に、ゲート電極3は、図4を参照して上述したように、TFT30のチャネル領域1a´に重なる本体部分3aと該本体部分3aからコンタクトホール810と重なるように延設された延設部分31及び32とを有している。延設部分31は、コンタクトホール810の第1部分811を覆うように、Y方向に沿って延設されており、延設部分32は、コンタクトホール810の第2部分812を覆うように、X方向に沿って延設されている。よって、図8に示すように、延設部分31の一部は、コンタクトホール810の第1部分811内に形成され、走査線11(より詳細には、第2延設部分11y2の一部)と接触している。同様に、図9に示すように、延設部分32の一部は、コンタクトホール810の第2部分812内に形成され、走査線11(より詳細には、本線部分11xの一部)と接触している。
As shown in FIG. 7, in the present embodiment, in particular, the
このように構成されているので、高い開口率を維持しつつ、ゲート電極3と走査線11との間のコンタクト抵抗を低減できる。
With this configuration, the contact resistance between the
即ち、本実施形態では特に、上述したように、コンタクトホール810は第1部分811及び第2部分812を有するので、仮にコンタクトホール810が例えば円形状、正方形状などの一般的なコンタクトホールとして典型的な平面形状を有する場合或いは仮にコンタクトホール810が第1部分811及び第2部分812のいずれか一方のみからなる場合と比較して、限られた非開口領域において当該コンタクトホール810を形成する領域の面積を広くすることができる。従って、ゲート電極3と走査線11との間の電気的な抵抗を低減しつつ、開口率を向上させることができる。
That is, in the present embodiment, particularly, as described above, the
尚、本実施形態のように、コンタクトホール810が、第1部分811と第2部分812とが繋がって、いわばL字状に折れ曲がった平面形状を有していることで、ゲート電極3及び走査線11間が電気的に接続されない事態を回避することができる。即ち、仮にコンタクトホール810が第1部分811及び第2部分812のいずれか一方のみからなる場合など、コンタクトホールが長方形状の平面形状を有する場合には、高開口率化や小型化に伴ってコンタクトホールを細く形成する際に、コンタクトホールを走査線に達する程度に十分に開孔することが困難になってしまうおそれがある。しかるに、本実施形態のようにコンタクトホール810がいわばL字状に折れ曲がった平面形状を有する場合には、少なくとも該折れ曲がった部分(言い換えれば、第1部分811と第2部分とが繋がる部分或いは交わる部分)において、コンタクトホール810を走査線に達する程度に開孔することが経験的に容易に可能である。よって、ゲート電極3及び走査線11間を確実に電気的に接続することができる。
Note that, as in the present embodiment, the
更に、本実施形態では特に、上述したように、コンタクトホール810の第1部分811は、半導体層1aの脇にY方向に沿って延在している。より具体的には、第1部分811は、Y方向に沿って延びるように形成された半導体層1aの側面側に、所定距離L1だけ離れて、Y方向に沿って長手状に形成されている。
Further, particularly in the present embodiment, as described above, the
よって、図8に示すように、第1部分811内に形成されたゲート電極3(より正確には、延設部分31)の一部は、3次元的に見て、半導体層1aに沿った、壁状の遮光体として形成される。従って、半導体層1aに対して斜めに入射する光(即ち、例えば、図8中、矢印P1で示す方向に沿って入射する光、つまり、入射光のうちX方向或いはY方向成分を有する光、或いは、矢印P2で示す方向に沿って入射する光、つまり、戻り光のうちX方向或いはY方向成分を有する光)を、第1部分811(より正確には、第1部分811内に形成されたゲート電極3の一部)によって遮ることができる。つまり、半導体層1aの近傍に配置された壁状の遮光体として形成される第1部分811によって、半導体層1aに対して斜めに入射する光を遮る遮光性を強化できる。この結果、画像表示におけるフリッカや画素ムラを低減できる。
Therefore, as shown in FIG. 8, a part of the gate electrode 3 (more precisely, the extended portion 31) formed in the
加えて、図7及び図8に示すように、本実施形態では特に、コンタクトホール810は、半導体層1aの両側にそれぞれ1つずつ設けられ、コンタクトホール810の第1部分811は、半導体層1aの両側に、壁状の遮光体として形成されている。よって、半導体層1aに対して両側から斜めに入射される光を遮光できる。従って、TFT30における光リーク電流をより確実に低減できる。
In addition, as shown in FIGS. 7 and 8, in the present embodiment, in particular, one
尚、コンタクトホール810を半導体層1aの片側(即ち、図7中、左側又は右側)のみに設けて、第1部分811を半導体層1aの片側のみに形成してもよい。この場合にも半導体層1aに対して斜めに入射する光を遮る遮光性を相応に強化できる。但し、遮光性を強化するという観点及びコンタクト抵抗を低減するという観点からは、本実施形態のように、コンタクトホール810を半導体層1aの両側に設けて、半導体層1aの両側に第1部分811を形成することが好ましい。
The
更に、図7に示すように、本実施形態では特に、コンタクトホール810の第1部分811は、画素電極側LDD領域1cの両側に設けられており、データ線側LDD領域1bの両側には設けられていない。よって、画素電極側LDD領域1cに到達する光を遮る遮光性を、データ線側LDD領域1bに到達する光を遮る遮光性よりも高める或いは強化することができる。ここで、本願発明者は、TFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすいと結論づけている。即ち、TFT30の動作時に、画素電極側LDD領域1cに光が照射された場合には、データ線側LDD領域1bに光が照射された場合よりも、TFT30における光リーク電流が発生しやすいと結論づけている。従って、第1部分811が、画素電極側LDD領域1cの両側に設けられ、データ線側LDD領域1bの両側には設けられないことによって、光リーク電流が相対的に生じ易い画素電極側LDD領域1cに対する遮光性を高めることができ、TFT30に流れる光リーク電流を効果的に低減できる。逆に言えば、画素電極側LDD領域1cに比べて光リーク電流が相対的に発生しにくいデータ線側LDD領域1bの両側にはコンタクトホール810を延設しないことによって、開口率の無駄な低下を防止できる。
Further, as shown in FIG. 7, in the present embodiment, the
加えて、図7に示すように、本実施形態では特に、コンタクトホール810の第1部分811の幅WT1は、第2部分812の幅WT2よりも狭い。よって、第1部分811を形成することによる非開口率の増大、即ち開口率の低下を殆ど招かない。更に、第2部分812の幅WT2は、第1部分811の幅WT1よりも広いので、第2部分812によってゲート電極3と走査線11との間のコンタクト抵抗を確実に低減できる。つまり、高い開口率を確実に維持しつつ、主として第1部分811によってTFT30に対する遮光性を強化でき、主として第2部分812によってゲート電極3と走査線11との間のコンタクト抵抗を低減できる。
In addition, as shown in FIG. 7, in this embodiment, the width WT1 of the
図7から図9に示すように、蓄積容量70を構成する上部容量電極300aは、データ線側LDD領域1bを覆う第1電極部分301と、画素電極側LDD領域1cを覆う第2電極部分302とを有している。更に、蓄積容量70を構成する下部容量電極71は、データ線側LDD領域1bを覆う第1電極部分71aと、画素電極側LDD領域1cを覆う第2電極部分71bとを有している。よって、データ線側LDD領域1bに上層側から入射する光を、第1電極部分301及び71aによって遮光できる。更に、画素電極側LDD領域1cに上層側から入射する光を、第2電極部分302及び71bによって遮光できる。従って、データ線側LDD領域1b及び画素電極側LDD領域1cにおける光リーク電流の発生を低減できる。
As shown in FIGS. 7 to 9, the
更に、蓄積容量70は、第1層間絶縁膜41の上層側表面にコンタクトホール810に起因して生じた凹部710を覆うように形成され、凹部710の表面に沿った凹状の断面形状を有する凹状部分70tを有している。よって、仮に第1層間絶縁膜41の上層側表面に凹部710が生じず、蓄積容量70を平坦な表面上に形成する場合と比較して、蓄積容量70の容量を、凹状部分70tを有する分だけ大きくすることができる。
Further, the
以上説明したように、本実施形態に係る液晶装置によれば、走査線11とゲート電極3とを電気的に接続するためのコンタクトホール810は、第1部分811及び第2部分812を有するので、開口率の向上に適しており、画素スイッチング用のTFT30における光リーク電流の発生を低減できると共にTFT30のゲート電極3と走査線11との間の良好な電気的接続を実現できる。この結果、明るく、フリッカや画素ムラが低減された、高品質な画像表示が可能となる。
As described above, according to the liquid crystal device according to the present embodiment, the
<第2実施形態>
第2実施形態に係る液晶装置について、図10を参照して説明する。
<Second Embodiment>
A liquid crystal device according to a second embodiment will be described with reference to FIG.
図10は、第2実施形態における図7と同趣旨の平面図である。尚、図10において、図1から図9に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。 FIG. 10 is a plan view having the same concept as in FIG. 7 in the second embodiment. In FIG. 10, the same components as those in the first embodiment shown in FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
図10において、第2実施形態に係る液晶装置は、上述した第1実施形態におけるコンタクトホール810に代えてコンタクトホール820が形成されている点、ゲート電極3が本体部3a、延設部分31及び32に加えて、延設部分33を有している点、及び、走査線11が上述した第1実施形態における第1延設部分11y1に代えて第1延設部分11y3を有している点、下部容量電極71が第1部分71aに代えて第1部分71cを有している点、及び上部容量電極300aが第1部分301に代えて第1部分303を有している点で、上述した第1実施形態に係る液晶装置と異なり、その他の点については、上述した第1実施形態に係る液晶装置と概ね同様に構成されている。
10, the liquid crystal device according to the second embodiment has a
本実施形態では特に、コンタクトホール820は、TFTアレイ基板10上で平面的に見て、画素電極側LDD領域1cに沿って延在する第1部分821aと、データ線側LDD領域1bに沿って延在する第1部分821bと、走査線11の本線部分11xの一部と重なると共にX方向に沿って延在する第2部分822とを有している。即ち、コンタクトホール820は、第1部分821a及び821bと第2部分822とによって、いわばT字状の平面形状を有している。更に、ゲート電極3は、TFT30のチャネル領域1a´に重なる本体部分3aと該本体部分3aからコンタクトホール820と重なるように延設された延設部分31、32及び33とを有している。延設部分31は、コンタクトホール820の第1部分821aを覆うように、Y方向に沿って延設されており、延設部分32は、コンタクトホール820の第2部分822を覆うように、X方向に沿って延設されており、延設部分33は、コンタクトホール820の第1部分821bを覆うように、Y方向に沿って延設されている。よって、延設部分31の一部は、コンタクトホール820の第1部分821a内に形成され、走査線11(より詳細には、第2延設部分11y2の一部)と接触し、延設部分32の一部は、コンタクトホール820の第2部分822内に形成され、走査線11(より詳細には、本線部分11xの一部)と接触し、延設部分33の一部は、コンタクトホール820の第1部分821b内に形成され、走査線11(より詳細には、第1延設部分11y3の一部)と接触している。
Particularly in the present embodiment, the
このように構成されているので、コンタクトホール820の第1部分821aに加えて、第1部分821bによって、半導体層1aに入射する光をより確実に遮光することができ、TFT30における光リーク電流の発生をより確実に低減することが可能となる。
With this configuration, in addition to the
更に、コンタクトホール820は、第1部分821aに加えて第1部分821bを有するので、コンタクト抵抗をより確実に低減でき、ゲート電極3と走査線11との間のより一層良好な電気的接続を実現できる。
Furthermore, since the
尚、本実施形態では、コンタクトホール820を、いわばT字状の平面形状を有するように構成したが、例えば、第2部分822を半導体層1aに近づくように延在させてもよい。この場合には、コンタクトホール820を形成する面積をより大きくすることができ、コンタクト抵抗をより一層低減できる。
In the present embodiment, the
尚、蓄積容量70は、第1層間絶縁膜41の上層側表面にコンタクトホール820に起因して生じた凹部を覆うように形成され(即ち、第1電極部分303及び71cは、コンタクトホール820の第1部分821bに起因して生じた凹部を覆うように形成され、第2電極部分302及び71bは、コンタクトホール820の第1部分821aに起因して生じた凹部を覆うように形成され)、該凹部の表面に沿った凹状の断面形状を有する凹状部分を有している。よって、蓄積容量70は、凹状部分を有する分だけ容量値が増大する。従って、画素電極9aにおける電位保持特性を高めることができる。言い換えれば、凹状部分は、TFTアレイ基板10上で平面的に見て、データ線側LDD領域1b及び画素電極側LDD領域1cの脇にY方向に夫々沿って延在する部分と、走査線11の本線部分11xの一部と重なると共にX方向に沿って延在する部分とを有している。よって、凹状部分70tを非開口領域内に容易に配置することが可能であり、開口率の低下を殆ど招くことなく、蓄積容量70の容量値を増大させることができる。
The
<第3実施形態>
第3実施形態に係る液晶装置について、図11から図14を参照して説明する。
<Third Embodiment>
A liquid crystal device according to a third embodiment will be described with reference to FIGS.
先ず、本実施形態に係る液晶装置の画素部の構成について、図11から図13を参照して説明する。 First, the configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIGS.
図11は、第3実施形態における図4と同趣旨の平面図であり、図12は、第3実施形態における図5と同趣旨の平面図であり、図13は、図11及び図12を重ね合わせた場合のE−E´断面図である。尚、図11から図13において、図1から図9に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。また、図13においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。 FIG. 11 is a plan view having the same concept as in FIG. 4 in the third embodiment, FIG. 12 is a plan view having the same purpose as in FIG. 5 in the third embodiment, and FIG. It is EE 'sectional drawing at the time of superimposing. 11 to 13, the same reference numerals are given to the same components as those according to the first embodiment shown in FIGS. 1 to 9, and description thereof will be omitted as appropriate. Further, in FIG. 13, the scales of the respective layers and members are different in order to make each layer and each member recognizable on the drawing.
図11から図13において、第3実施形態に係る液晶装置は、上述した第1実施形態における走査線11、TFT30、蓄積容量70及びデータ線6aに各々に代えて、走査線13、TFT35、蓄積容量73及びデータ線6cを備える点、及び上述した第1実施形態におけるコンタクトホール810に代えてコンタクトホール830が形成されている点で、上述した第1実施形態に係る液晶装置と異なり、その他の点については、上述した第1実施形態に係る液晶装置と概ね同様に構成されている。
11 to 13, the liquid crystal device according to the third embodiment is different from the
尚、図11を参照して後述するが、第3実施形態に係る液晶装置では、TFT35を構成する半導体層5aは、走査線が延びる方向(即ちX方向)に沿って形成されており、上述した第1実施形態におけるTFT30を構成する半導体層1aが、データ線が延びる方向(即ちY方向)に沿って形成されているのとは異なる。
As will be described later with reference to FIG. 11, in the liquid crystal device according to the third embodiment, the
図11及び図12に示すように、画素電極9aの縦横の境界にそれぞれ沿ってデータ線6c及び走査線13が設けられている。即ち、走査線13は、X方向に沿って延びており、データ線6cは、走査線13と交差するように、Y方向に沿って延びている。走査線13及びデータ線6cが互いに交差する交差領域の各々にはTFT35が設けられている。
As shown in FIGS. 11 and 12,
走査線13、データ線6c、蓄積容量73、中継層93c及びTFT35は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域を囲む非開口領域内に配置されている。
The
(第1層の構成―走査線等―)
図13において、第1層として、走査線13が設けられている。走査線13は、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性導電材料からなる。
(Structure of the first layer-scanning lines, etc.)
In FIG. 13, a
図11に示すように、走査線13は、X方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、走査線13は、X方向に沿うように延びる本線部分13aと、該本線部分13aからY方向に延設された延設部分13bとを備えている。延設部分13bは、TFTアレイ基板10上で平面的に見て、少なくとも後述するコンタクトホール830に重なるように形成されている。尚、相隣接する走査線13の延設部分13bは相互に接続されることはなく、従って、該走査線13は1本1本分断された形となっている。
As shown in FIG. 11, the
(第2層の構成―TFT等―)
図13において、第2層として、TFT35が設けられている。
(Second layer configuration-TFT, etc.)
In FIG. 13, a
図11及び図13に示すように、TFT35は、半導体層5a及びゲート電極33を含んで構成されている。
As shown in FIGS. 11 and 13, the
半導体層5aは、例えばポリシリコンからなり、X方向に沿ったチャネル長を有するチャネル領域5a´、データ線側LDD領域5b及び画素電極側LDD領域5c、並びにデータ線側ソースドレイン領域5d及び画素電極側ソースドレイン領域5eからなる。即ち、TFT35はLDD構造を有している。
The
データ線側ソースドレイン領域5d及び画素電極側ソースドレイン領域5eは、チャネル領域5a´を基準として、X方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域5bは、チャネル領域5a´及びデータ線側ソースドレイン領域5d間に形成されている。画素電極側LDD領域5cは、チャネル領域5a´及び画素電極側ソースドレイン領域5e間に形成されている。
The data line side source /
走査線13及び半導体層5a間は、下地絶縁膜12によって絶縁されている。下地絶縁膜12には、コンタクトホール830が形成されている。コンタクトホール830に関する構成については、図14を参照して後に詳細に説明する。
The
図11及び図13に示すように、ゲート電極33は、半導体層5aよりもゲート絶縁膜2を介して上層側に配置されている。ゲート電極33は、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。尚、ゲート電極33は、例えば導電性ポリシリコンから形成されてもよい。
As shown in FIGS. 11 and 13, the
図11に示すように、ゲート電極33は、TFT35のチャネル領域5a´に重なる本体部分33aと、該本体部分33aからX方向に沿って延設される延設部分331と、該本体部分3aからY方向に沿って延設される延設部分332とを有している。ゲート電極33は、ゲート絶縁膜2及び下地絶縁膜12を貫通して開孔されたコンタクトホール830を介して、走査線13と互いに電気的に接続されている。
As shown in FIG. 11, the
(第3層の構成―蓄積容量等―)
図13において、第3層として蓄積容量73が設けられている。蓄積容量73は、TFT35よりも第1層間絶縁膜41を介して上層側に設けられている。
(3rd layer configuration-storage capacity, etc.)
In FIG. 13, a
蓄積容量73、下部容量電極731と上部容量電極330aが誘電体膜75を介して対向配置されることにより形成されている。
The
図12及び図13に示すように、上部容量電極330aは、容量線330の一部として形成されている。容量線330は、Y方向に沿って配線されており、上述した第1実施形態における容量線300がX方向に沿って配線されているのとは異なる。容量線330は、画素電極9aが配置された画像表示領域10aからその周囲に延設されている。上部容量電極330aは、容量線330を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極330aは、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT35を遮光する上側遮光膜としても機能する。
As shown in FIGS. 12 and 13, the
下部容量電極731は、TFT35の画素電極側ソースドレイン領域5e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極731は、コンタクトホール89を介して画素電極側ソースドレイン領域5eと電気的に接続されると共に、第2層間絶縁膜42及び誘電体膜75を貫通して開孔されたコンタクトホール85c(図12参照)を介して、後述するデータ線6cと同層(即ち、第4層)に配置された中継層93cに電気的に接続されている。更に、中継層93c(図12参照)は、第3層間絶縁膜43に開孔されたコンタクトホール84c(図12参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極731は、中継層93cと共に画素電極側ソースドレイン領域5e及び画素電極9a間の電気的な接続を中継する。下部容量電極731は、導電性のポリシリコンから形成されている。
The
尚、図11及び図12に示すように、本実施形態では、蓄積容量73は、コンタクトホール830を覆うように形成されている。
As shown in FIGS. 11 and 12, in this embodiment, the
(第4層の構成―データ線等―)
図13において、第4層としてデータ線6cが設けられている。また、第4層には、中継層93c(図12参照)が、データ線6cと同一膜から形成されている。
(Fourth layer configuration-data lines, etc.)
In FIG. 13, a
図12及び図13に示すように、データ線6cは、Y方向に沿うように延びる本線部分6cyと、該本線部分からX方向に沿って延設された延設部分6cxとを有している。データ線6cは、この延設部分6cxにおいて、半導体層5aのデータ線側ソースドレイン領域5dに、第1層間絶縁膜41、誘電体膜75及び第2層間絶縁膜42を貫通するコンタクトホール87を介して電気的に接続されている。
As shown in FIGS. 12 and 13, the
図12において、中継層93cは、層間絶縁膜42上においてデータ線6a(図13参照)と同層に形成されている。
In FIG. 12, the
(第5層の構成―画素電極等―)
図13において、第5層として画素電極9aが設けられている。画素電極9aは、データ線6cよりも第3層間絶縁膜43を介して上層側に形成されている。
(Fifth layer configuration-pixel electrode, etc.)
In FIG. 13, a
図12及び図13に示すように、画素電極9aは、下部容量電極731、コンタクトホール89、84c及び85c、並びに中継層93cを介して半導体層5aの画素電極側ソースドレイン領域5eに電気的に接続されている。
As shown in FIGS. 12 and 13, the
以上に説明した画素部の構成は、図11及び図12に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。
The configuration of the pixel portion described above is common to each pixel portion as shown in FIGS. Such pixel portions are periodically formed in the
次に、本実施形態に係る液晶装置の走査線及びゲート電極、並びに該走査線及びゲート電極間を互いに電気的に接続するコンタクトホールの各々の形状について、蓄積容量の形状と共に、図14を参照して詳細に説明する。 Next, the shape of each of the scanning line and the gate electrode of the liquid crystal device according to the present embodiment, and the contact hole for electrically connecting the scanning line and the gate electrode to each other, as well as the shape of the storage capacitor, are referred to FIG. And will be described in detail.
図14は、第3実施形態における図7と同趣旨の平面図である。 FIG. 14 is a plan view having the same concept as in FIG. 7 in the third embodiment.
図14において、走査線13は、図11を参照して上述したように、X方向に沿う本線部分13aと、該本線部13aからY方向に沿って延設された延設部分13bとを有している。延設部分13bは、データ線6cの本線部分6cyに重なるように形成された部分13b1とデータ線6cを基準として画素電極側LDD領域5c側に形成された部分132b2とからなる。この画素電極側LDD領域5c側に形成された部分13b2によって、光リーク電流が相対的に生じ易い画素電極側LDD領域5cに対する遮光性を高めることができ、TFT35に流れる光リーク電流を効果的に低減できる。
In FIG. 14, as described above with reference to FIG. 11, the
ゲート電極33と走査線13とは、ゲート絶縁膜2及び下地絶縁膜12を貫通して開孔されたコンタクトホール830を介して電気的に接続されている。
The
図14に示すように、本実施形態では特に、コンタクトホール830は、TFTアレイ基板10上で平面的に見て、半導体層5aの脇にX方向に沿って延在する第1部分831と、データ線6cの本線部分6cyの一部と重なると共にY方向に沿って延在する第2部分832とを有している。即ち、コンタクトホール830は、第1部分831と第2部分832とが繋がって、いわばL字状に折れ曲がった平面形状を有している。更に、ゲート電極33は、図11を参照して上述したように、TFT35のチャネル領域5a´に重なる本体部分33aと該本体部分33aからコンタクトホール830と重なるように延設された延設部分331及び332とを有している。延設部分331は、コンタクトホール830の第1部分831を覆うように、X方向に沿って延設されており、延設部分332は、コンタクトホール830の第2部分832を覆うように、Y方向に沿って延設されている。よって、延設部分331の一部は、コンタクトホール830の第1部分831内に形成され、走査線13(より詳細には、延設部分13b2の一部)と接触している。同様に、延設部分332の一部は、コンタクトホール830の第2部分832内に形成され、走査線13(より詳細には、延設部分13b1の一部)と接触している。
As shown in FIG. 14, in the present embodiment, in particular, the
このように構成されているので、上述した第1実施形態と概ね同様に、高い開口率を維持しつつ、ゲート電極33と走査線13との間のコンタクト抵抗を低減できる。
Since it is configured in this manner, the contact resistance between the
即ち、本実施形態では特に、上述したように、コンタクトホール830は第1部分831及び第2部分832を有するので、仮にコンタクトホール830が例えば円形状、正方形状などの一般的なコンタクトホールとして典型的な平面形状を有する場合或いは仮にコンタクトホール830が第1部分831及び第2部分832のいずれか一方のみからなる場合と比較して、限られた非開口領域において当該コンタクトホール830を形成する領域の面積を広くすることができる。従って、ゲート電極33と走査線13との間の電気的な抵抗を低減しつつ、開口率を向上させることができる。
That is, particularly in the present embodiment, as described above, the
更に、本実施形態では特に、上述したように、コンタクトホール830の第1部分831は、半導体層5aの脇にX方向に沿って延在している。より具体的には、第1部分831は、X方向に沿って延びるように形成された半導体層5aの側面側に、所定距離L2だけ離れて、X方向に沿って長手状に形成されている。
Furthermore, particularly in the present embodiment, as described above, the
よって、第1部分831内に形成されたゲート電極33(より正確には、延設部分331)の一部は、3次元的に見て、半導体層5aに沿った、壁状の遮光体として形成される。従って、半導体層5aに対して斜めに入射する光を、第1部分831(より正確には、第1部分831内に形成されたゲート電極33の一部)によって遮ることができる。つまり、半導体層5aの近傍に配置された壁状の遮光体として形成される第1部分831によって、半導体層5aに対して斜めに入射する光を遮る遮光性を強化できる。この結果、画像表示におけるフリッカや画素ムラを低減できる。
Therefore, a part of the gate electrode 33 (more precisely, the extended portion 331) formed in the
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について、図15を参照して説明する。
<Electronic equipment>
Next, the case where the above-described liquid crystal device, which is an electro-optical device, is applied to various electronic devices will be described with reference to FIGS.
図15は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。 FIG. 15 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.
図15に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
As shown in FIG. 15, a
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
Since light corresponding to the primary colors R, G, and B is incident on the
尚、図15を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 15, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。 In addition to the liquid crystal device described in the above embodiment, the present invention also includes a reflective liquid crystal device (LCOS) in which elements are formed on a silicon substrate, a plasma display (PDP), a field emission display (FED, SED), The present invention can also be applied to an organic EL display, a digital micromirror device (DMD), an electrophoresis apparatus, and the like.
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.
1a…半導体層、1a´…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、2…ゲート絶縁膜、3…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11…走査線、12…下地絶縁膜、20…対向基板、21…対向電極、23…遮光膜、41、42、43…層間絶縁膜、50…液晶層、52…シール材、53…額縁遮光膜、70…蓄積容量、71…下部容量電極、75…誘電体膜、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、300…容量線、300a…上部容量電極、810…コンタクトホール、811…第1部分、812…第2部分
DESCRIPTION OF
Claims (11)
互いに交差するデータ線及び走査線と、
該データ線及び走査線の交差に対応して設けられた画素電極と、
該画素電極毎の開口領域を互いに隔てる非開口領域のうち前記交差に対応する交差領域に設けられ、(i)前記走査線と絶縁膜を介して互いに異なる層に配置され、前記データ線が延びる第1の方向に沿ったチャネル長を有するチャネル領域が形成された半導体層と、(ii)該半導体層に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極とを含むトランジスタと
を備え、
前記絶縁膜には、前記基板上で平面的に見て、前記半導体層の脇に前記第1の方向に沿って延在する第1部分と、前記走査線の一部と重なると共に前記走査線が延びる第2の方向に沿って延在する第2部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成される
ことを特徴とする電気光学装置。 On the board
Data lines and scan lines intersecting each other;
A pixel electrode provided corresponding to the intersection of the data line and the scanning line;
Of the non-opening regions that separate the opening regions of the pixel electrodes from each other, provided in the intersecting region corresponding to the intersecting, (i) disposed in different layers through the scanning line and the insulating film, and the data line extends A semiconductor layer in which a channel region having a channel length along the first direction is formed; and (ii) a gate electrode disposed in a layer opposite to the scanning line with respect to the semiconductor layer and overlapping the channel region; And a transistor including
The insulating film overlaps a part of the scanning line and a first part extending along the first direction beside the semiconductor layer when viewed in plan on the substrate and the scanning line A contact hole for electrically connecting the gate electrode and the scanning line is formed. The electro-optical device has a second portion extending along a second direction in which the gate electrode extends.
前記走査線は、前記第2の方向に沿って延びる本線部分と該本線部分から前記基板上で平面的に見て前記第1部分と重なるように延設された走査線延設部分とを有する
ことを特徴とする請求項1に記載の電気光学装置。 The gate electrode has a main body portion that overlaps the channel region, and a gate electrode extension portion that extends from the main body portion so as to overlap the contact hole when viewed in plan on the substrate,
The scanning line includes a main line portion extending along the second direction, and a scanning line extending portion extending from the main line portion so as to overlap the first portion when viewed in plan on the substrate. The electro-optical device according to claim 1.
前記第1部分は、前記第1及び第2の接合領域の少なくとも一方に沿って形成される
ことを特徴とする請求項1又は2に記載の電気光学装置。 The semiconductor layer includes a data line side source / drain region electrically connected to the data line, a pixel electrode side source / drain region electrically connected to the pixel electrode, the channel region and the data line side source. A first junction region formed between the drain regions, and a second junction region formed between the channel region and the pixel electrode side source / drain region,
The electro-optical device according to claim 1, wherein the first portion is formed along at least one of the first and second bonding regions.
前記第1部分は、前記少なくとも一方の両側に設けられる
ことを特徴とする請求項3に記載の電気光学装置。 The contact holes are formed on both sides of the semiconductor layer as viewed in plan on the substrate,
The electro-optical device according to claim 3, wherein the first portion is provided on both sides of the at least one.
互いに交差するデータ線及び走査線と、
該データ線及び走査線の交差に対応して設けられた画素電極と、
該画素電極毎の開口領域を互いに隔てる非開口領域のうち前記交差に対応する交差領域に設けられ、(i)前記走査線と絶縁膜を介して互いに異なる層に配置され、前記走査線が延びる方向に沿ったチャネル長を有するチャネル領域が形成された半導体層と、(ii)該半導体層に対して前記走査線と反対側の層に配置され、前記チャネル領域に重なるゲート電極とを含むトランジスタと
を備え、
前記絶縁膜には、前記基板上で平面的に見て、前記半導体層の脇に前記走査線が延びる方向に沿って延在する第1部分と、前記データ線の一部と重なると共に前記データ線が延びる方向に沿って延在する第2部分とを有する、前記ゲート電極と前記走査線とを電気的に接続するためのコンタクトホールが形成される
ことを特徴とする電気光学装置。 On the board
Data lines and scan lines intersecting each other;
A pixel electrode provided corresponding to the intersection of the data line and the scanning line;
Of the non-opening regions that separate the opening regions of the pixel electrodes from each other, provided in the intersecting region corresponding to the intersecting, (i) disposed in different layers through the scanning line and the insulating film, and the scanning line extends A transistor including a semiconductor layer in which a channel region having a channel length along a direction is formed; and (ii) a gate electrode disposed in a layer opposite to the scanning line with respect to the semiconductor layer and overlapping the channel region And
The insulating film overlaps a portion of the data line and a first portion extending along a direction in which the scanning line extends on the side of the semiconductor layer when viewed in plan on the substrate. An electro-optical device comprising: a second portion extending along a line extending direction; and a contact hole for electrically connecting the gate electrode and the scanning line.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338048A JP4225347B2 (en) | 2006-12-15 | 2006-12-15 | Electro-optical device and electronic apparatus |
US11/953,119 US8259248B2 (en) | 2006-12-15 | 2007-12-10 | Electrooptic device and electronic device |
TW096147702A TW200841105A (en) | 2006-12-15 | 2007-12-13 | Electrooptic device and electronic device |
KR1020070129992A KR20080056091A (en) | 2006-12-15 | 2007-12-13 | Electrooptic device and electronic device |
CN2007101988672A CN101206363B (en) | 2006-12-15 | 2007-12-14 | Electrooptic device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338048A JP4225347B2 (en) | 2006-12-15 | 2006-12-15 | Electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008151900A true JP2008151900A (en) | 2008-07-03 |
JP4225347B2 JP4225347B2 (en) | 2009-02-18 |
Family
ID=39566679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006338048A Expired - Fee Related JP4225347B2 (en) | 2006-12-15 | 2006-12-15 | Electro-optical device and electronic apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4225347B2 (en) |
CN (1) | CN101206363B (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011221072A (en) * | 2010-04-05 | 2011-11-04 | Seiko Epson Corp | Electrooptical device and electronic appliance |
WO2014103915A1 (en) * | 2012-12-27 | 2014-07-03 | シャープ株式会社 | Display element and display device |
US9082854B2 (en) | 2013-01-18 | 2015-07-14 | Seiko Epson Corporation | Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus |
JP2016133702A (en) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | Display device |
KR101893939B1 (en) | 2011-08-26 | 2018-08-31 | 엘지디스플레이 주식회사 | Contact structure of line and LCD including the same |
US11424274B2 (en) | 2020-01-30 | 2022-08-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11662640B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus |
US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105118840B (en) * | 2015-07-09 | 2018-09-04 | 京东方科技集团股份有限公司 | Non-visible light flat-panel detector and preparation method thereof, image documentation equipment |
CN106843583A (en) * | 2017-01-23 | 2017-06-13 | 武汉华星光电技术有限公司 | A kind of pressure sensitive panel |
JP2022084146A (en) * | 2020-11-26 | 2022-06-07 | 株式会社ジャパンディスプレイ | Display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3904371B2 (en) * | 1998-11-26 | 2007-04-11 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP3661669B2 (en) * | 2002-07-22 | 2005-06-15 | セイコーエプソン株式会社 | Active matrix substrate, electro-optical device, electronic equipment |
JP3791482B2 (en) * | 2002-10-17 | 2006-06-28 | セイコーエプソン株式会社 | Liquid crystal device and electronic device |
JP2005057242A (en) * | 2003-07-18 | 2005-03-03 | Seiko Epson Corp | Thin film transistor, active matrix substrate, display, and electronic equipment |
-
2006
- 2006-12-15 JP JP2006338048A patent/JP4225347B2/en not_active Expired - Fee Related
-
2007
- 2007-12-14 CN CN2007101988672A patent/CN101206363B/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011221072A (en) * | 2010-04-05 | 2011-11-04 | Seiko Epson Corp | Electrooptical device and electronic appliance |
KR101893939B1 (en) | 2011-08-26 | 2018-08-31 | 엘지디스플레이 주식회사 | Contact structure of line and LCD including the same |
WO2014103915A1 (en) * | 2012-12-27 | 2014-07-03 | シャープ株式会社 | Display element and display device |
CN104885007A (en) * | 2012-12-27 | 2015-09-02 | 夏普株式会社 | Display element and display device |
JPWO2014103915A1 (en) * | 2012-12-27 | 2017-01-12 | シャープ株式会社 | Display element |
US9082854B2 (en) | 2013-01-18 | 2015-07-14 | Seiko Epson Corporation | Electrooptic device substrate for shielding light from switching element, electrooptic device, and electronic apparatus |
JP2016133702A (en) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | Display device |
US10283643B2 (en) | 2015-01-21 | 2019-05-07 | Japan Display Inc. | Display device |
US11424274B2 (en) | 2020-01-30 | 2022-08-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11662640B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus |
US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
JP7409115B2 (en) | 2020-01-30 | 2024-01-09 | セイコーエプソン株式会社 | Electro-optical devices and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
CN101206363A (en) | 2008-06-25 |
JP4225347B2 (en) | 2009-02-18 |
CN101206363B (en) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4225347B2 (en) | Electro-optical device and electronic apparatus | |
JP6152880B2 (en) | Electro-optical device and electronic apparatus | |
JP4241777B2 (en) | Electro-optical device and electronic apparatus | |
KR20080056091A (en) | Electrooptic device and electronic device | |
JP4225348B2 (en) | Electro-optical device and electronic apparatus | |
JP2009047967A (en) | Electro-optical device and electronic apparatus | |
JP4155317B2 (en) | Electro-optical device and electronic apparatus including the same | |
JP4301227B2 (en) | Electro-optical device and manufacturing method thereof, electronic apparatus, and condenser | |
JP5223418B2 (en) | Electro-optical device and electronic apparatus | |
JP5104140B2 (en) | Electro-optical device and electronic apparatus | |
JP2008040399A (en) | Substrate for electrooptical device, electrooptical device, and electronic apparatus | |
JP5292738B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP4967556B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2009115883A (en) | Electrooptical device and electronic equipment | |
JP5055828B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP5028906B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP4984911B2 (en) | Electro-optical device and electronic apparatus | |
JP2008033177A (en) | Substrate for electro-optical device, electro-optical device and electronic equipment | |
JP2008039794A (en) | Substrate for electrooptical device, electrooptical device, and electronic apparatus | |
JP5278584B2 (en) | Electro-optical device and electronic apparatus | |
JP2008026766A (en) | Electro-optical device and electronic apparatus having the same | |
JP2009265357A (en) | Electro-optical device and electronic device | |
JP2008216897A (en) | Electrooptical device and its manufacturing method, and electronic equipment | |
JP2011158700A (en) | Electro-optical device and electronic apparatus, and method for manufacturing the electro-optical device | |
JP2010060686A (en) | Electrooptical apparatus and method of manufacturing the same, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |