JP5055828B2 - Electro-optical device substrate, electro-optical device, and electronic apparatus - Google Patents

Electro-optical device substrate, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP5055828B2
JP5055828B2 JP2006133017A JP2006133017A JP5055828B2 JP 5055828 B2 JP5055828 B2 JP 5055828B2 JP 2006133017 A JP2006133017 A JP 2006133017A JP 2006133017 A JP2006133017 A JP 2006133017A JP 5055828 B2 JP5055828 B2 JP 5055828B2
Authority
JP
Japan
Prior art keywords
electro
capacitor electrode
optical device
electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006133017A
Other languages
Japanese (ja)
Other versions
JP2007304352A (en
Inventor
達也 石井
昌宏 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006133017A priority Critical patent/JP5055828B2/en
Publication of JP2007304352A publication Critical patent/JP2007304352A/en
Application granted granted Critical
Publication of JP5055828B2 publication Critical patent/JP5055828B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板、及び該
電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を備えた、例えば
液晶プロジェクタ等の電子機器の技術分野に関する。
The present invention relates to an electro-optical device substrate used in an electro-optical device such as a liquid crystal device, an electro-optical device including the electro-optical device substrate, and a liquid crystal projector including the electro-optical device. The present invention relates to the technical field of electronic equipment.

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例え
ば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表
示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって
液晶ライトバルブ内のTFTがリーク電流の増大や誤動作等を生じないよう、入射光を遮
るための遮光膜が液晶ライトバルブに内蔵されている。
A liquid crystal device which is an example of this type of electro-optical device is frequently used not only as a direct-view display but also as a light modulation means (light valve) of, for example, a projection display device. In particular, in the case of a projection display device, strong light from a light source is incident on the liquid crystal light valve. This light blocks the incident light so that the TFT in the liquid crystal light valve does not cause an increase in leakage current or malfunction. The light shielding film is built in the liquid crystal light valve.

このような遮光膜は、アクティブマトリクス方式の液晶ライトバルブにおいて、TFT
部分を遮光するようにTFT等の半導体素子から見て光の入射側に格子状に形成されるの
が一般的である。加えて、遮光性を有する金属材料をTFT等の半導体素子が形成された
TFTアレイ基板上の配線として共用する場合もある(例えば、特許文献1参照。)。
Such a light shielding film is used in an active matrix liquid crystal light valve in a TFT.
In general, it is formed in a lattice shape on the light incident side as viewed from a semiconductor element such as a TFT so as to shield the portion. In addition, a metal material having a light shielding property may be shared as a wiring on a TFT array substrate on which a semiconductor element such as a TFT is formed (see, for example, Patent Document 1).

また、この種の電気光学装置では、基板上における遮光膜が形成された領域、即ち基板
上において光を透過させない領域に、画素電極に供給される画像信号を一時的に保持する
ことによって画素電極の電位を一定期間保持する保持容量が設けられる。
In this type of electro-optical device, the pixel electrode is temporarily held in an area where a light shielding film is formed on the substrate, that is, an area where light is not transmitted on the substrate. Is provided with a storage capacitor for holding the potential of a predetermined period.

特開2005−49639号公報Japanese Patent Laid-Open No. 2005-49939

この種の電気光学装置では、TFTの一部を構成する半導体層に向かって入射する光を
遮り、半導体層に流れる光リーク電流を低減するための手段の一例として、TFT上にお
いて当該TFTの最も近くに配置された金属膜を遮光膜として共用する場合がある。
In this type of electro-optical device, as an example of a means for blocking light incident on a semiconductor layer constituting a part of the TFT and reducing light leakage current flowing through the semiconductor layer, the most of the TFT on the TFT. There is a case where a metal film disposed nearby is shared as a light shielding film.

しかしながら、特許文献1に開示された技術によれば、TFTの一部を構成する半導体
層に形成された複数の金属膜のうち当該半導体層の直上、即ち当該半導体層に最も近い位
置に形成された金属膜の幅の大きさが他の金属膜の幅の大きさより小さい。したがって、
半導体層に対して入射角(即ち、当該半導体層の法線方向に対する入射光の角度)が大き
い光が半導体層に到達してしまい、半導体層に光リーク電流が発生する。このような光リ
ーク電流が流れた場合、画像表示を行う際にフリッカが生じ、電気光学装置の表示品質が
低下してしまう問題点がある。特に、画素部における液晶の反転制御を行う際のオン電流
の低下を抑制し、且つオフ電流を低減する目的で半導体層にLDD(Lightly Doped Drai
n)領域が形成された薄膜トランジスタ(以下、TFTと称す。)を備えた液晶装置では
、電位勾配の存在によって半導体層の他の領域より相対的に光リーク電流が発生し易いL
DD領域に光が到達し、液晶装置の表示品位が著しく低下してしまう問題点がある。
However, according to the technique disclosed in Patent Document 1, it is formed directly above the semiconductor layer among the plurality of metal films formed on the semiconductor layer constituting a part of the TFT, that is, at a position closest to the semiconductor layer. The width of the metal film is smaller than the width of other metal films. Therefore,
Light having a large incident angle with respect to the semiconductor layer (that is, the angle of incident light with respect to the normal direction of the semiconductor layer) reaches the semiconductor layer, and a light leakage current is generated in the semiconductor layer. When such a light leakage current flows, there is a problem that flicker occurs when image display is performed and the display quality of the electro-optical device is deteriorated. In particular, the LDD (Lightly Doped Drai) is formed in the semiconductor layer for the purpose of suppressing a decrease in on-current when performing liquid crystal inversion control in the pixel portion and reducing off-current.
n) In a liquid crystal device including a thin film transistor (hereinafter referred to as a TFT) in which a region is formed, light leakage current is more likely to occur relative to other regions of the semiconductor layer due to the presence of a potential gradient.
There is a problem in that light reaches the DD region and the display quality of the liquid crystal device is significantly deteriorated.

尚、このような光リーク電流の発生は、TFTの一部を構成する半導体層に限った問題
ではなく、配線或いは各種素子の電極として本来遮光されるべき半導体層に共通する問題
点である。
The occurrence of such a light leakage current is not a problem limited to the semiconductor layer that constitutes a part of the TFT, but is a problem common to a semiconductor layer that should be originally shielded as an electrode of a wiring or various elements.

他方、画像の表示品位を高めるためには、画素における光が透過しない領域に設けられ
た保持容量の容量値を大きくすることが必要である。光を透過させない金属膜を電極とし
て含む保持容量を大きくすることと、画素における開口率の高めることとを両立すること
は構造上解決困難である。
On the other hand, in order to improve the display quality of an image, it is necessary to increase the capacitance value of a storage capacitor provided in a region where light in a pixel is not transmitted. It is structurally difficult to achieve both a large storage capacitor including a metal film that does not transmit light as an electrode and an increase in the aperture ratio of the pixel.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、アクティブマト
リクス方式で駆動される液晶装置等の電気光学装置であって、TFTにおける光リーク電
流の発生を低減し、且つ保持容量の容量値を高めることが可能である電気光学装置に用い
られる電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、
並びに電子機器を提供することを課題とする。
Therefore, the present invention has been made in view of the above-described problems and the like. For example, the present invention is an electro-optical device such as a liquid crystal device driven by an active matrix method, which reduces generation of light leakage current in a TFT, and Electro-optical device substrate used in an electro-optical device capable of increasing the capacitance value of the storage capacitor, and an electro-optical device provided with such an electro-optical device substrate,
An object is to provide an electronic device.

本発明に係る電気光学装置用基板は上記課題を解決するために、第1方向に沿って延設するデータ線と、前記データ線に電気的に接続されたスイッチング素子と前記スイッチング素子と対応するように設けられた画素電極と、前記画素電極に電気的に接続された保持容量と、 前記第1方向に交差する第2方向に延設された第1部分と、前記第1部分から前記第1方向に沿って延設され、前記スイッチング素子の少なくとも一部を覆い、前記データ線より幅広の第2部分と、を有する金属膜で形成された容量線と、前記スイッチング素子と前記画素電極とを電気的に接続し、前記容量線の第部分と重なる領域から、前記画素電極が設けられた画素の開口部側に突出する突出部を有し、前記第1方向に沿って延在する金属膜で形成された中継層と、前記突出部と前記画素電極とを電気的に接続する第1コンタクト部と、を備えることを特徴とする。
本発明に係る電気光学装置用基板の一の態様では、前記第2方向に沿って延設する走査線を含み、前記第2方向において、前記第2部分の幅は、前記走査線より幅広であってもよい。
本発明に係る電気光学装置用基板の一の態様では、前記保持容量は、前記画素電極に電気的に接続された上部容量電極と、前記容量線に電気的に接続された下部容量電極と、を含み、前記下部容量電極は、前記容量線の一部であり、前記下部容量電極の前記第1方向に沿って延在する部分は、前記上部容量電極の前記第1方向に沿って延在する部分より幅が広く、前記下部容量電極の前記第2方向に沿って延在する部分は、前記上部容量電極の前記第2方向に沿って延在する部分より幅が狭くてもよい。
In order to solve the above-described problem, an electro-optical device substrate according to the present invention corresponds to a data line extending along a first direction, a switching element electrically connected to the data line, and the switching element. A pixel electrode, a storage capacitor electrically connected to the pixel electrode, a first portion extending in a second direction intersecting the first direction, and the first portion to the first portion. A capacitor line formed of a metal film extending along one direction, covering at least a part of the switching element, and having a second part wider than the data line , the switching element and the pixel electrode, Is connected to the first portion of the capacitor line and has a protruding portion that protrudes toward the opening of the pixel provided with the pixel electrode, and extends along the first direction. Relay layer made of metal film Characterized by and a first contact portion for electrically connecting the pixel electrode and the protrusion.
One aspect of the electro-optical device substrate according to the present invention includes a scanning line extending along the second direction, and the width of the second portion is wider than the scanning line in the second direction. There may be.
In one aspect of the electro-optical device substrate according to the present invention, the storage capacitor includes an upper capacitor electrode electrically connected to the pixel electrode, a lower capacitor electrode electrically connected to the capacitor line, The lower capacitor electrode is a part of the capacitor line, and a portion of the lower capacitor electrode extending along the first direction extends along the first direction of the upper capacitor electrode The width of the lower capacitor electrode extending along the second direction may be narrower than the width of the upper capacitor electrode extending along the second direction.

本発明に係る電気光学装置は上記課題を解決するために、上述した本発明の第1及び第
2の発明に係る電気光学装置用基板(但し、その各種態様も含む)の何れか一方を備えて
いる。
In order to solve the above problems, an electro-optical device according to the present invention includes any one of the above-described electro-optical device substrates (including various aspects thereof) according to the first and second aspects of the present invention. ing.

本発明に係る電気光学装置では、上述した本発明の電気光学装置用基板を備えるため、
各画素部において、配線或いは電極として形成された第1半導体層に生じる光リーク電流
を低減でき、且つ保持容量の容量値の大きさを大きくすることが可能である。したがって
、本発明に係る電気光学装置によれば、フリッカ等の表示上の不具合を低減でき、高品質
な画像表示を行うことが可能となる。
In the electro-optical device according to the present invention, since the electro-optical device substrate of the present invention described above is provided,
In each pixel portion, light leakage current generated in the first semiconductor layer formed as a wiring or an electrode can be reduced, and the capacitance value of the storage capacitor can be increased. Therefore, according to the electro-optical device according to the present invention, display problems such as flicker can be reduced, and high-quality image display can be performed.

本発明に係る電子機器は上記課題を解決するために、上述した本発明に係る電気光学装
置を具備してなる。
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、
高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、
ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワー
クステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現でき
る。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装
置(Field Emission Display及びConduction Electron-Emitter Display)を用いた表示
装置等を実現することも可能である。
According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided,
Projection-type display device capable of displaying high-quality images, televisions, mobile phones, electronic notebooks,
Various electronic devices such as a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, a display device using an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), or the like can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下図面を参照しながら、本発明の第1及び第2の発明に係る電気光学装置用基板及び
電気光学装置、並びに電子機器の各実施形態を説明する。
Embodiments of an electro-optical device substrate, an electro-optical device, and an electronic apparatus according to first and second aspects of the present invention will be described below with reference to the drawings.

(第1実施形態)
<1−1:電気光学装置の全体構成>
先ず、図1及び図2を参照しながら本発明の第1の発明に係る電気光学装置用基板及び
これを備えた電気光学装置の各実施形態を説明する。図1は、TFTアレイ基板をその上
に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2
は、図1のH−H´断面図である。本実施形態では、電気光学装置の一例として、駆動回
路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。
(First embodiment)
<1-1: Overall Configuration of Electro-Optical Device>
First, embodiments of an electro-optical device substrate and an electro-optical device including the same according to a first invention of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the electro-optical device when the TFT array substrate is viewed from the side of the counter substrate together with each component formed thereon.
These are HH 'sectional drawing of FIG. In this embodiment, as an example of an electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.

図1及び図2において、液晶装置1では、TFTアレイ基板10と対向基板20とが対
向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入され
ており、TFTアレイ基板10と対向基板20とは、複数の画素部が設けられる画素領域
たる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相
互に接着されている。
1 and 2, in the liquid crystal device 1, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are positioned around an image display region 10a that is a pixel region in which a plurality of pixel portions are provided. They are bonded to each other by a sealing material 52 provided in the sealing area.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等
からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、
加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と
対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガ
ラスビーズ等のギャップ材が散布されている。本実施形態の液晶装置1は、プロジェクタ
のライトバルブ用として小型で拡大表示を行うのに適している。
The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and after being applied on the TFT array substrate 10 in the manufacturing process,
It is cured by heating or the like. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. The liquid crystal device 1 of this embodiment is small and suitable for performing enlarged display for a light valve of a projector.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領
域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、この
ような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設
けられてもよい。尚、画像表示領域10aの周辺に位置する周辺領域が存在する。言い換
えれば、本実施形態においては特に、TFTアレイ基板10の中心から見て、この額縁遮
光膜53より以遠が周辺領域として規定されている。
A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side. There is a peripheral area located around the image display area 10a. In other words, particularly in the present embodiment, when viewed from the center of the TFT array substrate 10, the distance from the frame light shielding film 53 is defined as the peripheral region.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、デ
ータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿っ
て設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額
縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10
aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板1
0の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設
けられている。
A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, the image display area 10 is thus obtained.
In order to connect the two scanning line driving circuits 104 provided on both sides of a, the TFT array substrate 1
A plurality of wirings 105 are provided along one remaining side of 0 and so as to be covered with the frame light shielding film 53.

対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導
通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対
向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板1
0と対向基板20との間で電気的な導通をとることができる。
Vertical conductive members 106 functioning as vertical conductive terminals between the two substrates are disposed at the four corners of the counter substrate 20. On the other hand, the TFT array substrate 10 is provided with vertical conduction terminals in a region facing these corner portions. As a result, the TFT array substrate 1
Electrical conduction can be established between 0 and the counter substrate 20.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、
データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、
対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には
最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティ
ック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
In FIG. 2, on the TFT array substrate 10, TFTs for pixel switching, scanning lines,
An alignment film is formed on the pixel electrode 9a after the wiring such as the data line is formed. On the other hand
On the counter substrate 20, in addition to the counter electrode 21, a lattice-shaped or striped light-shielding film 23 and an alignment film are formed in the uppermost layer portion. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板であ
る。対向基板20もTFTアレイ基板10と同様に透明基板である。
The TFT array substrate 10 is a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate. The counter substrate 20 is also a transparent substrate like the TFT array substrate 10.

TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング
処理等の所定の配向処理が施された配向膜が設けられている。例えば、画素電極9aはI
TO(Indium Tin Oxide)膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの
有機膜からなる。
The TFT array substrate 10 is provided with a pixel electrode 9a, and an alignment film on which a predetermined alignment process such as a rubbing process has been performed is provided above the pixel electrode 9a. For example, the pixel electrode 9a is I
It consists of a transparent conductive film such as a TO (Indium Tin Oxide) film, and the alignment film consists of an organic film such as a polyimide film.

対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、
ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21
は例えば、ITO膜などの透明導電膜からなる。配向膜22は、ポリイミド膜などの有機
膜からなる。
The counter substrate 20 is provided with a counter electrode 21 over its entire surface, and below it,
An alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided. Counter electrode 21
Is made of a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

対向基板20には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。この
ような構成を採ることで、上部容量電極300として設けられた上側遮光膜と併せ、TF
Tアレイ基板10側からの入射光のチャネル領域1a´ないしその周辺への侵入をより確
実に阻止することができる。
The counter substrate 20 may be provided with a lattice-shaped or striped light-shielding film. By adopting such a configuration, the TF is combined with the upper light shielding film provided as the upper capacitor electrode 300.
It is possible to more reliably prevent the incident light from the T array substrate 10 side from entering the channel region 1a ′ or its periphery.

このように構成され、画素電極9aと対向電極21とが対面するように配置されたTF
Tアレイ基板10と対向基板20との間には、液晶層50が形成される。液晶層50は、
画素電極9aからの電界が印加されていない状態で配向膜により所定の配向状態をとる。
TF configured as described above and arranged so that the pixel electrode 9a and the counter electrode 21 face each other.
A liquid crystal layer 50 is formed between the T array substrate 10 and the counter substrate 20. The liquid crystal layer 50 is
A predetermined alignment state is obtained by the alignment film in a state where an electric field from the pixel electrode 9a is not applied.

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路1
01、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリ
ングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリ
チャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の
当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
The data line driving circuit 1 is provided on the TFT array substrate 10 shown in FIGS.
01, a sampling circuit that samples the image signal on the image signal line and supplies it to the data line in addition to the driving circuit such as the scanning line driving circuit 104, and a precharge signal having a predetermined voltage level precedes the image signal to a plurality of data lines In addition, a precharge circuit to be supplied, an inspection circuit for inspecting quality, defects, and the like of the electro-optical device during manufacture or shipment may be formed.

<1−2:画素部の電気的な接続構成>
次に、図3を参照しながら、液晶装置1の画素部の電気的な接続構成を詳細に説明する
。図3は、液晶装置1の画像表示領域を構成するマトリクス状に形成された複数の画素に
おける各種素子、配線等の等価回路である。
<1-2: Electrical Connection Configuration of Pixel Unit>
Next, the electrical connection configuration of the pixel portion of the liquid crystal device 1 will be described in detail with reference to FIG. FIG. 3 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the image display area of the liquid crystal device 1.

図3において、液晶装置1の画像表示領域10aを構成するマトリクス状に形成された
複数の画素の夫々には、画素電極9a、及びTFT30が形成されている。TFT30は
、画素電極9aに電気的に接続されており、液晶装置1の動作時に画素電極9aをスイッ
チング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に
接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順
に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グルー
プ毎に供給するようにしてもよい。
In FIG. 3, a pixel electrode 9 a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10 a of the liquid crystal device 1. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a when the liquid crystal device 1 operates. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートに走査線3aが電気的に接続されており、液晶装置1は、所定のタ
イミングで、走査線3aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線
順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的
に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉
じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定
のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に
書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された
対向電極との間で一定期間保持される。
The scanning line 3a is electrically connected to the gate of the TFT 30, and the liquid crystal device 1 sequentially applies the scanning signals G1, G2,..., Gm to the scanning line 3a in a pulse sequence in this order at a predetermined timing. It is comprised so that it may apply. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層50を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変
化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであ
れば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリ
ーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過
率が増加され、全体として液晶装置1からは画像信号に応じたコントラストをもつ光が出
射される。ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対
向電極との間に形成される液晶容量と並列に、本発明の第1の発明に係る「保持容量」の
一例である蓄積容量70aが電気的に接続されている。画像信号の供給に応じて蓄積容量
70aが各画素電極9aの電位を一時的に保持することにより、画素電極9aにおける電
位保持特性が向上し、コントラストやフリッカといった表示特性の向上が可能となる。
The liquid crystal constituting the liquid crystal layer 50 modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance with respect to light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device 1 as a whole. In order to prevent the image signal held here from leaking, an example of the “holding capacitor” according to the first aspect of the present invention in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. A certain storage capacitor 70a is electrically connected. When the storage capacitor 70a temporarily holds the potential of each pixel electrode 9a in response to the supply of the image signal, the potential holding characteristic of the pixel electrode 9a is improved, and display characteristics such as contrast and flicker can be improved.

<1−3:画素部の具体的な構成>
次に、図4乃至図6を参照しながら画素部の具体的な構成を説明する。図4は、データ
線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面
図である。図5は、図4のV−V´断面図である。図6は、図4のVI−VI´断面図で
ある。尚、図4乃至図6では、各層・各部材を図面上で認識可能な程度の大きさとするた
め、該各層・各部材ごとに縮尺を異ならしめてある。また、図5及び図6では、説明の便
宜上画素電極9aより上側に位置する部分の図示を省略している。図5において、TFT
アレイ基板10から画素電極9aまでの部分が、本発明の第1の発明に係る「電気光学装
置用基板」の一例である。
<1-3: Specific Configuration of Pixel Unit>
Next, a specific configuration of the pixel portion will be described with reference to FIGS. FIG. 4 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. 5 is a cross-sectional view taken along the line VV ′ of FIG. 6 is a cross-sectional view taken along the line VI-VI ′ of FIG. 4 to 6, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing. In FIGS. 5 and 6, for convenience of explanation, illustration of a portion located above the pixel electrode 9 a is omitted. In FIG. 5, TFT
The portion from the array substrate 10 to the pixel electrode 9a is an example of the “electro-optical device substrate” according to the first aspect of the present invention.

図4及び図5において、液晶装置1のTFTアレイ基板10上には、図中X方向及びY
方向に対してマトリクス状に複数の透明な画素電極9aが設けられており、画素電極9a
の縦横の境界に各々沿って複数のデータ線6a及び複数の走査線3aが設けられている。
4 and 5, on the TFT array substrate 10 of the liquid crystal device 1, the X direction and Y
A plurality of transparent pixel electrodes 9a are provided in a matrix with respect to the direction, and the pixel electrodes 9a
A plurality of data lines 6a and a plurality of scanning lines 3a are provided along the vertical and horizontal boundaries.

半導体層1aのうち図4中右上がりの斜線領域で示したチャネル領域1a´に対向する
ように走査線3aが配置されている。走査線3a及びデータ線6aが互いに交差する個所
の夫々には画素スイッチング用のTFT30が設けられている。
In the semiconductor layer 1a, the scanning line 3a is arranged so as to face the channel region 1a 'indicated by the hatched region rising to the right in FIG. A pixel switching TFT 30 is provided at each of the locations where the scanning line 3a and the data line 6a intersect each other.

データ線6aは、その上面が平坦化された図5に示す第2層間絶縁膜42を下地として
形成されており、半導体層1aに含まれるTFT30の高濃度ソース領域1dにコンタク
トホール81aを介して電気的に接続されている。データ線6a及びコンタクトホール8
1a内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料
、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、T
FT30を遮光する機能も有している。
The data line 6a is formed using the second interlayer insulating film 42 shown in FIG. 5 whose upper surface is flattened as a base, and is connected to the high concentration source region 1d of the TFT 30 included in the semiconductor layer 1a through the contact hole 81a. Electrically connected. Data line 6a and contact hole 8
The interior of 1a is made of, for example, an Al (aluminum) -containing material such as Al-Si-Cu or Al-Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a is T
It also has a function of shielding the FT 30 from light.

蓄積容量70aは、本発明の第1の発明に係る「第1電極」の一例である下部容量電極
71mと、本発明の第1の発明に係る「第2電極」の一例である上部容量電極300とが
誘電体膜75aを介して対向配置されることにより形成されている。
The storage capacitor 70a includes a lower capacitor electrode 71m which is an example of the “first electrode” according to the first invention of the present invention and an upper capacitor electrode which is an example of the “second electrode” according to the first invention of the present invention. 300 is disposed so as to be opposed to each other through the dielectric film 75a.

上部容量電極300は、TFT30の高濃度ドレイン領域1e及び画素電極9aに電気
的に接続された画素電位側容量電極である。より具体的には、上部容量電極300は、コ
ンタクトホール84aを介して中継層93に電気的に接続されており、中継層93と共に
高濃度ドレイン領域1e及び画素電極9a間の電気的な接続を中継する。加えて、中継層
93は、中継層93の一部である凸部93a及び当該凸部93aに電気的に接続されたコ
ンタクトホール85aを介して画素電極9aに電気的に接続されている。したがって、画
素電極9a及び上部容量電極300は、電気的に接続されている。
The upper capacitor electrode 300 is a pixel potential side capacitor electrode electrically connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the upper capacitor electrode 300 is electrically connected to the relay layer 93 via the contact hole 84a, and the electrical connection between the high concentration drain region 1e and the pixel electrode 9a is made together with the relay layer 93. Relay. In addition, the relay layer 93 is electrically connected to the pixel electrode 9a through a convex portion 93a that is a part of the relay layer 93 and a contact hole 85a that is electrically connected to the convex portion 93a. Therefore, the pixel electrode 9a and the upper capacitor electrode 300 are electrically connected.

上部容量電極300は、例えば金属又は合金を含んでTFT30の上側に設けられた非
透明な金属膜である。上部容量電極300は、TFT30を遮光する上側遮光膜(内蔵遮
光膜)としても機能する。上部容量電極300は、Al(アルミニウム)、Ag(銀)等
の金属を含んで形成されている。上部容量電極300は、例えば、Ti(チタン)、Cr
(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラ
ジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイ
ド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
The upper capacitor electrode 300 is a non-transparent metal film that includes, for example, a metal or an alloy and is provided on the upper side of the TFT 30. The upper capacitor electrode 300 also functions as an upper light shielding film (built-in light shielding film) that shields the TFT 30. The upper capacitor electrode 300 is formed including a metal such as Al (aluminum) or Ag (silver). The upper capacitor electrode 300 is made of, for example, Ti (titanium), Cr
(Chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), Pd (palladium), and other metals including at least one of refractory metals, alloys, alloys, metal silicides, polysilicides, You may comprise from what was laminated | stacked.

下部容量電極71mは、画素電極9aが配置された画像表示領域10aからその周囲に
延設されている。下部容量電極71mは、定電位源と電気的に接続され、固定電位に維持
された固定電位側容量電極である。
The lower capacitor electrode 71m extends from the image display area 10a where the pixel electrode 9a is disposed to the periphery thereof. The lower capacitor electrode 71m is a fixed potential side capacitor electrode that is electrically connected to a constant potential source and maintained at a fixed potential.

下部容量電極71mも、上部容量電極300と同様に非透明な金属膜である。したがっ
て、蓄積容量70aは、金属膜−誘電体膜(絶縁膜)−金属膜の3層構造を有する、所謂
MIM(Metal−Insulator−Metal)構造として構成されている。ここで、下部容量電極
71mは、複数の画素に渡って延在され、これら複数の画素によって共用される。本実施
形態では、下部容量電極71mを金属膜として形成しておくことにより、半導体を用いて
下部容量電極71mを構成する場合に比べて液晶装置1の駆動時に、当該液晶装置1全体
で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。
The lower capacitive electrode 71m is also a non-transparent metal film like the upper capacitive electrode 300. Therefore, the storage capacitor 70a is configured as a so-called MIM (Metal-Insulator-Metal) structure having a three-layer structure of metal film-dielectric film (insulating film) -metal film. Here, the lower capacitor electrode 71m extends over a plurality of pixels and is shared by the plurality of pixels. In the present embodiment, by forming the lower capacitor electrode 71m as a metal film, the entire liquid crystal device 1 is consumed when the liquid crystal device 1 is driven as compared with the case where the lower capacitor electrode 71m is configured using a semiconductor. Power consumption can be reduced, and high-speed operation of elements in each pixel portion can be achieved.

誘電体膜75aは、例えばHTO(High Temperature Oxide)膜、LTO(Low Temper
ature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成されている。
The dielectric film 75a is, for example, an HTO (High Temperature Oxide) film or an LTO (Low Temperer).
feature oxide) film or the like, or a silicon nitride film or the like.

TFT30の下側に下地絶縁膜12を介して格子状に設けられた下側遮光膜11aは、
TFTアレイ基板10側から装置内に入射する戻り光からTFT30のチャネル領域1a
´及びその周辺を遮光する。下側遮光膜11aは、上部容量電極300及び下部容量電極
71mと同様に、例えば、Ti、Cr、W、Ta、Mo、Pd等の高融点金属のうちの少
なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層
したもの等からなる。
The lower light-shielding film 11a provided in a lattice shape below the TFT 30 with the base insulating film 12 interposed therebetween,
The channel region 1a of the TFT 30 from the return light entering the device from the TFT array substrate 10 side
′ And the surrounding area are shielded from light. Similarly to the upper capacitor electrode 300 and the lower capacitor electrode 71m, the lower light-shielding film 11a is, for example, a single metal containing at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pd. It consists of an alloy, metal silicide, polysilicide, or a laminate of these.

下地絶縁層12は、下側遮光膜11aからTFT30を層間絶縁する機能の他、TFT
アレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時に
おける荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止
する機能を有する。
The base insulating layer 12 has a function of insulating the TFT 30 from the lower light-shielding film 11a as an interlayer, and a TFT
By being formed on the entire surface of the array substrate 10, it has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10, dirt remaining after cleaning, and the like.

画素電極9aは、上部容量電極300、コンタクトホール83a、84a及び85a、
並びに中継層93を介して半導体層1aのうち高濃度ドレイン領域1eに電気的に接続さ
れている。コンタクトホール85aは、第3層間絶縁層43を貫通するように形成された
孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによって形成
されている。
The pixel electrode 9a includes an upper capacitor electrode 300, contact holes 83a, 84a and 85a,
In addition, the semiconductor layer 1 a is electrically connected to the high concentration drain region 1 e through the relay layer 93. The contact hole 85a is formed by depositing a conductive material constituting the pixel electrode 9a such as ITO on the inner wall of a hole formed so as to penetrate the third interlayer insulating layer 43.

図5において、TFT30は、ゲート電極として共用される走査線3aからの電界によ
りチャネルが形成される、本発明の第1の発明に係る「第1半導体層」の一例である半導
体層1aのチャネル領域1a´と、ポリシリコン等の導電材料で構成された走査線3a及
び半導体層1aとを絶縁する2層の絶縁膜2a及び2bを含むゲート絶縁膜2とを有して
いる。半導体層1aは、低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース
領域1d及び高濃度ドレイン領域1eを備えたLDD(Lightly Doped Drain)構造を有し
ている。低濃度ソース領域1b及び低濃度ドレイン領域1cの夫々が、本発明の第1の発
明に係る「LDD領域」の一例である。低濃度ソース領域1b、低濃度ドレイン領域1c
、高濃度ソース領域1d及び高濃度ドレイン領域1eは、半導体層1aの不純物領域を構
成しており、チャネル領域1a´の両側にミラー対称に形成されている。
In FIG. 5, a TFT 30 has a channel formed in a semiconductor layer 1a, which is an example of a “first semiconductor layer” according to the first invention of the present invention, in which a channel is formed by an electric field from a scanning line 3a shared as a gate electrode. The gate insulating film 2 includes a region 1a ′ and two layers of insulating films 2a and 2b that insulate the scanning line 3a made of a conductive material such as polysilicon and the semiconductor layer 1a. The semiconductor layer 1a has an LDD (Lightly Doped Drain) structure including a low concentration source region 1b, a low concentration drain region 1c, a high concentration source region 1d, and a high concentration drain region 1e. Each of the low concentration source region 1b and the low concentration drain region 1c is an example of the “LDD region” according to the first aspect of the present invention. Low concentration source region 1b, low concentration drain region 1c
The high-concentration source region 1d and the high-concentration drain region 1e constitute an impurity region of the semiconductor layer 1a and are formed in mirror symmetry on both sides of the channel region 1a ′.

蓄積容量70aは、第1層間絶縁膜41を介してTFT30の直上に配置されているた
め、TFT30が有する半導体層1aの法線方向から半導体層1aが延びる方向に沿って
当該法線方向に対して大きな角度で半導体層1aに入射する入射光を遮ることができ、半
導体層1aに生じる光リーク電流を低減することが可能である。したがって、TFT30
の非動作時において低濃度ソース領域1b及び低濃度ドレイン領域1cに流れるオフ電流
が低減でき、且つTFT30の動作時に流れるオン電流の低下を抑制できる。よって、液
晶装置1は、その動作時に高品位で画像を表示できる。
Since the storage capacitor 70a is disposed immediately above the TFT 30 with the first interlayer insulating film 41 interposed therebetween, the storage capacitor 70a extends from the normal direction of the semiconductor layer 1a of the TFT 30 to the normal direction along the direction in which the semiconductor layer 1a extends. Therefore, it is possible to block incident light incident on the semiconductor layer 1a at a large angle, and to reduce light leakage current generated in the semiconductor layer 1a. Therefore, TFT30
The off-current flowing through the low-concentration source region 1b and the low-concentration drain region 1c during the non-operation can be reduced, and the decrease in the on-current flowing during the operation of the TFT 30 can be suppressed. Therefore, the liquid crystal device 1 can display an image with high quality during its operation.

走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール81a及び高濃度
ドレイン領域1eへ通じるコンタクトホール83aが各々開孔された第1層間絶縁膜41
が形成されている。第1層間絶縁膜41上には下部容量電極71m及び上部容量電極30
0が形成されており、これらの上には、コンタクトホール81aが開孔された第2層間絶
縁膜42が形成されている。データ線6aの上から第2層間絶縁膜42の全面及び中継層
93を覆うように、コンタクトホール85aが形成された第3層間絶縁膜43が形成され
ている。画素電極9a及び不図示の配向膜は、第3層間絶縁膜43の上面に設けられてい
る。
On the scanning line 3a, a first interlayer insulating film 41 in which a contact hole 81a leading to the high concentration source region 1d and a contact hole 83a leading to the high concentration drain region 1e are respectively opened.
Is formed. On the first interlayer insulating film 41, a lower capacitor electrode 71m and an upper capacitor electrode 30 are provided.
The second interlayer insulating film 42 having the contact holes 81a formed thereon is formed thereon. A third interlayer insulating film 43 in which contact holes 85a are formed is formed so as to cover the entire surface of the second interlayer insulating film 42 and the relay layer 93 from above the data line 6a. The pixel electrode 9 a and an alignment film (not shown) are provided on the upper surface of the third interlayer insulating film 43.

中継層93は、第2層間絶縁膜42上においてデータ線6aと同層に形成されている。
データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を第2層間
絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパター
ニングすることによって相互に離間させた状態で形成される。したがって、データ線6a
及び中継層93を同一工程で形成できるため、液晶装置1の製造プロセスを簡便にできる
The relay layer 93 is formed on the second interlayer insulating film 42 in the same layer as the data line 6a.
For the data line 6a and the relay layer 93, a thin film made of a conductive material such as a metal film is formed on the second interlayer insulating film 42 by using a thin film forming method, and the thin film is partially removed. It forms in the state mutually spaced apart by patterning. Therefore, the data line 6a
And since the relay layer 93 can be formed in the same process, the manufacturing process of the liquid crystal device 1 can be simplified.

図4において、走査線3a、データ線6a、蓄積容量70a、下側遮光膜11a、中継
層93及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応
する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射
される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線3a、蓄積容
量70a、データ線9a、下側遮光膜11a、及びTFT30は、表示の妨げとならない
ように、各画素の開口領域ではなく、非開口領域内に配置されている。
In FIG. 4, a scanning line 3a, a data line 6a, a storage capacitor 70a, a lower light shielding film 11a, a relay layer 93, and a TFT 30 are seen on the TFT array substrate 10 in plan view, and each pixel corresponding to the pixel electrode 9a. It is arranged in a non-opening region surrounding the opening region (that is, a region where light actually contributing to display is transmitted or reflected in each pixel). That is, the scanning lines 3a, the storage capacitors 70a, the data lines 9a, the lower light shielding film 11a, and the TFTs 30 are arranged not in the opening area of each pixel but in the non-opening area so as not to disturb the display. Yes.

次に、図6を参照しながら、蓄積容量70aの具体的な構成を詳細に説明する。   Next, a specific configuration of the storage capacitor 70a will be described in detail with reference to FIG.

図6において、走査線6a、上部容量電極300及び下部容量電極71sが、本発明の
第1の発明に係る「複数の金属膜」の一例を構成している。
In FIG. 6, the scanning line 6a, the upper capacitor electrode 300, and the lower capacitor electrode 71s constitute an example of “a plurality of metal films” according to the first invention of the present invention.

蓄積容量70aは、下部容量電極71mの縁で規定される非開口領域において、図4に
示す半導体層1a上に形成された走査線6a、上部容量電極300及び下部容量電極71
sのうち最も下層側に配置された下部容量電極71m及び下部容量電極71m上に配置さ
れた上部容量電極300を有している。
The storage capacitor 70a has a scanning line 6a, an upper capacitor electrode 300, and a lower capacitor electrode 71 formed on the semiconductor layer 1a shown in FIG. 4 in a non-opening region defined by the edge of the lower capacitor electrode 71m.
The lower capacitive electrode 71m disposed on the lowermost layer side of s and the upper capacitive electrode 300 disposed on the lower capacitive electrode 71m are provided.

非開口領域において、下部容量電極71m及び半導体層1a間には、下部容量電極71
m以外の配線或いは電極として形成された金属膜が配置されていない。したがって、下部
容量電極71mは、非開口領域に配線或いは電極として形成された複数の金属膜のうち半
導体層1aに最も近い位置に配置された金属膜である。
In the non-opening region, the lower capacitor electrode 71m is interposed between the lower capacitor electrode 71m and the semiconductor layer 1a.
Metal films formed as wirings or electrodes other than m are not disposed. Therefore, the lower capacitor electrode 71m is a metal film disposed at a position closest to the semiconductor layer 1a among a plurality of metal films formed as wirings or electrodes in the non-opening region.

ここで、図中X方向に沿った上部容量電極300の幅W2及び下部容量電極71sの幅
W1の夫々の大きさは、本発明の第1の発明に係る「他の金属膜」の一例であるデータ線
6aの幅W0の大きさより大きくなっている。特に、下部容量電極71mは、これら3つ
の金属膜のうち最も幅が広いため、下部容量電極71mの縁は、図6に示した断面図中で
非開口領域及び開口領域の境界を規定している。
Here, each of the width W2 of the upper capacitor electrode 300 and the width W1 of the lower capacitor electrode 71s along the X direction in the drawing is an example of “another metal film” according to the first invention of the present invention. It is larger than the width W0 of a certain data line 6a. In particular, since the lower capacitor electrode 71m is the widest of these three metal films, the edge of the lower capacitor electrode 71m defines the boundary between the non-opening region and the opening region in the cross-sectional view shown in FIG. Yes.

したがって、非開口領域の幅を最大限に利用することによって非開口領域に形成可能な
蓄積容量70aの容量値を、上部容量電極300及び下部容量電極71m以外の金属膜を
電極とする場合に比べて大きくとることが可能である。したがって、蓄積容量70aの電
位保持特性が高められ、液晶装置1の表示性能を高めることが可能である。
Therefore, the capacity value of the storage capacitor 70a that can be formed in the non-opening region by making the maximum use of the width of the non-opening region is compared with the case where the metal film other than the upper capacitor electrode 300 and the lower capacitor electrode 71m is used as an electrode. It is possible to take large. Therefore, the potential holding characteristic of the storage capacitor 70a is enhanced, and the display performance of the liquid crystal device 1 can be enhanced.

加えて、下部容量電極71mは、非開口領域に形成された複数の金属膜であるデータ線
6a、上部容量電極300及び下部容量電極71mのうち最も下層側に形成された金属膜
である。したがって、データ線6a等の蓄積容量70a上に配置された金属膜によって半
導体層1aを遮光する場合に比べて、光源等から出射された光のうち半導体層1aに到達
する光を低減できる。本実施形態では、下部容量電極71mの幅W1及び上部容量電極3
00の幅W2の大きさが、非開口領域に形成されたデータ線6aの幅W0の大きさより大
きいだけでなく、下部容量電極71mの幅W1がこれら金属膜の幅の中で最も大きいため
、光源等から半導体層1aに向かって半導体層1aの法線方向に対して大きい角度で入射
する入射光を効果的に遮ることが可能である。
In addition, the lower capacitor electrode 71m is a metal film formed on the lowermost layer among the data lines 6a, the upper capacitor electrode 300, and the lower capacitor electrode 71m, which are a plurality of metal films formed in the non-opening region. Therefore, light reaching the semiconductor layer 1a out of light emitted from a light source or the like can be reduced as compared with a case where the semiconductor layer 1a is shielded from light by a metal film disposed on the storage capacitor 70a such as the data line 6a. In the present embodiment, the width W1 of the lower capacitive electrode 71m and the upper capacitive electrode 3
The width W2 of 00 is not only larger than the width W0 of the data line 6a formed in the non-opening region, but the width W1 of the lower capacitor electrode 71m is the largest of these metal films, It is possible to effectively block incident light incident at a large angle from the light source or the like toward the semiconductor layer 1a with respect to the normal direction of the semiconductor layer 1a.

特に、本実施形態では、低濃度ドレイン領域1cは、素地となる半導体層1aに不純物
打ち込みによって不純物が打ち込まれた領域であり、半導体層1aの他の領域に比べて当
該低濃度ドレイン領域1cにおける電位勾配が大きく、光リーク電流が発生し易い。下部
容量電極71mによれば、低濃度ドレイン領域1cに斜めに入射する光(即ち、半導体層
1aの法線方向に対して大きな角度で入射する光)を遮ることができるため、低濃度ドレ
イン領域1cに発生する光リーク電流を低減できる。
In particular, in the present embodiment, the low concentration drain region 1c is a region where impurities are implanted into the semiconductor layer 1a serving as a substrate by impurity implantation, and in the low concentration drain region 1c as compared with other regions of the semiconductor layer 1a. The potential gradient is large and light leakage current is likely to occur. Since the lower capacitance electrode 71m can block light incident obliquely on the low concentration drain region 1c (that is, light incident at a large angle with respect to the normal direction of the semiconductor layer 1a), the low concentration drain region The optical leakage current generated in 1c can be reduced.

このように本実施形態に係る電気光学装置用基板によれば、蓄積容量70aの電位保持
特性が高められ、且つTFT30に生じる光リーク電流を低減できるため、フリッカ等の
表示不良が低減された液晶装置1を提供できる。
As described above, according to the substrate for the electro-optical device according to the present embodiment, the potential holding characteristic of the storage capacitor 70a can be improved and the light leakage current generated in the TFT 30 can be reduced, so that liquid crystal with reduced display defects such as flicker is reduced. The apparatus 1 can be provided.

(変形例1)
次に、図7を参照しながら本実施形態に係る電気光学装置用基板における変形例の一例
を説明する。図7は、本例に係る電気光学装置用基板における図6に対応する断面図であ
る。尚、以下では上述の液晶装置1と共通する部分に共通の参照符号を付し、詳細な説明
を省略する。
(Modification 1)
Next, an example of a modification of the electro-optical device substrate according to the present embodiment will be described with reference to FIG. FIG. 7 is a cross-sectional view corresponding to FIG. 6 in the electro-optical device substrate according to the present example. In the following description, common reference numerals are assigned to parts common to the liquid crystal device 1 described above, and detailed description thereof is omitted.

図7において、上部容量電極300の幅W2及び下部容量電極71mの幅W1の夫々の
大きさは等しく、デーや線6aの幅W0の大きさより大きい。換言すれば、非開口領域に
形成された複数の金属膜のうち上部容量電極300の幅W2及び下部容量電極71mの幅
W1の夫々の大きさが、他の金属膜の幅の大きさより大きい。
In FIG. 7, the width W2 of the upper capacitor electrode 300 and the width W1 of the lower capacitor electrode 71m are equal to each other and larger than the width W0 of the data line 6a. In other words, the width W2 of the upper capacitor electrode 300 and the width W1 of the lower capacitor electrode 71m among the plurality of metal films formed in the non-opening region are larger than the widths of the other metal films.

このような上部容量電極300及び下部容量電極71mによれば、幅W2の大きさが幅
W1の大きさより小さい場合に比べて、上部容量電極300及び下部容量電極71m相互
の重なり領域を広くできるため、蓄積容量70aの容量値を高めることが可能である。し
たがって、このように容量値が高められた蓄積容量70aを備えた電気光学装置用基板に
よれば、液晶装置1より高品位で画像を表示できる電気光学装置を提供できる。
According to the upper capacitor electrode 300 and the lower capacitor electrode 71m, the overlapping region between the upper capacitor electrode 300 and the lower capacitor electrode 71m can be widened as compared with the case where the width W2 is smaller than the width W1. The capacitance value of the storage capacitor 70a can be increased. Therefore, according to the substrate for the electro-optical device provided with the storage capacitor 70a having the increased capacitance value as described above, an electro-optical device capable of displaying an image with higher quality than the liquid crystal device 1 can be provided.

(変形例2)
次に、図8を参照しながら本実施形態に係る電気光学装置用基板における変形例の他の
例を説明する。図8は、本例に係る電気光学装置用基板における図6に対応する断面図で
ある。
(Modification 2)
Next, another example of a modification of the electro-optical device substrate according to the present embodiment will be described with reference to FIG. FIG. 8 is a cross-sectional view of the electro-optical device substrate according to this example corresponding to FIG.

図8において、上部容量電極300は、下部容量電極71mと別層に形成され、且つ上
部容量電極300の一部が下部容量電極71mと同層に延在されている。したがって、上
部容量電極300の幅W2の大きさは、下部容量電極71mと同層に延在された部分の幅
の大きさ分だけ下部容量電極71mの幅W1の大きさより大きい。
In FIG. 8, the upper capacitor electrode 300 is formed in a layer different from the lower capacitor electrode 71m, and a part of the upper capacitor electrode 300 extends in the same layer as the lower capacitor electrode 71m. Accordingly, the width W2 of the upper capacitor electrode 300 is larger than the width W1 of the lower capacitor electrode 71m by the width of the portion extending in the same layer as the lower capacitor electrode 71m.

このような上部容量電極300及び下部容量電極71mによれば、幅W2の大きさが幅
W1の大きさより小さい、或いは同等である場合に比べて、上部容量電極300及び下部
容量電極71m相互の重なり領域のサイズを広くできるため、蓄積容量70aの容量値を
高めることが可能である。加えて、上部容量電極300によって、半導体層1aに斜めに
入射する光を遮ることができるため、半導体層1aに発生する光リーク電流を低減できる
。このような蓄積容量70aを備えた電気光学装置用基板によれば、液晶装置1より高品
位で画像を表示できる電気光学装置を提供できる。
According to the upper capacitor electrode 300 and the lower capacitor electrode 71m, the upper capacitor electrode 300 and the lower capacitor electrode 71m overlap each other as compared with the case where the width W2 is smaller than or equal to the width W1. Since the size of the region can be increased, the capacitance value of the storage capacitor 70a can be increased. In addition, since the upper capacitor electrode 300 can block light incident obliquely on the semiconductor layer 1a, light leakage current generated in the semiconductor layer 1a can be reduced. According to the electro-optical device substrate provided with such a storage capacitor 70a, an electro-optical device capable of displaying an image with higher quality than the liquid crystal device 1 can be provided.

(第2実施形態)
次に、図9乃至図11を参照しながら、本発明の第2の発明に係る電気光学装置用基板
及びこれを備えた電気光学装置の各実施形態を説明する。図9は、データ線6a、走査線
3a、画素電極9a等が形成されたTFTアレイ基板10上の相隣接する複数の画素群の
平面図である。図10は、図9のX−X´断面図である。図11は、図9のXI−XI´
断面図である。
(Second Embodiment)
Next, embodiments of the electro-optical device substrate and the electro-optical device including the same according to the second invention of the present invention will be described with reference to FIGS. 9 to 11. FIG. 9 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate 10 on which the data lines 6a, the scanning lines 3a, the pixel electrodes 9a, and the like are formed. 10 is a cross-sectional view taken along the line XX ′ of FIG. FIG. 11 shows the XI-XI ′ in FIG.
It is sectional drawing.

尚、図9乃至図11においても、図4乃至図6と同様に、各層・各部材を図面上で認識
可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、
図10及び図11では、説明の便宜上画素電極9aより上側に位置する部分の図示を省略
し、第1実施形態に係る液晶装置1と共通する部分に共通の参照符号を付している。図1
0において、TFTアレイ基板10から画素電極9aまでの部分が、本発明の第2の発明
に係る「電気光学装置用基板」の一例である。
9 to 11, as in FIGS. 4 to 6, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member. Also,
In FIGS. 10 and 11, for convenience of explanation, illustration of a portion located above the pixel electrode 9 a is omitted, and portions common to the liquid crystal device 1 according to the first embodiment are denoted by common reference numerals. FIG.
0, the portion from the TFT array substrate 10 to the pixel electrode 9a is an example of the “substrate for the electro-optical device” according to the second aspect of the present invention.

図9及び図10において、本実施形態の液晶装置は、中継層93、本発明の第2の発明
に係る「保持容量」の一例である蓄積容量70b、コンタクトホール85b及びコンタク
トホール84bを備えている。
9 and 10, the liquid crystal device of this embodiment includes a relay layer 93, a storage capacitor 70b, which is an example of the “holding capacitor” according to the second invention of the present invention, a contact hole 85b, and a contact hole 84b. Yes.

蓄積容量70bは、非開口領域から開口領域に渡って延びる下部容量電極71s、本発
明の第2の発明に係る「第1金属膜」の一例である上部容量電極300、及びこれら電極
に挟持された誘電体膜75bを有している。上部容量電極300は、固定電位側容量電極
であり、下部容量電極71sは、コンタクトホール83bを介してTFT30の高濃度ド
レイン領域1eに電気的に接続された画素電位側容量電極である。下部容量電極71sは
、本発明の第2の発明に係る「第2半導体層」の一例であり、ポリシリコン等の半導体層
で形成されている。したがって、蓄積容量70bは、所謂MIS(Metal−Insulator−Se
miconductor)構造を有している。尚、下部容量電極71sは、画素電位側容量電極とし
ての機能の他、上側遮光膜としての上部容量電極300とTFT30との間に配置される
、光吸収層或いは遮光膜としての機能も有する。データ線6aは、第1層間絶縁膜41、
絶縁膜61及び第2層間絶縁膜42を貫通するコンタクトホール81bを介して高濃度ソ
ース領域1dに電気的に接続されている。第1層間絶縁膜41及び第2層間絶縁膜42間
には、部分的に絶縁膜61が介在している。
The storage capacitor 70b is sandwiched between the lower capacitor electrode 71s extending from the non-open region to the open region, the upper capacitor electrode 300 as an example of the “first metal film” according to the second invention of the present invention, and these electrodes. And a dielectric film 75b. The upper capacitor electrode 300 is a fixed potential side capacitor electrode, and the lower capacitor electrode 71s is a pixel potential side capacitor electrode electrically connected to the high concentration drain region 1e of the TFT 30 through the contact hole 83b. The lower capacitor electrode 71s is an example of the “second semiconductor layer” according to the second invention of the present invention, and is formed of a semiconductor layer such as polysilicon. Therefore, the storage capacitor 70b has a so-called MIS (Metal-Insulator-Se
miconductor) structure. The lower capacitor electrode 71 s has a function as a light absorption layer or a light shielding film disposed between the upper capacitor electrode 300 as the upper light shielding film and the TFT 30 in addition to the function as the pixel potential side capacitive electrode. The data line 6a includes a first interlayer insulating film 41,
It is electrically connected to the high-concentration source region 1d through a contact hole 81b that penetrates the insulating film 61 and the second interlayer insulating film. An insulating film 61 is partially interposed between the first interlayer insulating film 41 and the second interlayer insulating film 42.

図9に示すように、下部容量電極71sは、画素毎に互いに離間されている。したがっ
て、データ線6aを介して供給される画像信号がTFT30のスイッチング動作に応じて
画素毎に供給される。上部容量電極300は、図9中X方向に沿って複数の画素に延在さ
れている。したがって、上部容量電極300は、複数の画素で共用されることによって電
極面積が下部容量電極71sより大きくなる。
As shown in FIG. 9, the lower capacitor electrodes 71s are separated from each other for each pixel. Therefore, the image signal supplied via the data line 6 a is supplied for each pixel in accordance with the switching operation of the TFT 30. The upper capacitor electrode 300 extends to a plurality of pixels along the X direction in FIG. Therefore, the upper capacitor electrode 300 is shared by a plurality of pixels, so that the electrode area is larger than that of the lower capacitor electrode 71s.

しかしながら、上部容量電極300は、Al等の金属膜で構成されているため、半導体
で上部容量電極300を形成する場合に比べて電極面積の増大による電気抵抗の増大分を
抑制できる。よって、液晶装置の動作時における消費電力の低減、及び各画素における各
種素子の高速駆動が可能となり、液晶装置によって画像が表示される際の応答性が低下す
ることを抑制できる利点がある。このような利点は、本実施形態のように上部容量電極3
00が図中Y方向に沿って互いに隣接する画素に亘って延在するように形成されている場
合に限定されず、上部容量電極300が画像表示領域10aにおいてより大きな面積を占
めるように複数の画素に渡って形成されている場合により顕著に現れる。
However, since the upper capacitor electrode 300 is made of a metal film such as Al, an increase in electrical resistance due to an increase in electrode area can be suppressed as compared with the case where the upper capacitor electrode 300 is formed of a semiconductor. Therefore, power consumption during operation of the liquid crystal device can be reduced, and various elements in each pixel can be driven at high speed, and there is an advantage that deterioration in responsiveness when an image is displayed by the liquid crystal device can be suppressed. Such an advantage is that the upper capacitor electrode 3 as in the present embodiment.
00 is formed so as to extend over pixels adjacent to each other along the Y direction in the drawing, and a plurality of upper capacitive electrodes 300 may be formed so as to occupy a larger area in the image display region 10a. It appears more prominently when it is formed across pixels.

コンタクトホール85bは、非開口領域で中継層93及び画素電極9aを電気的に接続
しているため、開口領域を狭めていない。
Since the contact hole 85b electrically connects the relay layer 93 and the pixel electrode 9a in the non-opening region, the opening region is not narrowed.

凸部93aは、非開口領域から開口領域に突出しており下部容量電極71sも非開口領
域から開口領域に延びている。したがって、下部容量電極71sは、コンタクトホール8
4bに接続される部分のみを開口領域に延ばしておけばよく、下部容量電極71s全体を
開口領域に延在させることによって開口率が低下することを低減できる。加えて、第1実
施形態と同様に、非開口領域のうちX方向に沿ってコンタクトホール84bの両側に延び
る非開口領域を狭めることができるため、開口率を高めることが可能である。
The convex portion 93a protrudes from the non-opening region to the opening region, and the lower capacitor electrode 71s also extends from the non-opening region to the opening region. Therefore, the lower capacitor electrode 71s is connected to the contact hole 8
Only the portion connected to 4b needs to be extended to the opening region, and the lowering of the opening ratio can be reduced by extending the entire lower capacitor electrode 71s to the opening region. In addition, as in the first embodiment, the non-opening region extending on both sides of the contact hole 84b along the X direction in the non-opening region can be narrowed, so that the aperture ratio can be increased.

次に、図11を参照しながら、蓄積容量70bの具体的な構成を詳細に説明する。   Next, a specific configuration of the storage capacitor 70b will be described in detail with reference to FIG.

図11において、蓄積容量70bは、本発明の第2の発明に係る「複数の金属膜」の一
例を構成する走査線6a及び上部容量電極300と、下部容量電極71sとを有している
In FIG. 11, the storage capacitor 70 b includes a scanning line 6 a and an upper capacitor electrode 300 that constitute an example of “a plurality of metal films” according to the second invention of the present invention, and a lower capacitor electrode 71 s.

上部容量電極300は、上部容量電極300の縁で規定される非開口領域において、図
9に示す半導体層1a上に形成された走査線6a及び上部容量電極300のうち最も下層
側に配置されている。したがって、非開口領域において、複数の金属膜のうち上部容量電
極300が半導体層1aに最も近い位置に配置されている。
The upper capacitive electrode 300 is arranged on the lowest layer side of the scanning line 6a and the upper capacitive electrode 300 formed on the semiconductor layer 1a shown in FIG. 9 in the non-opening region defined by the edge of the upper capacitive electrode 300. Yes. Therefore, in the non-opening region, the upper capacitor electrode 300 among the plurality of metal films is disposed at a position closest to the semiconductor layer 1a.

ここで、図中X方向に沿った上部容量電極300の幅W2及び下部容量電極71sの幅
W1の夫々の大きさは、本発明の第2の発明に係る「他の金属膜」の一例であるデータ線
6aの幅W0の大きさより大きくなっている。特に、上部容量電極300は、データ線6
aの幅W0より大きいため、上部容量電極300の縁が、図11に示した断面図中で非開
口領域及び開口領域の境界を規定している。
Here, each of the width W2 of the upper capacitor electrode 300 and the width W1 of the lower capacitor electrode 71s along the X direction in the drawing is an example of “another metal film” according to the second invention of the present invention. It is larger than the width W0 of a certain data line 6a. In particular, the upper capacitor electrode 300 is connected to the data line 6.
Since the width a is larger than the width W0, the edge of the upper capacitor electrode 300 defines the boundary between the non-opening region and the opening region in the cross-sectional view shown in FIG.

したがって、非開口領域の幅を最大限に利用することによって非開口領域に形成可能な
蓄積容量70bの容量値を、上部容量電極300及び下部容量電極71m以外の金属膜を
電極とする場合に比べて大きくとることが可能である。これにより、蓄積容量70bの電
位保持特性が高められ、液晶装置1の表示性能を高めることが可能である。
Therefore, the capacity value of the storage capacitor 70b that can be formed in the non-opening region by making the maximum use of the width of the non-opening region is compared with the case where a metal film other than the upper capacitor electrode 300 and the lower capacitor electrode 71m is used as the electrode. It is possible to take large. Thereby, the potential holding characteristic of the storage capacitor 70b is enhanced, and the display performance of the liquid crystal device 1 can be enhanced.

加えて、上部容量電極300は、非開口領域に形成された複数の金属膜であるデータ線
6a及び上部容量電極300のうち最も下層側に形成された金属膜である。したがって、
データ線6a等の蓄積容量70a上に配置された金属膜によって半導体層1aを遮光する
場合に比べて、光源等から出射された光のうち半導体層1aに入射する光を低減できる。
本実施形態では、上部容量電極300の幅W2の大きさが、非開口領域に形成されたデー
タ線6aの幅W0の大きさより大きいため、光源等から半導体層1aに向かって半導体層
1aの法線方向に対して大きい角度で入射する入射光を効果的に遮ることが可能である。
In addition, the upper capacitor electrode 300 is a metal film formed on the lowermost layer among the data lines 6a and the upper capacitor electrode 300 which are a plurality of metal films formed in the non-opening region. Therefore,
Compared with the case where the semiconductor layer 1a is shielded from light by the metal film disposed on the storage capacitor 70a such as the data line 6a, the light incident on the semiconductor layer 1a out of the light emitted from the light source or the like can be reduced.
In the present embodiment, since the width W2 of the upper capacitor electrode 300 is larger than the width W0 of the data line 6a formed in the non-opening region, the method of the semiconductor layer 1a from the light source or the like toward the semiconductor layer 1a. It is possible to effectively block incident light incident at a large angle with respect to the line direction.

特に、本実施形態では、低濃度ドレイン領域1cは、素地となる半導体層1aに不純物
打ち込みによって不純物が打ち込まれた領域であり、半導体層1aの他の領域に比べて当
該低濃度ドレイン領域1cにおける電位勾配が大きく、光リーク電流が発生し易い。上部
容量電極300によれば、低濃度ドレイン領域1cに斜めに入射する光(即ち、半導体層
1aの法線方向に対して大きな角度で入射する光)を遮ることができるため、低濃度ドレ
イン領域1cに発生する光リーク電流を低減できる。
In particular, in the present embodiment, the low concentration drain region 1c is a region where impurities are implanted into the semiconductor layer 1a serving as a substrate by impurity implantation, and in the low concentration drain region 1c as compared with other regions of the semiconductor layer 1a. The potential gradient is large and light leakage current is likely to occur. According to the upper capacitor electrode 300, light incident obliquely on the lightly doped drain region 1c (that is, light incident at a large angle with respect to the normal direction of the semiconductor layer 1a) can be blocked. The optical leakage current generated in 1c can be reduced.

このように本実施形態に係る電気光学装置用基板によれば、蓄積容量70bの電位保持
特性が高められ、且つTFT30に生じる光リーク電流を低減できるため、フリッカ等の
表示不良が低減された液晶装置1を提供できる。
As described above, according to the substrate for the electro-optical device according to the present embodiment, the potential holding characteristic of the storage capacitor 70b can be improved and the light leakage current generated in the TFT 30 can be reduced, so that the liquid crystal with reduced display defects such as flicker is reduced. The apparatus 1 can be provided.

(変形例1)
次に、図12を参照しながら本実施形態に係る電気光学装置用基板における変形例を説
明する。図12は、本例に係る電気光学装置用基板における図11に対応する断面図であ
る。尚、以下では上述の液晶装置と共通する部分に共通の参照符号を付し、詳細な説明を
省略する。
(Modification 1)
Next, a modified example of the electro-optical device substrate according to the present embodiment will be described with reference to FIG. FIG. 12 is a cross-sectional view corresponding to FIG. 11 in the electro-optical device substrate according to the present example. In the following description, common reference numerals are assigned to parts common to the above-described liquid crystal device, and detailed description thereof is omitted.

図12において、上部容量電極300の幅W2及び下部容量電極71mの幅W1の夫々
の大きさは等しく、デーや線6aの幅W0の大きさより大きい。
In FIG. 12, the width W2 of the upper capacitor electrode 300 and the width W1 of the lower capacitor electrode 71m are equal and larger than the width W0 of the data line 6a.

このような上部容量電極300及び下部容量電極71sによれば、上述の上部容量電極
300の幅W2の大きさが幅W1の大きさより大きい場合と同様に、半導体層1aに対し
て斜めに入射する光りを遮ることが可能であり、半導体層1aに発生する光リーク電流を
低減できる。したがって、蓄積容量70bを備えた電気光学装置用基板によれば、上述の
液晶装置と同様に高品位で画像を表示できる電気光学装置を提供できる。
According to the upper capacitor electrode 300 and the lower capacitor electrode 71s, the width W2 of the upper capacitor electrode 300 is obliquely incident on the semiconductor layer 1a as in the case where the width W2 is larger than the width W1. It is possible to block light, and light leakage current generated in the semiconductor layer 1a can be reduced. Therefore, according to the electro-optical device substrate including the storage capacitor 70b, it is possible to provide an electro-optical device that can display an image with high quality as in the above-described liquid crystal device.

(電子機器)
次に、図13を参照しながら上述した液晶装置を各種の電子機器に適用する場合につい
て説明する。本実施形態に係る電子機器は、上述の液晶装置をライトバルブとして用いた
プロジェクタである。図13は、上述した液晶装置を備えた電子機器の一例であるプロジ
ェクタの構成例を示す平面図である。図13に示すように、プロジェクタ1100内部に
は、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。こ
のランプユニット1102から射出された投射光は、ライトガイド1104内に配置され
た4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3
原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、111
0Bおよび1110Gに入射される。
(Electronics)
Next, the case where the liquid crystal device described above is applied to various electronic devices will be described with reference to FIG. The electronic apparatus according to the present embodiment is a projector that uses the liquid crystal device described above as a light valve. FIG. 13 is a plan view illustrating a configuration example of a projector that is an example of an electronic apparatus including the above-described liquid crystal device. As shown in FIG. 13, a projector 1100 includes a lamp unit 1102 made up of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is converted into RGB 3 by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104.
Liquid crystal panels 1110R and 111 as light valves that are separated into primary colors and correspond to the primary colors.
Incident to 0B and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同
等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動される
ものである。これらの液晶パネルによって変調された光は、ダイクロイックプリズム11
12に3方向から入射される。このダイクロイックプリズム1112においては、Rおよ
びBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成さ
れる結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることと
なる。
The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels is dichroic prism 11.
12 is incident from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について
着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110B
による表示像に対して左右反転される。尚、液晶パネル1110R、1110Bおよび1
110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する
光が入射するので、カラーフィルタを設ける必要はない。
Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display images by the liquid crystal panel 1110G are the liquid crystal panels 1110R and 1110B.
The display image is horizontally reversed. Liquid crystal panels 1110R, 1110B and 1
Since light corresponding to the primary colors of R, G, and B is incident on 110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、本実施形態に係る電子機器によれば、上述の液晶装置を具備してなるので、高品位
の表示が可能であり、且つ小型サイズを有する、投射型表示装置、携帯電話、電子手帳、
ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワー
クステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現でき
る。
In addition, according to the electronic apparatus according to the present embodiment, since the liquid crystal device described above is included, a projection display device, a mobile phone, an electronic notebook, which is capable of high-quality display and has a small size,
Various electronic devices such as a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明の第1実施形態に係る電気光学装置をTFTアレイ基板上に形成された各構成要素と共に対向基板の側から見た平面図である。FIG. 3 is a plan view of the electro-optical device according to the first embodiment of the present invention viewed from the counter substrate side together with each component formed on the TFT array substrate. 図1のH−H´断面図である。It is HH 'sectional drawing of FIG. 本発明の第1実施形態に係る電気光学装置の複数の画素における各種素子、配線等の等価回路である。3 is an equivalent circuit of various elements and wirings in a plurality of pixels of the electro-optical device according to the first embodiment of the invention. 本発明の第1実施形態に係る電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。2 is a plan view of a plurality of adjacent pixel groups on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment of the invention. FIG. 図4のV−V´断面図である。It is VV 'sectional drawing of FIG. 図4のVI−VI´断面図である。It is VI-VI 'sectional drawing of FIG. 本発明の第1実施形態における蓄積容量の変形例(その1)を示す断面図である。It is sectional drawing which shows the modification (the 1) of the storage capacity in 1st Embodiment of this invention. 本発明の第1実施形態における蓄積容量の変形例(その2)を示す断面図である。It is sectional drawing which shows the modification (the 2) of the storage capacity in 1st Embodiment of this invention. 本発明の第2実施形態に係る電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。FIG. 10 is a plan view of a plurality of adjacent pixel groups on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in an electro-optical device according to a second embodiment of the invention. 図9のX−X´断面図である。It is XX 'sectional drawing of FIG. 図9のXI−XI´断面図である。It is XI-XI 'sectional drawing of FIG. 本発明の第2実施形態における蓄積容量の変形例を示す断面図である。It is sectional drawing which shows the modification of the storage capacity in 2nd Embodiment of this invention. 本実施形態に係る電気光学装置を備えた電子機器の一例を示す平面図である。FIG. 6 is a plan view illustrating an example of an electronic apparatus including the electro-optical device according to the embodiment.

符号の説明Explanation of symbols

1・・・液晶装置、1a・・・半導体層、2・・・ゲート絶縁膜、3a・・・走査線、
6a・・・データ線、10・・・TFTアレイ基板、11a・・・下側遮光膜、70a、
70b・・・蓄積容量、71m、71s・・・下部容量電極、75a、75b・・・誘電
体膜、93・・・中継層、300・・・上部容量電極
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 1a ... Semiconductor layer, 2 ... Gate insulating film, 3a ... Scan line,
6a ... data lines, 10 ... TFT array substrate, 11a ... lower light-shielding film, 70a,
70b: Storage capacitor, 71m, 71s: Lower capacitor electrode, 75a, 75b ... Dielectric film, 93 ... Relay layer, 300 ... Upper capacitor electrode

Claims (5)

第1方向に沿って延設するデータ線と、
前記データ線に電気的に接続されたスイッチング素子と、
前記スイッチング素子と対応するように設けられた画素電極と、
前記画素電極に電気的に接続された保持容量と、
前記第1方向に交差する第2方向に延設された第1部分と、前記第1部分から前記第1方向に沿って延設され、前記スイッチング素子の少なくとも一部を覆い、前記データ線より幅広の第2部分と、を有する金属膜で形成された容量線と、
前記スイッチング素子と前記画素電極とを電気的に接続し、前記容量線の第部分と重なる領域から、前記画素電極が設けられた画素の開口部側に突出する突出部を有し、前記第1方向に沿って延在する金属膜で形成された中継層と、
前記突出部と前記画素電極とを電気的に接続する第1コンタクト部と、
を備えることを特徴とする電気光学装置用基板。
A data line extending along the first direction;
A switching element electrically connected to the data line;
A pixel electrode provided to correspond to the switching element;
A storage capacitor electrically connected to the pixel electrode;
A first portion extending in a second direction intersecting the first direction, and extending from the first portion along the first direction, covering at least a portion of the switching element, and from the data line A capacitor line formed of a metal film having a wide second portion ;
The switching element and the pixel electrode are electrically connected to each other, and has a protruding portion that protrudes from a region overlapping the first portion of the capacitor line toward the opening of the pixel in which the pixel electrode is provided. A relay layer formed of a metal film extending along one direction;
A first contact portion that electrically connects the protruding portion and the pixel electrode;
A substrate for an electro-optical device, comprising:
前記第2方向に沿って延設する走査線を含み、
前記第2方向において、前記第部分の幅は、前記走査線より幅広であることを特徴とする請求項1に記載の電気光学装置用基板。
A scanning line extending along the second direction,
2. The electro-optical device substrate according to claim 1, wherein a width of the first portion is wider than the scanning line in the second direction.
前記保持容量は、
前記画素電極に電気的に接続された上部容量電極と、
前記容量線に電気的に接続された下部容量電極と、
を含み、
前記下部容量電極は、前記容量線の一部であり、
前記下部容量電極の前記第1方向に沿って延在する部分は、前記上部容量電極の前記第1方向に沿って延在する部分より幅が広く、
前記下部容量電極の前記第2方向に沿って延在する部分は、前記上部容量電極の前記第2方向に沿って延在する部分より幅が狭いことを特徴とする請求項1又は2に記載の電気光学装置用基板。
The holding capacity is
An upper capacitor electrode electrically connected to the pixel electrode;
A lower capacitor electrode electrically connected to the capacitor line;
Including
The lower capacitor electrode is a part of the capacitor line;
The portion of the lower capacitor electrode extending along the first direction is wider than the portion of the upper capacitor electrode extending along the first direction,
The portion of the lower capacitor electrode extending along the second direction is narrower than the portion of the upper capacitor electrode extending along the second direction. Electro-optical device substrate.
請求項1から3の何れか一項に記載の電気光学装置用基板を備えたこと
を特徴とする電気光学装置。
An electro-optical device comprising the electro-optical device substrate according to claim 1.
請求項4に記載の電気光学装置を具備してなること
を特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 4.
JP2006133017A 2006-05-11 2006-05-11 Electro-optical device substrate, electro-optical device, and electronic apparatus Active JP5055828B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006133017A JP5055828B2 (en) 2006-05-11 2006-05-11 Electro-optical device substrate, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133017A JP5055828B2 (en) 2006-05-11 2006-05-11 Electro-optical device substrate, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007304352A JP2007304352A (en) 2007-11-22
JP5055828B2 true JP5055828B2 (en) 2012-10-24

Family

ID=38838325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133017A Active JP5055828B2 (en) 2006-05-11 2006-05-11 Electro-optical device substrate, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5055828B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010054769A (en) * 2008-08-28 2010-03-11 Sony Corp Display device, method of manufacturing display device, projection type display device, and electronic device
JP5176852B2 (en) * 2008-10-07 2013-04-03 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501125B2 (en) * 2000-03-17 2004-03-02 セイコーエプソン株式会社 Electro-optical device
JP2004004722A (en) * 2002-04-25 2004-01-08 Seiko Epson Corp Electrooptical device and electronic equipment
JP3821067B2 (en) * 2002-07-11 2006-09-13 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2005049639A (en) * 2003-07-29 2005-02-24 Seiko Epson Corp Electrooptical device and electronic equipment

Also Published As

Publication number Publication date
JP2007304352A (en) 2007-11-22

Similar Documents

Publication Publication Date Title
US8259248B2 (en) Electrooptic device and electronic device
JP4197016B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4241777B2 (en) Electro-optical device and electronic apparatus
JP4225347B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP4655943B2 (en) Electro-optical device, manufacturing method thereof, and conductive layer connection structure
JP5223418B2 (en) Electro-optical device and electronic apparatus
JP2008040399A (en) Substrate for electrooptical device, electrooptical device, and electronic apparatus
JP2009122256A (en) Electro-optical device and electronic equipment
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP4245008B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4973024B2 (en) Electro-optical device and electronic apparatus
JP5186728B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5055828B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5292738B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP4591573B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP6146441B2 (en) Electro-optical device and electronic apparatus
JP5343476B2 (en) Electro-optical device and electronic apparatus
JP4984911B2 (en) Electro-optical device and electronic apparatus
JP5028906B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus
JP5278584B2 (en) Electro-optical device and electronic apparatus
JP4973820B2 (en) Electro-optical device and electronic apparatus
JP2009265357A (en) Electro-optical device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5055828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350