JP5298480B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5298480B2
JP5298480B2 JP2007215761A JP2007215761A JP5298480B2 JP 5298480 B2 JP5298480 B2 JP 5298480B2 JP 2007215761 A JP2007215761 A JP 2007215761A JP 2007215761 A JP2007215761 A JP 2007215761A JP 5298480 B2 JP5298480 B2 JP 5298480B2
Authority
JP
Japan
Prior art keywords
substrate
insulating film
pixel electrode
contact hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007215761A
Other languages
Japanese (ja)
Other versions
JP2009048063A (en
JP2009048063A5 (en
Inventor
淳一 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007215761A priority Critical patent/JP5298480B2/en
Publication of JP2009048063A publication Critical patent/JP2009048063A/en
Publication of JP2009048063A5 publication Critical patent/JP2009048063A5/ja
Application granted granted Critical
Publication of JP5298480B2 publication Critical patent/JP5298480B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device, such as for example, a liquid crystal device, which performs high quality display by reducing contact resistance. <P>SOLUTION: The electro-optical device includes, on a substrate (10), a first insulating film (44) , a pixel electrode (9a) prepared on the first insulating film, a colored layer (Cf) formed on the lower layer side than the first insulating film, a conductive film (93) formed on the lower layer side than the colored layer and electrically connected to the pixel electrode via a contact hole (85) opened passing through the first insulating film (44), and regulation films (1f, 3c) formed in the region with the contact hole formed therein on the lower layer side than the conductive film. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to an electro-optical device such as a liquid crystal device and a manufacturing method thereof, and a technical field of an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置は、例えば電子機器の一例である単板式プロジェクタのライトバルブとして用いられるか、或いは、デジタルカメラのビューファインダに組み込まれる。   This type of electro-optical device is used, for example, as a light valve of a single-plate projector, which is an example of an electronic device, or is incorporated in a viewfinder of a digital camera.

このような電気光学装置では、例えばカラー表示を行うために、一画素をR(赤色)用、G(緑色)用、B(青色)用の3種のサブ画素により構成し、各サブ画素にカラーフィルタが設けられる。   In such an electro-optical device, for example, in order to perform color display, one pixel is composed of three types of sub-pixels for R (red), G (green), and B (blue). A color filter is provided.

例えば特許文献1には、カラーフィルタを画素電極や画素スイッチング素子と同一の基板上に作り込む積層構造、即ち、所謂オンチップカラーフィルタ構造が開示されている。このような構成によれば、基板上において、画素電極よりも下層側にカラーフィルタが設けられており、画素電極は、カラーフィルタよりも更に下層側に設けられた画素スイッチング素子と電気的に接続される。   For example, Patent Document 1 discloses a stacked structure in which a color filter is formed on the same substrate as a pixel electrode or a pixel switching element, that is, a so-called on-chip color filter structure. According to such a configuration, the color filter is provided on the lower side of the pixel electrode on the substrate, and the pixel electrode is electrically connected to the pixel switching element provided on the lower side of the color filter. Is done.

一方、画素電極は、基板上の積層構造における最上層側に設けられる。画素電極上には配向膜が形成される。表示ムラの原因となる配向膜表面の凹凸を小さくするために、画素電極の直下には平坦化処理が施された絶縁膜が形成される。   On the other hand, the pixel electrode is provided on the uppermost layer side in the stacked structure on the substrate. An alignment film is formed on the pixel electrode. In order to reduce unevenness on the surface of the alignment film that causes display unevenness, an insulating film that has been subjected to planarization is formed immediately below the pixel electrode.

特開2000−347215号公報JP 2000-347215 A

しかしながら、上述のオンチップカラーフィルタ構造によれば、画素電極と画素スイッチング素子との間の電気的接続を行うためのコンタクト抵抗が高くなってしまうという問題点が生じる。   However, according to the above-described on-chip color filter structure, there arises a problem that the contact resistance for electrical connection between the pixel electrode and the pixel switching element is increased.

より具体的には、画素電極と画素スイッチング素子との間の電気的接続を行うために、画素電極直下の平坦化された絶縁膜を貫通してコンタクトホールが開孔される。このコンタクトホールは、カラーフィルタの膜厚により、その深さが比較的大きくなるおそれがある。一方、上述のようにライトバルブやビューファインダに用いるために、電気光学装置の小型化が要請されるような場合、コンタクトホールの径を、その深さに併せて調整するのは困難となる。その結果、コンタクトホールのアスペクト比(コンタクトホールの径と、その深さとの比)が高くなり、コンタクト抵抗も高くなる不具合が生じる。   More specifically, in order to make an electrical connection between the pixel electrode and the pixel switching element, a contact hole is opened through the planarized insulating film directly under the pixel electrode. This contact hole may have a relatively large depth depending on the film thickness of the color filter. On the other hand, when the electro-optical device is required to be downsized for use in a light valve or a viewfinder as described above, it is difficult to adjust the diameter of the contact hole in accordance with the depth. As a result, the contact hole has an increased aspect ratio (ratio between the contact hole diameter and its depth) and a high contact resistance.

本発明は上記問題点等に鑑みてなされたものであり、画素電極と、例えば画素スイッチング素子に電気的に接続された導電膜との間のコンタクト抵抗を低減でき、容易に小型化可能であると共に高品位な表示を行うことが可能な電気光学装置及びその製造方法、更にはこのような電気光学装置を具備してなる電子機器を提供することを課題とする。   The present invention has been made in view of the above problems and the like, and can reduce the contact resistance between a pixel electrode and a conductive film electrically connected to, for example, a pixel switching element, and can be easily downsized. It is another object of the present invention to provide an electro-optical device capable of performing high-quality display, a manufacturing method thereof, and an electronic apparatus including such an electro-optical device.

本発明の一態様の電気光学装置は、基板と、画素電極と、前記画素電極と前記基板との間に設けられた第1絶縁膜と、前記第1絶縁膜と前記基板との間に形成された着色層と、前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される第1導電膜と、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記導電膜と前記基板との間に形成された調整膜と、前記画素電極に前記第1導電膜及び前記第1コンタクトホールを介して電気的に接続されたトランジスタと、を備え、前記画素電極と前記導電膜とは前記第1コンタクトホールを介して電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記調整膜は前記着色層と重なる領域には設けられず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記第1コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きく、前記第1導電膜は前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールを介して第2導電膜に電気的に接続され、前記第2導電膜は前記トランジスタに電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールが形成される領域に、前記調整膜は配置されることを特徴とする。
また、上記の本発明に係る電気光学装置は、基板と、画素電極と、前記画素電極と前記基板との間に設けられた第1絶縁膜と、前記第1絶縁膜と前記基板との間に形成された着色層と、前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される導電膜と、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔されたコンタクトホールが形成される領域に、前記導電膜と前記基板との間に形成された調整膜と、を備え、前記画素電極と前記導電膜とは前記コンタクトホールを介して電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記調整膜は前記着色層と重なる領域には設けられず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きいことを特徴とする。
また、上記の本発明に係る第1の電気光学装置は上記課題を解決するために、基板上に、第1絶縁膜と、該第1絶縁膜上に設けられた画素電極と、前記第1絶縁膜より下層側に形成された着色層と、前記着色層より下層側に形成され、前記第1絶縁膜を貫通して開孔されたコンタクトホールを介して前記画素電極と電気的に接続された導電膜と、前記着色層と重なる領域には設けられず、前記コンタクトホールが形成される領域に、前記導電膜より下層側に形成された調整膜とを備える。

An electro-optical device according to one embodiment of the present invention is formed between a substrate, a pixel electrode, a first insulating film provided between the pixel electrode and the substrate, and the first insulating film and the substrate. A colored layer formed between the colored layer and the substrate, between the first insulating film and the substrate, and between the first interlayer insulating film and the substrate. A second interlayer insulating film disposed therebetween, a first conductive film disposed between the first interlayer insulating film and the second interlayer insulating film, and a direction from the pixel electrode toward the substrate. An adjustment film formed between the conductive film and the substrate in a region where a first contact hole opened through the first insulating film is formed, and the first conductive film on the pixel electrode And a transistor electrically connected through the first contact hole, and the pixel electrode And the conductive film are electrically connected through the first contact hole, and the adjustment film is not provided in a region overlapping with the colored layer when viewed from the pixel electrode toward the substrate. The colored layer has a first surface on the first insulating film side, a second surface on the substrate side, and the distance between the substrate and the bottom of the first contact hole is the substrate The first conductive film is smaller than the distance between the first surface and the first surface, and larger than the distance between the substrate and the second surface, and the first conductive film is opened through the first interlayer insulating film. Electrically connected to a second conductive film through a contact hole; the second conductive film is electrically connected to the transistor; and when viewed from the pixel electrode toward the substrate, the first interlayer insulating film Region in which a second contact hole opened through the hole is formed , The adjustment layer is being arranged.
The electro-optical device according to the present invention includes a substrate, a pixel electrode, a first insulating film provided between the pixel electrode and the substrate, and between the first insulating film and the substrate. A colored layer formed on the substrate, a first interlayer insulating film disposed between the colored layer and the substrate, and between the first insulating film and the substrate, the first interlayer insulating film, and the substrate. A second interlayer insulating film disposed between the first and second interlayer insulating films, a conductive film disposed between the first interlayer insulating film and the second interlayer insulating film, and a direction from the pixel electrode toward the substrate. An adjustment film formed between the conductive film and the substrate is provided in a region where a contact hole opened through the first insulating film is formed, and the pixel electrode and the conductive film Is electrically connected through the contact hole and is directed from the pixel electrode toward the substrate. Accordingly, the adjustment film is not provided in a region overlapping with the colored layer, and the colored layer has a first surface on the first insulating film side and a second surface on the substrate side. The distance between the substrate and the bottom of the contact hole is smaller than the distance between the substrate and the first surface, and larger than the distance between the substrate and the second surface. To do.
In order to solve the above problems, the first electro-optical device according to the present invention includes a first insulating film, a pixel electrode provided on the first insulating film, and the first electrode on the substrate. A colored layer formed on a lower layer side than the insulating film, and electrically connected to the pixel electrode through a contact hole formed on the lower layer side than the colored layer and opened through the first insulating film. A conductive film, and an adjustment film which is not provided in a region overlapping with the colored layer but is formed on the lower layer side of the conductive film in a region where the contact hole is formed.

本発明の第1の電気光学装置によれば、例えば1画素内において、R用、G用、B用のサブ画素が設けられており、サブ画素にはカラーフィルタとして本発明に係る「着色層」が設けられる。各サブ画素において、着色層を介して例えば透過光が出射されることで、画素毎にカラー表示を行うことが可能となる。   According to the first electro-optical device of the present invention, for example, subpixels for R, G, and B are provided in one pixel, and the subpixel includes a “coloring layer” according to the present invention as a color filter. Is provided. In each sub-pixel, for example, transmitted light is emitted through the colored layer, so that color display can be performed for each pixel.

画素電極は、第1絶縁膜上に設けられている。第1絶縁膜には、例えば化学的研磨処理(Chemical Mechanical Polishing:CMP)等の平坦化処理が施されてもよい。第1絶縁膜に平坦化処理が施されることで、例えば、画素電極上に設けられる配向膜表面に凹凸が生じることを低減できる。これにより、例えば液晶等の電気光学物質の配向不良の発生を抑制できる。   The pixel electrode is provided on the first insulating film. The first insulating film may be subjected to a planarization process such as chemical mechanical polishing (CMP). By performing the planarization process on the first insulating film, for example, the occurrence of unevenness on the surface of the alignment film provided on the pixel electrode can be reduced. Thereby, for example, it is possible to suppress the occurrence of poor alignment of an electro-optical material such as liquid crystal.

着色層は、画素電極と同一の基板上に、画素電極より第1絶縁膜を介して下層側に形成される。画素電極と着色層とは、開口領域に配置される。ここに「開口領域」とは、表示に実際に寄与する光が透過又は反射により出射する領域をいう。また、非開口領域には、画素スイッチング素子等の各種素子やデータ線等の配線が形成される。ここに「非開口領域」とは、開口領域を除く領域をいい、言い換えれば、表示に実際に寄与する光が出射しない領域をいう。画素電極は、第1絶縁膜により、各種素子や配線と層間絶縁される。   The colored layer is formed on the same substrate as the pixel electrode on the lower layer side of the pixel electrode through the first insulating film. The pixel electrode and the colored layer are disposed in the opening region. Here, the “opening region” refers to a region where light that actually contributes to display is emitted by transmission or reflection. In the non-opening region, various elements such as pixel switching elements and wirings such as data lines are formed. Here, the “non-opening region” means a region excluding the opening region, in other words, a region where light that actually contributes to display is not emitted. The pixel electrode is interlayer-insulated from various elements and wirings by the first insulating film.

第1絶縁膜には、非開口領域において、該第1絶縁膜及び着色層より下層側に形成された導電膜と、画素電極とを電気的に接続するためのコンタクトホールが開孔される。導電膜は、例えば画素スイッチング素子と画素電極とを電気的に中継接続するための中継層として機能する。   In the first insulating film, a contact hole is formed in the non-opening region to electrically connect the pixel electrode and the conductive film formed on the lower layer side of the first insulating film and the colored layer. The conductive film functions as a relay layer for electrically relay-connecting the pixel switching element and the pixel electrode, for example.

ここで、仮に何らの対策も施さねば、導電膜と画素電極とを電気的に接続するためのコンタクトホールの深さが、着色層の膜厚に応じて比較的大きくなってしまうおそれがある。   Here, if no countermeasure is taken, the depth of the contact hole for electrically connecting the conductive film and the pixel electrode may be relatively large depending on the thickness of the colored layer.

しかるに本発明では特に、導電膜より下層側において、コンタクトホールが形成される領域に調整膜が形成される。よって、基板面に対して垂直方向、即ち着色層や画素電極、各種素子又は配線が作り込まれる積層構造の厚さ方向において、導電膜のうち少なくともコンタクトホールを介して画素電極と電気的に接続される部分は、調整膜の厚さ分だけ上層側に向かって相対的に高い位置に配置される。従って、コンタクトホールの底を導電膜の位置に応じて、調整膜が設けられない場合と比較して、上層側に向かって相対的に高い位置に配置することが可能となる。つまり、調整膜の膜厚を調整することで、コンタクトホールの深さを調整することが可能となる。   However, in the present invention, in particular, the adjustment film is formed in a region where the contact hole is formed on the lower layer side than the conductive film. Therefore, in the direction perpendicular to the substrate surface, that is, in the thickness direction of the laminated structure in which the colored layer, the pixel electrode, various elements or wirings are formed, the conductive film is electrically connected to the pixel electrode through at least the contact hole. The portion to be formed is disposed at a relatively high position toward the upper layer side by the thickness of the adjustment film. Therefore, the bottom of the contact hole can be arranged at a relatively high position toward the upper layer side as compared with the case where the adjustment film is not provided according to the position of the conductive film. That is, the depth of the contact hole can be adjusted by adjusting the thickness of the adjustment film.

従って、コンタクトホールの径を調整することが困難な場合でも、コンタクトホールの深さを調整することで、アスペクト比をより容易に調整することができる。その結果、コンタクトホールにおけるコンタクト抵抗を調整することが可能となる。従って、アスペクト比を低く調整することで、コンタクト抵抗が高くなるのを防止できる。   Therefore, even when it is difficult to adjust the diameter of the contact hole, the aspect ratio can be adjusted more easily by adjusting the depth of the contact hole. As a result, the contact resistance in the contact hole can be adjusted. Therefore, it is possible to prevent the contact resistance from increasing by adjusting the aspect ratio to be low.

よって、以上説明したような本発明の第1の電気光学装置によれば、より容易に小型化し、且つコンタクト抵抗が高くなることで表示品位が劣化するのを防止することが可能となる。   Therefore, according to the first electro-optical device of the present invention as described above, it is possible to prevent the display quality from being deteriorated by reducing the size more easily and increasing the contact resistance.

本発明の第1の電気光学装置の一態様では、前記導電膜より下層側に形成された半導体層及びゲート電極を有し、前記画素電極に前記導電膜及び前記コンタクトホールを介して電気的に接続されたトランジスタを備え、前記調整膜は、前記半導体層及び前記ゲート電極のうち少なくともいずれかと同一膜からなる。   In one aspect of the first electro-optical device of the invention, the semiconductor device includes a semiconductor layer and a gate electrode formed on a lower layer side than the conductive film, and the pixel electrode is electrically connected to the pixel electrode through the conductive film and the contact hole. The adjustment film is formed of the same film as at least one of the semiconductor layer and the gate electrode.

この態様によれば、各サブ画素には、画素スイッチング素子として、例えばTFT(Thin Film Transistor)等のトランジスタが設けられる。従って、サブ画素毎に、画素電極をスイッチング制御することにより、アクティブマトリクス駆動を行うことが可能となる。   According to this aspect, each sub-pixel is provided with a transistor such as a TFT (Thin Film Transistor) as a pixel switching element. Therefore, active matrix driving can be performed by switching the pixel electrode for each sub-pixel.

この態様では、調整膜は、トランジスタの半導体層及びゲート電極の少なくとも一方と同一膜により形成される。ここにいう「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。よって、トランジスタと調整膜とを同一機会に形成することができるため、積層構造及びその製造プロセスをより簡略化させることができる。   In this embodiment, the adjustment film is formed of the same film as at least one of the semiconductor layer and the gate electrode of the transistor. Here, the “same film” means films formed on the same occasion in the manufacturing process and are the same type of film. Therefore, since the transistor and the adjustment film can be formed at the same opportunity, the stacked structure and the manufacturing process thereof can be further simplified.

本発明の第1の電気光学装置の他の態様では、前記導電膜より下層側に形成されると共に、前記コンタクトホールが形成される領域に、上層側に向かって突出する第1突出部を有する第2絶縁膜を備える。   In another aspect of the first electro-optical device of the present invention, the first electro-optical device is formed on a lower layer side than the conductive film, and has a first projecting portion projecting toward the upper layer side in a region where the contact hole is formed. A second insulating film is provided.

この態様によれば、第2絶縁膜は、導電膜より下層側において、基板面を概ね全体的に覆うように形成される下地絶縁膜として形成されるか、或いは各種素子や配線を夫々互いに層間絶縁するために形成される。第2絶縁膜は、コンタクトホールが形成される領域に第1突出部を有する。   According to this aspect, the second insulating film is formed as a base insulating film formed so as to cover the entire surface of the substrate substantially on the lower layer side of the conductive film, or various elements and wirings are disposed between each other. Formed to insulate. The second insulating film has a first protrusion in a region where the contact hole is formed.

よって、基板面に対して垂直方向(積層構造の厚さ方向)では、導電膜において少なくともコンタクトホールを介して画素電極と電気的に接続される部分は、第1突出部の高さ分だけ上層側に向かって相対的に高い位置に配置される。従って、コンタクトホールの底をこれに対応する導電膜の位置に応じて、第1突出部が設けられない場合と比較して、上層側に向かって相対的に高い位置に配置することが可能となる。その結果、上述の調整膜に加えて若しくは代えて、第1突出部の高さを調整することで、コンタクトホールの深さを調整することができる。   Therefore, in a direction perpendicular to the substrate surface (thickness direction of the stacked structure), a portion of the conductive film that is electrically connected to the pixel electrode through at least the contact hole is an upper layer by the height of the first protrusion. It arrange | positions in a relatively high position toward the side. Accordingly, the bottom of the contact hole can be arranged at a relatively high position toward the upper layer side as compared with the case where the first protrusion is not provided, depending on the position of the corresponding conductive film. Become. As a result, the depth of the contact hole can be adjusted by adjusting the height of the first protrusion in addition to or instead of the adjustment film described above.

本発明の第1の電気光学装置の他の態様では、前記基板は、前記コンタクトホールが形成される領域に、上層側に向かって突出する第2突出部を有する。   In another aspect of the first electro-optical device of the present invention, the substrate has a second protruding portion protruding toward the upper layer side in a region where the contact hole is formed.

この態様によれば、基板面に対して垂直方向(積層構造の厚さ方向)では、導電膜において少なくともコンタクトホールを介して画素電極と電気的に接続される部分は、第2突出部の高さ分だけ上層側に向かって相対的に高い位置に配置される。よって、コンタクトホールの底をこれに対応する導電膜の位置に応じて、第2突出部が設けられない場合と比較して、上層側に向かって相対的に高い位置に配置することが可能となる。従って、上述の調整膜又は第1突出部に加えて若しくは代えて、第2突出部の高さを調整することで、コンタクトホールの深さを調整することができる。   According to this aspect, in the direction perpendicular to the substrate surface (thickness direction of the stacked structure), the portion of the conductive film that is electrically connected to the pixel electrode through at least the contact hole is the height of the second protrusion. It is arranged at a relatively high position toward the upper layer side. Therefore, it is possible to arrange the bottom of the contact hole at a relatively high position toward the upper layer side as compared with the case where the second protrusion is not provided according to the position of the corresponding conductive film. Become. Therefore, the depth of the contact hole can be adjusted by adjusting the height of the second protrusion in addition to or instead of the adjustment film or the first protrusion described above.

本発明の別の一態様の電気光学装置は、基板と、画素電極と、前記画素電極と前記基板との間に設けられた第1絶縁膜と、前記第1絶縁膜と前記基板との間に形成された着色層と、前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される第1導電膜と、 前記第1導電膜と前記基板との間に形成される第2絶縁膜と、前記画素電極に前記第1導電膜及び前記第1コンタクトホールを介して電気的に接続されたトランジスタと、を備え、前記第2絶縁膜は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第1突出部を有し、前記画素電極と前記第1導電膜とは前記第1コンタクトホールを介して電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記第1突出部は前記着色層と重なる領域には設けられず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きく、前記第1導電膜は前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールを介して第2導電膜に電気的に接続され、 前記第2導電膜は前記トランジスタに電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールが形成される領域に、前記第1突出部は配置されることを特徴とする。
また、上記の本発明に係る電気光学装置は、基板と、画素電極と、前記画素電極と前記基板との間に設けられた第1絶縁膜と、前記第1絶縁膜と前記基板との間に形成された着色層と、前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される導電膜と、前記導電膜と前記基板との間に形成される第2絶縁膜と、を備え、前記第2絶縁膜は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔されたコンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第1突出部を有し、前記画素電極と前記導電膜とは前記コンタクトホールを介して電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記第1突出部は前記着色層と重なる領域には設けられず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きいことを特徴とする。
また、上記の本発明に係る第2の電気光学装置は上記課題を解決するために、基板上に、第1絶縁膜と、該第1絶縁膜上に設けられた画素電極と、前記第1絶縁膜より下層側に形成された着色層と、前記着色層より下層側に形成され、前記第1絶縁膜を貫通して開孔されたコンタクトホールを介して前記画素電極と電気的に接続された導電膜と、前記コンタクトホールが形成される領域において、前記導電膜より下層側に、上層側に向かって突出する第1突出部を有する第2絶縁膜と、を備え、前記第1突出部は前記着色層と重なる領域には設けられない。

An electro-optical device according to another embodiment of the present invention includes a substrate, a pixel electrode, a first insulating film provided between the pixel electrode and the substrate, and between the first insulating film and the substrate. A colored layer formed on the substrate, a first interlayer insulating film disposed between the colored layer and the substrate, and between the first insulating film and the substrate, the first interlayer insulating film, and the substrate. A second interlayer insulating film disposed between the first interlayer insulating film, the first conductive film disposed between the first interlayer insulating film and the second interlayer insulating film, and the first conductive film and the substrate. A second insulating film formed therebetween, and a transistor electrically connected to the pixel electrode through the first conductive film and the first contact hole, wherein the second insulating film includes the pixel A first contact hole opened through the first insulating film as viewed from the electrode toward the substrate In a region where the pixel electrode is formed, and the pixel electrode and the first conductive film are electrically connected via the first contact hole. When viewed from the direction from the pixel electrode toward the substrate, the first protrusion is not provided in a region overlapping the colored layer, and the colored layer has a first surface on the first insulating film side. A second surface on the substrate side, wherein a distance between the substrate and the bottom of the contact hole is smaller than a distance between the substrate and the first surface, and the substrate and the second surface The first conductive film is electrically connected to the second conductive film through a second contact hole opened through the first interlayer insulating film, and the second conductive film The film is electrically connected to the transistor and is directed from the pixel electrode toward the substrate. The first protrusion is disposed in a region where a second contact hole opened through the first interlayer insulating film is formed when viewed from the side.
The electro-optical device according to the present invention includes a substrate, a pixel electrode, a first insulating film provided between the pixel electrode and the substrate, and between the first insulating film and the substrate. A colored layer formed on the substrate, a first interlayer insulating film disposed between the colored layer and the substrate, and between the first insulating film and the substrate, the first interlayer insulating film, and the substrate. A second interlayer insulating film disposed between the conductive film, a conductive film disposed between the first interlayer insulating film and the second interlayer insulating film, and between the conductive film and the substrate. A second insulating film, and the second insulating film is formed in a region in which a contact hole opened through the first insulating film is formed when viewed from the pixel electrode toward the substrate. A first projecting portion projecting toward the pixel electrode side, and the pixel electrode and the conductive film are When viewed from the direction from the pixel electrode toward the substrate, the first protrusion is not provided in a region overlapping the colored layer, and the colored layer is not connected to the first layer. A first surface on the insulating film side; a second surface on the substrate side; and a distance between the substrate and the bottom of the contact hole is between the substrate and the first surface. It is smaller than the distance and larger than the distance between the substrate and the second surface.
In order to solve the above-described problem, the second electro-optical device according to the present invention includes a first insulating film, a pixel electrode provided on the first insulating film, and the first electrode on the substrate. A colored layer formed on a lower layer side than the insulating film, and electrically connected to the pixel electrode through a contact hole formed on the lower layer side than the colored layer and opened through the first insulating film. A conductive film; and a second insulating film having a first protrusion protruding toward an upper layer on a lower layer side than the conductive film in a region where the contact hole is formed, and the first protrusion Is not provided in a region overlapping with the colored layer.

本発明の第2の電気光学装置によれば、第2絶縁膜における第1突出部の高さを調整することで、コンタクトホールの深さを調整することができる。従って、第1の電気光学装置と同様に、アスペクト比を低く調整することで、コンタクト抵抗が高くなるのを防止できる。   According to the second electro-optical device of the present invention, the depth of the contact hole can be adjusted by adjusting the height of the first protrusion in the second insulating film. Therefore, as with the first electro-optical device, the contact resistance can be prevented from increasing by adjusting the aspect ratio to be low.

本発明のさらに別の一態様の電気光学装置は、基板と、画素電極と、前記画素電極と前記基板との間に設けられた第1絶縁膜と、前記第1絶縁膜と前記基板との間に形成された着色層と、前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される第1導電膜と、前記画素電極に電気的に接続されたトランジスタと、を備え、前記基板は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第2突出部を有し、前記画素電極と前記第1導電膜とは前記第1コンタクトホールを介して電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記第2突出部は前記着色層と重なる領域には設けられず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記第1コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きく、前記第1導電膜は前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールを介して第2導電膜に電気的に接続され、前記第2導電膜は前記トランジスタに電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールが形成される領域に、前記第2突出部は配置されることを特徴とする。
また、上記の本発明に係る電気光学装置は、基板と、画素電極と、前記画素電極と前記基板との間に設けられた第1絶縁膜と、前記第1絶縁膜と前記基板との間に形成された着色層と、前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される導電膜と、を備え、前記基板は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔されたコンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第2突出部を有し、前記画素電極と前記導電膜とは前記コンタクトホールを介して電気的に接続され、前記画素電極から前記基板に向かう方向から見て、前記第2突出部は前記着色層と重なる領域には設けられず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きいことを特徴とする。
また、上記の本発明に係る第3の電気光学装置は上記課題を解決するために、基板上に、第1絶縁膜と、該第1絶縁膜上に設けられた画素電極と、前記第1絶縁膜より下層側に形成された着色層と、前記着色層より下層側に形成され、前記第1絶縁膜を貫通して開孔されたコンタクトホールを介して前記画素電極と電気的に接続された導電膜とを備え、前記基板は、前記コンタクトホールが形成される領域に、上層側に向かって突出する第2突出部を有し、前記第2突出部は前記着色層と重なる領域には設けられない。

An electro-optical device according to still another aspect of the present invention includes a substrate, a pixel electrode, a first insulating film provided between the pixel electrode and the substrate, and the first insulating film and the substrate. A colored layer formed therebetween, a first interlayer insulating film disposed between the colored layer and the substrate, and between the first insulating film and the substrate; the first interlayer insulating film; A second interlayer insulating film disposed between the substrate, a first conductive film disposed between the first interlayer insulating film and the second interlayer insulating film, and electrically connected to the pixel electrode. The pixel electrode in a region where a first contact hole opened through the first insulating film as viewed from the pixel electrode toward the substrate is formed. The pixel electrode and the first conductive film are arranged in front of each other. The second protrusion is not provided in a region overlapping with the colored layer as viewed from the direction from the pixel electrode toward the substrate, and is electrically connected through the first contact hole. A first surface on the first insulating film side, a second surface on the substrate side, and a distance between the substrate and the bottom of the first contact hole is the substrate and the first surface The first conductive film is interposed through a second contact hole that penetrates the first interlayer insulating film and is larger than the distance between the substrate and the second surface. The second conductive film is electrically connected to the transistor, and the second conductive film is electrically connected to the transistor. The second conductive film is opened through the first interlayer insulating film when viewed from the pixel electrode toward the substrate. The second protrusion is formed in a region where the second contact hole is formed. Characterized in that is arranged.
The electro-optical device according to the present invention includes a substrate, a pixel electrode, a first insulating film provided between the pixel electrode and the substrate, and between the first insulating film and the substrate. A colored layer formed on the substrate, a first interlayer insulating film disposed between the colored layer and the substrate, and between the first insulating film and the substrate, the first interlayer insulating film, and the substrate. A second interlayer insulating film disposed between the first interlayer insulating film and a conductive film disposed between the first interlayer insulating film and the second interlayer insulating film. A second projecting portion projecting toward the pixel electrode in a region where a contact hole opened through the first insulating film as viewed from a direction toward the substrate is formed; And the conductive film are electrically connected through the contact hole, and are electrically connected to the pixel electrode from the front. When viewed from the direction toward the substrate, the second projecting portion is not provided in a region overlapping the colored layer, and the colored layer has a first surface on the first insulating film side, and is on the side of the substrate. A distance between the substrate and the bottom of the contact hole is smaller than a distance between the substrate and the first surface, and a distance between the substrate and the second surface. It is characterized by being larger.
In order to solve the above problems, the third electro-optical device according to the present invention described above includes a first insulating film, a pixel electrode provided on the first insulating film, and the first electrode on the substrate. A colored layer formed on a lower layer side than the insulating film, and electrically connected to the pixel electrode through a contact hole formed on the lower layer side than the colored layer and opened through the first insulating film. The substrate has a second projecting portion projecting toward the upper layer side in a region where the contact hole is formed, and the second projecting portion is disposed in a region overlapping the colored layer. It is not provided.

本発明の第3の電気光学装置によれば、第2突出部の高さを調整することで、コンタクトホールの深さを調整することができる。従って、第1又は第2の電気光学装置と同様に、アスペクト比を低く調整することで、コンタクト抵抗が高くなるのを防止できる。   According to the third electro-optical device of the present invention, the depth of the contact hole can be adjusted by adjusting the height of the second protrusion. Therefore, as in the first or second electro-optical device, it is possible to prevent the contact resistance from increasing by adjusting the aspect ratio to be low.

本発明の電子機器は上記課題を解決するために、上述した本発明の第1から第3の電気光学装置(但し、その各種態様も含む)のいずれかを具備してなる。   In order to solve the above-described problems, an electronic apparatus according to the present invention includes any one of the above-described first to third electro-optical devices (including various aspects thereof) according to the present invention.

本発明の電子機器によれば、上述した本発明の第1から第3の電気光学装置を具備してなるので、容易に小型化すると共に高品位な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。   According to the electronic apparatus of the present invention, since the first to third electro-optical devices of the present invention described above are provided, the projection type display that can be easily downsized and display high quality. Various electronic devices such as a device, a mobile phone, an electronic notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明の一態様の電気光学装置の製造方法は、基板の上に調整膜を形成する工程と、 第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜の上に導電膜を形成する工程と、 前記導電膜の上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜の上に着色層を形成する工程と、前記着色層の上に前記導電膜及び前記着色層を覆うように第1絶縁膜を形成する工程と、前記第1絶縁膜を貫通するコンタクトホールを形成する工程と、 前記コンタクトホールを介して前記導電膜に電気的に接続された画素電極を前記第1絶縁膜の上に形成する工程と、を備え、
前記基板の上に調整膜を形成する工程では、前記画素電極から前記基板に向かう方向から見て、前記調整膜を前記コンタクトホールが形成される領域に配置すると共に前記着色層と重なる領域には配置せず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きいことを特徴とする。
また、上記の本発明に係る第1の電気光学装置の製造方法は上記課題を解決するために、基板上に、調整膜を形成する工程と、前記調整膜より上層側に導電膜を形成する工程と、前記導電膜より上層側に着色層を形成する工程と、前記着色層より上層側に、前記導電膜及び前記着色層を覆うように、第1絶縁膜を形成する工程と、前記第1絶縁膜を貫通してコンタクトホールを開孔する工程と、前記コンタクトホールを介して前記導電膜に電気的に接続された画素電極を前記第1絶縁膜上に形成する工程とを備え、前記調整膜を形成する工程では、前記調整膜を、前記コンタクトホールが形成される領域に配置すると共に前記着色層と重なる領域には配置しない。

An electro-optical device manufacturing method according to an aspect of the present invention includes a step of forming an adjustment film on a substrate, a step of forming a second interlayer insulating film, and a conductive film formed on the second interlayer insulating film A step of forming a first interlayer insulating film on the conductive film, a step of forming a colored layer on the first interlayer insulating film, and the conductive film and the coloring on the colored layer Forming a first insulating film so as to cover the layer; forming a contact hole penetrating the first insulating film; and a pixel electrode electrically connected to the conductive film through the contact hole Forming on the first insulating film,
In the step of forming the adjustment film on the substrate, the adjustment film is disposed in a region where the contact hole is formed and is overlapped with the colored layer when viewed from the pixel electrode toward the substrate. Without being disposed, the colored layer has a first surface on the first insulating film side, a second surface on the substrate side, and the distance between the substrate and the bottom of the contact hole is The distance between the substrate and the first surface is smaller than the distance between the substrate and the second surface.
In addition, in order to solve the above problems, the first electro-optical device manufacturing method according to the present invention includes a step of forming an adjustment film on a substrate and a conductive film on an upper layer side of the adjustment film. Forming a colored layer on the upper layer side of the conductive film, forming a first insulating film on the upper layer side of the colored layer so as to cover the conductive film and the colored layer, A step of opening a contact hole through one insulating film, and a step of forming a pixel electrode electrically connected to the conductive film through the contact hole on the first insulating film, In the step of forming the adjustment film, the adjustment film is disposed in a region where the contact hole is formed and is not disposed in a region overlapping the colored layer.

本発明の第1の電気光学装置の製造方法によれば、調整膜の膜厚を調整することで、コンタクトホールの深さを調整することができる。これにより、アスペクト比を低く調整することで、コンタクト抵抗が高くなるのを防止できる。従って、より容易に電気光学装置を小型化すると共に、コンタクト抵抗が高くなることで電気光学装置において、表示品位が劣化するのを防止することが可能となる。   According to the first method for manufacturing an electro-optical device of the present invention, the depth of the contact hole can be adjusted by adjusting the thickness of the adjustment film. Thereby, it is possible to prevent the contact resistance from increasing by adjusting the aspect ratio to be low. Accordingly, it is possible to easily reduce the size of the electro-optical device and increase the contact resistance, thereby preventing display quality from being deteriorated in the electro-optical device.

本発明の別の一態様の電気光学装置の製造方法は、基板の上に上側に向かって突出する第1突出部を有する第2絶縁膜を形成する工程と、第2層間絶縁膜を形成する工程と、 前記第2層間絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜の上に着色層を形成する工程と、前記着色層の上に前記導電膜及び前記着色層を覆うように第1絶縁膜を形成する工程と、前記第1絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールを介して前記導電膜に電気的に接続された画素電極を前記第1絶縁膜の上に形成する工程と、を備え、前記基板の上に上側に向かって突出する第1突出部を有する第2絶縁膜を形成する工程では、前記画素電極から前記基板に向かう方向から見て、前記第1突出部を前記コンタクトホールが形成される領域に配置すると共に前記着色層と重なる領域には配置せず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きいことを特徴とする。
また、上記の本発明に係る第2の電気光学装置の製造方法は上記課題を解決するために、基板上に、上層側に向かって突出する第1突出部を有する第2絶縁膜を形成する工程と、前記第2絶縁膜より上層側に導電膜を形成する工程と、前記導電膜より上層側に着色層を形成する工程と、前記着色層より上層側に、前記導電膜及び前記着色層を覆うように、第1絶縁膜を形成する工程と、前記第1絶縁膜を貫通してコンタクトホールを開孔する工程と、前記コンタクトホールを介して前記導電膜に電気的に接続された画素電極を前記第1絶縁膜上に形成する工程とを備え、前記第2絶縁膜を形成する工程では、前記第1突出部を、前記コンタクトホールが形成される領域に配置すると共に前記着色層と重なる領域には配置しない。

According to another aspect of the method of manufacturing an electro-optical device of the present invention, a step of forming a second insulating film having a first protruding portion protruding upward on a substrate and a second interlayer insulating film are formed. Forming a conductive film on the second interlayer insulating film; forming a first interlayer insulating film on the conductive film; and forming a colored layer on the first interlayer insulating film A step of forming a first insulating film on the colored layer so as to cover the conductive film and the colored layer, a step of forming a contact hole penetrating the first insulating film, and the contact hole Forming a pixel electrode electrically connected to the conductive film through the first insulating film, and having a first protruding portion protruding upward on the substrate. 2 In the step of forming the insulating film, the pixel electrode is directed to the substrate. When viewed from the direction, the first projecting portion is disposed in a region where the contact hole is formed and is not disposed in a region overlapping with the colored layer, and the colored layer is first on the first insulating film side. And a second surface on the substrate side, wherein a distance between the substrate and the bottom of the contact hole is smaller than a distance between the substrate and the first surface, It is larger than the distance between the second surface.
In addition, in order to solve the above-described problem, the second electro-optical device manufacturing method according to the present invention forms a second insulating film having a first protruding portion protruding toward the upper layer side on the substrate. A step of forming a conductive film on the upper layer side of the second insulating film, a step of forming a colored layer on the upper layer side of the conductive film, and the conductive film and the colored layer on the upper layer side of the colored layer. A step of forming a first insulating film so as to cover the pixel, a step of opening a contact hole through the first insulating film, and a pixel electrically connected to the conductive film through the contact hole Forming an electrode on the first insulating film, and in the step of forming the second insulating film, the first projecting portion is disposed in a region where the contact hole is formed and the colored layer is formed. Do not place in overlapping areas.

本発明の第2の電気光学装置の製造方法によれば、第2絶縁膜における第1突出部の高さを調整することで、コンタクトホールの深さを調整することができる。従って、第1の電気光学装置の製造方法と同様に、アスペクト比を低く調整することで、コンタクト抵抗が高くなるのを防止できる。   According to the second method for manufacturing an electro-optical device of the present invention, the depth of the contact hole can be adjusted by adjusting the height of the first protrusion in the second insulating film. Accordingly, it is possible to prevent the contact resistance from increasing by adjusting the aspect ratio to be low, as in the first method for manufacturing the electro-optical device.

本発明のさらに別の一態様の電気光学装置の製造方法は、基板に、上側に向かって突出する第2突出部を形成する工程と、第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜の上に導電膜を形成する工程と、前記導電膜の上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜の上に着色層を形成する工程と、前記着色層の上に前記導電膜及び前記着色層を覆うように第1絶縁膜を形成する工程と、前記第1絶縁膜を貫通するコンタクトホールを開孔する工程と、前記コンタクトホールを介して前記導電膜に電気的に接続された画素電極を前記第1絶縁膜の上に形成する工程と、を備え、前記基板に、上側に向かって突出する第2突出部を形成する工程では、前記画素電極から前記基板に向かう方向から見て、前記第2突出部を前記コンタクトホールが形成される領域に配置すると共に前記着色層と重なる領域には配置せず、前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きいことを特徴とする。
また、上記の本発明に係る第3の電気光学装置の製造方法は上記課題を解決するために、基板に、上層側に向かって突出する第2突出部を形成する工程と、前記基板上に、導電膜を形成する工程と、前記導電膜より上層側に着色層を形成する工程と、前記着色層より上層側に、前記導電膜及び前記着色層を覆うように、第1絶縁膜を形成する工程と、前記第1絶縁膜を貫通してコンタクトホールを開孔する工程と、前記コンタクトホールを介して前記導電膜に電気的に接続された画素電極を前記第1絶縁膜上に形成する工程とを備え、前記第2突出部を形成する工程では、前記第2突出部を、前記コンタクトホールが形成される領域に配置すると共に前記着色層と重なる領域には配置しない。
According to still another aspect of the invention, the method of manufacturing the electro-optical device includes a step of forming a second protruding portion protruding upward on the substrate, a step of forming a second interlayer insulating film, and the second method. forming a conductive film on the interlayer insulating film, forming a first interlayer insulating film on the conductive film, forming a colored layer on the first interlayer insulating film, the colored forming a first insulating film to cover the conductive layer and the colored layer on the layer, a step of opening a contact hole penetrating the first insulating layer, said conductive through the contact hole comprising a step of forming an electrical connection to a pixel electrode film on the first insulating film, and the substrate, in the step of forming a second protrusion protruding toward the upper side, the pixel electrode when viewed from a direction toward the substrate from the said second projecting portion Not disposed in the region overlapping with the colored layer as well as arranged in an area contact hole is formed, the colored layer has a first surface on a side of the first insulating film, first on the side of the substrate 2 A distance between the substrate and the bottom of the contact hole is smaller than a distance between the substrate and the first surface and greater than a distance between the substrate and the second surface. It is characterized by.
Further, in order to solve the above problems, the third electro-optical device manufacturing method according to the present invention includes a step of forming, on the substrate, a second protruding portion that protrudes toward the upper layer side. Forming a conductive film; forming a colored layer above the conductive film; and forming a first insulating film on the upper layer side of the colored layer so as to cover the conductive film and the colored layer. Forming a contact hole through the first insulating film, and forming a pixel electrode electrically connected to the conductive film through the contact hole on the first insulating film. In the step of forming the second projecting portion, the second projecting portion is disposed in a region where the contact hole is formed and is not disposed in a region overlapping the colored layer.

本発明の第3の電気光学装置の製造方法によれば、第2突出部の高さを調整することで、コンタクトホールの深さを調整することができる。従って、第1又は第2の電気光学装置の製造方法と同様に、アスペクト比を低く調整することで、コンタクト抵抗が高くなるのを防止できる。   According to the third method for manufacturing an electro-optical device of the present invention, the depth of the contact hole can be adjusted by adjusting the height of the second protrusion. Accordingly, as in the first or second electro-optical device manufacturing method, the contact resistance can be prevented from increasing by adjusting the aspect ratio to be low.

本発明のこのような作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図2は、図1のH−H'断面図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. Here, FIG. 1 is a schematic plan view of the liquid crystal device as seen from the side of the counter substrate together with the components formed on the TFT array substrate, and FIG. 2 is a schematic diagram of HH ′ of FIG. It is sectional drawing.

図1及び図2において、液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる透明基板である。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, the liquid crystal device is composed of a TFT array substrate 10 and a counter substrate 20 which are arranged to face each other. The TFT array substrate 10 is a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate. The counter substrate 20 is also a transparent substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided in a seal material provided in a seal region around the image display region 10a. 52 are bonded to each other.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. The liquid crystal device according to this embodiment is small and suitable for performing enlarged display for a light valve of a projector.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101及びサンプリング回路7、走査線駆動回路104、外部回路接続端子102が夫々形成される。   On the TFT array substrate 10, a data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a.

TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置される。   In the peripheral region on the TFT array substrate 10, the data line driving circuit 101 and the external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side from the seal region. Further, a region located on the inner side of the seal region in the peripheral region on the TFT array substrate 10 is covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. Thus, the sampling circuit 7 is arranged.

また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられている。   In the peripheral region on the TFT array substrate 10, vertical conduction terminals 106 are disposed in regions facing the four corners of the counter substrate 20, and vertical conduction is provided between the TFT array substrate 10 and the counter substrate 20. A material is provided corresponding to the vertical conduction terminal 106 and electrically connected to the terminal 106.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。本実施形態では、TFTアレイ基板10上の積層構造は、着色層をも有する。画素電極9a上には、配向膜16が形成されている。尚、本実施形態では、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. In the image display area 10a, pixel electrodes 9a are provided in a matrix on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. In the present embodiment, the stacked structure on the TFT array substrate 10 also has a colored layer. An alignment film 16 is formed on the pixel electrode 9a. In the present embodiment, the pixel switching element may be constituted by various transistors, TFD, or the like in addition to the TFT.

他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。   On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. A counter electrode 21 made of a transparent material such as ITO is formed on the light shielding film 23 (below the light shielding film 23 in FIG. 2) so as to face the plurality of pixel electrodes 9a. An alignment film 22 is formed on the upper side (below the counter electrode 21 in FIG. 2).

液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. A liquid crystal storage capacitor is formed between the pixel electrode 9 a and the counter electrode 21 by applying a voltage to each of the liquid crystal devices during driving.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。   Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, an electrical configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素部Pxは夫々、例えばR用、G用及びB用の3種のサブ画素部Psr、Psg及びPsbを含む。詳細は後述するが、R用サブ画素部Psrは、赤色、緑色及び青色の3原色のうち赤色に相当する光を出射可能なように、赤色用の着色層を有し、G用サブ画素部Psgは、3原色のうち緑色に相当する光を出射可能なように、緑色用の着色層を有し、B用サブ画素部Psbは、3原色のうち青色に相当する光を出射可能なように、青色用の着色層を有する。R用、G用及びB用サブ画素部Psr、Psg及びPsbは夫々、好ましくは概ね同様の構成を有する。従って、着色層自体も、R用、G用及びB用サブ画素部Psr、Psg及びPsbの各々において、好ましくは概ね同様の構成を有する。以下では、R用、G用及びB用の3種のサブ画素部Psr、Psg及びPsbの各々を区別しないで、単に「サブ画素部」と称して説明することもある。   In FIG. 3, the plurality of pixel portions Px formed in a matrix that form the image display region 10a include, for example, three types of sub-pixel portions Psr, Psg, and Psb for R, G, and B, respectively. Although details will be described later, the R sub-pixel unit Psr includes a red coloring layer so that light corresponding to red among the three primary colors of red, green, and blue can be emitted, and the G sub-pixel unit Psg has a green colored layer so that light corresponding to green among the three primary colors can be emitted, and the B sub-pixel portion Psb can emit light corresponding to blue among the three primary colors. And a blue colored layer. The R, G, and B subpixel portions Psr, Psg, and Psb each preferably have substantially the same configuration. Accordingly, the colored layer itself preferably has substantially the same configuration in each of the R, G, and B sub-pixel portions Psr, Psg, and Psb. Hereinafter, each of the three types of sub-pixel portions Psr, Psg, and Psb for R, G, and B may be simply referred to as “sub-pixel portions” without being distinguished from each other.

図3において、サブ画素部Psr、Psg及びPsbの各々には、画素電極9a及び本発明に係る「トランジスタ」の一例としてのTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9a and a TFT 30 as an example of the “transistor” according to the present invention are formed in each of the sub-pixel portions Psr, Psg, and Psb. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during operation of the liquid crystal device. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.

TFT30のゲートに走査線3aが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 3a is electrically connected to the gate of the TFT 30, and the liquid crystal device according to the present embodiment applies the scanning signals G1, G2,..., Gm to the scanning line 3a in a pulsed manner in this order at a predetermined timing. It is configured to apply line-sequentially. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the TFT 30 as a switching element for a certain period. It is written at a predetermined timing. Image signals S 1, S 2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9 a are held for a certain period with the counter electrode formed on the counter substrate.

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

また、サブ画素部Psr、Psg及びPsbにおいて、着色層を介して赤色、緑色及び青色に相当する光が出射されることで、画素部Px毎にカラー表示を行うことが可能となる。   Further, in the sub-pixel portions Psr, Psg, and Psb, light corresponding to red, green, and blue is emitted through the colored layer, so that color display can be performed for each pixel portion Px.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと電気的に並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added electrically in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). ing. The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is electrically connected in parallel with the pixel electrode 9a and connected to the drain of the TFT 30, and the other electrode is connected to a fixed potential capacitor line 300 so as to have a constant potential. According to the storage capacitor 70, the potential holding characteristic in the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved.

次に、上述の動作を実現するサブ画素部の具体的な構成について、図4及び図5を参照して説明する。ここに図4は、サブ画素部の平面図である。図5は、図4のA−A’線断面図である。尚、図4及び図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点は、後述する各図についても同様である。図4及び図5では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。   Next, a specific configuration of the sub-pixel unit that realizes the above-described operation will be described with reference to FIGS. FIG. 4 is a plan view of the sub-pixel portion. FIG. 5 is a cross-sectional view taken along the line A-A ′ of FIG. 4. In FIGS. 4 and 5, the scale of each layer / member is different for each layer / member to have a size that can be recognized on the drawing. This also applies to each drawing described later. In FIG. 4 and FIG. 5, for convenience of explanation, illustration of a portion located above the pixel electrode 9a is omitted.

図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線3aが設けられている。即ち、走査線3aは、X方向に沿って延びており、データ線6aは、走査線3aと交差するように、Y方向に沿って延びている。走査線3a及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。   In FIG. 4, a plurality of pixel electrodes 9 a are provided in a matrix on the TFT array substrate 10. Data lines 6a and scanning lines 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. That is, the scanning line 3a extends along the X direction, and the data line 6a extends along the Y direction so as to intersect the scanning line 3a. A pixel switching TFT 30 is provided at each of the locations where the scanning line 3a and the data line 6a intersect each other.

走査線3a、データ線6a、蓄積容量70、下側遮光膜11a、中継層93及びTFT30は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線3a、データ線6a、蓄積容量70、中継層93、下側遮光膜11a及びTFT30は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。一方、開口領域には、画素電極9aと共に着色層Cfが設けられている。   The scanning line 3a, the data line 6a, the storage capacitor 70, the lower light-shielding film 11a, the relay layer 93, and the TFT 30 are viewed on the TFT array substrate 10 in plan view, that is, an opening area of each pixel corresponding to the pixel electrode 9a (ie, In each pixel, the pixel is disposed in a non-opening region surrounding a region where light that actually contributes to display is transmitted or reflected. That is, the scanning line 3a, the data line 6a, the storage capacitor 70, the relay layer 93, the lower light shielding film 11a, and the TFT 30 are not in the opening area of each pixel but in the non-opening area so as not to disturb the display. Has been placed. On the other hand, a colored layer Cf is provided in the opening region together with the pixel electrode 9a.

図4及び図5において、TFT30は、半導体層1aと、走査線3aの一部として形成されたゲート電極3bとを含んで構成されている。   4 and 5, the TFT 30 includes a semiconductor layer 1a and a gate electrode 3b formed as a part of the scanning line 3a.

半導体層1aは、例えば膜厚が50nmとして、例えばポリシリコンから形成される。半導体層1aは、Y方向に沿ったチャネル長を有するチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。   The semiconductor layer 1a is formed of, for example, polysilicon with a film thickness of, for example, 50 nm. The semiconductor layer 1a includes a channel region 1a ′ having a channel length along the Y direction, a data line side LDD region 1b, a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side source / drain region 1e. . That is, the TFT 30 has an LDD structure.

データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。   The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a '. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are impurities formed by implanting impurities into the semiconductor layer 1a by, for example, ion implantation. It is an area. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the source region and the drain region can be reduced, and a decrease in the on-current flowing when the TFT 30 is operating can be suppressed. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity implantation is performed in the data line side LDD region 1b and the pixel electrode side LDD region 1c. A self-alignment type in which the data line side source / drain region and the pixel electrode side source / drain region are formed by implanting the concentration may be used.

図4及び図5において、ゲート電極3bは、走査線3aの一部として、例えば膜厚が350nmとして形成されている。走査線3aは、X方向に沿って延びるように形成されている。走査線3aのうちチャネル領域1a’と重なる部分がゲート電極3bとして機能する。ゲート電極3b及び半導体層1a間は、ゲート絶縁膜2によって絶縁されている。   4 and 5, the gate electrode 3b is formed as a part of the scanning line 3a, for example, with a film thickness of 350 nm. The scanning line 3a is formed so as to extend along the X direction. A portion of the scanning line 3a that overlaps the channel region 1a 'functions as the gate electrode 3b. The gate electrode 3b and the semiconductor layer 1a are insulated by the gate insulating film 2.

図4及び図5において、TFTアレイ基板10上のTFT30よりも下地絶縁膜12を介して下層側には、下側遮光膜11aが格子状に設けられている。下側遮光膜11aは、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、TFTアレイ基板10側から装置内に入射する戻り光からTFT30のチャネル領域1a’及びその周辺を遮光する。下側遮光膜11aは、例えば膜厚が200nmとして形成される。   4 and 5, a lower light shielding film 11a is provided in a lattice pattern on the lower layer side of the TFT 30 on the TFT array substrate 10 with the base insulating film 12 interposed therebetween. The lower light-shielding film 11a is reflected from the back surface of the TFT array substrate 10 or light emitted from another liquid crystal device by a multi-plate projector or the like and penetrates the combined optical system, and enters the device from the TFT array substrate 10 side. The channel region 1a ′ of the TFT 30 and its surroundings are shielded from incident return light. The lower light shielding film 11a is formed with a film thickness of 200 nm, for example.

図5において、下地絶縁膜12は、本発明に係る「第2絶縁膜」の一例であり、下側遮光膜11aからTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。   In FIG. 5, the base insulating film 12 is an example of the “second insulating film” according to the present invention, and is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11 a. Thus, the TFT array substrate 10 has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10 and dirt remaining after cleaning.

本実施形態では、下地絶縁膜12において、それよりも上層側において、画素電極9aと中継層93との電気的接続を行うためのコンタクトホール85が形成される領域に、上層側に向かって突出する第1突出部12aが形成されている。また、第1突出部12a上には、2種の調整膜1f及び3cが積層されている。2種の調整膜1f及び3cのうち一方の調整膜1fは、例えば半導体層1aと同一膜により形成され、2種の調整膜1f及び3cのうち他方の調整膜3cは、例えばゲート電極3bと同一膜により形成されている。   In the present embodiment, the base insulating film 12 protrudes toward the upper layer side in the region where the contact hole 85 for electrical connection between the pixel electrode 9a and the relay layer 93 is formed on the upper layer side. The 1st protrusion part 12a to be formed is formed. Also, two types of adjustment films 1f and 3c are stacked on the first projecting portion 12a. One of the two types of adjusting films 1f and 3c is formed of, for example, the same film as the semiconductor layer 1a, and the other of the two types of adjusting films 1f and 3c is formed of, for example, the gate electrode 3b. It is formed of the same film.

第1突出部12a及び2種の調整膜1f及び3cにより、TFTアレイ基板10上において、コンタクトホール85が形成される領域には凸部35が形成されている。   By the first projecting portion 12a and the two kinds of adjusting films 1f and 3c, a convex portion 35 is formed in the region where the contact hole 85 is formed on the TFT array substrate 10.

図5において、TFTアレイ基板10上のTFT30よりも層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。   In FIG. 5, a storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the interlayer insulating film 41.

蓄積容量70は、下部容量電極71と上部容量電極300aが誘電体膜75を介して対向配置されることにより形成されている。   The storage capacitor 70 is formed by disposing the lower capacitor electrode 71 and the upper capacitor electrode 300a so as to face each other with the dielectric film 75 therebetween.

上部容量電極300aは、図3又は図4に示す容量線300の一部として形成されている。容量線300は、その詳細な構成については図示を省略するが、画素電極9aが配置された画像表示領域10aからその周囲に延設されている。上部容量電極300aは、容量線300を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。   The upper capacitor electrode 300a is formed as a part of the capacitor line 300 shown in FIG. 3 or FIG. Although the detailed configuration of the capacitor line 300 is not shown, the capacitor line 300 extends from the image display region 10a in which the pixel electrode 9a is disposed to the periphery thereof. The upper capacitor electrode 300a is a fixed potential side capacitor electrode that is electrically connected to a constant potential source via the capacitor line 300 and maintained at a fixed potential.

下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83を介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、コンタクトホール84を介して中継層93に電気的に接続されている。更に、中継層93は、コンタクトホール85を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接続を中継する。   The lower capacitor electrode 71 is a pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the lower capacitor electrode 71 is electrically connected to the pixel electrode side source / drain region 1 e through the contact hole 83 and electrically connected to the relay layer 93 through the contact hole 84. Yes. Further, the relay layer 93 is electrically connected to the pixel electrode 9 a through the contact hole 85. That is, the lower capacitor electrode 71 relays the electrical connection between the pixel electrode side source / drain region 1e and the pixel electrode 9a together with the relay layer 93.

図5において、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a及び中継層93が設けられている。   In FIG. 5, a data line 6 a and a relay layer 93 are provided on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the interlayer insulating film 42.

データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、層間絶縁膜41、ゲート絶縁膜2、誘電体膜75及び層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。   The data line 6a is electrically connected to the data line side source / drain region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the interlayer insulating film 41, the gate insulating film 2, the dielectric film 75, and the interlayer insulating film. Has been.

中継層93は、本発明に係る「導電膜」の一例であり、層間絶縁膜42上においてデータ線6aと同層に形成されている。中継層93は、層間絶縁膜42を貫通して開孔されたコンタクトホール84を介して下部容量電極71と電気的に接続される。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。   The relay layer 93 is an example of the “conductive film” according to the present invention, and is formed in the same layer as the data line 6 a on the interlayer insulating film 42. The relay layer 93 is electrically connected to the lower capacitor electrode 71 through a contact hole 84 opened through the interlayer insulating film 42. For the data line 6a and the relay layer 93, a thin film made of a conductive material such as a metal film is formed on the interlayer insulating film 42 using a thin film forming method, and the thin film is partially removed, that is, patterned. Thus, they are formed apart from each other. Therefore, since the data line 6a and the relay layer 93 can be formed in the same process, the manufacturing process of the device can be simplified.

図4及び図5に示すように、層間絶縁膜43上には、開口領域において着色層Cfが形成されている。更に、着色層Cfより上層側に、本発明に係る「第1絶縁膜」の一例としてのパシベーション層44が形成されている。パシベーション層44の上側表面は、CMP等の平坦化処理が施されている。   As shown in FIGS. 4 and 5, a colored layer Cf is formed on the interlayer insulating film 43 in the opening region. Further, a passivation layer 44 as an example of the “first insulating film” according to the present invention is formed above the colored layer Cf. The upper surface of the passivation layer 44 is subjected to a planarization process such as CMP.

図5において、画素電極9aは、パシベーション層44上に形成されている。画素電極9aは、下部容量電極71、コンタクトホール83、84及び85並びに中継層93を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。   In FIG. 5, the pixel electrode 9 a is formed on the passivation layer 44. The pixel electrode 9a is electrically connected to the pixel electrode side source / drain region 1e of the semiconductor layer 1a through the lower capacitor electrode 71, the contact holes 83, 84 and 85, and the relay layer 93.

コンタクトホール85は、パシベーション層44及び層間絶縁膜43を貫通して開孔される。コンタクトホール85内には中継層93の表面が露出される。コンタクトホール85の内壁にITO等の画素電極9aを構成する導電材料が成膜され、画素電極9a及び中継層93は互いに電気的に接続される。   The contact hole 85 is opened through the passivation layer 44 and the interlayer insulating film 43. The surface of the relay layer 93 is exposed in the contact hole 85. A conductive material constituting the pixel electrode 9a such as ITO is formed on the inner wall of the contact hole 85, and the pixel electrode 9a and the relay layer 93 are electrically connected to each other.

画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。本実施形態では、上述したようにパシベーション層44の上側表面はCMP等の平坦化処理が施されているため、例えば、画素電極9a上に設けられる配向膜表面に凹凸が生じるのを低減できる。これにより、液晶層50(図2参照)における液晶分子の配向不良の発生を抑制できる。   An alignment film subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a. In the present embodiment, as described above, since the upper surface of the passivation layer 44 is subjected to a planarization process such as CMP, it is possible to reduce the occurrence of unevenness on the surface of the alignment film provided on the pixel electrode 9a, for example. Thereby, generation | occurrence | production of the orientation defect of the liquid crystal molecule in the liquid crystal layer 50 (refer FIG. 2) can be suppressed.

以上に説明したサブ画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかるサブ画素部を含む画素部が、図3を参照して説明したように周期的に形成されている。   The configuration of the sub-pixel unit described above is common to each pixel unit as shown in FIG. In the image display region 10a (see FIG. 1), pixel portions including such sub-pixel portions are periodically formed as described with reference to FIG.

ここで、本実施形態に対する比較例について、図6を参照して説明する。ここに図6は、比較例について、サブ画素部における図5に対応する断面部分の構成を示す断面図である。以下では、図4又は図5を参照して説明した本実施形態のサブ画素部の構成と異なる点についてのみ詳細に説明し、同様の構成については、図6中図4又は図5と同一の符号を付して示し、その説明を省略することもある。   Here, a comparative example with respect to the present embodiment will be described with reference to FIG. FIG. 6 is a cross-sectional view showing a configuration of a cross-sectional portion corresponding to FIG. 5 in the sub-pixel portion in the comparative example. Hereinafter, only differences from the configuration of the sub-pixel unit of the present embodiment described with reference to FIG. 4 or 5 will be described in detail, and the same configuration is the same as FIG. 4 or 5 in FIG. Reference numerals may be given and description thereof may be omitted.

比較例においては、図4又は図5を参照して説明した凸部35は設けられていない。即ち、コンタクトホール85が形成される領域に、下地絶縁膜12には図5に示すような第1突出部12aは形成されず、且つ図5に示す調整膜1f及び3cも形成されていない。   In the comparative example, the convex portion 35 described with reference to FIG. 4 or 5 is not provided. That is, in the region where the contact hole 85 is formed, the first projecting portion 12a as shown in FIG. 5 is not formed in the base insulating film 12, and the adjustment films 1f and 3c shown in FIG. 5 are not formed.

ここに、図5又は図6において、着色層Cfは、例えば1.5μm程度の比較的大きい膜厚を有する。従って、図6において、コンタクトホール85の深さd1も着色層Cfの膜厚に応じて、比較的大きくなる。よって、コンタクトホール85におけるアスペクト比を1程度とするためには、コンタクトホール85の深さd1に応じて、コンタクトホールの径r1も比較的大きい値に調整する必要が生じる。   Here, in FIG. 5 or FIG. 6, the colored layer Cf has a relatively large film thickness of, for example, about 1.5 μm. Therefore, in FIG. 6, the depth d1 of the contact hole 85 also becomes relatively large according to the film thickness of the colored layer Cf. Therefore, in order to set the aspect ratio of the contact hole 85 to about 1, it is necessary to adjust the diameter r1 of the contact hole to a relatively large value according to the depth d1 of the contact hole 85.

しかし、液晶装置の小型化が要請される場合、コンタクトホール85の径r1を調整するのは困難となる。コンタクトホール85の径r1は、例えば1μm以下とすることが設計上求められることもある。よって、コンタクトホール85におけるアスペクト比が1より高くならざるを得ない事態が生じるため、コンタクト抵抗も高くなる不具合が生じる。その結果、画素電極9aへの画像信号の供給が充分に行われなくなる等の問題が生じ、液晶装置における表示品位も劣化するおそれがある。   However, when downsizing of the liquid crystal device is required, it is difficult to adjust the diameter r1 of the contact hole 85. For example, the diameter r1 of the contact hole 85 may be required to be 1 μm or less. Therefore, a situation occurs in which the aspect ratio in the contact hole 85 has to be higher than 1, which causes a problem of increasing the contact resistance. As a result, problems such as insufficient supply of image signals to the pixel electrodes 9a occur, and the display quality of the liquid crystal device may also deteriorate.

これに対して本実施形態では、図5において、TFTアレイ基板10の基板面に対して垂直方向、即ち画素電極9a等が作り込まれる積層構造の厚さ方向において、中継層93の少なくともコンタクトホール85を介して画素電極9aと電気的に接続される部分は、凸部35の高さ分だけ上層側に向かって相対的に高い位置に配置される。よって、図6に示すような比較例の構成と比較して、コンタクトホール85の底を、中継層93の位置に応じて、上層側に向かって相対的に高い位置に配置することが可能となる。従って、凸部35の高さ、即ち第1突出部12aの高さに加えて若しくは代えて調整膜1f若しくは3cの膜厚を調整することで、コンタクトホール85の深さd0を調整することが可能となる。   On the other hand, in this embodiment, in FIG. 5, at least the contact hole of the relay layer 93 is perpendicular to the substrate surface of the TFT array substrate 10, that is, in the thickness direction of the laminated structure in which the pixel electrode 9a and the like are formed. A portion that is electrically connected to the pixel electrode 9 a via 85 is disposed at a relatively high position toward the upper layer side by the height of the convex portion 35. Therefore, as compared with the configuration of the comparative example as shown in FIG. 6, the bottom of the contact hole 85 can be disposed at a relatively high position toward the upper layer side according to the position of the relay layer 93. Become. Therefore, the depth d0 of the contact hole 85 can be adjusted by adjusting the film thickness of the adjustment film 1f or 3c in addition to or instead of the height of the protrusion 35, that is, the height of the first protrusion 12a. It becomes possible.

従って、コンタクトホール85の径r0を調整することが困難な場合でも、コンタクトホール85の深さd0を調整することで、アスペクト比をより容易に調整することができる。その結果、アスペクト比を1以下として、コンタクトホール85におけるコンタクト抵抗を調整することが可能となる。従って、アスペクト比を低く調整することで、コンタクト抵抗が高くなるのを防止できる。   Therefore, even when it is difficult to adjust the diameter r0 of the contact hole 85, the aspect ratio can be adjusted more easily by adjusting the depth d0 of the contact hole 85. As a result, the contact resistance in the contact hole 85 can be adjusted by setting the aspect ratio to 1 or less. Therefore, it is possible to prevent the contact resistance from increasing by adjusting the aspect ratio to be low.

ここに、2種の調整膜1f及び3cは、既に説明したように、半導体層1a及びゲート電極3bの各々と同一膜により形成される。よって、2種の調整膜1f及び3cを、TFT30と同一機会に形成することができるため、サブ画素部における積層構造及びその製造プロセスをより簡略化させることができる。   Here, the two types of adjusting films 1f and 3c are formed of the same film as each of the semiconductor layer 1a and the gate electrode 3b, as already described. Therefore, since the two types of adjusting films 1f and 3c can be formed at the same opportunity as the TFT 30, the stacked structure in the sub-pixel portion and the manufacturing process thereof can be further simplified.

以上説明したような本実施形態によれば、液晶装置をより容易に小型化し、且つコンタクト抵抗が高くなることで表示品位が劣化するのを防止することが可能となる。   According to the present embodiment as described above, the liquid crystal device can be more easily downsized and the display quality can be prevented from being deteriorated by increasing the contact resistance.

次に、上述した本実施形態に係る液晶装置の製造方法について、図7及び図8を参照して説明する。ここに図7及び図8は、製造プロセスの各工程における図5に示す断面の構成を、順を追って示す工程図である。尚、以下においては、サブ画素部において、TFTアレイ基板10上に形成される、データ線6a、走査線3a、TFT30や蓄積容量70等の製造工程について特に詳しく説明することとし、対向基板20上に形成される配向膜22や対向電極21等の製造工程等に関しては、説明を省略することとする。   Next, a method for manufacturing the liquid crystal device according to this embodiment described above will be described with reference to FIGS. FIG. 7 and FIG. 8 are step diagrams sequentially showing the configuration of the cross section shown in FIG. 5 in each step of the manufacturing process. In the following, the manufacturing process of the data line 6a, the scanning line 3a, the TFT 30, the storage capacitor 70 and the like formed on the TFT array substrate 10 in the sub-pixel portion will be described in detail. Description of the manufacturing process and the like of the alignment film 22 and the counter electrode 21 formed in will be omitted.

図7(a)の工程では、TFTアレイ基板10上において、下側遮光膜11aを形成した後、常圧又は減圧CVD法等により下地絶縁膜12を形成する。その後、下地絶縁膜12に対して例えばフォトリソグラフィ法及びエッチング処理を施して、図4及び図5を参照して上述したコンタクトホール85が形成される領域に、第1突出部12aを形成する。   7A, after the lower light-shielding film 11a is formed on the TFT array substrate 10, the base insulating film 12 is formed by atmospheric pressure or reduced pressure CVD. Thereafter, for example, a photolithography method and an etching process are performed on the base insulating film 12 to form the first protrusion 12a in the region where the contact hole 85 described above with reference to FIGS. 4 and 5 is formed.

続いて、図7(b)の工程では、半導体層1a、ゲート絶縁膜2、走査線3aを順次に形成する。この際、走査線3aの一部として一体的にゲート電極3bが形成され、TFT30が形成される。尚、各工程には、通常の半導体集積化技術を用いることができる。また、TFT30と同一機会に2種の調整膜1f及び3cを、図4及び図5を参照して上述したコンタクトホール85が形成される領域に形成する。   Subsequently, in the process of FIG. 7B, the semiconductor layer 1a, the gate insulating film 2, and the scanning line 3a are sequentially formed. At this time, the gate electrode 3b is integrally formed as a part of the scanning line 3a, and the TFT 30 is formed. In each step, a normal semiconductor integration technique can be used. Further, on the same occasion as the TFT 30, two types of adjustment films 1f and 3c are formed in a region where the contact hole 85 described above with reference to FIGS. 4 and 5 is formed.

続いて、図7(c)の工程では、TFTアレイ基板10の全面に層間絶縁膜41を形成した後、蓄積容量70を形成する。より具体的には、層間絶縁膜41にコンタクトホール83を開孔した後、下部容量電極71、誘電体膜75及び上部容量電極300aを順次に形成する。この際、下部容量電極71は、コンタクトホール83によって画素電極側ソースドレイン領域1eとひとつながりに接続する。また、上部容量電極300aと一体的に容量線300(図3及び図4参照)を形成する。   Subsequently, in the process of FIG. 7C, after the interlayer insulating film 41 is formed on the entire surface of the TFT array substrate 10, the storage capacitor 70 is formed. More specifically, after the contact hole 83 is opened in the interlayer insulating film 41, the lower capacitor electrode 71, the dielectric film 75, and the upper capacitor electrode 300a are sequentially formed. At this time, the lower capacitor electrode 71 is connected to the pixel electrode side source / drain region 1 e through the contact hole 83. Further, the capacitor line 300 (see FIGS. 3 and 4) is formed integrally with the upper capacitor electrode 300a.

続いて、図8(a)の工程では、TFTアレイ基板10の全面に層間絶縁膜42を形成した後、コンタクトホール81及び84を開孔し、データ線6a及び中継層93を形成する。データ線6aは、コンタクトホール81によってデータ線側ソースドレイン領域1dとひとつながりに接続する。中継層93は、コンタクトホール84によって下部容量電極71とひとつながりに接続する。   8A, after the interlayer insulating film 42 is formed on the entire surface of the TFT array substrate 10, the contact holes 81 and 84 are opened, and the data line 6a and the relay layer 93 are formed. The data line 6a is connected to the data line side source / drain region 1d through a contact hole 81. The relay layer 93 is connected to the lower capacitor electrode 71 through a contact hole 84.

続いて、図8(b)の工程では、TFTアレイ基板10の全面に層間絶縁膜43を形成した後、着色層Cfを形成する。その後、パシベーション層44を形成する。この際、パシベーション層44の上側表面にCPM等の平坦化処理を施す。その後、コンタクトホール85を開孔し、続いて画素電極9a(図5参照)を形成する。画素電極9aをコンタクトホール85内部にも形成することにより、画素電極9aを中継層93に電気的に接続する。   8B, after forming the interlayer insulating film 43 on the entire surface of the TFT array substrate 10, the colored layer Cf is formed. Thereafter, a passivation layer 44 is formed. At this time, a planarization process such as CPM is performed on the upper surface of the passivation layer 44. Thereafter, a contact hole 85 is opened, and subsequently a pixel electrode 9a (see FIG. 5) is formed. By forming the pixel electrode 9 a also in the contact hole 85, the pixel electrode 9 a is electrically connected to the relay layer 93.

以上説明した液晶装置の製造方法によれば、上述した本実施形態に係る液晶装置を製造できる。ここで特に、調整膜1f及び3c、並びに下地絶縁膜12における第1突出部12aを形成するので、仮に、調整膜1f及び3c、並びに第1突出部を形成しない場合と比較して、コンタクトホール85の深さを小さくすることができる。よって、例えば液晶装置における開口率の向上或いは液晶装置の小型化を図るためにコンタクトホール85の径を小さくしても、アスペクト比を比較的低くすることができ、コンタクト抵抗が高くなるのを防止できる。
<変形例>
次に、上述した本実施形態の変形例について説明する。
According to the liquid crystal device manufacturing method described above, the liquid crystal device according to the present embodiment described above can be manufactured. In particular, since the adjustment films 1f and 3c and the first protrusions 12a in the base insulating film 12 are formed, the contact holes are temporarily compared to the case where the adjustment films 1f and 3c and the first protrusions are not formed. The depth of 85 can be reduced. Therefore, for example, even if the diameter of the contact hole 85 is reduced in order to improve the aperture ratio in the liquid crystal device or to reduce the size of the liquid crystal device, the aspect ratio can be made relatively low, and the contact resistance is prevented from increasing. it can.
<Modification>
Next, a modified example of the above-described embodiment will be described.

図4又は図5を参照して説明したサブ画素部について、凸部35は、第1突出部12a及び調整膜1f又は3cのいずれか一方にのみ形成されるようにしてもよい。また、調整膜は、上述したようにTFT30を構成する膜(例えば半導体層1aやゲート電極3b)と同一膜により形成されることに加えて若しくは代えて、下側遮光膜11aと同一膜により形成されるようにしてもよい。或いは、調整膜は、サブ画素部を構成する各種膜とは異なる所定の材料により別個に形成されるようにしてもよい。   In the sub-pixel portion described with reference to FIG. 4 or FIG. 5, the convex portion 35 may be formed only on one of the first protruding portion 12a and the adjustment film 1f or 3c. The adjustment film is formed of the same film as the lower light-shielding film 11a in addition to or instead of being formed of the same film as the film constituting the TFT 30 (for example, the semiconductor layer 1a and the gate electrode 3b) as described above. You may be made to do. Alternatively, the adjustment film may be formed separately from a predetermined material different from various films constituting the sub-pixel portion.

また、本発明に係る「第2絶縁膜」は、例えば、下地絶縁膜12に代えて層間絶縁膜41として、この層間絶縁膜41に、好ましくは図5に示す構成と同様に第1突出部を設けるようにしてもよい。   In addition, the “second insulating film” according to the present invention is, for example, an interlayer insulating film 41 instead of the base insulating film 12, and the first projecting portion preferably has the same structure as that shown in FIG. May be provided.

図9は、本変形例に係る一の構成について、図5に対応する断面部分の構成を示す断面図である。   FIG. 9 is a cross-sectional view showing a configuration of a cross-sectional portion corresponding to FIG. 5 for one configuration according to this modification.

図9に示すように、TFTアレイ基板10におけるコンタクトホール85が形成される領域に、例えば図5に示す構成に代えて、上層側に向かって突出する第2突出部が凸部35として形成されるようにしてもよい。或いは、このようなTFTアレイ基板10の第2突出部が、図5に示す構成に加えて、凸部35に含まれるように形成してもよい。   As shown in FIG. 9, in the region where the contact hole 85 is formed in the TFT array substrate 10, a second protruding portion that protrudes toward the upper layer side is formed as a convex portion 35 instead of the configuration shown in FIG. 5, for example. You may make it do. Alternatively, the second protruding portion of the TFT array substrate 10 may be formed so as to be included in the convex portion 35 in addition to the configuration shown in FIG.

このように構成すれば、第2突出部の高さを調整することにより、凸部35の高さを調整し、コンタクトホール85の深さを調整することが可能となる。   If comprised in this way, it will become possible to adjust the height of the convex part 35 and to adjust the depth of the contact hole 85 by adjusting the height of a 2nd protrusion part.

図10は、図9に示す本変形例の一の構成に係る製造プロセスについて、本実施形態と異なる工程に着目して、図7及び図8と同様に順を追って示す工程図である。   FIG. 10 is a process diagram showing the manufacturing process according to one configuration of the present modification shown in FIG. 9 in order as in FIGS. 7 and 8, focusing on the steps different from the present embodiment.

図10(a)の工程では、TFTアレイ基板10に対して例えばフォトリソグラフィ法及びエッチング処理を施して、図9に示すコンタクトホール85が形成される領域に、第2突出部として凸部35を形成する。   In the process of FIG. 10A, the TFT array substrate 10 is subjected to, for example, a photolithography method and an etching process, and the protrusion 35 is formed as a second protrusion in the region where the contact hole 85 shown in FIG. 9 is formed. Form.

続いて、図10(b)の工程では、下側遮光膜11a及び下地絶縁膜12を形成する。   Subsequently, in the process of FIG. 10B, the lower light shielding film 11a and the base insulating film 12 are formed.

続いて、図10(c)の工程では、TFT30を形成する。その後、図7又は図8を参照して説明した手順と同様に、層間絶縁膜41や蓄積容量70等を形成する。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図11は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
Subsequently, in the process of FIG. 10C, the TFT 30 is formed. Thereafter, similar to the procedure described with reference to FIG. 7 or FIG. 8, the interlayer insulating film 41, the storage capacitor 70, and the like are formed.
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 11 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図11に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 11, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

尚、図11を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 11, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention can be applied to a reflective liquid crystal device (LCOS) or the like.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. The manufacturing method and the electronic apparatus provided with the electro-optical device are also included in the technical scope of the present invention.

第1実施形態に係る液晶装置の概略的な平面図である。1 is a schematic plan view of a liquid crystal device according to a first embodiment. 図1のH−H'断面図である。It is HH 'sectional drawing of FIG. 第1実施形態に係る液晶装置の複数の画素部の等価回路図である。3 is an equivalent circuit diagram of a plurality of pixel units of the liquid crystal device according to the first embodiment. FIG. 第1実施形態に係る液晶装置のサブ画素部の平面図である。3 is a plan view of a sub-pixel unit of the liquid crystal device according to the first embodiment. FIG. 図4のA−A’線断面図である。FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. 比較例について、サブ画素部における図5に対応する断面部分の構成を示す断面図である。It is sectional drawing which shows the structure of the cross-sectional part corresponding to FIG. 5 in a sub pixel part about a comparative example. 製造プロセスの各工程における図5に示す断面の構成を、順を追って示す工程図(その1)である。It is process drawing (the 1) which shows the structure of the cross section shown in FIG. 5 in each process of a manufacturing process later on. 製造プロセスの各工程における図5に示す断面の構成を、順を追って示す工程図(その2)である。FIG. 6 is a process diagram (part 2) illustrating the configuration of the cross section illustrated in FIG. 5 in each step of the manufacturing process in order. 本変形例に係る一の構成について、図5に対応する断面部分の構成を示す断面図である。It is sectional drawing which shows the structure of the cross-sectional part corresponding to FIG. 5 about one structure which concerns on this modification. 図9に示す本変形例に係る一の構成に係る製造プロセスについて、本実施形態と異なる工程に着目して、図7及び図8と同様に順を追って示す工程図である。FIG. 10 is a process diagram illustrating the manufacturing process according to the one configuration according to the present modification illustrated in FIG. 9 in the same manner as in FIGS. 7 and 8, focusing on processes different from the present embodiment. 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which a liquid crystal device is applied.

符号の説明Explanation of symbols

1f、3c…調整膜、12a…第1突出部、9a…画素電極、10…TFTアレイ基板、35…凸部、43…層間絶縁膜、44…パシベーション層、85…コンタクトホール、93…中継層、Px…画素部、Psr、Psg,Psb…サブ画素部、Cf…着色層   1f, 3c ... adjustment film, 12a ... first projection, 9a ... pixel electrode, 10 ... TFT array substrate, 35 ... projection, 43 ... interlayer insulation film, 44 ... passivation layer, 85 ... contact hole, 93 ... relay layer , Px: pixel portion, Psr, Psg, Psb: sub-pixel portion, Cf: colored layer

Claims (6)

基板と、
画素電極と、
前記画素電極と前記基板との間に設けられた第1絶縁膜と、
前記第1絶縁膜と前記基板との間に形成された着色層と、
前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、
前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、
前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される第1導電膜と、
前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記導電膜と前記基板との間に形成された調整膜と、
前記画素電極に前記第1導電膜及び前記第1コンタクトホールを介して電気的に接続されたトランジスタと、
を備え、
前記画素電極と前記導電膜とは前記第1コンタクトホールを介して電気的に接続され、
前記画素電極から前記基板に向かう方向から見て、前記調整膜は前記着色層と重なる領域には設けられず、
前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、
前記基板と前記第1コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きく、
前記第1導電膜は前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールを介して第2導電膜に電気的に接続され、
前記第2導電膜は前記トランジスタに電気的に接続され、
前記画素電極から前記基板に向かう方向から見て、前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールが形成される領域に、前記調整膜は配置されることを特徴とする電気光学装置。
A substrate,
A pixel electrode;
A first insulating film provided between the pixel electrode and the substrate;
A colored layer formed between the first insulating film and the substrate;
A first interlayer insulating film disposed between the colored layer and the substrate and between the first insulating film and the substrate;
A second interlayer insulating film disposed between the first interlayer insulating film and the substrate;
A first conductive film disposed between the first interlayer insulating film and the second interlayer insulating film;
An adjustment formed between the conductive film and the substrate in a region where a first contact hole opened through the first insulating film as viewed from the pixel electrode toward the substrate is formed. A membrane,
A transistor electrically connected to the pixel electrode through the first conductive film and the first contact hole;
With
The pixel electrode and the conductive film are electrically connected through the first contact hole,
When viewed from the direction from the pixel electrode toward the substrate, the adjustment film is not provided in a region overlapping the colored layer,
The colored layer has a first surface on the first insulating film side and a second surface on the substrate side;
The distance between the bottom of the substrate and the first contact hole is smaller than the distance between the substrate and the first surface, rather greater than the distance between the substrate and the second surface,
The first conductive film is electrically connected to the second conductive film through a second contact hole opened through the first interlayer insulating film,
The second conductive film is electrically connected to the transistor;
The adjustment film is disposed in a region where a second contact hole opened through the first interlayer insulating film is formed when viewed from the pixel electrode toward the substrate. Electro-optic device.
前記第1導電膜と前記基板との間に形成される第2絶縁膜をさらに備え、
前記第2絶縁膜は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第1突出部を有することを特徴とする請求項に記載の電気光学装置。
A second insulating film formed between the first conductive film and the substrate;
The second insulating film is directed toward the pixel electrode in a region where a first contact hole opened through the first insulating film is formed as viewed from the pixel electrode toward the substrate. The electro-optical device according to claim 1 , further comprising a first projecting portion projecting out.
前記基板は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第2突出部を有することを特徴とする請求項1または2に記載の電気光学装置。 The substrate protrudes toward the pixel electrode in a region where a first contact hole opened through the first insulating film as viewed from the pixel electrode toward the substrate is formed. the electro-optical device according to claim 1 or 2, characterized in that it has a second projecting portion. 基板と、
画素電極と、
前記画素電極と前記基板との間に設けられた第1絶縁膜と、
前記第1絶縁膜と前記基板との間に形成された着色層と、
前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、
前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、
前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される第1導電膜と、
前記第1導電膜と前記基板との間に形成される第2絶縁膜と、
前記画素電極に前記第1導電膜及び前記第1コンタクトホールを介して電気的に接続されたトランジスタと、
を備え、
前記第2絶縁膜は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第1突出部を有し、
前記画素電極と前記第1導電膜とは前記第1コンタクトホールを介して電気的に接続され、
前記画素電極から前記基板に向かう方向から見て、前記第1突出部は前記着色層と重なる領域には設けられず、
前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、
前記基板と前記コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きく、
前記第1導電膜は前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールを介して第2導電膜に電気的に接続され、
前記第2導電膜は前記トランジスタに電気的に接続され、
前記画素電極から前記基板に向かう方向から見て、前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールが形成される領域に、前記第1突出部は配置されることを特徴とする電気光学装置。
A substrate,
A pixel electrode;
A first insulating film provided between the pixel electrode and the substrate;
A colored layer formed between the first insulating film and the substrate;
A first interlayer insulating film disposed between the colored layer and the substrate and between the first insulating film and the substrate;
A second interlayer insulating film disposed between the first interlayer insulating film and the substrate;
A first conductive film disposed between the first interlayer insulating film and the second interlayer insulating film;
A second insulating film formed between the first conductive film and the substrate;
A transistor electrically connected to the pixel electrode through the first conductive film and the first contact hole;
With
The second insulating film is directed toward the pixel electrode in a region where a first contact hole opened through the first insulating film is formed as viewed from the pixel electrode toward the substrate. A first projecting portion projecting
The pixel electrode and the first conductive film are electrically connected through the first contact hole,
When viewed from the direction from the pixel electrode toward the substrate, the first protrusion is not provided in a region overlapping the colored layer,
The colored layer has a first surface on the first insulating film side and a second surface on the substrate side;
The distance between the bottom of the substrate and the contact hole is smaller than the distance between the substrate and the first surface, rather greater than the distance between the substrate and the second surface,
The first conductive film is electrically connected to the second conductive film through a second contact hole opened through the first interlayer insulating film,
The second conductive film is electrically connected to the transistor;
The first protrusion is disposed in a region where a second contact hole opened through the first interlayer insulating film is formed as viewed from the pixel electrode toward the substrate. An electro-optical device.
基板と、
画素電極と、
前記画素電極と前記基板との間に設けられた第1絶縁膜と、
前記第1絶縁膜と前記基板との間に形成された着色層と、
前記着色層と前記基板との間、及び前記第1絶縁膜と前記基板との間に配置された第1層間絶縁膜と、
前記第1層間絶縁膜と前記基板との間に配置された第2層間絶縁膜と、
前記第1層間絶縁膜と前記第2層間絶縁膜との間に配置される第1導電膜と、
前記画素電極に電気的に接続されたトランジスタと、
を備え、
前記基板は、前記画素電極から前記基板に向かう方向から見て前記第1絶縁膜を貫通して開孔された第1コンタクトホールが形成される領域に、前記画素電極の側に向かって突出する第2突出部を有し、
前記画素電極と前記第1導電膜とは前記第1コンタクトホールを介して電気的に接続され、
前記画素電極から前記基板に向かう方向から見て、前記第2突出部は前記着色層と重なる領域には設けられず、
前記着色層は、前記第1絶縁膜の側に第1面を有し、前記基板の側に第2面を有し、
前記基板と前記第1コンタクトホールの底との間の距離は、前記基板と前記第1面との間の距離より小さく、前記基板と前記第2面との間の距離より大きく、
前記第1導電膜は前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールを介して第2導電膜に電気的に接続され、
前記第2導電膜は前記トランジスタに電気的に接続され、
前記画素電極から前記基板に向かう方向から見て、前記第1層間絶縁膜を貫通して開孔された第2コンタクトホールが形成される領域に、前記第2突出部は配置されることを特徴とする電気光学装置。
A substrate,
A pixel electrode;
A first insulating film provided between the pixel electrode and the substrate;
A colored layer formed between the first insulating film and the substrate;
A first interlayer insulating film disposed between the colored layer and the substrate and between the first insulating film and the substrate;
A second interlayer insulating film disposed between the first interlayer insulating film and the substrate;
A first conductive film disposed between the first interlayer insulating film and the second interlayer insulating film;
A transistor electrically connected to the pixel electrode;
With
The substrate protrudes toward the pixel electrode in a region where a first contact hole opened through the first insulating film as viewed from the pixel electrode toward the substrate is formed. Having a second protrusion,
The pixel electrode and the first conductive film are electrically connected through the first contact hole,
When viewed from the direction from the pixel electrode toward the substrate, the second protrusion is not provided in a region overlapping the colored layer,
The colored layer has a first surface on the first insulating film side and a second surface on the substrate side;
The distance between the bottom of the substrate and the first contact hole is smaller than the distance between the substrate and the first surface, rather greater than the distance between the substrate and the second surface,
The first conductive film is electrically connected to the second conductive film through a second contact hole opened through the first interlayer insulating film,
The second conductive film is electrically connected to the transistor;
The second protrusion is disposed in a region where a second contact hole opened through the first interlayer insulating film is formed as viewed from the pixel electrode toward the substrate. An electro-optical device.
請求項1からのいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。 An electronic device characterized by being provided with the electro-optical device according to claim 1, any one of 5.
JP2007215761A 2007-08-22 2007-08-22 Electro-optical device and electronic apparatus Expired - Fee Related JP5298480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007215761A JP5298480B2 (en) 2007-08-22 2007-08-22 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215761A JP5298480B2 (en) 2007-08-22 2007-08-22 Electro-optical device and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2009048063A JP2009048063A (en) 2009-03-05
JP2009048063A5 JP2009048063A5 (en) 2010-08-19
JP5298480B2 true JP5298480B2 (en) 2013-09-25

Family

ID=40500316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215761A Expired - Fee Related JP5298480B2 (en) 2007-08-22 2007-08-22 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5298480B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8830436B2 (en) * 2010-12-24 2014-09-09 Japan Display West Inc. Pixel structure, display device, and electronic apparatus
JPWO2013080261A1 (en) * 2011-11-30 2015-04-27 パナソニック株式会社 Display panel and method of manufacturing display panel
US9299728B2 (en) 2011-11-30 2016-03-29 Joled Inc. Display panel and method for producing display panel
CN104571700B (en) * 2014-12-30 2017-10-13 深圳市华星光电技术有限公司 Contact panel
JP6816417B2 (en) * 2016-09-08 2021-01-20 セイコーエプソン株式会社 Electro-optics, electronic equipment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063266B2 (en) * 1991-08-30 2000-07-12 セイコーエプソン株式会社 Liquid crystal panel and manufacturing method thereof
JPH09292633A (en) * 1996-02-27 1997-11-11 Canon Inc Production of color liquid crystal display device
JPH10186404A (en) * 1996-12-27 1998-07-14 Sharp Corp Active matrix type liquid crystal display device and its production
JPH10268346A (en) * 1997-03-24 1998-10-09 Toshiba Corp Active matrix type liquid crystal display device
JP3738530B2 (en) * 1997-06-30 2006-01-25 ソニー株式会社 Color display device
JP3791225B2 (en) * 1998-02-09 2006-06-28 セイコーエプソン株式会社 Electro-optical panel and electronic equipment
JP4109413B2 (en) * 2000-12-12 2008-07-02 セイコーエプソン株式会社 Manufacturing method of substrate device
JP2004070196A (en) * 2002-08-09 2004-03-04 Nec Kagoshima Ltd Substrate for liquid crystal display, its manufacturing method, and liquid crystal display

Also Published As

Publication number Publication date
JP2009048063A (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5245333B2 (en) Electro-optical device and electronic apparatus
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP2009122253A (en) Electro-optical device and electronic equipment
JP5287100B2 (en) Electro-optical device and electronic apparatus
JP5018336B2 (en) Electro-optical device and electronic apparatus
JP5298480B2 (en) Electro-optical device and electronic apparatus
JP5499736B2 (en) Electro-optical device and electronic apparatus
JP5176814B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2009122256A (en) Electro-optical device and electronic equipment
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP6048553B2 (en) Electro-optical device and electronic apparatus
US7098979B2 (en) Electro-optical device and electronic apparatus comprising convex and projected portions formed in the alignment film at the periphery of the image display area
JP2009063958A (en) Electro-optical device and electronic apparatus
JP2007192975A (en) Electrooptical apparatus and its manufacturing method
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP2011203288A (en) Electrooptic apparatus and electronic apparatus
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP2010191408A (en) Electro-optical device and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP5182116B2 (en) Electro-optical device and electronic apparatus
JP5804113B2 (en) Electro-optical device and electronic apparatus
JP2009300477A (en) Electro-optical device and electronic apparatus
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JP2010186118A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5298480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees