JP2011221119A - Electro-optic device, electronic equipment, and manufacturing method of electro-optic device - Google Patents

Electro-optic device, electronic equipment, and manufacturing method of electro-optic device Download PDF

Info

Publication number
JP2011221119A
JP2011221119A JP2010087592A JP2010087592A JP2011221119A JP 2011221119 A JP2011221119 A JP 2011221119A JP 2010087592 A JP2010087592 A JP 2010087592A JP 2010087592 A JP2010087592 A JP 2010087592A JP 2011221119 A JP2011221119 A JP 2011221119A
Authority
JP
Japan
Prior art keywords
region
drain region
data line
pixel electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010087592A
Other languages
Japanese (ja)
Inventor
Minoru Moriwaki
稔 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010087592A priority Critical patent/JP2011221119A/en
Publication of JP2011221119A publication Critical patent/JP2011221119A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce light leak current with TFT of an electro-optic device such as a liquid crystal device.SOLUTION: An electro-optic device comprises: multiple pixel electrodes (9a) provided in a display area (10a); a data line (6a) that supplies image signals to pixel electrodes; a semiconductor layer (1a) that includes a source-drain region on the pixel electrode side (1e) that is electrically connected to the pixel electrodes, a source-drain region on the data line side (1d) that is electrically connected to the data line, and a channel region (1a') placed between the source-drain region on the pixel electrode side and the source-drain region on the data line side; and oppositely-placed gate electrodes (3b) in the channel region of the semiconductor layer via gate insulators (2a, 2b). In the semiconductor layer, the film thickness of the channel region is thinner than that of the source-drain region on the pixel electrode side and that of the source-drain region on the data line side.

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液
晶プロジェクター等の電子機器、並びに電気光学装置の製造方法の技術分野に関する。
The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, an electronic apparatus such as a liquid crystal projector including the electro-optical device, and a method of manufacturing the electro-optical device.

この種の電気光学装置として、例えば投射型表示装置の光変調手段(所謂、ライトバル
ブ)として利用されるものがある。投射型表示装置では、光源からの比較的強い光が入射
されるため、薄膜トランジスタ(TFT:Thin Film Transistor)における光リーク電流
が発生しないよう、入射光を遮る遮光膜等の遮光手段が設けられる。
As this type of electro-optical device, for example, there is one used as light modulation means (so-called light valve) of a projection display device. In the projection display device, since relatively strong light from a light source is incident, a light shielding unit such as a light shielding film that blocks incident light is provided so that a light leakage current in a thin film transistor (TFT) is not generated.

例えば特許文献1では、走査線とデータ線が交差する交差領域に画素電極側LDD領域
を重ねて配置することで、TFTの効果的な遮光を実現するという技術が開示されている
For example, Patent Document 1 discloses a technique for realizing effective light shielding of TFTs by disposing a pixel electrode side LDD region in an intersecting region where a scanning line and a data line intersect.

特開2008−203329号公報JP 2008-203329 A

しかしながら、仮に上述したような技術を用いてTFTの遮光性能を高めたとしても、
例えば斜め光等の光をTFTに完全に入射させないようにすることは極めて困難である。
即ち、遮光膜等の遮光手段による遮光効果には限界がある。従って、上述した技術には、
TFTにおける光リーク電流を十分なまでに低減できないおそれがあるという技術的問題
点がある。
However, even if the light shielding performance of the TFT is improved by using the technology as described above,
For example, it is extremely difficult to prevent light such as oblique light from completely entering the TFT.
That is, the light shielding effect by the light shielding means such as a light shielding film is limited. Therefore, the technology described above includes
There is a technical problem that the light leakage current in the TFT may not be sufficiently reduced.

本発明は、例えば上述した問題点に鑑みなされたものであり、効果的に光リーク電流を
低減可能な電気光学装置及び電子機器、並びに電気光学装置の製造方法を提供することを
課題とする。
SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device and an electronic apparatus that can effectively reduce a light leakage current, and a method for manufacturing the electro-optical device.

本発明の電気光学装置は上記課題を解決するために、表示領域に設けられた複数の画素
電極と、前記画素電極に画像信号を供給するデータ線と、前記画素電極に電気的に接続さ
れた画素電極側ソースドレイン領域、前記データ線に電気的に接続されたデータ線側ソー
スドレイン領域、並びに前記画素電極側ソースドレイン領域及び前記データ線側ソースド
レイン領域間に位置するチャネル領域を有する半導体層と、前記半導体層の前記チャネル
領域にゲート絶縁膜を介して対向配置されたゲート電極とを備え、前記半導体層は、前記
チャネル領域の膜厚が、前記画素電極側ソースドレイン領域及び前記データ線側ソースド
レイン領域の膜厚より薄くなるように形成されている。
In order to solve the above problems, an electro-optical device of the present invention is electrically connected to a plurality of pixel electrodes provided in a display region, a data line for supplying an image signal to the pixel electrodes, and the pixel electrodes. A semiconductor layer having a pixel electrode side source / drain region, a data line side source / drain region electrically connected to the data line, and a channel region located between the pixel electrode side source / drain region and the data line side source / drain region And a gate electrode disposed opposite to the channel region of the semiconductor layer with a gate insulating film interposed therebetween, wherein the semiconductor layer has a film thickness of the channel region, the pixel electrode side source / drain region and the data line It is formed to be thinner than the film thickness of the side source / drain region.

本発明の電気光学装置は、例えば、画素電極及びデータ線間を電気的に接続する画素ス
イッチング用TFTが設けられた素子基板と、画素電極に対向する対向電極が設けられた
対向基板との間に、液晶等の電気光学物質を挟持してなる。当該電気光学装置の動作時に
は、画像信号が画素電極へ選択的に供給されることで、複数の画素電極が配列された画素
領域(或いは画像表示領域)における画像表示が行われる。画像信号は、データ線及び画
素電極間に電気的に接続されたTFTがオンオフされることによって、所定のタイミング
でデータ線から画素電極に供給される。
The electro-optical device of the present invention includes, for example, between an element substrate provided with a pixel switching TFT for electrically connecting a pixel electrode and a data line, and a counter substrate provided with a counter electrode facing the pixel electrode. And an electro-optical material such as liquid crystal. During the operation of the electro-optical device, an image signal is selectively supplied to the pixel electrode, whereby image display is performed in a pixel region (or image display region) in which a plurality of pixel electrodes are arranged. The image signal is supplied from the data line to the pixel electrode at a predetermined timing by turning on and off the TFT electrically connected between the data line and the pixel electrode.

本発明では、半導体層及び該半導体層のチャネル領域とゲート絶縁膜を介して対向配置
されたゲート電極によってTFTが構成されている。ゲート電極には、例えば走査線を介
して走査信号が供給され、所定のタイミングでTFTのオンオフが切替えられる。半導体
層は、画素電極に電気的に接続された画素電極側ソースドレイン領域、データ線に電気的
に接続されたデータ線側ソースドレイン領域、並びに画素電極側ソースドレイン領域及び
データ線側ソースドレイン領域間に位置するチャネル領域を有している。
In the present invention, a TFT is constituted by a semiconductor layer and a gate electrode arranged opposite to the channel region of the semiconductor layer via a gate insulating film. For example, a scanning signal is supplied to the gate electrode via a scanning line, and the on / off state of the TFT is switched at a predetermined timing. The semiconductor layer includes a pixel electrode side source / drain region electrically connected to the pixel electrode, a data line side source / drain region electrically connected to the data line, and a pixel electrode side source / drain region and a data line side source / drain region. It has a channel region located between them.

ここで本発明では特に、半導体層におけるチャネル領域の膜厚は、画素電極側ソースド
レイン領域及びデータ線側ソースドレイン領域の膜厚より薄くなるように形成されている
。即ち、半導体層は、チャネル領域が部分的に薄くされた構成となっている。
Here, in the present invention, in particular, the film thickness of the channel region in the semiconductor layer is formed so as to be smaller than the film thickness of the pixel electrode side source / drain region and the data line side source / drain region. That is, the semiconductor layer has a configuration in which the channel region is partially thinned.

半導体層におけるチャネル領域は、半導体層の他の領域(即ち、画素電極側ソースドレ
イン領域及びデータ線側ソースドレイン領域)と比べて、光リーク電流が発生し易い領域
である。そして、この光リーク電流は、発生する領域の体積が大きいほど増加する傾向に
ある。従って、チャネル領域の膜厚を薄くするように形成すれば、体積が小さくなり、結
果的に光リーク電流を低減することができる。
The channel region in the semiconductor layer is a region where light leakage current is likely to occur as compared with other regions of the semiconductor layer (that is, the pixel electrode side source / drain region and the data line side source / drain region). The light leakage current tends to increase as the volume of the generated region increases. Therefore, if the channel region is formed so as to have a small thickness, the volume is reduced, and as a result, the light leakage current can be reduced.

他方で、半導体層における画素電極側ソースドレイン領域及びデータ線側ソースドレイ
ン領域は、画素電極及びデータ線とコンタクトホールを介して電気的に接続される。この
ため、コンタクトホールを形成する際のマージンとして、比較的膜厚が厚く形成されるこ
とが望ましい。即ち、コンタクトホールを形成する際のオーバーエッチを防止するために
、十分な膜厚を有していることが望ましい。
On the other hand, the pixel electrode side source / drain region and the data line side source / drain region in the semiconductor layer are electrically connected to the pixel electrode and the data line via a contact hole. For this reason, it is desirable to form a relatively thick film as a margin when forming the contact hole. That is, it is desirable to have a sufficient film thickness to prevent overetching when forming the contact hole.

しかるに本発明では、薄く形成されているのはチャネル領域であり、画素電極側ソース
ドレイン領域及びデータ線側ソースドレイン領域はチャネル領域より厚く形成されている
。従って、上述したような、製造時の不都合を解消することが可能である。
However, in the present invention, the channel region is formed thin, and the pixel electrode side source / drain region and the data line side source / drain region are formed thicker than the channel region. Therefore, it is possible to eliminate the disadvantages in manufacturing as described above.

以上説明したように、本発明の電気光学装置によれば、光リークを低減できると共に、
好適に装置を製造することが可能である。
As described above, according to the electro-optical device of the present invention, light leakage can be reduced,
It is possible to manufacture the apparatus suitably.

本発明の電気光学装置の一態様では、前記半導体層は、前記チャネル領域及び前記デー
タ線側ソースドレイン領域間に設けられた第1接合領域、並びに前記チャネル領域及び前
記画素電極側ソースドレイン領域間に設けられた第2接合領域を有し、前記第2接合領域
の膜厚が、前記画素電極側ソースドレイン領域及び前記データ線側ソースドレイン領域の
膜厚より薄くなるように形成されている。
In the electro-optical device according to the aspect of the invention, the semiconductor layer includes a first junction region provided between the channel region and the data line side source / drain region, and between the channel region and the pixel electrode side source / drain region. The second junction region is formed so that the thickness of the second junction region is smaller than the thickness of the pixel electrode side source / drain region and the data line side source / drain region.

この態様によれば、チャネル領域及びデータ線側ソースドレイン領域間には、例えばデ
ータ線側LDD(Lightly Doped Drain)領域として第1接合領域が設けられる。一方、
チャネル領域及び画素電極側ソースドレイン領域間には、例えば画素電極側LDD領域と
して第2接合領域が設けられる。
According to this aspect, the first junction region is provided as a data line side LDD (Lightly Doped Drain) region, for example, between the channel region and the data line side source / drain region. on the other hand,
Between the channel region and the pixel electrode side source / drain region, for example, a second junction region is provided as a pixel electrode side LDD region.

ここで特に、第2接合領域は、半導体層の他の領域と比べて光リーク電流が発生し易い
領域である。従って、第2接合領域の膜厚を薄くするように形成すれば、極めて効果的に
光リーク電流を低減することができる。
Here, in particular, the second junction region is a region where light leakage current is likely to occur as compared with other regions of the semiconductor layer. Therefore, if the film thickness of the second junction region is reduced, the light leakage current can be reduced extremely effectively.

上述した第1接合領域及び第2接合領域を備える態様では、前記半導体層は、前記第1
接合領域の膜厚が、前記画素電極側ソースドレイン領域及び前記データ線側ソースドレイ
ン領域の膜厚より薄くなるように形成されてもよい。
In the aspect including the first junction region and the second junction region described above, the semiconductor layer includes the first junction region.
The junction region may be formed to have a thickness smaller than that of the pixel electrode side source / drain region and the data line side source / drain region.

このように構成すれば、第2接合領域に加えて第1接合領域も薄く形成される。第1接
合領域も、画素電極側ソースドレイン領域及びデータ線側ソースドレイン領域と比べると
光リーク電流が発生し易い領域である。従って、第1接合領域の膜厚を薄くするように形
成すれば、より効果的に光リーク電流を低減することができる。
If comprised in this way, in addition to a 2nd junction area | region, a 1st junction area | region will also be formed thinly. The first junction region is also a region where light leakage current is likely to occur as compared with the pixel electrode side source / drain region and the data line side source / drain region. Therefore, if the film thickness of the first junction region is reduced, the light leakage current can be reduced more effectively.

本発明の電気光学装置の他の態様では、前記表示領域の周辺に位置する周辺領域に設け
られた他の半導体層を備え、前記他の半導体層は、前記チャネル領域の膜厚が、前記画素
電極側ソースドレイン領域及び前記データ線側ソースドレイン領域の膜厚より薄くなるよ
うに形成されていない。
In another aspect of the electro-optical device of the present invention, the electro-optical device includes another semiconductor layer provided in a peripheral region located around the display region, and the other semiconductor layer has a thickness of the channel region, The electrode-side source / drain region and the data line-side source / drain region are not formed thinner than the film thickness.

この態様によれば、表示領域の周辺に位置する周辺領域には、例えば駆動回路の一部と
してTFTが設けられている。そして本態様では特に、周辺領域に設けられたTFTを構
成する他の半導体層は、チャネル領域の膜厚が、画素電極側ソースドレイン領域及び前記
データ線側ソースドレイン領域の膜厚より薄くなるように形成されていない。即ち、周辺
領域の半導体層は、表示領域の半導体層とは異なる形状とされている。
According to this aspect, in the peripheral region located around the display region, for example, the TFT is provided as a part of the drive circuit. In this embodiment, in particular, in the other semiconductor layers constituting the TFT provided in the peripheral region, the film thickness of the channel region is made smaller than the film thickness of the source / drain region on the pixel electrode side and the source / drain region on the data line side. Not formed. That is, the semiconductor layer in the peripheral region has a different shape from the semiconductor layer in the display region.

周辺領域は、表示に寄与する部分ではないため光は入射されない構成となっているため
、表示領域と比べると、光リーク電流は極めて発生し難い。従って、半導体層のチャネル
領域を薄くなるように形成せずとも、光リーク電流は十分に低減された状態となっている
Since the peripheral region is not a part that contributes to the display, light is not incident on the peripheral region. Therefore, compared with the display region, the light leakage current is hardly generated. Therefore, even if the channel region of the semiconductor layer is not formed to be thin, the light leakage current is sufficiently reduced.

上述した構成によれば、半導体層のチャネル領域を薄くするのは表示領域だけで済むの
で、装置構成及び製造工程の複雑化、並びに製造コストの増大を防止することができる。
According to the configuration described above, the channel region of the semiconductor layer can be thinned only in the display region, so that the device configuration and the manufacturing process can be prevented from becoming complicated and the manufacturing cost can be prevented from increasing.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し
、その各種態様も含む)を備える。
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、
信頼性の高い投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビュ
ーファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テ
レビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の
電子機器として、例えば電子ペーパーなどの電気泳動装置等も実現することも可能である
According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided,
Various electronic devices such as a projection display device with high reliability, a television, a mobile phone, an electronic notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a video phone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の電気光学装置の製造方法は上記課題を解決するために、半導体層を形成する半
導体形成工程と、前記半導体層の上に絶縁膜を形成する工程と、前記絶縁膜において、前
記半導体層のチャネル領域となるべき領域に重なる部分を除去する第1除去工程と、前記
半導体層の前記絶縁膜から露出した部分に酸化処理を施して表面を酸化させる酸化工程と
、前記絶縁膜及び前記半導体層における前記酸化処理で酸化された部分を除去する第2除
去工程と、前記半導体層に、チャネル領域、画素電極側ソースドレイン領域及びデータ線
側ソースドレイン領域を夫々形成する領域形成工程と、前記チャネル領域に対向するよう
にゲート電極を形成するゲート電極形成工程と前記データ線側ソースドレイン領域に電気
的に接続されるようにデータ線を形成するデータ線形成工程と、前記画素電極側ソースド
レイン領域に電気的に接続されるように画素電極を形成する工程とを備える。
In order to solve the above problems, a method for manufacturing an electro-optical device of the present invention includes a semiconductor forming step of forming a semiconductor layer, a step of forming an insulating film on the semiconductor layer, and the semiconductor layer in the insulating film. A first removal step of removing a portion overlapping with a region to be a channel region, an oxidation step of oxidizing the surface of the semiconductor layer exposed from the insulating film to oxidize the surface, the insulating film and the semiconductor A second removal step of removing a portion of the layer oxidized by the oxidation treatment, a region forming step of forming a channel region, a pixel electrode side source / drain region, and a data line side source / drain region in the semiconductor layer, A gate electrode forming step for forming a gate electrode so as to face the channel region, and a data line electrically connected to the source / drain region on the data line side Comprising a data line forming step of forming, and forming a pixel electrode so as to be electrically connected to the pixel electrode side source drain regions.

本発明の電気光学装置の製造方法によれば、TFTを構成する半導体層が形成されると
、その上にSiO等を含む絶縁膜が形成される。そして、絶縁膜における半導体層のチ
ャネル領域となるべき領域と重なる部分が除去される。即ち、絶縁膜は部分的に開口され
た形状とされる。
According to the method for manufacturing an electro-optical device of the present invention, when a semiconductor layer constituting a TFT is formed, an insulating film containing SiO 2 or the like is formed thereon. And the part which overlaps with the area | region which should become a channel region of the semiconductor layer in an insulating film is removed. That is, the insulating film has a partially opened shape.

本発明では特に、絶縁膜の開口部分から酸化処理を施すことによって、露出した半導体
層の表面が酸化される。そして酸化された半導体層の表面部分は、絶縁膜と共に除去され
る。これにより、半導体層のチャネル領域となるべき領域は、他の領域よりも膜厚が薄く
なる。即ち、酸化して除去された分だけ薄くされる。
In the present invention, in particular, the exposed surface of the semiconductor layer is oxidized by performing oxidation treatment from the opening of the insulating film. Then, the surface portion of the oxidized semiconductor layer is removed together with the insulating film. As a result, the region to be the channel region of the semiconductor layer is thinner than the other regions. That is, it is thinned by the amount removed by oxidation.

半導体層には、チャネル領域、画素電極側ソースドレイン領域及びデータ線側ソースド
レイン領域が形成される。チャネル領域には、ゲート電極がゲート絶縁膜を介して対向配
置される。データ線側ソースドレイン領域には、例えばコンタクトホールを介してデータ
線が電気的に接続される。画素電極側ソースドレイン領域には、例えばコンタクトホール
を介して画素電極が電気的に接続される。
A channel region, a pixel electrode side source / drain region, and a data line side source / drain region are formed in the semiconductor layer. A gate electrode is disposed opposite to the channel region with a gate insulating film interposed therebetween. For example, the data line is electrically connected to the data line side source / drain region through a contact hole. The pixel electrode is electrically connected to the pixel electrode side source / drain region through, for example, a contact hole.

本発明では、半導体層のチャネル領域が、画素電極側ソースドレイン領域及びデータ線
側ソースドレイン領域よりも薄く形成される。従って、半導体層において発生する光リー
ク電流を低減することができる。
In the present invention, the channel region of the semiconductor layer is formed thinner than the pixel electrode side source / drain region and the data line side source / drain region. Therefore, light leakage current generated in the semiconductor layer can be reduced.

他方で、画素電極側ソースドレイン領域及びデータ線側ソースドレイン領域は、チャネ
ル領域より厚く形成されている。従って、コンタクトホールを形成する際のオーバーエッ
チ等を防止することができる。
On the other hand, the pixel electrode side source / drain region and the data line side source / drain region are formed thicker than the channel region. Therefore, overetching or the like when forming the contact hole can be prevented.

以上説明したように、本発明の電気光学装置の製造方法によれば、光リークを低減でき
ると共に、好適に装置を製造することが可能である。
As described above, according to the electro-optical device manufacturing method of the present invention, it is possible to reduce light leakage and to manufacture the device suitably.

尚、本発明の電気光学装置の製造方法においても、上述した本発明の電気光学装置にお
ける各種態様と同様の各種態様を採ることが可能である。
In the electro-optical device manufacturing method of the present invention, various aspects similar to the various aspects of the electro-optical device of the present invention described above can be employed.

本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされ
る。
The effect | action and other gain of this invention are clarified from the form for implementing invention demonstrated below.

実施形態に係る電気光学装置の全体構成を示す平面図である。1 is a plan view illustrating an overall configuration of an electro-optical device according to an embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 実施形態に係る電気光学装置の画像表示領域における各種素子、配線等の等価回路図である。FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in the image display region of the electro-optical device according to the embodiment. 実施形態に係る電気光学装置における相隣接する複数の画素部を示す平面図である。FIG. 3 is a plan view showing a plurality of adjacent pixel units in the electro-optical device according to the embodiment. 図4のA−A’線断面図である。FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その1)である。FIG. 6 is a process cross-sectional view (part 1) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その2)である。FIG. 10 is a process cross-sectional view (part 2) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その3)である。FIG. 10 is a process cross-sectional view (part 3) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その4)である。FIG. 10 is a process cross-sectional view (part 4) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その5)である。FIG. 10 is a process cross-sectional view (part 5) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その6)である。FIG. 10 is a process cross-sectional view (part 6) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その7)である。FIG. 12 is a process cross-sectional view (part 7) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その8)である。FIG. 10 is a process cross-sectional view (part 8) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造工程を、順を追って示す工程断面図(その9)である。FIG. 12 is a process cross-sectional view (part 9) illustrating the manufacturing process of the electro-optical device according to the embodiment in order. 電気光学装置を適用した電子機器の一例たるプロジェクターの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

以下では、本発明の実施形態について図を参照しつつ説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<電気光学装置>
本実施形態に係る電気光学装置について、図1から図5を参照して説明する。尚、以下
の実施形態では、本発明の電気光学装置の一例として駆動回路内蔵型のTFTアクティブ
マトリクス駆動方式の液晶装置を挙げて説明する。
<Electro-optical device>
The electro-optical device according to the present embodiment will be described with reference to FIGS. In the following embodiments, a TFT active matrix driving type liquid crystal device with a built-in driving circuit will be described as an example of the electro-optical device of the present invention.

先ず、本実施形態に係る電気光学装置の全体構成について、図1及び図2を参照して説
明する。ここに図1は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、
図2は、図1のH−H´線断面図である。
First, the overall configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the electro-optical device according to this embodiment.
2 is a cross-sectional view taken along line HH ′ of FIG.

図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と
対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラ
ス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラ
ス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層5
0が封入されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなり、一対の配向膜間で所定の配向状態をとる。
1 and 2, in the electro-optical device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, a silicon substrate, or the like. The counter substrate 20 is a transparent substrate such as a quartz substrate or a glass substrate. Between the TFT array substrate 10 and the counter substrate 20, there is a liquid crystal layer 5.
0 is enclosed. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between a pair of alignment films.

TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域
10aの周囲に位置するシール領域に設けられたシール材52により、相互に接着されて
いる。
The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a provided with a plurality of pixel electrodes.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等
からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、
加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と
対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバー
或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52
に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10a
の周辺に位置する周辺領域に、配置するようにしてもよい。
The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and after being applied on the TFT array substrate 10 in the manufacturing process,
It is cured by heating or the like. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value is dispersed. The gap material is used as the sealing material 52.
In addition to or instead of those mixed in the image display area 10a or the image display area 10a
You may make it arrange | position to the peripheral region located in the periphery of.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領
域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。尚、このよ
うな額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設け
られてもよい。
A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. A part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、デ
ータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿っ
て設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額
縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10
aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板1
0の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設
けられている。
A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, the image display area 10 is thus obtained.
In order to connect the two scanning line driving circuits 104 provided on both sides of a, the TFT array substrate 1
A plurality of wirings 105 are provided along one remaining side of 0 and so as to be covered with the frame light shielding film 53.

TFTアレイ基板10上における対向基板20の4つのコーナー部に対向する領域には
、両基板間を上下導通材で接続するための上下導通端子106が配置されている。これら
により、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる
In a region facing the four corners of the counter substrate 20 on the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with a vertical conduction material are arranged. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のT
FTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の
詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO(In
dium Tin Oxide)等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状
に形成されている。
In FIG. 2, on the TFT array substrate 10, a pixel switching T as a driving element is formed.
A laminated structure in which wirings such as FT, scanning lines, and data lines are formed is formed. Although the detailed configuration of this laminated structure is not shown in FIG. 2, ITO (In
A pixel electrode 9a made of a transparent material such as (dium tin oxide) is formed in an island shape in a predetermined pattern for each pixel.

画素電極9aは、対向電極21に対向するように、TFTアレイ基板10上の画像表示
領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表
面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。
The pixel electrode 9 a is formed in the image display area 10 a on the TFT array substrate 10 so as to face the counter electrode 21. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

対向基板20におけるTFTアレイ基板10との対向面上には、遮光膜23が形成され
ている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に
形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮
光膜23によって区切られた領域が、例えばプロジェクター用のランプや直視用のバック
ライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に
形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要
素とによって、非開口領域を規定するようにしてもよい。
A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area through which light emitted from, for example, a projector lamp or a direct viewing backlight is transmitted. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9aと
対向するように形成されている。また遮光膜23上には、画像表示領域10aにおいてカ
ラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しな
いカラーフィルターが形成されるようにしてもよい。対向基板20の対向面上における、
対向電極21上には、配向膜22が形成されている。
On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. Further, in order to perform color display in the image display area 10a, a color filter (not shown in FIG. 2) may be formed on the light shielding film 23 in an area including a part of the opening area and the non-opening area. Good. On the opposite surface of the opposite substrate 20,
An alignment film 22 is formed on the counter electrode 21.

尚、図1及び図2に示したTFTアレイ基板10上には、上述したデータ線駆動回路1
01、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリ
ングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリ
チャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の
当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
Note that the data line driving circuit 1 described above is provided on the TFT array substrate 10 shown in FIGS.
01, a sampling circuit that samples the image signal on the image signal line and supplies it to the data line in addition to the driving circuit such as the scanning line driving circuit 104, and a precharge signal having a predetermined voltage level precedes the image signal to a plurality of data lines In addition, a precharge circuit to be supplied, an inspection circuit for inspecting quality, defects, and the like of the electro-optical device during manufacture or shipment may be formed.

次に、本実施形態に係る電気光学装置の画素部の電気的な構成について、図3を参照し
て説明する。ここに図3は、本実施形態に係る電気光学装置の画像表示領域を構成するマ
トリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
Next, an electrical configuration of the pixel portion of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to this embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の
各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9a
に電気的に接続されており、本実施形態に係る電気光学装置の動作時に画素電極9aをス
イッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気
的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グ
ループ毎に供給するようにしてもよい。
In FIG. 3, a pixel electrode 9a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10a. The TFT 30 includes a pixel electrode 9a
The pixel electrode 9a is switching-controlled during operation of the electro-optical device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートには、走査線11が電気的に接続されており、本実施形態に係る電
気光学装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、・・
・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT
30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期
間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S
2、・・・、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物
質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは
、対向基板に形成された対向電極との間で一定期間保持される。
The scanning line 11 is electrically connected to the gate of the TFT 30, and the electro-optical device according to the present embodiment pulse-scans the scanning signals G 1, G 2,.
-It is comprised so that Gm may be applied in a line-sequential order in this order. The pixel electrode 9a is a TFT
The image signal S1, S supplied from the data line 6a is electrically connected to the drain of the TFT 30, and the TFT 30 as a switching element is closed for a certain period.
2, ..., Sn are written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配
向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリ
ーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過
率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じ
て入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコ
ントラストをもつ光が出射される。
The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. For example, in the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel. In the normally black mode, the transmittance is applied in units of each pixel. As a result, the transmittance for incident light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極2
1(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄
積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容
量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列し
てTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位
固定の容量線300に電気的に接続されている。蓄積容量70によれば、画素電極9aに
おける電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示特性の
向上が可能となる。
In order to prevent the image signal held here from leaking, the pixel electrode 9a and the counter electrode 2
1 (see FIG. 2), a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between them. The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is electrically connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is electrically connected to the capacitor line 300 having a fixed potential so as to have a constant potential. ing. According to the storage capacitor 70, the potential holding characteristic of the pixel electrode 9a is improved, and the display characteristics such as improvement of contrast and reduction of flicker can be improved.

次に、上述の動作を実現する画素部の具体的な構成について、図4及び図5を参照して
説明する。ここに図4は、本実施形態に係る電気光学装置における相隣接する複数の画素
部を示す平面図であり、図5は、図4のA−A’線断面図である。尚、図4及び図5では
、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮
尺を異ならしめてある。また図4では、説明の便宜上、図5に示す各層のうち、TFT3
0より上層側の層を省略して図示している。
Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. FIG. 4 is a plan view showing a plurality of adjacent pixel portions in the electro-optical device according to this embodiment, and FIG. 5 is a cross-sectional view taken along line AA ′ of FIG. In FIGS. 4 and 5, the scale of each layer / member is different for each layer / member to have a size that can be recognized on the drawing. In FIG. 4, for convenience of explanation, among the layers shown in FIG.
The layer on the upper layer side from 0 is omitted.

図4及び図5において、TFT30は、半導体層1a及びゲート電極3bを含んで構成
されている。
4 and 5, the TFT 30 includes the semiconductor layer 1a and the gate electrode 3b.

半導体層1aは、例えばポリシリコンからなり、Y方向に沿ったチャネル長を有するチ
ャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c並びにデー
タ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、
TFT30はLDD構造を有している。尚、ここでのデータ線側LDD領域1bは、本発
明の「第1接合領域」の一例であり、画素電極側LDD領域1cは、本発明の「第2接合
領域」の一例である。
The semiconductor layer 1a is made of, for example, polysilicon, and has a channel region 1a ′ having a channel length along the Y direction, a data line side LDD region 1b, a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side. It consists of a source / drain region 1e. That is,
The TFT 30 has an LDD structure. Here, the data line side LDD region 1b is an example of the “first junction region” in the present invention, and the pixel electrode side LDD region 1c is an example of the “second junction region” in the present invention.

データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネ
ル領域1a’を基準として、Y方向に沿ってほぼミラー対称に形成されている。データ線
側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形
成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソース
ドレイン領域1e間に形成されている。
The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a ′. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a ′ and the pixel electrode side source / drain region 1e.

データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領
域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法
等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。
データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソース
ドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な
不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作
時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つTFT30
の動作時に流れるオン電流の低下を抑制できる。
The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are formed by implanting impurities into the semiconductor layer 1a by an impurity implantation such as an ion implantation method. This is an impurity region.
The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the source region and the drain region is reduced, and the TFT 30
It is possible to suppress a decrease in on-current flowing during the operation.

尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b
、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよい
し、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領
域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
The TFT 30 preferably has an LDD structure, but the data line side LDD region 1b.
An offset structure in which no impurity is implanted into the pixel electrode side LDD region 1c may be used, and impurities are implanted at a high concentration using the gate electrode as a mask to form the data line side source / drain region and the pixel electrode side source / drain region. It may be self-aligned.

ここで本実施形態では特に、半導体層1aにおけるチャネル領域1a’、データ線側L
DD領域1b及び画素電極側LDD領域1cは、データ線側ソースドレイン領域1d及び
画素電極側ソースドレイン領域1eよりも膜厚が薄くなるように形成されている。
Here, in this embodiment, in particular, the channel region 1a ′ in the semiconductor layer 1a, the data line side L
The DD region 1b and the pixel electrode side LDD region 1c are formed to be thinner than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e.

半導体層1aにおけるチャネル領域1a’、データ線側LDD領域1b及び画素電極側
LDD領域1cは、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領
域1eと比べて、光リーク電流が発生し易い領域である。そして、この光リーク電流は、
発生する領域の体積が大きいほど増加する傾向にある。従って、チャネル領域1a’、デ
ータ線側LDD領域1b及び画素電極側LDD領域1cの膜厚を薄くするように形成すれ
ば、各々の体積が小さくなり、結果的に光リーク電流を低減することができる。
The channel region 1a ′, the data line side LDD region 1b, and the pixel electrode side LDD region 1c in the semiconductor layer 1a are more likely to generate a light leakage current than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e. It is an area. And this optical leakage current is
It tends to increase as the volume of the generated region increases. Therefore, if the channel region 1a ′, the data line side LDD region 1b, and the pixel electrode side LDD region 1c are formed so as to be thin, their respective volumes are reduced, and as a result, the light leakage current can be reduced. it can.

尚、データ線側LDD領域1b及び画素電極側LDD領域1cで比べた場合には、画素
電極側LDD領域1cの方で光リーク電流が発生し易い。よって、データ線側LDD領域
1bの膜厚をデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1e
と同程度にして、画素電極側LDD領域1cの膜厚だけを薄くするような構成であっても
、上述した効果は相応に得られる。
Note that when compared with the data line side LDD region 1b and the pixel electrode side LDD region 1c, a light leak current is likely to occur in the pixel electrode side LDD region 1c. Therefore, the film thickness of the data line side LDD region 1b is set to the data line side source / drain region 1d and the pixel electrode side source / drain region 1e.
Even if the configuration is such that only the film thickness of the pixel electrode side LDD region 1c is reduced, the above-described effects can be obtained accordingly.

半導体層1aにおけるデータ線側ソースドレイン領域1dは、コンタクトホール81を
介してデータ線6aに電気的に接続されており、画素電極側ソースドレイン領域1eは、
コンタクトホール83を介して下部容量電極71と電気的に接続されている。本実施形態
では、半導体層1aにおいて膜厚が薄くされているのはチャネル領域1a’、データ線側
LDD領域1b及び画素電極側LDD領域1cであり、データ線側ソースドレイン領域1
d及び画素電極側ソースドレイン領域1eは比較的膜厚が厚く形成されている。従って、
上述したコンタクトホール81及び83を形成する際のオーバーエッチを防止することが
可能である。
The data line side source / drain region 1d in the semiconductor layer 1a is electrically connected to the data line 6a through the contact hole 81, and the pixel electrode side source / drain region 1e is
It is electrically connected to the lower capacitor electrode 71 through the contact hole 83. In this embodiment, the semiconductor layer 1a is thinned in the channel region 1a ′, the data line side LDD region 1b, and the pixel electrode side LDD region 1c, and the data line side source / drain region 1
d and the pixel electrode side source / drain region 1e are formed relatively thick. Therefore,
It is possible to prevent overetching when the contact holes 81 and 83 are formed.

図4及び図5において、ゲート電極3bは、例えば導電性ポリシリコンから形成されて
いる。ゲート電極3bは、コンタクトホール34a及び34bによって走査線11と電気
的に接続されており、半導体層1aにおけるチャネル領域1a’と重なるように配置され
ている。ゲート電極3b及び半導体層1a間は、ゲート酸化膜2a及びゲート絶縁膜2b
によって絶縁されている。
4 and 5, the gate electrode 3b is made of, for example, conductive polysilicon. The gate electrode 3b is electrically connected to the scanning line 11 through contact holes 34a and 34b, and is disposed so as to overlap with the channel region 1a ′ in the semiconductor layer 1a. Between the gate electrode 3b and the semiconductor layer 1a, a gate oxide film 2a and a gate insulating film 2b are provided.
Is insulated by.

図5において、TFTアレイ基板10上のTFT30よりも下地絶縁膜12を介して下
層側には、走査線11が設けられている。走査線11は、例えば、Ti(チタン)等の高
融点金属を積層して構成されている。走査線11は、TFTアレイ基板10における裏面
反射や、複板式のプロジェクター等で他の液晶装置から発せられ合成光学系を突き抜けて
くる光などの、TFTアレイ基板10側から装置内に入射する戻り光からTFT30のチ
ャネル領域1a’及びその周辺を遮光する。
In FIG. 5, the scanning line 11 is provided on the lower layer side of the TFT 30 on the TFT array substrate 10 through the base insulating film 12. The scanning line 11 is configured by stacking refractory metals such as Ti (titanium), for example. The scanning line 11 is incident on the TFT array substrate 10 from the side of the TFT array substrate 10 such as back-surface reflection on the TFT array substrate 10 or light emitted from another liquid crystal device by a multi-plate projector or the like and penetrating the composite optical system. The channel region 1a ′ of the TFT 30 and its periphery are shielded from light.

下地絶縁膜12は、走査線11からTFT30を層間絶縁する機能の他、TFTアレイ
基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における
荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機
能を有する。
In addition to the function of insulating the TFT 30 from the scanning line 11 between layers, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 is roughened when it is polished, or remains after cleaning. Thus, the pixel switching TFT 30 has a function of preventing deterioration of characteristics.

図5において、TFTアレイ基板10上のTFT30よりも第1層間絶縁膜41を介し
て上層側には、蓄積容量70が設けられている。蓄積容量70は、下部容量電極71と上
部容量電極72が誘電体膜75を介して対向配置されることにより形成されている。
In FIG. 5, a storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the first interlayer insulating film 41. The storage capacitor 70 is formed by arranging a lower capacitor electrode 71 and an upper capacitor electrode 72 to face each other with a dielectric film 75 therebetween.

上部容量電極72は、定電位源と電気的に接続され、固定電位に維持された固定電位側
容量電極である。上部容量電極72は、例えばAl(アルミニウム)、Ag(銀)等の金
属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光
膜(内蔵遮光膜)としても機能する。尚、上部容量電極72は、例えば、Ti、Cr、W
、Ta、Mo、Pd等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金
属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。こ
の場合には、上部容量電極72の内臓遮光膜としての機能を高めることができる。
The upper capacitor electrode 72 is a fixed potential side capacitor electrode that is electrically connected to a constant potential source and maintained at a fixed potential. The upper capacitor electrode 72 is formed of a non-transparent metal film containing a metal or alloy such as Al (aluminum) or Ag (silver), for example, and also functions as an upper light shielding film (built-in light shielding film) that shields the TFT 30. To do. The upper capacitor electrode 72 is made of, for example, Ti, Cr, W
, Ta, Mo, Pd, or other high-melting point metals, and may be composed of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these. In this case, the function of the upper capacitor electrode 72 as a built-in light shielding film can be enhanced.

下部容量電極71は、例えば導電性のポリシリコンから形成されており、TFT30の
画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容
量電極として機能する。より具体的には、下部容量電極71は、コンタクトホール83を
介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、コンタクトホー
ル84を介して中継層93に電気的に接続されている。更に、中継層93は、コンタクト
ホール85を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は
、中継層93と共に画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接
続を中継する。尚、下部容量電極71は、画素電位側容量電極としての機能の他、上側遮
光膜としての上部容量電極72とTFT30との間に配置される、光吸収層或いは遮光膜
としての機能も有する。
The lower capacitor electrode 71 is made of, for example, conductive polysilicon, and functions as a pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the lower capacitor electrode 71 is electrically connected to the pixel electrode side source / drain region 1 e through the contact hole 83 and electrically connected to the relay layer 93 through the contact hole 84. Yes. Further, the relay layer 93 is electrically connected to the pixel electrode 9 a through the contact hole 85. That is, the lower capacitor electrode 71 relays the electrical connection between the pixel electrode side source / drain region 1e and the pixel electrode 9a together with the relay layer 93. The lower capacitance electrode 71 has a function as a light absorption layer or a light shielding film disposed between the upper capacitance electrode 72 as an upper light shielding film and the TFT 30 in addition to the function as a pixel potential side capacitance electrode.

誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperat
ure Oxide)膜等の酸化シリコン(SiO2)膜、或いは窒化シリコン(SiN)膜等か
ら構成された単層構造、或いは多層構造を有している。
The dielectric film 75 is, for example, an HTO (High Temperature Oxide) film or an LTO (Low Temperat).
It has a single layer structure or a multilayer structure composed of a silicon oxide (SiO 2) film such as a ure oxide film or a silicon nitride (SiN) film.

図5において、TFTアレイ基板10上の蓄積容量70よりも第2層間絶縁膜42を介
して上層側には、データ線6a及び中継層93が設けられている。
In FIG. 5, a data line 6 a and a relay layer 93 are provided on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the second interlayer insulating film 42.

データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、第1層間絶縁
膜41及び第2層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続さ
れている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、
Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN
層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。
The data line 6a is electrically connected to the data line side source / drain region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the first interlayer insulating film 41 and the second interlayer insulating film. The inside of the data line 6a and the contact hole 81 is, for example, Al—Si—Cu,
Al (aluminum) -containing material such as Al-Cu, Al alone, or Al layer and TiN
It consists of a multilayer film with layers. The data line 6a also has a function of shielding the TFT 30 from light.

中継層93は、第2層間絶縁膜42上においてデータ線6aと同層に形成されている。
データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を第2層間
絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパター
ニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び
中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
The relay layer 93 is formed on the second interlayer insulating film 42 in the same layer as the data line 6a.
For the data line 6a and the relay layer 93, a thin film made of a conductive material such as a metal film is formed on the second interlayer insulating film 42 by using a thin film forming method, and the thin film is partially removed. It forms in the state mutually spaced apart by patterning. Therefore, since the data line 6a and the relay layer 93 can be formed in the same process, the manufacturing process of the device can be simplified.

図5において、画素電極9aは、データ線6aよりも第3層間絶縁膜43を介して上層
側に形成されている。画素電極9aは、下部容量電極71、コンタクトホール83、84
及び85並びに中継層93を介して半導体層1aの画素電極側ソースドレイン領域1eに
電気的に接続されている。コンタクトホール85は、層間絶縁層43を貫通するように形
成された孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによ
って形成されている。尚、ここでの図示は省略しているが、画素電極9aの上側表面には
、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
In FIG. 5, the pixel electrode 9a is formed on the upper layer side through the third interlayer insulating film 43 relative to the data line 6a. The pixel electrode 9a includes a lower capacitor electrode 71 and contact holes 83 and 84.
And 85 and the relay layer 93 are electrically connected to the pixel electrode side source / drain region 1e of the semiconductor layer 1a. The contact hole 85 is formed by depositing a conductive material constituting the pixel electrode 9a such as ITO on the inner wall of a hole formed so as to penetrate the interlayer insulating layer 43. Although not shown here, an alignment film subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a.

上述した画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域1
0a(図1参照)には、かかる画素部が周期的に形成されている。
The configuration of the pixel portion described above is common to each pixel portion as shown in FIG. Image display area 1
Such pixel portions are periodically formed at 0a (see FIG. 1).

以上説明したように、本実施形態に係る電気光学装置によれば、半導体層におけるチャ
ネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1cの膜厚が薄く
形成されているため、光リークを低減できると共に、好適に装置を製造することが可能で
ある。
As described above, according to the electro-optical device according to the present embodiment, the channel region 1a ′, the data line side LDD region 1b, and the pixel electrode side LDD region 1c in the semiconductor layer are formed thin. Light leakage can be reduced, and the apparatus can be preferably manufactured.

<電気光学装置の製造方法>
次に、本実施形態に係る電気光学装置の製造方法について、図6から図14を参照して
説明する。ここに図6から図14は夫々、本実施形態に係る電気光学装置の製造工程を、
順を追って示す工程断面図である。尚、図6から図14では、説明の便宜上、画素におけ
るTFT及びドライバ(即ち、データ線駆動回路101や走査線駆動回路104)におけ
るTFTを並べて図示してある。また以下では、本発明に関連の深いTFT30の製造工
程について詳細に説明し、その他の製造工程について説明を省略するものとする。
<Method of manufacturing electro-optical device>
Next, a method for manufacturing the electro-optical device according to this embodiment will be described with reference to FIGS. 6 to 14 respectively show the manufacturing process of the electro-optical device according to this embodiment.
It is process sectional drawing shown in order. 6 to 14, for convenience of description, TFTs in a pixel and TFTs in a driver (that is, the data line driving circuit 101 and the scanning line driving circuit 104) are shown side by side. In the following, the manufacturing process of the TFT 30 deeply related to the present invention will be described in detail, and the description of the other manufacturing processes will be omitted.

図6において、本実施形態に係る電気光学装置の製造方法では、先ず下地絶縁膜11上
に半導体層1aが設けられる。半導体層1aの上には絶縁膜400が設けられる。絶縁膜
400は、例えばSiOを含んでおり、TFTアレイ基板10全面を覆うように形成さ
れる。
In FIG. 6, in the method of manufacturing the electro-optical device according to this embodiment, first, the semiconductor layer 1 a is provided on the base insulating film 11. An insulating film 400 is provided on the semiconductor layer 1a. The insulating film 400 includes, for example, SiO 2 and is formed so as to cover the entire surface of the TFT array substrate 10.

図7において、絶縁膜400上にはマスク510が形成され、ウェットエッチングが行
われる。マスク510は、画素部側の半導体層1aのチャネル領域1a、データ線側LD
D領域1b及び画素電極側LDD領域1c(図5参照)になるべき領域には設けられてい
ない。一方、ドライバ側の半導体層1aは、全面がマスク510に覆われる。
In FIG. 7, a mask 510 is formed on the insulating film 400 and wet etching is performed. The mask 510 includes the channel region 1a of the semiconductor layer 1a on the pixel portion side and the data line side LD.
They are not provided in the regions to be the D region 1b and the pixel electrode side LDD region 1c (see FIG. 5). On the other hand, the entire surface of the semiconductor layer 1 a on the driver side is covered with the mask 510.

図8において、ウェットエッチングの結果、絶縁膜400は部分的に除去され、画素部
側の半導体層1aは部分的に開口部410から露出する。一方、ドライバ側の半導体層1
aは露出されない。
In FIG. 8, as a result of wet etching, the insulating film 400 is partially removed, and the semiconductor layer 1 a on the pixel portion side is partially exposed from the opening 410. On the other hand, the semiconductor layer 1 on the driver side
a is not exposed.

図9において、画素部側の半導体層1aには、例えば熱による酸化処理が行われる。こ
れにより、画素部側の半導体層1aにおける絶縁膜400から露出した部分には、表面に
酸化膜200が形成される。
In FIG. 9, the semiconductor layer 1a on the pixel portion side is subjected to, for example, an oxidation process by heat. Thus, an oxide film 200 is formed on the surface of the semiconductor layer 1a on the pixel portion side exposed from the insulating film 400.

図10において、酸化処理の後には、エッチバックが行われることによって、絶縁膜4
00が除去される。この際、画素側の半導体層1aに形成されていた酸化膜200も共に
除去される。よって、画素側の半導体層1aは、中央部分が凹んだ形状となる。
In FIG. 10, after the oxidation process, the insulating film 4 is obtained by performing etch back.
00 is removed. At this time, the oxide film 200 formed on the pixel-side semiconductor layer 1a is also removed. Therefore, the semiconductor layer 1a on the pixel side has a shape in which the central portion is recessed.

図11において、半導体層1a上には、ゲート酸化膜2a及びゲート絶縁膜2bが夫々
形成される。そして、ゲート酸化膜2a及びゲート絶縁膜2bを介して、半導体層1aに
チャネルドープが行われる。
In FIG. 11, a gate oxide film 2a and a gate insulating film 2b are formed on the semiconductor layer 1a. Then, channel doping is performed on the semiconductor layer 1a through the gate oxide film 2a and the gate insulating film 2b.

図12において、チャネルドープ後には、ゲート絶縁膜2b上にゲート電極3bが形成
される。ゲート絶縁膜3bが形成されると、半導体層1aにNイオンの打ち込みが行わ
れる。この際ゲート絶縁膜3bは、マスクとして機能する。
In FIG. 12, after channel doping, a gate electrode 3b is formed on the gate insulating film 2b. When the gate insulating film 3b is formed, N ions are implanted into the semiconductor layer 1a. At this time, the gate insulating film 3b functions as a mask.

図13において、半導体層1aにおけるゲート絶縁膜3bと重なる領域にはNイオン
が打ち込まれない。これによって、チャネル領域1aが形成される。ゲート電極3b上に
は、マスク520が形成され、半導体層1aにNイオンが打ち込まれる。
In FIG. 13, N ions are not implanted into a region of the semiconductor layer 1a that overlaps with the gate insulating film 3b. Thereby, the channel region 1a is formed. A mask 520 is formed on the gate electrode 3b, and N + ions are implanted into the semiconductor layer 1a.

図14において、Nイオンが打ち込まれた領域は、データ線側ソースドレイン領域1
d及び画素電極側ソースドレイン領域1eとなる。またNイオンが打ち込まれなかった
領域は、データ線側LDD領域1b及び画素電極側LDD領域1cとなる。このようにし
てTFT30が完成する。
In FIG. 14, the region where N + ions are implanted is the data line side source / drain region 1.
d and the pixel electrode side source / drain region 1e. The regions where N + ions are not implanted become the data line side LDD region 1b and the pixel electrode side LDD region 1c. In this way, the TFT 30 is completed.

本実施形態に係る電気光学装置の製造方法によれば、画素部側の半導体層1aにおける
チャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1cの膜厚が
薄く形成されているため、光リークを低減できると共に、好適に装置を製造することが可
能である。
According to the manufacturing method of the electro-optical device according to this embodiment, the channel region 1a ′, the data line side LDD region 1b, and the pixel electrode side LDD region 1c in the semiconductor layer 1a on the pixel unit side are formed thin. Therefore, it is possible to reduce the light leak and to manufacture the apparatus suitably.

他方で、ドライバ側の半導体層1aは、チャネル領域1a’、データ線側LDD領域1
b及び画素電極側LDD領域1cの膜厚が薄く形成されていない。即ち、ドライバ側の半
導体層1aは、画素部の半導体層1aとは異なる形状とされている。
On the other hand, the semiconductor layer 1a on the driver side includes a channel region 1a ′ and a data line side LDD region 1.
The film thickness of b and the pixel electrode side LDD region 1c is not formed thin. That is, the semiconductor layer 1a on the driver side has a different shape from the semiconductor layer 1a in the pixel portion.

ドライバが設けられる領域は、表示に寄与する部分ではないため光は入射されない構成
となっているため、表示領域と比べると、光リーク電流は極めて発生し難い。従って、半
導体層1aのチャネル領域を薄くなるように形成せずとも、光リーク電流は十分に低減さ
れた状態となっている。
Since the area where the driver is provided is not a part that contributes to display and is configured such that light is not incident thereon, light leakage current hardly occurs compared to the display area. Therefore, even if the channel region of the semiconductor layer 1a is not formed to be thin, the light leakage current is sufficiently reduced.

本実施形態では、半導体層1aのチャネル領域1a’、データ線側LDD領域1b及び
画素電極側LDD領域1cを薄くするのは画素部だけで済むので、装置構成及び製造工程
の複雑化、並びに製造コストの増大を防止することができる。
In the present embodiment, the channel region 1a ′, the data line side LDD region 1b, and the pixel electrode side LDD region 1c of the semiconductor layer 1a only need to be thinned by only the pixel portion. An increase in cost can be prevented.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について
説明する。ここに図15は、プロジェクターの構成例を示す平面図である。以下では、こ
の液晶装置をライトバルブとして用いたプロジェクターについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 15 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図15に示されるように、プロジェクター1100内部には、ハロゲンランプ等の白色
光源からなるランプユニット1102が設けられている。このランプユニット1102か
ら射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び
2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応
するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射され
る。
As shown in FIG. 15, a projector 1100 includes a lamp unit 1102 made up of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等
であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるも
のである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズ
ム1112に3方向から入射される。このダイクロイックプリズム1112においては、
R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成さ
れる結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることと
なる。
The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112,
While the R and B light is refracted at 90 degrees, the G light goes straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着
目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bに
よる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1
108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルターを
設ける必要はない。
The liquid crystal panels 1110R, 1110B and 1110G include a dichroic mirror 1
Since light corresponding to the primary colors of R, G, and B is incident by 108, it is not necessary to provide a color filter.

尚、図15を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュー
タや、携帯電話、液晶テレビや、ビューファインダー型、モニタ直視型のビデオテープレ
コーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー
、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げら
れる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
In addition to the electronic device described with reference to FIG. 15, a mobile personal computer, a mobile phone, an LCD TV, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include notebooks, calculators, word processors, workstations, videophones, POS terminals, and devices with touch panels. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCO
S)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、
有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等に
も適用可能である。
In addition to the liquid crystal devices described in the above embodiments, the present invention is not limited to a reflective liquid crystal device (LCO).
S), plasma display (PDP), field emission display (FED, SED),
The present invention can also be applied to an organic EL display, a digital micromirror device (DMD), an electrophoresis apparatus, and the like.

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体
から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような
変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器、並びに電気光学装置の
製造方法もまた本発明の技術的範囲に含まれるものである。
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device and a method for manufacturing the electro-optical device are also included in the technical scope of the present invention.

1a…半導体層、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電
極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイ
ン領域、3b…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板
、10a…画像表示領域、11…走査線、12…下地絶縁膜、20…対向基板、30…T
FT、50…液晶層、70…蓄積容量、200…酸化膜、400…絶縁膜、510,52
0…マスク
DESCRIPTION OF SYMBOLS 1a ... Semiconductor layer, 1a '... Channel region, 1b ... Data line side LDD region, 1c ... Pixel electrode side LDD region, 1d ... Data line side source / drain region, 1e ... Pixel electrode side source / drain region, 3b ... Gate electrode, 6a ... data line, 9a ... pixel electrode, 10 ... TFT array substrate, 10a ... image display area, 11 ... scanning line, 12 ... underlying insulating film, 20 ... counter substrate, 30 ... T
FT, 50 ... liquid crystal layer, 70 ... storage capacitor, 200 ... oxide film, 400 ... insulating film, 510, 52
0 ... Mask

Claims (6)

表示領域に設けられた複数の画素電極と、
前記画素電極に画像信号を供給するデータ線と、
前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記データ線に電
気的に接続されたデータ線側ソースドレイン領域、並びに前記画素電極側ソースドレイン
領域及び前記データ線側ソースドレイン領域間に位置するチャネル領域を有する半導体層
と、
前記半導体層の前記チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極と

を備え、
前記半導体層は、前記チャネル領域の膜厚が、前記画素電極側ソースドレイン領域及び
前記データ線側ソースドレイン領域の膜厚より薄くなるように形成されている
ことを特徴とする電気光学装置。
A plurality of pixel electrodes provided in the display area;
A data line for supplying an image signal to the pixel electrode;
A pixel electrode side source / drain region electrically connected to the pixel electrode, a data line side source / drain region electrically connected to the data line, and the pixel electrode side source / drain region and the data line side source / drain region A semiconductor layer having a channel region positioned therebetween;
A gate electrode disposed opposite to the channel region of the semiconductor layer via a gate insulating film;
With
The electro-optical device, wherein the semiconductor layer is formed so that a film thickness of the channel region is thinner than a film thickness of the pixel electrode side source / drain region and the data line side source / drain region.
前記半導体層は、
前記チャネル領域及び前記データ線側ソースドレイン領域間に設けられた第1接合領域
、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に設けられた第2接
合領域を有し、
前記第2接合領域の膜厚が、前記画素電極側ソースドレイン領域及び前記データ線側ソ
ースドレイン領域の膜厚より薄くなるように形成されている
ことを特徴とする請求項1に記載の電気光学装置。
The semiconductor layer is
A first junction region provided between the channel region and the data line side source / drain region, and a second junction region provided between the channel region and the pixel electrode side source / drain region,
2. The electro-optic according to claim 1, wherein the film thickness of the second junction region is smaller than the film thickness of the pixel electrode side source / drain region and the data line side source / drain region. apparatus.
前記半導体層は、前記第1接合領域の膜厚が、前記画素電極側ソースドレイン領域及び
前記データ線側ソースドレイン領域の膜厚より薄くなるように形成されていることを特徴
とする請求項2に記載の電気光学装置。
3. The semiconductor layer is formed so that the film thickness of the first junction region is thinner than the film thickness of the pixel electrode side source / drain region and the data line side source / drain region. The electro-optical device according to 1.
前記表示領域の周辺に位置する周辺領域に設けられた他の半導体層を備え、
前記他の半導体層は、前記チャネル領域の膜厚が、前記画素電極側ソースドレイン領域
及び前記データ線側ソースドレイン領域の膜厚より薄くなるように形成されていない
ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
Another semiconductor layer provided in a peripheral region located around the display region;
The other semiconductor layer is not formed so that a film thickness of the channel region is thinner than a film thickness of the pixel electrode side source / drain region and the data line side source / drain region. 4. The electro-optical device according to any one of items 1 to 3.
請求項1から4のいずれか一項に記載の電気光学装置を具備してなることを特徴とする
電子機器。
An electronic apparatus comprising the electro-optical device according to claim 1.
半導体層を形成する半導体形成工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜において、前記半導体層のチャネル領域となるべき領域に重なる部分を除去
する第1除去工程と、
前記半導体層の前記絶縁膜から露出した部分に酸化処理を施して表面を酸化させる酸化
工程と、
前記絶縁膜及び前記半導体層における前記酸化処理で酸化された部分を除去する第2除
去工程と、
前記半導体層に、チャネル領域、画素電極側ソースドレイン領域及びデータ線側ソース
ドレイン領域を夫々形成する領域形成工程と、
前記チャネル領域に対向するようにゲート電極を形成するゲート電極形成工程と
前記データ線側ソースドレイン領域に電気的に接続されるようにデータ線を形成するデ
ータ線形成工程と、
前記画素電極側ソースドレイン領域に電気的に接続されるように画素電極を形成する工
程と
を備えることを特徴とする電気光学装置の製造方法。
A semiconductor formation step of forming a semiconductor layer;
Forming an insulating film on the semiconductor layer;
A first removal step of removing a portion of the insulating film that overlaps a region to be a channel region of the semiconductor layer;
An oxidation step of oxidizing the surface of the semiconductor layer exposed from the insulating film by oxidizing the surface;
A second removal step of removing a portion oxidized by the oxidation treatment in the insulating film and the semiconductor layer;
Forming a channel region, a pixel electrode side source / drain region, and a data line side source / drain region in the semiconductor layer;
Forming a gate electrode so as to face the channel region; and forming a data line so as to be electrically connected to the data line side source / drain region;
And a step of forming a pixel electrode so as to be electrically connected to the pixel electrode side source / drain region.
JP2010087592A 2010-04-06 2010-04-06 Electro-optic device, electronic equipment, and manufacturing method of electro-optic device Withdrawn JP2011221119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010087592A JP2011221119A (en) 2010-04-06 2010-04-06 Electro-optic device, electronic equipment, and manufacturing method of electro-optic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010087592A JP2011221119A (en) 2010-04-06 2010-04-06 Electro-optic device, electronic equipment, and manufacturing method of electro-optic device

Publications (1)

Publication Number Publication Date
JP2011221119A true JP2011221119A (en) 2011-11-04

Family

ID=45038209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010087592A Withdrawn JP2011221119A (en) 2010-04-06 2010-04-06 Electro-optic device, electronic equipment, and manufacturing method of electro-optic device

Country Status (1)

Country Link
JP (1) JP2011221119A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018198710A1 (en) * 2017-04-27 2018-11-01 ソニー株式会社 Liquid crystal display panel and electronic device
JP2019067985A (en) * 2017-10-04 2019-04-25 株式会社Joled Semiconductor device and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018198710A1 (en) * 2017-04-27 2018-11-01 ソニー株式会社 Liquid crystal display panel and electronic device
JPWO2018198710A1 (en) * 2017-04-27 2020-03-05 ソニー株式会社 LCD panel and electronic equipment
JP7110182B2 (en) 2017-04-27 2022-08-01 ソニーグループ株式会社 Liquid crystal display panels and electronic equipment
JP2019067985A (en) * 2017-10-04 2019-04-25 株式会社Joled Semiconductor device and display device

Similar Documents

Publication Publication Date Title
JP5782676B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP5423548B2 (en) Electro-optical device and electronic apparatus
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP5724531B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP2007079257A (en) Electro-optic device, manufacturing method thereof, electronic equipment and capacitor
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP5176814B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2008225034A (en) Electro-optical device and electronic equipment
JP2007192974A (en) Electro-optical device and method for manufacturing the same, and connecting structure of conductive layer
JP2009122256A (en) Electro-optical device and electronic equipment
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP2009058717A (en) Electro-optical device, its manufacturing method, and electronic equipment
JP2005285976A (en) Semiconductor device, its manufacturing method, and electro-optical device containing the same and electronic apparatus
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JP6409894B2 (en) Electro-optical device and electronic apparatus
JP5182116B2 (en) Electro-optical device and electronic apparatus
JP2010008635A (en) Method of manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic equipment
JP6146441B2 (en) Electro-optical device and electronic apparatus
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP5343476B2 (en) Electro-optical device and electronic apparatus
JP4984911B2 (en) Electro-optical device and electronic apparatus
JP2009300477A (en) Electro-optical device and electronic apparatus
JP2008205248A (en) Semiconductor device and method of fabricating the semiconductor device, electro-optical device and method of manufacturing the electro-optical device, and electronic apparatus
JP2011158700A (en) Electro-optical device and electronic apparatus, and method for manufacturing the electro-optical device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130702